FRDM-K66F microSD Detect pin doesn't trigger interrupt on card insert or removal Board: FRDM-K66F.  SDK: 2.11.0 (541 2022-01-14) SDK components selected: project_template.frdmk66f.MK66F18 device.MK66F18_startup.MK66F18 platform.drivers.clock.MK66F18 component.uart_adapter.MK66F18 device.MK66F18_system.MK66F18 platform.drivers.rtc.MK66F18 platform.drivers.port.MK66F18 platform.drivers.smc.MK66F18 CMSIS_Include_core_cm.MK66F18 component.serial_manager_uart.MK66F18 component.lists.MK66F18 utility.debug_console.MK66F18 platform.drivers.gpio.MK66F18 device.MK66F18_CMSIS.MK66F18 platform.drivers.uart.MK66F18 platform.drivers.i2c.MK66F18 component.serial_manager.MK66F18 platform.drivers.common.MK66F18 middleware.fatfs.sd.MK66F18 middleware.sdmmc.osa.bm.MK66F18 middleware.sdmmc.common.MK66F18 middleware.sdmmc.host.sdhc.MK66F18 middleware.sdmmc.sd.MK66F18 middleware.sdmmc.sdhc.template.MK66F18 middleware.sdmmc.host.sdhc.interrupt.MK66F18 platform.drivers.sdhc.MK66F18 component.osa_bm.MK66F18 middleware.fatfs.MK66F18 platform.drivers.flash.MK66F18 middleware.fatfs.template_sd.MK66F18 platform.drivers.pit.MK66F18 I have the pins selected as indicated in the attached image.  GPIO pin PTD10 is used as "card detect," and I have a port interrupt handler, as well as a breakpoint on the interrupt handler, to trigger when the pin B3 / PTD10 pin goes up or down; in theory.  The SW2 and SW3 buttons are configured similarly with interrupts, and they trigger when pushed; they work as expected.  However, when I insert or remove the micro SD card, I don't get an interrupt on pin B3 / PTD10.  This could be handled by the SDK somewhere else, though BOARD_SDMMC_SD_CD_PORT_IRQ_HANDLER is configured to point to my PORTD_IRQHandler. Shouldn't I expect a hardware interrupt on pin B3 / PTD10 when a micro SD card is inserted or removed? Re: FRDM-K66F microSD Detect pin doesn't trigger interrupt on card insert or removal Yeah, in the SDK example source, in BOARD_InitPins (pin_mux.c), pin PTD10 is configured with kPORT_PullUp - this is provided by NXP; I didn't change this - and as such, the interrupt is never triggered.  The example program does not properly detect whether the card is inserted or not.  My own example program now works properly.  The example code should be updated to use kPORT_PullDown, instead. Re: FRDM-K66F microSD Detect pin doesn't trigger interrupt on card insert or removal I haven't tested it extensively, and I have a holiday picnic to attend, but I changed the PTD10 "Pull select" to "Pulldown" and the "Pull enable" to "Enabled," and then ran a quick test: the interrupt *did* trigger when the card was inserted.  Again, I have to test this more fully, but it looks like an operator error (mine -- oops).   Re: FRDM-K66F microSD Detect pin doesn't trigger interrupt on card insert or removal Thank you, but it doesn't really help.  For testing, I created an example project from the SDK for "sdcard_fatfs," and tried to get it to run with and without the SD card inserted into the slot, but the test for the presence of an SD card - checking the bit value of PTD10 - returns "1" in all cases, whether the card is installed or not.  In fact, PTD10 reads "1" in all cases, once the program is started. I noticed the PORTD_IRQHandler is configured and enabled in the source code, but the handler is never called.  I've included the SDK example program I used for testing so you can check it for yourself.  Perhaps I'm overlooking something very simple. Aaron Re: FRDM-K66F microSD Detect pin doesn't trigger interrupt on card insert or removal Hi, I suppose that microSD Detect pin does not use interrupt mode, while it uses polling mode from application requirement. For example, you want to establish a file and save data to the file. After the chip receive commands from host, it initializes the SD card, polls the INSERT pin logic, establish a file,... But this is not the application requirement, when you insert the SD  card, the chip enters an ISR and establish a file system do something... Hope it can help you BR XiangJun Rong

FRDM-K66F microSD検出ピンは、カードの挿入または取り外し時に割り込みをトリガーしません ボード:FRDM-K66F。SDK: 2.11.0 (541 2022-01-14) 選択した SDK コンポーネント: project_template.frdmk66f.MK66F18 デバイス。MK66F18_startup。MK66F18 platform.drivers.clock.MK66F18 component.uart_adapter。MK66F18 デバイス。MK66F18_system。MK66F18 platform.drivers.rtc.MK66F18 platform.drivers.port.MK66F18 platform.drivers.smc.MK66F18 CMSIS_Include_core_cm.MK66F18 component.serial_manager_uart。MK66F18 component.lists.MK66F18 utility.debug_console。MK66F18 platform.drivers.gpio.MK66F18 デバイス。MK66F18_CMSIS。MK66F18 platform.drivers.uart.MK66F18 platform.drivers.i2c.MK66F18 component.serial_manager。MK66F18 platform.drivers.common.MK66F18 middleware.fatfs.sd.MK66F18 middleware.sdmmc.osa.bm.MK66F18 middleware.sdmmc.common.MK66F18 middleware.sdmmc.host.sdhc.MK66F18 middleware.sdmmc.sd.MK66F18 middleware.sdmmc.sdhc.template.MK66F18 middleware.sdmmc.host.sdhc.interrupt.MK66F18 platform.drivers.sdhc.MK66F18 component.osa_bm。MK66F18 middleware.fatfs.MK66F18 platform.drivers.flash.MK66F18 middleware.fatfs.template_sd。MK66F18 platform.drivers.pit.MK66F18 添付の画像に示されているようにピンを選択しました。GPIOピンPTD10は「カード検出」として使用され、ポート割り込みハンドラと割り込みハンドラのブレークポイントがあり、ピンB3 / PTD10ピンがアップまたはダウンしたときにトリガーされます。理論的には。SW2 ボタンと SW3 ボタンは、割り込みで同様に構成され、押すとトリガーされます。彼らは期待どおりに機能します。しかし、マイクロSDカードを抜き差しすると、ピンB3 / PTD10で割り込みが発生しません。これは、SDKが別の場所で処理できますが、BOARD_SDMMC_SD_CD_PORT_IRQ_HANDLERは私のPORTD_IRQHandlerを指すように構成されています。 マイクロSDカードが挿入または取り外されたときに、ピンB3 / PTD10でハードウェア割り込みが発生することを期待すべきではありませんか? 日時:FRDM-K66F microSD検出ピンは、カードの挿入または取り外しで割り込みをトリガーしません はい、SDK のサンプル ソースでは、BOARD_InitPins (pin_mux.c) では、ピン PTD10 は kPORT_PullUp で構成されています - これは NXP によって提供されます。私はこれを変更しなかったため、割り込みはトリガーされません。 このサンプルプログラムは、カードが挿入されているかどうかを正しく検出しません。 私自身のサンプルプログラムが正常に動作するようになりました。 代わりに、kPORT_PullDownを使用するようにコード例を更新する必要があります。 日時:FRDM-K66F microSD検出ピンは、カードの挿入または取り外しで割り込みをトリガーしません 私はそれを広範囲にテストしておらず、休日のピクニックに参加する必要がありますが、PTD10の「プル選択」を「プルダウン」に、「プル有効」を「有効」に変更し、簡単なテストを実行しました:カードが挿入されたときに割り込みがトリガーされました。繰り返しになりますが、これをより完全にテストする必要がありますが、オペレーターエラーのように見えます(私の場合は-おっと)。 日時:FRDM-K66F microSD検出ピンは、カードの挿入または取り外しで割り込みをトリガーしません ありがとう、でもそれは本当に役に立ちません。テストのために、SDK から "sdcard_fatfs" のサンプル プロジェクトを作成し、スロットに SD カードを挿入した状態と挿入せずに実行しようとしましたが、SD カードの存在のテスト (PTD10 のビット値を確認する) では、カードがインストールされているかどうかに関係なく、すべてのケースで "1" が返されます。実際、PTD10は、プログラムが開始されると、すべてのケースで「1」を読み取ります。 ソースコードでPORTD_IRQHandlerが構成され、有効になっていることに気づきましたが、ハンドラは呼び出されません。テストに使用したSDKサンプルプログラムを含めましたので、ご自身で確認していただけます。もしかしたら、私はとてもシンプルなことを見落としているのかもしれません。 アーロン

i.MX8 ULP 单独仿真 我们想评估 i.MX8 ULP Solo/Single Core 的性能是否可以运行最新的 NXP Android 14 版本。是否有可以实时运行的 u-boot 或 adb/debug 控制台命令来启用 i.MX8ULP 评估套件（具有双核）中的单核模式？ 回复：i.MX8 ULP Solo 仿真 这节省了我的时间。谢谢你的信息。 回复：i.MX8 ULP Solo 仿真 谢谢。有用！。 evk_8ulp:/ $ cat /proc/cpuinfo processor : 0 BogoMIPS : 2.00 Features : fp asimd evtstrm aes pmull sha1 sha2 crc32 cpuid CPU implementer : 0x41 CPU architecture: 8 CPU variant : 0x1 CPU part : 0xd04 CPU revision : 0 evk_8ulp:/ 回复：i.MX8 ULP Solo 仿真 请尝试“ setenv append_bootargs maxcpus=1 ” 回复：i.MX8 ULP Solo 仿真 在 Android 14 上，这是 uboot printenv => printenv arch=arm baudrate=115200 board=imx8ulp_evk board_name=imx8ulp_evk bootcmd=boota mmc0 bootdelay=2 cpu=armv8 emmc_dev=0 ethaddr=00:04:9f:08:73:f6 ethprime=FEC fastboot_dev=mmc0 fdt_high=0xffffffffffffffff fdtcontroladdr=a3de8210 initrd_high=0xffffffffffffffff loadaddr=0x80400000 sd_dev=2 sec_boot=yes serial#=5fe72827b1363228 soc=imx8ulp soc_type=imx8ulp splashimage=0x90000000 splashpos=m,m vendor=freescale Environment size: 409/8188 bytes 我尝试“setenv maxcpus 1”，但 Android 仍然使用 2 个 CPU 启动 130|evk_8ulp:/ $ cat /proc/cpuinfo processor : 0 BogoMIPS : 2.00 Features : fp asimd evtstrm aes pmull sha1 sha2 crc32 cpuid CPU implementer : 0x41 CPU architecture: 8 CPU variant : 0x1 CPU part : 0xd04 CPU revision : 0 processor : 1 BogoMIPS : 2.00 Features : fp asimd evtstrm aes pmull sha1 sha2 crc32 cpuid CPU implementer : 0x41 CPU architecture: 8 CPU variant : 0x1 CPU part : 0xd04 CPU revision : 0 Android设置内核参数的方式似乎与Linux不同。请指教。 回复：i.MX8 ULP Solo 仿真 它应该与 u-boot 相同，也是 Android 14 中的引导加载程序。 回复：i.MX8 ULP Solo 仿真 谢谢。这是针对 Linux 的。Android 14 有类似的设置吗？ 回复：i.MX8 ULP Solo 仿真 有一个内核参数“maxcpus”，它是内核应该使用的最大处理器数量。 欲了解更多信息，您可以参考下面的发行说明中的表 11。 i.MX Linux 发行说明 (nxp.com)

i.MX8 ULP Solo Emulation We want to evaluate whether the performance of i.MX8 ULP Solo/Single Core is acceptable to run latest NXP Android 14 release. Is there a u-boot or adb/debug console commands that we can run in real time to enable single core mode in i.MX8ULP Evaluation Kit (which has dual core)? Re: i.MX8 ULP Solo Emulation This save my time. Thanks for your info. Re: i.MX8 ULP Solo Emulation Thanks. It works!. evk_8ulp:/ $ cat /proc/cpuinfo processor : 0 BogoMIPS : 2.00 Features : fp asimd evtstrm aes pmull sha1 sha2 crc32 cpuid CPU implementer : 0x41 CPU architecture: 8 CPU variant : 0x1 CPU part : 0xd04 CPU revision : 0 evk_8ulp:/ Re: i.MX8 ULP Solo Emulation please try "setenv append_bootargs maxcpus=1 " Re: i.MX8 ULP Solo Emulation On Android 14, Here is the uboot printenv => printenv arch=arm baudrate=115200 board=imx8ulp_evk board_name=imx8ulp_evk bootcmd=boota mmc0 bootdelay=2 cpu=armv8 emmc_dev=0 ethaddr=00:04:9f:08:73:f6 ethprime=FEC fastboot_dev=mmc0 fdt_high=0xffffffffffffffff fdtcontroladdr=a3de8210 initrd_high=0xffffffffffffffff loadaddr=0x80400000 sd_dev=2 sec_boot=yes serial#=5fe72827b1363228 soc=imx8ulp soc_type=imx8ulp splashimage=0x90000000 splashpos=m,m vendor=freescale Environment size: 409/8188 bytes I try to "setenv maxcpus 1", and the android still boot up with 2 CPUs 130|evk_8ulp:/ $ cat /proc/cpuinfo processor : 0 BogoMIPS : 2.00 Features : fp asimd evtstrm aes pmull sha1 sha2 crc32 cpuid CPU implementer : 0x41 CPU architecture: 8 CPU variant : 0x1 CPU part : 0xd04 CPU revision : 0 processor : 1 BogoMIPS : 2.00 Features : fp asimd evtstrm aes pmull sha1 sha2 crc32 cpuid CPU implementer : 0x41 CPU architecture: 8 CPU variant : 0x1 CPU part : 0xd04 CPU revision : 0 The way that android set kernel parameters seems different from that of Linux. Please advise. Re: i.MX8 ULP Solo Emulation It should be the same as u-boot also is the bootloader in Android 14. Re: i.MX8 ULP Solo Emulation Thanks. That's for Linux. Does Android 14 has similar setting? Re: i.MX8 ULP Solo Emulation There is kernel parameter "maxcpus" which is maximum number of processors that kernel should use. For more information, you could refer to the Table 11 in the Release Notes below. i.MX Linux Release Notes (nxp.com)

FRDM-K66F microSD 检测引脚在卡插入或移除时不会触发中断 主板：FRDM-K66F。SDK：2.11.0（541 2022-01-14） 所选的 SDK 组件： 项目模板.frdmk66f.MK66F18 设备.MK66F18_启动.MK66F18 平台.驱动程序.时钟.MK66F18 组件.uart_适配器.MK66F18 设备.MK66F18_系统.MK66F18 平台.驱动程序.rtc.MK66F18 平台.驱动程序.端口.MK66F18 平台.驱动程序.smc.MK66F18 CMSIS_Include_core_cm.MK66F18 组件.串行管理器_uart.MK66F18 组件.列表.MK66F18 实用程序.调试控制台.MK66F18 平台.驱动程序.gpio.MK66F18 设备.MK66F18_CMSIS.MK66F18 平台.驱动程序.uart.MK66F18 平台.驱动程序.i2c.MK66F18 组件.串行管理器.MK66F18 平台.驱动程序.通用.MK66F18 中间件.fatfs.sd.MK66F18 中间件.sdmmc.osa.bm.MK66F18 中间件.sdmmc.common.MK66F18 中间件.sdmmc.主机.sdhc.MK66F18 中间件.sdmmc.sd.MK66F18 中间件.sdmmc.sdhc.模板.MK66F18 中间件.sdmmc.主机.sdhc.中断.MK66F18 平台.驱动程序.sdhc.MK66F18 组件.osa_bm.MK66F18 中间件.fatfs.MK66F18 平台.驱动程序.flash.MK66F18 中间件.fatfs.模板_sd.MK66F18 平台.驱动程序.pit.MK66F18 我已按照附图所示选择了引脚。GPIO 引脚 PTD10 用作“卡检测”，并且我有一个端口中断处理程序以及中断处理程序上的断点，当引脚 B3 / PTD10 引脚上升或下降时触发；理论上。SW2 和 SW3 按钮的中断配置类似，按下时会触发；它们按预期工作。但是，当我插入或移除微型 SD 卡时，引脚 B3/PTD10 上没有出现中断。尽管BOARD_SDMMC_SD_CD_PORT_IRQ_HANDLER 配置为指向我的 PORTD_IRQHandler，但这可以由 SDK 在其他地方处理。 当插入或移除微型 SD 卡时，我不应该期望引脚 B3 / PTD10 上出现硬件中断吗？ 回复：FRDM-K66F microSD 检测引脚在卡插入或移除时不会触发中断 是的，在 SDK 示例源代码的BOARD_InitPins (pin_mux.c) 中，引脚 PTD10 配置为kPORT_PullUp——这是恩智浦提供的；我没有修改这个配置——因此，中断从未触发。示例程序无法正确检测卡是否插入。我自己的示例程序现在可以正常工作了。示例代码应该更新为使用kPORT_PullDown 。 回复：FRDM-K66F microSD 检测引脚在卡插入或移除时不会触发中断 我还没有对它进行过广泛的测试，而且我要参加一个假日野餐，但是我将 PTD10 的“拉动选择”更改为“下拉”，将“拉动启用”更改为“启用”，然后进行了快速测试：插入卡时中断确实触发了。再次，我必须对此进行更全面的测试，但它看起来像是一个操作员错误（我的——哎呀）。 回复：FRDM-K66F microSD 检测引脚在卡插入或移除时不会触发中断 谢谢，但这确实没什么帮助。为了进行测试，我从 SDK 中为“sdcard_fatfs”创建了一个示例项目，并尝试让它在 SD 卡插入插槽和不插入插槽的情况下运行，但对 SD 卡是否存在的测试 - 检查 PTD10 的位值 - 在所有情况下都返回“1”，无论是否安装了卡。事实上，一旦程序启动，PTD10 在所有情况下都会读取“1”。 我注意到 PORTD_IRQHandler 在源代码中已配置并启用，但从未调用该处理程序。我已附上用于测试的 SDK 示例程序，以便您可以自己检查。也许我忽略了一些非常简单的事情。 亚伦

Specific HDMI screen resolution 800x480 with i.MX8M-Plus Hello I'm working with iot-gate-imx8plus from compulab which integrate i.MX8M-Plus CPU and I have difficulties to use a specific screen with resolution 800x480 over HDMI interface. From the reference manual of the processor, I have read the following: HDMI 2.0a Tx supporting one display Resolutions of: 740x480p60, 720x480p60, 1280x720p60, 1920x1080p60, 1920x1080p120, 3840x2160p30 So the resolution I want is not listed. Is it possible to achieve such resolution ? I started working on the topic by setting a custom edid file, playing with video= kernel parameter to force 800x480 resolution, but still not working. The best I succeed to do is to have HDMI connected and weston complaining because the the HDMI interface has no modes available 😞 Thanks for feedbacks about this topic (I see it has been discussed many times but no clear answer is done). Joel Re: Specific HDMI screen resolution 800x480 with i.MX8M-Plus Hello, Problem was HDMY PHY clock values available in linux-imx. See https://community.nxp.com/t5/i-MX-Processors/Specific-HDMI-screen-resolution-quot-hdmi-phy-quot-clock-remains/m-p/1909691. Joel Re: Specific HDMI screen resolution 800x480 with i.MX8M-Plus Sorry no, the only information about the hdmi driver is on the Linux reference manual https://www.nxp.com/docs/en/reference-manual/IMX_REFERENCE_MANUAL.pdf Regards Re: Specific HDMI screen resolution 800x480 with i.MX8M-Plus Hello @Bio_TICFSL  Thanks for the reply. Do you know a tutorial somewhere for that ? Looks not so trivial probably ? Joel Re: Specific HDMI screen resolution 800x480 with i.MX8M-Plus Hello, The resolution is not supported by the driver, in this case you will have to add it and add it to your dtb. Regards

特定のHDMI画面解像度800x480、i.MX8M-Plusを使用 こんにちは 私はi.MX8M-Plus CPUを統合するコンピュラボのiot-gate-imx8plusを使っていますが、HDMIインターフェースで解像度800x480の特定の画面を使うのが難しいです。 プロセッサのリファレンスマニュアルから、私は次のことを読みました: HDMI 2.0a Tx は 1 台のディスプレイに対応 解像度:740x480p60、720x480p60、1280x720p60、1920x1080p60、1920x1080p120、3840x2160p30 したがって、必要な解像度がリストにありません。そんな解決は可能なのでしょうか? 私はカスタムEDIDファイルを設定し、video =カーネルパラメータで800x480の解像度を強制して遊んでトピックに取り組み始めましたが、それでも機能しません。私が成功させる最善のことは、HDMIを接続し、HDMIインターフェースに利用可能なモードがないためにウェストンが文句を言うことです 😞 このトピックに関するフィードバックをいただきありがとうございます(何度も議論されているようですが、明確な答えは出されていません)。 ジョエル 日時:特定のHDMI画面解像度800x480、i.MX8M-Plusを使用 申し訳ありませんが、hdmiドライバーに関する情報はLinuxリファレンスマニュアルにあります https://www.nxp.com/docs/en/reference-manual/IMX_REFERENCE_MANUAL.pdf よろしくお願いします。

VScode用のMCUXpressoを使用したセミホスティングコンソールの構成 MCUXpresso IDEプロジェクトをVScode用のMCUXpressoに変換し、プロジェクトをコンパイルしました。 今度はセミホストコンソールを使ってデバッグしてみたいと思います。これは「IDE」バージョンで機能します。 MCUXpresso SDK 2.14.1を使用しています ConsoleType->UARTを使用してコンパイルすると、すべてがコンパイルされますが、 "printf"出力は得られません 私は "IDE"バージョンでSemihostコンソールを使用している(そしてすべてが動作する)ので、VScodeバージョンでSemihostingに切り替えようとしました。 VScodeでは、Project->Configure->SetConsoleType->Semihostを選択しました Project->Configure->SetLibraryType->Newlib-nano その後、システムを再構築すると、読み込みに失敗します。関数 (主に arm_librdimon_a-syscolls.o から) が重複していることを示す多くのエラー メッセージがあります。一部の機能には、_swiopen、_open、_unlink、_gettimeofday、_clock、_times、_isatty、_system、_renameなどがあります。 繰り返しになりますが、このプロジェクトはコンソールタイプが "UART"(出力されない)のときにコンパイルされますが、コンソールタイプが "Semihosting"で失敗します... 感想。 また、これがコンパイルされると、セミホスティング出力を受信するためのターミナルを設定するために必要な特別な手配はありますか? よろしくお願いいたします！ Re:VScode用のMCUXpressoを使用したセミホスティングコンソールの構成 このプロジェクトを別のラップトップにコピーする必要があります。VS Code 用の MCUXpresso が VS Code にインストールされ、プロジェクトが移植されました。 プロジェクトをリンクするときに再び重複するエントリが表示されるので、これ(約1年前)の投稿を(私によって)見つけて、どのように解決されたかを確認しました。残念ながら、VS Code の MCUXpresso の既知の問題ページの回避策に従ったと述べただけです。しかし、このgithubページの現在のバージョンを確認したとき、問題と回避策はもうありません。 また、「既知の問題」ページがバージョン管理されていないように見えるため、古いバージョンが見つからないようです。 誰かがこの回避策を覚えていますか? ありがとうございました。 Re:VScode用のMCUXpressoを使用したセミホスティングコンソールの構成 MCUXpresso for VS code GitのWebページの既知の問題ドキュメントに「セミホスティング」に関するセクションを見つけました。   提案された回避策を適用すると、問題は修正されました!

JN5189 Hello, we know that in JN5189 sleep a total of PWR_E_SLEEP_OSCON_RAMON = 1, /*32Khz osc on and ram on*/ PWR_E_SLEEP_OSCON_RAMOFF = 2, /*32Khz Osc on and Ram off*/ PWR_E_SLEEP_OSCOFF_RAMON = 5, /*32Khz Osc off and Ram on*/ PWR_E_SLEEP_OSCOFF_RAMOFF = 6, /*32Khz Osc off and Ram off*/ Four modes, when I change the sleep mode from PWR_E_SLEEP_OSCOFF_RAMOFF to PWR_E_SLEEP_OSCON_RAMOFF.JN5189 cannot sleep, when performing PWR_ChangeDeepSleepMode (PWR_E_SLEEP_OSCON_RAMOFF); The system will restart , do I need to make other configurations in this mode? Why does the system restart as soon as it is executed? I want it to sleep all the time, and then I pass wake-up clock function ： WTIMER_StartTimerLarge(1, 128000); Wake up the system. Re: JN5189 Hello, We do not have an example with this type of conditions you are mentioning, but you can either determine by a wakeup timer when you will like to take out the system from the IDLE state and suspend the low power functionality. I highly recommend to give a look to the Connectivity Framework Reference Manual that is locate on the SDK->docs->wireless -> common. Specially into the chapters 3.4 for timers and 3.16 for low power details. Re: JN5189 Glad to hear from you, I've learned all of this, and now what I want to do is sleep the End Device for 10 seconds when End Device idle, and then wake up the system through wake timers. How do I write a program? Now I can't control the sleep time of the End Device.If you know what functions you can use to do this, please let me know.Thank you Re: JN5189 Hello, Thank you for the information and details, according to JN-AN-1243. as you are using this application on End Device mode, the End Device functionality by default is that the End Device should be sleepy 'Rx Off when idle'. The End Device will most likely be asleep and should wake up periodically to poll for incoming messages. That is the reason you see this feature on the default configuration of the AN. When the system is idle or if there is no activity in progress, main_task should suspend CPU operation with PWR_EnterLowPower(). I also recommend to give look to the Connectivity Framework Reference Manual that is locate on the SDK->docs->wireless -> common. Re: JN5189 The picture I just used was wrong, and the picture I tested today is as follows. Re: JN5189 Hello, I have used the SDK version 2.6.13 today to compile the latest AN1243 file, but the result is still the same.When sleep mode is  PWR_E_SLEEP_OSCON_RAMOFF the system will restart. I guess this shouldn't be an issue with the SDK version, but if you have time, I'd like you to test it out and share your results with me. Re: JN5189 Hello, Thank you in advance for the information can you please compile with this SDK version this is version 2.6.13 please also use the latest version of the AN. And please let me know the results. Re: JN5189 Hello, I have successfully compiled AN-1243 v2.7 using SDK2.6.8 this afternoon. But the same problem still exists, sleep can be normal when the sleep mode is set to PWR_ChangeDeepSleepMode(PWR_E_SLEEP_OSCOFF_RAMOFF) If the sleep mode is PWR_ChangeDeepSleepMode(PWR_E_SLEEP_OSCON_RAMOFF), the system will restart. The code I changed is as follows, and I changed it in the APP_cbTimerPoll function of app_end_device_node.c. Re: JN5189 Glad to receive your answer, I've tried to use SDK_2_6_8_JN5189DK6 before, but there is a problem with the compilation. make: *** No rule to make target '../../../../../../SDKPackages/SDKPackages/SDK_2_6_8_JN5189DK6/middleware/wireless/zigbee/tools/PDUMConfig/Source/PDUMConfig', needed by '../../../EndDevice/Source/pdum_gen.c'. Stop. I'm using SDK_2_6_5_JN5189DK6 can compile through. So how do I fix this. Re: JN5189 Hello, I really appreciate the information proportionated, I have the following observations. At the very end of the AN document you can find the revision history on how we recommend to try each version of the AN and which SDK version is recommend for each one.  For this specific case you mentioned that you ae using the AN 2.7 version with the SDK version 2.6.5. We have a newly version that I recommend on this specific case, can you please help upgrading your SDK version and you’re an version I would also include the image of the Revision History on this post. Re: JN5189 The following is a supplement to the answer I just answered, and the routine I used was the Zigbee 3.0 Base Device Template.But I was using version 2007 Re: JN5189 I'm very glad to hear from you.I'll give you more detailed information below 1.I'm using the example downloaded from the official website, and the file is JN-AN-1243. Its version number is 2007 2.I'm using SDK version 2.6.5 3.I only changed the sleep mode in the function APP_cbTimerPoll under app_end_device_node.c in EndDevice, and nothing else was changed Re: JN5189 Hello, Thank you for contacting NXP support. I'm looking forward to replicate your case can you please help me with some information in order to perform a test: Are you using an SDK example or is this a custom example? Can you please also share with me the SDK version you are currently using. Apart from the low power mode modification did you perform any other modification. I will really appreciate this information and details.

i.MX8 ULPソロエミュレーション i.MX8 ULP Solo/Single Coreのパフォーマンスが最新のNXP Android 14リリースの実行に許容できるかどうかを評価したいと考えています。i.MX8ULP Evaluation Kit (デュアルコア搭載) でシングルコアモードを有効にするためにリアルタイムで実行できる u-boot または adb/debug コンソールコマンドはありますか? 日時:i.MX8 ULPソロエミュレーション これにより、時間を節約できます。あなたの情報をありがとう。 日時:i.MX8 ULPソロエミュレーション 感謝。うまくできます！。 evk_8ulp:/ $ cat /proc/cpuinfo processor : 0 BogoMIPS : 2.00 Features : fp asimd evtstrm aes pmull sha1 sha2 crc32 cpuid CPU implementer : 0x41 CPU architecture: 8 CPU variant : 0x1 CPU part : 0xd04 CPU revision : 0 evk_8ulp:/ 日時:i.MX8 ULPソロエミュレーション 「setenv append_bootargs maxcpus=1」をお試しください。 日時:i.MX8 ULPソロエミュレーション Android 14では、uboot printenvは次のとおりです => printenv arch=arm baudrate=115200 board=imx8ulp_evk board_name=imx8ulp_evk bootcmd=boota mmc0 bootdelay=2 cpu=armv8 emmc_dev=0 ethaddr=00:04:9f:08:73:f6 ethprime=FEC fastboot_dev=mmc0 fdt_high=0xffffffffffffffff fdtcontroladdr=a3de8210 initrd_high=0xffffffffffffffff loadaddr=0x80400000 sd_dev=2 sec_boot=yes serial#=5fe72827b1363228 soc=imx8ulp soc_type=imx8ulp splashimage=0x90000000 splashpos=m,m vendor=freescale Environment size: 409/8188 bytes 「setenv maxcpus 1」を試みても、Androidはまだ2つのCPUで起動します 130|evk_8ulp:/ $ cat /proc/cpuinfo processor : 0 BogoMIPS : 2.00 Features : fp asimd evtstrm aes pmull sha1 sha2 crc32 cpuid CPU implementer : 0x41 CPU architecture: 8 CPU variant : 0x1 CPU part : 0xd04 CPU revision : 0 processor : 1 BogoMIPS : 2.00 Features : fp asimd evtstrm aes pmull sha1 sha2 crc32 cpuid CPU implementer : 0x41 CPU architecture: 8 CPU variant : 0x1 CPU part : 0xd04 CPU revision : 0 Androidがカーネルパラメータを設定する方法は、Linuxの方法とは異なるようです。アドバイスをお願いします。 日時:i.MX8 ULPソロエミュレーション u-bootがAndroid14のブートローダーでもあるのと同じである必要があります。 日時:i.MX8 ULPソロエミュレーション 感謝。これはLinux用です。Android 14にも同様の設定がありますか? 日時:i.MX8 ULPソロエミュレーション カーネルが使用するプロセッサの最大数であるカーネルパラメータ「maxcpus」があります。 詳細については、以下のリリースノートの表 11 を参照してください。 i.MX Linux リリースノート (nxp.com)

MIMXRT1176CVM8A (MIMXRT1176 Family's): GPIO SNVSを通常のGPIOとして使用する可能性について。 こんにちはチーム、 このデザインでは、SNVS バンクの GPIO がタンパー ピンではない MIMXRT1176CVM8A を使用しています。コントローラーに別のバッテリーバックアップRTCインターフェースがあるため、バッテリーをVDD_SNVS_INに接続していません。 VDD_SNVS_INには3.3Vの外部電源を接続しています。VDD_SNVS_ANAの出力は1.8Vで、これは電源に与えられNVCC_SNVS。 ただし、設計上のGPIOが不足しているため、SNVSバンクのGPIOを通常のGPIOピンとして使用することを考えています。 しかし、VDD_SNVS_ANAをNVCC_SNVSに接続すると、SNVSバンクのすべてのピンの最大ソース/シンク能力は1mAになり、必要な量を大幅に下回ります。 そこで、外部VDD_1V8をNVCC_SNVSにつなげることを考えています。 これを調べて、それができるかどうか提案していただけますか? 私たちの意図は、外部1.8VをNVCC_SNVSに接続し、SNVSバンクのGPIOを利用して、LEDのMOSFETドライバーを駆動するためのより高い電流駆動能力を持つことです Re:MIMXRT1176CVM8A(MIMXRT1176ファミリー):GPIO SNVSを通常のGPIOとして使用する可能性について。 チップの内部LDO VDD_SNVS_ANAは、NVCC_SNVSで接続する必要があります。推奨事項以外の構成を使用することはお勧めしません。 よろしくお願いいたします オマル

MIMXRT1176CVM8A (MIMXRT1176 Family's): For possibility of using GPIO SNVS as normal GPIOs. Hi Team, We are using MIMXRT1176CVM8A in our design whose SNVS bank's GPIO are not Tamper pins. We are not connecting battery to VDD_SNVS_IN since we have separate battery backed up RTC interface to the controller. We have connected 3.3V external supply to VDD_SNVS_IN. The output of the VDD_SNVS_ANA is 1.8V which is given to NVCC_SNVS supply.  However, owing to GPIO shortage in our design, we are thinking of using the SNVS Bank's GPIO as normal GPIO pins.  But if we connect the VDD_SNVS_ANA to NVCC_SNVS, then the max source/sink capability of the all the pins of SNVS bank comes to 1mA which is way below what we need. Hence, we are thinking of connecting external VDD_1V8 to the NVCC_SNVS. Can you please look into this and suggest if it can be done.?  Our intention is to connect external 1.8V to NVCC_SNVS and make use of the SNVS Bank's GPIO to have higher current drive capability to drive the MOSFET drivers of LEDs Re: MIMXRT1176CVM8A (MIMXRT1176 Family's): For possibility of using GPIO SNVS as normal GPIOs. The chip internal LDO VDD_SNVS_ANA should be tied together with NVCC_SNVS. I do not suggest using a configuration outside our recommendations. Best regards, Omar

MIMXRT1176CVM8A（MIMXRT1176 系列）：可以将 GPIO SNVS 用作普通 GPIO。 大家好， 我们在设计中使用 MIMXRT1176CVM8A，其 SNVS 组的 GPIO 不是篡改引脚。我们没有将电池连接到 VDD_SNVS_IN，因为我们有单独的电池备份 RTC 接口到控制器。 我们已将 3.3V 外部电源连接到 VDD_SNVS_IN。VDD_SNVS_ANA 的输出为 1.8V，提供给 NVCC_SNVS 电源。 但是，由于我们的设计中 GPIO 不足，我们正在考虑将 SNVS Bank 的 GPIO 用作普通 GPIO 引脚。 但是如果我们将 VDD_SNVS_ANA 连接到 NVCC_SNVS，那么 SNVS 组所有引脚的最大拉电流/灌电流能力将达到 1mA，这远低于我们的需要。 因此，我们考虑将外部 VDD_1V8 连接到 NVCC_SNVS。 您能否研究一下这个问题并建议是否可以这样做？ 我们的目的是将外部 1.8V 连接到 NVCC_SNVS，并利用 SNVS Bank 的 GPIO 获得更高的电流驱动能力来驱动 LED 的 MOSFET 驱动器 回复：MIMXRT1176CVM8A（MIMXRT1176 系列）：关于将 GPIO SNVS 用作普通 GPIO 的可能性。 芯片内部LDO VDD_SNVS_ANA应该与NVCC_SNVS绑定在一起。我不建议使用我们建议之外的配置。 此致， 奥马尔

Configuring Semihosting Console with MCUXpresso for VScode I converted a MCUXpresso IDE project to MCUXpresso for VScode and got the project to compile. Now I want to try debugging using a semihost console.    This works in the "IDE" version. I'm using MCUXpresso SDK 2.14.1 If I compile using ConsoleType->UART, everything compiles, but I don't get any "printf" outputs Since I'm using the Semihost console in the "IDE" version (and everything works), I attempted to switch to Semihosting in the VScode version: In VScode, I selected Project->Configure->SetConsoleType->Semihost                                    Project->Configure->SetLibraryType->Newlib-nano I then rebuild the system and it fails loading.   There are many error messages indicating that functions (mostly from arm_librdimon_a-syscolls.o) are duplicated.   Some of the functions are:  _swiopen, _open, _unlink, _gettimeofday, _clock, _times, _isatty, _system, _rename, etc. Again, this project compiles when the console type is "UART" (with not output), but fails with the console type of "Semihosting"... Thoughts? Also, once this compiles, is there any special arrangement needed to set up a terminal to receive the semihosting output? Thanks in advance! Re: Configuring Semihosting Console with MCUXpresso for VScode I need to copy this project to another laptop.    MCUXpresso for VS Code has been installed into VS Code, and the project has been ported. I'm once again getting the duplicate entries when linking the project, so I found this (about a year old) posting (by me!) to see how it was resolved.    Unfortunately, I only stated that I followed the work-around from the known-issues page for MCUXpresso for VS Code.   But when I checked the current version of this github page, the issue and workaround are no longer there. It also looks like the "Known Issues" page is not versioned, so I can't seem to find the older version. Does anyone remember this workaround?? Thanks!! Re: Configuring Semihosting Console with MCUXpresso for VScode I found a section on "Semihosting" in the Known Issues Document in the MCUXpresso for VS code Git webpage.   Applying the suggested workaround fixed the problem!

Sample code for gate driver MC33GD3100 We are considering the use of gate driver GD3100 with the S32K3 for automotive application. I searched for a sample code of the firmware driver for the GD3100, but could not find it.  Could you please link to me any sample code for the same? preferably on the s32k but if not available then on other MCU is also ok. Thanks! H-Bridge Driver Re: Sample code for gate driver MC33GD3100 Hi Sanket, What we can provide is the GD31xx Driver Example Code, you can download it from the GD3160 website: https://www.nxp.com/products/GD3160 The GD31xx.c file contains the GD31xx device driver functions. They consist of SPI access, initialization and register configuration functions. There is also a sample interrupt service routine for monitoring the INTB signal from the GD31xx. All low-level SPI transmit and receive functions are written for the MCP5777C MCU. These functions will have to be changed if you are using a different MCU from the S32K3 family. BRs, Tomas

Romブートローダが内部フラッシュからダウンロードしたイメージを復号化しない こんにちは、皆さん。 現在、OTAPの更新に取り組んでいます。BLEデバイスをクライアントとして作成しました。IOT Toolboxアプリを使用してデバイスとモバイルと通信でき、bleotaファイルはPCBに正常に転送されます(KW45マイクロコントローラーを使用)が、ダウンロード後、アプリケーションが実行されていません。フラッシュでJ-memを使用すると、ファイルがダウンロードされているのも確認できます。システムのリセット後、Rom Bootloaderはフラッシュからイメージをインストールしようとしますが、Bootloaderはダウンロードしたイメージを完全に復号化できず、途中で停止します(メモリ位置を確認して確認しました)。この問題を解決するために私を助けていただけませんか。 私が追加したいもう1つのポイントは、uartを使用して同じファイルをsb3形式でフラッシュする場合、つまり blhost -p COM8 receive-sb-file application.sb3、正しく点滅し、アプリケーションが実行中です。 KW45 #OTAP Kinetis Wシリーズ・マイクロコントローラ Re:Romブートローダが内部フラッシュからダウンロードしたイメージを復号化しない NBUイメージと新しいsdkフレームワークとドライバーを更新した後、OTAPは正常に動作するようになりました。

IMX8MQ如何强制HDMI输出？ 正常使用的时候我们一般都是读取edid，但是我们的屏幕是非标准分辨率，只能自己设置时序。基于IMX8MQ芯片，内核版本5.10.72，你有什么参考资料吗？非常感谢！ i.MX 8 系列 | i.MX 8QuadMax (8QM) | 8QuadPlus 回复：IMX8MQ 如何强制 HDMI 输出？ 我们最初使用的是内核 4.14.98，我们所有的研究都是基于内核 4.14.98，包括基于IMX8MQ芯片的HDMI强制输出部分；最初，我们参考了论坛中以下链接的帖子 [驱动 1080x1920 门户 HDMI 屏幕。] https://community.nxp.com/t5/i-MX-Graphics/Driving-a-1080x1920-portrait-HDMI-screen/mp/1213323 【HDMI DRM自定义分辨率和时钟频率】 https://community.nxp.com/t5/i-MX-Processors/HDMI-DRM-custom-resolution-and-clock-frequency/mp/1029696 该文件附于 不过为了实现双屏显示的功能，我们将内核版本升级到了内核5.10.2，现在可以点亮两个屏幕了。不过我发现内核5.10.2的架构相比之前有了比较明显的变化。如何修改HDMI驱动实现强制输出？

1170 の M7 にはどのような OCRAM がありますか? 私はいくつかの問題を抱えており、それらは1170のFLEXRAMに対する私の誤解によって引き起こされている可能性があると思います... メモリマップ(リファレンスマニュアルの章3)によると、OCRAMにはOCRAM M7、OCRAM1、OCRAM2の3つの異なるブロックがあるようです。RMには、これらのブロックのどれがFLEXRAMの一部であるOCRAMであるかを示すものは何も見つかりません。 FLEXRAMにはどのOCRAMブロックが実際に含まれていますか? 他の 2 つは、RM メモリ マップに示されているサイズを本当に持っていますか? Re:1170のM7にはどのようなOCRAMがありますか? @Kan_Li 私の要約が正しいか確認してもらえますか? Re:1170のM7にはどのようなOCRAMがありますか? わかりました、迅速な対応に感謝します。これは非常に役に立ちます。 したがって、OCRAM / FLEXRAMのドキュメントは少し混乱していると思うので、これを明確にさせてください... OCRAMに関しては、プログラミングの観点から(さまざまなバス接続の内部動作は無視し、M7コアのみを使用していると仮定します)、内部OCRAMには3つの異なるブロックが存在する可能性があります。 OCRAM1: 0x20240000時、サイズ = 512K OCRAM2: 0x202c0000時、サイズ = 512K 0x20360000でOCRAM_M7、サイズ = 128K + flexram 構成によって割り当てられたもの。 したがって、flexram configでOCRAM = 0を設定しても、0x20360000にはまだ128Kのスペースがあります。 これはすべて正確ですか?

PN7642 Secure key store Hello!  I`m using PN7642. There are a lot of different key types that is possible to store and which are already stored in secure key store. Is there any document that describes in more details these keys purposes and use cases? Are they used for PICC authentication and data encryption during communication or they are used for other purposes? Thanks in advance! Artem Re: PN7642 Secure key store Hello @artem_pn, Hope you are doing well. A description of these keys can be found in PN7642 Data Sheet, Section 9.12.3 Secure Key Store. Also, I could recommend you consulting PN76 family instruction manual, Section 4.2 Secured Key Mode; and perhaps PN7642 Secure Key Mode demo application. Regards, Eduardo.

What OCRAM is available to the M7 on the 1170? I'm having some problems and I think they may be caused by my misunderstanding of the FLEXRAM on the 1170... According to the memory map (chap3 of reference manual), there appears to be three different blocks of OCRAM: OCRAM M7, OCRAM1 & OCRAM2.  I can't find anything in the RM that states which of those blocks is the OCRAM that is part of FLEXRAM. What OCRAM block is actually part of the FLEXRAM?  Do the other two really have the size shown in the RM memory map? Re: What OCRAM is available to the M7 on the 1170? Hi @EdSutter , In case you set OCRAM=0 with flexram config, you will have 512K for TCM(ITCM and DTCM) and 128K for ECC for ITCM, DTCM.   Have a great day, Kan ------------------------------------------------------------------------------- Note: - If this post answers your question, please click the "Mark Correct" button. Thank you! - We are following threads for 7 weeks after the last post, later replies are ignored Please open a new thread and refer to the closed one, if you have a related question at a later point in time. ------------------------------------------------------------------------------- Re: What OCRAM is available to the M7 on the 1170? @Kan_Li  Can you confirm that my summary is correct? Re: What OCRAM is available to the M7 on the 1170? Ok, thanks for the quick response.  This is very helpful.  So let me just clarify this because I find the OCRAM/FLEXRAM documentation to be a bit confusing... Regarding OCRAM, from the programming point of view (lets just ignore the inner workings of various bus connections, and for this, just assume I'm only using the M7 core), there are potentially three different blocks of internal OCRAM: OCRAM1: at 0x20240000, size = 512K  OCRAM2: at 0x202c0000, size = 512K OCRAM_M7 at 0x20360000, size = 128K + whatever is allocated to it by the flexram configuration. So, even if I set OCRAM=0 with flexram config, I still have 128K of space at 0x20360000. Is all this accurate? Re: What OCRAM is available to the M7 on the 1170? Hi @EdSutter , Only OCRAM M7 is part of the flexRAM. Please kindly refer to the following for details. OCRAM1 and OCRAM2 have 576KB for each of them. Please kindly refer to the following for more details. Have a great day, Kan ------------------------------------------------------------------------------- Note: - If this post answers your question, please click the "Mark Correct" button. Thank you! - We are following threads for 7 weeks after the last post, later replies are ignored Please open a new thread and refer to the closed one, if you have a related question at a later point in time. -------------------------------------------------------------------------------