Multi Source Translation Content

取消
显示结果 
显示  仅  | 搜索替代 
您的意思是: 

Multi Source Translation Content

讨论

排序依据:
Arduino PinsでUARTデータを出力MCXN947 内部デバッガ(MCU-Link)を使う代わりに、Arduinoのピン:P 4_3/FC2_UART_RXD-ARD_D0 / P4_2/FC2_UART_TXD-ARD_D1を通じてUARTデータを出力しようとしていました。それに基づいてピンマルチプレクサを変更し、簡単なループバックテストでテストを試みました。しかし、それは全く効果がなかった。別のピンでも試してみました。Mux以外の設定項目で何か見落としているものがあるのでしょうか? 参考までに、私のプロジェクトを添付します。ご協力をお待ちしております。 通信・制御(I3C |I2C |SPI |FlexCAN |イーサネット |FlexIO)
查看全文
[secureboot] S32K14X 37.5.8.4 同時フラッシュ操作を許可 NXPの皆様へ S32K-RM.pdf 37.5.8.4 同時フラッシュ操作の許可 Prophet_Samuel_0-1782888009624.png Prophet_Samuel_2-1782888105980.png 上記の図に基づくと、CSEcとP-Flashの読み取り操作の間には**競合状態**が存在します(赤い枠で示されています)。 したがって、P-Flashから`CSEC_DRV_VerifyMAC`を呼び出す場合、以下の回避策を適用すべきでしょうか? 1. `CSEC_DRV_VerifyMAC` を呼び出す前に割り込みを無効にし、関数が戻った後に割り込みを再度有効にします。 2. **CSEC_DRV_VerifyMAC` を RAM に移動して実行します**(つまり、P-Flash ではなく RAM から関数を実行します)。 Re: [secureboot] S32K14X 37.5.8.4 Allowed simultaneous flash operations こんにちは、 @Prophet_Samuel さん 同様のことが既にここで議論されています。 https://community.nxp.com/t5/S32K/use-CSEC-DRV-GenerateMACAddrMode-to-generate-CMAC-but-occurs/mp/1531146/highlight/true#M18072 割り込みを無効化するだけで十分です。なぜなら、SDKのCSEcドライバーはすでにRAMから重要な部分のコードを実行しているからです。 そしてもう一つ重要な点があります。CSEC_DRV_VerifyMACとCSEC_DRV_VerifyMACAddrMode(およびCSEC_DRV_GenerateMACとCSEC_DRV_GenerateMACAddrMode)には違いがあります。 ポインター方式のみ(これはS32K1のリファレンスマニュアルの用語です)。SDK APIは「addrモード」を使用します)は、実行中にプログラムのフラッシュアクセスを許可しません。通常の非ポインタ方法にはそのような制限はありません。 よろしくお願いいたします。 ルーカス
查看全文
QorIQ T1024:Linuxイーサネットドライバーがトラフィックが多い状態で止まる こんにちは、 私はQorIQ T1024プロセッサを搭載したカスタムボードを持っており、Linuxカーネルバージョン5.4.3(ソース https://github.com/nxp-qoriq/linux)を搭載しています。現在、カーネルバージョン6.6.52(ブランチlf-6.6.y)への移行を試みています。新しいカーネルは正常に起動し、イーサネット接続(100Mb、全てのデュプレックス、自動無効)以外はすべて正常に動作します。SSHやSFTP(大容量ファイルの転送)を使用した通常の通信は正常に動作します。しかし、トラフィックが大量に発生すると、再起動するまで接続が停止してしまいます。なお、これは送信方向でのみ発生します。PCからターゲットへの方向でiperfテストを実行する場合、高トラフィック時でもRX方向は正常に動作します。5.4.3カーネルではこの問題は発生しませんでした。ターゲット->方向にiperfテストを制限ビットレート1Mb/sで実行すると、eth接続は持ちこたえますが、フルビットレートになるとそのイーサネット接続が即座に動作しなくなり、PCにpingも送信できなくなります。インターフェースは依然としてUP(ipリンクコマンド)として表示されます。インターフェースの統計(ethtool -S )を取得しようとすると、ethtoolがフリーズします。カーネルドライバーが固まって応答しないことがわかりました。インターフェースをオフにしようとすると、カーネルメッセージが出力されます。添付の内容を参照してくださいip_link_driver_busy.png トラフィックが多い場合、処理が停止すると、レジスタ FMQM_PnS のビット PBSY_DF が設定され、クリアされません。ドキュメントによると、Qmanからの返答が届かなかったことを示しています。トラフィック量が多い場合、送信方向のリソースの割り当て/解放に何らかの問題が発生し、ロック状態が続くようです。ドライバーはハードウェアやロック、システムリソースを待つ間に詰まっているようです。復旧するには再起動するしかない。インターフェースを上下に設定しても効果がありません。 Fmanマイクロコードをfsl_fman_ucode_t1024_r1.0_108_4_9.binにアップグレードしましたが、効果はありませんでした。 QorIQ T1024は6.6.yでもまだサポートされていますか?カーネル?T1024と互換性のない変更点について、何かご存知ですか? 6.6.yでもFSL SDK DPAAやFSL SDK FMANドライバーは維持されていますか?カーネル?バージョン5.4.3と6.6.52の間で、T1024の機能に支障をきたす可能性のある変更点はありますか? 私が使用しているカーネルソース: 旧バージョン: https://github.com/nxp-qoriq/linux/tree/134788b16485dd9fa81988681d2365ee38633fa2 新規: https://github.com/nxp-qoriq/linux/tree/e0f9e2afd4cff3f02d71891244b4aa5899dfc786 私のカーネル6.6.52の設定の一部を以下に示します。 # # Frame Manager support # CONFIG_FSL_SDK_FMAN=y # CONFIG_FSL_SDK_FMAN_TEST is not set # # FMAN Processor support # # CONFIG_FMAN_P3040_P4080_P5020 is not set # CONFIG_FMAN_P1023 is not set # CONFIG_FMAN_V3H is not set CONFIG_FMAN_V3L=y # end of FMAN Processor support # CONFIG_FSL_SDK_FMAN_RTC_API is not set # CONFIG_FMAN_MIB_CNT_OVF_IRQ_EN is not set CONFIG_FSL_FM_MAX_FRAME_SIZE=1522 CONFIG_FSL_FM_RX_EXTRA_HEADROOM=64 # CONFIG_FMAN_PFC is not set # end of Frame Manager support CONFIG_FSL_SDK_DPAA_ETH=y # CONFIG_FSL_DPAA_HOOKS is not set CONFIG_FSL_DPAA_OFFLINE_PORTS=y CONFIG_FSL_DPAA_ADVANCED_DRIVERS=y # CONFIG_FSL_DPAA_ETH_JUMBO_FRAME is not set # CONFIG_FSL_DPAA_TS is not set # CONFIG_FSL_DPAA_1588 is not set CONFIG_FSL_DPAA_ETH_MAX_BUF_COUNT=1024 CONFIG_FSL_DPAA_ETH_REFILL_THRESHOLD=512 CONFIG_FSL_DPAA_CS_THRESHOLD_1G=0x06000000 CONFIG_FSL_DPAA_CS_THRESHOLD_10G=0x10000000 CONFIG_FSL_DPAA_INGRESS_CS_THRESHOLD=0x10000000 CONFIG_FSL_DPAA_ETH_DEBUGFS=y CONFIG_FSL_DPAA_ETH_DEBUG=y # CONFIG_FSL_DPAA_DBG_LOOP is not set どんなご支援でも感謝いたします。 ありがとう、 ジリ QorIQ T1デバイス Re: QorIQ T1024: Linux Ethernet driver stucks on high traffic こんにちは、 QorIQ Power Architecture Tシリーズソフトウェアのサポート状況に基づき、T1024は新しいソフトウェアで公式にサポートされているとは見なすべきではありません lf-6.6.y カーネルブランチ。 NXPのT1024/Tシリーズ向け公式SDKサポートは、旧QorIQ SDKラインで終了しました。ドキュメントのガイダンスによると、SDK 2.0-1703以降はT1024のSDKリリースがなく、SDK 2.0-1703はカーネル4.1.35を使用していました。NXPのガイダンスでは、新しいLinux BSPにはまだT1024関連ファイルが含まれている可能性があるが、公式にはTシリーズをサポートするリリースはされていません。別のNXPサポート声明によると、Tシリーズ製品のSDK 2.0-1703以降の公式リリースはなく、その製品ラインナップのSDKsアップグレード計画も継続していません。 つまり、T1024、DPAA、FMAN、QMan、またはBManのコードが存在することです lf-6.6.y これは、NXPがそのカーネルブランチにおけるT1024の動作を検証したと解釈すべきではありません。パブリック nxp-qoriq/linux リポジトリは一般的なQorIQ Linuxツリーですが、分岐の内容だけでは6.6.xのT1024サポートや検証を確立できません これはPHYや自己陰負の問題ではありません。証拠はTX DPAA/QManが検証されていないT1024カーネルベースライン上でハングしていることを示しており、実務的な方法は動作するサポート/検証済みベースラインに留まるか、カスタムメンテナンスとして6.6ポートをデバッグすることです。 よろしくお願いします。  
查看全文
LPC55 USB Endpoint rx data no respone LPC55xx USB Re: LPC55 USB Endpoint rx data no respone If you need any further help, please do not hesitate to contact us.
查看全文
QorIQ T1024:Linux 以太网驱动程序在高流量下卡住 你好, 我有一块定制的电路板,搭载 QorIQ T1024 处理器,运行 Linux 内核版本 5.4.3(来源:https://github.com/nxp-qoriq/linux )。我现在正尝试迁移到内核版本 6.6.52(分支 lf-6.6.y)。新内核启动正常,一切运行正常,但以太网连接(100Mb,全双工,自动协商关闭)除外。使用 SSH 或 SFTP 进行正常流量传输(传输大文件)正常。但是,当网络流量过大时,连接就会停止工作,直到重启电脑才能恢复。请注意,这种情况仅在 TX 方向上发生。即使在流量较高的情况下,运行 iperf 测试时,从 PC 到目标的 RX 方向也能正常工作。我在 5.4.3 内核上没有遇到这个问题。当我以 1Mb/s 的限速运行 iperf 测试,方向为目标 -> PC 时,以太网连接可以保持,但全速运行时,该以太网连接会立即停止工作并卡住,因此我无法再发送数据,也无法 ping 通 PC。接口仍然显示为 UP(ip link 命令)。当我尝试获取接口统计信息(ethtool -S )时,ethtool 卡住了。我发现内核驱动程序卡住了,没有响应。当我尝试关闭接口时,内核会输出消息——请参见附件 ip_link_driver_busy.png 在高流量情况下,当系统卡住时,寄存器 FMQM_PnS 中的位 PBSY_DF 会被设置,并且不会被清除。文档显示,这意味着 Qman 没有响应。似乎在高流量情况下,TX 方向的资源分配/释放出现了一些问题,导致服务器处于锁定状态。驱动程序似乎在等待硬件、锁或系统资源时卡住了。唯一的恢复方法是重启。放下和抬起接口都无济于事。 我已将Fman微码升级到fsl_fman_ucode_t1024_r1.0_108_4_9.bin,但没有任何效果。 QorIQ T1024 在 6.6.y 版本中是否仍然受支持内核?您是否知道有任何与T1024不兼容的更改? FSL SDK DPAA 和 FSL SDK FMAN 驱动程序在 6.6.y 版本中是否仍然维护?内核?5.4.3 版本和 6.6.52 版本之间是否存在任何可能导致 T1024 功能失效的更改? 我使用的内核源代码: 旧版本: https://github.com/nxp-qoriq/linux/tree/134788b16485dd9fa81988681d2365ee38633fa2 新增: https ://github.com/nxp-qoriq/linux/tree/e0f9e2afd4cff3f02d71891244b4aa5899dfc786 我的内核 6.6.52 配置片段: # # Frame Manager support # CONFIG_FSL_SDK_FMAN=y # CONFIG_FSL_SDK_FMAN_TEST is not set # # FMAN Processor support # # CONFIG_FMAN_P3040_P4080_P5020 is not set # CONFIG_FMAN_P1023 is not set # CONFIG_FMAN_V3H is not set CONFIG_FMAN_V3L=y # end of FMAN Processor support # CONFIG_FSL_SDK_FMAN_RTC_API is not set # CONFIG_FMAN_MIB_CNT_OVF_IRQ_EN is not set CONFIG_FSL_FM_MAX_FRAME_SIZE=1522 CONFIG_FSL_FM_RX_EXTRA_HEADROOM=64 # CONFIG_FMAN_PFC is not set # end of Frame Manager support CONFIG_FSL_SDK_DPAA_ETH=y # CONFIG_FSL_DPAA_HOOKS is not set CONFIG_FSL_DPAA_OFFLINE_PORTS=y CONFIG_FSL_DPAA_ADVANCED_DRIVERS=y # CONFIG_FSL_DPAA_ETH_JUMBO_FRAME is not set # CONFIG_FSL_DPAA_TS is not set # CONFIG_FSL_DPAA_1588 is not set CONFIG_FSL_DPAA_ETH_MAX_BUF_COUNT=1024 CONFIG_FSL_DPAA_ETH_REFILL_THRESHOLD=512 CONFIG_FSL_DPAA_CS_THRESHOLD_1G=0x06000000 CONFIG_FSL_DPAA_CS_THRESHOLD_10G=0x10000000 CONFIG_FSL_DPAA_INGRESS_CS_THRESHOLD=0x10000000 CONFIG_FSL_DPAA_ETH_DEBUGFS=y CONFIG_FSL_DPAA_ETH_DEBUG=y # CONFIG_FSL_DPAA_DBG_LOOP is not set 非常感谢您的帮助。 谢谢你, 吉里 QorIQ T1 设备 Re: QorIQ T1024: Linux Ethernet driver stucks on high traffic 你好, 根据 QorIQ Power Architecture T 系列软件的支持状态,T1024 不应被视为在新版 lf-6.6.y 上获得官方支持。内核分支。 NXP 对 T1024/T 系列的官方 SDK 支持随着旧版 QorIQ SDK 系列的推出而结束。文档指南指出,在 SDK 2.0-1703 之后,T1024 没有 SDK 版本,而 SDK 2.0-1703 使用的是内核 4.1.35。NXP 指南还指出,较新的 Linux BSP 可能仍然包含与 T1024 相关的文件,但它们并未正式发布以支持 T 系列。NXP 的另一份支持声明称,T 系列产品在 SDK 2.0-1703 之后没有正式版本发布,并且该产品线也没有持续的 SDK 升级计划。 因此, lf-6.6.y 中存在 T1024、DPAA、FMAN、QMan 或 BMan 代码。不应将其解释为 NXP 对 T1024 在该内核分支上的运行的验证。公开的 nxp-qoriq/linux 仓库是一个通用的 QorIQ Linux 代码库,但仅凭分支内容无法证明其对 6.6.x 版本的 T1024 支持或验证。 这不是 PHY/autoneg 问题;证据表明,TX DPAA/QMan 在未经验证的 T1024 内核基线上挂起,因此实际可行的办法要么是继续使用受支持/已验证的工作基线,要么作为自定义维护对 6.6 端口进行调试。 此致  
查看全文
FS2630 Evaluation Board , the MOSI and SCK pin of FS2630 is short , three times I've recently been researching the power supply timing and mode switching for the FS2630. After switching the board to OTP emulation mode, downloading the mirror register, and switching SW7 to OFF, the initialization process began. Everything proceeded normally until normal mode was reached. Then, wakeup1 was configured as the wake-up source, and a standby command was sent. The FS2630 entered standby mode, and everything was normal at this point (no INT was triggered). However, after switching SW2, the NXP GUI INT reported VPRE_UVH and other INTs, and the FS2630's FS_STATUS also became 0-Undefined. Why didn't it return to normal mode? Afterwards, I turned off the 12V power supply to the FS2630 EVB board and prepared to try again. I found that the NXP GUI could not read the register values. I finally discovered that MOSI and SCK were shorted to ground. This happened twice, and I have no clue what to do. I hope you can give me some ideas? Recently, I have been studying the FS2630 power-up sequence and mode switching. The board is switched to OTP Emulation Mode. After downloading the mirror registers and setting SW7 to OFF, I start the initialization process and everything works normally until the device reaches Normal Mode. Next, I configure WAKEUP1 as the wake-up source and send the Standby command. The FS2630 enters Standby Mode, and at this point everything is still normal (INT is not triggered). However, when I toggle SW2, the NXP GUI reports a VPRE_UVH interrupt along with other interrupts. At the same time, the FS_STATUS of the FS2630 changes to 0 - Undefined. Why doesn't the device return to Normal Mode? In addition, I later turned off the 12 V power supply to the FS2630 EVB and attempted to repeat the process. I found that the NXP GUI could no longer read the register values. After some investigation, I discovered that MOSI and SCK were shorted to ground. This issue has occurred twice, and I have no clear idea what is causing it. I would appreciate any suggestions or insights on where to start troubleshooting. Re: FS2630 Evaluation Board , the MOSI and SCK pin of FS2630 is short , three times I read the register M_WIO_FLG, M_REG_FLG, and M_VSUP_FLG after toggling SW2, M_REG_FLG: 0X00a0 M_VSUP_FLG: 0X0000 M_WIO_FLG: 0X0f00 Re: FS2630 Evaluation Board , the MOSI and SCK pin of FS2630 is short , three times I have another quesition,  LDT function 5, In Low Power mode, the count can not stop by the other wake-up event occurs? the count can only stop by overflows or LDT_EN=0 ?  the FS2630 has been waked up by other wake-up event before the count is running overflow,  then the count is running overflow, what will the FS2630 happen ? Re: FS2630 Evaluation Board , the MOSI and SCK pin of FS2630 is short , three times OK, I buy the MFS2630AMDA0AD , is shipping , I will read the register after receive the chip  another question 1 : FS2630 VDDIO and VBAT can power on simultaneously?  I have 4 questions about FS2630:  FS2630上电过程中如果MCU与SBC连接的RESET_B pin 被MCU 拉低,SBC的上电时序会受到什么影响? FS2630正常工作过程中如果MCU与SBC连接的RESET_B pin 被MCU 拉低,SBC的行为会是什么? FS2630通过接收MCU的SPI 进入low power 模式,接收命令后的行为是什么?是否有延时设置? FS2630进入standby / LPOO后,通过唤醒源唤醒后,唤醒后的上电时序如何? Re: FS2630 Evaluation Board , the MOSI and SCK pin of FS2630 is short , three times Hello! Based on your description, it appears that the WAKE1 event is being detected and the FS2630 is attempting to exit Standby mode. However, the reported VPRE_UVH interrupt suggests that a voltage-related fault may be occurring during the Standby-to-Normal transition, preventing the device from completing the wake-up sequence successfully. As a result, the device may not be able to return to Normal mode and the FS_STATUS may appear as undefined. To help narrow down the root cause, could you please provide the following information? The values of M_WIO_FLG, M_REG_FLG, and M_VSUP_FLG after toggling SW2. Regarding the second issue, the behavior where MOSI and SCK appear shorted to ground is not expected under normal operation. Since this has occurred twice, we recommend checking if the EVB hardware for any damage or unintended shorts. Re: FS2630 Evaluation Board , the MOSI and SCK pin of FS2630 is short , three times Hello, Yes, VBAT and VDDIO can be powered at the same time. 1. During the FS2630 power-up sequence, if the MCU pulls RESET_B low, what is the impact? The FS26 power-up sequence continues normally. However, because RSTB is bidirectional, the MCU can keep the reset line low even after the FS26 is ready to release it, keeping the MCU in reset. If RSTB remains low for more than 8 s, the device may enter Deep Fail-Safe. 2. During normal operation, if the MCU pulls RESET_B low, what happens? The reset line is asserted low, the MCU remains in reset, and the FS26 may assert the safety outputs according to its safety configuration. 3. What happens after the SPI command to enter Low Power mode? Is there a configurable delay? No configurable delay is described.  4. What is the power-up sequence after wake-up from Standby/LPOFF? Wake-up source detected → regulator startup sequence → LBIST (if enabled) → ABIST → RSTB release → INIT_FS state → watchdog refresh → release of safety outputs → Normal mode.  Re: FS2630 Evaluation Board , the MOSI and SCK pin of FS2630 is short , three times Hello, Please capture VSUP, BATSENSE, VPRE, VDDIO, WAKE1, RSTB, and SPI signals before entering Standby, during Standby, and immediately after toggling SW2 with an oscilloscope. Re: FS2630 Evaluation Board , the MOSI and SCK pin of FS2630 is short , three times Can an LDT Function 5 count be stopped by another wake-up event? No Can the count only stop by overflow or LDT_EN = 0? Yes. The LDT expires at timeout, or software can stop it by clearing LDT_EN = 0. If another wake-up source wakes the FS2630 before the LDT expires, and later the LDT reaches overflow, what happens? We do not have information about this specific case.  Re: FS2630 Evaluation Board , the MOSI and SCK pin of FS2630 is short , three times Hello, No, The mirror register contents are not retained after a restart or a wake-up sequence. Re: FS2630 Evaluation Board , the MOSI and SCK pin of FS2630 is short , three times VPRE  signal voltage is 6V on normal mode VPRE signal voltage is 5.35V on standby mode VPRE signal voltage : The voltage toggles/switches between 0V and 6V at a frequency of 450 kHz. By many  try, as I use FS2613AMDA0AD chip, use the OTP emulation to download the mirror register, the chip from standby mode to normal mode by the wakeup1 source,  the mirror register is lost , which lead to the VPRE voltage switches between 0V and 6V at a frequency of 450 kHz, Besides burning OTP, are there any other ways to solve this problem? Re: FS2630 Evaluation Board , the MOSI and SCK pin of FS2630 is short , three times a wake-up sequence include from standby / LPOFF mode to normal mode ?
查看全文
Where to find AES_ACCEL Subsystem RM for S32K3? Hi,NXP I'm currently learning to use the AES_ACCEL​ module. I couldn't find much information in either the S32K3 Reference Manual​ or the HSE Reference Manual. The documentation mentions a dedicated AES_ACCEL Subsystem Reference Manual, but I wasn't able to locate it on the NXP website. Could you please provide a link or let me know where to download it? wuxianlong_0-1782900693587.png Thanks in advance. xianlong Re: Where to find AES_ACCEL Subsystem RM for S32K3? Hi @wuxianlong  I sent you a private message.
查看全文
LPC55 USB 端点接收数据无响应 LPC55xx USB Re: LPC55 USB Endpoint rx data no respone 如果您需要任何进一步的帮助,请随时与我们联系。
查看全文
S32K312 standby wakeup stops working after editing RamInit in startup_cm7.s to retain part of sram Description: In my linker script I have a 128-byte mailbox in SRAM at 0x20417F80 (top of RAM, NOLOAD, kept out of the init/zero tables). I use it to pass flags from my application to my bootloader when the application jumps to boot — this data needs to survive for programming flags  To stop the startup ECC-init loop from clearing that mailbox, I edited the RamInit section in startup_cm7.s so the zero loop stops before the mailbox instead of going to __INT_SRAM_END: RamInit: ldr r0, =__RAM_INIT cmp r0, 0 beq SRAM_LOOP_END ldr r0, =MCRGM_DES ldr r1, [r0] ldr r2, =MCRGM_DES_F_POR and r1, r1, r2 cmp r1, 0 beq NO_INIT_STANDBY_REGION ldr r1, =__INT_SRAM_START ldr r2, =__PBL_SBL_MAILBOX_ADDR ; <-- edited (was __INT_SRAM_END) b ZERO_64B_RAM NO_INIT_STANDBY_REGION: ldr r1, =__BSS_SRAM_START ldr r2, =__PBL_SBL_MAILBOX_ADDR ; <-- edited (was __INT_SRAM_END) ZERO_64B_RAM: With this edit, the mailbox retains correctly when the application jumps to the bootloader. for programming /flashing  But after this edit, standby wakeup stops working. My application goes into standby on IGN-low, and it no longer wakes up -the core gets stuck and doesn't resume. at rasr[] 0x2040012e  If I revert RamInit back to the default (loop ending at __INT_SRAM_END), then standby wakeup works fine again, but the mailbox is no longer retained. So the two are directly linked: the startup edit that retains my mailbox is what breaks my standby wakeup. My questions: Why does editing the RamInit region (changing where the SRAM zero loop stops) break standby wakeup? What in the standby/wakeup resume path depends on the startup RAM-init behavior? What is the correct way to modify startup so I can keep my mailbox region preserved across the application-to-bootloader jump, without breaking standby wakeup? Would switching to a different RTD version (e.g. RTD 2.0.0 or RTD 4.0.0) change this startup/wakeup behavior and resolve it, or is this independent of RTD version? Attachments: startup_cm7.s(txt) (edited RamInit), PBL linker script (txt) (shows mailbox at 0x20417F80), system.c.   S32DS-ARM     S32K312EVB-Q172     Debugging | Flash Programming SDKs Re: S32K312 standby wakeup stops working after editing RamInit in startup_cm7.s to retain part of s Hi @Arif9845, I can see you've also entered a support ticket; I will answer your questions through there so we can avoid any misunderstandings. Best regards, Julián
查看全文
S32DS 3.5 S32K344 freertos OsifUseSystemTimer 20250513-173958.png S32K344でMACLの代わりにFreeRTOSを使用する場合、OsifUseSystemTimerは使用できますか?使用できる場合、OsifCounterConfigのオプションはどのように設定すればよいですか?タイマーとしてPitまたはSTMを指定してOsifUseCustomTimerを使用する場合、OsifCounterConfigはどのように設定すればよいですか? Re: S32DS 3.5 S32K344 freertos OsifUseSystemTimer もしこれを読んでいる方がいらっしゃいましたら、これは正しい情報ではありません。 OsIfsOperatingSystemTypeがOsIfFreeRtosTypeに設定されている場合、OsIfシステムタイマーは無効になります。 ベアメタルモードでのみ動作します https://community.nxp.com/t5/S32K/Microsecond-delay-outside-of-FreeRTOS-task-on-S32K344/td-p/1383622 Re: S32DS 3.5 S32K344 freertos OsifUseSystemTimer こんにちは、 @harryoceana さん。 すみません、FreeRTOSを使わずにシステムタイマーを使うという意味だと思っていました。オペレーティングシステムを使用している場合は、そのオペレーティングシステムの時計を使用する必要があります。 例えば、FreeRTOS_Toggle_Led_Example_S32K344では、 OsIfFreeRtosTypeが選択されており、代わりにFreeRTOSのクロックが使用されます。 Julin_AragnM_0-1747247790056.png よろしくお願いします、 ジュリアン Re: S32DS 3.5 S32K344 freertos OsifUseSystemTimer 有道截屏翻译结果_1747186631767.png FreeRTOSでは、クロックリファレンスヒントはオペレーティングシステムなしでのみ使用できます。これは何か影響がありますか? Re: S32DS 3.5 S32K344 freertos OsifUseSystemTimer こんにちは、 @harryoceana さん。 はい、システムタイマーは使えます。この投稿を参照してください:OSIFを使った遅延関数の解決 - NXPコミュニティ。 新しいRTDアップデートでは、MCALレイヤーにMCUドライバーの代わりに「Clock_Ip_ReferencePoints」コンポーネントを追加するだけで済みます。 Julin_AragnM_0-1747155380366.png Julin_AragnM_1-1747155408607.png よろしくお願いします、 ジュリアン
查看全文
QorIQ T1024: Linux Ethernet driver stucks on high traffic Hello, I have a custom board with QorIQ T1024 processor running Linux Kernel version 5.4.3 (source https://github.com/nxp-qoriq/linux). I am now trying to migrate to the kernel version 6.6.52 (branch lf-6.6.y). The new kernel boots fine and all work as expected except Ethernet connection (100Mb, duplex full, autoneg off). Normal traffic using SSH or SFTP (transfer of large files) works. However, when I generate high traffic the connection stops working until reboot. Note that, this happens only in TX direction. RX direction works fine also on high traffic when running iperf test in direction PC -> target. I did not experience this issue on 5.4.3 kernel. When I run iperf test in direction target -> PC with limited bitrate 1Mb/s, the eth connection survives but full bitrate causes that functional Ethernet connection immediately stops working and stucks so I can't send data anymore nor ping the PC. The interface still appears as UP (ip link command). When I attempt to get interface statistics (ethtool -S ), ethtool hangs. I've learnt that the kernel driver is stuck and does not respond. When I attempt to turn off the interface, kernel messages are outputted - see attached ip_link_driver_busy.png On high traffic, when it stucks, bit PBSY_DF is set in register FMQM_PnS and does not get cleared. Documentation says that it means response from Qman did not arrive. It appears like on high traffic, there is some problem with allocation/deallocation of resources in TX direction and it remains in locked state. The driver seems to be stucked while waiting for HW, a lock or a system resource. The only way to recover is reboot. Setting the interface down and up does not help. I have upgraded Fman microcode to fsl_fman_ucode_t1024_r1.0_108_4_9.bin without any effect. Is QorIQ T1024 still supported in 6.6.y kernels? Are you aware of any changes incompatible with T1024? Are the FSL SDK DPAA and FSL SDK FMAN drivers still maintained in 6.6.y kernels? Are there any changes between version 5.4.3 and 6.6.52 that might break the functionality on T1024? Kernel sources I am using: Old: https://github.com/nxp-qoriq/linux/tree/134788b16485dd9fa81988681d2365ee38633fa2 New: https://github.com/nxp-qoriq/linux/tree/e0f9e2afd4cff3f02d71891244b4aa5899dfc786 Snippet of my kernel 6.6.52 config: # # Frame Manager support # CONFIG_FSL_SDK_FMAN=y # CONFIG_FSL_SDK_FMAN_TEST is not set # # FMAN Processor support # # CONFIG_FMAN_P3040_P4080_P5020 is not set # CONFIG_FMAN_P1023 is not set # CONFIG_FMAN_V3H is not set CONFIG_FMAN_V3L=y # end of FMAN Processor support # CONFIG_FSL_SDK_FMAN_RTC_API is not set # CONFIG_FMAN_MIB_CNT_OVF_IRQ_EN is not set CONFIG_FSL_FM_MAX_FRAME_SIZE=1522 CONFIG_FSL_FM_RX_EXTRA_HEADROOM=64 # CONFIG_FMAN_PFC is not set # end of Frame Manager support CONFIG_FSL_SDK_DPAA_ETH=y # CONFIG_FSL_DPAA_HOOKS is not set CONFIG_FSL_DPAA_OFFLINE_PORTS=y CONFIG_FSL_DPAA_ADVANCED_DRIVERS=y # CONFIG_FSL_DPAA_ETH_JUMBO_FRAME is not set # CONFIG_FSL_DPAA_TS is not set # CONFIG_FSL_DPAA_1588 is not set CONFIG_FSL_DPAA_ETH_MAX_BUF_COUNT=1024 CONFIG_FSL_DPAA_ETH_REFILL_THRESHOLD=512 CONFIG_FSL_DPAA_CS_THRESHOLD_1G=0x06000000 CONFIG_FSL_DPAA_CS_THRESHOLD_10G=0x10000000 CONFIG_FSL_DPAA_INGRESS_CS_THRESHOLD=0x10000000 CONFIG_FSL_DPAA_ETH_DEBUGFS=y CONFIG_FSL_DPAA_ETH_DEBUG=y # CONFIG_FSL_DPAA_DBG_LOOP is not set Appreciate any help. Thank you, Jiri QorIQ T1 Devices Re: QorIQ T1024: Linux Ethernet driver stucks on high traffic Hello, Based on the support status of the QorIQ Power Architecture T-series software, T1024 should not be considered officially supported on the newer lf-6.6.y kernel branch . NXP’s official SDK support for T1024/T-series ended with the older QorIQ SDK line. The documented guidance says there is no SDK release for T1024 after SDK 2.0-1703 , and SDK 2.0-1703 used kernel 4.1.35 . NXP guidance also states that newer Linux BSPs may still contain T1024-related files, but they are not released to officially support T-series . Another NXP support statement says there is no official release after SDK 2.0-1703 for T-series products and no continuing SDK upgrade plan for that product line . So the presence of T1024, DPAA, FMAN, QMan, or BMan code in lf-6.6.y should not be interpreted as NXP validation of T1024 operation on that kernel branch. The public nxp-qoriq/linux repository is a general QorIQ Linux tree, but the branch contents alone do not establish T1024 support or validation for 6.6.x This is not a PHY/autoneg issue; the evidence points to a TX DPAA/QMan hang on an unvalidated T1024 kernel baseline, so the practical path is either stay on the working supported/validated baseline or debug the 6.6 port as custom maintenance. Regards  
查看全文
在修改 startup_cm7.s 中的 RamInit 后,S32K312 的待机唤醒功能停止工作。保留部分 sram 说明: 在我的链接器脚本中,我在 SRAM 的 0x20417F80 处有一个 128 字节的邮箱(RAM 顶部,NOLOAD,不包含在 init/零表中)。我用它来在应用程序启动时将标志从应用程序传递给引导加载程序——这些数据需要保留下来以用于编程标志。 为了阻止启动时的 ECC 初始化循环清除该邮箱,我编辑了 startup_cm7.s 文件中的 RamInit 部分。因此,零循环在邮箱之前停止,而不是进入__INT_SRAM_END: RamInit: ldr r0,=__RAM_INIT cmp r0, 0 beq SRAM_LOOP_END ldr r0,=MCRGM_DES ldr r1,[r0] ldr r2,=MCRGM_DES_F_POR 以及 r1、r1、r2 cmp r1,0 beq NO_INIT_STANDBY_REGION ldr r1, =__INT_SRAM_START ldr r2, =__PBL_SBL_MAILBOX_ADDR ; <-- 已编辑(原为 __INT_SRAM_END) b ZERO_64B_RAM NO_INIT_STANDBY_REGION: ldr r1, =__BSS_SRAM_START ldr r2, =__PBL_SBL_MAILBOX_ADDR ; <-- 已编辑(原为 __INT_SRAM_END) ZERO_64B_RAM: 通过此修改,当应用程序跳转到引导加载程序时,邮箱可以正确保留。用于编程/刷写 但修改后,待机唤醒功能停止工作了。我的应用程序在 IGN-low 状态下进入待机状态,并且不再唤醒——核心卡住无法恢复。在 rasr[] 0x2040012e 如果我将 RamInit 恢复为默认值(循环在 __INT_SRAM_END 结束),则备用唤醒功能可以再次正常工作,但邮箱将不再保留。 所以这两者直接相关:保留我的邮箱的启动编辑破坏了我的备用唤醒功能。 我的问题: 为什么编辑 RamInit 区域(改变 SRAM 零循环停止的位置)会导致待机唤醒功能失效?待机/唤醒恢复路径中的哪些部分取决于启动时的 RAM 初始化行为? 如何正确修改启动程序,以便在应用程序到引导加载程序跳转过程中保持邮箱区域不变,同时又不破坏待机唤醒功能? 换用不同的即饮型饮料(例如)会怎么样?RTD 2.0.0 或 RTD 4.0.0)更改此启动/唤醒行为并解决此问题,或者这与 RTD 版本无关? 附件: startup_cm7.s(txt)(编辑了 RamInit),PBL 链接器脚本(txt)(显示邮箱位于 0x20417F80),system.c. S32DS-ARM S32K312EVB-Q172 调试 | Flash 编程 SDK Re: S32K312 standby wakeup stops working after editing RamInit in startup_cm7.s to retain part of s 你好@Arif9845 , 我看到您也提交了支持工单;我将通过工单回答您的问题,以免产生任何误解。 此致, 朱利安
查看全文
LPC55 USBエンドポイント受信データ応答なし LPC55xx USB Re: LPC55 USB Endpoint rx data no respone さらにお助けが必要な場合は、どうぞお気軽にお問い合わせください。
查看全文
iMX95 FRDM用のlibcameraをビルドする方法 現在、Ubuntu 20.04が動作するホストPC上でlibcameraをクローンしてビルドすることができています。提供されているREADMEファイルには、使用する必要のあるツールチェーンに関する情報が一切記載されていません。これを克服するにはどうすればよいでしょうか?IMX95 FRDM用のyoctoビルド用のソースが提供されているのでしょうか?それを使ってSDKを入力し、それに応じてビルドできるでしょうか? Re: How to build the libcamera for iMX95 FRDM オプション1(推奨):Yocto内にlibcameraを構築する FRDM-i.MX95 用に libcamera を変更または再構築することが目的の場合: お使いのボード/カーネルバージョンに対応するi.MX BSPリリースをダウンロードしてください。 Yocto環境をセットアップしてください。 Yoctoパッケージとしてlibcameraを構築する: bitbake libcamera または画像に含めてください。 IMAGE_INSTALL:append = " libcamera" 次に再構築する: bitbake imx-image-full ` これにより、以下のことが保証されます。 正しいaarch64コンパイラ 正しいカーネルヘッダー NXP Neoパイプラインサポート 一致するIPAバイナリ 対応するGStreamer libcamerasrcプラグイン これはi.MX95にとって最も安全なルートです。 オプション2:Yoctoの外側でリブカメラをクロスビルド Ubuntu 20.04 に既に libcamera をクローンしていて、手動でクロスビルドしたい場合は、以下の手順に従ってください。 ホストのgccを使用しないでください。 代わりにYoctoからSDKを生成してください: bitbake imx-image-full -c populate_sdk i.MX Linuxユーザーズガイドでは、SDK生成とYoctoベースのワークフローについて明示的に言及しています。 SDKが生成された後: tmp/デプロイ/sdk/*.sh インストールしてください: ./fsl-imx-xwayland-glibc-aarch64-imx95-toolchain.sh 環境の源泉: ソース /opt/FSL-IMX-Xwayland/ /environment-setup-aarch64-poky-linux 次に、mesonを使用してlibcameraをビルドします。 シェル メソンセットアップビルド --cross-file= ニンジャ -C ビルド 正確なクロスファイルはSDKのリリースとBSPバージョンによって異なります。 i.MX95用のYoctoソースはありますか? はい。内部Linuxユーザーガイドに基づき、i.MX95のサポートは標準のNXP Yocto BSPおよびmeta-imxインフラストラクチャを通じて提供されています。このガイドでは、以下の点についても言及しています。 bitbake imx-image-full また、meta-imxのREADMEやYoctoのドキュメントへのユーザーを案内します。[UG10163_i....-09_review | PDF] 特にFRDM-i.MX95の場合、ボードの資料によると、ボードには組み込みLinuxのYoctoソリューションが搭載されています
查看全文
Output UART data on Arduino Pins on MCXN947 I was trying to output UART data through Arduino pins :P4_3/FC2_UART_RXD-ARD_D0 / P4_2/FC2_UART_TXD-ARD_D1 instead of using internal debugger (MCU-Link). Based on that I changed the pin mux and tried to test with simple loopback test. But it not at all working. I even tried with different pins. Am I missing some configuration setting other than Mux? I am attaching my project for reference. Looking forward for help. Communication & Control(I3C | I2C | SPI | FlexCAN | Ethernet | FlexIO)
查看全文
[安全启动] S32K14X 37.5.8.4 允许同时进行闪存操作 尊敬的恩智浦 S32K-RM.pdf 37.5.8.4 允许同时进行闪存操作 Prophet_Samuel_0-1782888009624.png Prophet_Samuel_2-1782888105980.png 根据上图可知,CSEc 和 P-Flash 读取操作之间存在**竞争条件**(如红色方框所示)。 因此,从 P-Flash 调用 `CSEC_DRV_VerifyMAC` 时,是否应应用以下变通方法? 1. 在调用 `CSEC_DRV_VerifyMAC` 之前**禁用中断**,并在函数返回后**重新启用中断**。 2. **将 `CSEC_DRV_VerifyMAC` 重新定位到 RAM 中执行**(即,从 RAM 而不是 P-Flash 运行该函数)。 Re: [secureboot] S32K14X 37.5.8.4 Allowed simultaneous flash operations 嗨@Prophet_Samuel 这里已经讨论过类似的问题了: https://community.nxp.com/t5/S32K/use-CSEC-DRV-GenerateMACAddrMode-to-generate-CMAC-but-occurs/mp/1531146/highlight/true#M18072 只需禁用中断即可,因为 SDK 中的 CSEc 驱动程序已经从 RAM 执行代码的关键部分。 还有一点——CSEC_DRV_VerifyMAC 和 CSEC_DRV_VerifyMACAddrMode 之间存在差异(CSEC_DRV_GenerateMAC 和 CSEC_DRV_GenerateMACAddrMode 之间也存在差异)。 只有指针方法(这是 S32K1 参考手册中的术语)。SDK API 使用“addr 模式”,不允许在执行期间访问程序闪存。普通的非指针方法没有这种限制。 此致, Lukas
查看全文
FS2630評価ボード、FS2630のMOSIピンとSCKピンがショートしており、3倍 最近、FS2630の電源タイミングとモード切り替えについて調べています。 ボードをOTPエミュレーションモードに切り替え、ミラーレジスタをダウンロードし、SW7をOFFに切り替えた後、初期化プロセスが開始されました。通常モードに達するまで、すべて正常に進行しました。次に、ウェイクアップソースとしてwakeup1が設定され、スタンバイコマンドが送信されました。FS2630はスタンバイモードに入り、この時点ではすべて正常でした(INTはトリガーされませんでした)。しかし、SW2を切り替えた後、NXP GUI INTはVPRE_UVHなどのINTを報告し、FS2630のFS_STATUSも0-Undefinedになりました。なぜ通常モードに戻らなかったのでしょうか? その後、FS2630 EVBボードへの12V電源をオフにして、再度試す準備をしました。すると、NXP GUIがレジスタ値を読み取れないことがわかりました。最終的に、MOSIとSCKがグランドに短絡していることが判明しました。これが2回発生し、どうすればよいのか全く見当がつきません。何かアドバイスをいただけないでしょうか? 最近、FS2630の電源投入シーケンスとモード切り替えについて研究しています。 ボードはOTPエミュレーションモードに切り替わりました。ミラーレジスタをダウンロードし、SW7をOFFに設定した後、初期化プロセスを開始すると、デバイスがノーマルモードに達するまで全て正常に動作します。 次に、WAKEUP1をウェイクアップソースとして設定し、スタンバイコマンドを送信します。FS2630はスタンバイモードに入り、この時点ではすべてが正常です(INTはトリガーされません)。 しかし、SW2を切り替えると、NXP GUIは他の割り込みとともにVPRE_UVH割り込みを報告します。同時に、FS2630のFS_STATUSが0 - 未定義に変わります。なぜデバイスは通常モードに戻らないのですか? さらに、その後、FS2630 EVBへの12V電源をオフにして、同じ手順を繰り返してみました。NXPのGUIがレジスタ値を読み取れなくなっていることに気づきました。調査の結果、MOSIとSCKが接地短絡していることが判明しました。 この問題は2回発生しており、原因が全く分かりません。トラブルシューティングを始めるにあたって、何かご提案やご意見があればぜひお聞かせください。 Re: FS2630 Evaluation Board , the MOSI and SCK pin of FS2630 is short , three times SW2を切り替えた後、レジスタM_WIO_FLG、M_REG_FLG、およびM_VSUP_FLGを読み取りました。 M_REG_FLG: 0X00a0 M_VSUP_FLG: 0X0000 M_WIO_FLG: 0X0f00 Re: FS2630 Evaluation Board , the MOSI and SCK pin of FS2630 is short , three times もう一つ質問があります。 LDT機能5、低消費電力モードでは、他のウェイクアップイベントが起きてカウントが止まらないのですか? カウントはオーバーフローかLDT_EN=0 ? FS2630はカウントオーバーフローが始まる前に他のウェイクアップイベントで起きており、その後カウントがオーバーフローになっている場合、FS2630はどうなるのでしょうか? Re: FS2630 Evaluation Board , the MOSI and SCK pin of FS2630 is short , three times はい、MFS2630AMDA0ADを購入しました。発送済みです。チップを受け取ったらレジスタを読み取ります。 別の質問1:FS2630のVDDIOとVBATは同時に電源を入れられますか? FS2630について4つ質問があります。 FS2630上電過程ならMCU与SBC连接的RESET_B pin 被MCU 拉低,SBC的上电时序会受到什么影响? FS2630正常工作过程中ならMCU与SBC连接的RESET_B pin 被MCU 拉低,SBC的行为会是什么? FS2630通过接收MCU的SPI進入low power 模式,接收命令后的行为是什么?是否有延时设置? FS2630がスタンバイ/LPOOに入った後、覚醒ソース経由で覚醒後、覚醒後の上電時系列はどのようになりますか? Re: FS2630 Evaluation Board , the MOSI and SCK pin of FS2630 is short , three times こんにちは! 説明からすると、WAKE1イベントが検出されており、FS2630がスタンバイモードから退出しようとしているようです。しかし、報告されたVPRE_UVH割り込みは、スタンバイ状態から通常状態への移行中に電圧関連の障害が発生し、デバイスがウェイクアップシーケンスを正常に完了できない可能性があることを示唆しています。その結果、デバイスが通常モードに戻れなくなり、FS_STATUSが未定義と表示される可能性があります。 根本原因を絞り込むために、以下の情報を教えていただけますか? SW2を切り替えた後のM_WIO_FLG、M_REG_FLG、およびM_VSUP_FLGの値。 2つ目の問題に関してですが、MOSIとSCKがグランドに短絡しているように見える動作は、通常の動作では想定されていません。このような事態が2回発生しているため、EVBハードウェアに損傷や意図しないショートがないか確認することをお勧めします。 Re: FS2630 Evaluation Board , the MOSI and SCK pin of FS2630 is short , three times LDT機能5カウントは別の起床イベントで止まることがありますか? いいえ カウントはオーバーフローや LDT_EN = 0 まで止まるのでしょうか? はい。LDTはタイムアウト時に期限切れになります。またはソフトウェアがLDT_EN = 0をクリアして停止できます。 LDTの期限が切れる前に別のウェイクアップソースによってFS2630がウェイクアップされ、その後LDTがオーバーフローした場合、どうなりますか? この特定の事件に関する情報はありません。 Re: FS2630 Evaluation Board , the MOSI and SCK pin of FS2630 is short , three times こんにちは、 はい、VBATとVDDIOは同時に電源を供給できます。 1.FS2630の電源を入れるシーケンス中に、MCUがRESET_Bを引いたら、どのような影響がありますか? FS26の電源起動シーケンスは通常通り続きます。しかし、RSTBは双方向であるため、FS26がリセットラインをリリースする準備が整ってもMCUは低く保ち、リセットされたままにできます。RSTBが8秒以上低血糖を維持すると、デバイスはディープフェイルセーフに入ることがあります。 2. 通常の運用中にMCUがRESET_Bを低下させた場合、どうなるのか? リセットラインは低くアサートされ、MCUはリセットされたまま、FS26はセーフティ設定に応じてセーフティ出力をアサートできます。 3. SPIコマンドで低電力モードに入ると、何が起こりますか?設定可能な遅延時間はありますか? 設定可能な遅延時間については記載されていません。 4. スタンバイ/LPOFFからの起床後のパワーアップシーケンスは? ウェイクアップソース検出 → レギュレーター起動シーケンス → LBIST (有効な場合) → ABIST → RSTBリリース → INIT_FS状態 → ウォッチドッグリフレッシュ → セーフティ出力の解放 → ノーマルモード。 Re: FS2630 Evaluation Board , the MOSI and SCK pin of FS2630 is short , three times こんにちは、 スタンバイモードに入る前、スタンバイモード中、およびSW2を切り替えた直後に、VSUP、BATSENSE、VPRE、VDDIO、WAKE1、RSTB、およびSPI信号をオシロスコープでキャプチャしてください。 Re: FS2630 Evaluation Board , the MOSI and SCK pin of FS2630 is short , three times こんにちは、 いいえ、ミラーレジスタの内容は再起動またはウェイクアップシーケンス後には保持されません。 Re: FS2630 Evaluation Board , the MOSI and SCK pin of FS2630 is short , three times 通常モードでのVPRE信号電圧は6Vです。 スタンバイモード時のVPRE信号電圧は5.35Vです。 VPRE信号電圧:電圧は450kHzの周波数で0Vから6Vの間を切り替えます。 多くの人が試していますが、私FS2613AMDA0ADチップを使ってOTPエミュレーションでミラーレジスタをダウンロードします。ウェイクアップ1ソースによってチップはスタンバイモードからノーマルモードに移行しますが、ミラーレジスタが失われ、その結果VPRE電圧 スイッチが450kHzの周波数で0Vから6Vの間で変わります。 OTPを焼く以外に、この問題を解決する方法はありますか? Re: FS2630 Evaluation Board , the MOSI and SCK pin of FS2630 is short , three times スタンバイ/LPOFFモードから通常モードへのウェイクアップシーケンスが含まれますか?
查看全文
How to build the libcamera for iMX95 FRDM I have currently cloned and able to build libcamera in my HOST PC which runs on ubuntu 20.04. The README provided doesnt provide any information regarding the tool chain needed to be used. How to overcome this ? Is there a source provided for yocto build for the IMX95 FRDM so with that we can able to populate SDK and build accordingly. Re: How to build the libcamera for iMX95 FRDM Option 1 (Recommended): Build libcamera inside Yocto If your goal is to modify or rebuild libcamera for FRDM-i.MX95: Download the i.MX BSP release corresponding to your board/kernel version. Set up the Yocto environment. Build libcamera as a Yocto package: bitbake libcamera or include it in your image: IMAGE_INSTALL:append = " libcamera" Then rebuild: bitbake imx-image-full ` This ensures: Correct aarch64 compiler Correct kernel headers NXP Neo pipeline support Matching IPA binaries Matching GStreamer libcamerasrc plugin This is the safest route for i.MX95. Option 2: Cross-build libcamera outside Yocto If you already cloned libcamera on Ubuntu 20.04 and want to cross-build it manually: You should not use the host gcc. Instead generate the SDK from Yocto: bitbake imx-image-full -c populate_sdk The i.MX Linux User's Guide explicitly references SDK generation and Yocto-based workflows. After the SDK is generated: tmp/deploy/sdk/*.sh Install it: ./fsl-imx-xwayland-glibc-aarch64-imx95-toolchain.sh Source the environment: source /opt/fsl-imx-xwayland/ /environment-setup-aarch64-poky-linux Then build libcamera using meson: Shell meson setup build \ --cross-file= ninja -C build The exact cross-file depends on the SDK release and BSP version. Is there Yocto source available for i.MX95? Yes. Based on the internal Linux User Guide, i.MX95 support is provided through the standard NXP Yocto BSP and meta-imx infrastructure. The guide also references: bitbake imx-image-full and points users to the meta-imx README and Yocto documentation. [UG10163_i....-09_review | PDF] For FRDM-i.MX95 specifically, the board ships with an Embedded Linux Yocto solution according to the board collateral
查看全文
将 UART 数据输出到 Arduino 引脚上的 MCXN947 我尝试通过 Arduino 引脚 :P4_3/FC2_UART_RXD-ARD_D0 / P4_2/FC2_UART_TXD-ARD_D1 输出 UART 数据,而不是使用内部调试器 (MCU-Link)。基于此,我更改了引脚复用器,并尝试使用简单的环回测试进行测试。但这完全行不通。我甚至尝试过使用不同的别针。除了 Mux 之外,我是否还遗漏了其他配置设置? 我附上我的项目供您参考。期待您的帮助。 通信与控制(I3C | I2C | SPI | FlexCAN | 以太网 | FlexIO)
查看全文
S32DS 3.5 S32K344 freertos OsifUseSystemTimer 20250513-173958.png If using FreeRTOS instead of MACL on the S32K344, can OsifUseSystemTimer be used? If so, how should the options in OsifCounterConfig be configured? If OsifUseCustomTimer is used, with Pit or STM as the timer, how should OsifCounterConfig be configured? Re: S32DS 3.5 S32K344 freertos OsifUseSystemTimer If anyone is reading this, this is not correct information. When OsIfsOperatingSystemType is set to OsIfFreeRtosType, the OsIf System Timer is disabled. Works only in baremetal mode https://community.nxp.com/t5/S32K/Microsecond-delay-outside-of-FreeRTOS-task-on-S32K344/td-p/1383622  Re: S32DS 3.5 S32K344 freertos OsifUseSystemTimer Hi @harryoceana, Sorry, I thought you meant to use System Timer without FreeRTOS. If you are using any operating system, you must use that clock instead. For example, in FreeRTOS_Toggle_Led_Example_S32K344, the OsIfFreeRtosType choice is set, and the FreeRTOS clock is used instead. Julin_AragnM_0-1747247790056.png Best regards, Julián Re: S32DS 3.5 S32K344 freertos OsifUseSystemTimer 有道截屏翻译结果_1747186631767.png In FreeRTOS, the clock reference hint can only be used without an operating system. Does this have any impact? Re: S32DS 3.5 S32K344 freertos OsifUseSystemTimer Hi @harryoceana, Yes, you can use the System Timer. Please refer to this post: Solved: Delay function using OSIF - NXP Community. In the newer RTD updates, you can simply add the "Clock_Ip_ReferencePoints" component instead of the Mcu driver in the MCAL layer: Julin_AragnM_0-1747155380366.png Julin_AragnM_1-1747155408607.png Best regards, Julián
查看全文