没有 FreeMaster 插件模块 我安装了freemaster 3.2.7版本，我尝试了很多方法，但插件模块里什么都没有。我很着急。这是我工作中必不可少的工具。有人能帮帮我吗？非常感谢。 1.我以管理员身份安装FreeMASTER，或者运行“c:\NXP\FreeMASTER 3.2\FreeMASTER\register.bat”——均无效！！！ 2. Re: there has no FreeMaster plug-in module 你好， 据我所知，最新的 Windows 更新并没有改变 COM+ 和 ActiveX 对象的工作方式。这两件事无关。你遇到的问题确实很奇怪。 我们选取一个插件（CAN 通信）并查看其注册详情。 再次以管理员身份运行“命令提示符”，然后切换到“c:\NXP\FreeMASTER 3.2\FreeMASTER”目录，并使用不带 /s（静默）选项的 regsvr32 命令： regsvr32 插件/can/focpgi.dll 确认信息将显示： 然后在同一命令提示符控制台中，使用以下命令启动注册表编辑器： 注册表 需要一些时间（可能需要几分钟），然后编辑器就会出现。导航至 计算机\HKEY_CLASSES_ROOT\WOW6432Node\CLSID\{C10A92C3-7D47-4FDC-94B6-64B8E5C85E01} 此条目代表 FreeMASTER-over-CAN 插件 (focpgi.dll)。它必须登记在册。 您可以检查 InprocServer32 入口点是否指向正确的 focpgi.dll 文件。 “已实现类别”ID 是 FreeMASTER 使用 Windows COM 类别 API来查找所有插件的 ID。为了确保插件类别存在，请在注册表编辑器中检查Computer\HKEY_CLASSES_ROOT\Component Categories\{48A185C0-FFDB-11D3-80E3-00C04F176153}项，您应该会看到“MCB Communication Plugins”文本值： 另一个实验方法是从 register.bat 脚本中删除 /s 开关并运行它。每个 DLL 文件都会显示一个注册确认框。 请分享相关的屏幕截图或错误信息。感谢您的合作。 问候， 米哈尔 Re: there has no FreeMaster plug-in module 如果有人能帮我解决这个问题，我请他喝咖啡。 Re: there has no FreeMaster plug-in module 我尝试了你的方法，但模块仍然没有出现。 这是否与我的Windows系统更新到最新版本有关？ Re: there has no FreeMaster plug-in module 你好， 安装程序和 register.bat 都使用了“ regsvr32.exe ”。系统实用程序，应默认安装在任何 Windows 操作系统中。 首先，请确保您的系统上存在 regsvr32 工具。只需按下 Win+R 键，然后运行命令“regsvr32”。 你应该会看到类似这样的帮助框： 如果此工具无法正常工作，则可能是您的计算机受到了管理员的系统限制。你需要把它修好。 如果 regsvr32 运行正常，我们来看看 register.bat 会输出什么错误信息： 打开开始菜单。 找到“命令提示符”应用程序 右键单击并选择“以管理员身份运行”（见下图） 在控制台中，输入cd "c:\NXP\FreeMASTER 3.2\FreeMASTER" 运行register.bat 您应该看不到任何错误（就像最后图片中显示的那样）。 如果没有错误，插件将出现在 FreeMASTER 中。如有任何错误，请在此处告知。 问候， 米哈尔 Re: there has no FreeMaster plug-in module 你好， 总结一下——所有插件注册都成功完成，但 FreeMASTER 选项对话框中的插件列表仍然为空。 您能否尝试在另一台电脑上进行测试？ 此外，还有两个其他实用程序可以访问插件列表。请尝试运行远程服务器工具（“c:\NXP\FreeMASTER 3.2\FreeMASTER\mcbsvr.exe”）。然后按下“添加”按钮，看看插件列表是否也为空： 在“命名连接”管理器（c:\NXP\FreeMASTER 3.2\FreeMASTER\pgimgr.exe）中也可以尝试类似的操作，然后按“新建”按钮： 如果这两个工具中任何一个能够显示不为空的插件列表，请告诉我。 谢谢你， 米哈尔 Re: there has no FreeMaster plug-in module 你好，我又测试了一遍。目前该模块仍不可用。我已经删除了 register.bat 文件中所有包含“/s”的行。目前还有其他解决方案吗？

IMX95 { 15 x 15 }はLPDDR4/4X 16 GB RAMをサポートしていますか? こんにちは、NXPチームの皆さん、 IMX95{ 15 x 15 }について一般的な情報が欲しいです。MIMX9556CVTXN"は16GBのRAMをサポートします{ LPDDR4/4X } "MT53E4G32D8GS-046 WT:C ?" 16GB RAMをIMX 95に接続するための回路図の参照が見つかりませんでした { 15x 15} 16GB RAMのIMX95 { 19 x 19 }の回路図しか見つけられませんでした。 もし対応しているなら、16GB RAM{ LPDDR4/4x }とimx95{ 15 x 15 }の接続について教えていただけませんか? そしてBSPファイルはどうですか?16GBのRAMに対してDTSファイルが存在するのか、それとも手動で生成する必要があるのか。 Yocto Project Re: Is IMX95 { 15 x 15 } supported LPDDR4/4X 16 GB RAM こんにちは、 @Asadeds さん。 NXPサポートまでご連絡いただきありがとうございます。 当社の メモリ互換性ガイドによると、メモリ部品番号MT53E4G32D8GS-046はi.MX95と完全に互換性があり、このプラットフォーム上で徹底的に検証・テストされています。 したがって、このデバイスは推奨される構成および 設計ガイドラインに従い、i.MX95と併用可能です。 よろしくお願いします、 アレハンドロ・ガルシア Re: Is IMX95 { 15 x 15 } supported LPDDR4/4X 16 GB RAM こんにちは、 @Asadeds さん。 MT53E4G32D8GSはサポートされているメモリデバイスであり、i.MX95との社内検証済みです。しかし、このデバイスは特別なバイトモード構成を使用しており、設定ツールとソフトウェアスタックの両方で追加のサポートが必要です。 現時点では内部サポートはありますが、現在のConfig Toolsの公開リリースには、この特定のメモリデバイスを設定するための必要なオプションはまだ含まれていません。このメモリのサポートはFUTUREツールリリースで予定されています。 よろしくお願いします、 チャビラ Re: Is IMX95 { 15 x 15 } supported LPDDR4/4X 16 GB RAM こんにちは @Chavira  迅速な返信ありがとうございます。 DDRの設定を試みると「Imx 26.06のConfig tool」アプリケーションが表示され、対応可能な LPDDR4/4xは最大8GBまでしかなく、対応するパッケージは LPDDR5 を選択します 最大16GBです。 参考のためにスクリーンショットを添付しました。もし何か見落としている点があれば教えてください。 これについて助けていただけませんか?それと、プロジェクトにLPDDR4/4xを使いたいと思っています。部品番号は「MT53E4G32D8GS-046 WT:C」です。

Opinions on "Smart Energy" solar Edit: thanks everyone. Appreciate the input! I'll tell them to bugger off, I'm not ready to commit to anything anyway. I had some door knocker salesmen around today from Smart Energy wanting to talk about solar panels. I'm interested in solar but don't have the funds to invest up front and they said something about a govt funded scheme with $0 upfront. Naturally I'm very sceptical. Would love to hear from anyone who has dealt with them.

mex config generate code different from windows and linux The same XEM file generates different code on different systems. Windows  file generate code normal but linux system generate abnormal precondition：the same as RTD and SDK version install Re: mex config generate code different from windows and linux Hi @Litten  Currently, RTDs are supported only on the Windows platform and are not officially supported on Linux. Even if you are able to install them on Linux, you may encounter additional issues during development and integration. One of the main reasons is that Linux is a case-sensitive operating system,  details about this situation have been discussed in the thread Problems with Lpi2c_Ip_MasterConfig and Lpi2c_Ip_SlaveState struct generation on S32DS for S32K344. BR, VaneB

mex 配置生成的代码与 Windows 和 Linux 不同 同一个XEM文件在不同的系统中会生成不同的代码。 Windows系统生成的文件代码正常，但Linux系统生成的文件代码异常。 前提条件：与 RTD 和 SDK 版本安装相同 Re: mex config generate code different from windows and linux 嗨@Litten 目前，RTD 仅在 Windows 平台上受支持，Linux 平台尚未获得官方支持。即使您能够在 Linux 上安装它们，在开发和集成过程中也可能会遇到其他问题。 主要原因之一是 Linux 是一个区分大小写的操作系统，有关此情况的详细信息已在 S32DS 上针对 S32K344 的 Lpi2c_Ip_MasterConfig 和 Lpi2c_Ip_SlaveState 结构体生成问题线程中进行了讨论。 BR，VaneB

meter I'm trying to find the meter control within the components, but I can't find it.

フラッシュ構成の混乱 RT1176 オクタル DDR こんにちは、NXP Macronix Octal DDRモード用にフラッシュメモリを設定する際に、いくつか問題が発生しました。 NXP FMU-6XRTのリファレンスデザインをベースにしたカスタムボード上でPX4コードスタックを使っています。私はMX25UM51345Gの代わりにMX25UM51245Gを使用していますが、部品の違いはごくわずかです。 Macronix Octal DDRモードで、DQS外部サンプリングを少なくとも100MHzで実行しようとしています。リファレンスデザインでは200MHzで動作させています。ブートメモリ構成は、166MHzの場合でも、目的の構成でメモリを正常にテストします。 私が試した設定は、以下のデフォルト設定です。最初の「g_flash_config」は起動、書き込み、読み込みなどを成功させていますが、ソフトウェアには理想的ではありません。「g_flash_fast_config」が失敗します。 「fast_config」のDTRモードで、周波数を166MHz、133MHz、50MHz、30MHzに下げてみましたが、効果はありませんでした。 ブートメモリ構成から生成されたFCBを使用してみましたが、構造体のレイアウトにいくつかの違いがあり、PX4コードに適用するのが困難でした。 csHoldTime、csSetupTime、dataValidTimeのさまざまな組み合わせを試してみましたが、結果は得られませんでした。 低周波DTRオクタールでDQS内部を試してみましたが、うまくいきませんでした。 次に何を試せばいいでしょうか? #include /**************************************************************************** * Public Data ****************************************************************************/ locate_data(".boot_hdr.conf") const struct flexspi_nor_config_s g_flash_config = { .memConfig = { #if !defined(CONFIG_BOARD_BOOTLOADER_INVALID_FCB) .tag = FLEXSPI_CFG_BLK_TAG, #else .tag = 0xffffffffL, #endif .version = FLEXSPI_CFG_BLK_VERSION, .readSampleClksrc=kFlexSPIReadSampleClk_LoopbackInternally, .csHoldTime = 1, .csSetupTime = 1, .deviceModeCfgEnable = 1, .deviceModeType = kDeviceConfigCmdType_Generic, .waitTimeCfgCommands = 1, .controllerMiscOption = (1u << kFlexSpiMiscOffset_SafeConfigFreqEnable), .deviceType = kFlexSpiDeviceType_SerialNOR, .sflashPadType = kSerialFlash_1Pad, .serialClkFreq = kFlexSpiSerialClk_100MHz, .sflashA1Size = 64ul * 1024u * 1024u, .dataValidTime = { [0] = {.time_100ps = 0}, }, .busyOffset = 0u, .busyBitPolarity = 0u, .lookupTable = { /* Read Dedicated 3Byte Address Read(0x03), 24bit address */ [0 + 0] = FLEXSPI_LUT_SEQ(CMD_SDR, FLEXSPI_1PAD, 0x03, RADDR_SDR, FLEXSPI_1PAD, 0x18), //0x871187ee, [0 + 1] = FLEXSPI_LUT_SEQ(READ_SDR, FLEXSPI_1PAD, 0x04, STOP_EXE, FLEXSPI_1PAD, 0),//0xb3048b20 }, }, .pageSize = 256u, .sectorSize = 4u * 1024u, .blockSize = 64u * 1024u, .isUniformBlockSize = false, .ipcmdSerialClkFreq = 1, .serialNorType = 2, .reserve2[0] = 0x7008200, }; const struct flexspi_nor_config_s g_flash_fast_config = { .memConfig = { .tag = FLEXSPI_CFG_BLK_TAG, .version = FLEXSPI_CFG_BLK_VERSION, .readSampleClksrc=kFlexSPIReadSampleClk_LoopbackInternally, .csHoldTime = 3, .csSetupTime = 3, .deviceModeCfgEnable = 1, .deviceModeType = kDeviceConfigCmdType_Spi2Xpi, .waitTimeCfgCommands = 1, .deviceModeSeq = { .seqNum = 1, .seqId = 6, /* See Lookup table for more details */ .reserved = 0, }, .deviceModeArg = 2, /* Enable OPI DDR mode */ .controllerMiscOption = (1u << kFlexSpiMiscOffset_SafeConfigFreqEnable) | (1u << kFlexSpiMiscOffset_DdrModeEnable), .deviceType = kFlexSpiDeviceType_SerialNOR, .sflashPadType = kSerialFlash_8Pads, .serialClkFreq = kFlexSpiSerialClk_133MHz, .sflashA1Size = 64ul * 1024u * 1024u, .dataValidTime = { [0] = {.time_100ps = 10}, }, .busyOffset = 0u, .busyBitPolarity = 0u, .lookupTable = { /* Read */// EEH+11H+32bit addr+20dummy cycles+ 4Bytes read data /* Macronix manual says 20 dummy cycles @ 200Mhz, FlexSPI peripheral Operand value needs to be 2N in DDR mode hence 0x28 */ [0 + 0] = FLEXSPI_LUT_SEQ(CMD_DDR, FLEXSPI_8PAD, 0xEE, CMD_DDR, FLEXSPI_8PAD, 0x11), //0x871187ee, [0 + 1] = FLEXSPI_LUT_SEQ(RADDR_DDR, FLEXSPI_8PAD, 0x20, DUMMY_DDR, FLEXSPI_8PAD, 0x28),//0xb3288b20, [0 + 2] = FLEXSPI_LUT_SEQ(READ_DDR, FLEXSPI_8PAD, 0x04, STOP_EXE, FLEXSPI_1PAD, 0x00), //0xa704, /* Read status */ [4 * 2 + 0] = FLEXSPI_LUT_SEQ(CMD_DDR, FLEXSPI_8PAD, 0x05, CMD_DDR, FLEXSPI_8PAD, 0xfa), [4 * 2 + 1] = FLEXSPI_LUT_SEQ(RADDR_DDR, FLEXSPI_8PAD, 0x20, DUMMY_DDR, FLEXSPI_8PAD, 0x04), [4 * 2 + 2] = FLEXSPI_LUT_SEQ(READ_DDR, FLEXSPI_8PAD, 0x04, STOP_EXE, FLEXSPI_1PAD, 0x00), /* Write enable SPI *///06h [4 * 3 + 0] = FLEXSPI_LUT_SEQ(CMD_SDR, FLEXSPI_1PAD, 0x06, STOP_EXE, FLEXSPI_1PAD, 0x00),//0x00000406, /* Write enable OPI SPI *///06h [4 * 4 + 0] = FLEXSPI_LUT_SEQ(CMD_DDR, FLEXSPI_8PAD, 0x06, CMD_DDR, FLEXSPI_8PAD, 0xF9), /* Erase sector */ [4 * 5 + 0] = FLEXSPI_LUT_SEQ(CMD_DDR, FLEXSPI_8PAD, 0x21, CMD_DDR, FLEXSPI_8PAD, 0xDE), [4 * 5 + 1] = FLEXSPI_LUT_SEQ(RADDR_DDR, FLEXSPI_8PAD, 0x20, STOP_EXE, FLEXSPI_1PAD, 0x00), /*Write Configuration Register 2 =01, Enable OPI DDR mode*/ //72H +32bit address + CR20x00000000 = 0x01 [4 * 6 + 0] = FLEXSPI_LUT_SEQ(CMD_SDR, FLEXSPI_1PAD, 0x72, CMD_SDR, FLEXSPI_1PAD, 0x00),//0x04000472, [4 * 6 + 1] = FLEXSPI_LUT_SEQ(CMD_SDR, FLEXSPI_1PAD, 0x00, CMD_SDR, FLEXSPI_1PAD, 0x00),//0x04000400, [4 * 6 + 2] = FLEXSPI_LUT_SEQ(CMD_SDR, FLEXSPI_1PAD, 0x00, WRITE_SDR, FLEXSPI_1PAD, 0x01),//0x20010400, /*Page program*/ [4 * 9 + 0] = FLEXSPI_LUT_SEQ(CMD_DDR, FLEXSPI_8PAD, 0x12, CMD_DDR, FLEXSPI_8PAD, 0xED),//0x87ed8712, [4 * 9 + 1] = FLEXSPI_LUT_SEQ(RADDR_DDR, FLEXSPI_8PAD, 0x20, WRITE_DDR, FLEXSPI_8PAD, 0x04),//0xa3048b20, }, }, .pageSize = 256u, .sectorSize = 4u * 1024u, .blockSize = 64u * 1024u, .isUniformBlockSize = false, .ipcmdSerialClkFreq = 1, .serialNorType = 2, .reserve2[0] = 0x7008200, }; Re: Flash configuration confusion RT1176 Octal DDR こんにちは、 @SimonHugr さん。 DDRモードを使用する場合は、バイトスワッピングの設定も考慮する必要があることにご注意ください。この記事では、DDRモードを使用する際にMX25UM51245GXDI00のバイトスワッピングを考慮することがなぜ重要なのかについての役立つ情報を提供します。 FCBを生成するにはBoot Memory Configurationを使うことを強くお勧めします。 Secure Provisioning Tool v26.6はそのMX25UM51245Gのテンプレートを提供しており、構成の良い出発点として役立ちます。また、ご存知かもしれませんが、このツールを使用すると設定をテストできます。 さらに、このコミュニティ投稿、特に15番目の手順から始まる部分を参照することをお勧めします。そのセクションでは、セキュアプロビジョニングツールがブートメモリ構成を生成する方法についてより詳細な説明を提供しており、ツールによって生成されるパラメータと出力の理解に役立つ可能性があります。 最後に、flexspi_nor_polling_transfer_cm7例を使って生成されたFCBを検証し、読み書き操作が正しく動作しているか確認してから起動設定を進めることができます。 BR ハビブ Re: Flash configuration confusion RT1176 Octal DDR 残念ながらまだ結果は出ていません。やはり何らかのデータ順序の入れ替えが行われているか、どこかで設定バイトが不足しているのではないかと考えています。 Re: Flash configuration confusion RT1176 Octal DDR マスミセイムさん、ありがとうございます。 確かに、例えばデータを入れ替える必要があることに気づきました。もう一度LUTを確認してみます。 Re: Flash configuration confusion RT1176 Octal DDR このスレッドを参照して:https://community.nxp.com/t5/i-MX-RT-Crossover-MCUs/Internal-Boot-from-Flash-memory-not-starting-on-imxRT1176-custom/m-p/1830699 Zephyr RTOSの指示に従って、ミスオプションを編集してデータの順序を入れ替えるべき https://github.com/zephyrproject-rtos/hal_nxp/blob/3a36ee1f8b9fc2168fc0bf80377ace8298292993/mcux/mcux-sdk-ng/devices/RT/RT1170/MIMXRT1176/drivers/romapi/fsl_romapi.h#L340-L355 データスワップバイトは挿入されるのですが、何か見落としているような気がします。 .pageSize = 256u, .sectorSize = 4u * 1024u, .blockSize = 64u * 1024u, .isUniformBlockSize = false, .ipcmdSerialClkFreq = 1, .isDataOrderSwapped = true .serialNorType = 2, .reserve2[0] = 0x7008200, Re: Flash configuration confusion RT1176 Octal DDR やあ、 @SimonHugr 、 まず最初に確認したいのは、MX25UM51245GとMX25UM51345Gの実際の違いです。部品番号は非常によく似ていますが、それらは同一の機器ではありません。Macronixのデータシートによると、MX25UM51345GはDOPI(Double Transfer Rate OPI)バイトモードのデータシーケンスを明示的にサポートしていますが、MX25UM51245Gは別の製品バリアントに属しています。これにより、FlexSPIコントローラで使用されるコマンドフォーマット、バイト順序、LUT構成に影響を与えることがあります。 私の設定も比較できます。MX25UM513とMX25UW6345G: https://github.com/Masmiseim36/Coremark_iMXRT/blob/master/XiP/flexspi_flash_OSPI_Macronix.c よろしく Re: Flash configuration confusion RT1176 Octal DDR こんにちは、ハビブ 私たちのファームウェアでは、セキュアプロビジョニングツールを使用してFCBを生成することができないため、代わりにFCBをファームウェアの起動時にロードする必要があります。そのため、mem_configおよびflash_config構造体を作成し、自分で設定する必要があります。 Zephyrプロジェクトがそのflash_nor_configでisDataOrderSwappedのバイトを参照していることを見つけました https://github.com/zephyrproject-rtos/hal_nxp/blob/3a36ee1f8b9fc2168fc0bf80377ace8298292993/mcux/mcux-sdk-ng/devices/RT/RT1170/MIMXRT1176/drivers/romapi/fsl_romapi.h#L347-L348 また、Claude は controllerMiscOption のビット 5 に padSettingOverride ビット、ビット 7 に dataSwap ビットを参照していますが、LLM がこの情報をかなり誇張しているかどうかはわかりません。 Secure Provisioningツールを使用してFCBを生成し、このツールを使用してC構造体に変換する場合 https://community.nxp.com/t5/i-MX-RT-Crossover-MCUs-Knowledge/i-MX-RT-FLEXSPI-booting-guide/ta-p/1669262 ビット5や7は設定されていないのでLLMが間違っていると思いますが、isDataSwappedは設定されていて、通常FCBでreserved0[0]として参照されています。 セキュアプロビジョニングツールでMX25UM51245Gのテンプレートは見つかりませんが、MX25U51245G(クアッドフラッシュ)、MX25UM51345G、MX25UMxxx45Gだけです。 しかし、私が試したどのオクタルDDR構成も起動できませんでした。 興味深いことに、BT_FUSE_SEL=1でピンBOOTMODE0/1=0であっても、特定の設定後に自動的にISPモードに入ることがよくあります。これは一貫して発生しているわけではなく、どの設定が原因なのか分かりません。 フラッシュの読み取りに失敗した後、MCUはISPモードに入るのでしょうか? よろしくお願い申し上げます。 BR Re: Flash configuration confusion RT1176 Octal DDR こんにちは、 @SimonHugr さん。 申し訳ございませんが、MX25UM51245Gのテンプレートはございません。MX25U51245GとMX25UM51345Gのみご利用いただけます。 ご説明いただいた内容から判断すると、現在のブートメモリ構成設定では、フラッシュデバイスとの通信は正常に機能しているようです。「完全なFCBに変換」をクリックすると、ツールは構成をフラッシュメモリに書き込み、その後、以下に説明するように、指定したパラメータを使用してそれを読み戻します。 選択された設定のいずれかがフラッシュデバイスでサポートされていない場合、ツールは次のようなエラーを報告するはずです。 コミュニティ投稿でFCBコンバーターで生成されたLUTが正しく動作しているかさらに確認するために、flexspi_nor_polling_transfer_cm7 SDKの例で、内部RAMからアプリケーションを実行しながらテストしていただけますか?例について質問があれば教えてください。 さらに、起動しようとしているアプリケーションについてもう少し詳しく教えてもらえますか? -SDKの例ですか、それともご自身のアプリケーションですか? -どのIDEを使っていますか? -あなたのアプリケーションはXIPを実行していますか、それとも非XIPですか? -起動中以外でフラッシュにアクセスしていますか? ISPモードでの入りについてですが、カスタムボードのブートピンがハードウェア 開発MIMXRT1160ガイドの第5章「起動、リセット、その他」の推奨事項に従っているか確認していただけますか?これは、ブートピンに関するハードウェアの問題を回避するためです。 ご質問にお答えすると、有効なイメージが利用できない場合、ISPモードで入ることができます。図10-1のRMの「ブートフロー」に示されています。 BR ハビブ

IMX95 { 15 x 15 } 是否支持 LPDDR4/4X 16 GB 内存 NXP团队您好， 我想了解一些关于 IMX95{ 15 x 15 } " MIMX9556CVTXN" 是否支持 16 GB RAM { LPDDR4/4X } "MT53E4G32D8GS-046 WT:C ?" 的一般信息。 我找不到将 16 GB RAM 连接到 IMX 95 { 15x 15} 的原理图参考资料。 我只找到了配备 16 GB RAM {LPDDR5} 的 imx95 { 19 x 19 } 的原理图。 请问能否帮我解决一下 16GB RAM{ LPDDR4/4x } 与 imx95{ 15 x 15 } 的连接问题（如果支持的话）？ 电路板支持包 文件呢？16 GB 内存的 DTS 文件是否存在，还是需要手动生成？ Yocto Project Re: Is IMX95 { 15 x 15 } supported LPDDR4/4X 16 GB RAM 嗨@Asadeds ， 感谢您联系恩智浦技术支持。 根据我们的内存兼容性指南，内存部件号 MT53E4G32D8GS-046 与 i.MX95 完全兼容，并且已在该平台上进行了彻底的验证和测试。 因此，按照推荐的配置和设计指南，该设备可以与 i.MX95 一起使用。 此致， 亚历杭德罗·加西亚 Re: Is IMX95 { 15 x 15 } supported LPDDR4/4X 16 GB RAM 嗨@Chavira 感谢您的快速回复。 当我尝试配置 DDR 时，我看到“imx 26.06 配置工具”应用程序仅支持最大 8GB 的 LPDDR4/4x ，而当我选择任何软件包的LPDDR5时，它却支持最大 16GB。 我附上了截图供您参考，如果我遗漏了什么，请告诉我。 请问您能帮我解决这个问题吗？另外，我的项目需要使用LPDDR4/4x内存，型号是“MT53E4G32D8GS-046 WT:C”。 Re: Is IMX95 { 15 x 15 } supported LPDDR4/4X 16 GB RAM 嗨@Asadeds ， MT53E4G32D8GS 是一款受支持的存储设备，已通过 i.MX95 的内部验证。但是，该设备使用特殊的字节模式配置，这需要在配置工具和软件堆栈中提供额外的支持。 目前，虽然内部支持可用，但当前公开发布的 Config Tools 版本尚未包含配置此特定内存设备所需的选项。计划在未来的工具版本中加入对该内存的支持。 此致， 查维拉

Is IMX95 { 15 x 15 } supported LPDDR4/4X 16 GB RAM Hi NXP Team,  I want some general Information about the IMX95{ 15 x 15 } "MIMX9556CVTXN" will support 16 GB of RAM { LPDDR4/4X } "MT53E4G32D8GS-046 WT:C ?" I could not able to find the reference of the schematic to connect the 16 GB RAM to IMX 95 { 15x 15}  ,  I only found the schematic of  imx95 { 19 x 19 } with the 16 GB RAM {LPDDR5}.  can you please help me out with connection of 16GB RAM{ LPDDR4/4x } with imx95{ 15 x 15 } if Supported. and What about the BSP file? , is DTS file present for the 16 GB of ram or need to generated manually.  Yocto Project Re: Is IMX95 { 15 x 15 } supported LPDDR4/4X 16 GB RAM Hi @Asadeds, Thank you for contacting NXP Support. According to our Memory Compatibility Guide, the memory part number MT53E4G32D8GS-046 is fully compatible with the i.MX95 and has been thoroughly validated and tested on this platform. Therefore, this device can be used with the i.MX95 following the recommended configuration and design guidelines. Best regards, Alejandro Garcia Re: Is IMX95 { 15 x 15 } supported LPDDR4/4X 16 GB RAM Hi @Asadeds, The MT53E4G32D8GS is a supported memory device and has been validated internally with the i.MX95. However, this device uses a special byte mode configuration, which requires additional support in both the configuration tools and software stack. At the moment, although internal support is available, the current public release of Config Tools does not yet include the required options to configure this specific memory device. Support for this memory is planned for a future tool release. Best Regards, Chavira Re: Is IMX95 { 15 x 15 } supported LPDDR4/4X 16 GB RAM Hi @Chavira  Thanks for the quick Reply,  As I see the Application " Config tool for imx  26.06" when I try to configure the DDR , then there is Only supportable LPDDR4/4x upto 8GB, while i select the LPDDR5 for any packages it Support upto 16GB. As i attached  the screenshot for reference , If i m missing something please let me know. can you please help me Out this , and as well as , i want to use LPDDR4/4x for my project the part number is this one "MT53E4G32D8GS-046 WT:C"

Architectural Overview for the Dual-Motor EV Control System 1 Introduction After introducing the Dual-Motor EV Traction platform and the Software & Hardware environment behind it, this article moves one step closer to the running application. It looks inside the Motor Control System and explains how the Simulink model is structured to control two PMSM motors using the NXP S32K396 MCU as the target hardware. The goal is to provide a clear architectural view of the application before diving into simulation, validation, or deployment details. We will follow the main signal paths, from vehicle-level CAN commands and inverter feedback to FOC execution, PWM generation, ADC measurement, and communication back to the vehicle network. The focus remains intentionally architectural. Instead of covering controller tuning, peripheral configuration, or low-level implementation, this article highlights the building blocks that make the dual-motor application understandable as a complete embedded control system. This article is organized around five architectural views: the application overview, the system interfaces, the CAN communication path, the Simulink model structure, and the peripheral-to-data-flow mapping. Together, these views explain how the dual-motor application receives commands, measures feedback, executes control, drives the inverters, and reports diagnostic information back to the vehicle network.   2 Table of Contents • Introduction • Application Overview • System Inputs and Outputs • Vehicle-Level Communication • Simulink Application Architecture • Peripheral Mapping • Data Flow • Conclusion • References   3 Application Overview The Motor Control System is implemented on the NXP S32K396 microcontroller and runs as a single-core embedded application. The ECU controls two PMSMs, each connected to its own three-phase inverter stage. From a control perspective, the application contains two Field-Oriented Control implementations. Each FOC instance is responsible for one motor and executes independently, based on its own sensing path, control states, and output generation. Both control loops are scheduled from independent interrupt sources and are triggered every 100 microseconds. This execution period supports the fast current-control layer required by traction inverter applications, while the single-core implementation requires both motor-control paths to complete within the available timing budget.   Figure 3-1. Overall Simulink Application At vehicle level, the Motor Control System behaves as a actuating end node. It receives enable and speed commands from the Central Node over CAN and sends back monitoring and diagnostic information at a slower periodic rate. The Motor Control System exchanges CAN data with the vehicle network through the South Zone Controller. 3.1. Control Strategy At the heart of the application is the Field-Oriented Control algorithm, which provides the control structure required to drive each PMSM efficiently and independently. In this architecture, FOC transforms the three-phase motor behavior into a control problem handled in a rotating reference frame, where torque-producing and flux-producing current components are regulated separately. The control strategy is built around speed control. The requested speed comes from the vehicle-level command interface, while the estimated rotor speed is provided by the sensorless observer. The speed controller compares these values and generates the current reference needed to reach the commanded operating point. For each motor, the FOC structure combines an outer speed loop with inner current-control loops. The current PI controllers regulate the direct-axis and quadrature-axis currents in the rotating reference frame, allowing the application to control the electrical behavior of the motor in a deterministic and decoupled way. Sensorless operation is achieved using an Extended EMF Observer. This observer estimates the rotor position and speed from the measured electrical quantities, removing the need for a physical position sensor in the control loop. The estimated position is then used by the Park and inverse Park transformations that connect the stationary and rotating reference frames. The feedback path is based on phase-current reconstruction using the dual-shunt measurement method. The reconstructed phase currents are processed through the Clarke and Park transformations, while the DC bus voltage feedback is used to keep the control and modulation stages aware of the available inverter supply. The two FOC implementations follow the same control structure, but each one operates on its own motor-specific inputs, states, and outputs. This separation allows Motor 1 and Motor 2 to be controlled independently, even though both algorithms execute on the same S32K396 device. Because the control loops are executed every 100 microseconds, the FOC layer must remain compact and deterministic. The model architecture therefore separates the fast control path from slower communication and monitoring tasks, ensuring that current regulation and PWM update remain the highest-priority activities in the application.   Figure 3-2. Sensorless Field-Oriented Control diagram 4 System Inputs and Outputs The application interface can be viewed through two categories of signals. The first category contains vehicle-level commands exchanged over CAN. These signals define how the traction application is started, stopped, and commanded from the rest of the vehicle. The second category contains real-time electrical feedback and actuation signals exchanged with the inverter hardware.   Figure 4-1. Split the Simulink model to Inputs, Outputs and Application layers 4.1. Inputs The main vehicle-level inputs are received from the Central Node over CAN through the South Zone Controller. The command message contains the CCS_EnableMotors signal, used to engage or disengage the motors, and the CCS_SetSpeed signal, used to provide the desired speed reference for the control application.   Figure 4-2. CAN Message Unpack block for receiving the command signals   These CAN inputs are not part of the fast current-control loop, but they directly influence its behavior. Once decoded, the enable command defines whether the control logic is allowed to drive the inverters, while the speed reference becomes the target followed by the outer speed controller. The hardware feedback inputs are acquired from the inverter stages through ADC measurements. For each motor, two phase currents are measured using the dual-shunt method, while the third phase current is reconstructed in software using Kirchhoff’s Current Law. The DC bus voltage is measured for each inverter so the control, modulation, and monitoring logic remain aware of the available supply voltage.   Figure 4-3. Gathering analog quantities via ADC Block   4.2. Outputs The primary real-time outputs are the PWM commands used to actuate the inverter phases for both motors. The FOC algorithm computes the voltage commands required by each PMSM, and these commands are translated into duty cycles for the three-phase inverter. Because each inverter leg requires a high-side and a low-side control signal, the application ultimately drives six PWM signals per motor. These signals are generated from the MCU timing path and routed to the gate-driver stage that controls the external power switches.   Figure 4-4. PWM Actuation Subsystem   In addition to the PWM outputs, the application sends CAN data to the South Zone Controller every 0.1 seconds. These messages are intended for diagnostics, monitoring, and vehicle-level observability. The transmitted CAN data includes the estimated speed of each motor, the fault status reported by each control channel, the measured DC bus voltage for each inverter, the current operating state of each motor-control instance and many more. The following table highlights the output data sent over CAN bus:   Name Description Unit MC_BusVoltageM1 DC Bus Voltage measured by inverter for Motor 1 V MC_BusVoltageM2 DC Bus Voltage measured by inverter for Motor 2 V MC_FaultStatusM1 Fault status reported by Motor 1 true/false MC_FaultStatusM2 Fault status reported by Motor 2 true/false MC_PhACurrentM1 Phase A current – Motor 1 A MC_PhACurrentM2 Phase A current – Motor 2 A MC_PhBCurrentM1 Phase B current – Motor 1 A MC_PhBCurrentM2 Phase B current – Motor 2 A MC_PhCCurrentM1 Phase C current – Motor 1 A MC_PhCCurrentM2 Phase C current – Motor 2 A MC_SpeedEstM1 Motor 1 estimated speed rpm MC_SpeedEstM2 Motor 2 estimated speed rpm MC_SpeedRefM1 Motor 1 desired speed rpm MC_SpeedRefM2 Motor 2 desired speed rpm MCS_StateM1 Motor 1 state. It can be Stand By, Running, Fault - MCS_StateM2 Motor 2 state. It can be Stand By, Running, Fault - MCS_PhAVoltageM1 Phase A Voltage – Motor 1 V MCS_PhAVoltageM2 Phase A Voltage – Motor 2 V MCS_PhBVoltageM1 Phase B Voltage – Motor 1 V MCS_PhBVoltageM2 Phase B Voltage – Motor 2 V MCS_PhCVoltageM1 Phase C Voltage – Motor 1 V MCS_PhCVoltageM2 Phase C Voltage – Motor 2 V   Figure 3-5. Example for CAN Pack Message 5 Vehicle-Level Communication The Motor Control System is part of a distributed EV control architecture. It does not operate as an isolated controller. Instead, it receives high-level commands from the vehicle network and reports measured and estimated values back to the rest of the system. The communication path is organized around the CAN interface between the Central Node, the South Zone Controller, and the Motor Control System Node. Commands such as motor enable and desired speed are received through this path, while feedback messages such as estimated speed, DC bus voltage, phase-current information, and fault status are sent back through the same zonal communication route. CAN receive handling is interrupt-driven. When a command frame is received, the application decodes the enable and speed request signals and updates the internal command variables used by the Simulink control model. This keeps the command interface responsive without placing CAN processing inside the 100 microsecond FOC interrupt.   Figure 4-1. CAN Receive Interrupt block   CAN transmit handling is periodic. A PIT interrupt schedules outgoing monitoring messages every 0.1 seconds. This separates network reporting from the real-time control path and ensures that diagnostics transmission does not disturb the deterministic execution of the motor-control interrupts.   Figure 4-2. Periodic Interrupt for transmitting CAN messages   The CAN database defines the mapping between application variables and network messages. For example, the enable and speed command are grouped in dedicated message, while fault information, estimated speed, DC bus voltage, and phase-current feedback are exposed through dedicated monitoring messages. More information about the CAN database created for organizing the CAN messages and signals will be presented in a dedicated article. 6 Simulink Application Architecture The Simulink model is organized around a dual-control structure. Each motor channel contains the algorithmic blocks required to transform measured currents, estimate rotor position and speed, regulate the control loops, and generate voltage commands for PWM modulation. Although both channels implement the same FOC strategy, they are treated as separate execution paths. This separation makes it easier to scale from a single-motor setup to a dual-motor configuration and to validate each channel independently before running both motors together. 6.1. Real-Time Control Layer The real-time control layer is executed inside the BCTU-triggered interrupt flow. The BCTU is synchronized with the PWM timing generated by eMIOS, so the ADC conversions are requested at the correct moment within the switching period. Once the required current measurements are available, the interrupt allows the control algorithm to run using a coherent feedback set.   Figure 5-1. FOC Implementation   Inside this layer, the application reconstructs the three-phase current set, executes the Clarke and Park transformations, estimates rotor position and speed through the Extended EMF Observer, runs the speed and current PI controllers, and generates the voltage commands required by the modulation stage. The voltage commands are then translated into PWM duty cycles. eMIOS provides the base PWM generation, while the LCU forms the complementary high-side and low-side signals needed by the inverter legs. LCU also adds the necessary dead-time in complementary PWM signals to avoid the DC source damage. TRGMUX routes the required trigger signals between these peripherals, maintaining alignment between actuation and measurement.   Figure 5-2. Fast Loop Subsystem   The same execution concept is applied to the second motor channel. The two FOC instances run on the same S32K396 core, so the application depends on the MCU processing capability and on a carefully scheduled interrupt structure to complete both control paths within the available timing budget. 6.2. Communication and Monitoring Layer The communication and monitoring layer connects the fast control application with the vehicle network. It receives the enable and speed commands from CAN, prepares diagnostic information, and schedules outgoing status messages. This layer runs at a lower rate than the FOC loops. It is intended for command exchange, observability, and integration with the Central Node through the South Zone Controller. 6.3. Hardware Abstraction and Peripheral Layer The hardware abstraction and peripheral layer connects the generated Simulink application to the physical resources of the S32K396 MCU. Its purpose is to keep the control algorithm separated from the low-level hardware access, while still allowing the model to read measurements, update PWM outputs, handle interrupts, and exchange data over communication interfaces. In practice, this layer contains the target-specific blocks used for ADC acquisition, PWM generation, and CAN communication. These blocks provide the interface between the algorithmic part of the model and the peripherals configured on the MCU. This layer also makes the model easier to understand and maintain. The FOC subsystems can remain focused on control behavior, while the peripheral layer handles how signals enter and leave the MCU. As a result, the same architectural structure can be reused when moving between simulation, generated code, and target execution. The NXP Model-Based Design Toolbox provides the Simulink blocks that expose these S32K396 peripherals at model level. This allows engineers to configure and connect hardware-facing functions directly in Simulink, while the generated embedded code uses the corresponding target drivers and configuration. 7 Peripheral Mapping The peripheral mapping is centered on the synchronization between measurement, control execution, actuation, gate-driver communication, and vehicle-level CAN communication. Each peripheral has a specific role in this chain, and together they allow the generated Simulink application to interact deterministically with the inverter hardware. SAR-ADC is used to measure the analog quantities required by the control algorithm. These measurements include the phase-current feedback acquired from the inverter stages and the DC bus voltage used by the modulation and monitoring logic. BCTU (Body Cross Triggering Unit) performs the triggering of the ADC conversions. Instead of sampling the analog signals at an arbitrary moment, BCTU waits for the synchronization event coming from the PWM timing path and then starts the SARADC conversions at the correct point in the switching period. eMIOS (Enhanced Multiple Input Output System) generates the three phase PWM signals for each motor channel. These PWM signals represent the base timing generated from the duty cycles computed by the FOC algorithm. LCU (Logic Control Unit) takes the three PWM signals generated by eMIOS and creates the six PWM outputs required by the inverter. For each motor phase, it generates the complementary high-side and low-side control signals with dead-time insertion used to drive the corresponding inverter leg. TRGMUX provides the internal routing between peripherals. It connects the three PWM outputs from eMIOS to the LCU inputs and also routes the synchronization signal between eMIOS and BCTU. This routing keeps the actuation path and the measurement path aligned. LPSPI is used as the communication layer between the S32K396 controller and the MC33937 gate driver. Through this interface, the application can configure and exchange diagnostic information with the gate-driver device, complementing the direct PWM actuation path. FlexCAN provides the CAN communication controller used by the Motor Control System. It enables reception of command messages from the South Zone Controller and transmission of monitoring and diagnostic data back to the vehicle network. In this mapping, the fast motor-control path is formed by eMIOS, TRGMUX, BCTU, SARADC, and LCU, while LPSPI supports gate-driver interaction and FlexCAN supports vehicle-level communication. This separation helps keep the time-critical control loop independent from slower configuration, diagnostics, and network tasks.   Figure 6-1. Peripherals Mapping Overview   PIT (Periodic Interrupt Timer) peripheral is used for slower periodic activity, such as CAN diagnostics transmission every 0.1 seconds. CAN receive interrupts are used for incoming command messages from the South Zone Controller. 8 Data Flow The data flow starts at the vehicle network and at the analog feedback interface. CAN provides the high-level operating commands, while the inverter sensing path provides the real-time electrical feedback required by the FOC loops. When a CAN command is received, the enable and speed references are decoded and stored as application-level command variables. These signals are then consumed by the motor-control logic during the next control execution. In parallel, synchronized ADC conversions provide the latest phase-current and DC bus voltage values. The control algorithm reconstructs the motor currents, estimates rotor position and speed, transforms the feedback into the rotating reference frame, and computes the required voltage commands. The voltage commands are converted into PWM duty cycles and applied to the inverter actuation path. The resulting gate-drive signals control the external power stage, which drives the PMSM phases. At a slower rate, selected internal variables are packed into CAN monitoring frames. These values allow the South Zone Controller and Central Node to observe the Motor Control System state without interfering with the fast control-loop execution. 9 Conclusion This article described the architectural overview of the Dual-Motor EV Control System application. It presented the main Simulink model structure, the system inputs and outputs, the vehicle-level CAN communication path, the peripheral mapping, and the data flow between command reception, sensing, control, actuation, and monitoring. The architecture is built around two independent FOC control paths running on the S32K396 in a single-core configuration. Each motor channel receives synchronized analog feedback, executes its control algorithm every 100 microseconds, and generates the PWM outputs required by its inverter stage. By combining Model-Based design with target-specific peripheral integration, the application provides a scalable foundation for validating dual-motor traction behavior in simulation and on real hardware. The next article can build on this architecture by focusing on Model-in-the-Loop development and controller validation before deployment. 10 References Developing a Dual-Motor EV Control System with Model-Based Design Toolbox Software & Hardware Enablement for the Dual-Motor EV Control System Sensorless FOC with Motor Control Blockset Extended EMF Observer – Motor Control Blockset NXP Model-Based Design Toolbox for S32K3 NXP S32K396 microcontroller documentation AN14481: MCSPTR2AK396 3-phase PMSM Motor Control Kit with S32K396 Application Note

Unable to Run RT1180 EVK SDK Examples on RIOP RT1189 Board Hi Everyone, I am working with the RIOP RT1189 board and have a few questions regarding software compatibility and debugging. Initially, I successfully programmed the RIOP demo application using the Secure Provisioning Tool in Serial Download Mode, and the demo is working as expected. After that, I tried to run the MIMXRT1180 EVK SDK example projects (for example, the LED Blinky example) on the RIOP RT1189 board. What I tried Modified the LED pin configuration in the RT1180 EVK LED Blinky example to match the RIOP RT1189 board. Programmed the image using the Secure Provisioning Tool in Serial Download Mode. However, the application does not run on the RIOP board. To verify the hardware, I took the working RIOP demo project, commented out most of the demo functionality, added only the LED Blinky code, and programmed it again. In this case, the LED Blinky works correctly. This makes me think there are additional board-specific configurations in the RIOP demo that are required beyond simply changing the LED GPIO pin. Questions Can the MIMXRT1180 EVK SDK example projects be used directly on the RIOP RT1189 board? If not, what board-specific modifications are required (clock configuration, memory configuration, FlexSPI, linker script, startup code, etc.) to make the SDK examples work on the RIOP board? Debugging Issue I also tried to debug the demo application using MCU-Link, but the debugger fails during flash initialization with the following error: Inspected v.2 External Flash Device on SPI using SFDP JEDEC ID MIMXRT1180_SFDP_FlexSPI1_A_QSPI.cfx Image 'iMXRT1180_SFDP_FlexSPI1_A_QSPI Jun 26 2025 18:32:16' Opening flash driver MIMXRT1180_SFDP_FlexSPI1_A_QSPI.cfx VECTRESET requested, but not supported on ARMv8-M CPUs. Using SOFTRESET instead. Using SOFT reset to run the flash driver Driver V.2 dynamic startup failed - driver Init provided no flash parameters Flash Driver V.2 startup failed - rc Ef(55): Dynamic flash driver startup failed to provide flash parameters. Terminate (0x0, 0x0, 0x0) status 0x40 - driver reports init failure - EXTSPIJ driver rc 20107 (0x4E8B) chip initialization failed - Ef(55): Dynamic flash driver startup failed to provide flash parameters. failed to initialize flash driver MIMXRT1180_SFDP_FlexSPI1_A_QSPI.cfx Could this error indicate that the RT1180 EVK flash driver is incompatible with the external flash used on the RIOP RT1189 board, or is there an additional flash configuration that needs to be provided for debugging? Any guidance or suggestions would be greatly appreciated. Thank you! Re: Unable to Run RT1180 EVK SDK Examples on RIOP RT1189 Board Hello @Pavankumar1, The Remote I/O Platform (RIOP) is intended as a production-ready platform that supports industrial communication protocols such as EtherCAT®, EtherNet/IP™, and PROFINET® RT. I would like to clarify that the hardware configuration of the RIOP RT1189 board differs from that of the RT1180-EVK, examples developed for the RT1180-EVK cannot run directly on the RIOP hardware. Porting an RT1180-EVK example to the RIOP RT1189 will require additional development to adapt the application to the different hardware connections and peripherals. For this reason, I recommend starting with the examples specifically provided for the RIOP RT1189 board. As a starting point, I recommend check firstly the Getting Started with the Remote I/O Platform (RIOP), which provides an overview of the platform architecture and demonstrates its capabilities. If your objective is to evaluate the RIOP hardware without using industrial communication protocols, you can refer to the following example: https://github.com/nxp-appcodehub/rd-riop-demo/tree/main In addition, some example applications are available for the supported industrial protocols. Their corresponding User Guides include instructions on how to download, install, and import the projects into the MCUxpresso for VS Code extension. If you have any further questions about these user's guide, do not hesitate to let me know. These guides can be found in the Documentation section, as shown in the image below: If you are interested on these examples the following link might be helpful: https://github.com/nxp-appcodehub/rd-riop In order to support you better, could you please share me more details about your intended application? Specifically, could you clarify why you would like to port an RT1180-EVK example to the RIOP RT1189 platform and what functionality you are interested to implement? BR Habib Re: Unable to Run RT1180 EVK SDK Examples on RIOP RT1189 Board Hi @Habib_MS  Thank you for your reply. I have explored the RIOP demo application available at the following link and tested it with the FreeMASTER application:  https://github.com/nxp-appcodehub/rd-riop-demo/tree/main The demo works correctly when I program it using the Secure Provisioning Tool in Serial Download Mode. However, I am unable to debug the demo project using MCUXpresso for VS Code and MCU-Link. During the debug process, I encounter the following error: Could you please let me know if there are any additional steps required to enable debugging on the RIOP RT1189 board? Is there a specific flash driver or debug configuration that should be used instead of the default RT1180 EVK configuration? My objective is to explore and develop applications for the Analog Front End (AFE) module available on the RIOP board. For this, I need to be able to build, debug, and modify the firmware. Could you please advise on the following? 1. Is it possible to create a new MCUXpresso project from scratch specifically for the RIOP RT1189 board and configure the Analog Front End module? 2. Is there a basic example project, such as an LED Blinky example, specifically for the RIOP RT1189 board that I can use as a starting point for my application? 3. If no such example is available, what is the recommended approach for developing custom applications on the RIOP RT1189 platform? Any guidance or documentation would be greatly appreciated. Thank you for your support. Best regards, Pavankumar A G

LPC-Link2のシリアル番号の一貫性について 複数のLPC-Link2チップのシリアル番号が同一である場合、それらのシリアル番号を変更する方法を教えていただきたいです。よろしくお願いいたします。 Re: 关于lpc-link2 SN码一致 こんにちは@chenwe97 このシリアル番号は変更できません。 複数のLPC-LINK2デバイスを同時に接続する場合は、CMSIS-DAPファームウェアにアップデートすることをお勧めします。これにより、各デバッガに固有のID番号が割り当てられます。 BR アリス

RIOP RT1189ボード上でRT1180 EVK SDKの例を実行できない こんにちは、皆さん 私はRIOP RT1189ボードを使っており、ソフトウェアの互換性やデバッグについていくつか質問があります。 最初は、シリアルダウンロードモードでSecure Provisioning Toolを使ってRIPデモアプリケーションを無事にプログラムでき、デモは期待通りに動作しています。 その後、MIMXRT1180 EVK SDKの例プロジェクト(例えばLED Blinkyの例)をRIOP RT1189ボード上で実行しようとしました。 私が試したこと RT1180 EVK LED点滅サンプルにおけるLEDピン配置を、RIOP RT1189ボードに合わせて変更しました。 セキュアプロビジョニングツールをシリアルダウンロードモードで使用してイメージをプログラムしました。 ただし、このアプリケーションはRIOPボード上で動作しません。 ハードウェアを検証するために、動作確認済みのRIOPデモプロジェクトを入手し、デモ機能のほとんどをコメントアウトし、LED点滅コードのみを追加して、再度プログラムを書き込んだ。この場合、LEDブリンキーは正常に動作します。 このことから、RIOPデモには、LEDのGPIOピンを変更する以外にも、ボード固有の設定がいくつか必要になるのではないかと考えています。 質問 MIMXRT1180 EVK SDKのサンプルプロジェクトはRIOP RT1189ボード上で直接使用できますか? もしそうでなければ、RIPボード上でSDKの例を動作させるために、どんなボード固有の変更(クロック設定、メモリ設定、FlexSPI、リンカースクリプト、スタートアップコードなど)が必要ですか? デバッグの問題 また、MCU-Linkを使ってデモアプリケーションのデバッグも試みましたが、フラッシュ初期化中にデバッガが以下のエラーで失敗しました。 SPI上でSVDP JEDEX ID MIMXRT1180_SFDP_FlexSPI1_A_QSPI.cfxを使ってv.2外部フラッシュデバイスを検査しました 画像『iMXRT1180_SFDP_FlexSPI1_A_QSPI 2025年6月26日 18:32:16』 フラッシュドライバーの開MIMXRT1180_SFDP_FlexSPI1_A_QSPI.cfx VECTRESETが要求されましたが、ARMv8-M CPUではサポートされていません。代わりにソフトリセットを使用してください。 フラッシュドライバを動かすためのソフトリセット ドライバV.2の動的起動失敗 - ドライバのInitがフラッシュパラメータを提供しませんでした Flash ドライバ V.2の起動失敗 - rc Ef(55): 動的フラッシュドライバの起動がフラッシュパラメータを提供できませんでした。 終了(0x0、0x0、0x0)ステータス0x40 - ドライバーがinit失敗を報告 - EXTSPIJドライバーrc 20107(0x4E8B) チップ初期化失敗 - Ef(55): 動的フラッシュドライバー起動時にフラッシュパラメータが提供されませんでした。 フラッシュドライバーの初期化に失敗MIMXRT1180_SFDP_FlexSPI1_A_QSPI.cfx このエラーは、RT1180 EVKフラッシュドライバーがRIOP RT1189ボードで使用されている外部フラッシュと互換性がないことを示唆しているのでしょうか?それともデバッグのために追加のフラッシュ構成が必要でしょうか? 何かご助言やご提案があれば、大変ありがたく思います。 ご回答をお待ちしています。 Re: Unable to Run RT1180 EVK SDK Examples on RIOP RT1189 Board こんにちは、 @Pavankumar1 さん。 リモートI/Oプラットフォーム(RIOP)は、EtherCAT®、EtherNet/IP™、PROFINET® RTなどのインダストリアル通信プロトコルをサポートする本番対応プラットフォームとして設計されています。 RIOP RT1189ボードのハードウェア構成はRT1180-EVKとは異なり、RT1180-EVK用に開発された例はRIOPハードウェア上で直接動作できません。RT1180-EVKをRIOP RT1189に移植するには、異なるハードウェア接続やペリフェラルに適応させるための追加開発が必要です。そのため、RIOP RT1189ボード専用に提供されているサンプルから始めることをお勧めします。 まずは『 リモートI/Oプラットフォームの入門ガイド(RIOP)』を確認することをお勧めします。これはプラットフォームアーキテクチャの概要と能力の実演です。 インダストリアル通信プロトコルを使わずにRIOPハードウェアを評価することが目的であれば、以下の例を参照できます: https://github.com/nxp-appcodehub/rd-riop-demo/tree/main さらに、サポートされているインダストリアルプロトコル向けのいくつかの例のアプリケーションも用意されています。対応するユーザーガイドには、 MCUXpresso for VS Code 拡張機能へのプロジェクトのダウンロード、インストール、インポート方法の説明が含まれています。このユーザーガイドについてさらに質問があれば、遠慮なくお知らせください。これらのガイドは、下の画像に示すように ドキュメント セクションでご覧いただけます。 これらの例に興味がある場合は、以下のリンクが役立つかもしれません。 https://github.com/nxp-appcodehub/rd-riop より良く**サポート**するために、ご希望の**アプリケーション**についてもう少し詳しく教えていただけますか?具体的には、なぜRT1180-EVKの例をRIOP RT1189プラットフォームに移植したいのか、またどのような機能を実装したいのかを明確にしていただけますか? BR ハビブ Re: Unable to Run RT1180 EVK SDK Examples on RIOP RT1189 Board こんにちは、 @Habib_MS さん。 ご返信よろしくお願いします。 以下のリンクで入手可能なRIOPデモアプリケーションを探索し、FreeMASTERアプリケーションでテストしました。 https://github.com/nxp-appcodehub/rd-riop-demo/tree/main シリアルダウンロードモードでセキュアプロビジョニングツールを使用してプログラムすると、デモは正しく動作します。しかし、MCUXpresso for VS CodeとMCU-Linkを使ってデモプロジェクトのデバッグができません。デバッグ中に、以下のエラーが発生しました。 RIOP RT1189ボードでデバッグを有効にするために追加で必要な手順があれば教えていただけますか?デフォルトのRT1180 EVK構成の代わりに使うべき特定のフラッシュドライバーやデバッグ設定はありますか? 私の目的は、RIOPボードで利用可能なアナログフロントエンド(AFE)モジュールのアプリケーションを探求・開発することです。そのためには、ファームウェアの構築、デバッグ、および修正ができる必要があります。 以下の点についてアドバイスいただけますか? 1. RIOP RT1189ボード専用に新しいMCUXpressoプロジェクトを一から作成し、アナログフロントエンドモジュールを構成することは可能ですか? 2. 私のアプリケーションの出発点として使える、例えばLEDブリンキーの例のような基本的な例プロジェクトはありますか? 3.そのような例がない場合、RIOP RT1189プラットフォーム上でカスタムアプリケーションを開発する際に推奨されるアプローチは何でしょうか? どんなガイダンスやドキュメントでも大変ありがたいです。 再開まで今しばらくお待ちください。 よろしくお願いします、 パヴァンクマールAG

关于lpc-link2 SN码一致 想请问下几块lpc-link2  SN码一致的情况下，怎么更改，谢谢。 Re: 关于lpc-link2 SN码一致 Hi @chenwei97  这个SN 码没办法修改。 如果您是为了同时连接多个LPC-LINK2，建议更新成CMSIS-DAP固件。这样每个调试器会有唯一的ID号。 BR Alice

无法在RIOP RT1189开发板上运行RT1180 EVK SDK示例 大家好， 我正在使用RIOP RT1189开发板，有一些关于软件兼容性和调试方面的问题。 最初，我使用串行下载模式下的安全配置工具成功地对 RIOP 演示应用程序进行了编程，并且演示程序运行正常。 之后，我尝试在 RIOP RT1189 板上运行 MIMXRT1180 EVK SDK 示例项目（例如 LED Blinky 示例）。 我尝试过 修改了 RT1180 EVK LED 闪烁示例中的 LED 引脚配置，使其与 RIOP RT1189 板匹配。 使用安全配置工具在串行下载模式下对映像进行编程。 但是，该应用程序无法在 RIOP 板上运行。 为了验证硬件，我使用了可运行的 RIOP 演示项目，注释掉了大部分演示功能，只添加了 LED 闪烁代码，然后重新编写了程序。在这种情况下，LED闪烁功能工作正常。 这让我觉得，RIOP 演示中除了简单地更改 LED GPIO 引脚之外，还需要其他特定于电路板的配置。 问题 MIMXRT1180 EVK SDK 示例项目可以直接在 RIOP RT1189 板上使用吗？ 如果不行，需要对电路板进行哪些特定修改（时钟配置、内存配置、FlexSPI、链接器脚本、启动代码等）才能使 SDK 示例在 RIOP 板上运行？ 调试问题 我还尝试使用 MCU-Link 调试演示应用程序，但调试器在闪存初始化期间失败，并出现以下错误： 使用 SFDP JEDEC ID MIMXRT1180_SFDP_FlexSPI1_A_QSPI.cfx 检查了 SPI 接口的 v.2 外部闪存设备。 图像'iMXRT1180_SFDP_FlexSPI1_A_QSPI 2025年6月26日 18:32:16' 打开闪存驱动程序 MIMXRT1180_SFDP_FlexSPI1_A_QSPI.cfx 请求 VECTRESET，但 ARMv8-M CPU 不支持此功能。改用软重置。 使用软复位来运行闪存驱动程序 驱动程序 V.2 动态启动失败 - 驱动程序初始化未提供闪存参数 Flash Driver V.2 启动失败 - rc Ef(55): 动态闪存驱动程序启动未能提供闪存参数。 终止 (0x0, 0x0, 0x0) 状态 0x40 - 驱动程序报告初始化失败 - EXTSPIJ 驱动程序返回码 20107 (0x4E8B) 芯片初始化失败 - Ef(55): 动态闪存驱动程序启动未能提供闪存参数。 初始化闪存驱动程序 MIMXRT1180_SFDP_FlexSPI1_A_QSPI.cfx 失败 这个错误是否表明 RT1180 EVK 闪存驱动程序与 RIOP RT1189 板上使用的外部闪存不兼容，或者是否需要提供额外的闪存配置来进行调试？ 任何指导或建议都将不胜感激。 谢谢！ Re: Unable to Run RT1180 EVK SDK Examples on RIOP RT1189 Board 你好@Pavankumar1 ， 远程 I/O 平台 (RIOP) 旨在成为一个可投入生产的平台，支持 EtherCAT ® 、EtherNet/IP ™和 PROFINET ® RT 等工业通信协议。 我想澄清一下，RIOP RT1189 板的硬件配置与 RT1180-EVK 不同，为 RT1180-EVK 开发的示例不能直接在 RIOP 硬件上运行。将 RT1180-EVK 示例移植到 RIOP RT1189 需要进行额外的开发，以使应用程序适应不同的硬件连接和外围设备。因此，我建议从专门为 RIOP RT1189 板提供的示例开始。 首先，我建议查看《远程 I/O 平台 (RIOP) 入门指南》 ，其中概述了平台架构并演示了其功能。 如果您的目标是在不使用工业通信协议的情况下评估 RIOP 硬件，您可以参考以下示例： https://github.com/nxp-appcodehub/rd-riop-demo/tree/main 此外，还提供了受支持的工业协议的一些示例应用程序。相应的用户指南包括如何下载、安装和将项目导入MCUxpresso for VS Code 扩展的说明。如果您对本用户指南还有任何疑问，请随时告诉我。这些指南可以在“文档”部分找到，如下图所示： 如果您对这些例子感兴趣，以下链接可能对您有所帮助： https://github.com/nxp-appcodehub/rd-riop 为了更好地为您提供帮助，能否请您详细介绍一下您的申请意向？具体来说，您能否说明一下为什么要将 RT1180-EVK 示例移植到 RIOP RT1189 平台，以及您希望实现哪些功能？ BR 哈比卜 Re: Unable to Run RT1180 EVK SDK Examples on RIOP RT1189 Board 你好@Habib_MS 感谢您的回复。 我已浏览了以下链接提供的 RIOP 演示应用程序，并使用 FreeMASTER 应用程序对其进行了测试： https://github.com/nxp-appcodehub/rd-riop-demo/tree/main 当我使用安全配置工具在串行下载模式下进行编程时，演示程序可以正常运行。但是，我无法使用 MCUXpresso for VS Code 和 MCU-Link 调试演示项目。调试过程中，我遇到了以下错误： 请问启用 RIOP RT1189 开发板的调试功能是否还需要其他步骤？是否有特定的闪存驱动程序或调试配置可以替代默认的 RT1180 EVK 配置？ 我的目标是探索和开发RIOP板上提供的模拟前端（AFE）模块的应用。为此，我需要能够构建、调试和修改固件。 请问您能否就以下问题提供建议？ 1. 是否可以从头开始创建一个专门针对 RIOP RT1189 板的 MCUXpresso 项目，并配置模拟前端模块？ 2. 是否有专门针对 RIOP RT1189 板的基本示例项目，例如 LED 闪烁示例，我可以将其作为我的应用程序的起点？ 3.如果没有这样的示例，那么在 RIOP RT1189 平台上开发自定义应用程序的推荐方法是什么？ 任何指导或文件都将不胜感激。 感谢您的支持。 此致， 帕万库马尔 AG

Regarding the consistency of LPC-Link2 serial numbers I would like to ask how to change the serial number of several LPC-Link2 chips if they are identical. Thank you. Re: 关于lpc-link2 SN码一致 Hi @chenwei97 This serial number cannot be modified. If you are connecting multiple LPC-LINK2 devices simultaneously, it is recommended to update to the CMSIS-DAP firmware. This will give each debugger a unique ID number. BR Alice

RF Power Amplifier Design - MRF13750H Hello! I am designing an 805 MHz RF power amplifier using the MRF13750H, and my design is based on the 915 MHz reference circuit found in the datasheet. However, I only have access to Usimmics for simulating the matching networks; I do not have access to the software NXP uses to open their design files. Therefore, to design the matching networks, I am requesting the complete schematic for the MRF13750H 915 MHz reference circuit from NXP, including the microstrip line dimensions, as this information is not provided in the datasheet. If possible, I would also like to request the large-signal model impedances at 805 MHz; otherwise, I will base my design on the values ​​provided for 915 MHz. The reference circuit at 915Mhz and the datasheet is attached below. On the other hand, if anyone knows a different method for designing the matching networks at 805 MHz, I would appreciate the input.

我们能否在 i.mx9 中使用已配置的证书或密钥来设置 HTTPS 连接或 TLS 连接？ i.MX93 上配置的证书和私钥可以直接用于建立 HTTPS/TLS 连接吗？如果可以，那么访问和使用这些凭据进行客户端/服务器身份验证和 mTLS 实现的推荐方法是什么？ 配置完成后，安全对象 blob 会出现在 /etc/ele/ 中，那么在实际的 HTTPS/TLS 连接中使用这些已配置的凭据的推荐工作流程是什么？ Re: can we use provisioned cert or key for setting up in the https connection or tls connection in i 嗨， @Manuel_Salas 谢谢你的回复。 关于 mbedTLS/opaque-key 指南——我们这边已经解决了私钥的问题。 剩下的问题具体是关于证书，该证书通过 EL2GO 配置，并与私钥一起存储在 /etc/ele/ 中。由于证书是公共数据，我们需要将其提取为纯 DER 格式，以便交给 mbedtls_x509_crt_parse_der() 进行 TLS 握手——与密钥不同，它不需要保持不透明。 支持的 SMW/PSA 调用是什么，才能检索已配置证书对象的明文 DER 字节？ 具体来说：它是通过 psa_ps_get() / psa_its_get()（PSA 保护存储/内部可信存储）使用对象 ID 作为 UID 公开，还是通过不同的 SMW API 公开？我们在已安装的 SMW 头文件中看到了 protected_storage.h 和 internal_trusted_storage.h，但在基于它进行构建之前，我们想确认这是否是证书对象的预期路径。 Re: can we use provisioned cert or key for setting up in the https connection or tls connection in i 你好@NEXUSNERD 希望你一切都好。 在 i.MX93 上，配置流程的设计使得私钥始终受到ELE的保护。 因此，存储在 /etc/ele/ 中的 blob 是安全的对象表示，允许 ELE 重新加载或引用已配置的密钥材料，它们不应被视为普通的 TLS 密钥文件。 您可以查看imx-secure-enclave (Mbed-TLS)。 顺祝商祺！ 萨拉斯。

AUTOSAR マカルMPC5744P こんにちは、MPC5744P用のAUTOSAR MCALアプリケーションを無料で作成できるコンパイラオプションはありますか? Re: AUTOSAR MCAL MPC5744P こんにちは、 レガシーのAUTOSAR MCAL for MPC5744Pパッケージ(MPC574xP MCAL 4.x)では、公式に検証されたツールチェーンは通常以下の通りです: Wind River Diab Compiler（最も一般的な資格） グリーンヒルズコンパイラ（GHS） 実際には、AUTOSAR MCALには公式にサポートされているフリーコンパイラMPC5744P提供されていません。 MPC5744Pエコシステムは一般的な組み込み開発のためにS32 Design Studio for Power Architectureをサポートする一方で、MCALパッケージ自体は主にDiabとGHSで開発・検証されました。 DEVKIT-MPC5744P情報にはGCC(S32DS経由)、GHS、Cosmic、その他のMPC5744P開発ツールチェーンが掲載されていますが、それがAUTOSAR MCALリリースがGCCに適格であることを意味しません。 検証済みコンパイラのリストは常にMCALパッケージに付属するリリースノートに記載されています。 よろしくお願いします、 ピーター

CodeWarriorのライセンスに関する質問 私たちはレガシー製品でCodeWarrior 10.6を使っており、新しいPCにインストールする必要があります。CodeWarrior 10.6のオフラインインストールファイルが見つからず、オンラインインストールも失敗します（ダウンロードサイトが見つかりません）。 10.7のダウンロードは見つかります。弊社は10.6用の永続的なフローティングライセンスを保有しています。これらは10.7でも動作し続けるのでしょうか?それともオフラインの10.6インストールを教えてもらえますか? よろしくお願いします。