i.MX 8M Plus (GC7000UL) 仅通过 Mesa etnaviv 报告 OpenGL ES 2.0——是否有可能升级到 ES 3.0/3.1？ 系统信息： - 主板：i.MX 8M Plus - GPU：GC7000UL - 驱动程序栈：Mesa `etnaviv`（开源） - `eglinfo -B` 报告：仅支持 OpenGL ES 2.0 - 应用：Chromium/CEF 133，使用 ANGLE，请求 ES 3.0 上下文 问题： 根据数据手册，GC7000UL 支持 ES 3.1/3.0，该板卡上的etnaviv仅支持 ES 2.0，但支持 Vulkan 和 OpenCL 1.2。Chromium/CEF 的ANGLE 后端无法获取ES3上下文，回退到 ES2 路径，而 ES2 路径又回退到软件渲染。我希望实现真正的 GPU 硬件加速，而不仅仅是 ES2 的变通方案。 - 如果可能的话，我希望继续使用开源的 Mesa/etnaviv 协议栈，而不是专有的 Galcore 驱动程序。 - 如果升级 `CEF` 版本可以解锁此 GPU 上的硬件加速，则愿意升级该版本。 如果需要，我很乐意分享更多版本细节。谢谢！ IMX8MPLUS 图形与显示 HW-开源 i.MX 8M | i.MX 8M Mini | i.MX 8M Nano Re: i.MX 8M Plus (GC7000UL) only reports OpenGL ES 2.0 via Mesa etnaviv — path to ES 3.0/3.1? 嗨@mineshp NXP 的支持服务不涵盖开源 GPU 驱动程序的问题。感谢您的理解。 此致， 志明

MTRCKTSPS5744P アプリケーションソフトウェアのインストール こんにちは、 この問題は、こちらからダウンロードできるソフトウェアをインストールしているときに遭遇しました。 MPC5744P 3相PMSM開発キット |NXPセミコンダクターズ エラーメッセージには「ファイルが見つかりません」と表示されます。ソフトウェアはサーバーからファイルを取得しようとしますが失敗します。 よろしくお願いします。 Re: MTRCKTSPS5744P Application Software Installation こんにちは、 問題なくダウンロードできました。 ただ、私の記憶では、インストールリンクが壊れていたので、まずAMMCLIBを手動でインストールする必要があります。 https://www.nxp.com/design/design-center/software/automotive-software-and-tools/automotive-math-and-motor-control-library-ammclib:AMMCLIB この件に関する私の他の投稿を参照してください。 https://community.nxp.com/t5/MPC5xxx/How-to-obtain-the-complete-source-code-of-MPC5744P-3-phase-PMSM/m-p/1737179 よろしくお願いいたします。 ピーター

i.MX 8M Plus (GC7000UL) は Mesa etnaviv 経由で OpenGL ES 2.0 しか報告しない — ES 3.0/3.1 への道は？ システム情報: - ボード:i.MX 8M Plus - GPU:GC7000UL - ドライバースタック:Mesa 'etnaviv'(オープンソース) - 'eglinfo -B' レポート:OpenGL ES 2.0のみ - アプリケーション:Chromium/CEF 133、ANGLE使用、ES 3.0コンテキストの要求 問題: データシートによると、GC7000UL ES 3.1/3.0をサポートしています。VulkanとOpenCL 1.2はサポートされていますが、このボード上のetnavivはES 2.0のみをサポートしています。また、 Chromium/CEFのANGLEバックエンドは ES3コンテキストを取得できず、ES2パスにフォールバックし、さらにES2パスがソフトウェアレンダリングにフォールバックします。実際のGPUハードウェアアクセラレーションを動作させたいのであって、ES2の回避策としては考えていません。 - 可能であれば、独自仕様のGalcoreドライバーではなく、オープンソースのMesa/etnavivスタックにとどまりたいです。 - もしこのGPUのハードウェアアクセラレーションがアンロックされるなら、『CEF』バージョンのアップグレードも検討します。 必要であれば、さらに詳しい製作情報をお伝えします。ありがとう！ IMX8MPLUS グラフィックスとディスプレイ HW-Open-Source i.MX 8M | i.MX 8M Mini | i.MX 8M Nano Re: i.MX 8M Plus (GC7000UL) only reports OpenGL ES 2.0 via Mesa etnaviv — path to ES 3.0/3.1? こんにちは@mineshp  オープンソースGPUドライバーの問題はNXPのサポート対象外です。ご理解いただきありがとうございます。 よろしくお願いします、 志明

IW610G 802.15.4/SPI 完全無音 こんにちは、 私たちはIW610Gモジュール(Murata TYPE2LL)をカスタム組み込みLinuxボードに統合しており、SPI上で802.15.4/Threadを動作させるのに助けが必要です。WiFiとBLEは同じハードウェア/ファームウェア上で完全に動作しますが、802.15.4 RCPに問題があります。往復の手間を省くため、できるだけ詳細な情報を投稿します。 ハードウェア/ソフトウェアのセットアップ - ホスト:QCA9531 SoC(MIPS 24Kc)、OpenWrtベースのLinux 6.12、ath79ターゲット - IW610G(村田TYPE2LL):WLANおよびBLE用にUSB接続、標準IW610ホストインターフェースアーキテクチャに準拠した802.15.4用SPI接続 - ファームウェア:usbusbspi_iw610.bin.se、公開されているNXP-IMX/IMX-firmwareリポジトリから取得しました - otbr-agent/ot-daemonは-DOT_POSIX_RCP_SPI_BUS=ONおよび関連オプションで構築され、内蔵のスピネル+spi/トランスポートを使用しています(spidevベースでカスタムカーネルSPIドライバーはなく、NXPがSPI/802.15.4側向けにカーネル内ドライバーを出荷していないため、NXPの意図されたアーキテクチャに合致していると理解しています) 効果的な方法 - WiFi:USB、5GHzを経た完全なアソシエーション、スループット、安定性テストを行い、持続的な負荷下での実際のトラフィックと確認 - BLE:広告、スキャン、WiFiとの共存はすべてUSB経由で動作し、近くの実際のデバイスを検出することが確認されています うまくいかないもの - SPI上の802.15.4:ホストは正しくCSを主張し、適切に形成されたSpinel RESETフレームをクロックアウトし、RCPは常にゼロ充填ヘッダーで応答しません。これは一貫しています: - コントローラのハードウェアフロアから最大20 MHzまでのすべてのSPIクロックスピードにわたり - IND_RST_WL/IND_RST_NBでGPIOリセットパルスの有無(チップセレクト/リセットラインを個別および組み合わせてテスト) - 複数のウェイク/リセットGPIO(WL_WAKE_IN、NB_WAKE_IN)をまたぐ - 新たにクリーンにパワーシーケンスされたチップ上で確認された 私たちの側で既に除外したこと - 電気信号がクリーンで正確にタイミングが確認され、スコープで検証済み - SPIモード(CPOL=0/CPHA=0)およびタイミングをIW610のデータシート独自のSPIホストインターフェースタイミング図と照合 - ファームウェアの存在が確認され、正しく読み込まれ、最新であること(nxp-imx/imx-firmwareの最新のコミットと一致) FP92とFP99の不一致 ドライバの報告: wlan: version = USBIW610--18.99.8.p52--MM6X18543.p18-GPL-(FP92) 既存のThread(「IW610 802.15.4 problem」)を見つけました。そこでは別のユーザーがまったく同じ(FP92)タグでsduartspi_iw610.bin.seを使って全く同じ症状に遭遇していました。RN00104 は、USB-WLAN-USB-BLE-FP99-IW610 を IW610 over USB (USB 経由の WLAN、BLE over USB) の公式検証済み構成として文書化しています。 当社のバストポロジーと完全に一致するUSB。さらに掘り下げると: - 公開のnxp-imx/mwifiexリポジトリには、確認したすべてのブランチでMakefileにFPNUM="92"がハードコードされており、現在のHEADも含まれます - 公開のnxp-imx/mwifiex-iw612リポジトリには実際のFPNUM="99"がありますが、IW612専用(ソースにIW610の参照なし)およびSDIO専用(USBトランスポートコードは全く含まれていません) 私たちの質問 RN00104ドキュメントに記載されているUSB-WLAN-USB-BLE-FP99-IW610エントリに対応するFP99ドライバー+ファームウェア+設定バンドルはどこで入手できますか?この組み合わせは公開されたGitHubリポジトリ以外のチャネル(直接サポートリクエスト、NDA、モジュールベンダー配布)を通じて利用可能でしょうか?どれでも バージョン文字列マクロ以外に、FP92ビルドとFP99ビルドの実際の違いを示す情報があれば、これがそもそも正しい手がかりなのかどうかを理解するのに役立ちます。 前もって感謝します Re: IW610G 802.15.4/SPI completely silent こんにちは、 プライベートメッセージを送りました。 よろしくお願いいたします。 ダニエル。

请问能否提供LS1021A的IFC接口的PCB设计指南？ 您好， 在我的板上，LS1021A 的 IFC 接口将直接连接到两个 Flash、两个带 MCU 接口的 PHY 和 2 个缓冲器（ SN74LVC16245A ）。PCB 布线将非常复杂。所以， 1. 从系统集成角度来看，可以接受什么样的路由拓扑结构？ 2. 请问能否提供LS1021A的IFC接口的PCB设计指南？ 提前感谢！ 顺祝商祺！ 杰森 QorIQ LS1设备 Re: Could you please provide me the PCB design guide for IFC interface of LS1021A 嗨，June： 如下图所示，我的电路有点复杂。IFC总线将驱动总共8个芯片通过一些缓冲器。由于IFC接口采用异步模式，因此IFC速率不高。您是否有像 Yiping.wang 给我的那种 IFC 接口的通用路由指南？ Jason_in_job_0-1789111004993.pngJason_in_job_0-1789111004993.png 提前感谢！ 顺祝商祺！ 杰森 Re: Could you please provide me the PCB design guide for IFC interface of LS1021A 请分享您的拓扑结构详情 1. 这两个 SN74LVC16245A 设备将用于缓冲或隔离 IFC 地址/数据总线吗？ 2. 将哪些类型的闪存设备连接到 IFC 接口（或非 闪存、与非 闪存等）？ 3. 这两个 PHY 设备是如何连接到 IFC 接口的？他们使用的是GPCM模式吗？ 4. 请您确认完整的IFC装载清单？它由两个闪存设备和两个MCU接口PHY设备组成吗？ 谢谢！ Re: Could you please provide me the PCB design guide for IFC interface of LS1021A 我们没有专门针对 LS1021A IFC 接口的专用 PCB 布线指南。 与 DDR 或以太网等高速接口不同，IFC 是一种异步并行接口，信号完整性考虑因素很大程度上取决于实际拓扑结构、负载、工作频率和 PCB 实现。因此，NXP 没有提供具有通用布局规则的专用的 IFC 布线指南。 一般来说，我们建议尽量缩短分支（短截线）长度，尽可能缩短从 LS1021A 到锁存器和缓冲器的走线，并在可行的情况下使用缓冲器来隔离下游加载。 如果条件允许，我们建议使用短截线的菊花链式布线（例如，尽可能在 1 英寸/25 毫米以内），而不是大型星形拓扑连接。对于您的拓扑结构，通常最好将地址锁存器放置在最靠近 LS1021A 的位置，然后是启动 Flash 设备，同时保持缓冲区足够接近，以最大限度地减少 IFC 总线上的负载。 我们还建议将 IFC 走线的单端阻抗控制在 50 Ω ±10% 以内。±10% 的容差考虑了 PCB 制造过程中的变化，而理想的设计目标应在 ±2% 以内。 如果在验证过程中发现信号完整性问题，可以根据实际波形测量和 PCB 实现情况，考虑在 LS1021A 输出端使用源端电阻（例如 22 Ω 至 33 Ω）。 请参考 AN4878（LS1021A 设计检查清单）和 TWR-LS1021A 参考设计。 考虑到拓扑结构的复杂性和所连接负载的数量，建议在最终确定 PCB 设计之前进行信号完整性 (SI) 仿真，以验证布线拓扑、负载和时序裕量。 谢谢！

I'm not sure what this position specifically means. Screenshot_14-9-2026_20244_.jpeg I'm very confused about what bit 0 of the Authentication Status (AUTHSTTS) register means: has it entered challenge mode, or does it mean the challenge value is ready? Could someone please help me understand this? Thank you so much! Screenshot_14-9-2026_202943_.jpeg Re: 我不确定这个位的具体含义 Hi，Vane If the chip has not enabled challenge mode, will bit 0 of AUTHSTTS still be set to 1? Re: 我不确定这个位的具体含义 Hi @TakanashiLika  AUTHSTTS[CHALRDY] is a read-only status bit that indicates when the challenge is ready. The debugger should wait for CHALRDY to be asserted before reading the challenge in the KEYCHALn registers. BR, VaneB 回复： 我不确定这个位的具体含义 The chip is S32K314

BAM ROM 转储请求 - MPC5604B（或 MPC560xB 系列） 有没有人拥有未审查的 MPC5604B（或任何 MPC560xB/C 评估板）并愿意导出 BAM 掩码 ROM（位于 0xFFFFC000-0xFFFFFFFF 的 16 KB）并分享？我需要它作为我个人MCU芯片研究项目的参考资料。 谢谢您！ Re: BAM ROM dump request - MPC5604B (or MPC560xB family) 你好， 我这里没有这样的 EVB，但你可以自己对芯片进行取样并进行数据转储。 所有样品出厂时均未经过任何审查。 https://www.nxp.com/support/sample-and-buy/order-samples:ORDER_SAMPLES?partnum=SPC5604BAVLQ6 这样你就可以免费品尝多种芯片了。 顺祝商祺！ Peter

LX2160A - SerDesレーン番号付け こんにちは、 LX2160Aの**リファレンス・マニュアル**でSerDes 1レーンの番号付けに矛盾があることに気づきました。 セクション26.1.4(SerDes オプション)、文字を使用する場合、SerDes 1 レーンの番号付けが逆になります: レーン H = 0 -> レーン A = 7。 fdekeers_0-1789391391196.png セクション26.4.1.19(SerDes Lane m RX 一般制御レジスタ 1 (LNARGCR1 - LNHRGCR1)) のテキストには、文字番号が増加すると記載されています: Lane A = 0 -> Lane H = 7。 fdekeers_1-1789391514092.png 汎用制御レジスタ1のレジスタEXT_REC_CLK_SELを設定したいのですが、正しいレーンのアドレスオフセットはこの番号付けに依存します。どちらが正しいか確認してもらえますか? よろしくお願いいたします。 Re: LX2160A - SerDes lanes numbering こんにちは、 どちらのセクションも正しい。それぞれ異なる（しかし一貫性のある）索引付け規則を使用している。 この一見矛盾する点は、2つのセクションが異なる「変数」を使用していることを理解することで解消される。 第26.1.4項— プロトコルテーブルにおけるレーン番号（H=0 … A=7） SerDes 1の場合、RM は物理層の観点からレーン番号を割り当てます。 手紙 レーン番号（プロトコル表） H 0 G 1 F 2 E 3 D 4 C 5 B 6 A 7     これは意図的なものであり、文書に記載されているとおり正しいものです。NXP TSは以前のCASEでこれを明確に確認しています:「SerDes1はレーンの順序が逆です。」LS1046Aに関して同様の疑問が提起された際、LX2160Aにも同じ方式が適用されることが確認された。AN13022 アプリケーションノートも同じH/0 ...A/7列ヘッダーを使用しています。 セクション 26.4.1.19—接尾辞文字をアドレスインデックスとして登録します（A=0 … H=7） オフセット式 848h + (a × 100h) では、 レジスタ名の文字インデックス として a 使用します。ここで、A=0、B=1、…、H=7 です。 Register name a （文字索引） オフセット LN A RGCR1 0 0x848 LN B RGCR1 1 0x948 LN E RGCR1 4 0xC48 LN F RGCR1 5 0xD48 LN H RGCR1 7 0xF48       これはAN13022によって相互に確認されており、そこには正確に「LNmRGCR1（レーンAの場合はオフセット0x0848、レーンBの場合は0x0948、レーンEの場合は0x0C48、レーンFの場合は0x0D48）」と記載されています。 ―すべてA=0…H=7の文字インデックス式と一致している。 正しいレーンに合わせてEXT_REC_CLK_SELを設定する方法 SerDes 1プロトコルテーブル（セクション26.1.4）からレーン文字を特定します。ここで最初の物理レーンは H (レーン0)とラベル付けされています。 その文字にちなんで名付けられたレジスターを使用してください。たとえば、レーンHの場合は LNHRGCR1 、レーンAの場合は LNARGCR1 を使用します。 アドレスオフセットは、 848h + (letter_index × 100h) を使用して計算します。ここで、A=0、B=1、…、H=7 です。 例えば、レーンH（SerDes 1の最初のレーン、プロトコルテーブルのレーン番号0）で EXT_REC_CLK_SEL 設定するには、次のようにします。 登録番号: LNHRGCR1 オフセット: 848h + 7 × 100h = 0xF48 よろしくお願いします。

When the TJA1445 is in sleep mode, CANH and CANL are at low levels. Hi, When testing the TJA1445 in Sleep mode, with the wake-up source mode set to WUF, VBATVCC defaulted to 0, CPNC configured to 1, and PNCOK configured to 1, why are CANH and CANL at a low level (0V) instead of 2.5V after entering Sleep mode? Is the CAN state "CAN Offline" at this time? How can I configure it so that CANH and CANL are at 2.5V when the TJA1445 enters Sleep mode? Because in the current testing environment, sending only one CAN message is insufficient to wake the TJA1445. liugaosong_0-1788782128664.pngliugaosong_0-1788782128664.pngliugaosong_0-1788782128664.png CH1 is the INH pin, and CH2 is the CANH pin. As you can see, the sleep mode is at a low level. Re: TJA1445 休眠时CANH和CANL为低电平 If the PN-related registers are set before power failure, VCC/VIO can be turned off, leaving only BAT.  Then, if a message matching WUP is found on the bus, it can enter CAN OfflineBias from CAN Offline. Upon receiving another message matching WUF, PN wake-up can be initiated. The requirements of WUP messages are generally met by most messages; that is, sending two specific frames consecutively is sufficient to wake up the device.     Re: TJA1445 休眠时CANH和CANL为低电平 Hi, When the board is in sleep mode and VCC is off, can't the TJA1445 wake up in one frame? Is it necessary to go through the CAN Offline to CAN OfflineBias process? At this time, can CANH and CANL be 2.5V, or does the TJA1445 enter Sleep mode while the CAN status is always in CAN Offline mode?

フィットデータ こんにちは、 NX5P3090はどこで入手できますか？ FITデータを送っていただけますか？ありがとうございます。

i.MX95 - UUUツールのフラッシュが時々失敗する 専門家の皆様へ 私はi.MX95 EVKを使用しており、imx-bootと（カーネル＋ルートファイルシステム）をemmcにフラッシュしています。フラッシュ書き込みには、UUUスクリプトのemmc_allオプションを使用しました。 時々、そのオプションを使ったフラッシュ書き込みで失敗する現象が見られました。以下に、エラー発生時のコードスニペットを示します。 0x200000002:13-294A7876CE324A4D>Okay (0.403s) 2:13-294A7876CE324A4D>Start Cmd:FB: ucmd if env exists emmc_ack; then ; else setenv emmc_ack 0; fi; 2:13-294A7876CE324A4D>Okay (0.008s) 2:13-294A7876CE324A4D>Start Cmd:FB: ucmd sleep 1 2:13-294A7876CE324A4D>Okay (1.007s) 2:13-294A7876CE324A4D>Start Cmd:FB: ucmd mmc partconf ${emmc_dev} ${emmc_ack} 1 0 2:13-294A7876CE324A4D>Fail (0.187s) 同様の不具合を経験された方がいらっしゃいましたら、また、この問題を軽減するための解決策をご存知でしたら、ぜひお知らせください。 よろしくお願いいたします！ BR、 アルン・クマール Re: i.MX95 - UUU tool flashing fails occasionally こんにちは、 使っているコマンドの全文を共有してもらえますか?また、FRDMボードのEVKやBSP版、UUU版でテストしている場合も教えてください。 よろしくお願いいたします。

安全なログインを作成する 母のためにウェブサイトを作成していて、今はユーザーの登録用のログイン部分を作成しようとしているのですが、パスワードの入力とデータベースに送るデータを保護しなければならないときに問題が起きています。何か助けてください。

Fit Data Hello, where can I find the NX5P3090? Could you please send me the FIT data? Thank you.

我不确定这个位的具体含义 屏幕截图_14-9-2026_20244_.jpeg 对于Authentication Status(AUTHSTTS)寄存器，bit0位置一的含义是已经进入挑战模式了吗，还是说明挑战值准备完成，我对这点非常困惑，有谁能帮我解答一下吗，非常感谢！ 屏幕截图_14-9-2026_202943_.jpeg Re: 我不确定这个位的具体含义 嗨，Vane 如果芯片未启用挑战模式，AUTHSTTS 的第 0 位是否仍设置为 1？ Re: 我不确定这个位的具体含义 你好@TakanashiLika AUTHSTTS[CHALRDY] 是一个只读状态位，指示挑战何时准备就绪。调试器应等待 CHALRDY 被置位后再读取 KEYCHALn 寄存器中的挑战信息。 BR，VaneB 回复： 我不确定这个位的具体含义 芯片是S32K314

创建安全登录 我正在为我妈妈创建一个网站，现在我正在尝试创建用户注册的登录部分，但在确保密码输入和要发送到数据库的数据受到保护方面遇到了一些问题，请问有什么办法吗？

i.MX95 - UUU 工具刷写偶尔会失败 各位专家： 我正在使用 i.MX95 EVK，并将 imx-启动 和（内核 + 根文件系统）刷入 emmc。我在UUU脚本中使用了emmc_all选项进行刷写。 有时，我发现使用此选项进行刷机时会出现失败。以下是失败代码片段。 0x200000002:13-294A7876CE324A4D>Okay (0.403s) 2:13-294A7876CE324A4D>Start Cmd:FB: ucmd if env exists emmc_ack; then ; else setenv emmc_ack 0; fi; 2:13-294A7876CE324A4D>Okay (0.008s) 2:13-294A7876CE324A4D>Start Cmd:FB: ucmd sleep 1 2:13-294A7876CE324A4D>Okay (1.007s) 2:13-294A7876CE324A4D>Start Cmd:FB: ucmd mmc partconf ${emmc_dev} ${emmc_ack} 1 0 2:13-294A7876CE324A4D>Fail (0.187s) 请问是否有人遇到过类似的故障，以及是否有解决办法可以缓解这个问题？ 提前感谢！ BR， 阿伦·库马尔 Re: i.MX95 - UUU tool flashing fails occasionally 你好， 请问您能否分享一下您使用的完整命令？另外，请告知您测试时使用的是 EVK 还是 FRDM 开发板，以及 BSP 版本和 UUU 版本。 问候。

Create a secure login I'm creating a website for my mom, and now I'm trying to create the login part for the user's registration, but I have some problems when I have to make sure that the input of the password and the data to be sent to the database should be protected, some help?

i.MX95 - UUU tool flashing fails occasionally Dear Experts, I am using i.MX95 EVK and flashing the imx-boot and the (kernel + rootfs) in emmc. I used emmc_all option in UUU script for flashing. Sometimes, I observed failures in flashing with that option. Please find below the failure snippets 0x200000002:13-294A7876CE324A4D>Okay (0.403s) 2:13-294A7876CE324A4D>Start Cmd:FB: ucmd if env exists emmc_ack; then ; else setenv emmc_ack 0; fi; 2:13-294A7876CE324A4D>Okay (0.008s) 2:13-294A7876CE324A4D>Start Cmd:FB: ucmd sleep 1 2:13-294A7876CE324A4D>Okay (1.007s) 2:13-294A7876CE324A4D>Start Cmd:FB: ucmd mmc partconf ${emmc_dev} ${emmc_ack} 1 0 2:13-294A7876CE324A4D>Fail (0.187s) Please let me know if anyone has faced similar failures and if there are solutions available to mitigate this problem Thanks in Advance ! BR, Arun Kumar Re: i.MX95 - UUU tool flashing fails occasionally Hello,  Can you please share the complete command you are using?, also let me know if you are testing with an EVK of FRDM board and the BSP version and UUU version. Regards.  

この役職が具体的に何を意味するのか、よく分かりません。 Screenshot_14-9-2026_20244_.jpeg 認証ステータス（AUTHSTTS）レジスタのビット0が何を意味するのか、とても混乱しています。チャレンジモードに入ったということでしょうか、それともチャレンジ値が準備できたということでしょうか？どなたかご説明いただけないでしょうか？よろしくお願いいたします！ Screenshot_14-9-2026_202943_.jpeg Re: 我不确定这个位的具体含义 こんにちは、ベイン チップがチャレンジモードを有効にしていない場合でも、AUTHSTTSのビット0は1に設定されますか？ Re: 我不确定这个位的具体含义 こんにちは、 @TakanashiLika さん AUTHSTTS[CHALRDY]は、チャレンジの準備が完了したことを示す読み取り専用のステータスビットです。デバッガは、KEYCHALnレジスタ内のチャレンジを読み取る前に、CHALRDYがアサートされるまで待機する必要があります。 BR、VaneB 回复： 我不确定这个位的具体含义 チップはS32K314です。

FRDM I.mx93 desing files for altium HI, I am starting to develop a solution using i.mx93 and i wanted to see the hardware layout and schematics of the development board. I don´t have a cadence license, but i heard i could import it to altium if i had some specific files that cadence can generate... Could someone please provide the Allegro ASCII (.alg) file for LAY-94611.brd (FRDM-i.MX93 PCB) along with the OrCAD Capture schematic (.DSN) file? thanks in advance