Multi Source Translation Content

取消
显示结果 
显示  仅  | 搜索替代 
您的意思是: 

Multi Source Translation Content

讨论

排序依据:
触发模式下的ADC问题 在 S32 设计工作室中,我们使用两种方法进行 ADC 外设配置。第一种方法使用 BCTU 触发进行电流检测,而其余通道(如温度和电压检测)则使用普通 ADC 链方法触发。 当 CTU 模式配置为触发模式,并且只有三个电流检测通道配置为 BCTU 触发时,不会出现明显的电流尖峰。但是,当我使用常规链式方法将剩余的温度和电压通道与电流检测通道一起加入时,电流检测值会受到尖峰的影响。 praveen_ext_0-1788357008084.pngpraveen_ext_0-1788357008084.pngpraveen_ext_0-1788357008084.pngpraveen_ext_0-1788357008084.png 这两种方法之间存在时间差异:BCTU 转换是通过中断触发的,而正常的 ADC 链是从 5 毫秒的任务中调用的。 praveen_ext_1-1788357050345.pngpraveen_ext_1-1788357050345.pngpraveen_ext_1-1788357050345.pngpraveen_ext_1-1788357050345.png praveen_ext_2-1788357069814.pngpraveen_ext_2-1788357069814.pngpraveen_ext_2-1788357069814.pngpraveen_ext_2-1788357069814.png praveen_ext_3-1788357094947.pngpraveen_ext_3-1788357094947.pngpraveen_ext_3-1788357094947.pngpraveen_ext_3-1788357094947.png 请问为什么这种差异会导致电流感应尖峰,并请您提出如何减少或消除这种尖峰? S32K1系列的S32SDK Re: Adc Issue With Trigger Mode 你好@ praveen_ext 看来我和我的同事之前也遇到过和你一样的问题。 我们也按照您的软件配置进行了一些测试,但没有发现如此显著的差异。我们不确定您是否采纳了我们的任何建议。 因此,我需要你提供你的测试项目。我将在我们的硬件平台上重现这个问题。如果问题能够重现,我们就能迅速为您提供有关问题原因的结论。 Re: Adc Issue With Trigger Mode 我已附上测试代码供您审核。我们仍然观察到,在触发配置中同时运行 BCTU 触发信号和正常链模式时会出现峰值。请问您能否帮我们解决一下如何消除这些峰值?我已经在之前的帖子中附上了测试结果。 Re: Adc Issue With Trigger Mode 你好@ praveen_ext 我使用您提供的项目文件录制了测试视频,没有做任何修改。 我将采样引脚外部连接到 VDD;下面的结果表明我没有遇到您描述的尖峰。 Senlent_0-1788492709905.pngSenlent_0-1788492709905.png 我还注意到,您提供的项目文件似乎与您的测试图片中显示的图片不符。如果您能够使用此项目重现该问题,则应检查您的采样电路设计——特别是采样引脚的输入阻抗是否过高。
查看全文
S32K312 Development Board Debug Probe Selection. Dear NXP Community, I am using an S32K312 (100-pin HDQFP) on a custom controller board with a 10-pin JTAG interface for programming/debugging. I understand from some forum discussions that the S32 Debug Probe may not support S32K312. Can anyone confirm whether the PEmicro U-MULTILINK can be used to program/debug the S32K312 through the JTAG interface? Any guidance on a Cost effective and suitable debug probe would be appreciated. Best Regards, Fayas SCTSPL, Bangalore Re: S32K312 Development Board Debug Probe Selection. Hi @NPD_SCTSPL  Actually, support for S32K3 devices was added relatively recently to the S32 Debug Probe. When using this probe, please note that it supports target system voltage levels only in the range of 1.2 V to 3.3 V. Therefore, VDD_HV_A must be configured to 3.3 V in order to establish a proper debug connection. On the other hand, PEMicro debug probes have supported S32K3 devices for a longer period and have been widely used throughout the development and validation of many S32K3 software. As a result, a significant portion of the available application notes, getting-started guides, and example projects have been developed and tested using PEMicro tools. Finally, regarding your question about the compatibility of the PEmicro U-MULTILINK with S32K3 devices, the answer is yes. PEmicro U-MULTILINK support S32K3 devices and are currently listed among the supported devices on the corresponding product pages of our website (Universal Multilink Development Interface | NXP Semiconductors). BR, VaneB
查看全文
S32G399A IIC 配置 您好, 我打算使用S32G399的I2C4来配置外部PMIC。我想请问一下,这个I2C4模块是否可以通过A核进行底层软件配置(比如:时钟频率,上下拉电阻,地址等)?我们暂时不会用到M核。所以想通过A核进行S32G的IO的底层配置。 MichaelTao_0-1788251860175.pngMichaelTao_0-1788251860175.pngMichaelTao_0-1788251860175.png Re: S32G399A IIC 配置 Hello, @MichaelTao  您好,是可以的,A核可以配置I2C4这个模块 BR Chenyin Re: S32G399A IIC 配置 您可以尝试使用 S32 设计工作室进行 I2C 底层驱动程序配置。
查看全文
SE050 セキュアエレメントと i.MX 8M PlusおよびYocto Linuxとの統合 チームの皆さん、こんにちは。 私は8M Plus EVKとNXP SE050セキュアエレメント i.MX 使っています。SE050をLinuxで動かしたいと思っています。i.MX プラットフォーム用のYoctoビルドシステムを使って。 SE050を8M PlusおよびYoctoと統合・テストするための統合・移植ドキュメント、アプリケーションノート、または参考実装 i.MX 教えていただけますか? NXPのPlug & Trustミドルウェアリポジトリに出会い、i.MX6ULとi.MX8MQのLinuxサポートについて言及しています: https://github.com/NXP/plug-and-trust また、既存の実装が i.MX 8M Plusで直接利用できるのか、それとも特にI²CインターフェースやYocto統合に関してプラットフォーム固有の移植が必要なのかも知りたいです。 ありがとう、 ローハン SE050
查看全文
在 KW45B41Z-EVK 上使用 eIQ TSS 和移植的 TFLM 中间件实现 AI/ML NXP社区的各位好, 我正在开发一款适用于KW45B41Z-EVK (Cortex-M33) 的边缘 AI 应用,希望就如何在该板上部署机器学习模型获得一些建议。 由于 KW45 SDK 默认不包含 eIQ/TFLM 中间件,我的计划是: 模型训练:使用eIQ Time Series Studio (eIQ TSS)训练一个用于时间序列数据的 n 类分类模型。由于 eIQ TSS 中未列出 KW45 作为目标平台,因此我选择FRDM-MCXN947 (Cortex-M33) 作为导出模型的目标平台。 运行时部署:将FRDM-MCXN947 SDK中的 中间件/eiq/tensorflow-lite 文件夹移植到我的 KW45 SDK 项目中,并将其与 CMSIS-NN 链接。 我的问题: 将 eIQ TFLM 中间件从 MCXN947 SDK 移植到 KW45 SDK 是否是一种有效且受支持的方法? 在 eIQ TSS 中选择 FRDM-MCXN947 是否适合生成在 KW45 上运行的模型? 在 KW45B41Z-EVK 上实现 AI/ML 是否有其他推荐的或原生工作流程? 感谢您的帮助! Kinetis W系列MCU Re: Implementing AI/ML on KW45B41Z-EVK using eIQ TSS and Ported TFLM Middleware 您好,NXP支持团队和社区, 我写这封信是为了跟进这个询问,因为找到解决方案对我目前的项目时间表来说非常紧迫。 NXP 团队的某位成员能否快速确认一下,将 eIQ/TFLM 中间件从 FRDM-MCXN947 SDK 移植到 KW45 SDK 是否是一种有效且受支持的解决方法?任何关于推荐工作流程的简要指导或确认都将对我非常有帮助,以便我能自信地继续进行开发工作。 感谢您抽出时间提供帮助! KW45B41Z-EVK EIQ-工具包EIQ-TFLITE-MICRO #AI/ML Re: Implementing AI/ML on KW45B41Z-EVK using eIQ TSS and Ported TFLM Middleware 你好@Srushti_Mulimani ,希望你一切都好。   如果您使用的是 eIQ Time Series Studio (TSS),我建议您将项目从 FRDM-MCXW71 移植过来。它是 eIQ TSS 官方支持的目标,并且在软件上与 KW45 兼容。这两个设备都采用相同的 Cortex-M33 内核架构和类似的内存配置,因此生成的库应该与您的硬件更加匹配。 当使用硬件配置差异很大的设备(例如 FRDM-MCXN947)作为移植目标时,可能会生成不兼容的模型,例如,由于两个设备之间的可用 RAM 存在差异,或者生成了专门针对 MCXN947 的 NPU 加速模型。 希望这能帮到你! 此致, 索菲亚。
查看全文
S32K116的信号复用和引脚分配 您好,NXP团队: 我正在配置我的 NXP MCU 的信号复用和引脚分配,但我无法在现有文档中找到相关信息。 请问谁能指出包含信号复用选项和引脚分配详情(例如,哪些信号/功能可以映射到哪些引脚)的文档或章节? 我查阅了现有的参考手册和数据表,但仍然找不到我需要的信息。 请问您能否告知我这些信息出处,或者提供相关的参考资料/文件? 先行致谢。 Re: Signal Multiplexing and Pin Assignment of s32k116 您好, 如 RM 在第 4.5 章 IO 信号描述输入多路复用表所述,该表附在设备参考手册中。 因此,请在 pdf 查看器中打开 RM,以便显示/打开附件,然后直接从那里打开/下载所需的 Excel 文件。 PetrS_0-1788511369480.pngPetrS_0-1788511369480.png BR,彼得
查看全文
TJA1445:割り込み設定 こんにちは、 当社ではS32K358とTJA1445を使用しています。 NXP TJA1145ドライバーからNXP TJA1445へ移行し、設定にはEB tresoを使用しています。 RXDを割り込みとして使っていませんが、EB TresosでTJAドライバを設定する際に無効化できません。 ウェイクアップサポートを「サポートなし」に設定しました バスで起きる設定をしていて、CANパターンで起きたいと思っています。 私たちはINHの出力を使用します。 しかし、設定ファイル CanTrcv_TJA14XX_PN_Ip_Cfg.h には、#defineCANTRCV_TJA14XX_PN_IP_USE_IPV_ICU という定義があります。 これにより、ファイル CanTrcv_TJA14XX_PN_icu_external_access.h に #include "Icu.h" が強制的に含まれ、このファイルは"Icu_Cfg.h"に依存します。 しかし私たちの場合はモジュールICUが私たちの構成に含まれていません(必須ではありません)。 RXD割り込みなしでドライバー TJA1445を使うにはどうすればいいですか? ソフィー Re: TJA1445 : interrupt configuration こんにちは、 ICUへの依存関係と生成された構成をよりよく理解するために、以下の情報を教えていただけますか? 現在使用されているRTDバージョンとEB Tresosバージョン。 よろしくお願いします。
查看全文
lpc4078 EEPROMページ消去に関する説明が必要 私はLPC4078とMCUXpressoを使用して、EEPROMに値を保存する実験を行っています。 ページ全体を消去せずに、ページの中央に数バイトのデータを書き込みたい。 データシートを見ると、ページレジスタに書き込むデータを書き込んだ後、さらに不揮発性メモリにプログラムする必要があり、それは消去/プログラム操作によって行われると記載されている。 消去/プログラム操作は、ページ全体を消去するのか、それとも新しいデータが格納されているページ領域だけを消去するのか、また、どのようにしてそれを判断するのか?- 消去/プログラム用のアドレス設定では、6 つの lsb が無視されるため、ページのみが認識されます。 UM10562.pdfには、このマターについて明確な記載はありません。 よろしくお願いします。 アレックス Re: lpc4078 eeprom page erase clarification required 該当プロジェクトを含むワークスペースを添付します。LPC4078上でlpc-link2デバッガを使って実行しました。 (セミホスティングを動作させるのが面倒だったので、ブレークポイントを使ってデータを検査しました。) Re: lpc4078 eeprom page erase clarification required こんにちは、 @alex_conway さん。 LPC4078 EEPROMの場合、最小消去/書き込み単位は1ページ(64バイト)です。したがって、消去/プログラム操作を行うたびに、ページ全体が消去されます。数バイトだけ書き込みたい場合は、まずページ全体を読み込み、次に必要なバイトを変更し、最後にページに対して消去/書き込み操作を実行してください。そちら側でもテストしてみてください。   よろしくお願いします。   BR アリス Re: lpc4078 eeprom page erase clarification required こんにちは、アリスさん。 私の実験結果はそれとは異なることを示している。 まずは手始めに、lpc_board_ea_devkin_4088ライブラリとperiph_eepromデモプロジェクトを使って小さなプログラムを作成しました。 EEPROMの1ページを消去して、それを読み戻します。驚いたことに、結果は0xFFではなくすべて'\0'だった。 次に、そのページのアドレス0に「ABCDEFG\0」を書き込み、ページを読み戻します。「ABCDEFG\0」を受け取ります 次に、そのページのアドレス7に「ABCDEFG\0」を書き込み、ページを読み戻します。「ABCDEFGABCDEFG\0」を受け取ります これはすべて予想通りだったが、2点だけ例外があった。 1. EEPROMを消去した後、0を読み取る 2. Chip_EEPROM_Write() の実装を見ると、読み出し-変更-消去-書き込みのシーケンスがないように見えます。Chip_EEPROM_WritePageRegister と Chip_EEPROM_EraseProgramPag があるだけです。 だから私はこの質問をしたのです。 よろしくお願いします。 アレックス Re: lpc4078 eeprom page erase clarification required printf文字列にすべて改行を追加したら、セミホスティングがうまく動作するようになりました!また、私が言ったことすべてをより明確に裏付ける証拠もあります。 消去するとEEPROMが0x00に設定されます このコードは、読み取り→変更→消去→書き込みのシーケンスを実行せず、消去→書き込みのみを実行します。 LPC4078は、消去時に書き込みが行われた場所のみを消去するようです。 この点について、ぜひとも明確な説明をいただきたいです。 よろしくお願いします。 アレックス Re: lpc4078 eeprom page erase clarification required 「エスカレーション」という言葉が何を意味するにせよ、NXPからはこれに関してそれ以上の回答は得られていない。 まだ確認が必要です。 Re: lpc4078 eeprom page erase clarification required こんにちは、 @alex_conway さん。 ご返信ありがとうございます。返信が遅くなり申し訳ありません。 残念ながら、以前はコミュニティスクリプトが壊れていたため、お客様からの返信が内部システムでのCASE更新通知を発生させませんでした。遅れてしまい、誠に申し訳ございません。 LPC4078上のEEPROMに関しては、ユーザーマニュアルによると、実際のEEPROMブロックとの通信はすべて64バイトのページバッファを通じて行われます。したがって、EEPROM運用がユーザーマニュアルに記載された要件に従うことを必ず確認してください。 Alice_Yang_1-1788510957201.pngアリス_ヤン_1-1788510957201.png Alice_Yang_0-1788510947469.pngアリス_ヤン_0-1788510947469.png 現時点では、EEPROMがこれらの要件に従ってアクセスされない限り、問題があるかどうか判断できません。 よろしくお願いします。 BR アリス
查看全文
定时器触发DMA传输 你好, 我目前正在使用MCXN947微控制器。 我尝试通过 CTIMER 匹配中断触发 DMA 数据传输到采样缓冲区。 其思路是通过 DMA 每隔 x 个定时器间隔(具体来说是每隔 10 微秒)将 GPIO 寄存器的状态(具体来说是某些引脚的输入值)写入采样缓冲区。 我可以确认我的GPIO引脚已正确配置为输入。 我可以确认我的计时器工作正常,每 10 微秒触发一次比赛。 我可以确认我的 DMA 传输工作正常,因为缓冲区会被值填满。 我可以确认源地址(GPIO PDIR 寄存器)在 DMA 配置中已正确设置。 我可以确认我的目标地址在 DMA 配置中也设置正确,因为它始终位于缓冲区起始地址和结束地址之间(这意味着它可以正确递增和循环)。 但不知何故,错误的值被复制到了缓冲区中。我在调试器中看到,我尝试传输的寄存器的值为0x00020000 (引脚 17 为高电平,其余引脚为低电平)。但是,我的缓冲区只填充了0秒。这是一个 uint32_t 类型的缓冲区,包含 512 个元素,全部初始化为0xFF 。随着 DMA 传输的增加,整个缓冲区逐渐被0x0填充,而不是预期的0x00020000值(该值永远不会改变 - 引脚 17 始终为高电平)。 你知道这是什么原因造成的吗?或者我可能遗漏了什么? 以下是我的驱动程序配置: 计时器: CTIMER0 kCTIMER_Match_1 CTIMER0_IRQn(中断触发回调是可选的,但我为了调试目的在我的代码中使用它) DMA: DMA0 kDma0RequestMuxCtimer0M1 kINPUTMUX_Ctimer0M1ToDma0Ch8Ena EDMA_0_CH8_IRQn(中断触发回调是可选的,但我为了调试目的在我的代码中使用它) GPIO: GPIO3 端口3 引脚 17 以下是开始采样之前寄存器的状态。 reg_gpio3.pngreg_gpio3.pngreg_gpio3.pngreg_gpio3.png reg_port3.pngreg_port3.pngreg_port3.pngreg_port3.png reg_edma0_ch8.pngreg_edma0_ch8.pngreg_edma0_ch8.pngreg_edma0_ch8.png reg_inputmux0_dma.pngreg_inputmux0_dma.pngreg_inputmux0_dma.pngreg_inputmux0_dma.png reg_inputmux0_timer.pngreg_inputmux0_timer.pngreg_inputmux0_timer.pngreg_inputmux0_timer.png reg_ctimer0.pngreg_ctimer0.pngreg_ctimer0.pngreg_ctimer0.png             MCX N Re: Timer triggers DMA transfer 你好, 由于IP限制,我无法将我的整个项目发送给您。不过,我可以给你一个包含我的设置的小应用程序的 c 文件。GPIO、DMA 和定时器配置与我这边的相同。文件已附上。 Re: Timer triggers DMA transfer 你好@jabitbe2_jcplc 您能否与我们分享一下您的项目?我想尝试重现这个问题,并在我这边进行调查。 谢谢! 此致, 爱丽丝
查看全文
eIQ TSSと移植されたTFLMミドルウェアを使用してKW45B41Z-EVKにAI/MLを実装する こんにちは、NXPコミュニティの皆さん、 私は KW45B41Z-EVK (Cortex-M33)向けのエッジAIアプリケーションを開発しており 、このボード上で機械学習モデルを展開する際にアドバイスをいただきたいです。 KW45 SDKにはデフォルトでeIQ/TFLMミドルウェアが含まれていないため、私の計画は以下の通りです: モデルトレーニング:eIQ Time Series Studio(eIQ TSS)を用いて時系列データのnクラス分類モデルを訓練します。KW45はeIQ TSSのターゲットとしてリストされていないため、モデルをエクスポートするターゲットプラットフォームとしてFRDM-MCXN947(Cortex-M33)を選択しました。 ランタイムデプロイ:FRDM-MCXN947 SDKのmiddleware/eiq/tensorflow-liteフォルダを私のKW45 SDKプロジェクトにポートし、CMSIS-NNと連携させます。 私の質問: MCXN947 SDKからKW45 SDKへのeIQ TFLMミドルウェアの移植は有効でサポートされている方法でしょうか? eIQ TSSでFRDM-MCXN947を選択することは、KW45上で動作するモデルを生成するのに適していますか? KW45B41Z-EVKにAI/MLを実装するための、他に推奨されるワークフローやネイティブなワークフローはありますか? ご協力いただきありがとうございます! Kinetis Wシリーズ・マイクロコントローラ Re: Implementing AI/ML on KW45B41Z-EVK using eIQ TSS and Ported TFLM Middleware NXPサポートチームおよびコミュニティの皆様、こんにちは。 この件についてフォローアップのためご連絡いたしました。現在のプロジェクトのスケジュール上、解決策を見つけることが非常に急務となっているためです。 NXPチームのどなたか、FRDM-MCXN947 SDKからKW45 SDKへのeIQ/TFLMミドルウェアの移植が有効でサポートされている回避策かどうか、簡単な確認をいただけませんか?推奨ワークフローについて簡単なガイダンスや確認があれば、自信を持って開発を進められるよう助かります。 お時間とご協力に、前もって感謝申し上げます! KW45B41Z-EVK EIQ-ツールキットEIQ-TFLITE-MICRO #AI/ML Re: Implementing AI/ML on KW45B41Z-EVK using eIQ TSS and Ported TFLM Middleware こんにちは、 @Srushti_Mulimani さん。お元気でお過ごしでしょうか。   eIQ Time Series Studio (TSS) を使用している場合は、FRDM-MCXW71 からプロジェクトを移植することをお勧めします。eIQ TSSで公式にサポートされているターゲットであり、KW45ともソフトウェア互換性があります。両デバイスは同じCortex-M33コアアーキテクチャと似たメモリプロファイルを共有しているので、生成されるライブラリはあなたのハードウェアにかなり近いはずです。 FRDM-MCXN947のようにハードウェアプロファイルが大きく異なるデバイスをポーティング対象として使用する場合、両デバイス間の利用可能なRAMの違いや、MCXN947特有のNPU加速モデルの生成などにより互換性のないモデルを生成するリスクがあります。 お役に立てば幸いです! よろしくお願いします、 ソフィア。
查看全文
ECDA signature verification with CASPER Spoiler (Highlight to read)     Hello, I managed to build mbedTLS on my own, in order to verify a signature with ECDSA (MBEDTLS_ECP_DP_SECP256R1). With no alt implementation (all computation done by the CPU), the signature verification takes up to 4 seconds to compute on the LPC55S06. I'm trying now to link mbedTLS ecdsa_verify() function with CASPER fsl driver. But it's not clear to me as the ECDSA verification doens't seem to be a single operation.  How to link the basic primitive of CAPSER (SECP256R1_Mul & SECP256R1_MulAdd) with the mbedTLS function ECDSA_verify() ? Thank you in advance for your replie. LPC55xx Re: ECDA signature verification with CASPER Hello peter89jean, Thank you for your reply. The approach you mention is what I had in mind but there doesn't seem to be simple and straightforward SECP256R1_MULADD_ALT or SECP256R1_MUL_ALT defines in the mbedTLS config file. Maybe I should ask this question to a more mbdedTLS dedicated forum.  Thanks again. Regards. Re: ECDA signature verification with CASPER You generally don’t need to replace mbedtls_ecdsa_verify() itself; the CASPER acceleration should be integrated at the elliptic-curve/multiplication layer that mbedTLS uses internally. ECDSA verification requires computing scalar multiplications and their sum, so SECP256R1_Mul() can handle the individual scalar-point multiplication while SECP256R1_MulAdd() can accelerate the combined operation. The exact integration depends on your mbedTLS version and NXP CASPER driver API, but the usual approach is to provide an mbedTLS alternative/optimized implementation for the P-256 scalar-multiplication primitives rather than calling CASPER directly from ecdsa_verify(). 回复: ECDA signature verification with CASPER Hi @s_hdl  ECDSA verification consists of several arithmetic and elliptic-curve operations, so it does not map to a single CASPER primitive. In the MCUXpresso SDK, the integration is already implemented in the CASPER PSA Crypto port. The casper_mbedtls_ecdsa_verify() function performs the standard ECDSA verification flow, including the calculation of u1 and u2. It then calls: casper_mbedtls_ecp_muladd(grp, &R, u1, &grp->G, u2, Q); to calculate: R = u1 × G + u2 × Q The ECP adaptation layer converts the mbedTLS MPI values and elliptic-curve points into the format required by CASPER and maps this operation to CASPER_ECC_SECP256R1_MulAdd() . Similarly, casper_mbedtls_ecp_mul() maps a single scalar multiplication to CASPER_ECC_SECP256R1_Mul() . Therefore, rather than modifying mbedtls_ecdsa_verify() directly, we recommend reusing the complete CASPER integration provided by the SDK under: component/psa_crypto_driver/casper_driver In particular, please refer to: mcux_psa_casper_ecdsa_port.c mcux_psa_casper_ecp_port.c Since you built mbedTLS separately, please also make sure that your mbedTLS version is compatible with the MCUXpresso SDK CASPER port. You can refer to the lpcxpresso55s06_psa_crypto_examples. Harry_Zhang_0-1788493275769.pngHarry_Zhang_0-1788493275769.pngHarry_Zhang_0-1788493275769.png BR Harry 回复: ECDA signature verification with CASPER Hello Harry, Your answer helped me a lot, thank you. Everything works fine using the CASPER implementation now. Regards.
查看全文
タイマーがDMA転送をトリガーする こんにちは、 現在、MCXN947マイクロコントローラを使って作業しています。 CTIMERのマッチ割り込みを介して、サンプルバッファへのDMA転送をトリガーしようとしています。 このアイデアは、サンプルバッファにGPIOレジスタの状態(特に一部のピンの入力値)をDMAを通じて、xタイマー間隔(具体的には10USごとに)に書き込むことです。 GPIOピンが正しく入力として設定されていることは確認できます。 タイマーは正しく動作しており、10セントごとにマッチがトリガーされていることを確認できます。 DMAの転送が正しく動作しているのは、バッファが値で満たされるからです。 DMA設定でソースアドレス(GPIO PDIRレジスター)が正しく設定されていることを確認できます。 DMA設定でも宛先アドレスは正しく設定されていることを確認できます。なぜなら、バッファの開始と終了のアドレスの間に常に位置しているからです(つまり、正しく増分・ラップアップします)。 しかし、何らかの理由で、間違った値がバッファにコピーされています。デバッガで転送しようとしているレジスタの値が 0x00020000 (ピン17はハイ、他は低)がわかります。しかし、私のバッファには0秒しか格納されていません。これは、すべて0xFFで初期化された512個の要素を持つuint32_t型のバッファです。DMA転送が増加するにつれて、バッファ全体が徐々に0x0で満たされ、期待される値である0x00020000 (これは変化しない - ピン17は常にハイ)には達しません。 これが原因だと思いますか?あるいは、私が何か見落としている可能性もあるでしょうか? 以下が私のドライバ設定です: タイマー: CTIMER0 kCTIMER_マッチ_1 CTIMER0_IRQn(割り込み時にコールバックをトリガーすることはオプションですが、デバッグ目的で私のコードでは使用しています) DMA: DMA0 kDma0RequestMuxCtimer0M1 kINPUTMUX_Ctimer0M1ToDma0Ch8Ena EDMA_0_CH8_IRQn(割り込み時にコールバックをトリガーすることはオプションですが、デバッグ目的で私のコードでは使用しています) GPIO: GPIO3 ポート3 ピン17 サンプリングを開始する直前のレジスタの状態は以下のとおりです。 reg_gpio3.pngreg_gpio3.pngreg_gpio3.pngreg_gpio3.png reg_port3.pngreg_port3.pngreg_port3.pngreg_port3.png reg_edma0_ch8.pngreg_edma0_ch8.pngreg_edma0_ch8.pngreg_edma0_ch8.png reg_inputmux0_dma.pngreg_inputmux0_dma.pngreg_inputmux0_dma.pngreg_inputmux0_dma.png reg_inputmux0_timer.pngreg_inputmux0_timer.pngreg_inputmux0_timer.pngreg_inputmux0_timer.png reg_ctimer0.pngreg_ctimer0.pngreg_ctimer0.pngreg_ctimer0.png             MCX N Re: Timer triggers DMA transfer こんにちは、 知的財産のため、プロジェクト全体をお送りできません。ただし、小さなアプリケーションでセットアップしたcファイルをお渡しできます。GPIO、DMA、およびタイマーの設定は、私の側と同じです。ファイルは添付ファイルにあります。 Re: Timer triggers DMA transfer こんにちは@jabitbe2_jcplc ぜひあなたのプロジェクトを教えていただけますか?こちら側で問題を再現し、調査を試みたいと思います。 よろしくお願いします。 よろしくお願いします、 アリス
查看全文
MPF5301AMMA0ESのウェハー製造拠点はどこですか? MPF5301AMMA0ESのウェハー製造拠点はどこですか? 裏付けとなる書類が必要です。
查看全文
s32k116の信号多重化とピン割り当て こんにちは、NXP チームの皆様、 NXP MCUの Signal多重化とピン割り当て の設定を進めているのですが、利用可能なドキュメントで関連情報が見つかりません。 信号の多重化オプションやピン割り当ての詳細(例えば、どの信号や機能をどのピンにマッピングできるか)を記載したドキュメントやセクションを誰か教えていただけませんか? 利用可能なリファレンスマニュアルやデータシートを確認しましたが、必要な情報は見つかりませんでした。 この情報がどこに記載されているのか、または適切な参考文献・資料を教えていただければ幸いです。 よろしくお願いいたします。 Re: Signal Multiplexing and Pin Assignment of s32k116 こんにちは、 RMの第4.5章に記載されているように、IO信号記述の入力多重化シートはデバイスリファレンスマニュアルに添付されています。 ですので、PDFビューアでRMを開いて添付ファイルを表示・開け、そこから希望のExcelファイルを開いたりダウンロードしたりできます。 PetrS_0-1788511369480.pngPetrS_0-1788511369480.png BR、ペトル
查看全文
S32G399A IIC Configuration Hello, I plan to use the I2C4 module of the S32G399 to configure an external PMIC. I would like to ask if this I2C4 module can be configured at a low level via the A core (e.g., clock frequency, pull-up/pull-down resistors, address, etc.)? We will not be using the M core for now. Therefore, we want to use the A core for low-level I/O configuration of the S32G. MichaelTao_0-1788251860175.pngMichaelTao_0-1788251860175.pngMichaelTao_0-1788251860175.png Re: S32G399A IIC 配置 Hello, @MichaelTao Hello, yes, it is possible. The A core can be configured with the I2C4 module. BR Chenyin Re: S32G399A IIC 配置 you may try with s32 design studio for I2C low level driver configuration
查看全文
MPF5301AMMA0ES的晶圆制造厂在哪里? MPF5301AMMA0ES的晶圆制造基地在哪里? 我需要一些证明文件。
查看全文
TJA1445 : interrupt configuration Hello, We use S32K358, with TJA1445. we are migrating from NXP TJA1145 driver to NXP TJA1445, using EB tresos for configuration. we don't use RXD as interrupt, but when configuring the TJA drivers in EB tresos I'm not able to deactivate it. I set wake up support to "not supported" I set wake up by bus, we want to be wake up by CAN pattern. We use INH output. but in the configuration file CanTrcv_TJA14XX_PN_Ip_Cfg.h  there is this #defineCANTRCV_TJA14XX_PN_IP_USE_IPV_ICU it forces #include "Icu.h" in the file CanTrcv_TJA14XX_PN_icu_external_access.h which depends on  "Icu_Cfg.h" but in our case we don't have the module ICU in our configuration (not needed) How can we use the driver TJA1445 without RXD interrupt ? Sophie Re: TJA1445 : interrupt configuration Hello, To better understand the dependency on ICU and the generated configuration, could you please provide the following information? The RTD version currently being used and The EB Tresos version. Thanks
查看全文
ECDA签名验证与CASPER 剧透 (高亮部分可供阅读)     你好, 我成功地自行构建了 mbedTLS,以便使用 ECDSA 验证签名(MBEDTLS_ECP_DP_SECP256R1)。 如果没有替代实现(所有计算均由 CPU 完成),在 LPC55S06 上进行签名验证最多需要 4 秒才能完成计算。 我现在正在尝试将 mbedTLS ecdsa_verify() 函数与 CASPER fsl 驱动程序链接起来。但我并不清楚,因为ECDSA的核查似乎并非单一操作。 如何将 CAPSER 的基本原语(SECP256R1_Mul 和 SECP256R1_MulAdd)与 mbedTLS 函数 ECDSA_verify() 连接起来? 感谢您的回复。 LPC55xx Re: ECDA signature verification with CASPER 你好 peter89jean, 感谢你的回复。您提到的方法正是我所想的,但是 mbedTLS 配置文件中似乎没有简单直接的 SECP256R1_MULADD _ALT或 SECP256R1_MUL _ALT定义。或许我应该去专门讨论mbdedTLS的论坛问问这个问题。 再次感谢。 问候。 Re: ECDA signature verification with CASPER 通常情况下,您不需要替换 mbedtls_ecdsa_verify() 本身;CASPER 加速应该集成到 mbedTLS 内部使用的椭圆曲线/乘法层中。ECDSA 验证需要计算标量乘法及其和,因此 SECP256R1_Mul() 可以处理单个标量点乘法,而 SECP256R1_MulAdd() 可以加速组合运算。具体集成取决于您的 mbedTLS 版本和 NXP CASPER 驱动程序 API,但通常的做法是为 P-256 标量乘法原语提供 mbedTLS 替代/优化实现,而不是直接从 ecdsa_verify() 调用 CASPER。 回复: ECDA signature verification with CASPER 嗨@s_hdl ECDSA 验证包含多个算术和椭圆曲线运算,因此它无法映射到单个 CASPER 原语。 在 MCUXpresso SDK 中,CASPER PSA Crypto 端口已经实现了集成。casper_mbedtls_ecdsa_verify() 函数执行标准的 ECDSA 验证流程,包括计算 u1 和 u2。然后它调用: casper_mbedtls_ecp_muladd(grp, &R, u1, &grp->G, u2, Q); 计算方法: R = u1 × G + u2 × Q ECP 适配层将 mbedTLS MPI 值和椭圆曲线点转换为 CASPER 所需的 格式 , 并将 此 操作 映射 到 CASPER_ECC_SECP256R1_MulAdd() 。 类似地, casper_mbedtls_ecp_mul() 将 单个 标 量 乘法 映射 到 CASPER_ECC_SECP256R1_Mul() 。 因此, 我们 建议 不要 直接 修改 , 而是 mbedtls_ecdsa_verify() 重复使用 SDK 提供 的 完整 CASPER 集成, 具体 如下 : component/psa_crypto_driver/casper_driver 具体 请 参阅 : mcux_psa_casper_ecdsa_port.c mcux_psa_casper_ecp_port.c 由于您是单独构建的 mbedTLS,请确保您的 mbedTLS 版本与 MCUXpresso SDK CASPER 端口兼容。 您可以参考lpcxpresso55s06_psa_crypto_examples。 Harry_Zhang_0-1788493275769.pngHarry_Zhang_0-1788493275769.pngHarry_Zhang_0-1788493275769.png BR 哈里 回复: ECDA signature verification with CASPER 你好,哈利, 您的回答对我的帮助很大,谢谢。现在使用 CASPER 实现一切正常。 此致问候
查看全文
SE050 Secure Element Integration with i.MX 8M Plus and Yocto Linux Hi Team, I am working with  i.MX 8M Plus EVK and an NXP SE050 Secure Element. I would like to get the SE050 up and running with Linux using the Yocto build system for the i.MX platform. Could you please share any available integration/porting documentation, application notes, or reference implementations for integrating and testing the SE050 with i.MX 8M Plus and Yocto? I came across the NXP Plug & Trust middleware repository, which mentions Linux support for i.MX6UL and i.MX8MQ: https://github.com/NXP/plug-and-trust I would also like to understand whether this existing implementation can be directly used with i.MX 8M Plus, or if any platform specific porting is required, particularly for the I²C interface and Yocto integration. Thanks, Rohan SE050
查看全文
Timer triggers DMA transfer Hello, I'm currently working with an MCXN947 microcontroller. I'm trying to trigger a DMA transfer into a sample buffer via a CTIMER match interrupt. The idea is to write into the sample buffer the state of a GPIO register (specifically the input values of some pins) via DMA at every x timer intervals (specifically every 10 us). I can confirm that my GPIO pin is correctly configured as an input. I can confirm that my timer is working correctly and triggering a match at every 10 us. I can confirm that my DMA transfers are working correctly because the buffer gets filled up with values. I can confirm that the source address (GPIO PDIR reg) is correctly set in the DMA configuration. I can confirm that my destination address is also correctly set in the DMA configuration as it is always in between the start and end address of my buffer (meaning it increments and wraps around correctly). But for some reason, the wrong values are being copied into the buffer. I can see in my debugger that the value of the register I'm trying to transfer is 0x00020000 (pin 17 is high, the rest are low). However, my buffer is only being filled with 0s. It's a uint32_t type buffer of 512 elements initialized all at 0xFF. As the DMA transfers increment, the whole buffer progressively gets filled with 0x0 and not the expected value of 0x00020000 (which never changes - pin 17 is always high). Do you have any idea what causes this? Or if I'm possibly missing something? Here are my driver configurations: Timer: CTIMER0 kCTIMER_Match_1 CTIMER0_IRQn (triggering callback on interrupt is optional but I use it in my code for debugging purposes) DMA: DMA0 kDma0RequestMuxCtimer0M1 kINPUTMUX_Ctimer0M1ToDma0Ch8Ena EDMA_0_CH8_IRQn (triggering callback on interrupt is optional but I use it in my code for debugging purposes) GPIO: GPIO3 PORT3 Pin 17 Here are the states of the registers right before I start sampling reg_gpio3.pngreg_gpio3.pngreg_gpio3.pngreg_gpio3.png reg_port3.pngreg_port3.pngreg_port3.pngreg_port3.png reg_edma0_ch8.pngreg_edma0_ch8.pngreg_edma0_ch8.pngreg_edma0_ch8.png reg_inputmux0_dma.pngreg_inputmux0_dma.pngreg_inputmux0_dma.pngreg_inputmux0_dma.png reg_inputmux0_timer.pngreg_inputmux0_timer.pngreg_inputmux0_timer.pngreg_inputmux0_timer.png reg_ctimer0.pngreg_ctimer0.pngreg_ctimer0.pngreg_ctimer0.png             MCXN Re: Timer triggers DMA transfer Hello @jabitbe2_jcplc  Could you please share your project with us? I would like to try to reproduce the issue and investigate it on my side. Thank you. Best Regards, Alice Re: Timer triggers DMA transfer Hello, Due to IP I cannot send you my whole project. However, I can give you a c file that contains my setup in a little application. The GPIO, DMA and TIMER configurations are the same I have on my side. The file is in attachment.
查看全文