S32k358 获得燃烧 您好， 请说明在与 AFE 通信时导致 MCD 损坏或烧毁的原因。 Re: S32k358 Getting Burn 你好@arun464、 在与外部模拟前端 (AFE) 通信时，MCU（例如 S32K358）可能损坏或出现故障的潜在原因有以下几种： 电压等级不匹配 如果 AFE 使用的逻辑电平（如 5 V）与 MCU 使用的逻辑电平（通常为 3.3 V）不同，则直接连接而不进行适当的电平转换可能会导致 MCU 引脚电压过高。 电源顺序不正确 如果 AFE 比 MCU 先上电（反之亦然），信号线可能会浮动或驱动意外电压，从而导致闩锁或损坏。 接地问题 较差的接地基准或接地回路会在设备之间产生电压差，从而导致通信线路上的电流涌动。 ESD 或 EMI 事件 缺乏适当的 ESD 保护或屏蔽会导致瞬态电压损坏 MCU I/O。 短路或接线错误 不正确的引脚映射或装配过程中的意外短路会导致永久性损坏。 I/O 线路电流过大 相互驱动输出（总线争用）或不正确的上拉/下拉配置会给引脚带来压力。 为了帮助我们进一步分析，请您分享一下： MCU-AFE 接口示意图（包括电源轨和信号线）。 AFE 部件号和使用的通信协议（SPI、I²C 等）。 故障发生前的任何观察条件（如开机期间、负载情况下）。 这将使我们能够提供更具体的保护和设计改进建议。 顺祝商祺！ 帕维尔

i.MX8Qを例に、gpioget/gpiosetでGPIO（libgpiod）を使用する方法 GPIO制御におけるgpiogetおよび「cat /sys/class/gpio」の違い。 gpioget : これは、 libgpiod ライブラリが提供するコマンドライン・ユーティリティです。最新のLinux GPIOキャラクタ・デバイス・インターフェース（ /dev/gpiochipN ）を介して、GPIOラインとやり取りするように設計されています。 /sys/class/gpio : これは、LinuxのGPIO制御のためのsysfsレガシー・インターフェースを指します。このインターフェースは、かつて広く使用されていましたが、Linuxカーネルバージョン6.0以降、 libgpiod キャラクタ・デバイス・インターフェースが採用され、正式に非推奨になりました。 以下は、i.MX8Q-MEK、L6.12.3 BSPでテストされたlibgpiodの例です。 デバイスツリーの設定： この例では、GPIO1-05およびGPIO1-06を使用します。GPIO pinctrlを「gpio_test」のような特定のグループ、または「gpio-keys」のようなドライバの下に置くことができます。 gpio_test: gpio-test { pinctrl-names = "default", "sleep"; pinctrl-0 = <&pinctrl_gpio_test_default>; pinctrl-1 = <&pinctrl_gpio_test_sleep>; status = "okay"; }; gpio-keys { compatible = "gpio-keys"; pinctrl-names = "default", "sleep"; pinctrl-0 = <&pinctrl_gpio_example_default>; pinctrl-1 = <&pinctrl_gpio_example_sleep>; key_wakeup2{ label = "wakeup_key"; gpios = <&lsio_gpio2 1 GPIO_ACTIVE_LOW>; linux,code = ; wakeup-source; }; pinctrl_gpio_test_default: gpiotestgrp_default { fsl,pins = < IMX8QM_LVDS0_I2C0_SDA_LSIO_GPIO1_IO07 0x06000061 IMX8QM_QSPI1A_DATA0_LSIO_GPIO4_IO26 0x06000041 IMX8QM_MIPI_CSI1_I2C0_SCL_LSIO_GPIO2_IO00 0x06000021 IMX8QM_LVDS0_I2C0_SCL_LSIO_GPIO1_IO06 0x06000021 >; }; pinctrl_gpio_test_sleep: gpiotestgrp_sleep { fsl,pins = < IMX8QM_LVDS0_I2C0_SDA_LSIO_GPIO1_IO07 0x07800061 IMX8QM_QSPI1A_DATA0_LSIO_GPIO4_IO26 0x07800041 IMX8QM_MIPI_CSI1_I2C0_SCL_LSIO_GPIO2_IO00 0x07800021 IMX8QM_LVDS0_I2C0_SCL_LSIO_GPIO1_IO06 0x07800021 >; }; pinctrl_gpio_example_default: gpioexamplegrp_default { fsl,pins = < IMX8QM_LVDS0_GPIO01_LSIO_GPIO1_IO05 0x06000021 IMX8QM_MIPI_CSI1_I2C0_SDA_LSIO_GPIO2_IO01 0x06000021 >; }; pinctrl_gpio_example_sleep: gpioexamplegrp_sleep { fsl,pins = < IMX8QM_LVDS0_GPIO01_LSIO_GPIO1_IO05 0x07800021 IMX8QM_MIPI_CSI1_I2C0_SDA_LSIO_GPIO2_IO01 0x07800021 >; }; GPIO機能をテストするためのカーネル・コマンド： gpiodetect および gpioinfo コマンド： root@imx8qmmek:~# gpiodetect gpiochip0 [5d080000.gpio] (32 lines) gpiochip1 [5d090000.gpio] (32 lines) gpiochip2 [5d0a0000.gpio] (32 lines) gpiochip3 [5d0b0000.gpio] (32 lines) gpiochip4 [5d0c0000.gpio] (32 lines) gpiochip5 [5d0d0000.gpio] (32 lines) gpiochip6 [5d0e0000.gpio] (32 lines) gpiochip7 [5d0f0000.gpio] (32 lines) root@imx8qmmek:~# gpioinfo -c 1 gpiochip1 - 32 lines: line 0: unnamed input line 1: unnamed input line 2: unnamed input line 3: unnamed input line 4: unnamed input line 5: unnamed input line 6: unnamed output line 7: unnamed output line 8: unnamed input line 9: unnamed input line 10: unnamed input line 11: unnamed input line 12: unnamed input line 13: unnamed output consumer=regulator-pcie line 14: unnamed input line 15: unnamed input line 16: unnamed input line 17: unnamed input line 18: unnamed input line 19: unnamed input line 20: unnamed input line 21: unnamed input line 22: unnamed input line 23: unnamed input line 24: unnamed input line 25: unnamed input line 26: unnamed input line 27: unnamed input line 28: unnamed input line 29: unnamed input line 30: unnamed input line 31: unnamed input GPIO1-05およびGPIO1-06が設定される前の現在のGPIO設定を表示するには、 cat /sys/kernel/debug/gpio を使用します。 root@imx8qmmek:~# cat /sys/kernel/debug/gpio gpiochip0: GPIOs 512-543, parent: platform/5d080000.gpio, 5d080000.gpio: gpio-526 ( |scl ) out lo gpio-527 ( |sda ) in lo gpiochip1: GPIOs 544-575, parent: platform/5d090000.gpio, 5d090000.gpio: gpio-557 ( |regulator-pcie ) out hi gpiochip2: GPIOs 576-607, parent: platform/5d0a0000.gpio, 5d0a0000.gpio: gpio-577 ( |wakeup_key ) in hi ACTIVE LOW gpiochip3: GPIOs 608-639, parent: platform/5d0b0000.gpio, 5d0b0000.gpio: gpio-618 ( |spi1 CS0 ) out hi ACTIVE LOW gpiochip4: GPIOs 640-671, parent: platform/5d0c0000.gpio, 5d0c0000.gpio: gpio-641 ( |enable ) out hi ACTIVE LOW gpio-643 ( |regulator-usbotg1-vb) out lo gpio-647 ( |usdhc2-vmmc ) out hi gpio-667 ( |enable ) out lo ACTIVE LOW gpio-668 ( |host-wake ) in hi ACTIVE LOW gpio-669 ( |PCIe reset ) out hi ACTIVE LOW gpiochip5: GPIOs 672-703, parent: platform/5d0d0000.gpio, 5d0d0000.gpio: gpio-673 ( |mux ) out hi gpio-693 ( |wp ) in lo gpio-694 ( |cd ) in lo ACTIVE LOW gpiochip6: GPIOs 704-735, parent: platform/5d0e0000.gpio, 5d0e0000.gpio: gpiochip7: GPIOs 736-767, parent: platform/5d0f0000.gpio, 5d0f0000.gpio: gpioset コマンドを使用してGPIO出力を設定します。また、GPIOの方向を変更することもできます（入力→出力）。 #set gpiochip1-5 and 1-6 root@imx8qmmek:~# gpioset -c gpiochip1 6=1 & [1] 700 root@imx8qmmek:~# gpioset -c gpiochip1 5=1 & [2] 702 上記のコマンドの変更点を cat /sys/kernel/debug/gpio および gpioinfo -c 1 で確認してください。 root@imx8qmmek:~# cat /sys/kernel/debug/gpio gpiochip0: GPIOs 512-543, parent: platform/5d080000.gpio, 5d080000.gpio: gpio-526 ( |scl ) out lo gpio-527 ( |sda ) in lo gpiochip1: GPIOs 544-575, parent: platform/5d090000.gpio, 5d090000.gpio: gpio-549 ( |gpioset ) out hi gpio-550 ( |gpioset ) out hi gpio-557 ( |regulator-pcie ) out hi gpiochip2: GPIOs 576-607, parent: platform/5d0a0000.gpio, 5d0a0000.gpio: gpio-577 ( |wakeup_key ) in hi ACTIVE LOW gpiochip3: GPIOs 608-639, parent: platform/5d0b0000.gpio, 5d0b0000.gpio: gpio-618 ( |spi1 CS0 ) out hi ACTIVE LOW gpiochip4: GPIOs 640-671, parent: platform/5d0c0000.gpio, 5d0c0000.gpio: gpio-641 ( |enable ) out hi ACTIVE LOW gpio-643 ( |regulator-usbotg1-vb) out lo gpio-647 ( |usdhc2-vmmc ) out hi gpio-667 ( |enable ) out lo ACTIVE LOW gpio-668 ( |host-wake ) in hi ACTIVE LOW gpio-669 ( |PCIe reset ) out hi ACTIVE LOW gpiochip5: GPIOs 672-703, parent: platform/5d0d0000.gpio, 5d0d0000.gpio: gpio-673 ( |mux ) out hi gpio-693 ( |wp ) in lo gpio-694 ( |cd ) in lo ACTIVE LOW gpiochip6: GPIOs 704-735, parent: platform/5d0e0000.gpio, 5d0e0000.gpio: gpiochip7: GPIOs 736-767, parent: platform/5d0f0000.gpio, 5d0f0000.gpio: root@imx8qmmek:~# gpioinfo -c 1 gpiochip1 - 32 lines: line 0: unnamed input line 1: unnamed input line 2: unnamed input line 3: unnamed input line 4: unnamed input line 5: unnamed output consumer=gpioset line 6: unnamed output consumer=gpioset line 7: unnamed output line 8: unnamed input line 9: unnamed input line 10: unnamed input line 11: unnamed input line 12: unnamed input line 13: unnamed output consumer=regulator-pcie   レガシーGPIO SYSFS（L6カーネル以上ではデフォルトで無効）を有効にする方法 このコミットのコメントを参照してください。 https://github.com/nxp-imx/linux-imx/commit/3b4feb21158f873269ff3fbe2fe8d23a88d64b24 commit 3b4feb21158f873269ff3fbe2fe8d23a88d64b24 Author: Linus Walleij Date: Tue Nov 10 15:27:24 2020 +0100 gpio: sysfs: Enforce character device If users select sysfs support they get the character device as well so that end-users cannot complain that they "only have sysfs on my system". They should have the character device at all times. If someone is in so dire need of stripping out the character device while still enabling the sysfs ABI they can very well patch the kernel. Also only show this obsolete option to expert users. Signed-off-by: Linus Walleij Link: <> diff --git a/drivers/gpio/Kconfig b/drivers/gpio/Kconfig index 5d4de5cd6759..4dd566f7ea39 100644 --- a/drivers/gpio/Kconfig +++ b/drivers/gpio/Kconfig @@ -59,8 +59,9 @@ config DEBUG_GPIO that are most common when setting up new platforms or boards. config GPIO_SYSFS - bool "/sys/class/gpio/... (sysfs interface)" + bool "/sys/class/gpio/... (sysfs interface)" if EXPERT depends on SYSFS + select GPIO_CDEV # We need to encourage the new ABI help Say Y here to add the legacy sysfs interface for GPIOs. パッチから、GPIO_SYSFSを有効にするための最良の方法は、CONFIG_EXPERT= y、次に、CONFIG_GPIO_SYSFS= Yを有効にします。パッチを元に戻す必要はありません。 SYSFSは、LinuxのGPIO制御のためのレガシー・インターフェースです。このインターフェースは、かつて広く使用されていましたが、Linuxカーネルバージョン6.0以降、libgpiodキャラクタ・デバイス・インターフェースが採用され、正式に非推奨になりました。 i.MX Processors

S32K3 的 CAN 采样点测试值太小的问题 你好，恩智浦 在使用 S32K311 进行开发时，选择了 16 MHz 的外部晶振。配置 CANFD 时，CAN 时钟源使用 60 MHz 的 AIPS_PLAT_CLK。为数据字段配置了 80% 的采样点，并启用 TDC。但是，在CANOE中实际测得的采样点只能达到72％。 在其他型号（如 S32K312 和 S32K342）的测试中也出现了这个问题。 以下是我们设置采样点和测试数据的配置之一。我们将采样点配置为 76% ，但实际测试结果为 67% 。 wuxianlong_0-1764121103863.png wuxianlong_1-1764121141564.png 谨致问候， xianlong Re: Problem of the CAN sampling point test value being too small for S32K3 你好@武仙龙 请与我分享您的项目，我会花时间进行测试。 Re: Problem of the CAN sampling point test value being too small for S32K3 你好，@Senlent 我们修改了多种配置。在 S32K3 配置为 80% 的条件下，CANoe 测试的最佳结果是 72% ，谢谢 xianlong Re: Problem of the CAN sampling point test value being too small for S32K3 你好@武仙龙 对于 CAN FD 数据阶段 最新必须在 CANoe 中设置可能的最新采样点。然后，VH6501 发送帧并 延长然后 VH6501 发送帧，并在每个间隔后将各个比特位延长一个刻度。 这似乎是 VH6501 的配置问题。您可以尝试将此处的参数修改为 70%, 76.667%, 和 80% ，然后再次测试。 Senlent_0-1764124913617.png Re: Problem of the CAN sampling point test value being too small for S32K3 你好，@Senlent 我们咨询了几位经验丰富的工程师。他们介绍说，S32K1 和 K3 的小采样点测试也存在问题，这个问题可能与 MCU 关系不大。使用 CANoe 进行测试时，测试结果都偏低。他们建议，在 80% 的实际测试要求下，可以适当增加为 S32K3 配置的采样点。您可以使用任何恩智浦演示程序进行测试，这种现象应该是可以重现的。 敬上， xianlong Re: Problem of the CAN sampling point test value being too small for S32K3 你好@武仙龙 客户的测试可能存在缺陷，请相信自己的测试。 我将花一些时间进行一些测试，但这不是我的优先事项，可能需要几个月的时间。 天内给您答复。 Re: Problem of the CAN sampling point test value being too small for S32K3 你好@武仙龙 这仍然应该是测试问题，而不是 MCU 引起的。 不过，我会花一些时间做一些简单的测试。我可能会使用示波器直接进行测试，这应该是最精确的测量方法。 Re: Problem of the CAN sampling point test value being too small for S32K3 您好，@Senlent 如果您有更有说服力的结果，也请与我们分享。 我们使用了其他一些仪器进行测试，得到的采样点与我们在设置中预期的比较接近。不过，对于客户来说，CANoe 的行业认可度非常高。 敬上， xianlong Re: Problem of the CAN sampling point test value being too small for S32K3 好的 Re: Problem of the CAN sampling point test value being too small for S32K3 你好@武仙龙 很抱歉，我不能进行这项测试。 我没有合适的干扰设备来进行测试，而 FLEXCAN 报告中的测试结果已经证明测试通过。 我可以私下把相关证明发给你。 Re: Problem of the CAN sampling point test value being too small for S32K3 非常感谢。

Are you having trouble implementing AI/ML into your embedded devices? What can NXP's AI/ML solution, eIQ, do for you? (Japanese blog) Introduction Are you having trouble implementing AI/ML into your embedded devices? (From here on, AI/ML will be abbreviated as AI) Although there are ideas for incorporating AI into your company's products, there are likely to be some challenges, such as: ・Challenge 1: "I can't imagine to what extent AI/ML can be achieved with embedded devices." ・Challenge 2: "I don't know where to start." "I'm concerned about the cost of development tools and learning costs." ・Challenge 3: "I developed the AI components on a PC, but I'm worried about whether I can port it to embedded devices." ・Challenge 4: "I'm interested in the recently popular generative AI, LLM, but I'm not sure if it can be realized on embedded devices." In this article, we will introduce the benefits of NXP's AI solution, eIQ, in addressing these anticipated challenges ! What is eIQ? YuseiUegama_1-1742539639294.png  Figure 1: eIQ Overview As shown in Figure 1, the eIQ ® ML software development environment is comprised of the software libraries and AI model development environment required to run AI applications on NXP's MCUs (microcontrollers) and MPUs (processors), and is provided free of charge . Issue 1: "I can't imagine how much AI/ML can be achieved with embedded devices." YuseiUegama_1-1742030219504.png  Figure 2: AI hardware portfolio NXP is a semiconductor vendor with a wide portfolio, ranging from extremely lightweight microcontrollers equipped with the Cortex-M series, a CPU suitable for AI, to processors equipped with the multi-core Cortex-A series, as well as an AI accelerator NPU. YuseiUegama_0-1742539273914.png  Figure 3: Go point / Application Code Hub   Various AI-related demos for various MCUs/MPUs are available at the links below. By checking the details of these demos, you can get an idea of how much AI processing is possible with each grade of MCU/MPU. ・MCU demo Application Code Hub | NXP Semiconductors ・MPU demo GoPoint for i.MX Applications Processors | NXP Semiconductors Additionally, the following page, modelzoo, has published various models converted for NXP devices along with evaluation data. By checking this page, you can get an idea of how much processing time will be required for each type of processing . modelzoo: GitHub - NXP/eiq-model-zoo: A collection of machine learning models for vision optimized for NXP products YuseiUegama_2-1742540889400.png  Figure 4: Model Zoo Issue 2: "I don't know where to start" "I'm concerned about the cost of development tools and learning costs" YuseiUegama_3-1742541820295.png  Figure 5: Model Convert The free eIQ Toolkit allows you to develop AI models using GUI operations from time-series data/image data from sensors you have prepared, without any complicated setup. By combining it with the various sample software mentioned above, you can start developing and evaluating embedded AI without incurring significant learning costs for AI tools. ・Time series model development tool (eIQ Time Series Studio) YuseiUegama_12-1742033241762.png Figure 6: eIQ Time Series Studio Overview 　　        YuseiUegama_11-1742032955712.png Figure 7: eIQ TSS training screen Using eIQ Time Series Studio (TSS), you can develop machine learning models that perform anomaly detection, classification, and regression (prediction) using a GUI. End-to-end development functionality reduces the cost of developing time-series AI models for edge devices. Input values from various sensors can be used as training data, making it useful for introducing AI to a variety of devices, as shown below. YuseiUegama_13-1742033263716.png  Figure 8: eIQ Time Series Studio usage example Click here for "eIQ Time Series Studio (time series model development tool) Overview and Usage " ・Image processing model development tool (eIQ Portal) YuseiUegama_2-1742030234032.png  Figure 9: eIQ image processing model development function Using the image processing model development function of eIQ Toolkit, you can develop deep learning-based object detection/image classification models using a GUI.It offers a complete set of functions, including an augmentation function that augments the training data by processing images, training with specified hyperparameters, exporting in a state optimized for NXP MCU/MPU, and testing the developed model.   YuseiUegama_7-1742031366382.png Figure 10: Overview of eIQ Model Water Marking Technology Additionally, the eIQ model watermarking technology function helps protect your models by providing a way to prove whether your image processing models have been illegally copied. For details, please refer to the link below and the eIQ_Toolkit_UG.pdf included in the eIQ Toolkit. eIQ ® Model Watermark Technology | NXP Semiconductors   Issue 3: "I developed the AI components on a PC, but I'm worried about whether I can port it to embedded devices." ・eIQ Portal Model Convert function   YuseiUegama_0-1743064095765.png   Figure 11: eIQ Convert function overview   eIQ not only has a model development function, but also has a function to optimize users' own models for NXP MCUs/MPUs. During conversion, it is possible to specify options such as quantization format and per channel/per tensor, and it is configured so that assets built in a PC or rich SoC- based evaluation environment can be smoothly reused for NXP 's MCUs/MPUs suitable for embedded use in product development. ・Nvidia TAO Tool Extension   YuseiUegama_6-1742031229248.png Figure 12: Nvidia Tao Toolkit Extension Overview   NXP is the first semiconductor vendor to directly integrate the NVIDIA TAO Toolkit API into its eIQ machine learning development environment, an AI enablement tool, enabling the deployment of NVIDIA pre-trained AI models on NXP edge processing devices. For details, please refer to the article below and the eIQ_Toolkit_UG.pdf included in the eIQ Toolkit. NXP Collaborates with NVIDIA to Accelerate AI Adoption by Making TAO Toolkit Available on NXP Edge Devices | NXP Semiconductors Issue 4: "I'm interested in the recently popular generative AI, LLM, but I'm not sure if it can be realized on embedded devices." ・LLM Solutions/GenAI Flow (Pre-release)   YuseiUegama_4-1742030425113.png Figure 13: LLM Pipeline NXP is one of the industry's first companies to offer an embedded generative AI/LLM solution called Gen AI Flow. For detailed implementation instructions, please refer to the article " [Getting Started] i.MX 95: LLM_RAG Implementation Hands-on - eIQ Gen AI Flow - ". ------- [Added 4/7/2025] The first revision of eIQ genAI Flow was released in the BSP update for Q1 2025. Please see below for details. GitHub - nxp-appcodehub/dm-eiq-genai-flow-demonstrator: The eIQ GenAI Flow Demonstrator is a Conversational AI Pipeline application designed for NXP i.MX95 devices. ------ This can be achieved by providing an environment incorporating RAG (Figure 14), providing an environment that combines sufficient practicality and security for embedded devices.   YuseiUegama_14-1742034605915.png Figure 14: RAG Overview   *LLM: Large Language Model *RAG: Retrieval Augmented Generation LLM support enables embedded devices to provide more intuitive, conversational user experiences, from smart home devices that support voice commands to industrial equipment that can be controlled with natural language, to in-vehicle infotainment systems that allow users to command and operate in-vehicle functions through hands-free, two-way conversation. Please also refer to the following white papers: https://www.nxp.jp/webapp/Download?colCode=GEN-AI-RAG-WHITEPAPER   summary NXP's eIQ provides the industry's highest level of functionality required for edge AI development, as shown below, reducing customers' AI implementation and development costs. ・We provide a free environment for developing time-series AI and image processing models using a GUI. - Model conversion function and collaboration with NvidiaTool allow for smooth migration from evaluation environments such as PCs ・By utilizing GenAI Flow , you can respond to the latest trend , generative AI (LLM) . ----- -This article is based on information current as of the time of writing (September 25, 2025). ========================= We are currently unable to respond to comments in the "Comment" section of this post. We apologize for the inconvenience, but when making inquiries, please refer to `` Technical Questions to NXP - How to Contact Us( Japanese Blog) ''. (If you are already an NXP distributor or have a relationship with NXP, you may ask the person in charge directly.) We will introduce the benefits of using NXP's AI/ML solution eIQ to address the challenges of introducing AI/ML to embedded devices. - Plan to release LLM+RAG solution -Developed time series AI and image processing AI models -Convert function allows smooth migration of existing AI/ML assets i.MX RT Processors i.MX Processors introduction MCX SW | Downloads Technology Focus Japanese blog

[Getting Started] Running the i.MX 93 Cortex-M SDK Sample Code - [Part 3] Automatically Starting the M Core with a Bootloader (Japanese Blog) This three-part series provides hands-on instructions on how to build and run SDK sample code for the Cortex-M33 core in the NXP i.MX 93 applications processor. In this article (Part 3), we will introduce the procedure for automatically starting the M Core using a bootloader as a way to automatically start a pre-built M Core image on an evaluation board. [Part 1 ] Building a development environment and M core image [Part 2] M-core execution using U-Boot and remoteproc [ Part 3] Automatic startup of M-core using bootloader (this article) Contents of the 3rd session 4. Automatic startup of M-core by bootloader 4.1 Single boot 4.2 Low Power Boot 4. Automatic startup of M-core by bootloader   This procedure assumes that imx-boot has already been built in Yocto.   To make the M33 boot automatically, you need to build a bootloader that includes the M core image . Therefore, copy the M core image to the imx-boot directory as follows:   $ cd ~/FRDM-93/6.6.36-2.1.0/frdm-imx93/tmp/work/imx93frdm-poky-linux/imx-boot/1.0/git $ cp ディレクトリ>/boards/mcimx93evk/demo_apps/power_mode_switch/armgcc/debug/power_mode_switch_rtos_imx93.bin iMX93/m33_image.bin   *Replace with the actual path.   You will need to create a boot loader suitable for each of the following two boot methods. The following explains how to build and write each. 4.1 Single boot: Normal boot mode ( starting from Cortex-A55 ROM) 4.2 Low-power boot: Starting from low-power state (starting from Cortex-M33 ROM)     4.1 Single boot   In a single boot, the Cortex-A55 ROM loads all containers and images, then jumps to the A55's firmware (FW).   If the container contains a Cortex-M33 firmware image, the Cortex-A55 ROM first loads the Cortex-M33 firmware image, places it in shared RAM (the Cortex-M33 TCM), and requests the EdgeLock Secure Enclave to verify the image. It then writes the CM33 firmware entry point address to the SRC GPR19 register, launches the CM33 core, and continues the A55 ROM boot process. For details, see "9.6.5 Single Boot Flow (Cortex-A55)" in the i.MX 93 Applications Processor Reference Manual .   ①Build the bootloader Applied build scripts flash_singleboot_m33: $(MKIMG) $(AHAB_IMG) u-boot-atf-container.img $(MCU_IMG) $(SPL_A55_IMG) ./$(MKIMG) -soc IMX9 -append $(AHAB_IMG) -c -m33 $(MCU_IMG) 0 $(MCU_TCM_ADDR) $(MCU_TCM_ADDR_ACORE_VIEW) \ -ap $(SPL_A55_IMG) a55 $(SPL_LOAD_ADDR) -out flash.bin $(call append_container,u-boot-atf-container.img,1) Build Procedure $ make SOC=iMX93 flash_singleboot_m33 $ cd iMX93 $ cp flash.bin flash_frdm_singleboot_m33.bin m33_singleboot.png   ②Writing to SD card   If you use uuu: Change BOOT_MODE to Cortex-A55 serial downloader[1000] and run the following: serial_downloader.png $ sudo uuu -b sd uuu_singleboot.png Using the dd command This is a method to write an image directly from the host PC to the SD card. Connect the target SD card to the host PC using an SD card reader/writer. $ sudo dd if=flash_frdm_singleboot_m33.bin of=/dev/sd[x] bs=1k seek=32 conv=fsync dev/sd[x] is the device name of the SD card. <参考記事> How to build a Linux BSP and write the generated image to the target board ③ Check the startup on the console For SD card boot, change BOOT_MODE to Cortex-A55 USDHC2 4-bit SD3.0[1100]. A_SD_boot.png Turn on the EVK power and if you can see the following output on the PC console (teraterm/minicom, etc.), the setup was successful. Verify that the console display looks like this: A55 Console: single_boot_A.png M33 Console: single_boot_M.png   4.2 Low Power Boot In Low Power Boot (LPB), the Cortex-A55 core is asleep, so only the Cortex-M33 is running after POR (Power on Reset). The Cortex-M33 ROM loads the container and image, then jumps to the CM33 FW. For details, see " 9.6.6 Low Power Boot Flow (Cortex-M33) " in the i.MX 93 Applications Processor Reference Manual .   ①Build the bootloader Applied build scripts flash_lpboot: $(MKIMG) $(AHAB_IMG) $(MCU_IMG) ./$(MKIMG) -soc IMX9 -append $(AHAB_IMG) -c \ -m33 $(MCU_IMG) 0 $(MCU_TCM_ADDR) -out flash.bin   Build Procedure $ make SOC=iMX93 flash_lpboot $ cd iMX93 $ cp flash.bin flash_frdm_lpboot.bin m33_lpboot.png   ②Writing to SD card   Posted by uuu Change BOOT_MODE to Cortex-A55 serial downloader[1000] and run the following: serial_downloader.png $ sudo uuu -b sd uuu_lpboot.png Writing with the dd command This is a method to write an image directly from the host PC to the SD card. Connect the target SD card to the host PC using an SD card reader/writer. $ sudo dd if=flash_frdm_lpboot.bin of=/dev/sd[x] bs=1k seek=32 conv=fsync dev/sd[x] is the device name of the SD card. ③Consider starting up For SD card boot, change BOOT_MODE to Cortex-A55 USDHC2 4-bit SD3.0[1100]. A_SD_boot.png Turn on the EVK power and check that the boot log is displayed on the PC console (teraterm/minicom, etc.). Verify that the console display looks like this: A55 Console: Nothing is displayed M33 Console: single_boot_M.png In this article, we explained two configurations for automatically booting the M core using the bootloader : Single Boot and Low Power Boot. ○ This time : [Part 3] Automatic startup of M-core by boot loader (this article) Previous article : [Part 2] M-core execution using U-Boot and remoteproc ←← Previous article : 【Part 1】Building a development environment and M core image     ========================= We are currently unable to respond to comments in the " Comment " section of this post . We apologize for the inconvenience, but when making inquiries, please refer to " How to contact NXP with technical questions ( Japanese blog ) " . (If you are already an NXP distributor or have a relationship with NXP , you may ask the person in charge directly.) This series will cover three hands-on articles that explain how to build and run SDK sample code for the Cortex-M33 core in i.MX 93 using the low-cost, compact development board, the FRDM i.MX 93 Development Board . [Part 1] Building a development environment and M core image [Part 2] M-core execution using U-Boot and remoteproc [Part 3] Automatic startup of M-core using bootloader (this article) i.MX Processors Japanese blog

开源漏洞和商业使用文档查询 队员们好 我们的客户审查了 MCAL 代码（RTD 3.0.0P01）为该项目使用名为 Black Duck 的开源验证工具。结果，他们发现了 MCAL 中的一些似乎使用开源元器件的文件，如所附文件所示。 有人能对此发表评论吗？有报告吗？ 据我所知，RTD 采用的是恩智浦专有许可证，没有开放源码软件许可证。 顺祝商祺！ 丹尼尔 RTD Re: Open-Source Vulnerabilities and Commercial Usage Documentation Inquiry @danielmartynek 开发团队回复： 我检查了恩智浦社区网站上添加的文件，其中还有一些条目需要确认。也就是说，客户确实使用BlackDuck工具扫描了版本代码包，并生成了调查结果报告。 BlackDuck 工具能找到与我们现有代码和可能公开的代码相匹配的代码片段。这并不意味着任何匹配都是真实的，也不意味着代码是以某种方式窃取的。因此，该工具需要实际人员来分析结果，并根据需要确认或忽略结果。 在 RTD 中，我们很少使用开放源代码，除非有绝对必要，而且在使用时，我们一定会明确说明，并确保其符合恩智浦的许可证。   当 S32K3 RTD 3.0.0P01 版本于 2023 年 3 月 31 日，我们仍在使用 BlackDuck Protex，这是同一家供应商的旧工具，但搜索能力不如新工具。当时我们提交了一份 SCR 报告，其中列出了所有包含的元器件（附在本电子邮件中）。 附上 SCR 文件（SBOM 格式的前身，已在安装程序旁边提供）。它提到了所使用的元器件和许可证。如果调查仍在继续，我们将需要获取该版本并再次对其进行扫描，但要使用新的BlackDuck工具并为其提供新的报告（本质上是重做发布时已经完成的工作——扫描代码，提取每行代码，看看是否有任何问题）。

RW612ローミング設定 親愛なるコミュニティの皆さん、ローミング設定についていくつか質問があります。私はwifi-wpa-supplicantの例を実行しており、ネットワークに接続しているときにローミング(wlan_set_roaming(1、70))を有効にしています。rssiが70を下回り、バックグラウンドスキャンの代わりに通常のスキャンを開始すると、低rssiイベントがトリガーされることに気付きました。ただし、wpa_supplicantを無効にすると、通常のスキャンではなくバックグラウンドスキャンが実行されます。なぜ違いがあるのですか? WPA_supplicantバックグラウンドスキャン(CONFIG_BGSCAN)をサポートしていますが、それ(bgscan.c)は、サンプルプログラムから削除されたように見えます。これには何か理由がありますか? 私の現在の設定では、RSSIが特定のしきい値を下回ったときにのみローミングが開始されます。より強力なアクセスポイントを検出したときにローミングを開始するようにスケジュールスキャンを設定するにはどうすればよいですか? 多くの感謝と敬意 日時:RW612ローミング設定 SDK のバージョンは 24_12_00 です

imx8mp アプリ実行時に m4 を停止 imx8mp の A53 コアでユーザー アプリケーションを実行しながら、M4 コアで実行中のプログラムを確実に停止するにはどうすればよいですか?再起動後に M4 コアが自動的に再起動するため、デバイス ツリーやその他の設定を変更せずに特定のテストを実行する必要があります。これにより、テストを行っていないときでも、M4コアは正常に動作し続けることができます。

如何为 QorlQ 下载 QCVS？ 尊敬的经理， 我正在使用 T2080 QorlQ CPU 并想要创建 RCW 文件。 我知道可以使用 QCVS 或 CodeWarrior Develpment Studio 制作 RCW 文件。 我安装了 CodeWarrior ver 10.5.1，但找不到 QCVS。 问题。 1.请告诉我如何下载QCVS？ （我使用的是 Windows 10，64 位） 2.如何使用Codewarrior制作RCW？ 此致 大津 回复：如何为 QorlQ 下载 QCVS？ 请重新安装 PA 10.5.1 的 CodeWarrior，然后在其上安装 QCVS。 请在新的工作区中打开 CodeWarrior，然后安装 QCVS。 如果您的问题仍然存在，请在新线程中解决。 回复：如何为 QorlQ 下载 QCVS？ 感谢您的回复。 回复：如何为 QorlQ 下载 QCVS？ 请从以下链接下载 QCVS for PA 4.5 安装文件。 https://support.nxp.com/s/case/500Tg00000FpCkuIAF/community-how-can-i-download-qcvs-for-qorlq?language=en_US 请先安装适用于 PA 10.5.1 的 CodeWarrior，然后打开 CodeWarrior IDE 并从帮助->安装新软件->添加->存档安装适用于 PA 4.5 的 QCVS。 请从文件->新建->QorIQ 配置项目创建一个 QCVS PBL 项目，然后双击组件下的“PBL:PBL”编辑属性面板，从项目->生成处理器专家代码生成二进制文件并在项目中的 Generated_Code 下获取 PBL.bin。

如何构建示例项目的版本 — S32K1 AUTOSAR 您好，NXP团队， 我目前正在使用 S32K1 AUTOSAR RTD 2.0.0 示例项目。 我创建了一个 GPIO_DIO_LP_example_s32K118 项目并成功构建了 Debug_Flash 版本 。 不过，该示例项目默认情况下似乎只支持在调试模式下构建。 你能告诉我如何配置项目来构建发布版本吗？ 感谢您的支持！ Re: How to Build Release Version of Example Project – S32K1 AUTOSAR 你好，彼得斯 谢谢您的建议。 Re: How to Build Release Version of Example Project – S32K1 AUTOSAR 您好， 你可以进入项目的属性并添加新的版本配置 PetrS_0-1753267132040.png 输入新名称并从现有调试配置中复制 PetrS_4-1753267328511.png 最后删除调试标记 PetrS_3-1753267260950.png 然后应用并版本 BR, Petr

S32K358 HSE 固件不稳定 您好， 我们在安全启动配置方面遇到了问题。 1.将 BOOT_SEQ 设置为 1 后，0x400000 处的值为 1，FSR 正常报告 0x0B600000 HaiHoangSoftware_0-1753257384760.png HaiHoangSoftware_1-1753257440958.png 2。安装 SMR 并 RESET 后，我附上了调试器和 BOOT_SEQ 返回 0 和 FSR 报告 0x00000000 这是异常 HaiHoangSoftware_2-1753258163407.png HaiHoangSoftware_3-1753258222524.png 我执行脚本是为了进行 HSE 握手并 RESET 目标板 2/3 次，FSR 值为 0x0f600000 这很正常。 这意味着 HSE 仍然存在，并在工作，但不稳定 有什么原因吗？ Re: S32K358 HSE firmware unstable 我发现在配置SMR之后，必须使用功能RESET而不是破坏性RESET。更改为功能 RESET 后，HSE 固件运行良好。 我们可以结束这个话题了。 https://community.nxp.com/t5/S32K/s32k3-hse-basic-secure-boot-protect-problem/m-p/1943667 HaiHoangSoftware_0-1753954706382.png Re: S32K358 HSE firmware unstable 感谢您对我的支持。 Re: S32K358 HSE firmware unstable 您能否与分配给您的恩智浦 FAE 讨论这个问题？或在此创建新票据： https://support.nxp.com/s/?language=en_US ......并将其转发给他们。谢谢。 Re: S32K358 HSE firmware unstable 您好， 我们的应用程序不会将 BOOT_SEQ 改为 0。 我们确实在多个板上进行了测试，但只有 1/2 个板出现了这个问题。 下面是 GPR 寄存器的值 HaiHoangSoftware_0-1753426558530.png GSR 值为 0 HaiHoangSoftware_1-1753426610399.png Re: S32K358 HSE firmware unstable 你好@HaiHoangSoftware 如果即使在 RESET 后大约 1 秒后，FSR 寄存器仍保持 0x00000000，则表示 HSE 固件根本没有启动。在 GSR 注册表中可以看到什么？是否设置了第 0 位？在 HSE GPR 寄存器 0x4039_C028 中可以看到什么？ HSE FW 或 SBAF 不应该这样做。你的申请不是改变了这一点吗？ 问候， Lukas

IMX8QM 未使用的电源和信号绑带 您好， 我们正在为 IMX8QM 处理器设计定制板。本项目中有一些未使用的硬件模块，如 HDMI、LVDS、MIPI-CSI、MIPI-DSI、PCIe 等。我们要确保未使用的电源和信号绑扎。 例如，根据 IMX8HWDG 表 47，如果不使用HDMI-RX，下面给出的电源引脚必须接地。 VDD_HDMI_RX0_1P8 ---> GND VDD_HDMI_RX0_LDO0_1P0_CAP ---> GND VDD_HDMI_RX0_LDO1_1P0_CAP ---> GND vdd_hdmi_rx0_vh_rx_3p3 ---> gnd 查看表 48，如果不使用 HDMI-RX，信号引脚的连接方式如下： HDMI_RX0_ARC_P/N ---> 保持未连接状态 HDMI_RX0_CEC ---> 保持未连接状态 HDMI_RX0_HPD ---> 保持未连接状态 HDMI_RX0_MON_5V ---> 不连接 HDMI_RX0_CLK_P/N ---> GND HDMI_RX0_DATAx_P/N ---> GND HDMI_RX0_REXT ---> GND HDMI-RX 块没有问题。 不过，LVDS和 MIPI-CSI 或 MIPI-DSI 块有些令人困惑。根据表 47，LVDS电源引脚必须用 10kΩ 电阻器连接至 GND。 VDD_LVDS0_1P0 ---> 10 kΩ 至地面 VDD_LVDS0_1P8 ---> 10 kΩ 至地面 VDD_LVDS1_1P0 ---> 10 kΩ 至地面 VDD_LVDS1_1P8 ---> 10 kΩ 至地面 在硬件设计指南第 78 页中有一项关于对地 10 kΩ 建议的说明： 所有球可作为一组通过一个 10 kΩ 电阻器连接并拉低至地，或作为多组（根据球图位置）通过多个 10 kΩ 电阻器连接并拉低至地。如果相关电源没有供电，信号球可以不连接。 问题 1：根据上述解释，我们将 VDD_LVDS0_1P0（球 AV36）和 VDD_LVDS1_1P0（球 AW35）短路，并只用一个 10k 电阻与地相连。数据表显示，这些电源引脚属于第 1 组（同一组）。这样做安全吗？我在下面附上了一张图片。 image.png 表 48 中另有 LVDS 块未使用信号引脚的说明： 所有球可作为一组通过一个 10 kΩ 电阻器连接并拉低至地，或作为多组（根据球图位置）通过多个 10 kΩ 电阻器连接并拉低至地。此解决方案仅在与每个 I/O 组关联的所有功率域均已断开或接地时才适用。如果某些功能域仍处于供电状态，则落入这些功能域的未使用的 I/O 必须保持浮空或单独接地，每个信号都通过自己的 10kΩ 电阻器。 未使用的电源引脚中指出，对于 LVDS，未使用的无电源硬件模块信号引脚可以不连接。但上面的说明没有提到在不提供电源的情况下不连接信号引脚的任何信息。 问题 2：如果我们将 LVDS 电源引脚 10K 与地相连，不连接 LVDS 信号引脚是否安全？我在下面附上了一张图片。 ibocakir_06_0-1753262512046.png 问题 3：我只举了一个 LVDS 的例子。我可以将这些线路应用于 MIPI-CSI 和 MIPI-DSI 块吗？ 需要您帮助完成该项目的硬件设计。 先行致谢。 易卜拉欣 i.MX8 i.MX 8 系列 | i.MX 8QuadMax (8QM) | 8QuadPlus Re: IMX8QM Unused Power and Signal Strapping 感谢您的答复。我们将像下面这样布线： ibocakir_06_0-1754221515993.png 要为每条线路布线并为每组线路放置一个电阻器是很困难的。无论如何，哪种方法更安全，我们都必须这样做。 再次感谢。 易卜拉欣 Re: IMX8QM Unused Power and Signal Strapping 你好 1.是的，它是安全的。 2.不需要，每个组或信号都需要用一个 10k 电阻器连接到地。 3.是的，LVDS 和 MIPI 信号的指导原则类似。 顺祝商祺！

LPC55xx：启用柔性通信接口 USART CMSIS 的时钟源 你好 运行 MCUXpresso IDE 25.06 和用于 LPC5536 的 SDK 25.06。我使用配置工具来配置通过"新项目向导" 创建的新项目的硬件接口。 我首先使用时钟 工具将 CPU 时钟配置为 100 MHz。 接下来，我使用外设工具将 Flexcom0 配置为 USART（CMSIS 通用驱动程序）。当我添加该接口时，配置页面正确显示了一个错误："clock source is not configured" 。 它还快速提示我可以启用 FXCOM0 时钟： danielholala_0-1754310083584.png 我选择"启用 FXCOM0 时钟" ，然后错误指示灯就消失了。 我点击"更新代码" 。然后关闭 "外设 "窗口，返回 "显影 "视图。 现在我打开 Clocks Tool（时钟工具），以更改 FXCOM0 时钟的路由。 可以看到"FXCOMCLK0" 时钟已启用： danielholala_1-1754313214496.png 在这里，我将 FCCCLKSEL0 从"main_clk" 改为"system_pll_divided_clock。这将禁用 FXCOMCLK0。 danielholala_2-1754313407176.png 点击"更新代码" 后，我再次打开外设工具。 在那里，我看到了与之前相同的错误指示器，即断言 Flexcom0 时钟未配置（正确）。 现在，我再次使用之前的"快速修复" ，让外设工具为我启用时钟。 我打开时钟工具，发现时钟路径上的一些元器件现在已启用，但以前曾被禁用： danielholala_3-1754313896562.png 和以前一样，我不想使用"main_clk" 的时钟路由，而是使用"pll_clk_div" 的时钟路由。 当切换到"pll_clk_div" 时，FXCOMCLK0 会再次禁用。Arrrgghh. 我到此为止。这显然不是将时钟路由到硬件接口的有效工作流程。在不同的配置工具之间来回切换需要太多的麻烦。 因此，我从振荡器开始为时钟布线。这在我按下 PLLDIV 之前一直有效。 danielholala_4-1754314347373.png 该元素已禁用，我不知道如何启用它。我尝试双击它、名称、分频器、" 处于非活动状态的 " 文本，但无济于事。 最后，我右键单击元素，选择"编辑设置：PLLDIV" 。在这里，我尝试输入"PLLDIV Frequency" ，但弹出的错误窗口称该元素已禁用。我绝望地点击了 " 暂停分频器计数器 " 然后选择了 " 启用分频器计数器 "。 你能相信吗？🤷‍♂️ 时钟工具在这方面确实很不方便，也不直观。它应该提供 " 快速修复 " 以轻松启用任何元器件。这将很有帮助。 Re: LPC55xx: enable clock source for flexcomm interface USART CMSIS 你好@marek_neuzil、 真聪明非常感谢你花时间写出如此详细和全面的回答。我非常欣赏你的深入研究。 在我的下一个项目中，我一定会尝试你描述的步骤。 致以最诚挚的问候， Daniel Re: LPC55xx: enable clock source for flexcomm interface USART CMSIS 你好@danielholala、 我检查了您的使用案例和您报告的问题。外设工具中提供的启用 FXCOM0 时钟功能只是时钟工具的快捷方式。时钟工具为时钟图中的每个电平输出提供相同的功能： marek_neuzil_13-1755261021160.png 您的用例可以在时钟工具中处理，无需切换工具。每个电平输出的快捷菜单都包含 “启用” 命令。此功能只是通过启用时钟路径上的时钟门、分频器和其他元件来启用时钟。您的特定要求必须通过手动选择时钟源和选择 PLL 模式、配置外部时钟源（还必须根据板的连接手动指定外部时钟源/晶体）来处理。 例如，如果您想使用启用 FXCOM0 时钟命令，可以这样做： 选择 FCCLKSEL0 的main_clk时，选择系统 PLL 分频 ，然后点击启用 FXCOM0 时钟。 marek_neuzil_1-1755260860701.png 然后选择main_clk（因为这是 FRGCLKSEL0 的唯一有效时钟源），然后必须选择pll_clk_div ，因为要使用 PLL 输出。 再次处理启用 FXCOM0 时钟命令时，请参阅下文： marek_neuzil_2-1755260860732.png PLLDIV 分频器已启用： marek_neuzil_3-1755260860738.png 请注意，PLL 本身不使用，PLL 被旁路，因为 PLL 未配置。它提供两种功能模式和其他必须指定的设置。 marek_neuzil_4-1755260860752.png 例如，选择 "正常 "模式时，将启用 PLL 并设置 384 MHz 频率。 marek_neuzil_5-1755260860763.png 如果板使用晶体，例如 16 MHz，则必须在 XTAL 时钟源详细信息设置中将其设置为包括电容和工作模式： marek_neuzil_6-1755260860786.png 您可以为 PLL 选择外部时钟源和源时钟： 时钟门是禁用的，因此您可以在 "细节 "视图设置中手动启用它（单击元素）。 marek_neuzil_7-1755260860830.png 选择启用和时钟值： marek_neuzil_8-1755260860844.png 您还可以在时钟图中指定输出频率： marek_neuzil_9-1755260860854.png 时钟工具会选择可能的时钟分频器并提供满足要求的设置： marek_neuzil_10-1755260860863.png 选择所需频率也会导致频率输出锁定（图中频率附近的锁定图标）。 如果您需要的频率无法通过现有时钟路径实现（例如 FXCOMCLK2 的 30 MHz），则可以使用 FXCOM2 时钟的高级解析器： marek_neuzil_11-1755260860886.png 它对可能的时钟路径进行了更复杂的分析，并尝试为所有要求和锁定设置找到可能的解决方案。在这种情况下，它会更改主时钟和 PLL 频率的设置： marek_neuzil_12-1755260860938.png 时钟工具为现代 MCU 的复杂时钟模型提供高级支持，这些模型为所有外设和系统模块提供多种时钟路径设置，有时还需要更高级的用户配置以满足特定要求。 如果您还发现任何问题或需要改进，请随时与我联系。我们仍在开发新功能，并在下一版配置工具中为客户做出改进。 顺祝商祺！ 马雷克-诺伊齐尔 Re: LPC55xx: enable clock source for flexcomm interface USART CMSIS @danielholala 你好、 我使用的是 MCUXpresso IDE 最新版本的 ConfigTools，即 25.6.136。 尽管如此，我会将您的信息作为宝贵建议转发给 ConfigTools 团队。 Re: LPC55xx: enable clock source for flexcomm interface USART CMSIS 亲爱的 EdwinHz，感谢您的回复。 你的时钟工具版本和我的不一样吗？禁用 CTIMER4CLKDIV 时无法启用 CTIMER4 时钟。这对我来说是有感知的。我认为将时钟从源（振荡器）路由到目标元器件（例如 CTIMER4 时钟）是一种很好的做法。大图中，从左到右依次为 我坚信，当我为时钟分频器选择频率或更改 " Clocks 图 " 中的分频器值后自动启用时钟分频器时，用户体验可以得到明显而关键的改善。 希望您能将我的建议转达给 ConfigTools 团队。 谢谢。 丹尼尔 Re: LPC55xx: enable clock source for flexcomm interface USART CMSIS @danielholala 你好、 在这种特殊情况下，需要先启用 CTIMER4 时钟，才能修改 CTIMER4CLKDIV 的值： EdwinHz_0-1754499954754.png 考虑到分频器的输出直接是 CTIMER4 时钟，正如你所提到的，也许它还应该从 CTIMER4CLKDIV 的配置中启用它。我将把这一请求转达给 ConfigTools 团队，以便他们对实施情况进行评估。 BR, Edwin. Re: LPC55xx: enable clock source for flexcomm interface USART CMSIS 亲爱的@EdwinHz、 你建议输入一个频率来启用分频器。这很直观，我同意。 我试过这个，但对我不起作用。如果我输入频率，会弹出一个警告窗口，告诉我分频器已禁用，请参见屏幕截图： danielholala_0-1754471403192.png 我认为在我输入频率或修改分频器值时启用分频器会很直观（例如，只需点击文本 " /1 " 上的元素下方）。 我希望配置工具团队能在今后的更新中解决这个问题。 Re: LPC55xx: enable clock source for flexcomm interface USART CMSIS @danielholala 你好、 当点击这些分频器中的任何一个方块时，你会看到右边的 " Details " 窗口将发生变化，以反映该方块可能发生的变化。因此，编辑过程是点击区块，然后通过在"Details" 窗口设置频率来启用它： EdwinHz_1-1754419559520.png 此外，您还可以右键单击程序块，然后选择"编辑其设置：在这种情况下，PLDIV" ，就像你之前在帖子中提到的那样。这样，就会出现一个弹出窗口，其中的所有设置与之前的 "详细信息 "窗口相同： EdwinHz_3-1754419684747.png BR, Edwin Re: LPC55xx: enable clock source for flexcomm interface USART CMSIS 谢谢@EdwinHz 的回复。我知道"quick fix" 无法知道我要使用哪个时钟源。因此，这不是我的主要不满。 我的主要抱怨是关于启用时钟分频器，例如PLLDIV： danielholala_0-1754377935924.png 我找不到用鼠标在时钟图上启用它的方法。这是一次令人沮丧的经历。 有没有办法通过鼠标操作来启用它？ 如果没有，我建议添加一个。 谢谢 Daniel Re: LPC55xx: enable clock source for flexcomm interface USART CMSIS @danielholala 你好、 我理解 ConfigTools 带来的挫败感，有时，当"修补" 某个东西时，可能会"破坏" 其他东西。问题是，在这种情况下，使用 ConfigTools 提示的"快速修复" 选项就能快速、轻松地解决时钟初始化问题。我知道您不希望在这种情况下使用主 CPU 时钟，但在这种情况下，这是 ConfigTools 可以提供的最快速、最简单的修复方法。如果要进行更细微的配置，则需要手动设置。 BR, Edwin.

CRTOUCH GUIの一般的な質問 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> このドキュメントでは、CRTOUCH GUI の使用に関する一部の問い合わせについて、テクニカル サポート チームから寄せられた一般的な質問の一部に対する回答を提供します。 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> このドキュメントでは、CRTOUCH GUI の使用に関する一部の問い合わせについて、テクニカル サポート チームから寄せられた一般的な質問の一部に対する回答を提供します。 タッチ・センサ

如何在 MCUXpresso IDE 中切换 C/C++ 库 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> MCUXpresso IDE 支持三个 C/C++ 库：Newlib、NewlibNano 和 Redlib。Newlib 是一个标准的 GNU C/C++ LIB，包含全面的功能。NewlibNano 在 Newlib 的尺寸上进行了优化。而且 Redlib 提供的应用程序要小得多，它不是 GUN C 库。 MCUXpresso SDK 演示默认使用 Redlib，一些客户希望切换库以平衡代码大小和功能。 特别是对于小内存嵌入式芯片，推荐使用Redlib。 本文档主要包含两部分内容： 一、 MCUXpresso IDE中使用的不同C/C++库 二． MCUXpresso IDE 中的 Switch C 库 有关详细信息，您还可以参考 。

AUT-N1798 統合型 MagniV ソリューションによるアプリケーションの小型化 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> シングルダイ・ソリューションを備えた統合型ミックスド・シグナル・マイクロコントローラにより、システム設計を簡素化し、市場投入までの時間を短縮します。この講義では、NXP MagniVポートフォリオの概要を説明し、アプリケーションを縮小するためのソリューションを提供します。 ビデオプレゼンテーションを見る <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> シングルダイ・ソリューションを備えた統合型ミックスド・シグナル・マイクロコントローラにより、システム設計を簡素化し、市場投入までの時間を短縮します。この講義では、NXP MagniVポートフォリオの概要を説明し、アプリケーションを縮小するためのソリューションを提供します。 ビデオプレゼンテーションを見る

[技術ノート] i.MX RT1170 JEDEC互換性 この記事ではi.MXRT1170を例に挙げていますが、ルールはi.MX RTシリーズにも適用されます。 1. 背景と質問 データシート（例：RT1170A、RT1170B）には 'NON JEDEC' パッケージが以下のように示されていますが、製品品質ページ（例：MIMXRT1172AVM8A）では WSL 3 （Moisture Sensitivity Level 3）としてマークされており、これはJEDEC-STD-020で定義された湿度感度レベルの1つです。 矛盾はあるのでしょうか? 製品はJEDEC-STD-020に準拠していますか？ Sam_Gao_0-1760344672941.png Sam_Gao_1-1760344940289.png 2. JEDEC-STD-020とは何ですか？ JEDEC-STD-020は、リフローはんだ付け工程中の表面実装デバイス（SMD）における湿度感度レベル（MSL）および事前条件要求事項を定義した規格です。 この規格に準拠しているということは、リフローはんだ付け前のデバイスの保管および取り扱いが業界仕様に適合しており、自動化製造環境での使用に適していることを意味します。 3. WSL 3およびJEDEC-STD-020準拠 NXPの製品品質ページでは、一部のi.MX RT1170バリアントがWSL 3（Moisture Sensitivity Level 3）としてマークされており、これはJEDEC-STD-020で定義された湿度感度レベルの1つです。これは次のことを意味します。 デバイスはリフローはんだ付け前に168時間まで周囲環境にさらすことができます。 また、乾燥梱包で保管する必要があります。 JEDEC-STD-020の取り扱いおよび処理要件に準拠しています。 これは、i.MX RT1170シリーズがJEDEC-STD-020に従ってテストおよび認定されていることを示しています。NXP製品ページからの主なパラメータ： MSL（吸湿感度レベル）：3 ピークパッケージ本体温度：260°C ピーク時の時間：40秒 4. データシートにおける「NON JEDEC」パッケージ i.MX RT1170データシートでは、一部のパッケージタイプが「NON JEDEC」とラベル付けされており、通常は以下を意味します。 パッケージの寸法やレイアウトがJEDEC標準のアウトラインに厳密には従っていない デバイスが正式なJEDEC-STD-020認証プロセスを経ていない 例えば、IMXRT1170BCEC Rev.1データシートでは以下のように記載されています。 パッケージ情報：プラスチックパッケージ 289ピン MAPBGA、14 x 14 mm、0.8 mmピッチ パッケージタイプ：NON JEDEC [1] これはパッケージがJEDEC標準の機械的アウトラインではないことを示しています。ただし、必ずしもデバイスがJEDEC-STD-020で定義された湿度感度要件を満たしていないことを意味するわけではありません。 5. まとめ 「NON JEDEC」は機械的形状のみを指し、信頼性規格には関係ありません。 データシート上の「NON JEDEC」の表示は物理的なパッケージアウトラインを指しており、製品品質ページのMSL 3評価は、JEDECの試験方法に基づいて決定された信頼性および取り扱い仕様を示しています。 JEDEC-STD-020は非密閉型表面実装デバイスにおける湿度感度レベルの試験規格です。i.MX RTは、MSL評価がJEDEC-STD-020の試験プロセスに基づいていることを明確に示しています。 パッケージがJEDEC標準（例えばMO-220）に準拠しているかどうかは、JEDEC-STD-020で試験可能かどうかに直接関係しません。 ‘NON JEDEC’是指物理封装中的机械形式，不是可靠性标准。 JEDEC-STD-020 是针对非气密性表面贴装器件的湿敏等级测试标准； NXP 明确表示i.MX RT产品 MSL 等级是依据 JEDEC-STD-020 测试流程； 封装是否为 JEDEC 标准（如 MO-220）与是否能进行 JEDEC-STD-020 测试无直接关系。 6. 参考資料 NXP i.MX RT1170製品ページ： https://www.nxp.com/part/MIMXRT1172AVM8A  i.MX RT1170 データシート: https://www.nxp.com/docs/en/data-sheet/IMXRT1170CEC.pdf JEDEC-STD-020規格： https://www.jedec.org/document_search/field_doc_type/151?search_api_views_fulltext=%E2%80%8BJ-STD-020&order=title&sort=asc     

安装 Zephyr SDK 版本 Zephyr SDK 是一套用于构建 Zephyr 应用程序的构建工具。它包含 GCC 和 CMake，并且每个 Zephyr 版本都与特定的 Zephyr SDK 版本相关联。此版本已在 Zephyr 存储库的 SDK_VERSION 文件中注明。使用推荐的 Zephyr SDK 版本非常重要——版本不匹配可能导致构建错误。 例如，Zephyr v4.1指定Zephyr SDK v0.17.0。如果在 Zephyr v4.1 中使用 Zephyr SDK v0.17.2（用于 Zephyr v4.2），会遇到版本错误。如果您需要为 Zephyr v4.1 版本应用程序，请安装Zephyr SDK v0.17.0。 您可以安装多个 Zephyr SDK 版本，并在构建时进行切换（请参阅下方说明）。 完整安装与最小安装。 完全安装：包括每个支持的 SoC 架构的所有工具链。建议初学者使用，但需要更多磁盘空间和下载时间。 最小安装：允许您仅选择所需的工具链。节省空间和时间。 对于最小化安装，运行 setup.cmd 脚本选择要安装的工具。在恩智浦板上，选择： 注册 Zephyr SDK CMake 软件包 安装主机工具 aarch64-zephyr-elf （64 位 ARM） arm-zephyr-eabi （32 位 ARM，包括 NXP 微控制器） 可选 xtensa-nxp… （Cadence Tensilica DSP 内核） 安装 Zephyr SDK 这些步骤包括使用 MCUXpresso 安装程序安装 Zephyr SDK、从 CLI 安装 West 或手动下载。 使用 MCUXpresso 安装程序进行安装 MCUXpresso 安装程序从 Zephyr v4.2 开始支持 Zephyr 软件包。每个软件包都会安装相应的 Zephyr SDK 版本（例如，v4.2 软件包会安装 SDK v0.17.2）。此选项安装了面向恩智浦开发的最小工具集。 dereksnell_0-1763125437139.png MCUXpresso 安装程序不支持更早版本的 Zephyr SDK。对于 v0.17.1 或更早版本，请使用 West 或手动安装。 使用 West CLI 进行安装 Zephyr 项目已将 Zephyr SDK 安装添加到 West。 对于命令行界面 (CLI)，请激活Python 虚拟环境，然后运行： west sdk install --version 0.17.0   如果省略 --version ，West 将使用 Zephyr 仓库的 SDK_VERSION 文件中的版本。 默认情况下，安装完整软件包。如需最小化，请添加 -i 。 通过手动下载安装 从 https://github.com/zephyrproject-rtos/sdk-ng/releases 下载 Zephyr SDK。 请根据您的主机操作系统选择完整版或精简版。 解压到您的用户文件夹（West 和 MCUXpresso 的默认位置）： Windows： C:\Users\ \zephyr-sdk-0.17.0 Ubuntu: /home/ /zephyr-sdk-0.17.0 选择 Zephyr SDK 版本 多个 Zephyr SDK 版本可以共存。West 默认使用最新版本，但你可以将其覆盖： VS Code：导入示例时，在向导中选择 Zephyr SDK 版本。 dereksnell_1-1763126099481.png CLI：在构建前设置环境变量 ZEPHYR_SDK_INSTALL_DIR 。此命令在 Ubuntu 中设置该变量： 导出 ZEPHYR_SDK_INSTALL_DIR="/home/ /zephyr-sdk-0.17.0" 或者在 Windows 中： set ZEPHYR_SDK_INSTALL_DIR= C:\Users\ \ zephyr-sdk-0.17.0   返回 Zephyr 知识中心    

GD31xx Altium and Cadence models The attached GD3100 and GD3160 models may be used by customers in developing their schematic and PCB layout.

MIIT (China) sharpened Homologation on FRDM-KW38 & KW36 The homologation requirements in China (MIIT [2002]353) obviously are planned (end of December 2022) to be sharpened (MIIT publication from 2021-01-27: “Notice on Matters Related to Radio Management in the 2400MHz, 5100MHz and 5800MHz Bands”). A modification register is need on the KW38 and KW36 to pass the new Chinese  requirement with acceptable margin: PA_RAMP_SEL value must be set to 0x02h (2us) instead of 0x01h (1us default value) Modification SW: XCVR_TX_DIG_PA_CTRL_PA_RAMP_SEL(2) in the nxp_xcvr_common_config.c All the details are in the attached file. Note: This SW modification is for China country only. BLE Software KW KW35 | 36