CIT-N1924 MIFARE 超越票务——智慧城市的非接触式解决方案 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 过去几年，交通票务要求发生了重大变化——从交易安全到多应用需求以及将移动票务集成到现有环境的可能性。NXP 的 MIFARE ®产品始终能够满足这些要求，并作为提供便利性、灵活性和可扩展性的领先非接触式解决方案建立了良好的声誉。开放的 MIFARE 社区和生态系统由超过 1,000 个业务合作伙伴组成，其中包括应用程序开发商、服务和解决方案提供商、系统集成商和卡制造商。MIFARE DESFire EV2 是下一代 MIFARE IC，具有最高的硬件和软件安全级别（EAL5+ 通用标准认证）。其增强的密钥管理使其成为无限应用程序的理想多应用平台。 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 过去几年，交通票务要求发生了重大变化——从交易安全到多应用需求以及将移动票务集成到现有环境的可能性。NXP 的 MIFARE ®产品始终能够满足这些要求，并作为提供便利性、灵活性和可扩展性的领先非接触式解决方案建立了良好的声誉。开放的 MIFARE 社区和生态系统由超过 1,000 个业务合作伙伴组成，其中包括应用程序开发商、服务和解决方案提供商、系统集成商和卡制造商。MIFARE DESFire EV2 是下一代 MIFARE IC，具有最高的硬件和软件安全级别（EAL5+ 通用标准认证）。其增强的密钥管理使其成为无限应用程序的理想多应用平台。 智能城市和智能基础设施

HMB-N1937 接続デバイス用のAndroidベースのBrillio OSの紹介 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> Brilloは、Androidをベースにした軽量OSで、オープンで拡張性があり、安全な小さなフットプリントを備えたコネクテッドデバイス向けです。Brilloは、Androidプラットフォームを接続されているすべてのデバイスに拡張するため、セットアップが簡単で、相互に連携したり、スマートフォンとシームレスに連携したりできます。Googleの通信API「Weave」が付属しており、Brilloデバイスが相互に通信して交換したり、データをクラウドに保存したりするのを簡単に行うことができます。このクラスでは、Brillo と、NXP が Google と協力して Brillo を i.MX 6UltraLite プロセッサやその他のプラットフォームに導入した方法を紹介します。 ビデオプレゼンテーションを見る <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> Brilloは、Androidをベースにした軽量OSで、オープンで拡張性があり、安全な小さなフットプリントを備えたコネクテッドデバイス向けです。Brilloは、Androidプラットフォームを接続されているすべてのデバイスに拡張するため、セットアップが簡単で、相互に連携したり、スマートフォンとシームレスに連携したりできます。Googleの通信API「Weave」が付属しており、Brilloデバイスが相互に通信して交換したり、データをクラウドに保存したりするのを簡単に行うことができます。このクラスでは、Brillo と、NXP が Google と協力して Brillo を i.MX 6UltraLite プロセッサやその他のプラットフォームに導入した方法を紹介します。 ビデオプレゼンテーションを見る スマートホーム&ビル

LPC177x_8x u-boot端口 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 该项目解释了如何使用 LPC177x_8x 设备为平台构建和部署 u-boot。要构建 u-boot，您需要运行 Linux 操作系统的系统、适用于 Linux 操作系统的最新 CodeSourcery GNU 工具、u-boot 源代码以及适用于 LPC1788 的 u-boot 补丁。 已实现的功能 -------------------------------------------------------------------------------- 支持带有 32 位 DRAM（32MB）的 EA1788 主板 支持EA1788板的NAND FLASH 支持LPC177x_8x内部FLASH 以太网支持 有限的 MPU 支持 u-boot 已知问题 -------------------------------------------------------------------------------- 问题：“重置”命令导致电路板崩溃 解决方法：改用“cmreset”命令 问题：“boot”命令导致主板崩溃 解决方法：使用环境变量和 go 命令编写脚本 问题：bootvx 命令导致主板崩溃 解决方法：无，但没有理由使用此命令 未实现的功能 -------------------------------------------------------------------------------- FLASH“保护”命令和功能未实现（易于实现） 未实现中断/NVIC 支持（易于实现） 可能的改进 -------------------------------------------------------------------------------- Systick 可以代替 LPC1788 匹配定时器 重定位代码已被“绕过”，并且未正确实施 针对设备特定 IRQ 的宏文件，即需要包含弱链接 在启动文件中（特定于架构的设备覆盖） 有一个基本的 MPU 驱动程序，似乎可以工作，但可以改进 以太网驱动程序和 PHY 设置是“特定于板的”，但可以移动 到驱动程序区域，可以使用通用 PHY 支持 u-boot 启动操作概述 -------------------------------------------------------------------------------- 以下是 u-boot 如何在 LPC1788 上启动的概述。 - LPC1788 启动 ROM 将控制权转移到内部 FLASH 中的 u-boot 代码 每个 CM3 启动过程的地址 0x0 - u-boot 代码首先设置 MPU - 引脚复用、时钟和 DRAM 均已初始化 - 代码和数据从 FLASH 迁移到 DRAM - DRAM 中的 BSS 段被清除 - 控制权转移到 DRAM 中的 u-boot 代码 - 调用 u-boot board_init_f() 进行初始 u-boot 设置 - board_init_r() 用于稍后的 u-boot 设置 - u-boot 在 DRAM 之外正常运行 移植文件的位置 -------------------------------------------------------------------------------- arch/arm/cpu/cortex-m3 - Cortex M3 特定文件（mpu、启动等） arch/arm/cpu/cortex-m3/lpc1788 - LPC1788 特定文件（计时器、串行等） arch/arm/include/asm/arch-cortex-m3 - Cortex M3 头文件 arch/arm/include/asm/arch-lpc17xx - LPC177x_8x 特定的头文件 board/nxp - 使用 NXP 设备的电路板专用区域 board/nxp/ea1788 - EA1788 板特定文件（设置、nand 等） include/configs/ea1788.h - EA1788 板特定配置文件

Boundary Devices - Android Lollipop NFC 演示 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 这里有一个视频，展示了集成到我们的Android Lollipop 5.0.0 代码库中的 NFC 功能。它与 NXP PN7120 开发套件 一起在我们的 Nitrogen6x 平台上运行。 视频显示，使用 Boundary 的 URL 编程的 NFC 标签会被自动读取并相应地启动浏览器。 为了从 NFC 数据读取/写入数据，Android 提供了一个完整记录的 API 。 如果您正在寻找现有的应用程序来编写标签，那么有几个选项： NXP TagWriter应用程序 StickyNotes 示例代码 如需了解更多信息，请访问http://boundarydevices.com/ 概述

基于 LS2085 NADK 的 IPSEC 应用程序与 AIOP 通信 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 在LS2085平台上，基本网络产品在AIOP上执行自主IP转发和IPSEC，数据路径功能大多独立于GPP软件运行，并且仅在必要时涉及GPP。 NADK（网络加速开发套件）是一个完整的用于网络应用程序的用户空间开发套件。 该IPSEC应用程序使用NADK框架在Linux用户空间中实现，该应用程序通过netlink事件通知学习Linux配置，并使用相应的NF API将配置发送到AIOP DP。应用程序调用 NF API 将配置详细信息发送到 AIOP 上的 IPsec 数据路径。 1.基于AIOP-NADK的IPSEC应用概述及架构 2.基于NADK的GPP监听器程序设计 2.1 应用程序中使用的NADK API介绍 2.2 多线程模式下NADK应用程序的数据包处理 2.3 监听器监控的IPSEC XFRM事件 3. IPSEC应用程序通过NF API与AIOP通信 3.1 AIOP 实现的 IPSEC 功能 3.2 用于配置AIOP的IPSEC NF API 3.3 在IPSEC应用中添加SPD策略的流程 4. 设置网络环境以验证 IPSEC 应用程序 QorIQ LS2 设备

DwF Automotive Solutions - Chongqing - 2015-08-19 Automotive and Connected Car

iMX28 WinCE 6.0 UART 驱动程序更新以修复 RX DMA 数据丢失问题。 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 最新的 iMX28 WinCE 6.0 BSP“WCE600_MX28_SDK1008”存在 UART RX DMA 数据丢失问题。 测试用例以重现该问题： 使用 UART 电缆连接 iMX28 UART1 和 PC，然后在 iMX28 和 PC 端运行一些 UART 测试应用程序，PC 可以向 IMX28 发送文件，文件大小应大于默认 RX DMA 缓冲区大小 1024 字节，然后从 iMX28 端，将会丢失数据。 附件“SERIALAPP.zip”是更新的UART驱动程序代码，用于修复此问题，您可以解压缩并将其更新到“ wince600\platform\common\src\soc\common_fsl_v2_pdk1_9\serialapp ”文件夹，并重建WinCE映像。 本次更新针对 UART RX DMA 实现了以下改进： 1.添加DMA恢复代码。 当 DMA 模式下发生 UART 错误时，驱动程序将重新初始化 DMA 以进行下一次传输。 2.将UART DMA超时中断设置为5ms。“#定义SERIAL_DMA_RX_TIMEOUT 5” UART DMA中断发生后，IST需要将数据从DMA缓冲区复制到MDD缓冲区，因此需要时间。默认的BSP已经把这个延迟设置为31位传输时间，这个时间非常短，如果PC向iMX28发送“DMA缓冲区+1”个字节，在第一次DMA缓冲区满中断发生后，很快就会发生第二次DMA超时中断，这个中断将会丢失，因为驱动程序仍在处理预中断。 3. 更新 MDD 代码以确保发送到 PDD 的缓冲区始终大于 RX DMA 缓冲区。 此 MDD 代码修改仅在 DMA 模式下有效，因此对 PIO 模式没有影响。 4.更新UART DMA中断处理程序代码。 当发生UART DMA中断时，立即设置下一次DMA传输，这样DMA就可以继续用另一个DMA缓冲区接收数据，同时IST会将数据从预DMA缓冲区复制到MDD缓冲区。 回复：iMX28 WinCE 6.0 UART 驱动程序更新以修复 RX DMA 数据丢失问题。 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 您看到我关于这个问题的长篇文章了吗？我发现是循环缓冲区的处理导致了 RX DMA 数据丢失。这篇文章中有很多信息，但我的修复似乎与您的不同，所以看起来我可能也需要研究您的更改！ i.MX28 Windows CE BSP 串行端口错误导致接收数据丢失 Mark

Example S32K312 PIT BTCU parallel ADC FIFO DMA DS3.5 RTD300 This example for S32K312 is based on this, example on S32K344 :-- https://community.nxp.com/t5/S32K-Knowledge-Base/Example-S32K344-PIT-BTCU-parallel-ADC-FIFO-DMA-DS3-5-RTD300/ta-p/1732444 *******************************************************************************  The purpose of this demo application is to present a usage of the  ADC_SAR and BCTU IP Driver for the S32K3xx MCU.  The example uses the PIT0 trigger to trigger BCTU conversion list to  perform parallel conversions on ADC0/ADC1. Three ADC channels  are selected to be converted on each ADC:  ADC0: S8 , P0, S8  ADC1: S10, S13, S17  Converted results from BCTU FIFO are moved by DMA into result array.  ADC channel S10 is connected to board's potentiometer.  ------------------------------------------------------------------------------ * Test HW: S32K3X4EVB-Q172 * MCU: S32K312 * Compiler: S32DS3.5 * SDK release: RTD 3.0.0 * Debugger: PE Micro * Target: internal_FLASH ******************************************************************************** Set PIT Freeze Enable :--- BCTU will be do the parallel conversion for channel mentioned in BCTU list :--   "NEW DATA DMA enable mask" :-- controls These bit field in MCR register "ADC target mask" :-- It controls "ADC_SEL " bit field in "Trigger Configuration (TRGCFG_0 - TRGCFG_71)" for single conversions you can enable only one instance so the possible values for target mask: 1 (0b001) ADC0 2 (0b010) ADC1 3 (0b100) ADC2| for list of conversions we can enable also parallel con version for example 3 (0b011) parallel conversion of ADC0 and ADC1 The trigger is configured as a list of parallel conversions ADC0, ADC1 in “Adc Target Mask”. List of ADC channels is defined in “BCTU List Items” while order is given by the “Adc Target Mask”: BctuListItems_0 is ADC0, BctuListItems_1 is ADC1 etc. Result :-- I connected VDD from board on adc_0_p0 (PTD1 : J412-1)  and adc_1_p2 (PTE0 J412-13). Also POT value on S10 of ADC-1 & ADC-0-VREFH value coming correct & STABLE. =========================Using  FIFO-2 ================= FIFO-2 Trigger & LIST Index :-- ADC channel conversion :--

S32DS - HOWTO 列表 安装和激活 如何下载、安装、激活并使用 S32 Design Studio 3.6 操作指南：激活 S32 Design Studio 操作指南：S32 Design Studio 扩展与更新的离线安装 S32DS 扩展与更新：功能说明及使用指南 操作指南：将 Lauterbach TRACE32 调试器插件安装至 S32 Design Studio 操作指南：安装 GHS 编译器插件 入门指南 S32 Design Studio 3.6 中的最新动态 S32DS 快速入门指南 S32 Design Studio 3.5 使用技巧和窍门 操作指南：S32 Design Studio - 基于示例创建新的 S32DS 项目 操作指南：S32 Design Studio - 创建新的应用程序项目 HOWTO：使用S32K1xx RTD与AUTOSAR创建一个闪烁LED示例项目 操作指南：在没有 AUTOSAR 的情况下使用 S32K1xx RTD 创建一个闪烁 LED 的示例项目 操作指南：使用不带 AUTOSAR 的 S32 RTD 为 S32G 创建 LED 闪烁应用项目 操作指南：使用带 AUTOSAR 的 S32 RTD 为 S32G 创建 LED 闪烁应用项目 操作指南：使用支持 AUTOSAR 的 S32 RTD 创建 S32M2xx LED 闪烁工程 操作指南：使用不支持 AUTOSAR 的 S32 RTD 创建 S32M2xx LED 闪烁工程 操作指南：使用不支持 AUTOSAR 的 S32 RTD 创建 S32R45 LED 闪烁工程 HOWTO：使用S32 RTD和AUTOSAR为S32R45创建一个闪烁LED应用程序项目 操作指南：使用不支持 AUTOSAR 的 S32 RTD 创建 S32R41 LED 闪烁工程  操作指南：使用 S32 RTD（支持 AUTOSAR）创建 S32R41 LED 闪烁应用工程 操作指南：使用 S32 配置工具创建 S32V2xx 简易 LED 闪烁工程 操作指南：使用不支持 AUTOSAR 的 S32 RTD 创建 S32Z27x LED 闪烁工程 操作指南：在 S32DS 中基于示例创建 APEX2 工程 操作指南：在 S32DS 中基于示例创建 S32 平台的 ISP 工程 操作指南：基于 'RSDK_S32DS_template' 示例创建新工程  构建工具和标准库 如何：将静态库文件添加到 S32 Design Studio GCC 项目中 操作指南：使用 GNU 构建工具将二进制文件链接到应用程序工程   操作指南：在构建结束时显示内存使用百分比  调试与闪存编程 操作指南：配置 S32V234 EVB 以支持 S32DS Vision 和 Linux BSP 调试 在 Eclipse GDB 控制台中使用 GDB Server Monitor 命令 操作指南：使用 GDB PEMicro 调试接口构建工程并配置调试环境 操作指南：为 S32 调试探头配置静态 IP 地址 如何：从 S32G274A EVB 上的 S32 Design Studio 启动 S32 调试器 操作指南：在 S32R45 评估板上从 S32 Design Studio 启动 S32 调试器 操作指南：在 S32R41 评估板上从 S32 Design Studio 启动 S32 调试器 操作指南：使用 S32 调试探头对 S32G2xx 进行命令行 GDB 调试 操作指南：使用 S32 调试探头对 S32R45 进行命令行 GDB 调试  如何：使用 S32 调试探针进行 S32R41 命令行 GDB 调试 HOWTO：使用 S32 调试器和 S32 调试探针对 S32G274A EVB 进行 JTAG Flash 编程 操作指南：使用 S32 调试器和调试探头对 S32R45 评估板进行 JTAG 闪存编程  操作指南：使用 S32 调试器和调试探头对 S32R41 评估板进行 JTAG 闪存编程 操作指南：通过 S32DS IDE 实现安全调试（使用 S32 调试器和调试探头） 操作指南：在 S32G2xx 上使用 S32 调试器和 S32 调试探针启动跟踪 操作指南：在 S32R45 上使用 S32 调试器和调试探头启动跟踪功能 操作指南：在 S32V2xx 上使用 S32 调试器和调试探头启动跟踪功能 与 Eclipse 共享调试配置 使使用 Eclipse 和 GDB 调试启动代码 操作指南：为现有项目添加新的调试器配置 操作指南：在 S32G274A 评估板上使用 S32 调试探针进行命令行 JTAG 闪存编程 操作指南：在 S32R45 评估板上使用 S32 调试探头进行命令行 JTAG 闪存编程 操作指南：在 S32R41 评估板上使用 S32 调试探头进行命令行 JTAG 闪存编程 操作指南：使用 FlashSDK 为 S32 Flash Tool 添加 QuadSPI 闪存设备支持 操作指南：使用 S32 调试探头编程串行 RCON S32K3 安全调试支持 | PEmicro 操作指南：使用 S32 调试器调试 S32R45 的 LAX 操作指南：使用 S32 调试器调试 S32R45 的 SPT HOWTO：使用 S32 调试器在 S32R45 上调试 BBE32 DSP 操作指南：使用 S32 调试器调试 S32R41 的 SPT S32 调试器 Zephyr 线程感知功能用户手册 S32 配置工具 操作指南：使用 DCD 工具创建设备配置数据镜像  如何使用 IVT 工具创建 Blob 图像 操作指南：使用 IVT 工具创建 Blob 图像 S32G274A 操作指南：使用 IVT 工具创建 S32R45 的 Blob 镜像  实时驱动程序 (RTD)、S32 SDK 和其他 SDK 如何下载 RTD 5.0.0 并在 S32 Design Studio 3.6 中安装 操作指南：使用 AMMCLib SDK 操作指南：将自定义 SDK 添加到现有项目 操作指南：将 S32K1xx SDK 项目从 v4.0.1 迁移至 v4.0.2  操作指南：在 S32 调试器和 PEMicro 中使用 FreeRTOS 操作系统感知功能 在 ARM Cortex-M 上实现 FreeRTOS 性能计数器 | MCU on Eclipse 如何：将 FreeRTOS 堆移入 DTCM 内存 - S32K3xx + RTD 通用用法 操作指南：S32 Design Studio 命令行界面 操作指南：生成 S-Record/Intel HEX/二进制文件 操作指南：将应用项目从 S32DS for Vision 2018.R1 迁移至 S32DS 3.x  操作指南：将用户示例添加到 S32DS 故障排除 故障排除：启动 S32 Flash Tool v2.1 时出现 JVM 不兼容错误 故障排除：PEmicro 调试连接 - 目标通信速度 故障排除：头文件索引器错误 故障排除：PEMicro 调试 - 进入调试模式时 PIT 和 STM 模块无法计数 故障排除：PEMicro 调试 - 从 vTaskDelay 断点恢复时出现问题 故障排除：问题视图中的快速修复选项 故障排除：S32 Design Studio 意外退出或安装程序在输入激活码后立即回滚  故障排除：激活失败并显示错误信息 FNP ERROR 0 故障排除：在 S32DS 扩展和更新中找不到 S32K3 的 AMMCLib 故障排除：从命令行使用配置工具时出现 Java 错误

How to enable DDR mode As we know, the RT series MCUs support the XIP (Execute in place) mode and benefit from saving the number of pins, serial NOR Flash is most commonly used, as the FlexSPI module can high efficient fetch the code and data from the Serial NOR flash for Cortex-M7 to execute. The fetch way is implementing via utilizing the Quad IO Fast Read command, meanwhile, the serail NOR flash works in the SDR (Single Data transfer Rate) mode, it receives data on SCLK rise edge and transmits data on SCLK fall edge. Comparing to the SDR mode, the DDR (Dual Data transfer Rate) mode has a higher throughput capacity, whether it can provide better performance of XIP mode, and how to do that if we want the Serial NOR Flash to work in DDR (Dual Data transfer Rate) mode? SDR & DDR mode SDR mode: In SDR (Single Data transfer Rate) mode, data is only clocked on one edge of the clock (either the rising or falling edge). This means that for SDR to have data being transmitted at X Mbps, the clock bit rate needs to be 2X Mbps. DDR mode: For DDR (Dual Data transfer Rate) mode, also known as DTR (Dual Transfer Rate) mode, data is transferred on both the rising and falling edge of the clock. This means data is transmitted at X Mbps only requires the clock bit rate to be X Mbps, hence doubling the bandwidth (as Fig 1 shows).   Fig 1 Enable DDR mode The below steps illustrate how to make the i.MX RT1060 boot from the QSPI with working in DDR mode. Note: The board is MIMXRT1060, IDE is MCUXpresso IDE Open a hello_world as the template Modify the FDCB（Flash Device Configuration Block） a）Set the controllerMiscOption parameter to supports DDR read command. b) Set Serial Flash frequency to 60 MHz. c）Parase the DDR read command into command sequence. The following table shows a template command sequence of DDR Quad IO FAST READ instruction and it's almost matching with the FRQDTR (Fast Read Quad IO DTR) Sequence of IS25WP064 (as Fig 2 shows).   Fig2 FRQDTR Sequence d）Adjust the dummy cycles. The dummy cycles should match with the specific serial clock frequency and the default dummy cycles of the FRQDTR sequence command is 6 (as the below table shows).   However, when the serial clock frequency is 60MHz, the dummy cycle should change to 4 (as the below table shows).   So it needs to configure [P6:P3] bits of the Read Register (as the below table shows) via adding the SET READ PARAMETERS command sequence(as Fig 3 shows) in FDCB manually. Fig 3 SET READ PARAMETERS command sequence In further, in DDR mode, the SCLK cycle is double the serial root clock cycle. The operand value should be set as 2N, 2N-1 or 2*N+1 depending on how the dummy cycles defined in the device datasheet. In the end, we can get an adjusted FCDB like below. // Set Dummy Cycles #define FLASH_DUMMY_CYCLES 8 // Set Read register command sequence's Index in LUT table #define CMD_LUT_SEQ_IDX_SET_READ_PARAM 7 // Read,Read Status,Write Enable command sequences' Index in LUT table #define CMD_LUT_SEQ_IDX_READ 0 #define CMD_LUT_SEQ_IDX_READSTATUS 1 #define CMD_LUT_SEQ_IDX_WRITEENABLE 3 const flexspi_nor_config_t qspiflash_config = { .memConfig = { .tag = FLEXSPI_CFG_BLK_TAG, .version = FLEXSPI_CFG_BLK_VERSION, .readSampleClksrc=kFlexSPIReadSampleClk_LoopbackFromDqsPad, .csHoldTime = 3u, .csSetupTime = 3u, // Enable DDR mode .controllerMiscOption = kFlexSpiMiscOffset_DdrModeEnable | kFlexSpiMiscOffset_SafeConfigFreqEnable, .sflashPadType = kSerialFlash_4Pads, //.serialClkFreq = kFlexSpiSerialClk_100MHz, .serialClkFreq = kFlexSpiSerialClk_60MHz, .sflashA1Size = 8u * 1024u * 1024u, // Enable Flash register configuration .configCmdEnable = 1u, .configModeType[0] = kDeviceConfigCmdType_Generic, .configCmdSeqs[0] = { .seqNum = 1, .seqId = CMD_LUT_SEQ_IDX_SET_READ_PARAM, .reserved = 0, }, .lookupTable = { // Read LUTs [4*CMD_LUT_SEQ_IDX_READ] = FLEXSPI_LUT_SEQ(CMD_SDR, FLEXSPI_1PAD, 0xED, RADDR_DDR, FLEXSPI_4PAD, 0x18), // The MODE8_DDR subsequence costs 2 cycles that is part of the whole dummy cycles [4*CMD_LUT_SEQ_IDX_READ + 1] = FLEXSPI_LUT_SEQ(MODE8_DDR, FLEXSPI_4PAD, 0x00, DUMMY_DDR, FLEXSPI_4PAD, FLASH_DUMMY_CYCLES-2), [4*CMD_LUT_SEQ_IDX_READ + 2] = FLEXSPI_LUT_SEQ(READ_DDR, FLEXSPI_4PAD, 0x04, STOP, FLEXSPI_1PAD, 0x00), // READ STATUS REGISTER [4*CMD_LUT_SEQ_IDX_READSTATUS] = FLEXSPI_LUT_SEQ(CMD_SDR, FLEXSPI_1PAD, 0x05, READ_SDR, FLEXSPI_1PAD, 0x01), [4*CMD_LUT_SEQ_IDX_READSTATUS + 1] = FLEXSPI_LUT_SEQ(STOP, FLEXSPI_1PAD, 0x00, 0, 0, 0), // WRTIE ENABLE [4*CMD_LUT_SEQ_IDX_WRITEENABLE] = FLEXSPI_LUT_SEQ(CMD_SDR,FLEXSPI_1PAD, 0x06, STOP, FLEXSPI_1PAD, 0x00), // Set Read register [4*CMD_LUT_SEQ_IDX_SET_READ_PARAM] = FLEXSPI_LUT_SEQ(CMD_SDR,FLEXSPI_1PAD, 0x63, WRITE_SDR, FLEXSPI_1PAD, 0x01), [4*CMD_LUT_SEQ_IDX_SET_READ_PARAM + 1] = FLEXSPI_LUT_SEQ(STOP,FLEXSPI_1PAD, 0x00, 0, 0, 0), }, }, .pageSize = 256u, .sectorSize = 4u * 1024u, .blockSize = 64u * 1024u, .isUniformBlockSize = false, }; Is DDR mode real better? According to the RT1060's datasheet, the below table illustrates the maximum frequency of FlexSPI operation, as the MIMXRT1060's onboard QSPI flash is IS25WP064AJBLE, it doesn't contain the MQS pin, it means set MCR0.RXCLKsrc=1 (Internal dummy read strobe and loopbacked from DQS) is the most optimized option. operation mode RXCLKsrc=0 RXCLKsrc=1 RXCLKsrc=3 SDR 60 MHz 133 MHz 166 MHz DDR 30 MHz 66 MHz 166 MHz In another word, QSPI can run up to 133 MHz in SDR mode versus 66 MHz in DDR mode. From the perspective of throughput capacity, they're almost the same. It seems like DDR mode is not a better option for IS25WP064AJBLE and the following experiment will validate the assumption. Experiment mbedtls_benchmark I use the mbedtls_benchmark as the first testing demo and I run the demo under the below conditions: 100MH, SDR mode; 133MHz, SDR mode; 66MHz, DDR mode; According to the corresponding printout information (as below shows), I make a table for comparison and I mark the worst performance of implementation items among the above three conditions, just as Fig 4 shows. SDR Mode run at 100 MHz. FlexSPI clock source is 3, FlexSPI Div is 6, PllPfd2Clk is 720000000 mbedTLS version 2.16.6 fsys=600000000 Using following implementations: SHA: DCP HW accelerated AES: DCP HW accelerated AES GCM: Software implementation DES: Software implementation Asymmetric cryptography: Software implementation MD5 : 18139.63 KB/s, 27.10 cycles/byte SHA-1 : 44495.64 KB/s, 12.52 cycles/byte SHA-256 : 47766.54 KB/s, 11.61 cycles/byte SHA-512 : 2190.11 KB/s, 267.88 cycles/byte 3DES : 1263.01 KB/s, 462.49 cycles/byte DES : 2962.18 KB/s, 196.33 cycles/byte AES-CBC-128 : 52883.94 KB/s, 10.45 cycles/byte AES-GCM-128 : 1755.38 KB/s, 329.33 cycles/byte AES-CCM-128 : 2081.99 KB/s, 279.72 cycles/byte CTR_DRBG (NOPR) : 5897.16 KB/s, 98.15 cycles/byte CTR_DRBG (PR) : 4489.58 KB/s, 129.72 cycles/byte HMAC_DRBG SHA-1 (NOPR) : 1297.53 KB/s, 448.03 cycles/byte HMAC_DRBG SHA-1 (PR) : 1205.51 KB/s, 486.04 cycles/byte HMAC_DRBG SHA-256 (NOPR) : 1786.18 KB/s, 327.70 cycles/byte HMAC_DRBG SHA-256 (PR) : 1779.52 KB/s, 328.93 cycles/byte RSA-1024 : 202.33 public/s RSA-1024 : 7.00 private/s DHE-2048 : 0.40 handshake/s DH-2048 : 0.40 handshake/s ECDSA-secp256r1 : 9.00 sign/s ECDSA-secp256r1 : 4.67 verify/s ECDHE-secp256r1 : 5.00 handshake/s ECDH-secp256r1 : 9.33 handshake/s DDR Mode run at 66 MHz. FlexSPI clock source is 2, FlexSPI Div is 5, PllPfd2Clk is 396000000 mbedTLS version 2.16.6 fsys=600000000 Using following implementations: SHA: DCP HW accelerated AES: DCP HW accelerated AES GCM: Software implementation DES: Software implementation Asymmetric cryptography: Software implementation MD5 : 16047.13 KB/s, 27.12 cycles/byte SHA-1 : 44504.08 KB/s, 12.54 cycles/byte SHA-256 : 47742.88 KB/s, 11.62 cycles/byte SHA-512 : 2187.57 KB/s, 267.18 cycles/byte 3DES : 1262.66 KB/s, 462.59 cycles/byte DES : 2786.81 KB/s, 196.44 cycles/byte AES-CBC-128 : 52807.92 KB/s, 10.47 cycles/byte AES-GCM-128 : 1311.15 KB/s, 446.53 cycles/byte AES-CCM-128 : 2088.84 KB/s, 281.08 cycles/byte CTR_DRBG (NOPR) : 5966.92 KB/s, 97.55 cycles/byte CTR_DRBG (PR) : 4413.15 KB/s, 130.42 cycles/byte HMAC_DRBG SHA-1 (NOPR) : 1291.64 KB/s, 449.47 cycles/byte HMAC_DRBG SHA-1 (PR) : 1202.41 KB/s, 487.05 cycles/byte HMAC_DRBG SHA-256 (NOPR) : 1748.38 KB/s, 328.16 cycles/byte HMAC_DRBG SHA-256 (PR) : 1691.74 KB/s, 329.78 cycles/byte RSA-1024 : 201.67 public/s RSA-1024 : 7.00 private/s DHE-2048 : 0.40 handshake/s DH-2048 : 0.40 handshake/s ECDSA-secp256r1 : 8.67 sign/s ECDSA-secp256r1 : 4.67 verify/s ECDHE-secp256r1 : 4.67 handshake/s ECDH-secp256r1 : 9.00 handshake/s Fig 4 Performance comparison We can find that most of the implementation items are achieve the worst performance when QSPI works in DDR mode with 66 MHz. Coremark demo The second demo is running the Coremark demo under the above three conditions and the result is illustrated below. SDR Mode run at 100 MHz. FlexSPI clock source is 3, FlexSPI Div is 6, PLL3 PFD0 is 720000000 2K performance run parameters for coremark. CoreMark Size : 666 Total ticks : 391889200 Total time (secs): 16.328717 Iterations/Sec : 2449.671999 Iterations : 40000 Compiler version : MCUXpresso IDE v11.3.1 Compiler flags : Optimization most (-O3) Memory location : STACK seedcrc : 0xe9f5 [0]crclist : 0xe714 [0]crcmatrix : 0x1fd7 [0]crcstate : 0x8e3a [0]crcfinal : 0x25b5 Correct operation validated. See readme.txt for run and reporting rules. CoreMark 1.0 : 2449.671999 / MCUXpresso IDE v11.3.1 Optimization most (-O3) / STACK SDR Mode run at 133 MHz. FlexSPI clock source is 3, FlexSPI Div is 4, PLL3 PFD0 is 664615368 2K performance run parameters for coremark. CoreMark Size : 666 Total ticks : 391888682 Total time (secs): 16.328695 Iterations/Sec : 2449.675237 Iterations : 40000 Compiler version : MCUXpresso IDE v11.3.1 Compiler flags : Optimization most (-O3) Memory location : STACK seedcrc : 0xe9f5 [0]crclist : 0xe714 [0]crcmatrix : 0x1fd7 [0]crcstate : 0x8e3a [0]crcfinal : 0x25b5 Correct operation validated. See readme.txt for run and reporting rules. CoreMark 1.0 : 2449.675237 / MCUXpresso IDE v11.3.1 Optimization most (-O3) / STACK DDR Mode run at 66 MHz. FlexSPI clock source is 2, FlexSPI Div is 5, PLL3 PFD0 is 396000000 2K performance run parameters for coremark. CoreMark Size : 666 Total ticks : 391890772 Total time (secs): 16.328782 Iterations/Sec : 2449.662173 Iterations : 40000 Compiler version : MCUXpresso IDE v11.3.1 Compiler flags : Optimization most (-O3) Memory location : STACK seedcrc : 0xe9f5 [0]crclist : 0xe714 [0]crcmatrix : 0x1fd7 [0]crcstate : 0x8e3a [0]crcfinal : 0x25b5 Correct operation validated. See readme.txt for run and reporting rules. CoreMark 1.0 : 2449.662173 / MCUXpresso IDE v11.3.1 Optimization most (-O3) / STACK After comparing the CoreMark scores, it gets the lowest CoreMark score when QSPI works in DDR mode with 66 MHz. However, they're actually pretty close. Through the above two testings, we can get the DDR mode maybe not a better option, at least for the i.MX RT10xx series MCU. i.MXRT 102x i.MXRT 105x i.MXRT 106x

Example S32K344 UART Transmit & Receive Using DMA DS3.5 RTD300 *******************************************************************************  The purpose of this demo application is to present a usage of the  UART IP Driver for the S32K3xx MCU.  The example uses LPUART6 for transmit & receive five bytes using the DMA.  ------------------------------------------------------------------------------ * Test HW: S32K3X4EVB-T172 * MCU: S32K344 * Compiler: S32DS3.5 * SDK release: RTD 3.0.0 * Debugger: PE micro * Target: internal_FLASH ******************************************************************************** Putty output :-- Re: Example S32K344 UART Transmit & Receive Using DMA DS3.5 RTD300 Hi @Dinesh_Guleria , Can we use DMA without Autosar (RM CDD)?  Re: Example S32K344 UART Transmit & Receive Using DMA DS3.5 RTD300 @Dinesh_Guleria  do you have an example of DMA UART in RTD 4.0.0?

[Sharing/i.MX8MP]Download image via USB OTG2 on i.MX8MP On i.MX8MP EVK, image is downloaded into eMMC/SD via OTG1, if customer wants to enable USB OTG2 on i.MX8MP for uuu tool. Pls find modification as attached. Linux Re: [Sharing/i.MX8MP]Download image via USB OTG2 on i.MX8MP How to use the files?

Porting PN7160 to Android 14 on i.MX8M Nano board Recently NXP released a combined NCI stack for both PN7160 and Pn7220. The newest Android 14 porting guide AN14430 brings the two (PN7160 and PN7220) together.   The pros are it is easy to maintain, and faster integration and switching between products.  The cons are when you are using PN7160, you will see for APIs for PN7220, including EMVCo and TDA API. When you are using PN7220 also APIs for PN7160 can be seen (card emulation on PN7160).  This article is a step-by-step guide on how to build AOSP for PN7160 with the new combined NCI stack.  1  Hardware setup   i.MX 8M Nano Evaluation Kit | NXP Semiconductors   OM27160| Development Kits for PN7160 Plug’n Play NFC Controller | NXP Semiconductors   The connection between i.MX8M Nano and PN7160 OM29110ARD-B i.MX8M Nano EVK pin PN7160  OM29110ARD-B 3.3V J1003-1 VDD(3.3v) J1-4 5V J1003-2 VBAT (5v) J1-5  SDA.1 J1003-3 SDA J2-2 SCL.1 J1003-5 SCL J2-1 GPIO.25 J1003-37 IRQ J2-10 GPIO.28 J1003-38 REQ J4-2 GND J1003-39 GND J1-6 GPIO.29 J1003-40 VEN J4-1 2    Get AOSP for i.MX Nano Follow Android porting guide. https://www.nxp.com/docs/en/user-guide/ANDROID_USERS_GUIDE.pdf .2.1  Download i.MX Android BSP (Android14.0.0_1.2.0) from below link.  Android OS for i.MX Applications Processors | NXP Semiconductors   You will get the package imx-android-14.0.0_1.2.0.tar.gz    .2.2 Decompressing android BSP # tar -xvzf imx-android-1c4.0.0_1.2.0.tar.gz  When decompression is done, imx-android-14.0.0_1.2.0 subdirectory is created, in the folder, we can find imx_android_setup.sh, which is script for downloading android source code and commands for patching i.MX android bsp to AOSP. .2.3 Downloading Android source code # source ./imx-android-14.0.0_1.2.0/imx_android_setup.sh  The folder structure after AOSP downloading complete.  3     AOSP Adaptation NXP adds modifications to the AOSP code. Next, we add them step by step according to AN14430, move the content of them into correct folder in AOSP code base. .3.1  nxp_nci_hal_nfc #git clone "https://github.com/nxp-nfc-infra/nxp_nci_hal_nfc.git" #cd nxp_nci_hal_nfc #git checkout br_ar_14_comm_infra_dev #cp -rf *  ../android_build/packages/apps/Nfc/ #cd .. .3.2 nxp_nci_hal_libnfc-nci #git clone "https://github.com/nxp-nfc-infra/nxp_nci_hal_libnfc-nci.git" #cd nxp_nci_hal_libnfc-nci #git checkout br_ar_14_comm_infra_dev #cp -rf *  ../android_build/system/nfc/ #cd .. .3.3 nfcandroid_nfc_hidlimpl #git clone "https://github.com/nxp-nfc-infra/nfcandroid_nfc_hidlimpl.git" #cd nfcandroid_nfc_hidlimpl #git checkout br_ar_14_comm_infra_dev #cp -rf *  ../android_build/hardware/nxp/nfc #cd .. .3.4 nfcandroid_frameworks #git clone "https://github.com/nxp-nfc-infra/nfcandroid_frameworks.git" #cd nfcandroid_frameworks #git checkout br_ar_14_comm_infra_dev #mkdir ../android_build/vendor/nxp/frameworks #cp -rf * ../android_build/vendor/nxp/frameworks #cd .. .3.5 nfcandroid_emvco_aidlimpl #git clone "https://github.com/nxp-nfc-infra/nfcandroid_emvco_aidlimpl.git" #cd nfcandroid_emvco_aidlimpl #git checkout br_ar_14_comm_infra_dev #mkdir  ../android_build/hardware/nxp/emvco #cp -rf *  ../android_build/hardware/nxp/emvco #cd .. .3.6   nfcandroid_platform_reference #git clone "https://github.com/nxp-nfc-infra/nfcandroid_platform_reference.git" #cd nfcandroid_platform_reference #git checkout br_ar_14_comm_infra_dev #cp -rf vendor/nxp/*   ../android_build/vendor/nxp/ #cd .. .3.7 nfcandroid_infra_test_apps # git clone https://github.com/nxp-nfc-infra/nfcandroid_infra_test_apps.git # cd nfcandroid_infra_test_apps/ # git checkout br_ar_14_comm_infra_dev # cd test_apps/ # cp -rf SMCU_Switch/  ../../android_build/packages/apps/ # cp -rf EMVCoModeSwitchApp/  ../../android_build/packages/apps/Nfc/ # cd ../.. .3.8  nfcandroid_infra_comm_libs #git clone "https://github.com/nxp-nfc-infra/nfcandroid_infra_comm_libs.git" #cd nfcandroid_infra_comm_libs #git checkout br_ar_14_comm_infra_dev #cp -rf nfc_tda/  ../android_build/system/ #cp -rf emvco_tda/ emvco_tda_test/  ../android_build/hardware/nxp/emvco/ #cp -rf NfcTdaTestApp/  ../android_build/packages/apps/Nfc/ #cd .. After AOSP adaptation, folder is like below.  4   Apply AOSP patches please see AN14430, page10   # patch -p1 <  ../../../nfcandroid_platform_reference/build_cfg/build_pf_patches/AROOT_build_bazel.patch #patch -p1 < ../../../nfcandroid_platform_reference/build_cfg/build_pf_patches/AROOT_build_make.patch # patch -p1 < ../../../nfcandroid_platform_reference/build_cfg/build_pf_patches/AROOT_build_soong.patch # patch -p1 < ../../../nfcandroid_platform_reference/build_cfg/build_pf_patches/AROOT_frameworks_base.patch #patch -p1 < ../../../nfcandroid_platform_reference/build_cfg/build_pf_patches/AROOT_frameworks_native.patch #patch -p1 < ../../../nfcandroid_platform_reference/build_cfg/build_pf_patches/AROOT_frameworks_proto_logging.patch #patch -p1 < ../../../nfcandroid_platform_reference/build_cfg/build_pf_patches/AROOT_system_logging.patch #patch -p1 < ../../../../nfcandroid_platform_reference/build_cfg/build_pf_patches/AROOT_packages_modules_Bluetooth.patch  5    Adding the driver support. .5.1  get nfcandroid_platform_drivers from github #git clone "https://github.com/nxp-nfc-infra/nfcandroid_platform_drivers.git" #cd nfcandroid_platform_drivers #git checkout br_ar_14_comm_infra_dev #cd .. .5.2Create a folder named pn7160 under android_build/vendor/nxp-opensource/kernel_imx/drivers/nfc Copy below kernel drivers file from “nfcandroid_platform_drivers/drivers/pn7160/nfc/nfc “ into  “android_build/vendor/nxp-opensource/kernel_imx/drivers/nfc/pn7160/” Common.c  common.h   i2c_drv.c  i2c_drv.h spi_drv.h  spi_drv.c  Makefile  Kconfig Result of copying: .5.3 Modify makefile Replace Makefile default code with following code,  only add i2c for simplifying.  Now we need to add pn7160 Makefile and Kconfig to main Makefile and Kconfig Makefile Kconfig 6   Adding device tree Device tree is important since we need to tell our controller which pins we want to use for communication (this is always different between host controllers) The device tree need to be added into: “vendor/nxp-opensource/kernel_imx/arch/arm64/boot/dts/freescale” Create file with name “imx8mn-evk-pn7160.dts”, open the file and add following lines: Next task is to add .dts file into Makefile in the following location: . vendor/nxp-opensource/kernel_imx/arch/arm64/boot/dts/freescale Open Makefile and add: Final step is to add NXP_NCI_I2C as module in following file: . vendor/nxp-opensource/kernel_imx/arch/arm64/configs/imx8mn_gki.fragment Open imx8mn_gki.fragment and add: 7    Add device specific changes          The location of the device specific changes in under folder            . device/nxp/imx8m/evk_8mn 7.1 BoardConfig.mk        7.2 ShareBoardConfig.mk  7.3 compatibility_matrix.xml  7.4 device_framework_matrix.xml  7.5 evk_8mn.mk Add .mk files to specific device.mk and some product package directly to device.mk file so everything is build together with Android.   7.6 init.rc 7.7manifest.xml 7.8 ueventd.nxp.rc        Add permissions for drivers    8    Additional change in compatibility matrix Put changes into hardware/interfaces/compatibility_matrices Compatibility_matrix_8.xml  9    add changes into NXP mk files . android_build/vendor/nxp/nfc/device-nfc.mk  .android_build/vendor/nxp/emvco/device-emvco.mk    10    Build Android First , the source build/envsetup.sh command is executed to import shell functions that are defined in ${MY_ANDROID}/build/envsetup.sh. Then, the lunch evk_8mn-userdebug command is executed to set up the build configuration. #source build/envsetup.sh #lunch evk_8mn-userdebug   Possible build failures This error resulted from the incompatibility of file Kconfig, please use dos2unix command to fix it.  For some other redefine issues, please do the following. Go into file hardware/nxp/nfc/snxx/ Name Android.bp to _Android.bp Go into hardware/nxp/nfc/snxx/halimpl/power-tracker/ Name Android.bp to _Android.bp Go into file hardware/nxp/secure_element/snxxx/aidl/ Name Android.bp to _Android.bp Remove : pn8xx from hardware/nxp/ Remove : frameworks/base/core/res/res/values/config.xml.orig 11   Download build and flash images Go into “android_build/out/target/product/evk_8mn” and download all files without folders . When downloaded, open following two files and add: .in fastboot_imx_flashall.bat   .in uuu_imx_android_flash.bat   Change switches on i.MX8M Nano .    Flashing Android: when flashing Android images .    Running Android:  when images are flashed, put switches to Running Android and Android OS will start. Flash images .  Put i.MX8 to “Flash Android” .  Open a PowerShell as admin in the location where download images are .  Running following command .  ./uuu_imx_android_flash.bat -f imx8mn -a -d pn7160 12  Firmware update Download the FW from Github Open terminal at the FW location Run the following commands • adb push libpn7160_fw.so vendor/lib64/libpn7160_fw.so (for 64-bit version) and adb                  push libpn7160_fw.so vendor/lib/libpn7160_fw.so (for 32-bit version) • adb shell svc nfc disable • adb shell svc nfc enable    References: PN7160/PN7220 – Android 14 porting guide UG10156 : Android User’s Guide  Build Andriod image for PN7160 on i.MX8M Nano:  Andraz this is a step by step guider to port PN7160 to Android 14 on i.MX 8M Nano board NFC Controller Solutions

iMX8MP MIPI DSI 至 HDMI 转换器（LT9611UXD）调出 您好， 我们设计了一款基于 imx8MP 的主板，用于使用 LT9611UXD 将 MIPI DSI 转换为 HDMI，但该芯片不断报告错误，例如 MIPI DSI 时钟不稳定和无法同步。 我们试图用 LT9611UXC 替换同一块主板上的 LT9611UXD，HDMI 有输出，但是换回来后 LT9611UXD 仍然无法工作。 能否请您指点一二？ 1。恩智浦是否有 LT9611UXD 的解决方案或演示板？ 2.恩智浦是否遇到过 MIPI DSI 时钟不稳定的问题？是如何解决的？    Re: iMX8MP MIPI DSI to HDMI Convertor(LT9611UXD) Bring Up 你好@杨志荣 希望你一切都好。 实际上，我们在 i.MX95 15mm x 15mm EVK DTSO 中使用了 LT9611UXC。 请看一看： https://github.com/nxp-imx/linux-imx/blob/lf-6.12.y/arch/arm64/boot/dts/freescale/imx95-15x15-evk-lt9611uxc.dtso 对于 i.MX8MP，我们没有任何示例。 此外，您还可以使用 i.MX8MP 的原生 HDMI 来代替 LT9611UXD。 顺祝商祺！ 萨拉斯

[不正行為] 投稿者: @RishavKaaraTech / 掲示板: TapLinx-SDK / 報告者: wtgrre wtgrre は、 @RishavKaaraTech が投稿した 「RFIDDiscover ツールを入手したが、その使い方はわからない」という 投稿を以下の理由で報告しました。 理由：裸体または性行為 詳細： 購入ロゲイン・ハミルトン canロゲインを注文します 5mgのコスト ロゲイン60ml ロゲインタブレット配信 ロゲインを次に買う場所 ロゲイン100mg オンライン薬局 ロゲイン最も安い井戸を購入する 母乳育児 ロゲインを購入する ロゲインを購入したい ロゲイン処方薬に関する情報 ロゲインの購入方法 ロゲインの注文方法 購入ロゲイン医薬品の迅速配送 購入ロゲイン ノバスコシア acロゲインの費用 最も安いロゲイン PayPal アメリカン・エキスプレス ロゲインを購入したい 検索ロゲイン処方箋不要 カーマーゼンシャー ロゲインの購入方法 インフラ株価 ロゲイン2 どこで次のロゲインを購入する 薬局ロゲインロイズクーポン2 薬局ロゲインロイズクーポン2 購入ロゲイン医薬品の迅速配送 ロゲイン120 価格 5 最安値のロゲイン、送料無料 購入ロゲイン ノバスコシア コストロゲイン30mg ジェネリックミノキシジル ロゲイン グリーンスボロ ロゲインを次に購入する場所 ロゲインオンライン薬局（処方箋不要） ロゲインタブレット端末の配送 薬局ロゲイン ロイズ クーポン 2 次へロゲインの当日配送 安いロゲイン オンライン ロゲイン錠剤の配送 ロゲインを購入したい ac cost rogaine コストロゲイン30mg otcミノキシジル ロゲイン ソリハルでの費用 投稿リンク： https://community.nxp.com/t5/TapLinx-SDK-TagWriter-and/RFIDDiscover-tool-acquired-but-how-to-use-it/mp/2164324#M205 投稿者: @RishavKaaraTech |作成者に電子メールを送信する 報告者： wtgrre |メールによる報告 報告された投稿には3件の返信があります。

imx93evk 板可以支持 GNOME 吗？ 亲爱的先生 我下载了 https://www.nxp.com/lgfiles/sdk/lsdk2512/nxp_apps_debian_lsdk2512_imx93evk.deb 然后在 imx93evk 板上安装了 nxp_apps_debian_lsdk2512_imx93evk.deb。安装后，没有 GNOME + GDM3。因此，我使用以下命令安装了它们： apt update apt install gdm3 task-gnome-desktop systemctl enable gdm3 systemctl start gdm3 安装 GNOME + GDM3 后，重启通常会挂起。我的疑问GNOME + GDM3 无法运行 imx93evk。为什么？ 看来 LSDK-24.12_DEBIAN-12_LF-6.6.36 没有这个问题。 我在 imx8mpevk 上安装了 nxp_apps_debian_lsdk2512_imx8mpevk.deb，出现了 GNOME + GDM3，一切正常。 谢谢。 Re: Can imx93evk board support GNOME? 在我们较新的软件版本中，我们不再专注于在 imx93 主板上支持 GNOME。主要原因是i.MX93不包含显卡。当纯粹在 CPU 上运行 GNOME 和 GDM 时，系统资源消耗会变得非常高，整体用户体验也会明显下降。但是你使用旧版本在 imx93 主板上使用 gnome。 如果您想继续使用 GNOME 并获得更好的性能，我们建议您评估我们的 i.MX8MP 平台，该平台包含 GPU，可提供更加流畅的 GNOME 体验。 如有任何问题，请告诉我。

imx8qm jailhouse Hi all, Is there any document showing all the steps to have a demo running on imx8qm mek board with jailhouse? I was going over this: L5.4.70_2.3.3_LINUX_DOCS but all I could find is a reference to device trees: Hypervisor Jailhouse Enables the Jailhouse Hypervisor device trees. • imx8qxp-mek-root.dtb: DTB for root-cell I do not know what to do with this info. That is why I need a step by step instruction list. Br, Mircea Re: imx8qm jailhouse @Jerry137207  Hi, Are you running jailhouse on top of hw ? Re: imx8qm jailhouse Hi @Rita_Wang  I am using MCIMX8QM soc I need to run android and freertos on top of hypervisor. Which hypervisor i can use ? Re: imx8qm jailhouse Waste of time. Nothing works out of the box on nxp imx8qm, at least not with the software provided by nxp. Android does not run in jailhouse, on imx95 they have a small android demo running in xen. freertos can run on the second core m3 core, you can flash the emmc with android and have it like that running. no hypervisor needed. Re: imx8qm jailhouse hi @Ahelion i am planning to use MCIMX8QM-CPU soc  i need to bringup freertos and Android on top on this do we need hypervisor here, and also Jailhouse is already present in the latest version of android ? Re: imx8qm jailhouse Hi, Ahelion: I'm interested in runing multiple OS based on jailhouse, but related information is lack. I've sucessfully run jailhouse test demo in Imx8qm mek board. If you would like share info each other, plz email me: [email protected]. Re: imx8qm jailhouse I can tell you right now, it is not supported. I could not get jailhouse or xen to work on imx8qm. Whatever documentation i find is referencing linux4.9, which can not be build anymore. Re: imx8qm jailhouse Hi, Yes, the xen is supported on the i.MX8QM. You can refer to the attach document. Wish you have a nice day Best Regards Rita Re: imx8qm jailhouse any ideea?  Found out that the latest linux kernel does support the lates XEN How can I get Linux and Android running at the same time? Re: imx8qm jailhouse OK, I will help confirm. Re: imx8qm jailhouse L5.4.70_2.3.3, i was following this quide, so all bsp-s mentioned here I am using. Re: imx8qm jailhouse Which version BSP are you want to use? Re: imx8qm jailhouse @Rita_Wang Xen willl support on latest kernal 6x? Re: imx8qm jailhouse @Rita_Wang i have one more we are buying MCIMX8QM soc  i need to run android and freertos as guest which hypervisor support on this latest kernel? jailhouse supports on latest kernel for my requirement  Re: imx8qm jailhouse Hi @Shivu_Guru_24 , Sorry for late reply. For the XEN the on latest kernal 6x do not support it. If customer want to use, they can do porting themself. In our BSP 4.14.98 support it. Customer and refer it: Embedded Linux for i.MX Applications Processors | NXP Semiconductors   Hope this can do help for you Wish you have a nice day Best Regards Rita Re: imx8qm jailhouse Hi @Shivu_Guru_24 , Jailhouse is a Type 1 hypervisor for i.MX 8. Xen is not support in the latest version BSP. Wish you have a nice day Best Regards Rita

在 FRDM-MCXW71 EVK 上运行 BLE 示例时出现断言错误 你好，团队、 我目前正在使用 FRDM-MCXW71 EVK，用 Visual Studio Code 编写一个 BLE 应用程序。 由 mcxw71evk_cmsis_button_toggle_led 的示例成功版本、闪烁和运行。 但是，当我编译并刷新 mcxw71evk_adv_ext_peripheral_freertos 示例时，编译和调试过程成功完成，但是当我运行应用程序时，会出现断言错误。 能否请您帮我了解一下是什么原因导致了这个问题？如果 BLE 示例需要任何其他配置，请告诉我。 感谢您的支持。 致以最崇高的敬意， Ramdev #MCXW71 #BLE 模拟（ADC|CMP|DAC|OPAMPS） 开发板 Re: Assert Error While Running BLE Example on FRDM-MCXW71 EVK 你好，克莉丝汀、 感谢您的反馈， 我使用的是 MCUXpresso SDK 版本 25.12.0。该项目成功构建，调试会话启动时没有任何问题。但是，一旦调试完成，我点击运行选项，应用程序就会立即出现断言错误。 我附上了终端日志供你参考。 能否请您查看一下日志，并就该问题的可能原因提供建议？ 感谢您的支持。 致以最崇高的敬意， Ramdev Re: Assert Error While Running BLE Example on FRDM-MCXW71 EVK 嗨，@Ramdev 感谢您为我们创建案例。 请告诉我您的 SDK 版本和重现该问题的详细步骤。 如果可能，也请帮助提供相关截图和日志。 我倾向于在本地检查是否能重现这个问题。 顺祝商祺！ Christine。 Re: Assert Error While Running BLE Example on FRDM-MCXW71 EVK 您好，恩智浦团队， 我想跟进我之前的询问。请您在方便时提供最新信息。 如果需要我提供任何补充信息，请告诉我。 谨致 Ramdev Re: Assert Error While Running BLE Example on FRDM-MCXW71 EVK 您好，恩智浦团队， 。请您在方便时提供最新信息。 如果需要我提供任何补充信息，请告诉我。 谨致 Ramdev Re: Assert Error While Running BLE Example on FRDM-MCXW71 EVK 你好，@Ramdev 请尝试以下方法： 1. 修改 frdm_mcxw71\ mcuxsdk\ 中间件\ 无线\ 蓝牙\ boards\ frdmcxw71\ 蓝牙\ adv_ext_preinclude.h #define gAppLowpowerEnabled_d 1 //从 0 到 1   2.使用 blhost 加载位于以下目录中的 NBU FW： mcuxsdk\ 中间件\ 无线\ ble_controller\ bin\ mcxw71_nbu_ble_hosted.sb3   如果您不知道如何使用 blhost 闪存 NBU FW bin，请参考以下链接： https://community.nxp.com/t5/MCX-W71-Training-Secure-MCUs-for/FRDM-MXCW71-Hands-On-2-Recognize-NBU-Incompatible-Versions/ta-p/1970129   我已经在本地进行了验证，现在可以正常工作了：   扩展广告应用程序 - 外围设备 按 WAKESW 查看菜单 扩展广告应用程序 - 外围设备 按 WAKESW 查看菜单 扩展广告应用程序 - 外围设备 按 WAKESW 查看菜单 扩展广告应用程序 - 外围设备 按 WAKESW 查看菜单 扩展广告应用程序 - 外围设备 2 ss WAKESW 查看菜单 扩展可扫描广告 从手柄 0 开始   请告诉我您的结果，如果对您有效，请帮助将我的答案标记为该问题的解决方案。这样我们就可以结案了。 谢谢您！   顺祝商祺！ Christine。 Re: Assert Error While Running BLE Example on FRDM-MCXW71 EVK 嗨，@Ramdev 对不起，我被另一项更优先的任务挡住了。 我会尽量在今天检查这个问题，并及时分享我的更新。 顺祝商祺！ Christine。 Re: Assert Error While Running BLE Example on FRDM-MCXW71 EVK 嗨，Christine， 感谢您提供的最新信息。期待您的回复。 谨致 Ramdev Re: Assert Error While Running BLE Example on FRDM-MCXW71 EVK 你好，克里斯蒂安，我这边的 CMSIS GPIO 示例也能正常运行，问题是当我运行"mcxw71evk_adv_ext_peripheral_freertos" 这样的示例时，会出现断言错误，你能验证一下吗？ Re: Assert Error While Running BLE Example on FRDM-MCXW71 EVK 你好 Christine， 在 launch.jason 中我更新了 .elf文件，除此之外我没有做任何更改。 我也做了同样的事，但效果很好。 谨致 Ramdev Re: Assert Error While Running BLE Example on FRDM-MCXW71 EVK 你好，@Ramdev 感谢您的耐心等待。 我在本地进行了尝试，但没有遇到您的错误。 我可以成功版本、调试和运行它。 请参阅下面的测试结果输出： ---- 打开串行端口 COM4 ---- CMSIS GPIO 示例！ 使用按钮切换 LED！ CMSIS GPIO 示例！ 使用按钮切换 LED！ CMSIS GPIO 示例！ 使用按钮切换 LED！ CMSIS GPIO 示例！ 使用按钮切换 LED！ CMSIS GPIO 示例！ 使用按钮切换 LED！ 按下按钮！ 按下按钮！ 按下按钮！ 按下按钮！ 按下按钮！ 按下按钮！ 按下按钮！ 按下按钮！ 你修改了什么地方吗？ 我正在使用 SDK25.12.00，并使用这个工具链来构建： .mcuxpressotools/arm-gnu-toolchain-14.2.rel1-mingw-w64-x86_64-arm-none-eabi/bin/arm-none-bin/arm-none-eabi-none-none-eabi-none-     请检查您的工具链。   如果你修改了任何地方，请告诉我。   下面的附件是我的控制台日志，似乎与你的类似。   但在你的控制台日志中，我看到 ： [21923] 信息:Launcher.core.短截线：[短截线 (2336)] Nc：状态-正在运行或正在执行RESET请求-重读状态失败-rc Nn (05)。DAP 访问中的导线 ACK 故障   能否请您用其他例子试一试？像 hello_world 一样？       顺祝商祺！ Christine。 Re: Assert Error While Running BLE Example on FRDM-MCXW71 EVK 你好，@Ramdev 你修改过什么吗？还是只使用我们的默认示例？ 当然，我也可以在我这边试试这个例子：adv_ext_peripher_freertos 。 稍后，我将与大家分享我的成果。 顺祝商祺！ Christine。 Re: Assert Error While Running BLE Example on FRDM-MCXW71 EVK Hi Christine , 感谢您提供的最新信息。 没问题，我理解。 谨致 Ramdev Re: Assert Error While Running BLE Example on FRDM-MCXW71 EVK 嗨，@Ramdev 感谢您的回复。 我尝试了这个 BLE 示例：frdmmcxw71_adv_ext_peripheral_freertos，也遇到了和您一样的问题。 以下是错误信息： [11834] 调试：Launcher.core.短截线：短截线 (13333)-> GDB (2340)：b '+' [35169] info: Launcher.core.短截线：[短截线 (2340)] Nc：状态-正在运行或正在执行RESET请求-重读状态失败-rc Nn (05)。DAP 访问中出现电线 ACK 故障 [35214] info: Launcher.core.短截线：[短截线 (2340)] Nc：状态-正在运行或正在执行RESET请求-重读状态失败-rc Nn (05)。DAP 访问中出现电线 ACK 故障 [35259] info: Launcher.core.短截线：[短截线 (2340)] Nc：状态-正在运行或正在执行RESET请求-重读状态失败-rc Nn (05)。DAP 访问中出现电线 ACK 故障 [35286] info: Launcher.core.短截线：[短截线 (2340)] Nc：状态-正在运行或正在执行RESET请求-重读状态失败-rc Nn (05)。DAP 访问中出现电线 ACK 故障 [35333] info: Launcher.core.短截线：[短截线 (2340)] Nc：状态-正在运行或正在执行RESET请求-重读状态失败-rc Nn (05)。DAP 访问中出现电线 ACK 故障 [35368] INFO:launcher.core.短截线：[短截线 (2340)] Nc：状态-正在运行或正在执行RESET请求-重读状态失败-rc Nn (05)。DAP 访问中出现电线 ACK 故障 [35401] info: launcher.core.短截线：[短截线 (2340)] Nc：状态-正在运行或正在执行RESET请求-重读状态失败-rc Nn (05)。DAP 访问中出现电线 ACK 故障 [35435] info: Launcher.core.短截线：[短截线 (2340)] Nc：状态-正在运行或正在执行RESET请求-重读状态失败-rc Nn (05)。DAP 访问中出现电线 ACK 故障 [35520] info: Launcher.core.短截线：[短截线 (2340)] Nc：状态-正在运行或正在执行RESET请求-重读状态失败-rc Nn (05)。DAP 访问中的导线 ACK 故障 让我检查一下，尽快反馈给您。 顺祝商祺！ Christine。 Re: Assert Error While Running BLE Example on FRDM-MCXW71 EVK 嗨克里斯汀， 很抱歉回复晚了。我遇到了另一个调试会话无法启动的问题。 在 VS Code 版 McuXpresso 中，出现以下错误： 无法启动：远程连接已关闭 （从目标选择扩展远程 172.0.0. 1:2356） 我还尝试过使用 LinkFlash (v25.12.83) 对主板进行编程，但它显示以下错误：无法连接到核心 Et: 31： 无法连接到芯 片的调试端 口 Pc: (100) 目标操作失败 在硬件方面，USB_ACT 绿色 LED 亮起，ISP_EN_MLINK 红色 LED 闪烁，USB LED 也亮起。 之前板运行良好，但现在我无法在 FRDM-MCXW71 板上调试或刷新任何示例。 由于这个问题，我无法检查您之前提到的断言错误解决方案。您能建议如何解决这个问题吗？ 致敬、 拉姆德夫 Re: Assert Error While Running BLE Example on FRDM-MCXW71 EVK 嗨，Christine， 感谢您提供的最新信息。我已为此问题创建了一个支持链接 链接:https://community.nxp.com/t5/Wireless-MCU/FRDM-MCXW71-debug-issue/m-p/2327185#M20304 周一有空时，能否请您看一看？ 谨致 Ramdev Re: Assert Error While Running BLE Example on FRDM-MCXW71 EVK 你好，@Ramdev 对于新问题，能否请您帮助创建一个新的主题？ 为避免混淆，我们通常建议客户用一个案例跟踪一个问题。 下周一我会拿给你检查，现在我正在处理另一个问题。 感谢您的企业。 顺祝商祺！ Christine。 Re: Assert Error While Running BLE Example on FRDM-MCXW71 EVK 你好，@Ramdev 它对你有用吗？ 如果在您那边可行，能否请您帮忙将我的答案标记为此例的解决方案？ 这样我们就能及时结案。 如果您有任何其他问题，请随时向我们提交新案例。 顺祝商祺！ Christine。 Re: Assert Error While Running BLE Example on FRDM-MCXW71 EVK 嗨，@Ramdev 感谢您创建新主题。 我看到我们的同事已经在新的主题上支持你了。 新问题解决后，请继续测试该问题，并告诉我是否还需要我们的帮助。 顺祝商祺！ Christine。

RT1060 LVGL-导向器-带旋转的示例 大家好 🙂 我正在评估配备 RK043FN66HS 显示屏的 MIMXRT1060-EVKB 主板。我从evkbmimxrt1060_lvgl_guider示例开始。我以纵向模式（272x480）生成了 GuiGuider 代码，并将其复制到 MCU 示例项目中。 为了旋转屏幕，我将定义DEMO_USE_ROTATE设为1。此时，一切正常。只是性能不是很好。你可以看到画面在更新（见图片一--黄色条正常横跨整个屏幕）。 框架结构 因此，我使用了CONFIG_LV_USE_ROTATE_PXP定义，并将其设置为1。但在此之后，许多文物开始出现（见图二）。 PXP 手工艺品 我到底做错了什么？PXP 是否与我的设置不兼容？如何提高性能--PXP 是正确的方法吗？ 此致 乌韦

For S32G274A multi-core scenario, can the first 0x9100 bytes of fip.bin be neglected? When making ATF image for BSP42, we get information like this: Boot Core: A53_0 IVT Location: QSPI Load address: 0x342f8f00 Entry point: 0x34302000   Entry point - Load address = 0x9100 it's BL2 that sits at offset 0x9100 of fip.bin. So is "Entry point" refering to BL2?   For multi-core scenario, MCU runs bootloader to load BL2 for A53. If BL2 is the entry point, should bootloader just copy from offset 0x9100 of fip.bin(BL2) to 0x34302000 of RAM space(neglect the first 0x9100 bytes)？ GoldVIP Re: For S32G274A multi-core scenario, can the first 0x9100 bytes of fip.bin be neglected? Hello, @wansp  Thanks for your post The bootloader will move the data from QSPI to the Load address(SRAM), they would not be neglected. BR Chenyin