无线示例中的外壳 您好，NXP团队， 我正在使用 kw45 loc 板通过 BLE 接收来自多个传感器的数据我正在使用 sdk 中的无线 uart 示例我能够成功地从多个设备接收 ble 中的数据，但是我观察到 shell_dec 和 shellwrite 在 teraterm 中打印数据花费了太多时间，大约需要更多时间在 teraterm 中打印数据。 我使用 systick freertos tick 计算出的处理时间几乎是它的两倍。 1. 我想知道恩智浦能否建议在更短的时间内打印多个字节数据的有效方法。 2.我正在使用无线 uart 中的 shell，它是阻塞还是非阻塞。 谢谢 切坦 Freedom开发平台 Re: Shell in wireless example 你好 希望你一切顺利。 您使用的是哪个版本的 SDK？您在 wireless_uart 示例中做了哪些修改？ 能否请您向我们详细介绍一下您的申请？ 对于无线 UART 示例，提供了阻塞和非阻塞 UART API，但建议使用非阻塞实现。阻塞函数轮询发送队列，等待发送队列清空。非阻塞函数使用中断方法发送/接收数据，直接返回，无需等待所有数据写入发射器寄存器。 非阻塞实现使用的是事务接收 API 支持的环形缓冲区。有关更多信息，请参阅 MC UXpresso SDK API 参考手册中的 " UART 驱动程序 " 部分。 顺祝商祺！ 安娜-索菲亚

S32K144EVBのSPIの問題 こんにちは、チームの皆さん NFCリーダ ST25R3916B スレーブ デバイスを S32K144EVB とインターフェースしました。SPI通信が正常に機能していることを確認するために、ST25R3916BスレーブICのチップIDを読み取ろうとしています。ただし、MISO 行では有効なデータではなく、常に 0xFF が読み取られます。 この問題の解決を手伝っていただけますか? ST25R3916B スレーブ データシートによると、読み取り波形は次のようになります。 Anilpatil_SasvaAuto_0-1762263860772.png マスターは以下のように読んでいます Anilpatil_SasvaAuto_1-1762263874895.png 何が悪かったのか教えてください。 SPI 読み取りおよび書き込みプロセスには、NXP ホスト ライブラリ API を使用しています。SPI通信にはS32SDK_S32K1XX_RTM_4.0.2 SDKを使用しました Re: SPI issue in S32K144EVB こんにちは@Anilpatil_SasvaAuto マスターの問題を排除するには、MOSI と MISO がハードウェア ループバックでコネクテッドされた簡単なプロジェクトを作成してください。ダミーデータ配列を送信し、送信されたデータが正しく受信されることを確認します。 問題が解決しない場合は、プロジェクトを共有していただき、私の側でテストしてください。 マスターの送信と受信が正しく機能している場合は、デバイスとの通信に関する詳細なサポートについては、ST25R3916B プロバイダーに問い合わせることをお勧めします。 BR、ヴェインB

Github 与 S32K144 的集成 我使用 S32K144 微控制器和 s32 design studio 开发固件。我想将 Git 集成到我的项目中以进行版本控制。 S32 设计工作室支持 github 吗？如果没有，有没有其他方法可以将我的项目文件上传到 github？ 此致 罗希特 Re: Github integration with S32K144 使用本地终端作为 Git Bash，我可以获得命令行界面，通过它我可以将我的项目初始化为 git 仓库。 此致 罗希特 Re: Github integration with S32K144 你好@rohit1749 "Includes" 文件夹是一个虚拟文件夹，显示项目中的所有头文件。 我不是 Git 专家，但据我所知，Git 跟踪的是磁盘上的真实文件和文件夹，而不是像这样的虚拟文件夹。 Re: Github integration with S32K144 感谢您的支持。我可以将项目文件推送到 github。但在推送时，包含目录并没有推送到 github。 rohit1749_0-1752749080556.png 因此，当我克隆 github 仓库时，我无法版本项目。 有什么解决办法吗？ 此致 罗希特 Re: Github integration with S32K144 你好@rohit1749 通过顶部菜单中的帮助 → 帮助内容，可以找到 S32DS 附带的《Git 用户指南》。只需在搜索栏中输入"EGit Documentation" 即可。 此外，这些主题可能也很有用： 在 S32DS v3.4 中使用基于 SDK 的示例代码独立组网 (SA) 是否可以更改 S32DS 生成的代码目录？ BR、VaneB

サンプルプロジェクトのリリースバージョンをビルドする方法 – S32K1 AUTOSAR NXPチームの皆様、こんにちは。 現在、S32K1 AUTOSAR RTD 2.0.0 サンプル プロジェクトに取り組んでいます。 Gpio_Dio_lp_Example_S32K118プロジェクトを作成し、 Debug_Flashバージョンを正常にビルドしました。 ただし、サンプル プロジェクトは、デフォルトではデバッグ モードでのビルディングのみをサポートしているようです。 代わりにリリース バージョンをビルドするようにプロジェクトを構成する方法を教えてください。 サポートありがとうございます！ Re: How to Build Release Version of Example Project – S32K1 AUTOSAR こんにちは、PetrS アドバイスありがとうございます。 Re: How to Build Release Version of Example Project – S32K1 AUTOSAR こんにちは、 プロジェクトのプロパティに移動して新しいビルド構成を追加CAN PetrS_0-1753267132040.png 新しい名前を付けて既存のデバッグ構成からコピーします PetrS_4-1753267328511.png 最後にデバッグフラグを削除します PetrS_3-1753267260950.png 次に適用してビルドします BR、ペトル

Apply s32g274 bsp35.0 to add the PHY chip ADIN1200 in U-Boot Apply s32g274 bsp35.0 to add the PHY chip ADIN1200 in U-Boot. After U-Boot starts, the register of the PHY can be read by the mii command, but the input ping is 10.0.0.1. It will directly prompt "Failed to enable rx_rgmii clock". What's the problem here? Re: Apply s32g274 bsp35.0 to add the PHY chip ADIN1200 in U-Boot Hello @sdx111, Thanks for the information. To narrow it down even more, please share the following: The complete node definition of  gmac0: ethernet@4033c000 in ATF (fdts/s32cc.dtsi) Please add the return value to the print of the error in eth.c#L312 : dev_err(gmac_dev, "Failed to enable %s clock, returned %d\n", rx, ret); If you are aware of any relevant change applied to your u-boot or ATF configuration that might be related to this problem please also share it Thanks! Re: Apply s32g274 bsp35.0 to add the PHY chip ADIN1200 in U-Boot The ADIN1200 is connected to GMAC0 and uses the RGMII connection method. The result after executing the command is shown in the attachment. Re: Apply s32g274 bsp35.0 to add the PHY chip ADIN1200 in U-Boot Hello @sdx111, Thanks for reaching out to us. Please execute the following commands in u-boot and share the output: => printenv => xpcs list Please also let me know which interface (GMAC, PFE0, PFE1 or PFE2) and pins you are using to connect to the ADIN1200. Thanks

PN5180 进入待机/LPCD 故障 大家好， 我目前正在尝试使用 PN5180 NFC 读取器实现一个低功耗标签（ISO15693）UID 读取器。正常的 UID 读取以及所有 SPI 通信都正常工作，但我无法让 PN5180 进入待机模式（我得到的恒定电流消耗约为 23mA）...... 我将在下面发布一些代码片段。 也许你们中有人有办法，或者我在监督什么。 预先表示感谢！     从主要功能：   if (nfc3_switch_lpcd(&nfc3) == NFC3_ERROR){ 显示_printf显示 0, 0, "发送待机 cmd 出错"); 返回 0;    } 虽然(1){ //此时，读卡器预计将处于待机状态，电流消耗约为 10 µA。 / ///存货命令将定期发出。计划通过切换 RESET 引脚来唤醒 PN5180     为使用过的点击 nfc3 sdk 添加了功能：   err_t nfc3_switch_lpcd(nfc3_t*ctx) { uint8_t cmd[4] = { 0}; 厘米[0] = 0x0B; 厘米[1] = 0x01; 厘米[2] = 0x0A; 厘米[3] = 0x80;     spi_master_select_device( ctx->芯片选择); err_terror_flag = spi_master_write(&ctx->spi, cmd、 4); 返回error_flag； }     来自自写的 HAL 层（适用于 Ti-cc1352 MCU）：   err_t spi_master_write(spi_master_t*写入, uint8_t*数据, uint16_t len) { SPI_Transaction 事务； 交易.计数= len； 交易.txBuf= data_in； 交易.rxBuf= NULL; 返回 SPI_transfer(数据->spiHandle,&transaction) ?spi_master_success : spi_master_error； } 如前所述，SPI 通信工作正常，因此我希望 LPCD 命令能正常执行（也没有错误返回值）。 再次表示感谢！ 🙂 最佳星期五 Re: PN5180 trouble going into Standby / LPCD 你好@fridde 建议您参考 NxpNfcRdLib_PN5180_v07.13.00_Pub\Examples\NfcrdlibEx6_LPCD 来调试代码。

iMX93 ADC 你好， ，我想增强 iMX93 ADC 驱动程序，使其支持 DMA 和 iio 缓冲区，这样它就可以采样多个样本并将其放入缓冲区。 附上我修改后的代码。我得到以下错误信息： [ 1.436577] imx93-adc 44530000.adc：错误-EINVAL：无法注册此 iio 设备。 [ 1.444518] imx93-adc: 探测 44530000.adc 失败，错误 -22 有帮助吗？ 数量 Linux Re: iMX93 ADC 你好@Manuel_Salas 很抱歉这么晚才回复，我当时在 OOO。 是的，我终于设法让 ADC 与 DMA 一起工作了。 ADC 现在与 DMA 一起工作。 Re: iMX93 ADC 你好@BaselHn 希望你一切都好。 您是否尝试过更改线路： indio_dev->modes = INDIO_DIRECT_MODE; //| INDIO_BUFFER_TRIGGERED; 收件人： indio_dev->modes = INDIO_DIRECT_MODE | INDIO_BUFFER_TRIGGERED; 顺祝商祺！ 萨拉斯 Re: iMX93 ADC 嘿，你能用连续模式工作吗？ Re: iMX93 ADC 嗨@mdeneen 是的，我做了 Re: iMX93 ADC 能否请您分享一下连续模式的工作成果？

S32K344 - ECC 訂正可能および訂正不可能なエラー メモリ 10 (SBC10-NCE10) こんにちは、 エラー報告モジュールから診断データを読み取るためのドライバを作成中です。 メモリ 10に対応するERM ステータス レジスタ 1 が、シングル ビット訂正イベント情報と訂正不可能なエラー イベント情報を継続的に検出していることに気付きました。 その結果、エラー カウンター CORR_ERR_CNT10 はすぐに 0xFF に達し、EAR10 と SYN10 の両方が何らかのエラーを確認しているように見えます (下の画像を参照してください)。 これは、この動作によって影響を受ける唯一のメモリ領域です。SBC10 フィールドと NCE10 フィールドをクリアしようとすると、ほぼ即座に NCE10 ビットが反転し、その後 10 ミリ秒以内に SBC10 ビットが反転します。これは、エラー イベント情報の一貫した修正と通知を示します。 このモジュールを初期化するための現在のアプローチは、すべてのステータス レポート フィールドをクリアし、ECC エラーに関する割り込みベースの通知を使用しないことです。システムの電源投入時にステータス レポート レジスタをクリアしようとしない場合も、同じ動作が発生します。 いくつか質問があります なぜそんなことが起きるのでしょうか? 表293によると、メモリ10は「Cortex-M7_0 ITCM」に関連していますか？ メモリ 10 が実際に Core#0 ITCM に関連しており、ロックステップ マイクロコントローラを使用しており、この問題が Cortex-M7_1 ITCM のチェッカー コアには影響していないと思われる場合、Core0 ITCM に障害があることを意味しますか? ECC Error - Cortex-M7_0 ITCM.png Re: S32K344 - ECC Correctable and Uncorrectable errors Memory 10 (SBC10-NCE10) こんにちは、ダニエル。サポートしていただきありがとうございます。 あなたのアドバイスに従って、AN13388「S32K3 メモリ ガイド」に含まれる「例 6. コアによる ITCM 初期化」を実装することで問題を解決しました。 Re: S32K344 - ECC Correctable and Uncorrectable errors Memory 10 (SBC10-NCE10) こんにちは@fede_ls 、 ECC 初期化はデバイス固有であるため、デフォルトの起動コードには含まれません。対象ハードウェアの要件に従って ECC セットアップを実装するのは開発者の責任です。重要なのは、メモリ上で読み取り操作を実行する前に、ECC を適切に初期化する必要があることです。 Re: S32K344 - ECC Correctable and Uncorrectable errors Memory 10 (SBC10-NCE10) こんにちは、ダニエル。 スタートアップ コード (ITCM_Init セクションの startup_cm7.s) で ITCM が適切に初期化されているかどうかを確認してください。 デフォルトの S32DS CMSIS コアデバイス スタートアップ ファイルstartup_ARMCM7.c を使用しています。標準の .c ファイルをこの返信に添付します。 「 Example_Siul2_Port_Ip_Example_S32K344_ITCM_DTCM_S32DS3.4 RTD300.zip」をチェックして、それがどのようなものかを把握しました (今後のFUTUREのために、以下のスクリーンショットに示されています)。 fede_ls_0-1753869362851.png ITCM と DTCM は、RTD 以外の起動ファイルではデフォルトで初期化されないということですか? SCB->ITCMCR で ITCM が実際に有効になっていることを確認し、起動時に無効化->再有効化を試みました。 アドレス 0x508 でエラーが検出されたことに気付きました。 .mapのそのアドレスにどんなコードがあるのかCAN確認できますか？ファイル？ fede_ls_1-1753870680244.png 本物の ECC エラーを除外CAN場合、問題はシステム クロックの構成に関連している可能性があります。 システム クロック設定がクロック オプションで指定された分周比に準拠していない場合、NXP は適切な MCU 機能を保証しません。 たとえば、表 157、オプション A – 高パフォーマンス モード (CORE_CLK @ 160 MHz) を参照してください。 現在、クロックをオプション A に正常に構成し、その構成が実際に適用されていることを確認しました。 Re: S32K344 - ECC Correctable and Uncorrectable errors Memory 10 (SBC10-NCE10) こんにちは@fede_ls 、 ご確認ありがとうございます。 スタートアップ コード (ITCM_Init セクションの startup_cm7.s) で ITCM が適切に初期化されているかどうかを確認してください。 アドレス 0x508 でエラーが検出されたことに気付きました。 .mapのそのアドレスにどんなコードがあるのかCAN確認できますか？ファイル？ ITCM は、メモリへの 64 ビット書き込みによっていつでも再初期化 CAN ことに注意してください。 したがって、読み取りエラーが発生した場合でも、ITCM を再初期化することで解決できる可能性があります。 本物の ECC エラーを除外CAN場合、問題はシステム クロックの構成に関連している可能性があります。 システム クロック設定がクロック オプションで指定された分周比に準拠していない場合、NXP は適切な MCU 機能を保証しません。 たとえば、表 157、オプション A – 高パフォーマンス モード (CORE_CLK @ 160 MHz) を参照してください。 信頼性の高い動作を確保するために、定義済みのクロック オプションのみを指定されたとおりに使用することを強くお勧めします。 よろしくお願いいたします。 ダニエル Re: S32K344 - ECC Correctable and Uncorrectable errors Memory 10 (SBC10-NCE10) 確認しました。PRTN1_COFB0_STATは0x7EFF001Fに設定されており、PRTN1_COFB0_STAT[BLOCK23]が実行中であることを示します。 この問題の原因について何か知見はありますか? Re: S32K344 - ECC Correctable and Uncorrectable errors Memory 10 (SBC10-NCE10) こんにちは@fede_ls 、 念のため、PRTN1_COFB0_STAT[BLOCK23]は実行されていますか？

MIFARE DESFire EV2 的滚动键盘& EV3 什么是 MIFARE DESFireEV2& EV3？在哪里可以找到相关的完整信息，以及如何实施这些信息？我主要感兴趣的是如何实现，按键的版本号应该是多少，如何更改按键组？ 入门指南 许可 Re: Rolling Keysets of MIFARE DESFire EV2 & EV3 您好，先生， 由于这不是一个公开讨论的话题，我已通过邮件直接回复了您。请记住，要提供有关此主题的支持，必须签订保密协议。

MC33771CとMC33665絶縁型ネットワーク高速トランシーバのインタフェース 私は BMS (バッテリー・マネジメント・システム) プロジェクトに取り組んでおり、MC33771C バッテリー・セルコントローラを使用する予定です。MC33665 絶縁ネットワーク高速トランシーバを見つけたので、次の点を確認したいと思います。 MC33771C を MC33665 とインターフェースすることは可能ですか? はい、そうであれば、このセットアップに関するリファレンス・デザイン、アプリケーションノート、または構成ガイドラインを共有していただけますか? サポートをよろしくお願いいたします。 よろしくお願いします、 ディープ・クマール・シャー Re: Interfacing MC33771C with MC33665 Isolated Network High-Speed Transceiver ハイ 1:MC33771C を MC33665 とインターフェースすることは可能ですか? 【gw】はい。 2:はいの場合、このセットアップに関するリファレンス・デザイン、アプリケーションノート、または構成ガイドラインを共有していただけますか? [gw]以下に接続図を示します。 guoweisun_0-1753770870921.png

S32K146: VLPSモード開始時に割り込みが発生したためウェイクアップに失敗 こんにちは。最近、コードのデバッグ中に問題が発生しました。私のチップは64MHzで動作しており、SDKs関数POWER_SYS_SetModeを呼び出してVLPSモードに入ると、 STANDBY ();まで約16msかかります。STANDBY();の行に到達する前は、ACC ON割り込みでVLPSモードへの移行プロセスを中断できません。しかし、VLPSモードに入ると、ACC ON割り込みが既にトリガーされているため、VLPSモードに移行するための他の割り込みがありません。この問題を改善する方法はありますか？ Re: S32K146: Failure to wake up due to an interrupt occurring during VLPS mode entry こんにちは@シャオティエンジ 割り込みネストの問題があるかどうかをCAN確認できます。その場合は、割り込み優先度を調整することでこの問題を解決できます。 割り込みネストの問題がなければ、この問題は存在しないと思います。 また、GPIO 割り込みサービス関数が割り込みフラグをクリアするかどうかを確認します (例: "PINS_DRV_ClearPortIntFlagCmd(PORTn)")。 Re: S32K146: Failure to wake up due to an interrupt occurring during VLPS mode entry 問題は、POWER_SYS_SetMode を呼び出して VLPS モードに入るときに、関数の開始から STANDBY(); に到達するまでに約 16 ミリ秒かかることです。 この 16 ミリ秒の期間中に GPIO 割り込み (ACC ON) がトリガーされても、VLPS エントリは妨げられず、関数は STANDBY(); まで実行を継続します。STANDBY(); が実行された後にのみ、MCU を VLPS から起動するために割り込みが必要になります。 この 16 ミリ秒のウィンドウ中に GPIO 割り込みがトリガーされた場合に、VLPS エントリ プロセスを中止できるようにする方法はありますか? Re: S32K146: Failure to wake up due to an interrupt occurring during VLPS mode entry こんにちは@シャオティエンジ あなたが言及している「ACC ON」は、MCU を起動する GPIO 割り込みのことですか? GPIO 経由で起動している場合は、その GPIO ポートの割り込み優先度を変更して再度テストしてみてください。

LX2160A FCBGA 代码包和清洗 您好， 我想知道这个软件包有多适合洗涤？我看到顶部有一个通风孔，但盖子的边缘是否用胶水连续粘合，从而起到密封作用？我知道在 P 系列等产品上，胶水是不连续的，留下了两个孔，就像这样[ ]，但它也没有在盖子顶部的一个角落里开通风孔。 我只找到了这份 2012 年的文档，它总体上涉及了其中的一些问题，但我想知道它是否仍然适用于这款较新的设备；不鼓励清洗，或者在清洗前用 LX 代码包遮住通风孔是否行得通。 FC-PBGA，倒装芯片塑料球栅阵列 (FC-PBGA) 顺祝商祺！ Re: LX2160A FCBGA package and washing 你好@Thomas_G 希望这篇文章对你有所帮助、 正如我之前提到的，该部件不是用来清洗的。 我们了解到这一程序是必需的、 我想提供以下建议；但是，请注意，实施这些建议可能会使您的设备保修失效。 • 通常不鼓励使用水或溶剂进行回流后清洗，因为水分 或化学物质可能会腐蚀或侵蚀代码包，软件包材料 • 如果使用水或溶剂清洗工艺，则必须注意在清洗过程中完全 干燥 PCB 和元器件中的水 − 元器件进入清洗过程时应比清洗液更冷 − 这种配置通常具有通风孔，允许盖子内外表面压力均衡 • 在水或溶剂清洗过程中，水分或化学物质可能会通过通风孔渗入盖子 下方 -强烈建议在洗涤后烘烤，以去除这种水分。 祝你愉快 BR、 赫克托-比利亚鲁埃尔 Re: LX2160A FCBGA package and washing 您好， 感谢您的回复。我还是不明白。我们需要在板上涂一层聚苯乙烯涂层，因此需要清洗。 技术理由是什么？ 是否有详细说明建议的技术文件？ 盖子和 bga 软件包之间的胶水是否以封闭的连续循环方式涂抹？了解这种粘接是否能防止液体渗入 如果在清洗前遮盖盖子一角的通风孔，还需要考虑哪些方面是否适合清洗？ 此致 Re: LX2160A FCBGA package and washing 你好@Thomas_G 希望这封邮件能给你带来好运、 关于你的主要要求 我想告诉您，LX2160A 不能水洗。 感谢您的理解。 祝你愉快 BR、 赫克托-比利亚鲁埃尔

"Synchronous Abort" handler, esr 0x96000210 on S32G2 Custom HW - Crash while access to LPDDR4 Dear Community Members, We are encountering a boot issue on our S32G274A-based hardware, where the bootloader fails with a data abort exception. Setup Details: Boot Method: QSPI Image: Custom FIP image with integrated ramdisk Flashing Method: S32DS Flash Tool and Lauterbach (issue occurs with both) BSP Version: 43.0 Bootloader: U-Boot 2022.04+gc01b3bf7b1+p0 SoC: S32G274A We are able to configure the DDR and able to boot till uboot prompt. But after that an access to DDR get crash , ------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------ Please find the below details for reference. => md 80000000 1000 "Synchronous Abort" handler, esr 0x96000210 elr: 00000000ff91cb68 lr : 00000000ff91cab8 (reloc) elr: 00000000ff91cb68 lr : 00000000ff91cab8 x0 : 0000000000000009 x1 : 00000000ffbc66e8 x2 : 00000000fffffffe x3 : 0000000000000020 x4 : 0000000000000000 x5 : 00000000ffbc66e0 x6 : 0000000000000030 x7 : 00000000ffbc6630 x8 : 0000000000000010 x9 : 0000000000000002 x10: 00000000ffffffd8 x11: 0000000000000010 x12: 0000000000000001 x13: 0000000000000001 x14: 0000000000000030 x15: 0000000000000021 x16: 00000000ff8af778 x17: 0000000000000000 x18: 00000000ffbcfd80 x19: 0000000000000004 x20: 0000000000000004 x21: 0000000000000004 x22: 0000000080000000 x23: 00000000ffbc66e9 x24: 0000000000000000 x25: 00000000ffbc6698 x26: 00000000ff9398a7 x27: 0000000000000008 x28: 0000000000000004 x29: 00000000ffbc6630 Code: 2a0403f3 17ffffcb 7100129f 54000181 (b94002c3) Resetting CPU ... resetting ... NOTICE: Reset status: Power-On Reset NOTICE: BL2: v2.10.7(release):bsp43.0-2.10.7-dirty NOTICE: BL2: Built : 08:17:37, Nov 26 2024 NOTICE: BL2: Booting BL31 ------------------------------------------------------------------------------------------ The complete boot-log is as below, where the crash can be found while Uboot trying to access DDR. ------------------------------------------------------------------------------------------ Please find the boot logs attached below for reference. ------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------ U-Boot 2022.04+gc01b3bf7b1+p0 (Nov 21 2024 - 14:00:36 +0000) SoC: NXP S32G274A rev. 2.1 CPU: ARM Cortex-A53 r0p4 @ max 1000 MHz Model: S32G2-platform DRAM: 4 GiB Inside dm_init_and_scan............ pfeng_mdio mdio@2: EMAC MDIO id out of range 88Q5152 reset Core: 291 devices, 24 uclasses, devicetree: board MMC: FSL_SDHC: 0 Loading Environment from SPIFlash... SF: Detected mt35xu01gbba with page size 256 Bytes, erase size 4 KiB, total 128 MiB *** Warning - bad CRC, using default environment s32cc_serdes_phy serdes@40480000: Using mode 0 for SerDes subsystem pci_s32cc pcie@40400000: DBI R/W is not being enabled pci_s32cc pcie@40400000: PCI Device and Vendor IDs could not be set pci_s32cc pcie@40400000: DBI R/W is not being enabled s32cc_serdes_phy serdes@40480000: Failed to lock PCIe phy s32cc_serdes_phy serdes@40480000: PHY: Failed to power on serdes@40480000: -110. pci_s32cc pcie@40400000: Failed to power on PHY 'serdes_lane0' pci_s32cc pcie@40400000: Failed to set PCIe host settings In: serial@401c8000 Out: serial@401c8000 Err: serial@401c8000 Board revision: RDB2 Net: Found PFE version 0x50300 (S32G2) pfeng pfeng-base: Uploading CLASS firmware pfeng pfeng-base: EMAC0 block was initialized pfeng pfeng-base: EMAC1 block was initialized pfeng pfeng-base: EMAC2 block was initialized pfeng pfeng-base: Enabling the CLASS block pfeng pfeng-base: PFE Platform started successfully (mask: 7) pfeng_netif pfe0: Failed to get 'emac0_xpcs' PHY eth1: pfe0pfeng_netif pfe1: Failed to get 'emac1_xpcs' PHY , eth2: pfe1, eth3: pfe2 Hit any key to stop autoboot: 0 switch to partitions #0, OK mmc0(part 0) is current device ** No partition table - mmc 0 ** Couldn't find partition mmc 0:2 Can't set block device mcr=cc000f03 ipcr=3400000f flashcr=3030100 buf0cr=3f000000 buf1cr=3f000000 buf2cr=3f000000 buf3cr=800080 bfgencr=e00000 buf0ind=0 buf1ind=0 buf2ind=0 awrcr=0 dllcra=d0080c2 paritycr=0 sfar=2c03 sfacr=0 smpr=33 rbsr=0 rbct=1f000000 awrsr=0 dllsr=f4c00080 dlcr=ff40ff40 dlsr_fa=0 tbsr=0 tbdr=0 tbct=0 sr=380002 fr=1000009 rser=0 sptrclr=0 dlpr=433455aa => run flashboot Booting from flash... Reading 17629184 byte(s) at offset 0x00000000 "Error" handler, esr 0xbf000002 elr: 00000000ff8f5f6c lr : 00000000ff8f5e68 (reloc) elr: 00000000ff8f5f6c lr : 00000000ff8f5e68 x0 : 0000000000000040 x1 : 0000000000000000 x2 : 0000000000000ba0 x3 : 000000000000003f x4 : 0000000000000002 x5 : 000000001fe00411 x6 : 0000000000000000 x7 : 0000000000000011 x8 : 0000000000200000 x9 : 0000000000000008 x10: 0000000000000002 x11: 000000001fe00000 x12: 0000000000000001 x13: 000000000000003f x14: 0000000000000000 x15: 0000000000000021 x16: 00000000ff8f4e9c x17: 0000000000000000 x18: 00000000ffbcfd80 x19: 00000000ffbf33f0 x20: 00000000010d0000 x21: 00000000002b0000 x22: 0000000080000000 x23: 00000000007d2dc2 x24: 0000000000000007 x25: 0000000000000000 x26: 0000000000000001 x27: 0000000000000001 x28: 00000000010d0000 x29: 00000000ffbc6130 Code: d1000694 380016c0 17ffffbd f8606aa1 (f8206ac1) Resetting CPU ... Removing MTD device #5 (Kernel) with use count 1 Error when deleting partition "Kernel" (-16) resetting ... NOTICE: Reset status: Destructive Reset (RUN) NOTICE: BL2: v2.10.7(release):bsp43.0-2.10.7-dirty NOTICE: BL2: Built : 08:17:37, Nov 26 2024 NOTICE: BL2: Booting BL31 ------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------ We would appreciate any guidance or suggestions to help resolve this issue. Regards, Vishal G Re: "Synchronous Abort" handler, esr 0x96000210 on S32G2 Custom HW - Crash while access to Hello, @vishalg  Thanks for your reply. From the log, it is "Internal error: synchronous external abort", this indicates that a exception occurred while accessing certain address, which is likely related to accessing unmapped memory or inconsistent permissions. Not sure if you modified default dts for GIC part? have you examined the memory used in gic_iterate_rdists? BR Chenyin Re: "Synchronous Abort" handler, esr 0x96000210 on S32G2 Custom HW - Crash while access to Hi Chenyin, Thankyou for the quick reply. I am able to resolve the issue by performing the DDR Validation test using S32 Design Studio and configuring the DDR correctly with regenerated configurations..  Now i am successfully able to boot uboot come to kernel where i am observing kernel panic at boot, triggered by an "Internal error: synchronous external abort" while initializing the GICv3 interrupt controller on our  Custom S32G274A platform running Linux 6.6.52-rt43. -------------------------------------------------------------------------------------------------------------------------------------------------------------------------------- NOTICE: Reset status: Power-On Reset NOTICE: BL2: v2.10.7(release):bsp43.0-2.10.7-dirty NOTICE: BL2: Built : 08:17:37, Nov 26 2024 NOTICE: BL2: Booting BL31 U-Boot 2022.04+gc01b3bf7b1+p0 (Nov 21 2024 - 14:00:36 +0000) SoC: NXP S32G274A rev. 2.1 CPU: ARM Cortex-A53 r0p4 @ max 1000 MHz Model: S32G2-platform DRAM: 3.5 GiB Inside dm_init_and_scan............ pfeng_mdio mdio@2: EMAC MDIO id out of range 88Q5152 reset Core: 291 devices, 24 uclasses, devicetree: board MMC: FSL_SDHC: 0 Loading Environment from SPIFlash... SF: Detected mt35xu01gbba with page size 256 Bytes, erase size 4 KiB, total 128 MiB *** Warning - bad CRC, using default environment s32cc_serdes_phy serdes@40480000: Using mode 0 for SerDes subsystem pci_s32cc pcie@40400000: DBI R/W is not being enabled pci_s32cc pcie@40400000: PCI Device and Vendor IDs could not be set pci_s32cc pcie@40400000: DBI R/W is not being enabled s32cc_serdes_phy serdes@40480000: Failed to lock PCIe phy s32cc_serdes_phy serdes@40480000: PHY: Failed to power on serdes@40480000: -110. pci_s32cc pcie@40400000: Failed to power on PHY 'serdes_lane0' pci_s32cc pcie@40400000: Failed to set PCIe host settings In: serial@401c8000 Out: serial@401c8000 Err: serial@401c8000 Board revision: RDB2 Net: Found PFE version 0x50300 (S32G2) pfeng pfeng-base: Uploading CLASS firmware pfeng pfeng-base: EMAC0 block was initialized pfeng pfeng-base: EMAC1 block was initialized pfeng pfeng-base: EMAC2 block was initialized pfeng pfeng-base: Enabling the CLASS block pfeng pfeng-base: PFE Platform started successfully (mask: 7) pfeng_netif pfe0: Failed to get 'emac0_xpcs' PHY eth1: pfe0pfeng_netif pfe1: Failed to get 'emac1_xpcs' PHY , eth2: pfe1, eth3: pfe2 Hit any key to stop autoboot: 0 switch to partitions #0, OK mmc0(part 0) is current device ** No partition table - mmc 0 ** Couldn't find partition mmc 0:2 Can't set block device mcr=cc000f03 ipcr=3400000f flashcr=3030100 buf0cr=3f000000 buf1cr=3f000000 buf2cr=3f000000 buf3cr=800080 bfgencr=e00000 buf0ind=0 buf1ind=0 buf2ind=0 awrcr=0 dllcra=d0080c2 paritycr=0 sfar=2c03 sfacr=0 smpr=33 rbsr=0 rbct=1f000000 awrsr=0 dllsr=15c00080 dlcr=ff40ff40 dlsr_fa=0 tbsr=0 tbdr=0 tbct=0 sr=380002 fr=1000009 rser=0 sptrclr=0 dlpr=433455aa => run flashboot Booting from flash... Reading 17629184 byte(s) at offset 0x00000000 Reading 196608 byte(s) at offset 0x00000000 Reading 32571392 byte(s) at offset 0x00000000 ## Loading init Ramdisk from Legacy Image at 90000000 ... Image Name: fsl-image-base-s32g2-platfo Image Type: AArch64 Linux RAMDisk Image (uncompressed) Data Size: 29917545 Bytes = 28.5 MiB Load Address: 00000000 Entry Point: 00000000 Verifying Checksum ... OK ## Flattened Device Tree blob at 83000000 Booting using the fdt blob at 0x83000000 Using Device Tree in place at 0000000083000000, end 00000000830120ae Starting kernel ... unable to select a mode : -70 device_remove: Device '[email protected]' failed to remove, but children are gone [ 0.000000] Booting Linux on physical CPU 0x0000000000 [0x410fd034] [ 0.000000] Linux version 6.6.52-rt43-g1a29a32be610-dirty (oe-user@oe-host) (aarch64-fsl-linux-gcc (GCC) 11.4.0, GNU ld (GNU Binutils) 2.38.20220708) #1 SMP PREEMPT_RT Thu Nov 21 09:35:09 UTC 2024 [ 0.000000] Machine model: s32g274 Platform [ 0.000000] earlycon: linflex0 at MMIO 0x00000000401c8000 (options '') [ 0.000000] printk: legacy bootconsole [linflex0] enabled [ 0.000000] OF: reserved mem: 0x0000000034000000..0x000000003407ffff (512 KiB) nomap non-reusable pfebufs@34000000 [ 0.000000] OF: reserved mem: 0x0000000034080000..0x000000003409ffff (128 KiB) nomap non-reusable pfebufs@34080000 [ 0.000000] Reserved memory: created DMA memory pool at 0x0000000083200000, size 3 MiB [ 0.000000] OF: reserved mem: initialized node pfebufs@83200000, compatible id shared-dma-pool [ 0.000000] OF: reserved mem: 0x0000000083200000..0x00000000835dffff (3968 KiB) nomap non-reusable pfebufs@83200000 [ 0.000000] OF: reserved mem: 0x00000000835e0000..0x00000000835fffff (128 KiB) map non-reusable pfebufs@835e0000 [ 0.000000] OF: reserved mem: 0x0000000084000000..0x0000000084ffffff (16384 KiB) nomap non-reusable shm@84000000 [ 0.000000] OF: reserved mem: 0x00000000c0000000..0x00000000c03fffff (4096 KiB) nomap non-reusable shm@c0000000 [ 0.000000] OF: reserved mem: 0x00000000c0400000..0x00000000c07fffff (4096 KiB) nomap non-reusable shm@c0400000 [ 0.000000] OF: reserved mem: 0x00000000d0000000..0x00000000d000007f (0 KiB) nomap non-reusable shm@d0000000 [ 0.000000] OF: reserved mem: 0x00000000d0000080..0x00000000d00000ff (0 KiB) nomap non-reusable shm@d0000080 [ 0.000000] OF: reserved mem: 0x00000000ff600000..0x00000000ff7fffff (2048 KiB) nomap non-reusable atf@ff600000 [ 0.000000] Zone ranges: [ 0.000000] DMA [mem 0x0000000080000000-0x00000000ffffffff] [ 0.000000] DMA32 empty [ 0.000000] Normal [mem 0x0000000100000000-0x00000008dfffffff] [ 0.000000] Movable zone start for each node [ 0.000000] Early memory node ranges [ 0.000000] node 0: [mem 0x0000000080000000-0x00000000831fffff] [ 0.000000] node 0: [mem 0x0000000083200000-0x00000000835dffff] [ 0.000000] node 0: [mem 0x00000000835e0000-0x0000000083ffffff] [ 0.000000] node 0: [mem 0x0000000084000000-0x0000000084ffffff] [ 0.000000] node 0: [mem 0x0000000085000000-0x00000000bfffffff] [ 0.000000] node 0: [mem 0x00000000c0000000-0x00000000c07fffff] [ 0.000000] node 0: [mem 0x00000000c0800000-0x00000000cfffffff] [ 0.000000] node 0: [mem 0x00000000d0001000-0x00000000ff5fffff] [ 0.000000] node 0: [mem 0x00000000ff600000-0x00000000ff7fffff] [ 0.000000] node 0: [mem 0x00000000ff800000-0x00000000ffffffff] [ 0.000000] node 0: [mem 0x0000000880000000-0x00000008dfffffff] [ 0.000000] Initmem setup node 0 [mem 0x0000000080000000-0x00000008dfffffff] [ 0.000000] On node 0, zone DMA: 1 pages in unavailable ranges [ 0.000000] cma: Reserved 256 MiB at 0x00000000ef600000 on node -1 [ 0.000000] psci: probing for conduit method from DT. [ 0.000000] psci: PSCIv1.1 detected in firmware. [ 0.000000] psci: Using standard PSCI v0.2 function IDs [ 0.000000] psci: MIGRATE_INFO_TYPE not supported. [ 0.000000] psci: SMC Calling Convention v1.4 [ 0.000000] percpu: Embedded 20 pages/cpu s42112 r8192 d31616 u81920 [ 0.000000] pcpu-alloc: s42112 r8192 d31616 u81920 alloc=20*4096 [ 0.000000] pcpu-alloc: [0] 0 [0] 1 [0] 2 [0] 3 [ 0.000000] Detected VIPT I-cache on CPU0 [ 0.000000] CPU features: detected: GIC system register CPU interface [ 0.000000] CPU features: detected: ARM erratum 845719 [ 0.000000] CPU features: detected: NXP erratum ERR050481 (TLBI by VA handled incorrectly) [ 0.000000] CPU features: detected: ARM errata 1165522, 1319367, 1530923, or 1530924 [ 0.000000] alternatives: applying boot alternatives [ 0.000000] Kernel command line: console=ttyLF0,115200 root=/dev/ram rw earlycon [ 0.000000] Dentry cache hash table entries: 524288 (order: 10, 4194304 bytes, linear) [ 0.000000] Inode-cache hash table entries: 262144 (order: 9, 2097152 bytes, linear) [ 0.000000] Built 1 zonelists, mobility grouping on. Total pages: 903167 [ 0.000000] mem auto-init: stack:off, heap alloc:off, heap free:off [ 0.000000] software IO TLB: area num 4. [ 0.000000] software IO TLB: mapped [mem 0x00000000eb600000-0x00000000ef600000] (64MB) [ 0.000000] Memory: 3194416K/3670012K available (9856K kernel code, 686K rwdata, 3012K rodata, 1856K init, 245K bss, 213452K reserved, 262144K cma-reserved) [ 0.000000] SLUB: HWalign=64, Order=0-3, MinObjects=0, CPUs=4, Nodes=1 [ 0.000000] rcu: Preemptible hierarchical RCU implementation. [ 0.000000] rcu: RCU event tracing is enabled. [ 0.000000] rcu: RCU restricting CPUs from NR_CPUS=8 to nr_cpu_ids=4. [ 0.000000] rcu: RCU priority boosting: priority 1 delay 500 ms. [ 0.000000] rcu: RCU_SOFTIRQ processing moved to rcuc kthreads. [ 0.000000] No expedited grace period (rcu_normal_after_boot). [ 0.000000] Trampoline variant of Tasks RCU enabled. [ 0.000000] Tracing variant of Tasks RCU enabled. [ 0.000000] rcu: RCU calculated value of scheduler-enlistment delay is 100 jiffies. [ 0.000000] rcu: Adjusting geometry for rcu_fanout_leaf=16, nr_cpu_ids=4 [ 0.000000] NR_IRQS: 64, nr_irqs: 64, preallocated irqs: 0 [ 0.000000] GICv3: GIC: Using split EOI/Deactivate mode [ 0.000000] GICv3: 544 SPIs implemented [ 0.000000] GICv3: 0 Extended SPIs implemented [ 0.000000] GICv3: MBI range [167:182] [ 0.000000] GICv3: Using MBI frame 0x0000000050800000 [ 0.000000] Root IRQ handler: gic_handle_irq [ 0.000000] Internal error: synchronous external abort: 0000000096000010 [#1] PREEMPT_RT SMP [ 0.000000] Modules linked in: [ 0.000000] CPU: 0 PID: 0 Comm: swapper/0 Not tainted 6.6.52-rt43-g1a29a32be610-dirty #1 [ 0.000000] Hardware name: s32g274 Platform (DT) [ 0.000000] pstate: 600000c5 (nZCv daIF -PAN -UAO -TCO -DIT -SSBS BTYPE=--) [ 0.000000] pc : gic_iterate_rdists+0x4c/0x114 [ 0.000000] lr : gic_init_bases+0x198/0x664 [ 0.000000] sp : ffffffc080e83b80 [ 0.000000] x29: ffffffc080e83b80 x28: 0000000080ca6074 x27: 0000000000000000 [ 0.000000] x26: 0000000000000000 x25: ffffffc080e8c208 x24: 0000000000000018 [ 0.000000] x23: 000000000000ffe8 x22: 0000000000000000 x21: ffffffc08040ed84 [ 0.000000] x20: ffffffc0809f9b60 x19: ffffffc081000000 x18: 0000000000000030 [ 0.000000] x17: 6a20303031207369 x16: 2079616c65642074 x15: ffffffffffff1660 [ 0.000000] x14: 0000000000000000 x13: 7172695f656c646e x12: 61685f636967203a [ 0.000000] x11: ffffffffffff0000 x10: 000000000000000a x9 : ffffffc080e9aa78 [ 0.000000] x8 : 00000000fffff7ff x7 : ffffffc080ec6a78 x6 : 000000000000004d [ 0.000000] x5 : ffffff885f8479c8 x4 : 0000000000000000 x3 : 0000000000000000 [ 0.000000] x2 : 0000000000000000 x1 : ffffff88000030e0 x0 : ffffffc08100ffe8 [ 0.000000] Call trace: [ 0.000000] gic_iterate_rdists+0x4c/0x114 [ 0.000000] gic_init_bases+0x198/0x664 [ 0.000000] gic_of_init+0x2a8/0x308 [ 0.000000] of_irq_init+0x318/0x3a8 [ 0.000000] irqchip_init+0x18/0x24 [ 0.000000] init_IRQ+0xac/0xc0 [ 0.000000] start_kernel+0x24c/0x5f0 [ 0.000000] __primary_switched+0xb4/0xbc [ 0.000000] Code: d29ffd17 9b387eda f87a6833 8b170260 (b9400000) [ 0.000000] ---[ end trace 0000000000000000 ]--- [ 0.000000] Kernel panic - not syncing: Attempted to kill the idle task! [ 0.000000] ---[ end Kernel panic - not syncing: Attempted to kill the idle task! ]--- -------------------------------------------------------------------------------------------------------------------------------------------------------------------------------- Any input what can cause this issue ? Regards, Vishal Re: "Synchronous Abort" handler, esr 0x96000210 on S32G2 Custom HW - Crash while access to Hello, @vishalg  Thanks for your post. In common, such issues are caused by accessing the protect or not-mapped memory(like reserved one), may I know if you had modified the memory map of default BSP43? adding more reserved address range? Have you tested more addresses? are there any other ranges of address are valid for loading images? BR Chenyin

SAF FCCU 障害処理 R1、R2、R3 反応 こんにちは、チームの皆さん 概要: エラー処理用の eMCEM モジュールに取り組んでいます。したがって、SAF (eMCEM モジュール) の設計に従って、eMcem_InjectFault() によって NCF 障害がトリガーされると、アラーム ハンドラーが呼び出されます。 2 つのアラーム ハンドラーを呼び出すことができるようです。 1. eMcemUserAlarmHandler - 都合に応じて EMCEM_ERR_RECOVERED/EMCEM_ERR_NOT_RECOVERED をCAN返します。emcem_clearfault APIが最終的に呼び出されるのもわかります Harish_R_0-1754286287382.png EMCEM_ERR_RECOVERED を返しましたが、エラーが実際にはクリアされない場合はどうなるでしょうか。また、emcem_clearfault のみが障害のステータスをクリアします。どのように処理することが予想されますか? EMCEM_ERR_RECOVEREDが返された場合、その場合には NMI もトリガーされません。SO、そのCASE、NMI に何が必要でしょうか。NMIはどのように活用されますか? 2. eMcemDefaultAlarmHandler - この API を使用すると、同じエラーが返されるため、常に回復されていないステータスが返されます。そして再びISRをトリガーします。どのように対処すればよいでしょうか? DTC を設定したい場合、回復不可能な障害に対して DTC をどのような条件で設定すればよいですか。 誰かが情報を教えてくれたら。それは役に立つでしょう。 BR、 ハリッシュR Re: SAF FCCU Fault handling R1, R2 and R3 Reaction こんにちは、 @Harish_R ご投稿ありがとうございます。 1.eMCEM ドライバは、アラーム ハンドラー関数を定義することによって ALARM イベント情報 を処理する機能を提供します。ユーザーは、あらゆる FCCU 障害に対して独自の処理機能を定義できます。1 つのハンドラー関数を複数の障害に使用CAN。SW回復可能として設定された障害はeMCEMによって自動的にクリアされます。 ハンドラーがEMCEM_ERR_RECOVEREDを返した場合のドライバー。 場合によっては、FCCU によってキャプチャされた障害が特定の IP の実際の機能に影響を与えない可能性があり、ハンドラーが障害をクリアした後、システムは問題なく実行を継続する場合があります。場合によっては、障害をクリアするだけでは不十分で、エラーが存在し、クリア後に対応する障害が設定されることがあります。その場合、実際に問題を修正するためのコードを実装するのはユーザーの責任です。 2. デフォルトの処理関数eMcemDefaultAlarmHandlerが定義されており、ユーザーが自身で障害を処理したくないCASEにEMCEM_ERR_NOT_RECOVEREDを返します。このCASE、障害はクリアされません。SO、ユーザーが障害を処理したくないCASEに使用されます。その結果、障害は「回復しない」状態になる可能性があります。 3. ユーザーは、独自のデザイン/ユースCASEに従ってDTCを定義するときに、どの種類の障害を回復不能として扱うことができるかを決定できます。 BR チェイン

i.MX RT1170 评估套件精选 MIMXRT1170-EVKB 嗨，团队、 这是关于 RT1170 控制器的电源排序。 我们参考了 RT1170 控制器 EVKB 的设计，将其应用于一个医疗应用中。我们计划从外部向控制器供电，有几个问题如下。 根据数据，RT1170 的电源顺序如下。 VDD_SNVS_IN 电源必须先于其他电源打开，或与 VDD_LPSR_IN 和 DCDC_IN 电源连接（短路）。 如果使用钮扣电池为 VDD_SNVS_IN 供电，则应确保在接通其他电源之前连接好钮扣电池。 建议使用 RC 延迟电路提供 DCDC_IN 稳定和 DCDC_PSWITCH 之间的延迟。RC 总延迟应为 5 - 40 毫秒。 DCDC_IN 必须在 0.3 x RC 范围内达到最低 3.0 V。 从 DCDC_IN 稳定在 3.0 V min 到 DCDC_PSWITCH 达到 0.5 x DCDC_IN (1.5 V) 的延迟时间必须至少为 1 ms。 其他功率域的上电压摆率规格为 360 V/s — 36 kV/s。 确保 VDD_LPSR_DIG 优先于 VDD_SOC_IN 供电。 1:) 这些条件是我们需要在外部实现还是有内置选项，所以如果我们给出相应的银行电压就可以了。？ 2:)您是否遵循了这些条件，还是根据您的申请进行了修改。 3:) W.R.T 上电复位除了软件控制之外是否可能有冗余。 现在，我看到外部晶体选择了 2 个晶体，如下所示 是否有专门针对 rt1170 控制器的外部晶体设计文件可供参考。 1:) 对于 24MHz 和 32kHz 晶体，除了数据表中的建议外，您在选择元器件时还考虑了哪些参数。 2:)对于两块晶体，你分别选择了 9pF 和 8pF 的负载电容，为什么？ 3:)根据 Cload 公式，理论上一个晶体的 CL1=Cl2 值为 6pF（24MHz），另一个为 4pF（32kHz），但您为 24MHz 晶体选择了 4.7pF，为 32kHz 晶体选择了 18pF。 4:)此外，32kHz 晶体 CL1 和 CL2 是作为 DNP 制成的，我想知道其中的原因。 Re: i.MX RT1170 Evaluation Kit Featured MIMXRT1170-EVKB 开机顺序 1) 这些条件需要从外部实现。 2) 必须始终遵守这些条件，否则可能会出现问题。可以通过使用内部 DCDC 和这样的功率图来满足这些要求： Omar_Anguiano_0-1755207925385.png 或使用外部 PMIC PF5020，顺序如下： Omar_Anguiano_1-1755207958863.png 3) 强烈建议在 POR 上使用 IC，这样我们就可以确保它在加电过程中保持钳位。 晶体 晶体选择参数列于硬件开发指南表 4。时钟配置。 CL 是通过制造商获得的。 如本文件所述，计算时还应考虑杂散电容：AN3208.fm 我不知道 CL 采用 DNP 的原因，它在 EVK 上运行良好；但请考虑到 EVK 的目标是评估，对于产品设计，最好遵循硬件开发指南。 BR, Omar

关于使用 Yocto 为 i.MX93 的 SquashFS RootFS 加密的文档请求 我正在尝试在版本期间为 imx93 加密我的 squashfs rootfs。 我正在使用 yocto 我试过获取下面的文档但我无法 获取 https://community.nxp.com/docs/DOC-342300 能否帮我找到与加密 rootfs 的 squashfs 相关的正确文档？ Yocto Project Re: Request for Documentation on Encrypting SquashFS RootFS with Yocto for i.MX93 你好， 我们没有这方面的文档，但你可以使用我们的合作伙伴针对此类用例的实现作为参考： https://github.com/toradex/meta-toradex-security/blob/kirkstone-6.x.y/docs/README-encryption.md 你可以按照他们使用的方式创建层，所以确实有可能 https://github.com/toradex/meta-toradex-security/tree/kirkstone-6.x.y 此致/Saludos，Aldo。 Re: Request for Documentation on Encrypting SquashFS RootFS with Yocto for i.MX93 我已经查看了第 10.5.5 节，想实施类似的加密方法。我们的要求是在版本期间在 Yocto 中加密生产就绪的 SquashFS 镜像。但是，使用 /dev/mapper 是不可行的，因为它需要根权限。 是否有任何方法或文档可以将基于 dm-crypt 的加密直接内置到 Yocto 配方中？ Re: Request for Documentation on Encrypting SquashFS RootFS with Yocto for i.MX93 你好， 我忘记提过你也可以查看我们的 Linux 文档， 即 i.MX Linux 用户指南第 10 章网络安全 & 10.5.5 在没有 CAAM 硬件 IP 的 i.MX 平台上使用 DM-Crypt 由于 i.MX93 没有启用 CAAM 硬件 IP。 最诚挚的问候/致敬，Ald o。 Re: Request for Documentation on Encrypting SquashFS RootFS with Yocto for i.MX93 您好， 对此，您可以参考 Linux 内核文档： https://github.com/nxp-imx/linux-imx/tree/lf-6.12.y/Documentation/security/keys https://github.com/nxp-imx/linux-imx/blob/lf-6.12.y/Documentation/security/keys/trusted-encrypted.rst https://github.com/nxp-imx/linux-imx/blob/lf-6.12.y/Documentation/security/keys/ecryptfs.rst 致以最崇高的敬意/问候， Aldo。

为什么 PIO1_8 不能用于 LPC1519 的外部中断输入？ 我正在使用 LPC1519（ARM Cortex-M3），正在尝试使用端口 1，引脚 8（PIO1_8）作为水流量传感器的外部中断输入。 我将 PIO1_8 配置为 GPIO 输入，并使用 INMUX 将其路由到 PININT 通道，然后启用下降沿检测并启用 IRQ。但是，当脉冲施加到 P1_8 时，中断永远不会触发信号。 Re: Why is PIO1_8 not working for external interrupt input on LPC1519? 嗨，@Trups_123、 很抱歉过了一段时间才给您回复。 由于找不到 LPC_GPIO_PORT 的定义，我无法跟进整个配置过程。但是，我建议查看 perephero_pinint 示例，该示例配置了由下降沿触发信号的引脚中断。 您可以按照以下步骤在 MCUXpresso 中找到该示例： 快速启动面板 -> 创建或导入项目 -> 从文件系统导入项目。 Pablo_Ramos_0-1756503468961.png 项目档案 (zip) -> 浏览 -> LPCOpen -> lpcxpresso_1549 Pablo_Ramos_1-1756503511164.png 选择 lpc_board_nxp_lpcxpresso_1549、lpc_chip_15xx 和 periph_pint Pablo_Ramos_2-1756503530328.png 敬上， Pablo Re: Why is PIO1_8 not working for external interrupt input on LPC1519? 等待解决 Re: Why is PIO1_8 not working for external interrupt input on LPC1519? #include"chip.h" #include #define FLOW_PIN_PORT 1 #define FLOW_PIN_NUM 8 #define FLOW_IRQ_NUM PIN_INT0_IRQn // 使用 PININT0 #define FLOW_CH PININTCH0 volatile uint32_t pulse_count = 0； /* 流量传感器的中断服务例程 */ void pin_int0_irqHandler (void) {i f (Chip_pinint_GetfallStates (LPC_PININT) & (1 < < FLOW_CH)) {pulse_count++;//计数脉冲 chip_pinint_clearintStatus (LPC_PININT, FLOW_CH);}} int main(void) { SystemCoreClockUpdate()； // 初始化 GPIO Chip_GPIO_Init(LPC_GPIO_PORT)； Chip_IOCON_PinMuxSet(LPC_IOCON,FLOW_PIN_PORT,FLOW_PIN_NUM, (IOCON_FUNC0 | IOCON_MODE_PULLUP))； Chip_GPIO_SetPinDIRInput(LPC_GPIO_PORT,FLOW_PIN_PORT,FLOW_PIN_NUM)； // 将引脚映射到中断通道（通道 0） Chip_INMUX_PinIntSel(0, FLOW_PIN_PORT, FLOW_PIN_NUM)； // 配置下降沿中断 Chip_PININT_ClearIntStatus(LPC_PININT,FLOW_CH)； Chip_PININT_SetPinModeEdge(LPC_PININT,FLOW_CH)； Chip_PININT_EnableIntLow(LPC_PININT,FLOW_CH)； // 为 PIN_INT0 启用 NVIC NVIC_ClearPendingIRQ(FLOW_IRQ_NUM); NVIC_EnableIRQ(FLOW_IRQ_NUM)； while (1) { uint32_t start_count = pulse_count； // 1 秒延迟循环 for (volatile uint32_t i = 0; i< (SystemCoreClock/1000 * 1000); i++)； uint32_t pulses_per_sec = pulse_count - start_count; float flow_rate = (float)pulses_per_sec / 7.5f; // 升/分钟（取决于传感器规格！）。 printf (" 流速：%.2f L/min，总脉冲：%lu\n "， 流速，脉冲数);}} Re: Why is PIO1_8 not working for external interrupt input on LPC1519? #define FLOW_PIN_PORT 1 #define FLOW_PIN_NUM 8 #define FLOW_IRQ_NUM pin_int0_IRQN//示例：使用 PIN_INT0 #define FLOW_CH PININTCH0 v olatile uint32_t pulse_t pulse_count++ = 0；//流量传感器的中断服务例程 */ void pin_int0_IRQHandler (void) {pulse_count++;//计数脉冲 chip_pinint_clearfall++;//计数脉冲 chip_pinint_clearfall++;//计数状态 (LPC_PININT、FLOW_CH);} int main ( void) {SystemcoreClockUpdate (); //初始化 GPIO 芯片_GPIO_INIT (LPC_GPIO_PORT); chip_IOCON_PORT (LPC_IOCON, FLOW_PIN_PORT, FLOW_PIN_NUM， (IOCON_FUNC0 | IOCON_MODE_PULLUP)); chip_GPIO_ setpindirInput (LPC_GPIO_PORT、FLOW_PIN_PORT、FLOW_PIN_NUM);//将引脚映射到中断通道 Chip_inmu x_pinintsel (0, FLOW_PIN_PORT, FLOW_PIN_NUM);//配置后沿中断芯片_pinint_clearintStatus (LPC_PININT，FLOW_CH)；chip_pinint_setpinnt_setpinmodeEDGE (LPC_PININT，FLOW_CH)； //启用 NVIC nvic_CLEARPendingIRQ (FLOW_IRQ_NUM)；nvic_enableIRQ (FLOW_IRQ_NUM)); 而 (1) {/ /示例：每 1 秒测量一次流量 uint32_t start_count = pulse_count； chip_clock_system_busyWait_ms (1000)； uint32_t pulses_per_sec = pulse_count =（ 浮动）pulses_per_sec/7.5f；//L/min printf (" 流速：%.2f 升/分钟，总计脉冲：%lu\n "，流速，脉冲数）;} Re: Why is PIO1_8 not working for external interrupt input on LPC1519? 嗨，@Trups_123、 你是如何生成应用于 P1_8 的脉冲的？ 另外，你能否分享一下你将引脚 P1_8 设置为外部中断的代码片段？ 敬上， Pablo

禁用 PN5180 的省电选项 大家好 我有一台 PN5180。我想用它来追踪 NFC 标签。我只对标签的 UID 感兴趣。我有大约 1.5 毫秒的时间从大约 15 毫米的距离读取 UID。是 ISO15693 还是 ISO14443 标签更合适？ 我还发现： https://community.nxp.com/t5/NFC-Knowledge-Base/How-to-configure-PN5180-LPCD/ta-p/1753793 我可以关闭待机时间吗？如果可以，我需要调整哪个设置，如何调整？ 我还想使用最大功率，因为我觉得这样更容易读取标签。 为此我需要调整哪些设置？ 提前感谢您的帮助！ 谨致问候！ NFC 前端解决方案 NFC读卡器库 Re: Disable Power Save Options for PN5180 你好@KaiLi、 我让它为一个标签工作。我的问题是，如果两个标签紧靠在一起，读取器只能检测到一个标签。 我尝试了不同的轮询延迟、sofTimeouts、ventoryBackoffs 和帧超时，但都没有解决问题。 您有什么好建议吗？ Re: Disable Power Save Options for PN5180 你好@weoiss 是的，LPCD 默认为禁用。 Re: Disable Power Save Options for PN5180 你好@KaiLi、 感谢您的快速回复！ 既然我有这样的板，我想我只需要选择和描述正确的寄存器即可。我是一名学生，因此自己设计天线对我来说可能过于复杂。 weoiss_0-1755782616898.png 那么，是必须禁用 LPCD 还是默认情况下禁用？我尝试通过 ESP32 控制它。 Re: Disable Power Save Options for PN5180 你好@weoiss 如果读数距离约为 15 毫米，则 ISO14443 更为合适。 https://community.nxp.com/t5/NFC-Knowledge-Base/How-to-configure-PN5180-LPCD/ta-p/1753793、本帖讨论 LPCD 功能。 是的，你的理解是正确的。使用更大的功率可以提高阅读性能。在这种情况下，您需要的是天线设计，而不是 LPCD。建议参考 AN11740AN11740 我们建议尝试这种设计：ITVDD = 250mA，匹配阻抗 = 20Ω

GoldVip 图像上的 S32G3 LLCE 你好， 我在 SD 卡（使用 Yocto）上构建并安装了 GoldVIP 镜像，如 GoldVip-User-Manual.pdf 第 23 章所述，还包括 LLCE 所需的元器件。当我启动系统时，我确实可以看到 LLCE 固件已加载。我还看到 DTS（附后）中的llce_can条目被设置为 "okay"，而.config 中的 我有 CONFIG_CAN_LLCE=y CONFIG_CAN_LLCE_CORE=y CONFIG_CAN_LLCE_CONTROLLER=m 但我的问题是，我在 ifconfig 或 ip link show 中看不到llce_can接口；我只看到 can0、can和 can1（属于 FlexCAN）。 这怎么可能？ Re: S32G3 LLCE on GoldVip image 你好，@MrAlexIV 感谢您的回复。 提供的方法可以在纯 BSP44 下使用，GoldVIP 利用 BSP44 进行 A53 端实现，但是，它是一个用于汽车用途的完整参考软件，所有 CAN 用途都由实时内核管理，因此将 LLCE-CAN 添加到 Linux 中可能不成功。 我建议参考GoldVIP用户手册的第14章，详细了解GoldVIP如何处理LLCE-CAN。 BR 切宁 Re: S32G3 LLCE on GoldVip image 你好，启用 LCE 固件后， 我得以版本 电路板支持包。 44 映像。 然后我正在尝试从 GoldVIP 基础镜像和随附的本地.conf 文件开始版本我的 YOCTO 镜像。 我设法版本了镜像，但是当它加载到 SD 卡上并且板开启时，ifconfig 输出中没有出现 LLCE 接口。不过，我可以在版本后在 DTS 文件中看到 LLCE 接口已启用（也附在附件中）。 您能解释一下如何面对这种情况吗？ 谢谢。 Re: S32G3 LLCE on GoldVip image 你好，@MrAlexIV 很高兴听到问题已得到解决 不客气。 BR 切宁 Re: S32G3 LLCE on GoldVip image 我修复了电路板支持包的错误。这是 local.conf 中一个愚蠢的错误名称。 感谢您的支持 Re: S32G3 LLCE on GoldVip image 谢谢您的答复。 我用 BSP44.0 试过、但我还是看不到界面。我用了你提到的台词。 我附上了启动日志（还有我做的一些操作）。 另外，在启动时我能清楚地看到这条消息： " [7.054478] llce_mb 43a00000.llce_mb：LLCE 模块处于 RESET 状态。LCE 固件加载了吗？ [7.062890] llce_mb：对 43a00000.llce_mb 的探测失败了，错误是 -13 " 我在版本之前上传了二进制文件并按照你提到的更改了 local.conf（我对 LCE 1.0.9 的二进制文件所做的过程相同，但至少固件似乎已经上传了）。 Re: S32G3 LLCE on GoldVip image 你好，@MrAlexIV 感谢您的回复。 我直接使用 BSP44 Yocto 源码进行了快速测试，对 conf/local.conf 进行了修改 DISTRO_FEATURES:append =" llce-fw-load llce-can" NXP_FIRMWARE_LOCAL_DIR ="PATH_TO_LLCEFW" 重建后，就可以通过 linux shell 看到 llcecan0-15 了。 BR 切宁 Re: S32G3 LLCE on GoldVip image 谢谢你的意见。 是的，我使用的是 1.0.9 版，但我现在重新构建了 1.0.10 版。 总之，我总是遇到同样的问题（我看不到接口）。我还注意到我无法在或非闪存启动模式下启动板（附上日志）。 Re: S32G3 LLCE on GoldVip image 您好，@MrAlexIV 感谢您的回复。 根据版本说明，GoldVIP1.14 中使用了 BSP44 和 LLCE1.0.10，从日志来看，似乎使用的是 1.0.9 版？您能从您的测试中检查一下吗？ 谢谢！ BR 切宁 Re: S32G3 LLCE on GoldVip image 我使用的是GoldVip 1.14.0 我在以下文件中附上了启动日志 Re: S32G3 LLCE on GoldVip image 你好，@MrAlexIV 谢谢您的帖子。 1.请问您使用的是哪个版本的 GoldVIP？ 2。你介意和我分享控制台的完整启动日志吗？ 谢谢！ BR 切宁 Re: S32G3 LLCE on GoldVip image 嗨@MrAlexIV 。我的问题也完全一样。你找到解决方法了吗？ Re: S32G3 LLCE on GoldVip image 感谢4条帖子

FRDM_MCXA156 は PWM 出力で搭載 LED を制御します こんにちは。私は Zephyr の初心者で、現在、main.c 経由で PWM 出力を制御するカスタム PWM コントローラを開発しています。 機能性をテストするために、2 つの搭載 LED (led0、led1) を使用したかったのですが、結果的には、以前と変わらないことがわかりました。 フェードLEDサンプルでボードをフラッシュした後、LEDはまだフェードせず、シリアル出力にも「LEDが0個見つかりました」と表示されます。 現時点での私の mcxa156.overlay は次のとおりです。 #include #include #include   / {   エイリアス{ myled0 = &pwm_led0; myled1 = &pwm_led1;   pwm_leds { 互換性 = "pwm-leds";   pwm_led0: led_0 { pwms = <&flexpwm0_pwm0 0 PWM_USEC(20000) PWM_POLARITY_NORMAL>; };   pwm_led1: led_1 { pwms = <&flexpwm0_pwm0 1 PWM_USEC(20000) PWM_POLARITY_NORMAL>; }; }; }; 何かお力添えいただければ幸いです。 ミカ MCXA Re: FRDM_MCXA156 controling on board LEDs with PWM output 私の最初の目標は、単にボード上の LED である FRDM_MCXA156 にアクセスすることでしたが、それらを pwm LED として使用したかったため、これは機能しませんでした。 FRDM_MCXA156 には gpio LED (オン/オフ) のみが組み込まれており、pwm LED は組み込まれていません。 これらをまだ使用する解決策があるかどうかは分かりませんが、PWM LED をテストするために別のボード (mcxc444) を入手しました。 SO、GPIO LED を PWM LED として設定する方法を知っている人がいれば、私はこの解決策にまだ興味があるでしょうが、今のところ私の問題は解決しました。 Re: FRDM_MCXA156 controling on board LEDs with PWM output DT に関連付けられた LED がボード上でコネクテッドされ、抵抗器またはワイヤが DNP であるかどうかを確認すると役立つ場合があります。 BR、 オマール