启动后检查内存 在 s32k312 板上启动后如何验证 RAM 检查？我们是否有任何模块或寄存器可以在启动过程中验证 RAM CHECK。 我们正在使用 Autosar 模块，但到目前为止，我们还没有找到任何用于内存检查的应用程序接口。在手动操作时，我们会遇到异常情况。 谁能帮帮我？ Re: RAM check after startup. 嗨，@harsh_95、 S32K3 的所有存储器都包含错误检测和纠错码 (ECC)。必须对 SRAM 存储器进行初始化，以避免任何 ECC 错误，这项工作也可由内核或 DMA 完成。 您可以参考 AN13388，它描述了该设备的所有内存功能。具体来说，第 5 节介绍了如何通过 DMA 初始化 SRAM。 除此之外，你还可以研究功能安全外设驱动器 (SPD)。这些驱动程序包括 BIST 管理器和 eMcem 模块。 BIST 提供内置内存自检 (MBIST)，用于功能安全启动和诊断，而 emcEM 提供故障检测和内存错误校正。 致以最诚挚的问候， Julián

KW45 SYS_LDO 输出电压规格和射频跌落问题 亲爱的团队， 我正在使用KW45开发定制板，输入电压-1.6-3.3V纽扣电池。 我们面临着射频掉线问题，因此我们开始使用评估板来识别问题。 我们正在使用 EVAL 板和 0dBm 配置扩展 BLE TX，有效载荷约为 248 字节。 我们的做法 -为 J8 引脚供电。并进行了必要的引脚配置，以便使用相同的引脚提供电源。板配置为 DCDC 降压模式和旁路模式，行为相同。电压逐级降低 1V。LDO_CORE 产生 1V 电压。 我观察到的情况是：当我们从 J8 供电并降低电压时，一切正常，但一旦达到 2.1 伏，射频就会下降。 我还检查了直到 2.2V，SYS_LDO 会产生 1.8V 的输出，但是一旦我们达到 2.1V，LDO 就会产生 1.7V 的输出。 其他详细信息- 我查看了硬件推荐指南，它显示 SYS_LDO 为系统功能域供电。在这两种情况下均为 DCDC 和旁路。 LDO_SYS 输出表明，在正常驱动时，它可以输出 1.71 至 1.98V 的电压。 此外，当电压达到 1.98 V 时，它还能自动穿越。 系统功能域规范-系统功能域规范规定，在正常模式下，它需要1.8V至1.98V的VDD_SYS。 问题- 当我给出的输入电压为 2.1V 时，SYS_LDO 输出约为 1.7V，低于系统功能域的要求，而且由于我的直通只有在电压达到约 1.98V 时系统功能域无法获得足够的电压来工作？是这样吗？ 我想知道为什么我的 RF 值从 2.2 ->2.1 V 时总是下降。 我们是不是弄乱了 SW 的某些设置？最初我们以为一定是定制电路板的问题，但是当通过J8供电时，我们在EVK板上遇到了同样的问题，同时将步进电压降低到100mV/ 1V。 RD-KW45-LOCALIZATION KW45B41Z-EVK KW45 Kinetis K系列MCU Re: KW45 SYS_LDO Output voltage spec and RF Drop Issue 你好@luis_maravilla, 我使用的是 IOT ToolBox 应用程序，我认为 WUART 只能在同一程序上工作。对于在手机上使用的其他应用程序，我们使用自定义代码 TX 数据。 我将在一段时间内回答其他问题以供参考。 我们在定制板上发现了这个问题，看来VDD_SYS和VDD_CORE上的解耦电容是根本原因，因为考虑到电源是由低压差线性稳压器提供的，我们还没有安装那些。 关于恩智浦开发板——评估板，我还是不确定它为什么会断开连接。 现在我将关闭此 Ticket，非常感谢你们的及时回复。 BR, Ankit Re: KW45 SYS_LDO Output voltage spec and RF Drop Issue 你好，托马-安基特、 您能否帮助我们确认使用恩智浦物联网工具箱是否也会遇到同样的断线问题？ 能否与我们分享您在 EVK [使用旁路和降压模式的跳线-硬件配置修改] 中的配置？如果您能提供一张照片，我们将不胜感激。 对于旁路模式和降压模式，您可以检查电源模式的配置，KW45B41Z-EVKUM 第 2.1.2 章对此进行了介绍 您能帮我指出您所指的 JP32 是哪一个吗？ 请帮我确认跳线 JP42 是否打开，因为KW45B41Z-EVKUM表 8 中提到了这一点。 所有标准的BLE我的都基于通用属性我的 [GATT]，必须遵守该我的才能正常运行，GATT规定了如何通过BLE连接交换所有我的和用户数据；使用移动电话NRF Connect应用程序或第三方应用程序可能会影响恩智浦在SDK示例中使用的自定义我的，从而影响断开连接，因为该应用程序没有适当的GATT客户端和服务器属性进行通信。 顺祝商祺！ 路易斯 Re: KW45 SYS_LDO Output voltage spec and RF Drop Issue 你好@luis_maravilla, 除了我提到的额外测试之外， 我还进行了一些测试， 1. 根据硬件设计建议，对所有电源（如 VDD_IO、VDD_RF 等）进行单独供电测试，但在所有情况下，射频都在 2.1-2.2V 时下降。 2.我发现一旦按照硬件建议指南中提到的 PMIC 模式运行 KW45 - 在所有 4 个电源中采用独立的工作台电源，我就会发现射频在 1.8V 之前没有下降，而这正是 KW45 规格所期望的。 再一次，我会通知我正在运行的代码- 1。使用 DLE 将代码自定义为 TX202 字节的数据。 2。KW45 SDK 提供的 WUART 代码 行为在两种情况下都是相同的。 等待查询结果。 rd-kw45-localization kw45b41z-evk kw45 ble-nfc Re: KW45 SYS_LDO Output voltage spec and RF Drop Issue 你好@luis_maravilla, 我想再添加一些测试行为，我使用的是 BLE WUART 示例代码。旁路模式 - 1.我用自己的其他电源提供了 SYSTEM 功能域，但结果是一样的。 2. 我为 VDD_RF 提供了 1.8V 的外部电源。 3. 我为 LDO_CORE 提供了 1.1V 的外部电源、一旦 J8 引脚上的电源低于 2.1（精确到 2V），射频就会断开。 Re: KW45 SYS_LDO Output voltage spec and RF Drop Issue 嗨 @luis_maravilla， 请用蓝色找到我的答案-你 能帮我们分享一下你的射频下降是什么意思的详细信息吗？这是传输中断，数据包丢失？有多个问题，我的意思是电压下降-在 2.2-> 2.1V 1 。射频完全停止（即使在频谱分析仪上也没有 Adv 或 BLE）-主要发生 2.仅限 RF Adv 开启，无法连接 3.射频开启，高级开启，连接正常，但未收到任何数据 如果你能详细说明电压是如何调节的，那么不胜感激的是使用外部台式电源提供 电压——CV 模式——电压从 3.2V 一直下降到 1.8V。电流设置为 500mA。 使用连接到台式电源装置的台式电源 链路上的旋钮降低电压-https://www.metravi.com/product/rps-3005-dc-regulated-power-supply/ 是否 有任何其他元器件连接到板上，这些元器件可能会消耗电流或影响电源轨？ 不你 能帮我们分享一下你在 KW45B41Z-EVK 板上进行测试的跳线配置和安装描述吗？除了-> JP5 设置为 1,2 和 JP32 设置为 3,4 或 5,6 之外的所有跳线配置都将起作用。 使用 J8 引脚提供的电源输入。 测试代码用于提供虚拟数据。使用的接收器-> 手机 NRF 连接应用程序。 我还尝试了另一项测试，我们在JP40引脚1的VDD_SYS上从其他电源（接地公用）常数中提供了1.8V,1.9V的电压，结果是一样的，没有变化。 如果您需要更多信息，请告诉我。 BR，Ankit RD-KW45-LOCALIZATION KW45B41Z-EVK KW45 Re: KW45 SYS_LDO Output voltage spec and RF Drop Issue 你好，托马、 我会检查您的问题 您能帮我们详细介绍一下 RF Drop 的含义吗？是传输丢失，还是数据包丢失？ 如果您能提供有关如何调节电压的详细信息，我们将不胜感激。 板上是否有任何其他元器件可能消耗电流或影响电源轨？ 你能帮我们分享一下你在 KW45B41Z-EVK 板上进行测试的跳线配置和安装描述吗？ 顺祝商祺！ 路易斯

HSE 固件更新 亲爱的恩智浦团队 目前，我们参考 HSE_DEMOAPP_S32K396_0_2_50_0，了解如何更新新的 HSE 固件（AB SWAP 到 AB SWAP FW 更新）。 第一步是程序 IVT 和 加密的 HSE F/W V2 图像在 活动分区如下图所示（在 HSE_DEMOAPP_S32K396_0_2_50_0_ReadMe.pdf 中提到）。 在演示程序中，这一步骤由 TRACE32 脚本完成。 但在我们的项目中，我们需要获取新的 加密的 HSE F/W V2 映像然后将该映像写入 活动分区在此步骤中。 请帮助我们验证是否可以执行编程 加密的 HSE F/W V2 映像 输入 A有效分区(PFLASH BLOCK0 或 PFLASH BLOCK1），同时 SW 在 活动分区(闪存驱动程序？ 谢谢，并致以最崇高的敬意、 Hai Nguyen Hoang Re: HSE Firmware Update 您好， 暂时没有问题。 感谢您的支持。 Hai Nguyen Hoang，敬上。 Re: HSE Firmware Update 你好@HaiHoangSoftware 一般来说，块与块之间支持边读边写 (RWW)。因此，在对一个程序块进行编程或擦除时，无法访问该程序块，必须从另一个程序块或 RAM 运行代码。 Mem_43_INFLS 驱动程序提供了一项功能，可将访问代码加载到 RAM 内存，以避免 RWW 问题。详见"3.6.3 节避免边写边读" ，载于用户手册 RTD_MEM_43_INFLS_UM.pdf。如果启用了该功能，就可以对运行代码的同一程序块进行编程/擦除。 但是，如果想在闪存操作期间保持启用中断，最好避免出现这种情况--如果您的应用程序是从块 1 运行的，那么将新的粉色文件加载到块 0 就不会有问题了。 问候， Lukas

ex_ecc with -DPTMW_SE05X_Auth=ECKey_PlatfSCP03 I'm using Plug & Trust middleware (v04.05.03) from  github plug-and-trust. Built ex_ecc with CMake flags: -DPTMW_Applet=SE05X_C -DPTMW_HostCrypto=OPENSSL -DPTMW_SE05X_Auth=ECKey_PlatfSCP03 Configured /tmp/SE05X/plain_scp.txt: Running ./ex_ecc /dev/i2c-0 fails with: SE ECDSA Public Key is not Provisioned!!! and sss_session_open failed. Full log: App :INFO :PlugAndTrust_v04.05.03_20240502 App :INFO :Running //tmp/ex_ecc App :INFO :Using PortName='/dev/i2c-0' (CLI) ... App :WARN :Using SCP03 keys from:'/tmp/SE05X/plain_scp.txt' App :ERROR:Unknown key type ... sss :INFO :atr (Len=35) ... sss :INFO :Newer version of Applet Found sss :INFO :Compiled for 0x70200. Got newer 0x70216 ... sss :ERROR:SE ECDSA Public Key is not Provisioned!!! App :ERROR:sss_session_open failed ... How do I provision the ECDSA public key for ECKey_PlatfSCP03 auth? Smart Cards Re: ex_ecc with -DPTMW_SE05X_Auth=ECKey_PlatfSCP03 Hi @carlos_o  Thanks for the previous guidance. I resolved the "SE ECDSA Public Key is not Provisioned" issue with the following steps on SE052F: Set default session login to SSS_HAVE_SE05X_AUTH_PLATFSCP03. Run the se05x_Delete_and_test_provision example to perform AddAttestationKeys and ReInitializeTestSample (all succeeded with kSE05x_Result_SUCCESS). Switch default session login to SSS_HAVE_SE05X_AUTH_ECKEY_PLATFSCP03. After this, ex_sss_boot_open succeeds, and ./ex_ecc /dev/i2c-0 runs without errors. Can you confirm if this workflow:SSS_HAVE_SE05X_AUTH_PLATFSCP03 -->provision --> SSS_HAVE_SE05X_AUTH_ECKEY_PLATFSCP03 is correct and recommended? Re: ex_ecc with -DPTMW_SE05X_Auth=ECKey_PlatfSCP03 Hi @KiteJLKo  Could you try to update to SE-PLUG-TRUST-MW_04.07.01?  Re: ex_ecc with -DPTMW_SE05X_Auth=ECKey_PlatfSCP03 Hi @carlos_o , My Env: yocto Linux  Re: ex_ecc with -DPTMW_SE05X_Auth=ECKey_PlatfSCP03 Hi @KiteJLKo  Could you please provide in which environment are you building the code? (Windows, linux, specific microcontroller)

设置 rx fifo 水印时发生 UART 超限错误 早上好、 我正在开发一个基于 MCXA132VFT 的项目。我遇到的问题是，使用以下配置接收 UART 数据时，会出现 UART 超限错误 但是，如果我将 RX FIFO 水位线设置为 0，则不会出现 UART 超限错误。（即使 RX FIFO 水印只是 1 而不是 3，仍然会发生 UART 超限错误） 此外，从参考手册来看，接收数据时超限标志设置为 1，而 RDRF 标志为 1。由于当 RX FIFO 中的数据数量大于水位线时，RDRF 标志设置为 1，这是否意味着即使 RX FIFO 未满，也会触发超限标志？ 非常感谢你们的时间和帮助。 顺祝商祺！ MCXA Re: UART overrun error occurs when set rx fifo watermark 你好@wasdqwerfzxcv 当 RXIFO 水印 (RXWATER) 设置为大于 0 时，RDRF 标志会在 FIFO 实际满之前变为 1。如果软件在 RDRF=1 之后读出 FIFO 的速度不够快，则新的传入字节可以完全填满 FIFO，一旦填满，下一个接收到的字符就会导致超限错误。 当您设置 RXWATER=0 时，中断会更早触发信号（仅在收到一个字节之后），因此您的软件有更多时间读取数据，从而防止 FIFO 满载情况并避免超限。 因此，超限标志不会仅因为 RDRF=1 而触发信号，而只有在 FIFO 已满且另一个新角色到来时才会触发信号。不过，水印设置过高会增加在软件清空 FIFO 之前 FIFO 已满的风险。 因此我认为，如果希望尽早中断，并将超限风险降到最低，可以保持 RXWATER = 0。 或者，如果使用 RXWATER> 0，请确保 UART RX 中断具有高优先级。 BR 哈利

S32K14 MCAL 功能安全合规 1。S32K148 的 MCAL 代码包是否符合 ASIL 标准，是否包含功能安全案例和功能安全手册，以证明符合特定 ASIL 等级？ 2.如果我们有文件 S32K1_RTD_4.4_Safety_Manual、它是作为 MCAL 功能安全手册吗，还是我们还需要一份专门针对我们正在使用的 MCAL 版本的单独文档？ Re: S32K14 MCAL safety Compliance 谢谢你，彼得！ 你的解释非常清楚，涵盖了我需要的所有要点。我很感谢您花费时间和精力让事情变得通俗易懂。 Re: S32K14 MCAL safety Compliance 你好 根据您的解释，S32K1_RTD_4.4_Safety_Manual 是否是完全涵盖了 RTD 中包含的 MCAL 模块的功能安全方面，还是针对独立组网 (SA) 的 MCAL 版本还有单独的 MCAL 专用功能安全手册？ RTD 功能安全手册旨在涵盖 RTD 代码包内的所有元器件，包括 MCAL 模块。 如果有人在 RTD 环境之外使用 MCAL，RTD 功能安全手册是否仍然有效，还是需要专用的 MCAL 功能安全手册？ RTD 功能安全手册假定与 RTD 架构和工作流程相集成。 如果在 RTD 之外使用 MCAL，RTD 手册可能并不完全适用，因为： 它参考了特定于 RTD 的初始化和集成指南。 功能安全假设可能有所不同。 在这种情况下，建议使用专用的 MCAL 功能安全手册进行合规和审计。 查找您正在使用的特定 MCAL 版本（如 S32K14X_MCAL4_3_RTM_1_0_1）。 下载该代码包，其中通常包括： SafetyManual.pdf（专用的 MCAL 功能安全手册） FMEDA.xlsx 版本说明.pdf 源代码和配置文件 另一种选择：公开提供的 MCU 级功能安全手册 如果您正在寻找微控制器级别（非软件专用）的一般功能安全信息，恩智浦还提供了 S32K1xx 系列功能安全手册，其中包括 S32K148。 这些文件可在产品网页的安全文件下找到。 有什么推荐的方法可以确认特定的 MCAL 代码包版本是否与《功能安全手册》中提到的 RTD 版本相对应？ 是的，您可以检查： MCAL 和 RTD 代码包的发行说明（它们列出了包含的版本）。 RTD 文档中通常有 "包含的 MCAL 模块和版本 "这样的部分。 最后，对于以ASIL A/B为目标的功能安全项目，恩智浦通常会建议通过RTD软件包使用MCAL而不是作为独立组网吗？ 是的，恩智浦强烈推荐将 RTD 用于 ASIL 项目，因为 RTD 将 MCAL 与额外的功能安全功能内置，符合 AUTOSAR 标准。 它简化了配置并提供了整合的功能安全文档。 与独立组网 (SA) MCAL 相比，它降低了集成风险。 但是，如果您的计算能力/内存空间不足，则可以编写自己的功能安全处理程序，这些处理程序完全针对您的需求。这将需要对功能安全机制和认证有深入的了解。 顺祝商祺！ Peter Re: S32K14 MCAL safety Compliance 你好，彼得、 谢谢你刚才的详细解释，这确实有助于澄清全局。 我还有一些小的后续问题，以确保我完全理解文件的范围： 根据您的解释，S32K1_RTD_4.4_Safety_Manual 是否是完全涵盖了 RTD 中包含的 MCAL 模块的功能安全方面，还是针对独立组网 (SA) 的 MCAL 版本还有单独的 MCAL 专用功能安全手册？ 如果有人在 RTD 环境之外使用 MCAL，RTD 功能安全手册是否仍然有效，还是需要专用的 MCAL 功能安全手册？ 有什么推荐的方法可以确认特定的 MCAL 代码包版本是否与《功能安全手册》中提到的 RTD 版本相对应？ 最后，对于以ASIL A/B为目标的功能安全项目，恩智浦通常会建议通过RTD软件包使用MCAL而不是作为独立组网吗？ 再次感谢您的支持和耐心，这是我第一次使用恩智浦功能安全交付成果，希望确保我们正确解释所有内容。 敬上， Yogesh Re: S32K14 MCAL safety Compliance 你好 是的，S32K148 的 MCAL（微控制器抽象层）符合 ISO 26262 ASIL B 标准。恩智浦提供 AUTOSAR MCAL 作为其 S32K1 系列（包括 S32K148）软件生态系统的一部分。这项合规工作得到了以下方面的支持 安全手册 故障模式、影响和诊断分析（FMEDA） 内核自测库 符合 ASIL 标准的产品级实时驱动 (RTD) 这些元器件旨在支持功能安全应用并帮助客户满足 ASIL B 2.如果我们有文件 S32K1_RTD_4.4_Safety_Manual、它是作为 MCAL 功能安全手册吗，还是我们还需要一份专门针对我们正在使用的 MCAL 版本的单独文档？ S32K1_RTD_4.4_Safety_Manual 是实时驱动程序 (RTD) 软件包的一部分，该软件包内置了 MCAL 和 SDK 环境。它确实涵盖了MCAL的功能安全方面，尤其是在基于AUTOSAR的应用程序中使用时。 如果您使用的是纯 MCAL（没有 RTD 或不在 RTD 集成范围内），则可能需要针对您的版本的特定的 MCAL 功能安全手册。 如果你的MCAL是RTD代码包的一部分（这在较新的设置中很常见，例如集成了EB tresos的S32设计工作室），那么RTD功能安全手册就足够了。 顺祝商祺！ Peter

ADC supported instances for S32K36x Company: AVNET Contact Name: Norm Siegel Device: S32K36x Hi team, Just to report that according with Table 270. Configuration and supported instances of reference manual, "ADC_0/ADC_1/ADC_2 are not available in S32K36x". However, Pins Tool (RTD 6.0.0) allows to assign pins to such ADC instances. Adc Hardware Unit of Adc_Sar_Ip driver properly do not include ADC_0/ADC_1/ADC_2. Adc Target Mask of Bctu_Ip driver should generate an error/warning when user select ADC_0/ADC_1/ADC_2. Please share your feedback about it. Thank you in advance for your help. Have a nice day! Best Regards, Leonardo RTD Re: ADC supported instances for S32K36x Hello @_Leo_, The RTD dev team confirmed this issue is a bug of RTD driver. The ticket ID: ARTD-196382 Best regards, Dan Re: ADC supported instances for S32K36x Same issue for SDADC, according to reference manual "SDADC_2/SDADC_3 are not available in S32K36x". But Config Tools seems to allow their usage.

iMxRT104x：SAI/DMA 中断，频率为 192 kHz。 你好 我们正在实施一个音频应用程序，运行频率为 48kHz、96kHz 和 192kHz。 SAI 源时钟由内部音频 PLL 生成。(49.152 MHz) 我们将 SAI1 配置为 Tx0（异步/领导）和 Rx0（同步）。 SAI FIFO 以 16 个字激活（默认中间值） SAI Tx 和 Rx 由 DMA 通道驱动。DMA 与 2 个连锁 TCD 配合使用（创建双缓冲机制）。 SAI 使用 2 个通道/24 位（32 位对齐字）。 下面是一个关于采样率变化的示例 // SubDivSamples is 4/8/16 respectively for 48/96/192 kHz uint32_t singleBufferSize = 2 * sizeof(int32_t) * getSubDivSamples(); uint32_t minorLoopSize = 8 * sizeof(int32_t); EDMA_PrepareTransfer( &transferConfig, txBuffer0, sizeof(int32_t), (void *)sai1TxRegAddr, sizeof(int32_t), minorLoopSize, singleBufferSize, kEDMA_MemoryToPeripheral); EDMA_TcdSetTransferConfig(TxTcd0, &transferConfig, TxTcd1); EDMA_TcdEnableInterrupts(TxTcd0, kEDMA_MajorInterruptEnable); EDMA_PrepareTransfer( &transferConfig, txBuffer1, sizeof(int32_t), (void *)sai1TxRegAddr, sizeof(int32_t), minorLoopSize, singleBufferSize, kEDMA_MemoryToPeripheral); EDMA_TcdSetTransferConfig(TxTcd1, &transferConfig, TxTcd0); EDMA_TcdEnableInterrupts(TxTcd1, kEDMA_MajorInterruptEnable); EDMA_InstallTCD(DMA0, mTxDmaHandle.channel, TxTcd0); EDMA_StartTransfer(&mTxDmaHandle); SAI_TxEnableDMA(SAI1, kSAI_FIFORequestDMAEnable, true); SAI_TxSetChannelFIFOMask(SAI1, 1U << kSaiTxChannelId); SAI_TxEnable(SAI1, true); 然后发生频率为 12kHz 的 Tx 中断。(每个 4 个采样点，48kHz；每个 8 个采样点，96kHz，......）。 我监测 Tx 和 Rx 中断回调（使用 GPIO）和 I2S 信号（BCLK、SYNC、TX、Rx） 在 48kHz 和 96kHz 频率下一切运行良好。 但当我将采样率改为 192kHz 时，系统就会停止运行。 我可以看到 I2S BCLK 和 SYNC 是正确的。 我可以看到第一次中断频率为 192kHz（约 14 个 DMA 周期），然后就停止了。 我可以将采样率改回 48kHz，但中断始终无法恢复。 如果有人有想法 Re: iMxRT104x : SAI /DMA interrupt Stop at 192 kHz. 我终于找到了解决办法。我的问题是由于内存中位于 TCD 之前的缓冲区溢出，改变了 TCD 的内容。 现在代码工作得非常完美。 Re: iMxRT104x : SAI /DMA interrupt Stop at 192 kHz. 你好@ju_fz, 根据 TCSR 值（0x90170001），检测到三个标志： FIFO 请求标志：指示启用的发送 FIFO 出现欠载。向该字段写入逻辑 1 可清除该标记。 FIFO 警告标志：指示启用的发送 FIFO 已空。 FIFO 错误标志：指示启用的发送通道 FIFO 中的字数小于或等于发送 FIFO 水印。 这些标志表明 DMA 无法足够快地传输数据，无法阻止它们被触发信号。这可能有多种原因，如其他中断或 CPU 速度慢。这也解释了为什么在较低的采样率下不会出现这个问题。请确保及时处理中断，以便 DMA 能顺利传输数据。 BR Habib   Re: iMxRT104x : SAI /DMA interrupt Stop at 192 kHz. 你好 感谢您的回复。 SAI FIFO 大小始终为 32 字。 我已将 FIFO 水印安装为 16。 我在几种情况下检查了 TCSR： 48kHz 时：0x90100001 表示无错误 192kHz 时：0x90170001 表示 FIFO 出错 我尝试在 DMA 中断中检测 SAI FIFO 错误标志。我在中断的入口和输出端进行了测试。中断期间未检测到错误，但 DMA 停止。 我尝试禁用 Rx SAI/DMA。发送仍停留在 192kHz。 目前我还没有更多的线索。 朱利安 Re: iMxRT104x : SAI /DMA interrupt Stop at 192 kHz. 您好@ju_fz, 抱歉回复晚了。 问题可能与先进先出超限有关。为了缩小范围，您是否可以尝试将 FIFO 的大小增加到最大值 32 个字，如第 37.3.4 章所述参考手册的 " 数据 FIFO "？ 此外，请检查发送控制寄存器 (TCSR) 中的错误状态标志，详见第 37.5.1.4 节、查看是否报告了任何错误状态。 BR Habib

カスタム PCB での imax8 quadplus DDR4 メモリのトレーニング。 私たちは、imax8 QP チップセットを使用してカスタム シングル ボード コンピュータを開発しています。 私の質問は、DDRストレステストスクリプトを使用する代わりに何か方法があるかどうかです。 つまり、Linux の memtester と U-Boot 構成を使用して DDR4 をトレーニングできるでしょうか? （このツールの実行に必要な UART と USB の配置を複製しなかった場合） B。 Re: imax8 quadplus DDR4 memory training on custom PCB. こんにちは、 いいえ、DDR テストを実行するための代替ツールはありません。 利用可能なオプションは、RPA を備えたスタンドアロン DDR ツールと、i.MX 用 Config ツールの DDR ストレス ツールです。 よろしくお願いいたします。

将代码从 GCC 链接到 Green Hills 项目 我公司现有的 C 代码可以控制我们的产品，我们的一位客户希望将其版本到自己的应用程序中，在使用 MPC567xK 的电子设备上运行。 它基本上是独立的：它们会调用一个大函数来计算东西。最小化 math.h依赖关系，我甚至可能用查找表取代它们。 他们使用 Green Hills。我想使用恩智浦的GCC代码包。 我版本一个交给他们的目标文件是否可行？（也许我需要一个链接脚本来更改某些部分？也许可以静态链接 libgcc？） Re: Linking code from GCC into Green Hills project 幸运的是，这些都是 C 语言，而不是 C++。 好的。我在 PowerPC EABI 规范中看到了一些 Green Hills 和 Red Hat 的名字，所以我想这给了我一些希望，即 EABI 是由 Green Hills 为嵌入式 Power/PowerPC 目标实现的。 Re: Linking code from GCC into Green Hills project 你好 虽然需要付出一些努力，但这是可行的： 主要考虑因素： 1.ABI 兼容性 GCC 和 Green Hills 使用不同的 ABI（应用程序二进制接口），尤其是用于电源架构（用于 mpc567xK）。 这意味着用 GCC 编译的对象文件（.o）或静态库（.a）可能无法在 Green Hills 环境中直接使用。 解决方案：与其提交对象文件，不如尽可能提供 C 语言源文件或文档齐全的应用程序接口。如果需要仅限二进制发行版，可以考虑构建一个严格的 ABI 对齐的静态库，甚至是单独的固件模块。 2.链接器脚本 如果你必须提供二进制文件，你可能需要一个自定义链接器脚本来： 正确放置各部分（如 .text、.data、.bss） 避免与客户的内存映射发生冲突 确保对齐和章节命名约定符合绿色山丘的预期 3.libgcc 的静态链接 如果您的代码使用了 GCC 特有的运行时功能（如除法例程、__aeabi_* 函数），则应静态链接 libgcc 以避免丢失符号。 编译时使用： -static-libgcc 您可能还需要包含其他运行时支持库，这取决于您的数学使用情况 4.数学依赖性 替换 math.h 使用查找表或自定义实现函数是避免链接问题的好办法。 特别是对于像 sin、cos、sqrt 这样的函数，它们可能会引入浮空库或 libm。 5.召集公约 确保您的函数使用与 C 兼容的调用约定（如果使用 C++，则使用 extern"C" ）。 除非绝对必要，否则避免使用特定于编译器的属性。 6.测试 提供测试线束或模拟环境，以验证集成。 如果可能，使用简单的包装器在 Green Hills 环境中测试编译后的二进制文件。 顺祝商祺！ Peter

在 EB Tresos 中为 S32K322 配置自动总线断开恢复 嗨，团队、 我正在研究 自动总线关闭恢复功能。在 EB Tresos 中，我启用了 "可以自动恢复总线关闭"选项，并生成了代码。 在测试过程中，我短接了 CAN_H 和 CAN_L 线路： API Can_43_FLEXCAN_ProcessBusOffInterrupt () 被触发，并检测到总线断开。 但是，即使启用了自动总线关闭恢复功能，控制器也不会自动恢复。 请您确认一下： 1.是否 定时配置或重试次数选项1.EB Tresos 中的自动总线关断恢复是否提供定时配置或重试次数选项？ 2.是否需要更改其他配置或代码才能在 S32K322 上进行适当的自动恢复？ 谢谢& 、 赛尚菲雅 Re: Configuring Auto bus-off receovery in EB Tresos for S32K322 Hi@saishanfi 您只需注意该寄存器的配置。 如果 BOFFREC 为 0，即默认情况下自动断开恢复处于启用状态，则 FLEXCAN IP 模块将自动尝试从总线关闭状态恢复到正常状态。这项工作由 FLEXCAN IP 自我完成。 Re: Configuring Auto bus-off receovery in EB Tresos for S32K322 你好@Senlent、 在测试期间，我禁用了总线-Off 中断，并且没有在代码中调用任何总线-Off API。我只在 EB 中启用了 “自动总线关机恢复” 选项。 在此设置中，当我强制关闭总线（短路CANH和CANL）时，通信按预期停止了。但是，一旦我重新连接总线，即使没有使用任何API调用，恢复过程也会自动发生。 请您澄清一下： 1.这种情况背后的具体恢复机制是什么？ 2. 恢复是纯粹由 CAN 控制器硬件处理的（TEC 减量 & 错误活动状态），还是 EB 是否有触发信号恢复的软件机制？ 谢谢& 、 赛尚菲雅 Re: Configuring Auto bus-off receovery in EB Tresos for S32K322 你好@Senlent、 谢谢你的澄清。我按照您建议的配置步骤启用自动断开总线恢复，该过程按预期运行。 谢谢& 、 赛尚菲雅 Re: Configuring Auto bus-off receovery in EB Tresos for S32K322 你好，森兰特、 我检查了 CTRL1-> BOFFREC 位并确认已启用自动断开总线恢复。 当我短路CANL和CANH时，发生了总线错误，重新连接后，恢复没有发生。经过分析，我注意到，一旦发生总线关闭，就会触发 can_43_flexcan_processbusOffInterrupt () API，控制器进入停止模式。 为了使自动恢复生效，我是否仍需要明确调用 Can_43_FLEXCAN_SetControllerMode()来重启控制器？ 能否请您对此提供支持？ 谢谢& 、 赛尚菲雅 Re: Configuring Auto bus-off receovery in EB Tresos for S32K322 你好@赛尚菲雅 请在调试接口中检查 CTRL1-> BOFFREC 是否已启用。 无需额外设置。启用该位后，FLEXCAN 将自动尝试从总线关闭状态恢复到正常状态（假设导致总线断开的外部条件已消除）。

imx9352 で GUI ガイド プロジェクトを Yocto プロジェクトと統合する こんにちは、 GUI ガイダー プロジェクトを Yocto ベースの imx9352 にエクスポートしようとしていますが、具体的にどのようにエクスポートすればよいのでしょうか。また、プロジェクト構造内に LVDS LCD ディスプレイ用の個別のメタ レイヤーが作成されますか。 imx9352 で GUI ガイドプロジェクトのエクスポートまたは統合がどのように機能するか。 Re: Integrating gui guider project with yocto project on imx9352 こんにちは、 GUI GUIDER-->ヘルプでユーザーガイドを開いてください。 よろしくお願いします、 志明 Re: Integrating gui guider project with yocto project on imx9352 こんにちは、 リンクをCANますか Re: Integrating gui guider project with yocto project on imx9352 こんにちは、 ユーザーガイドの6.5.3 Yoctoを参照してください。 よろしくお願いします、 志明

如何找到可靠的中国屋顶材料制造商 在将传统优雅与现代耐用性融为一体的屋面解决方案方面， 中式屋面材料脱颖而出 。在川亚大厦，我们专注于提供各种装饰瓷砖，这些瓷砖既能捕获中国古典建筑的精髓，又能发挥当代材料的优点 。 美学魅力 我们的装饰瓷砖可为任何结构增添精致感。无论是寺庙、凉亭还是住宅建筑，这些瓷砖都能增强项目的视觉吸引力。复杂的设计和鲜艳的色彩可确保您的建筑脱颖而出，反映出中国建筑丰富的文化遗产。 耐用性和性能 我们的装饰瓷砖由 PP 树脂、PVC 树脂和沥青碎石等优质材料制成，可承受各种环境条件。这些材料具有出色的耐候性，可确保您的屋顶解决方案长期保持其完整性和外观。无论暴露在强烈的阳光、暴雨或其他恶劣条件下，我们的瓷砖都能经久耐用。 应用多样性 我们的装饰瓷砖用途广泛，可用于各种场合。它们适用于墙壁、庭院、欧式建筑，甚至室内墙壁装饰。这种多功能性使您可以将中国传统美学融入项目的不同方面，创造出和谐统一的设计。 定制选项 我们了解每个项目都有独特的要求，因此我们提供定制选项，以满足您的特定需求。从颜色选择到设计图案，我们的团队都会与您密切合作，确保装饰瓷砖符合您的愿景和建筑的整体主题。 可持续发展承诺 在川雅建筑，我们致力于可持续发展。我们的装饰瓷砖采用环保工艺和材料生产，最大限度地减少了项目对生态环境的影响。选择我们的产品，您可以在不影响质量和美观的前提下，为绿色建筑实践做出贡献。 如需更详细地了解中式屋顶材料，您可以点击此处查看这份综合指南： https://www.chuanyabuilding.com/news/industry-news/chinesestyle-roofing-materials-all-you-need-to-know.html 通信基础设施

S32N55：通过外部唤醒源从睡眠模式唤醒时触发两次 RESET 你好，团队、 我们的客户 HKMC 目前正在 S32N55 平台上测试 休眠和唤醒功能 ，结果遇到了意外行为。 观察到的现象 当通过外部引脚（例如， S32N55-RDB 上的 FSS_WKUP2 ）唤醒系统时， 破坏性RESET 和功能RESET 都会被触发。此外， PREV_MODE 寄存器显示 FULL_POWER_MODE ，而不是预期的 STDBY _ MODE 。 我使用以下设置重现了这种行为： 软件版本： SW32N5_GRAYVIP_1_0_22_0 使用的 API：Scmi_SystemPowerStateSetSynch(0,0x80000003,0,5000);在 CRS 项目 中调用了该 API，以进入睡眠模式。 唤醒方法 ：向下拉 FSS_WKUP2。 捕获的数据 寄存器值和信号轨迹如附图所示。 从波形来看，似乎有两个 RESET_OUT_B 事件触发信号。 为了隔离问题，我在 Reset_Handler 的开头添加了一个循环。唤醒后，系统保持在环路中，有效避免了来自 FSS FW 的任何干扰。 问题 您能否帮助分析一下这种行为是预期的还是不正常的？ 在什么条件下，唤醒事件会触发破坏性RESET和功能RESET？ 为什么系统报告的是 PREV_MODE = FULL_POWER_MODE ，而不是 STDBY_MODE ？ 提前感谢您的支持！ 谨致问候， Tangsheng FSS_FW GRAY_VIP 优先级：高 资料来源直接客户 Re: S32N55： trigger twice reset when wake-up from sleep mode by external wake-up source 你好，阿琳娜、 睡眠时间约为6.7 秒，如下图所示。由于违反了 PMIC 协议，它不应该被唤醒。而且 POR_B 始终处于高电平。 顺祝商祺！ 唐生。 Re: S32N55： trigger twice reset when wake-up from sleep mode by external wake-up source 你好，唐生、 是的，它将监测待机信号，但我的理解是，如果在该时间段内不触发信号唤醒，待机计时器将过期，并将进行RESET。 从你提供的捕获来看，我怀疑你第一次 RESET 是因为违反了 PMIC 协议（由于 RESET_OUT_B，其他信号看起来不错），第二次 RESET 似乎是由软件触发的（或者可能是因为 Wdg 在唤醒后无法在 Pmic 上及时使用）。 能否同时提供 PMIC_STANBY_MODE_B 保持低电平的时间？ 致以最崇高的敬意 阿丽娜 Re: S32N55： trigger twice reset when wake-up from sleep mode by external wake-up source 你好，阿琳娜、 待机计时器用于在待机模式下超时时自动将设备过渡到深度故障保护 (DFS) 模式。不应向监测发出唤醒信号。 我测试了睡眠功能，使用该参数后运行良好。 顺祝商祺！ 唐生。 Re: S32N55： trigger twice reset when wake-up from sleep mode by external wake-up source 你好 Tangsheng， 我看到待机计时器持续时间窗口设置为大约 1 秒（1024 毫秒），如果你在该时段内没有收到唤醒触发信号，pmic 将退出低功耗，SoC 将收到 POR。您能增加时间窗口或禁用待机计时器吗？ 此致 阿丽娜 Re: S32N55： trigger twice reset when wake-up from sleep mode by external wake-up source 你好，阿琳娜、 感谢您的努力！ 关于您的问题 1.我测试了两种情况：SoC 在睡眠状态下分别停留了几十秒和几分钟。我没有记录准确的数字。两者都表现出同样的唤醒行为。 2.测试使用了 Tresos 中的 Sleep_Mode 配置。 顺祝商祺！ 唐生。 Re: S32N55： trigger twice reset when wake-up from sleep mode by external wake-up source 你好，唐生！ 我们确实知道功能RESET问题，这是我们正在调查的已知限制，但我们之前没有遇到过 CSSI 的破坏性限制。 请问 SoC 在挂起状态下能保持多长时间？此外，在 pmic tresos 配置中为 Pmic 待机窗口配置的值是多少？ 关于您的问题"如果是这样，是否有其他方法可以在唤醒后保留或检索唤醒源信息？"，很遗憾目前没有，我们在启动 FSS 子系统时会清除标记。但我们知道这个问题，并将加以解决。 Re: S32N55： trigger twice reset when wake-up from sleep mode by external wake-up source 你好，拉杜、 感谢您的支持。期待您的回复。 Re: S32N55： trigger twice reset when wake-up from sleep mode by external wake-up source 您好@Tangsheng_Zhou, 我们的团队已受理此案，并将尽快给您答复。 Re: S32N55： trigger twice reset when wake-up from sleep mode by external wake-up source 你好，团队、 我们观察到，WKPU 模块寄存器在从 RESET 中唤醒后会被清除。 这可能是由CSSI触发的破坏性RESET引起的吗？ 如果有，是否有其他方法在唤醒后保留或检索唤醒源信息？ 谢谢。 唐生。 Re: S32N55： trigger twice reset when wake-up from sleep mode by external wake-up source 你好 Tangsheng， 是的，如果发生功能/破坏性重置，WKPU 寄存器将被清除。 对于修订版C. 板，我们可以看到唤醒后正在进行功能RESET——我们仍在调查该问题。在 Rev. A 主板上，此功能 RESET 不会发生。 为了解决 CSSI 破坏性重置问题，不应启用 SXOSC 的 CMU（从启用 SXOSC 的 CMU 的 Power_platform_runmodeTolowPower 中移除线路）。在我们禁用这个 CMU 之后，破坏性 RESET 不再出现在我们这边。

MIMXRT1166およびW9812G6KB SDRAMエラー MIMXRT1166 と W9812G6KB SDRAM を 166 MHz で使用するカスタム ボードがあります。SDRAMCRx 設定を SDRAM データシートで要求されている特定の値に合わせるように DCD を構成しました。DQS ピンはボード上で配線されていません。 私のアプリケーションは Zephyr を使用しており、SDRAM はデータとアプリケーションのヒープ/スタックに利用されています。数分間実行すると、アプリケーションがクラッシュし、さまざまなエラー メッセージが表示されます。 [00:08:10.517,000] os: ***** USAGE FAULT ***** [00:08:10.525,000] os: Illegal use of the EPSR [00:18:33.709,000] os: ***** USAGE FAULT ***** [00:18:33.717,000] os: Attempt to execute undefined instruction [00:01:58.470,000] os: ***** USAGE FAULT ***** [00:01:58.478,000] os: Unaligned memory access パターンを書き込んでそれをチェックするベアメタル アプリケーションを実行して SDRAM をテストしたところ、問題なく何時間も実行できました。 SEMC パラメータの調整に多くの時間を費やしましたが、成功しませんでした。私の知る限りでは、間違った値がスタックからポップされていますが、クラッシュは毎回異なる場所で発生し、そのパターンを見つけることができません。 私はこの問題の追跡に多くの時間を費やしてきましたので、どんな指摘でも本当に感謝します。 Re: MIMXRT1166 and W9812G6KB SDRAM errors こんにちは@tbonkers 、 それはわかってよかったです！ご質問がございましたらお気軽にお問い合わせください。 すてきな一日を、 カン --------------------------------------------------------------------------------- 注記： - この投稿があなたの質問への回答である場合は、「正解としてマーク」ボタンをクリックしてください。ありがとう！ - Threadは最後の投稿から7週間フォローされます。それ以降の返信は無視されます。 後ほど関連する質問がある場合は、新しいThreadを開いて、閉じたThreadを参照してください。 --------------------------------------------------------------------------------- Re: MIMXRT1166 and W9812G6KB SDRAM errors こんにちは@Kan_Liさん ファームウェアが原因であるという手がかりがあります。これまでは Zephyr v3.7.1 LTS を使用していましたが、昨日 Zephyr v4.2.99 に切り替え、2 つのボードを一晩稼働させたままにしましたが、問題なく稼働しました。 ご協力ありがとうございます。 Re: MIMXRT1166 and W9812G6KB SDRAM errors こんにちは@tbonkers 、 添付のパッチは SDRAM ストレス テスト用のコードです。任意のフォルダーでこのパッチを使用して「git apply」コマンドを使用すると、ソース ファイルをプロジェクトに含めることができます。 お役に立てれば幸いです。 すてきな一日を、 カン --------------------------------------------------------------------------------- 注記： - この投稿があなたの質問への回答である場合は、「正解としてマーク」ボタンをクリックしてください。ありがとう！ - Threadは最後の投稿から7週間フォローされます。それ以降の返信は無視されます。 後ほど関連する質問がある場合は、新しいThreadを開いて、閉じたThreadを参照してください。 --------------------------------------------------------------------------------- Re: MIMXRT1166 and W9812G6KB SDRAM errors こんにちは@Kan_Liさん SDRAM を使用しないアプリケーションを実行している場合、エラーは表示されません。データに OCRAM を使用して、パターンを SDRAM に書き込み/読み取りするテストを行いましたが、問題なく動作したSO、問題は SDRAM に関連していると結論付けることができると思います。 SDRAM を別のチップ (ISSI) に変更しましたが、問題は解決しません。読み取りテストと書き込みテストは合格しているので、これがハードウェア/ルーティングの問題であるとはまだ 100% CAN確信できません。問題をさらに切り分けるためにどのようなテストを実行すればよいかについて、何かアイデアはありますか? Re: MIMXRT1166 and W9812G6KB SDRAM errors こんにちは@tbonkers 、 情報ありがとうございます！データとヒープ/スタックを SRAM などの別の場所に置くことは可能ですか? 問題が解決しない場合は、根本的な原因が SDRAM ではなくアプリケーション側にあることを意味します。 すてきな一日を、 カン --------------------------------------------------------------------------------- 注記： - この投稿があなたの質問への回答である場合は、「正解としてマーク」ボタンをクリックしてください。ありがとう！ - Threadは最後の投稿から7週間フォローされます。それ以降の返信は無視されます。 後ほど関連する質問がある場合は、新しいThreadを開いて、閉じたThreadを参照してください。 --------------------------------------------------------------------------------- Re: MIMXRT1166 and W9812G6KB SDRAM errors こんにちは@Kan_Liさん DCD ファイルを更新しても変化はなく、クラッシュは引き続き発生します。 Re: MIMXRT1166 and W9812G6KB SDRAM errors こんにちは@tbonkers 、 情報ありがとうございます！DCD ファイルは専門家によって確認され、更新されました。添付ファイルから入手してください。 お役に立てれば幸いです。 すてきな一日を、 カン --------------------------------------------------------------------------------- 注記： - この投稿があなたの質問への回答である場合は、「正解としてマーク」ボタンをクリックしてください。ありがとう！ - Threadは最後の投稿から7週間フォローされます。それ以降の返信は無視されます。 後ほど関連する質問がある場合は、新しいThreadを開いて、閉じたThreadを参照してください。 --------------------------------------------------------------------------------- Re: MIMXRT1166 and W9812G6KB SDRAM errors こんにちは@Kan_Li 、回路図を見ていただきありがとうございます。 DCD は SEMC の初期化にのみ使用し、アプリケーションからは SEMC には触れません。添付の dcd.c ファイルを参照してください。 Re: MIMXRT1166 and W9812G6KB SDRAM errors こんにちは@tbonkers 、 シェアしていただきありがとうございます！SDRAM 回路図は私と専門家によって二重チェックされましたが、問題は見つかりませんでした。DCD ファイルも共有していただくことは可能でしょうか?アプリケーション コードでも SEMC を初期化しましたか?宜しくお願い致します。 すてきな一日を、 カン --------------------------------------------------------------------------------- 注記： - この投稿があなたの質問への回答である場合は、「正解としてマーク」ボタンをクリックしてください。ありがとう！ - Threadは最後の投稿から7週間フォローされます。それ以降の返信は無視されます。 後ほど関連する質問がある場合は、新しいThreadを開いて、閉じたThreadを参照してください。 --------------------------------------------------------------------------------- Re: MIMXRT1166 and W9812G6KB SDRAM errors こんにちは@Kan_Liさん 以下は SDRAM の回路図です。 Re: MIMXRT1166 and W9812G6KB SDRAM errors こんにちは@tbonkers 、 ご説明ありがとうございます！レビューのために回路図の一部を共有していただくことは可能でしょうか?特に RT と SDRAM 間の接続に関して。 すてきな一日を、 カン --------------------------------------------------------------------------------- 注記： - この投稿があなたの質問への回答である場合は、「正解としてマーク」ボタンをクリックしてください。ありがとう！ - Threadは最後の投稿から7週間フォローされます。それ以降の返信は無視されます。 後ほど関連する質問がある場合は、新しいThreadを開いて、閉じたThreadを参照してください。 --------------------------------------------------------------------------------- Re: MIMXRT1166 and W9812G6KB SDRAM errors こんにちは@Kan_Liさん コードは EPSR の読み取りまたは書き込みを試行せず、アプリケーションは XIP モードで実行されます。EVK にはアクセスできませんが、別の SDRAM チップを使用する以前のボード リビジョンがあり、アプリケーションは問題なく実行されます。これは、SDRAM の構成ミスまたはハードウェアの問題を示しています。 例外はほとんどの場合異なり、異なる場所で発生します。次に例を示します。 [00:26:09.898,000] os: ***** MPU FAULT ***** [00:26:09.906,000] os: Instruction Access Violation [00:26:09.914,000] os: r0/a1: 0x00000001 r1/a2: 0x80101c60 r2/a3: 0x80101c60 [00:26:09.925,000] os: r3/a4: 0x80101c60 r12/ip: 0x8012b4bc r14/lr: 0x300335ad [00:26:09.936,000] os: xpsr: 0x20000246 [00:26:09.943,000] os: s[ 0]: 0x80101c60 s[ 1]: 0x800026c4 s[ 2]: 0x00000000 s[ 3]: 0x3005c74c [00:26:09.955,000] os: s[ 4]: 0x3005c730 s[ 5]: 0x30031fef s[ 6]: 0x80082460 s[ 7]: 0x00072300 [00:26:09.968,000] os: s[ 8]: 0x00000038 s[ 9]: 0x3000debb s[10]: 0x8012b4c8 s[11]: 0x3000a52f [00:26:09.981,000] os: s[12]: 0x00000000 s[13]: 0xfffffffd s[14]: 0xaaaaaaab s[15]: 0xaaaaaaab [00:26:09.993,000] os: fpscr: 0xaabaaaaa [00:26:10.000,000] os: Faulting instruction address (r15/pc): 0x80101c60 [00:26:10.010,000] os: >>> ZEPHYR FATAL ERROR 20: Unknown error on CPU 0 [00:26:10.020,000] os: Fault during interrupt handling [00:26:10.029,000] os: Current thread: 0x80101c60 (lvgl_handler_tid) [00:26:10.039,000] os: Halting system PC は SDRAM を指していますが、アプリケーションは SDRAM から機能を実行することは想定されていないため、これは奇妙です。一部のレジスタには 0xaaaaaaab という疑わしい値が含まれていますが、これは Zephyr がスタックを 0xaaaaaaaa パターンで埋めるため、スタック汚染を意味している可能性があります。 DCD ファイル内の SDRAM タイミング パラメータを変更すると、エラーの頻度が増加する傾向があります。この場合も、SDRAM に問題があると考えられますが、正確な理由を特定CANません。 SDRAM 速度を下げてみましたが、クラッシュはまだ発生します。私が気づいたもう 1 つの点は、SEMC_INTR の AXIBUSERR が設定されていることです。これは、ベア メタル アプリケーションの実行時には発生しません。 Re: MIMXRT1166 and W9812G6KB SDRAM errors こんにちは@tbonkers 、 アプリ コードから EPSR レジスタの読み取り/書き込みを試行していますか?特にこのレジスタのTビットは重要です。Tビットが0のときに命令を実行しようとすると、エラーまたはロックアップが発生します。未定義命令の問題もこれが原因で、非整列メモリアクセスの問題もこれが原因であるのではないかと考えます。 カスタム ボードを使用しており、プロジェクトは XIP モードで実行されていると想定していますか?RT1160EVK もお持ちかどうかはわかりませんが、お持ちの場合は、EVK でアプリケーション コードを試して、結果が同じかどうかを確認してください。そうすることで、根本的な原因がハードウェアかソフトウェアかを特定するのに役立ちます。 すてきな一日を、 カン --------------------------------------------------------------------------------- 注記： - この投稿があなたの質問への回答である場合は、「正解としてマーク」ボタンをクリックしてください。ありがとう！ - Threadは最後の投稿から7週間フォローされます。それ以降の返信は無視されます。 後ほど関連する質問がある場合は、新しいThreadを開いて、閉じたThreadを参照してください。 ---------------------------------------------------------------------------------

s32g3 の Platform_Software_Integration の場所 ハイ 私は、s32g3 soc の a53 コアと m7 コアを並列に起動する作業を行っています。私は AN13750 ドキュメントに従っています。文書には以下のファイルが記載されている プラットフォーム_ソフトウェア_統合_S32G2_2022_06.exe s32g3 soc のこのファイルはどこにありますか。 Re: Location of Platform_Software_Integration for s32g3 こんにちは、 @Niranj_369 ご返信ありがとうございます。 これは flexnet リンクであり、通常は NXP.com にログインした場合にのみ利用できます。 アカウント内で特定のパッケージを検索する場合は、リストからパッケージを見つけるか、NXP アカウントでログインして次の方法で検索してみてください。 BR チェイン Re: Location of Platform_Software_Integration for s32g3 こんにちは@chenyin_h 以下のリンクを使用してページにアクセスしようとしましたが、nxp プロファイル ページにリダイレクトされます。昨日はしばらく動作していました。 https://nxp.flexnetoperations.com/control/frse/product?child_plneID=854617&cert_num=206694071 Re: Location of Platform_Software_Integration for s32g3 こんにちは、 @Niranj_369 投稿ありがとうございます。 1.S32G3には2つのバージョンがあり、NXPアカウントから見つけることができます。 2. ただし、現在、「統合リファレンス例」のサポートは終了しています。M7 ブートローダーを試してみたい場合は、新しいバージョンのプロジェクトが GoldVIP パッケージ内で提供されていますので、詳細については GoldVIP を参照してください。 BR チェイン

恩智浦 RT1170 并行输出中的输出电压等级 我在定制板上遇到了问题，这是恩智浦 RT1176 并行接口生成的时钟中的电压等级！ 我已经制造了一款基于恩智浦 RT1170 芯片的板，我收到了这块板，它对我来说效果很好，看起来一切都很好。 我开始在 MCU 上进行开发，我能够使用 CSI 接收 BT656 视频，能够使用其并行接口将视频流传输到微型显示器，还能够成功使用多个不同的串行接口。 我注意到显示屏上出现了随机的红点，当视频为黑&白时，红点非常清晰，我对这个问题进行了大量调查，但找不到原因。我检查了 RAM (SDR) 中的所有帧缓冲区，但它们都很好！ 我测量了 RGB 并行信号（当发送 B&W 时，它们应该是一样的），它们看起来完全一样，上升时间或下降时间没有差别，它们的表现都一样。我还更换了板、电线、微型显示器，但没有任何改变。 我注意到的一件事是，并行输出时钟有点偏离其应有的水平！ 时钟频率正确，但电压等级是（-0.7V，3.9V）而不是（0V，3.3V）！ 我不确定这是否是导致问题的原因，但这个级别是否正确？(显然不正确），是什么原因导致了这个问题？ 我检查了系统的所有输入电压，它们的电平都是正确的。 我在评估板 EVKB-MIMXRT1170 中运行了同样的应用程序，关卡不错！ 我的芯片精确编号是"MIMXRT1176CVM8A" ，评估芯片精确编号是"MIMXRT1176DVMAA" Re: NXP RT1170 Output Voltage level in Parallel output 感谢@mayliu1的回复。 1: 一旦我为您准备好了措施，我就会回来讨论这一点。 2：是的，完全一样，我连一条评论都没改，我在两个板上上传了完全相同的二进制，我甚至没有更改 iOS。 3：我尝试过提高和降低时钟速度，但这似乎与问题无关，没有任何改变。 我的原始时钟速度为（~37.5MHz）、我尝试了两种方法（~70.0兆赫）和（~15.0兆赫），时钟行为没有变化。 Re: NXP RT1170 Output Voltage level in Parallel output 你好@abady1000、 非常感谢您关注我们的产品并使用我们的社区。 1：请确认用于并行接口的 IO 组由 3.3V 供电。使用示波器测量电压，并提供相关模块原理图设计的截图。 您是否将定制开发板的硬件设计与 MIMXRT1170-EVKB 的硬件设计进行了比较？ 2：请确认在 MIMXRT1170-EVKB 开发板上正常运行的程序与在您的自定义开发板上运行的程序完全相同。 3: 您是否尝试过降低时钟频率，看看异常情况是否会减少？ 敬上 MayLiu

在 TBB 模式下，PF5020 上的低压差线性稳压器出现问题 亲爱的恩智浦支持团队 我们目前正在使用 PF5020 电源管理单元 IC，并已将设备配置为 TBB 模式（购买前试用），以验证和微调我们的自定义加电配置。 我们遇到一个问题，即通过 I²C 成功写入并读回LDO1 RUN 电压寄存器，但LDO1OUT 引脚 电压 没有更新为编程值。寄存器中可以看到变化，但输出引脚上没有反映。 谢谢！ Shivani e. Re: ISSUE in LDO regulator on PF5020 in TBB mode 亲爱的希瓦妮 我已与应用工程师讨论了进入 TBB 模式时 UM11377 中 PWRON 与 GND 的连接问题。应用工程师证实，这是一个错误。请让 PWRON 保持浮空，移除 J34 跳线，以实现全面的 MCU 控制。请参见下文。 说明 如果 PWRON 连接到接地，则所有稳压器都不会输出。 从 TBB 脚本来看，TBB 脚本的最后一句是 ： SET_DPIN:PF5020:TBBEN:low SET_DPIN:PF5020:PWRON:high 另外，你是否检查过其他监管机构？是否可以改变？您有客户的 TBB 脚本吗？ 这句话不应该有任何意义，因为 J34 应该是打开的，以实现 MCU 的完全控制，不需要上拉。 致以最崇高的敬意 约瑟夫 ISSUE in LDO regulator on PF5020 in TBB mode 亲爱的约瑟夫 根据UM11377 文档，在TBB 模式下，PWRON 引脚连接至 GND。 不过，您在之前的回复中提到，如果PWRON = GND，PMIC 将不会启用任何稳压器，而应将其拉高或通过 MCU 控制。 请说明在 TBB 模式下如何通过 MCU 控制 PWRON 引脚， 另外，如果 MCU 要处理 PWRON，请确认正确的连接和控制顺序。 感谢您的支持和澄清。 致以最诚挚的问候， Shivani e. Re: ISSUE in LDO regulator on PF5020 in TBB mode 亲爱的希瓦妮 感谢您提供更多信息。我发现 PWRON 引脚连接有问题。如果全局 POWERON 引脚为低电平，PMIC 将不会启用任何稳压器输出。在您的布线中：PWRON = GND → 这将强制 PMIC 进入待机模式，与 I²C 写入无关。 修复方法： 将 PWRON 拉高（至 VIN 或 VDDIO）或通过 MCU 控制。建议使用 MCU 控制 PWRON 引脚。 每个稳压器还需要将 EN 引脚置高。如果 EN 引脚绑至 GND，即使设置了 RUN 位，稳压器也会保持关闭状态。请确保 EN4 被拉高。 硬件方面，是的，我们有 Kitpf502 xSKTEVM 编程板。与 KITPF502XSKTEVM 通信的推荐微控制器板是 FRDM-KL25Z，包含在套件中。请参阅随附的 UM11377。 致以最崇高的敬意 约瑟夫 ISSUE in LDO regulator on PF5020 in TBB mode 你好，约瑟夫、 感谢您的支持。以下是我方的详细情况和我们的观察结果。 1) 我们修改的寄存器（写入值） 0xC6 = 0x00 → 将低压差线性稳压器配置为可编程稳压器（不是负载开关）。 0x71 = 0x06 →2.8 V 的电压设置。 0x6F = 0x02 → 运行位设置为启用输出。 2) 问题范围 所有稳压器的输出引脚都没有反映配置的输出电压。 我们能够通过 I²C 正常写入和读回寄存器，但电压变化对任何稳压器输出都不起作用。 3) 板/模式接线 3) 板/模式接线 TBBEN 引脚上拉至 V1P5D。 VDDOTP =GND（TBB 模式）。 POWERON 引脚连接至接地。 4) 此外，我们还想知道是否有任何 编程套件或基于图形用户界面的工具PF5020 PMIC（MPF5020CMMACES）的配置和编程。如果有这样的工具，请详细说明其可用性、推荐的硬件接口和实施步骤。 Re: ISSUE in LDO regulator on PF5020 in TBB mode 亲爱的希瓦妮 请分享您的示意图，包括电压等级和部件值。请回答应用工程师的问题。 说明 1.客户修改了哪个寄存器？ 2.是否可以表现其他特征？ 3.是否有客户的详细连接信息，并检查 PF5020 是否处于 TBB 模式。 请让客户更改 0x71 地址。 致以最崇高的敬意 约瑟夫 ISSUE in LDO regulator on PF5020 in TBB mode 亲爱的约瑟夫 感谢您之前的答复和提供的指导。 我已经按照你的说明将LDO稳压器配置为 2.8 V 的输出电压，并设置了相应的上电顺序。但是，输出电压仍未反射到LDO输出引脚上。 您能否告知可能需要哪些额外的检查或配置来确保低压差线性稳压器(LDO)输出处于活动状态？ 如果你能确认任何特定的依赖关系，例如 VSNVS、OTP_PWRON _MODE或TBB模式 设置，是否会影响低压差线性稳压器(LDO)的操作，我也将不胜感激。具有 2.8 输出的低压差线性稳压器(LDO)的完整配置。 感谢您一如既往的支持。 致以最诚挚的问候， Shivani e. Re: ISSUE in LDO regulator on PF5020 in TBB mode 亲爱的希瓦妮 请看下面应用工程师的回答。请尝试建议的方法，看看是否有帮助。 说明 请客户检查并按照 UM11360 中的第 7.2 节再次检查。请确保客户会在上电后修改功能寄存器。 致以最崇高的敬意 约瑟夫 ISSUE in LDO regulator on PF5020 in TBB mode 亲爱的约瑟夫 感谢您的回复，并将我的问题转给了申请团队。 感谢您的支持，我将等待他们的反馈。 Re: ISSUE in LDO regulator on PF5020 in TBB mode 亲爱的希瓦妮 请看下面应用工程师的回答。请尝试建议的方法，看看是否有帮助。 说明 请客户检查并按照 UM11360 中的第 7.2 节再次检查。请确保客户会在上电后修改功能寄存器。 致以最崇高的敬意 约瑟夫 Re: ISSUE in LDO regulator on PF5020 in TBB mode 亲爱的希瓦妮 我已经联系了一个申请团队，请他们就您的问题提供建议。一旦收到答复，我一定会给您回复。 感谢您的耐心等待。 致以最崇高的敬意 约瑟夫 Re: ISSUE in LDO regulator on PF5020 in TBB mode 亲爱的 jozefkozon 感谢您的反馈， 在稳压器模式下 ，我们为LDO1IN 引脚 提供5V 电压 （1.5 V-5.0 V）。V 可编程）。 我们希望将LDO1 输出配置为 2.8V。你能否分享在TBB模式下将低压差线性稳压器(LDO)输出设置为1.8V所需的 顺序或寄存器配置步骤 ？ 如果您能就正确的配置程序提供指导，将非常有帮助。 顺祝商祺！ Shivani e. Re: ISSUE in LDO regulator on PF5020 in TBB mode 亲爱的希瓦妮 PF5020 LDO1 可在两种模式下工作： 稳压器模式（1.5 V-5.0 VV 可编程）。 负载切换模式（输出跟随输入）。 如果 OTP/TBB 配置目前将 LDO1 设置为负载开关，则写入 RUN 电压寄存器不会影响输出--它将始终通过输入电压（≈5 V）。如果输出电压始终略低于输入电压（在您的情况下为 5V），则 LDO1 处于负载开关模式。 请分享您的示意图，包括电压等级和部件值。 请确保 EN4 引脚被拉高。 推荐寄存器顺序（I²C） 将 LDO1 模式设为稳压器（禁用负载开关）。 向 LDO1 运行电压寄存器写入所需的电压（1.8 V）。 启用 LDO1： 设置 LDO1 控制寄存器中的 RUN 位。 通过 PGOOD4 确认 LDO1 处于激活状态。 致以最崇高的敬意 约瑟夫 ISSUE in LDO regulator on PF5020 in TBB mode 亲爱的 jozefKozon 谢谢您的答复。 需要说明的是，我们提供给LDO1IN的输入电压为5 V，而我们希望LDO1 的输出电压为 1.8 V。 请与我们联系，告知我们，在我们的 TBB 模式设置中是否需要任何其他配置或寄存器设置来实现此输出。 顺祝商祺！ Shivani e. Re: ISSUE in LDO regulator on PF5020 in TBB mode 亲爱的希瓦妮 请分享您的示意图，包括电压等级和部件值。 请确保 EN4 引脚被拉高。 所需的 LDO1 输出电压是多少？提供给 LDO1IN 的电压是多少？ 致以最崇高的敬意 约瑟夫

如何为 s32g-vnp-rdb3 创建 u-boot 启动映像？ 你好 如果不使用 Yocto 版本，是否有工具可以生成 bootroM 可以识别的 u-boot 启动映像？ 谢谢您！ 起重机 Re: How to create an u-boot image for s32g-vnp-rdb3? 你好 感谢您的回复。 所以不需要 import_ddr_drv 规则，对吧。 使用 S32DS 时，创建项目并单击 ConfigTools->DDR 后，没有弹出视频中所示的 DDR 配置。工具栏就像下面这样，没有 DDR 图标： 安装的代码包如下所示： 有文件说要安装 SW32_RTD_4.4_4.0.0_DS_updatesite_D2210.zip，但到处都找不到。我不确定是否真的需要。 谢谢您！ 起重机 Re: How to create an u-boot image for s32g-vnp-rdb3? 你好，@cranes、 我很高兴我之前的回答是有用的。要生成 DDR 文件，需要使用 S32 Design Studio 中的 DDR 工具，如需了解更多信息，请访问：https://community.nxp.com/t5/S32-Design-Studio-Knowledge-Base/Getting-Started-DDR-Tool/ta-p/1130390。 根据您使用的 S32 Design Studio 版本不同，界面可能会有些变化，但一般步骤应该是相同的。 如果您有更多问题，请告诉我。 Re: How to create an u-boot image for s32g-vnp-rdb3? 感谢您的答复。这很有帮助。 现在，下一个问题来了。如何为自定义主板生成 DDR 二进制文件？ 查看电路板支持包用户手册中的第 11.1 节时，提到了两个操作： 1. 使用 DDR 工具 2. 使用 make，调用 import_ddr_drv 目标。 它们是独立的生成方式，还是两者需要结合？ 使用 import_ddr_drv 规则时，似乎需要一些文件。它们是如何产生的？ 谢谢您！ 起重机 Re: How to create an u-boot image for s32g-vnp-rdb3? 你好，@cranes、 谢谢您的帮助。关于你的问题，是的，你可以手动构建 U-启动 二进制文件并将其闪存到 QSPI 或 SD 卡中。你可以查看电路板支持包手册，视版本而定，章节可能有所不同，例如，在 BSP44 中，你可以查看 3.2.2 设置和构建 U-Boot 启动加载程序 和 3.2.4 构建 Arm 可信固件。这样你就可以构建 ATF+启动 二进制文件了。 如果您有更多问题，请告诉我。 Re: How to create an u-boot image for s32g-vnp-rdb3? 我找到了第二个问题的答案。是的，定制板的处理方式与评估板不同。定制板使用源代码，而评估板使用二进制文件。 Re: How to create an u-boot image for s32g-vnp-rdb3? 感谢您的回复。 我确实找到了 M core 的示例项目。我认为 A 核心的 DDR 配置是一样的。下面的另一个帖子提出了新问题： https://community.nxp.com/t5/S32G/How-to-find-an-example-project-for-S32G399A-DDR-configuration/m-p/2252701/emcs_t/S2h8ZW1haWx8bWVudGlvbl9zdWJzY3JpcHRpb258TUlPMEFQSkNFOVhYRDF8MjI1MjcwMXxBVF9NRU5USU9OU3xoSw#M15599 谢谢您！ 起重机 Re: How to create an u-boot image for s32g-vnp-rdb3? 你好，@cranes、 很抱歉这么晚才回复，这几天我不在办公室。 需要说明的是，您可以使用 S32DS 中的任何示例作为引脚配置的基础，您可以使用以下选项打开这些示例： 然后在外设视图（右上角的 USB 小图标）中添加所需的MCAL（自动搜索驱动程序）和驱动程序（恩智浦的 SW 栈）： 然后，您可以使用顶部中心的 "更新代码 "按钮更新配置，但这与在DDR视图中生成的 DDR 代码不同。 如果您今后有更多问题或困难，请创建一个新的帖子，我们会帮助您。 谢谢！

基于OpenIL Baremetal框架的核间通信应用开发 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 本文档介绍了使用 NXP Layerscape 平台的 OpenIL Baremetal 框架架构，描述了如何运行示例裸机项目以及基于 OpenIL Baremetal 框架的核间通信应用程序开发。核间通信（ICC）应用程序在 Linux 核（主）和 Baremetal 核（从）上运行，通过 SGI 核间中断和共享内存块提供核之间的数据传输。 QorIQ Layerscape 平台的 Baremetal Framework 架构。 运行裸机二进制文件 基于裸机框架的核间通信（ICC）应用开发 运行 ICC 演示应用程序