Multi Source Translation Content

取消
显示结果 
显示  仅  | 搜索替代 
您的意思是: 

Multi Source Translation Content

讨论

排序依据:
使用软件1.9.1时无法添加新图片(无法添加图片) 前几天我使用它的时候,像往常一样添加了新的图片(PNG 格式),但是加载时间很长,而且在那段时间里我无法使用其他功能。见图2。 关闭并重新启动软件后,我发现之前上传的图库中的所有图片都消失了,而且我也无法上传新图片。见图1。 当我在某次使用的时候,像往常一样添加新的图片(PNG格式),却加载了很久,期间也无法使用其他功能。请看图二 当我把软件关闭重启后,发现之前上传的图片库里面的图片全部丢失了,而且也无法上传新的图片。请看图一 Re: Can't add new pictures when using the software 1.9.1(无法添加图片) 嗨@huang_yingxue 请先尝试使用最新版本的 GuiGuider,并与我们联系是否可以重现该问题。如果问题仍然存在,我们可以根据以上补充信息继续进行调查。 感谢您的理解。 BR 哈里
查看全文
Exporting S32CT .mex configuration to EB Tresos Hello NXP support, is there a way to export/transform an S32CT configuration .mex file into something that can be read/imported/consumed by EB TRESOS?  I need to switch to EB tresos without manually transferring every configuration item. I have attached an example .mex file from my projects as references. Re: Exporting S32CT .mex configuration to EB Tresos Hello @DirkEtzler Unfortunately, there is no automatic conversion tool or plugin to migrate S32DS (.mex) configurations into EB tresos (.arxml) format. S32 Configuration Tools use the .mex format, while EB Tresos follows the .arxml AUTOSAR standard and differs significantly in schema and constraints.   The recommended approach is to recreate the configuration in EB tresos manually, using the .mex configuration and generated driver code as a reference. You can follow the RTD MCAL Based in Tresos Training for some guidance.   In case you come up with any issues during migration, you submit your query and we will be happy to assist.   Best regards, Julián Re: Exporting S32CT .mex configuration to EB Tresos Hello @Julián_AragónM , thanks for the quick reply.  I will follow the guidelines, and when I hit a roadblock post my question(s).
查看全文
MCUXpresso IDE路线图 大家好, MCUXpresso IDE 还受支持吗? 近几年,MCUXpresso IDE 大约每 4 个月就会进行一次升级。自 2025 年 6 月起,不再进行升级。这是否意味着MCUXpresso IDE未来将不再升级? 非常感谢 比夫拉 Re: MCUXpresso IDE roadmap 你好@biafra , 感谢你的帖子。 目前还没有新的 MCUXpresso IDE 路线图计划。我们主要关注和推荐的开发环境是MCUXpresso for Visual Studio Code | NXP 半导体 。 不过,最新的 MCUXpresso IDE v25.06 仍在积极维护中,您可以继续导入和使用新设备的 SDK,而不会遇到任何问题。 请注意,如果您使用集成配置工具来配置较新的产品,请务必手动更新配置工具代码包,软件包。有关详细说明,请参阅:在 MCUXpresso IDE 中更新配置工具 - NXP 社区。 希望对您有所帮助。 BR 塞莱斯特
查看全文
ソフトウェア1.9.1を使っても新しい写真を追加できません(無法添加图片) 先日使っていた時、いつも通り新しい画像(PNG形式)を追加したのですが、読み込みに時間がかかり、その間は他の機能が使えませんでした。写真2をご覧ください。 ソフトを閉じて再起動したところ、以前アップロードしたライブラリの画像がすべて消え、新しい画像もアップロードできませんでした。写真1をご覧ください。 いつか使用するとき、いつものように新しい写真(PNG形式)を追加し、長い時間をかけてダウンロードし、その間はその機能も使用できなくなります。 デバイスをオフにした後、以前に上に転送されていた画像がこの場所にすべて失われ、新しい画像も上に転送されなくなりました。 Re: Can't add new pictures when using the software 1.9.1(无法添加图片) こんにちは@huang_yingxue まずは最新のGuiGuiderバージョンを試してみて、問題が再現可能かどうか教えてください。もし依然として発生した場合は、上記の追加情報に基づいて調査を継続できます。 ご理解いただきありがとうございます。 BR ハリー
查看全文
MCUXpresso IDE ロードマップ こんにちは、皆さん MCUXpresso IDEはまだサポートされているのでしょうか? ここ数年は約4ヶ月ごとにMCUXpresso IDEのアップグレードがありました。2025年6月以降、アップグレードは行われません。これはFUTUREにMCUXpresso IDEがアップグレードされないということでしょうか? どうもありがとうございました ビアフラ Re: MCUXpresso IDE roadmap こんにちは、 @biafra さん、 投稿ありがとうございます。 現時点では、新しいMCUXpresso IDEロードマップの計画はありません。私たちの主な焦点であり推奨される開発環境は、 Visual Studio Code のMCUXpressoです。NXP Semiconductors。 しかし、最新のMCUXpresso IDE v25.06は現在も活発にメンテナンスされており、新しいデバイス向けにSDKsのインポートや使用は問題なく続けられます。 新しい製品で 統合された Config Tools を使う場合は、必ず手動でConfig Toolsパッケージを更新してください。詳細な手順については、以下をご覧ください: MCUXpresso IDEの設定ツールの更新 - NXPコミュニティ。 お役に立てば幸いです。 BR セレステ
查看全文
ntag424的Originality Signature 你好: 我司已经签署保密协议,但是不知道如何使用natg424 uid与公钥,Read_Sig获取的56字节签名在嵌入式硬件平台实现ECDSA验证。文档上an11350没有详细步骤实现ECDSA verification(secp224r1),能否告诉我申请哪些资料来实现,谢谢。 Re: ntag424的Originality Signature 你好@qinzhi 希望你一切都好。 非常抱歉,用作 NTAG 签名验证参考,引用的应用笔记 (AN11350) 适用于其他具有 32 字节签名和不同曲线的 NTAG 产品。 NTAG 424 DNA 和 NTAG 424 DNA TagTamper 特性和提示第 7.2 节描述了非对称签名验证的可用程序。但是,由于 ECDSA 验证程序是在卡片之外进行的,因此没有关于 ECDSA 验证的具体信息。 对于给您带来的不便,我再次深表歉意。 问候, 爱德华多。
查看全文
S32K388 HSE_SWT 新規チップ書き込みのための再起動 新しいS32K388を持っていて、最初から作ったファームウェアでフラッシュしようとしています(これはAUTOSARでもRTDでもありません)。IVTの設定ではcore0のみを起動するようにしており、hse_fw_header_start_addressはゼロに設定しています。 しかし、この構成ではリセットが発生し、MC_RGM DES が以下のように報告しているようです。 0x00000041 と MC_RGM FES が報告する 0x00010000 は、S32K3XXRM に関する私の読み方に基づくと、HSE ウォッチドッグのタイムアウトがエスカレーションに基づく破壊的なリセットにつながっていることを示唆しています。 興味深いのは、この挙動はj-linkに接続すると消えるように見えることですが、ファームウェアからSWTを無効化したりメンテナンスしたりする方法が見つかりません。S32K388用の標準HSEファームウェアをダウンロード/インストールする必要がありますか? S32K388ではこれが必須なのに、S32K344では必須ではない理由は何ですか? Re: S32K388 HSE_SWT Reboot for Fresh Chip flashing さらにテストを進めてみると、FES/DES MC_RGMのフラグをすべて読み終えて(ブート間で固定されないように)すると、ブートループが戻り始めます:FES: 0x00010000、時々DES: 0x00000040(ただしほとんどの場合はDES: 0x00000000) 元の投稿を明確にするために、IVTのブート構成ワードを0x00000001に設定しています。私の解釈では、これはCM7_0_ENABLEのみが設定されており、HSE/SWT_0の設定は一切必要ないことを意味するように思えます。 Re: S32K388 HSE_SWT Reboot for Fresh Chip flashing そして、もし他のコメントが解決策でなかった場合のために: 私が使っているチップはS32K388HHMJBS 0P39J CTAJ2507Eとラベル付けされています。特定のチップ情報をレジスタで読みたいことがあれば教えてください HSEファームウェアは一度もインストールされていません。これは工場出荷時の新品デバイスで、ベアメタルコードのみをフラッシュしました。 IVTの場合: hseFwHeaderStartAddr はゼロです recovery_app_start_address はゼロです IVTからどのフィールドを提供すればよいかは不明ですが、ヘッダーが0x5AA55AA5に設定され、boot_configが1に設定され、cm7_0_start_addressが割り込みベクタテーブルに設定されている以外は、基本的にすべてゼロです。 元の投稿で既にDESとFESの値を記載しましたが、もし不明瞭な点があればお知らせください。 アップロードを試みます。このコードを公開するには承認を得る必要があります。 Re: S32K388 HSE_SWT Reboot for Fresh Chip flashing この投稿に基づいています: https://community.nxp.com/t5/S32K/What-does-it-mean-HSE-SWT-RST-on-S32K311/mp/1955147 そして、S32K3XXRM の旧バージョンからの S32K3xx_DCF_clients.xlxs の画像はこちらです: https://community.nxp.com/t5/S32K/S32K388-HSE-No-Response-Error/mp/2090937/highlight/true?lightbox-message-images-2090937=336074i0A601700196531EB#M48394 UTESTメモリセクタに0x40000101 0x00100006から0x1B000770まで書き込むことで(HSE_CLK_MODE_AND_GSKT_CTRLに「2」を入れることで)、問題が解決したようです。 S32K3xx_DCF_clients.xlxs の最新版では、HSE_CLK_MODE_AND_GSKT_CTRL の説明は以下のとおりです。 しかしS32K3XXRMでは、ガスケット構成で何を設定すべきかの参照が見つかりません(最も近いのは「HSE_B」のように見えますが、表は不可能な1:1構成を示しています): これは単なるドキュメント更新の失敗でしょうか?オプションA++クロック(CORE_CLKが160MHz、AIPS_SLOW_CLKが40MHz)を使用している場合、HSE_CLK_MODE_AND_GSKT_CTRLの比率を1:4にする必要がありますか? Re: S32K388 HSE_SWT Reboot for Fresh Chip flashing 訂正させてください。上記のコメントの最後の文は、「HSE_CLK は 160MHz、AIPS_SLOW_CLK は 40MHz」と書くつもりでした。 Re: S32K388 HSE_SWT Reboot for Fresh Chip flashing 以下の情報を提供していただけますか: 使用されているS32K388の正確な部品番号とチップのリビジョン。 このデバイスにHSEファームウェアが過去にインストールされたことがあるかどうか(または、完全に初期状態のデバイスであるかどうか)を確認します。 IVT構成、特にhseFwHeaderStartAddr、appBootAddr、およびその他のHSE関連のIVTフィールドの値。 リセット後のリセットステータスレジスタの完全なダンプ(MC_RGM_DES、MC_RGM_FES、およびその他の関連するリセットレジスタ)。 問題が複数のデバイスで発生するのか、それとも単一の基板でのみ発生するのか。 問題を再現する最小限のプロジェクトやアプリケーション、あるいはリセット前に実行されたスタートアップコードのシーケンスを再現するもの。 現時点でリセットがHSE/SBAFによるものなのか、アプリケーションの問題なのか、デバイス設定の問題なのかは明らかではありませんが、上記の情報が根本原因を特定するのに役立ちます。 Re: S32K388 HSE_SWT Reboot for Fresh Chip flashing 私たちの知る限り、これで問題は解決しました。オプションA++がこのガスケットの変更を必要とすることをドキュメントに反映してほしい@davidtosenovjan 
查看全文
PN7642 RF Debug signal如何设置 您好,请回复一下https://community.nxp.com/t5/NFC/PN7642-RF-Debug-Signals如何设置/m-p/2399084中的疑问(按照提示在CTS_TESTBUS_Signals.png中找到了模拟信号,但是并未找到数字信号,请问有完整的映射表可以提供吗?),谢谢。
查看全文
Secure debug on i.MX93 with NXP keys The current version of the nxpdebugmbox tool from the SPSDK has a parameter --nxp-keys that is described as "Use the ROM NXP keys to authenticate." Does this mean that NXP can unlock secure debug on all devices? If yes, is there any fuse to restrict secure debug to the OEM SRK keys? Security Re: Secure debug on i.MX93 with NXP keys But if you have control over the ELE, you have access to the DDR memory and can monitor the inputs and outputs of all crypto operations requested by the OEM domain from the ELE domain. You can decrypt all ELE blobs and have therefore access to all secret data stored on the device. And unless writing to DDR memory is prevented, you can inject code into the OEM domain. Re: Secure debug on i.MX93 with NXP keys Hello, No, NXP cannot unlock secure debug on OEM devices with --nxp-keys. The --nxp-keys flag only authenticates the NXP/ELE internal debug domain (using ROM-embedded NXP keys). The OEM SoC debug domain (Cortex-A55, M33, etc.) is completely separate and can only be unlocked with the OEM's own SRK keys. No additional fuse is needed to enforce this, it is architectural by design. Once the device is in OEM_CLOSED lifecycle with the OEM SRK hash fused, the ELE hardware enforces that NXP keys have zero authority over the OEM debug domain. Best regards/Saludos, Aldo.
查看全文
How to configure the PN7642 RF debug signal? Hello, please reply to the question in https://community.nxp.com/t5/NFC/PN7642-RF-Debug-Signals setting/mp/2399084 ( I found the analog signals in CTS_TESTBUS_Signals.png as instructed, but I couldn't find the digital signals. Could you please provide a complete mapping table?). Thank you.
查看全文
PN7642のRFデバッグ信号をどのように設定すればよいですか? こんにちは。https ://community.nxp.com/t5/NFC/PN7642-RF-Debug-Signals setting/mp/2399084 の質問にご回答いただけますでしょうか(指示通りにCTS_TESTBUS_Signals.pngでアナログ信号は見つけましたが、デジタル信号が見つかりませんでした。完全なマッピングテーブルをご提供いただけますでしょうか?)。よろしくお願いいたします。
查看全文
Originality Signature by ntag424 Hello: Our company has signed a confidentiality agreement, but we are unsure how to implement ECDSA verification on an embedded hardware platform using the natg424 uid, public key, and the 56-byte signature obtained from Read_Sig. The documentation for AN11350 does not provide detailed steps for implementing ECDSA verification (secp224r1). Could you please tell me what resources I need to apply for to achieve this? Thank you. Re: ntag424的Originality Signature Hello @qinzhi Hope you are doing well. My apologies, the Application Note that is used as reference for NTAG Signature Validation (AN11350) is intended for other NTAG products holding 32-byte signature and different curves. Available procedure for asymmetric signature verification is described in NTAG 424 DNA and NTAG 424 DNA TagTamper features and hints, Section 7.2. However, there is no information specific to ECDSA verification as this procedure is done outside the card. I apologize again for the inconvenience. Regards, Eduardo.
查看全文
CRANK、mpc5775eによるCPSのキャプチャ こんにちは、 私はNXP eTPUのCRANK機能を36-2クランクホイールで使用しています。CPS信号は、回転数(加速プロファイル)の増加に伴って生成されます。CRANKパラメータ(gap_ratio、win_ratio_normal、win_ratio_across_gap、win_ratio_after_gap、win_ratio_after_timeout)は、ファンクションセレクタに付属するExcelシートを使って計算されます。 エンジンの位置がFS_ETPU_ENG_POS_PRE_FULL_SYNCに達したら、TCR2を同期するためにfs_etpu_crank_set_sync()を一度呼びます。呼び出しの前後でTCR2の値を確認することで、同期が正しく適用されていることを確認しました。値は期待どおりに変化しています。 RPMを計算するために、FS_ETPU_CRANK_TOOTH_AFTER_GAPからCRANK状態が変化した後、fs_etpu_crank_copy_tooth_period_log()を使用して歯周期ログをコピーし、平均歯周期を計算してからRPMを計算します。最初の回転数(RPM)の値は正しく計算されています。 しかし、1回か数回転すると、CRANK機能がFS_ETPU_CRANK_ERR_TIMEOUTとFS_ETPU_CRANK_ERR_STALLを報告します。これらのエラーが発生すると同期が失われ、回転数を計算できなくなります。 混乱するのは、デバッガをリセットして同じCPS信号と設定で再度アプリケーションを実行すると、正常に動作し続けてRPM値を長期間記録できる場合もあれば、エラーがほぼ即座に現れることもあります。入力信号と構成は変更されていないのに、なぜ動作が矛盾するのか理解できません。 これはウィンドウ比率のパラメータに関連しているのでしょうか?もしSOなら、加速するクランク信号に対してどのパラメータを最初に調整すればよいでしょうか(win_ratio_normal、win_ratio_after_timeout、gap_ratioなど)。急速に加速する信号に対して、これらのパラメータを調整するための推奨手順はありますか? よろしくお願いします! Re: Capturing CPS with CRANK, mpc5775e こんにちは、 現在のところ、最も可能性の高い原因は、適用されたアクセラレーションプロファイルに対してウィンドウの余白が狭すぎるか、デバッガーのリセット後に異なる開始条件が生じる不完全な再初期化のいずれかであると考えられます。 現時点では、根本原因が確定したとは言えません。提供された情報に基づくと、CRANK機能は初期段階で同期を達成し、有効なRPM値を生成するため、基本構成は正常に機能していることがわかります。この問題は、関数がタイミングの許容範囲を失い、最終的にFS_ETPU_CRANK_ERR_TIMEOUTとFS_ETPU_CRANK_ERR_STALLを報告するときに後から発生します。 根本原因を効率的に絞り込むために、まずは2つの簡単な実験から始めます。 関連するウィンドウ比率を増やして、タイムアウト/停止状態が遅延するか解消されるかを確認してください。 加速度勾配を小さくして試験を繰り返し、元のプロファイルとの挙動を比較してください。 ウィンドウ幅を広げたり、加速ランプを緩やかにしたりすることで問題が改善される場合は、根本的な設定の問題ではなく、タイミングマージンに関連している可能性が高いと考えられます。 よろしくお願いいたします。 ピーター
查看全文
ntag424によるオリジナリティシグネチャー こんにちは: 弊社は機密保持契約を締結済みですが、natg424のUID、公開鍵、およびRead_Sigから取得した56バイトの署名を使用して、組み込みハードウェアプラットフォーム上でECDSA検証を実装する方法が不明です。AN11350のドキュメントには、ECDSA検証(secp224r1)の実装に関する詳細な手順が記載されていません。この目的を達成するために必要なリソースを教えていただけますでしょうか。よろしくお願いいたします。 Re: ntag424的Originality Signature こんにちは@qinzhi あなたの調子が良いといいのですが。 申し訳ありませんが、NTAG署名検証(AN11350)の参照として使われているアプリケーションノートは、32バイト署名や異なる曲線を持つ他のNTAG製品向けに意図されています。 非対称署名検証の利用可能な手順は 、NTAG 424 DNAおよびNTAG 424 DNA TagTamperの特徴とヒント、セクション7.2に記載されています。ただし、ECDSA認証に関する具体的な情報はありません。この手続きはカードとは別に行われるためです。 ご迷惑をおかけして、重ねてお詫び申し上げます。 よろしくお願いいたします。 エドゥアルド。
查看全文
使用 NXP 密钥对 i.MX93 进行安全调试 SPSDK 中的 nxpdebugmbox 工具的当前版本有一个参数 --nxp-keys,其描述为“使用 ROM NXP 密钥进行身份验证”。 这是否意味着恩智浦可以解锁所有设备上的安全调试功能? 如果可以,是否有熔丝将安全调试功能限制在 OEM SRK 密钥范围内? 安全 Re: Secure debug on i.MX93 with NXP keys 但是,如果您控制了 ELE,您就可以访问 DDR 内存,并可以监测 OEM 功能域从 ELE 功能域请求的所有加密操作的输入和输出。您可以解密所有 ELE 数据块,从而访问设备上存储的所有秘密数据。除非阻止写入 DDR 内存,否则您可以将代码注入到 OEM 功能域中。 Re: Secure debug on i.MX93 with NXP keys 你好, 不,NXP 无法使用 --nxp-keys 解锁 OEM 设备上的安全调试。 --nxp-keys 标志仅验证 NXP/ELE 内部调试功能域(使用 ROM 中嵌入的 NXP 密钥)。OEM SoC 调试功能域(Cortex-A55、M33 等)是完全独立的,只能使用 OEM 自己的 SRK 密钥解锁。 无需额外熔丝来强制执行此操作,这是架构设计的一部分。一旦设备进入 OEM_CLOSED 生命周期并熔丝化了 OEM SRK 哈希,ELE 硬件就会强制 NXP 密钥对 OEM 调试功能域没有任何权限。 此致敬礼/Saludos, 阿尔多。
查看全文
S32K388 HSE_SWT Reboot for Fresh Chip flashing I have a fresh S32K388 which I'm trying to flash with some from-scratch firmware (this is not AUTOSAR nor RTD). I have the IVT setup to only boot core0, and I have hse_fw_header_start_address just set to zero. It appears though that this configuration is leading to resets with the MC_RGM DES reporting: 0x00000041 and the MC_RGM FES reporting 0x00010000 which, based on my reading on the S32K3XXRM, implies that HSE watchdog timeouts are leading to a destructive reset based on escalation. The interesting thing is that this behavior seems to go away when I connect with a j-link, but I can't seem to find a way to disable or service the SWT from my firmware. Do I need to download/install the standard HSE FW for the S32K388? Is there a reason this is required on the S32K388 and not on the S32K344? Re: S32K388 HSE_SWT Reboot for Fresh Chip flashing With some further testing - if I clear all the flags in MC_RGM FES/DES after reading them (so they're not sticky across boots), the boot loop starts to return: FES: 0x00010000 and occasionally DES: 0x00000040 (but most of the time DES: 0x00000000) And for clarity for the original post, I have the boot configuration word in the IVT set to 0x00000001 - which would seem to imply, in my reading, that only CM7_0_ENABLE is set and there shouldn't be any HSE/SWT_0 setting at all? Re: S32K388 HSE_SWT Reboot for Fresh Chip flashing Based on this post: https://community.nxp.com/t5/S32K/What-does-it-mean-HSE-SWT-RST-on-S32K311/m-p/1955147 And this image of S32K3xx_DCF_clients.xlxs from an older version of the S32K3XXRM: https://community.nxp.com/t5/S32K/S32K388-HSE-No-Response-Error/m-p/2090937/highlight/true?lightbox-message-images-2090937=336074i0A601700196531EB#M48394 It appears I may have solved my problem by writing: 0x40000101 0x00100006 to 0x1B000770in the UTEST memory sector (putting "2" into HSE_CLK_MODE_AND_GSKT_CTRL). In the current revision of S32K3xx_DCF_clients.xlxs, the description of HSE_CLK_MODE_AND_GSKT_CTRL is as follows: But in the S32K3XXRM, I can't find a reference to what I should be configuring in the gasket configuration (the closest looks like "HSE_B" but the table refers to an impossible 1:1 configuration): Is this just a documentation update failure? Should I have a 1:4 ratio in HSE_CLK_MODE_AND_GSKT_CTRL if I'm using Option A++ clocking (CORE_CLK at 160MHz, AIPS_SLOW_CLK at 40MHz)? Re: S32K388 HSE_SWT Reboot for Fresh Chip flashing And just in case my other comment turns out to not be the solution: The chip I am using is labelled S32K388HHMJBS 0P39J CTAJ2507E - let me know if you need me to read some registers for specific chip information HSE Firmware has never been installed - this is a factory-fresh device which I have only flashed with my bare-metal code For the IVT: hseFwHeaderStartAddr is zero recovery_app_start_address is zero I am uncertain which fields to provide from the IVT but everything is basically zero except the header set to 0x5AA55AA5, the boot_config set to 1, and the cm7_0_start_address set to the interrupt vector table I already provided the DES and FES I was getting in the original post, but let me know if those were unclear I will try and get this uploaded - I need to get approval to post this code publicly Re: S32K388 HSE_SWT Reboot for Fresh Chip flashing As a quick correction - I meant to write "HSE_CLK at 160MHz and AIPS_SLOW_CLK at 40MHz" for that last sentence in the above comment. Re: S32K388 HSE_SWT Reboot for Fresh Chip flashing Could you please provide: The exact S32K388 part number and chip revision being used. Confirmation whether HSE firmware has ever been installed on the device (or whether this is a completely blank/factory-fresh device). The IVT configuration, especially the values of hseFwHeaderStartAddr, appBootAddr, and any other HSE-related IVT fields. The complete reset status register dump after the reset (MC_RGM_DES, MC_RGM_FES, and any other relevant reset registers). Whether the issue occurs on multiple devices or only on a single board. A minimal project/application that reproduces the issue, or at least the startup code sequence executed before the reset occurs. At the moment it is not clear whether the reset is caused by HSE/SBAF, an application issue, or a device configuration issue, so the above information will help identify the root cause. Re: S32K388 HSE_SWT Reboot for Fresh Chip flashing As far as we can tell - this has solved the issue. I would like to see the documentation updated to reflect that Option A++ requires this gasket change @davidtosenovjan 
查看全文
S32K388 HSE_SWT 重启以进行新芯片刷写。 我有一块全新的 S32K388,我正在尝试用一些全新的固件(不是 AUTOSAR 也不是 RTD)刷入它。我已将 IVT 设置为仅启动 core0,并且已将 hse_fw_header_start_address 设置为零。 但这种配置似乎会导致 MC_RGM DES 报告 RESET: 0x00000041 和 MC_RGM FES 报告 0x00010000,根据我对 S32K3XXRM 的了解,这意味着 HSE 看门狗超时导致基于升级的破坏性 RESET。 有趣的是,当我连接 J-Link 时,这种现象似乎就消失了,但我似乎找不到从我的固件中禁用或维护 SWT 的方法。我需要为 S32K388 下载/安装标准 HSE 固件吗? 为什么S32K388需要这个功能,而S32K344不需要? Re: S32K388 HSE_SWT Reboot for Fresh Chip flashing 经过进一步测试——如果我在读取 MC_RGM FES/DES 标志后将其全部清除(这样它们就不会在启动后保持不变),启动循环开始返回:FES: 0x00010000,偶尔返回 DES: 0x00000040(但大多数情况下返回 DES: 0x00000000)。 为了更清楚地说明原帖内容,我已将 IVT 中的启动配置字设置为 0x00000001 - 根据我的理解,这似乎意味着只设置了 CM7_0_ENABLE,而根本不应该有任何 HSE/SWT_0 设置? Re: S32K388 HSE_SWT Reboot for Fresh Chip flashing 万一我的另一条评论最终证明并不能解决问题: 我使用的芯片型号为 S32K388HHMJBS 0P39J CTAJ2507E - 如果您需要我读取某些寄存器以获取特定芯片信息,请告诉我。 HSE固件从未安装过——这是一台全新出厂的设备,我只刷入了自己的裸机代码。 对于 IVT: hseFwHeaderStartAddr 为零 recovery_app_start_address 为零 我不确定应该从 IVT 中提供哪些字段,但除了头部设置为 0x5AA55AA5、boot_config 设置为 1 以及 cm7_0_start_address 设置为中断向量表之外,其他字段基本上都为零。 我在原帖中已经提供了我得到的DES和FES值,但如果这些信息不够清晰,请告诉我。 我会尽量上传这段代码——我需要获得公开发布这段代码的许可。 Re: S32K388 HSE_SWT Reboot for Fresh Chip flashing 更正一下——我上面评论中的最后一句话应该是“HSE_CLK 频率为 160MHz,AIPS_SLOW_CLK 频率为 40MHz”。 Re: S32K388 HSE_SWT Reboot for Fresh Chip flashing 根据这篇帖子: https://community.nxp.com/t5/S32K/What-does-it-mean-HSE-SWT-RST-on-S32K311/mp/1955147 这是来自旧版 S32K3XXRM 的 S32K3xx_DCF_clients.xlxs 的图像: https://community.nxp.com/t5/S32K/S32K388-HSE-No-Response-Error/mp/2090937/highlight/true ?lightbox-message-images-2090937=336074i0A601700196531EB#M48394 我似乎通过在 UTEST 内存扇区中写入 0x40000101 0x00100006 到 0x1B000770(将“2”放入 HSE_CLK_MODE_AND_GSKT_CTRL)解决了我的问题。 在当前版本的 S32K3xx_DCF_clients.xlxs 中,HSE_CLK_MODE_AND_GSKT_CTRL 的描述如下: 但在 S32K3XXRM 中,我找不到关于垫片配置中应该如何配置的参考信息(最接近的似乎是“HSE_B”,但表格中提到的是一个不可能的 1:1 配置): 这只是文档更新失败吗?如果我使用 Option A++ 时钟(CORE_CLK 为 160MHz,AIPS_SLOW_CLK 为 40MHz),那么 HSE_CLK_MODE_AND_GSKT_CTRL 中是否应该设置 1:4 的比例? Re: S32K388 HSE_SWT Reboot for Fresh Chip flashing 请问您能否提供以下信息: 所使用的S32K388芯片的具体零件编号和版本号。 确认设备上是否曾经安装过 HSE 固件(或者这是否是一台完全空白/出厂全新的设备)。 IVT 配置,特别是 hseFwHeaderStartAddr、appBootAddr 和任何其他与 HSE 相关的 IVT 字段的值。 RESET后的完整RESET状态寄存器转储(MC_RGM_DES、MC_RGM_FES 和任何其他相关的RESET寄存器)。 无论问题是出现在多个设备上还是仅出现在单个板上。 一个能够重现该问题的最小项目/应用程序,或者至少是 RESET 发生之前执行的启动代码序列。 目前尚不清楚重置是由 HSE/SBAF、应用程序问题还是设备配置问题引起的,因此上述信息将有助于确定根本原因。 Re: S32K388 HSE_SWT Reboot for Fresh Chip flashing 据我们所知,这已经解决了这个问题。我希望文档能够更新,以反映选项 A++ 需要更换此垫片@davidtosenovjan
查看全文
Capturing CPS with CRANK, mpc5775e Hi, I am using the NXP eTPU CRANK function with a 36-2 crank wheel. The CPS signal is generated with an increasing RPM (acceleration profile). The CRANK parameters (gap_ratio, win_ratio_normal, win_ratio_across_gap, win_ratio_after_gap, and win_ratio_after_timeout) are calculated using the Excel sheet provided with the Function Selector. After the engine position reaches FS_ETPU_ENG_POS_PRE_FULL_SYNC, I call fs_etpu_crank_set_sync() once to synchronize TCR2. I verified that synchronization is applied correctly by checking the TCR2 value before and after the call; it changes by the expected amount. To calculate RPM, after the CRANK state changes from FS_ETPU_CRANK_TOOTH_AFTER_GAP, I copy the tooth period log using fs_etpu_crank_copy_tooth_period_log(), calculate the average tooth period, and then calculate RPM. The first RPM value is calculated correctly. However, after one or a few revolutions, the CRANK function reports FS_ETPU_CRANK_ERR_TIMEOUT and FS_ETPU_CRANK_ERR_STALL. Once these errors occur, synchronization is lost and I can no longer calculate RPM. The confusing part is that if I reset the debugger and run the application again with exactly the same CPS signal and configuration, sometimes it continues running correctly and I can capture RPM values for a much longer time, while other times the errors appear almost immediately. Because the input signal and configuration are unchanged, I do not understand why the behavior is inconsistent. Could this be related to the window ratio parameters? If so, which parameter should I adjust first for an accelerating crank signal (win_ratio_normal, win_ratio_after_timeout, gap_ratio, etc.)? Is there a recommended procedure for tuning these parameters for rapidly accelerating signals? Thanks! Re: Capturing CPS with CRANK, mpc5775e Hello, My current assessment is that the most likely causes are either window margins that are too tight for the applied acceleration profile, or an incomplete reinitialization that results in different starting conditions after a debugger reset. At this point, I would not consider the root cause confirmed. Based on the information provided, the CRANK function initially achieves synchronization and produces valid RPM values, indicating that the basic configuration is functional. The issue appears later, when the function loses timing acceptance and eventually reports FS_ETPU_CRANK_ERR_TIMEOUT and FS_ETPU_CRANK_ERR_STALL. To efficiently narrow down the root cause, I would start with two simple experiments: Increase the relevant window ratios and observe whether the timeout/stall condition is delayed or eliminated. Repeat the test with a reduced acceleration slope and compare the behavior to the original profile. If the issue improves with wider windows or a slower acceleration ramp, this would strongly suggest that the failure is related to timing margins rather than a fundamental configuration issue. Best regards, Peter
查看全文
NXPキーを使用したi.MX93のセキュアデバッグ SPSDKに含まれるnxpdebugmboxツールの現行バージョンには、「ROM NXPキーを使用して認証する」と説明されているパラメータ--nxp-keysがあります。 これはNXPがすべてのデバイスでセキュアデバッグをアンロックできるということでしょうか? はいの場合、OEM SRKキーへのセキュアデバッグを制限するヒューズはありますか? Security Re: Secure debug on i.MX93 with NXP keys しかし、ELEを制御できればDDRメモリにアクセスでき、OEMドメインがELEドメインから要求するすべての暗号操作の入出力を監視できます。すべてのELEブロブをCAN復号できるため、デバイスに保存されているすべての秘密データにアクセスできます。DDRメモリへの書き込みが禁止されていなければ、OEMドメインにコードを注入することも可能です。 Re: Secure debug on i.MX93 with NXP keys こんにちは、 いいえ、NXPは--nxp-keysでOEMデバイスでセキュアデバッグをアンロックできません。 --nxp-keysフラグは、NXP/ELE内部デバッグドメイン(ROMに組み込まれたNXPキーを使用)のみを認証します。OEMのSoCデバッグドメイン(Cortex-A55、M33など)は完全に別個で、OEM自身のSRKキーでしかアンロックできません。 これを強化するための追加のヒューズは必要ありません。これは設計上、建築的な設計です。デバイスがOEM_CLOSEDライフサイクルに入り、OEM SRKハッシュが統合されると、ELEハードウェアはNXPキーがOEMデバッグドメインに対して一切の権限を持たないことを強制します。 よろしくお願いいたします。 アルド。
查看全文
使用 CRANK 捕获 CPS,mpc5775e 您好, 我正在使用 NXP eTPU CRANK 功能,搭配 36-2 曲柄轮。CPS 信号随着 RPM 的增加而产生(加速我的)。使用函数选择器提供的 Excel 表格计算 CRANK 参数(gap_ratio、win_ratio_normal、win_ratio_across_gap、win_ratio_after_gap 和 win_ratio_after_timeout)。 当发动机位置达到 FS_ETPU_ENG_POS_PRE_FULL_SYNC 时,我调用 fs_etpu_crank_set_sync() 一次来同步 TCR2。我通过检查调用前后的 TCR2 值来验证同步是否正确应用;它的变化量符合预期。 为了计算转速,在曲轴状态从 FS_ETPU_CRANK_TOOTH_AFTER_GAP 改变后,我使用 fs_etpu_crank_copy_tooth_period_log() 复制齿周期日志,计算平均齿周期,然后计算转速。第一个转速值计算正确。 然而,在转动一两圈后,CRANK 函数会报告 FS_ETPU_CRANK_ERR_TIMEOUT 和 FS_ETPU_CRANK_ERR_STALL 错误。一旦出现这些错误,同步就会丢失,我将无法再计算转速。 令人困惑的是,如果我 RESET 调试器并使用完全相同的 CPS 信号和配置再次运行应用程序,有时它会继续正确运行,我可以捕获 RPM 值更长时间,而有时错误几乎立即出现。由于输入信号和配置均未改变,我不明白为什么会出现不一致的行为。 这是否与窗口比例参数有关?如果是这样,对于加速曲轴信号,我应该首先调整哪个参数(win_ratio_normal、win_ratio_after_timeout、gap_ratio 等)?对于快速加速的信号,是否有推荐的参数调整方法? 谢谢您! Re: Capturing CPS with CRANK, mpc5775e 你好, 我目前的评估是,最可能的原因要么是窗口边距对于所应用的加速我的来说太窄,要么是不完整的重新初始化,导致调试器RESET后起始条件不同。 目前,我认为根本原因尚未得到确认。根据提供的信息,CRANK 功能最初实现了同步并产生了有效的 RPM 值,表明基本配置是有效的。问题随后出现,当函数失去定时接受能力时,最终会报告 FS_ETPU_CRANK_ERR_TIMEOUT 和 FS_ETPU_CRANK_ERR_STALL。 为了有效地缩小根本原因的范围,我会先做两个简单的实验: 增加相关窗口比率,观察超时/停滞情况是否被延迟或消除。 以减小的加速度斜率重复测试,并将结果与原始我的进行比较。 如果通过扩大窗口或减缓加速斜坡来改善问题,则强烈表明故障与时间裕度有关,而不是与基本的配置问题有关。 顺祝商祺! Peter
查看全文