Multi Source Translation Content

キャンセル
次の結果を表示 
表示  限定  | 次の代わりに検索 
もしかして: 

Multi Source Translation Content

ディスカッション

ソート順:
RD33772C14VEVM RESET 指示灯反复闪烁且 TRACE32 连接失败 你好, 我的名字是张慧云(Hye-Woon Jang),我目前正在使用RD33772C14VEVM开发板。 购买板后,我将其连接到直流电源,如图所示。由于我目前没有合适的 12V 电池,所以我改用电源适配器提供 12V 电压。 连接方式如下: 12V+:VBAT+,K30_12V_L 12V - : VBAT-, GND_KL31_DOWN HYEWOONJANG_0-1783667728625.png 我联系您是因为,即使只连接电源,红色 RESET LED 也会亮起,并以大约 0.5 到 1 秒的间隔持续闪烁,如附图所示。 我是否应该将这种现象理解为电路板反复RESET? 我这样问是因为 LED 的亮度似乎与我手动按下 RESET 按钮时的亮度不同。 HYEWOONJANG_1-1783667850747.png 我想使用 TRACE32 运行一个模型。但是,当电路板连接到 TRACE32 时,TRACE32 中的 RESET 指示与电路板上的 RESET LED 同时闪烁,因此 TRACE32 似乎无法与目标建立连接。 HYEWOONJANG_2-1783667887333.png 如果您能确认这种 RESET LED 指示灯亮起的情况是否正常,并告知我如何解决这个问题,我将不胜感激。谢谢你的帮助。 此致, 张慧云 #rd33772c14vevm #s32k344 #JTAG #MBDT #RESET #T32 #TRACE32 Re: RD33772C14VEVM Repeated RESET LED Blinking and TRACE32 Connection Failure 请问如何才能阻止这种反复重置的行为?谢谢。 Re: RD33772C14VEVM Repeated RESET LED Blinking and TRACE32 Connection Failure 当我购买 RD33772C14VEVM 板时,随附的 J5 电缆组件在电缆末端包含一个标有“PWA, X-14VBMS-EMU (700-50656)”的板。 我的理解是,当提供 12V 电压时,该板可以模拟电池的电压和温度,具体功能如下: *12V + 至 K30_12V_L *12V - 至 GND_K31_DOWN 能否使用这款模拟器板来代替将至少三个实际电池单元连接到 MC33772C? Re: RD33772C14VEVM Repeated RESET LED Blinking and TRACE32 Connection Failure 张你好 请参阅MC33772C 数据手册中的 13.2.2 节。至少需要 3 个细胞填充 MC33772C。 JozefKozon_0-1783929535467.png 建议RD33772C14VEVM使用4个电池。然后,细胞必须提供 MC33772C。如果未安装元件,仅通过外部电源为 MC33772C 供电将无法工作。 JozefKozon_1-1783929689001.png JozefKozon_2-1783929756047.png 另请参阅附件 AN12536。 最诚挚的问候, 约瑟夫 Re: RD33772C14VEVM Repeated RESET LED Blinking and TRACE32 Connection Failure 这样理解是否正确? 12V 电源(-) → B− → 分流 → VBAT− → X-14VBMS-EMU GND_KL31_DOWN Re: RD33772C14VEVM Repeated RESET LED Blinking and TRACE32 Connection Failure 张你好 谢谢你指出X-14VBMS-EMU,我现在明白了。我发现连接可能存在问题。请将 X-14VBMS-EMU 的负极连接到分流电阻的另一个引脚,这样电流就会流过分流电阻,并被 ISENSE 引脚感知到。请参考附件中的RD33772C14VEVM原理图。 JozefKozon_0-1783938183393.png JozefKozon_1-1783938905472.png 请检查 J1 连接器是否已连接,以便将 FS26 设置为 DEBUG 模式。 JozefKozon_2-1783939229571.png 请按照电源接通顺序操作。首先请将 12V 连接到 B+ 和 B-。 然后将连接器连接到 J6。 将电池模拟电缆连接到 J5,并将电源(+12V 连接到 BAT+ (K30),分流电阻的负极连接到 BAT- (K31))。 JozefKozon_3-1783939864151.png 最诚挚的问候, 约瑟夫 Re: RD33772C14VEVM Repeated RESET LED Blinking and TRACE32 Connection Failure 张你好 这样理解是否正确? 12V 电源(-) → B− → 分流 → VBAT− → X-14VBMS-EMU GND_KL31_DOWN [A] 是的,RD33772C14VEVM 板原理图中就是这样描述的。 JozefKozon_0-1784001398003.png 最诚挚的问候, 约瑟夫 Re: RD33772C14VEVM Repeated RESET LED Blinking and TRACE32 Connection Failure 你好 JozefKozon, 感谢您的反馈, 根据你的解释和 RD33772C14VEVM 板原理图,我按如下方式连接:12V 电源 -> 分流器 -> EMU。但是,重置行为仍然相同。 HYEWOONJANG_0-1784003154936.png 请您回答以下问题? 我已将直流电源设置为 12V 1.5A 并开始供电。但是,我确认实际流入电路板的电流为 12V 0.04A。这会不会有问题? 如果问题 1 中的问题确实存在,我应该怎么做才能使 1.5 A 的电流流入板? 正如您所解释的,我配置了设置,使电源的导线经过分流电阻器,然后连接到 EMU。请您确认一下,附图所示的设置是否正确? 当 TRACE32 连接时,似乎每 0.5 秒就会发生一次 RESET,由于这种现象,我无法将 TRACE32 连接到电路板上。有什么方法可以确认主板是否真的在执行重置操作?当我测量 JTAG 引脚 10 和 GND 之间的电压时,电压为 4.9 V。但是,由于我没有示波器,因此通过 JTAG 引脚确认复位行为存在局限性。 如果有什么方法可以阻止这种重置行为,即使可能不太方便,也请您详细解释一下。 由于我们尚未能获得 12V 电池,因此我们在进行测试时,VBAT 端子保持未连接状态。当向 B+ 和 B− 供电 12 V 时,我们确认 VBAT 端子处有 12 V 电压。VBAT未连接是否会导致此问题? 期待您的回复。 谢谢!
記事全体を表示
PF53を0.8V出力するように設定するにはどうすればよいですか? こんにちは、 私の設計では、S32G399、MVR5510AMDALES、およびMPF5302AMDA0ESを使用しています。 データシートによると、MPF5302AMDA0ESはプログラム不要のデバイスです。MPF5302AMDA0ESからS32G399コアへ0.8Vを出力するように設定するにはどうすればよいですか?供給側はそれを利用する。 当初はJTAG経由でS32G399をプログラムし、S32G399がMPF5302AMDA0ESをIIC経由で0.8Vを出力するように設定できるようにしたかったのですが、S32G399コアには0.8Vが供給されていません。JTAG経由で電源を接続できません。これは悪循環のようです。 MichaelTao_0-1784009570077.png Re: PF53如何配置输出0.8V はい、ありがとうございます。新しいページにもう一度投稿します。 Re: PF53如何配置输出0.8V こんにちは、 @MichaelTao こんにちは、一般的に言って 1. エンジニアリング開発段階では、お客様はNXP GUIとソケット式評価ボードを使用してOTPエミュレーション/プログラミングを実行できます(これはS32Gで使用できます)。 2.量産段階で使用されるカスタムOTPについては、NXPの販売チャネル/代理店にお問い合わせください。量産OTPのプログラミングは、NXPまたは推奨する第三者が行う必要があります。 このフォーラムは主にS32G本体に関する問題を取り扱っているため、確認のためにさらに詳しい情報が必要な場合は、以下のフォーラムにご投稿ください。そちらでは、専任の製品サポートエンジニアがサポートを提供いたします。ご理解のほどよろしくお願いいたします。 BR チェイン BR チェイン
記事全体を表示
TJA1445 的 FlexCAN(S32K348) 位时序计算 你好, 我从MPC5xxx/S32Kxx/LPCxxxx:CAN / CAN FD 位定时计算知识库文档中下载了附件,以配置我的设置。 但是,我在计算器中找不到TJA1445收发器的选项,因此我无法继续配置我的 S32K348 板。 请问是否有包含 TJA1445 收发器的计算器更新版本?如果没有,那么从现有的下拉列表中选择哪个替代收发器会是最兼容或最接近的选项? 提前感谢您的帮助! 顺祝商祺! Re: FlexCAN(S32K348) bit timing calculation for TJA1445 嗨@Penta7 , 选择收发器时,传播延迟参数也会被加载,但用户值可以简单地覆盖该参数。您可以参考TJA1445的数据手册,并将propTXRX的值修改为220 ns: Julin_AragnM_0-1784069536942.png 此致, 朱利安 Re: FlexCAN(S32K348) bit timing calculation for TJA1445 您是否尝试过在 TJA14XX 系列产品中使用 FlexGUI?不确定它是否包含您请求的定时设置信息 当前版本为 NXP_TJA14XX_GUI_1.1.0可从恩智浦官方网站下载。
記事全体を表示
How to configure the PF53 to output 0.8V? Hello, I am using S32G399, MVR5510AMDALES, and MPF5302AMDA0ES for my design. According to the datasheet, the MPF5302AMDA0ES is a non-programmed device. How can I configure the MPF5302AMDA0ES to output 0.8V to the S32G399 Core? Supply uses it. I originally wanted to program the S32G399 via JTAG so that the S32G399 could configure the MPF5302AMDA0ES to output 0.8V via IIC. However, there is no 0.8V being supplied to the S32G399 core. Supply cannot connect via JTAG. This seems to be a vicious cycle. MichaelTao_0-1784009570077.png Re: PF53如何配置输出0.8V Okay, thank you. I'll post it again on the new page. Re: PF53如何配置输出0.8V Hello, @MichaelTao Hello, generally speaking 1. During the engineering development phase, customers are allowed to use the NXP GUI and socketed evaluation board to perform OTP emulation/programming (which can then be used with the S32G). 2. For custom OTPs used in the mass production stage, you need to contact NXP's sales channel/distributor; mass production OTP programming should be completed by NXP or a recommended third party. Since this forum primarily addresses issues related to the S32G itself, if you require further details for confirmation, please post in the following forums where dedicated product support engineers will provide further assistance. Thank you for your understanding. BR Chenyin BR Chenyin
記事全体を表示
FlexCAN(S32K348) bit timing calculation for TJA1445 Hello, I downloaded the attachment from the MPC5xxx/S32Kxx/LPCxxxx: CAN / CAN FD bit timing calculation knowledge base document to configure my settings. However, I cannot find the option for the TJA1445 transceiver in the calculator, so I am unable to proceed with the configuration for my S32K348 board. Could you please advise if there is an updated version of the calculator that includes the TJA1445 transceiver? If not, which alternative transceiver from the existing dropdown list would be the most compatible or closest option to select instead? Thank you in advance for your help! Best regards, Re: FlexCAN(S32K348) bit timing calculation for TJA1445 Hi @Penta7, By selecting Transceiver, propagation delay parameter is also loaded, but can be simply overwritten by user value. You can refer to TJA1445's datasheet and overwrite propTXRX to 220 ns: Julin_AragnM_0-1784069536942.png Best regards, Julián Re: FlexCAN(S32K348) bit timing calculation for TJA1445 Do you try FlexGUI for TJA14XX Family? Not sure it has timing setting information for your request Current version is NXP_TJA14XX_GUI_1.1.0 and can be downloaded from NXP official website
記事全体を表示
PF53如何配置输出0.8V 您好, 我使用S32G399,MVR5510AMDALES和MPF5302AMDA0ES进行设计 通过datasheet 我了解到MPF5302AMDA0ES是non-programmed device. 那我可以用什么方式配置MPF5302AMDA0ES输出0.8V给S32G399的Core Supply使用。 我原本想通过JTAG烧录程序到S32G399中,让S32G399通过IIC配置MPF5302AMDA0ES输出0.8V。但是如果没有0.8V给到S32G399的Core Supply,JTAG是没法连接成功的。这似乎陷入了一个死循环。 MichaelTao_0-1784009570077.png Re: PF53如何配置输出0.8V 好的,谢谢,我在新的版面再发一下 Re: PF53如何配置输出0.8V Hello, @MichaelTao  您好,一般而言 1. Engineering development 阶段允许客户使用 NXP GUI 和 socketed evaluation board 做 OTP emulation / programming(然后可用于S32G) 2. 而量产阶段用的 custom OTP 需要联系 NXP sales channel / distributor;量产 OTP 编程应由 NXP 或推荐第三方完成。 因为本版面主要处理S32G本身的问题,如果您有进一步的细节需要确认,可以在以下版面发帖,会有专门的产品支持工程师进一步答复,感谢您的理解。 BR Chenyin BR Chenyin
記事全体を表示
S32N55 HSE2 CRS セキュアデバッグ: SDC-600 TX FIFO が 20 バイト後に停止する こんにちは、 CRSドメインのSecure Debug認証の問題についてのフォローアップ 前回の投稿(「S32N55 HSE2 CRSドメイン認証」で議論されています 「未完了」)、より具体的な新発見を報告したい 私はそれが根本原因を示していると信じています。これを別々に投稿します 提案した。 セットアップ: - S32N55、HSE2、CRSドメイン(APP_CHALLENGE)、ラウターバッハTRACE32 / SDC-600 - 認証フロー:COMM_START -> AUTH_MODE_REQ -> APP_CHALLENGE(StartCmd) -> チャレンジを受信 -> ProofProvCmd (debugSignalMap(4B) + を送信 appChallengeAuth(16B) via AES-CMAC) 調査結果: debugSignalMap(4B) + appChallengeAuth(16B) = 20バイトを送信後 ProofProvCmdパケットを介した合計、ホストのSDC-600 TX FIFOステータス レジスタ(MU ベース +0xD2C のビット [7:0])は、二度と空き領域を報告しません。 言い換えれば、HSE2はSDC-600チャネルの排水を停止しているように見えます。 まさにこの20バイトの境界線です。ホストの低レベルのSend()ルーチン このステータスレジスタはタイムアウトなしでビジーウェイトループでポーリングしますので、 この時点で無期限にブロックされています。 この動作は、16バイトの後に何が続くかに関わらず一貫しています。 appChallengeAuth: - 追加のパディングバイトを追加するかどうか( debugAuthProof を 32 バイトに結合して、またはそれ以上何も送信せずに FLAG_ENDに直接到達すると、FIFOは同じ20バイトでドレインを停止します。 ポイント。これは問題がパケット長やフレーミングではないことを示唆しています 不一致ですが、そのHSE2はすぐにチャネルのサービスを停止します 16バイトのappChallengeAuthを受け取りました。 質問: これはAPP_CHALLENGEフローに対して期待される挙動でしょうか(例:HSE2は ホストの他の動きを待つためにここで一旦一旦止めてください チャネルの排水を続けているのか、それとも この時点で受信したパケット内容(debugSignalMapまたは appChallengeAuth)がHSE2側で却下・誤った形で通知されたのでしょうか? 参考までに: - FSSドメイン(FSS_CHALLENGE)認証と同等のフロー 同じSend()を用いて(AUTHSTATUS=0xBBB)正常に完了します。 ルーチンおよびSDC-600ベースで、4B信号マップ+32B応答を送信します。 子供はない。 - CRSドメイン(APP_CHALLENGE)ターゲット = HSE_DEBUG_DOMAIN_APP(0x1B)、 hse_srv_debug_auth_protocol.h に対して確認済み。 APP_CHALLENGEのこの段階でHSE2が何を期待しているかについてのガイダンスはありますか? フローを教えていただけると大変ありがたいです。 ありがとう、 Re: S32N55 HSE2 CRS Secure Debug: SDC-600 TX FIFO stalls after 20 bytes こんにちは、チェンインさん ご指導と脚本の校閲、ありがとうございました。 スクリプトの問題に関する詳細なフィードバックをお待ちしています。 修正プログラムの準備が整い次第、適用してください。 二段階アプローチに関して、我々が現在どのような立場にあるのかを明確にするために あなたが提案した: 我々が報告したハング (SDC-600 TX FIFO がもはや debugSignalMap + appChallengeAuth の後にドレインが発生すると、 フェーズ1の終了時、具体的には送信直後 hseDebugAuthorizeProofProvCmd_t に進む前に hseDebugCardCmd_t は全くありません。ですので、フェーズ1はまだ確認されていません エンドツーエンドで成功裏に完了します。現在、この数列は で停止しています。 このまさにフェーズ2(CardCmd)に到達する前の段階です。 お客様からのフィードバックを受け取り次第、以下の対応をいたします。 1. スクリプトに修正を適用する。 2. 段階的アプローチに従って再テストし、応答を記録します。 hseDebugCommStartCmd_t から各コマンドまで hseDebugAuthorizeProofProvCmd_t を個別に確認し、 次のステップに進む前に、各ステップにおける期待値を算出する。 3.フェーズ 1 が完了したら、hseDebugCardCmd_t の検証に進んでください。 正常に完了したことが確認されました。 4. 更新されたログを報告してください。 改めて、皆様のサポートに感謝します。 よろしくお願いします、 エディ Re: S32N55 HSE2 CRS Secure Debug: SDC-600 TX FIFO stalls after 20 bytes こんにちは、 @EddiePark 投稿ありがとうございます。 1. ご提供いただいた元のスクリプトを確認したところ、いくつか問題点が見つかりました。近日中にフィードバックをお送りいたします。 レビューの過程で、文書化された手順と一致しないと思われるいくつかの問題点が判明しました。したがって、実際のパケット交換とHSE FW インターフェースのコメントで説明されている要件を慎重に比較することをお勧めします。 2. スクリプトで見つかった問題を修正したら、テストを行い、ログを確認します。 3. それでも問題が解決しない場合は、デバッグ手順を2つのフェーズに分けて、問題を特定することをお勧めします。 まず最初に、hseDebugCommStartCmd_t から hseDebugAuthorizeProofProvCmd_t までの認証シーケンスが正常に完了することを確認してください。そして、各コマンドの応答をログに記録し、次の段階に進む前に、返された値が期待どおりであることを確認します。 第2段階では、hseDebugCardCmd_tに注目してください。HSE FW Interfaceドキュメントに記載されたコメントに基づき、このステップに関わるすべてのパケットを厳格に検証し、その内容と順序が文書化された要件に合致しているかを確認することをお勧めします。 BR チェイン Re: S32N55 HSE2 CRS Secure Debug: SDC-600 TX FIFO stalls after 20 bytes こんにちは、 @EddiePark 先週、メッセージ機能を使って送信しました。以前あなたが共有してくれたスクリプトはプライベートメッセージ経由だったので。メッセージボックスで確認できます。 ご迷惑をおかけして申し訳ございません。 BR チェイン Re: S32N55 HSE2 CRS Secure Debug: SDC-600 TX FIFO stalls after 20 bytes こんにちは、陳音さん、 CRS APPドメインスクリプトのレビューに関する以前のご回答、ありがとうございました。2段階デバッグ手法に関するご指導に心より感謝申し上げます。 ご指摘いただいた詳細なスクリプトに関するフィードバック(「近日中にフィードバックをお送りします」とのことでした)をまだ受け取っていないため、状況を確認するためにご連絡いたしました。 皆様からのフィードバックに備えるため、すでに以下の準備を進めております。 1. ご提案の2段階アプローチをサポートするためのcrs_auth.cmmスクリプトでの強化ログ機能: - フェーズ1(CommStart → ProofProv):各コマンド(AUTH_MODE_REQ、APP_CHALLENGE、ProofProv)に対してPASS/FAIL検証付きの段階的な応答ログを追加 - フェーズ2(CardCmd):HSE FW Interfaceドキュメントに基づくパケット内容および順序の検証準備完了 2. 詳細な実行ログの作成: - 各コマンドの応答バイト - ライフサイクル状態復号(OEM_OPEN vs OEM_CLOSED) - 認証モード確認 - チャレンジ受容の検証 - ProofProv応答状態(現在、HSE2はProofProv後に沈黙のままであり、FSSドメインは0x4A4A4A4Aを返すのとは対照的です) お客様(42dot)の配送スケジュールが近づいている中で、以下の点についてアドバイスいただけますか: 1. 詳細な脚本フィードバックのおおよその所要時間は? 2. フィードバックをお待ちいただく間、パケット構造やコマンドシーケンスに関して、特に注意すべき点はありますか? 私たちはこの問題の解決に引き続き尽力しており、さらなるご助言をいただければ大変ありがたく存じます。 引き続きご支援いただきありがとうございます。 よろしくお願いします、 Re: S32N55 HSE2 CRS Secure Debug: SDC-600 TX FIFO stalls after 20 bytes こんにちは、 プラットフォーム:S32N55(HSE2)、SDC600 / TRACE32 CMMによるセキュアデバッグ ドメイン:APP(CRS) 認証モード:チャレンジ(認証モード=0) 私はデバッグカード認証フローを実装しています。チャレンジ -> ProofProv フェーズは正常に動作します: APP_CHALLENGE の後、32 バイトのチャレンジを受け取り、計算します appChallengeAuth = AES256-CMAC(key, challenge) // 16バイト そしてそれをhseDebugAuthorizeProofProvCmd_tで送信します。 私の質問は、CARD_REQUESTフェーズ(hseDebugCardCmd_t / hseDebugCardInfo_t)についてです。現在のスクリプトでは、AuthTagフィールドには上記のappChallengeAuthと同じ値(つまり、受信したチャレンジに基づいて計算されたCMAC)が入力されます。カード認証は拒否されました。 カードリクエスト内のAuthTagに実際に署名する必要があるのはどのようなものなのか確認したいです。 1. カードのAuthTagは、appChallengeAuth(受信したチャレンジに対するCMAC)と同じ値ですか? または 2. AuthTagは、hseDebugCardInfo_t構造体(同じリクエストで送信されるカード情報)に基づいて計算された、別のCMACである必要がありますか? もし(2)なら、確認していただけますか: - CMACに入力される正確なバイト範囲(全体の構造体を含む)authKeyRef/reserved、または特定のサブセット)、 - numOfAllowedUids = 0の場合にuidListが含まれているかどうか - AES-CMACで使用するauthSchemeの値と、それが署名データの一部であるかどうか、 - 直列化された構造体のパッキング/エンディアンの仮定。 参考までに、私がデータを書き込んでいる構造体は以下のとおりです。 typedef struct ヤージュ uint8_t authKeyRef; uint8_t reserved0[3U]; hseOid_t ownerId; // 16バイト hseDebugCardAuthScheme_t authScheme; uint64_t enabledDebugDomainMap; // CRS = ビット 22~26 -> 0x0000000007C00000 組合 { hseDebugSignal_t debugDomainSignalList[HSE_MAX_NUM_OF_DEBUG_DOMAINS]; uint8_t reserved1[64U]; } debugDomainSignalList; uint8_t numOfAllowedUids; uint8_t reserved2[3U]; uint8_t uidList[HSE_MAX_UID_LIST_SIZE][HSE_UID_SIZE]; } hseDebugCardInfo_t; HSE FW API RMには、デバッグカードのAuthTagがどのデータから計算されるか明示されていないようなので、明確な回答をいただけると助かります。 よろしくお願いします。 Re: S32N55 HSE2 CRS Secure Debug: SDC-600 TX FIFO stalls after 20 bytes こんにちは、 プラットフォーム:S32N55(HSE2)、SDC600(APBCOM @ DP:0x5BFF8000)によるSecure Debug、TRACE32 CMMから駆動。 FSSドメインではSecure Debug認証(AUTHSTATUS = 0xBBB)が動作しています。現在、まったく同じSDC600ベースアドレスとホスト側のSENDルーチンを使用してAPP(CRS)ドメインを起動していますが、送信時に問題が発生しました。 観察: - FSSドメイン:32バイトのペイロードをSDC600経由でストールなく送信できます。 - APP (CRS) ドメイン: 送信がちょうど 16 バイト後に停止します。 私のSENDルーチンは、各バイトをTXデータレジスタ(ベース+0xD20)に書き込み、書き込みの前に、TXステータスレジスタ(ベース+0xD2C、下位バイト)でFIFOの空き領域を待機します。 WHILE (Data.Long(&base+0xD2C) & 0x000000FF) == 0x00000000 ( ) ; TX FIFO スペースが空くのを待つ APPドメインでは、16バイトを超えるとこのステータスは0(空き領域なし)のまま無期限に維持されます。つまり、HSE2側はTX FIFOを16バイトを超えて消費しないようです。FSSドメインでは、同じコードが停止することなく32バイトをストリーミングします。 ベースアドレスとSENDコードは両方のドメインで同じであるため、これはターゲットのデバッグドメインに応じて、HSE2がSDC600 RX(ホストTX)FIFOをドレインするタイミングやそのかどうかが異なることを示しているようです。 質問: 1.HSE2がAPP(CRS)ドメインのためにSDC600 TX FIFOの使用を開始するタイミングは何によって決まるのでしょうか?必須条件/握手はありますか(例:HSE2がAPP上で16バイト以上を消費する前に満たされなければならない条件(ProofProv応答の読み取り、ステータスビット、またはRX有効化)は何ですか? 2. SDC600のフロー制御/FIFO消費動作において、FSSとAPP間でドメインごとの違いはありますか? 3. このデバイスにおける実際のSDC600 TX FIFOの深さはどれくらいですか?また、0xD2C[7:0]は「TX FIFOの空き容量」をポーリングするための正しいフィールドですか?具体的にどの部分を使用すべきですか? 4. APPドメイン上のFIFO深度よりも大きいペイロードの場合、ホストの送信シーケンスはどのようになりますか? 関連するかもしれない追加の背景情報: - NOBLOCKモードでProofProv(hseDebugAuthorizeProofProvCmd_t)を送信した後、HSE2は応答を返し、それを読み返すことができる(hseDebugAuthorizeProofProvResponse_t)。私が読み取った4バイトの結果は0x7A 0xB3 0x08 0x00です。これがAPPドメインのProofProvの成功を示しているかどうかについても確認していただけると幸いです。 よろしくお願いします。 Re: S32N55 HSE2 CRS Secure Debug: SDC-600 TX FIFO stalls after 20 bytes こんにちは、 @EddiePark ご返信ありがとうございます。 以前のご質問について: 1. ProofProvをAPPドメインに送信する必要があるかどうかを確認してください。 - APPに対してProofProvを一切送信しない(tx_response呼び出しを完全にスキップする)? - または、ProofProvを送信するが、応答を待たない(現在試行中)? [コメント]: フェーズ 1 のProofProvは APP ドメインに対して送信する必要があります。 2. ProofProv の後にスクリプトが停止する原因は何でしょうか?(もし必要であれば) [コメント]: フェーズ 1 で ProofProv を送信した後、HSE FW からの応答を読み取って、デバッグ プロセスが正常に動作したかどうかを確認する必要があります (hseDebugAuthorizeProofProvResponse_t)。その応答が想定どおりのものかどうか確認してください。 BR チェイン
記事全体を表示
スワップ要求: HSE_SRV_ID_ACTIVATE_PASSIVE_BLOCK (Hse_Ip_ServiceRequest 経由) が 0xAA55A11E を返します こんにちは、現在S32K314HMSマイクロコントローラでA/Bスワップを試みています。交換リクエストは以下の方法で行われます。   /* ジョブステータス変数をリセットします */       SwapJobStatus = SWAP_JOB_PENDING ; /* HSEリクエストのサービス記述子を設定します */ swapHseSrvDescriptor.srvId = HSE_SRV_ID_ACTIVATE_PASSIVE_BLOCK; /* HSE IPレイヤーに送信するリクエストパラメータを設定します */       swapHseIpRequest.eReqType = HSE_IP_REQTYPE_ASYNC_POLL ;​​       swapHseIpRequest.u32Timeout = SWAP_TIMEOUT ;​​ swapHseIpRequest.pfCallback = SwapProcessMuChannelResponse; /* サービスリクエストをHSE IPレイヤーに送信します */ if (HSE_SRV_RSP_OK != Hse_Ip_ServiceRequest(SWAP_MU_INSTANCE, SWAP_MU_ADMIN_CHANNEL, &swapHseIpRequest, &swapHseSrvDescriptor))     {          結果= E_NOT_OK ;      } 次に、swapHseIpRequest.pfCallback ( SwapProcessMuChannelResponse)が呼び出され、返される HseResponse は次のようになります。 static void SwapProcessMuChannelResponse ( uint8 u8MuInstance , uint8 u8MuChannel ,                                              hseSrvResponse_t HseResponse 、 void * pCallbackParam ) {    if ( HseResponse == HSE_SRV_RSP_OK )     {       vFotaH_Appl_SwapJobStatus = SWAP_JOB_OK ;    }    それ以外     {       vFotaH_Appl_SwapJobStatus = SWAP_JOB_FAILED ;       VStdLib_ConvertUint32ToUint8ArrayBigEndian (( uint32 ) HseResponse , DebugData );    } } #define HSE_SRV_RSP_NOT_SUPPORTED (( hseSrvResponse_t ) 0xAA55A11EUL ) /**< @brief サポートされていない操作または機能です。 */ これは散発的に発生し、時にはスワップが期待どおりに機能することもあります。その理由は何でしょうか?HSEがこの返還コードを返答する理由やシナリオはどこで見つけられますか? このスワップは、リセットや電源オンの数分後にアップデートシーケンスの終了時にトリガーされます(つまりHSEは100%初期化されています)。 Re: Swap request: HSE_SRV_ID_ACTIVATE_PASSIVE_BLOCK via Hse_Ip_ServiceRequest returns 0xAA55A11E こんにちは、@AlexI さん。 これはパラメータのない非常にシンプルなサービスです。私が考えられる唯一の説明は、データキャッシュメモリが原因であるということです。記述子がキャッシュ不可能なメモリ領域に配置されていることを確認してください。 一般的に、HSEとの通信に使用されるすべてのデータオブジェクトは、キャッシュを認識できないため、キャッシュ対応できないメモリに強制的に移行する必要があります。 今回の理由はおそらく違うかもしれませんが、DTCMメモリを使う場合、バックドアアドレスを使う必要があるということです。通常のアドレスは、そのメモリを所有するコアからのみ参照可能です。他のバス・マスタ(他のコア、DMA、HSEなど)はバックドアアドレスを通じてのみこのメモリを認識できます。 lukaszadrapa_0-1783694396770.png よろしくお願いいたします。 ルーカス Re: Swap request: HSE_SRV_ID_ACTIVATE_PASSIVE_BLOCK via Hse_Ip_ServiceRequest returns 0xAA55A11E @lukaszadrapa さん、ご回答ありがとうございます。 実装を変更して、swapHseSrvDescriptorとswapHseIpRequestが初期値を持ち、起動時にリンカーによって初期化されるようにしました。実行時ではなく、今は動作しています。
記事全体を表示
TempSense data is so weird.. i am using s32k314, s32ds 3.6.1 Version.  i make a source code for reading MCU TempSense.  when i get data from MCU TempSense data, data is so weird.. before i use Adc_Sar_Ip_TempSenseGetTemp function, i use Adc_Sar_Ip_TempSenseEnable(1U).  reason parameter 1 is i use make TempSense adc channel in adc1 by adc config. 1. why data is so weird..? 2. do i have to do something? 3. when you see first pic, adc resolution is 14. so tempSens resolution is 14bit????? thanks to help. Re: TempSense data is so weird.. @Senlent  i check hardware by hardware engineer. so i knew Data is unstable.  although i supply vref voltage is 5.0V,  vref is unstable (4.1V~ 5.8V). RTD Version is 4.0.0. thanks to help. Re: TempSense data is so weird.. Hi@rlaxortn What's your RTD version is?  Re: TempSense data is so weird.. @Senlent  1. sorry, that is my mistake. VREF is 5.0V absolutely. so i already change value 0x50.  but result is same.  2. i gonna set larger than current value.  But I don't think that's a solution. i can catch the data shaking, but the values are weird. you know previous pics, temperature is over 150 at least. Re: TempSense data is so weird.. Hi@rlaxortn In your last answer, you said "because MCU Supply voltage is 3.3V". Now you say "MCU VREFH is 5.0V". Are you serious? In your configuration , the TempSense Voltage Supply is 0x53, that is 5.3V the Adc Voltage Reference is 53->0x35->3.5V We've been talking for so long and you keep making the same mistakes。 Senlent_1-1752817875816.png Senlent_2-1752818096266.png If your VREFH is 5V, then you should set both values to 0x50. Secondly, to improve stability, you can set the following parameters to a larger value and test again. Senlent_3-1752818335937.png Re: TempSense data is so weird.. @Senlent  1. it is difficult i give to you source code. but i can give adc configure by image capture. is it okay? 1.png 2.png 2. MCU VREFH is 5.0v, and VREFL is 0V.  Re: TempSense data is so weird.. Hi@rlaxortn From the data you provided, your ADC sampling results fluctuate greatly. This should be due to some problems in your ADC sampling configuration. 1. Provide your project and I will help you check the ADC settings 2. Please confirm the ADC reference voltage on your current hardware and test the actual voltage of VREFH. Re: TempSense data is so weird.. @Senlent  1. How can I know the supply voltage of Tempsense? Isn't the operating power of MCU the supply voltage of TEMPSense? or dose TempSense have other pin for getting Voltage like adc Channel? 2. because MCU Supply voltage is 3.3V. so i set TempSense Supply Voltage is 50(0x32)-> 3.2V. 3. anyway i test Tempsense Supply voltage, 0x50(5.0V), 0x15(1.5V), 0x33(3.3v). when i set 0x50. (TemperatureRaw is Integer value, mcuTempData is float for print) ex) 2205 -> 0x89D 5volt.png when i set 0x33(3.3V) (TemperatureRaw is Integer value, mcuTempData is float for print) ex) 2537->0x9e9 33volt.png when i set 0x15(1.5V) ex) 5515->0x158B 15volt.png Re: TempSense data is so weird.. Hi@rlaxortn Your ADC reference voltage is 3.2V? 2025-07-17_15-29-30.png Re: TempSense data is so weird.. Hi@rlaxortn Just to correct myself, there were some errors in my answer. The data format used was S11.4. Therefore, the actual value = original 16-bit signed number ÷ 16 For example: 1.0x15 = 21 / 16 = 1.3125V 2.0x35 = 53 / 16 = 3.3125V 3.0x50 = 80 / 16 = 5V
記事全体を表示
S32N55 HSE2 CRS Secure Debug: SDC-600 TX FIFO stalls after 20 bytes Hello, Following up on the CRS domain Secure Debug authentication issue discussed in the earlier post ("S32N55 HSE2 CRS domain authentication does not complete"), I'd like to report a new, more specific finding that I believe points to the root cause. Posting this separately as suggested. Setup: - S32N55, HSE2, CRS domain (APP_CHALLENGE), Lauterbach TRACE32 / SDC-600 - Auth flow: COMM_START -> AUTH_MODE_REQ -> APP_CHALLENGE (StartCmd) -> receive challenge -> send ProofProvCmd (debugSignalMap(4B) + appChallengeAuth(16B) via AES-CMAC) Finding: After sending debugSignalMap(4B) + appChallengeAuth(16B) = 20 bytes total via the ProofProvCmd packet, the host's SDC-600 TX FIFO status register (bit[7:0] at MU base+0xD2C) never reports free space again. In other words, HSE2 appears to stop draining the SDC-600 channel at exactly this 20-byte boundary. The host's low-level Send() routine polls this status register in a busy-wait loop with no timeout, so it blocks indefinitely at this point. This behavior is consistent regardless of what follows the 16-byte appChallengeAuth: - Whether we append additional padding bytes (to fill out the debugAuthProof union to 32 bytes) or send nothing further and go straight to FLAG_END, the FIFO stops draining at the same 20-byte point. This suggests the issue is not a packet-length/framing mismatch, but that HSE2 stops servicing the channel right after receiving the 16-byte appChallengeAuth. Question: Is this expected behavior for the APP_CHALLENGE flow (e.g., does HSE2 pause here awaiting some other action from the host before it will continue draining the channel), or does this indicate that the packet content received up to this point (debugSignalMap or appChallengeAuth) was rejected/malformed on the HSE2 side? For reference: - FSS domain (FSS_CHALLENGE) authentication with the equivalent flow completes successfully (AUTHSTATUS=0xBBB) using the same Send() routine and SDC-600 base, sending 4B signal map + 32B response with no issue. - CRS domain (APP_CHALLENGE) target = HSE_DEBUG_DOMAIN_APP (0x1B), confirmed against hse_srv_debug_auth_protocol.h. Any guidance on what HSE2 expects at this point in the APP_CHALLENGE flow would be greatly appreciated. Thanks, Re: S32N55 HSE2 CRS Secure Debug: SDC-600 TX FIFO stalls after 20 bytes Hi Chenyin, Thank you for the guidance and for reviewing the script. We'll wait for your detailed feedback on the script issues and will apply the fixes as soon as it's ready. To clarify where we currently stand relative to the two-phase approach you suggested: the hang we reported (SDC-600 TX FIFO no longer draining after debugSignalMap + appChallengeAuth) occurs right at the end of Phase 1 — specifically right after sending hseDebugAuthorizeProofProvCmd_t, before we are able to proceed to hseDebugCardCmd_t at all. So we have not yet confirmed that Phase 1 completes successfully end-to-end; the sequence currently stalls at this exact point, before Phase 2 (CardCmd) is even reached. Once we receive your feedback, we will: 1. Apply the corrections to the script. 2. Re-test following your phased approach — logging the response of each command from hseDebugCommStartCmd_t through hseDebugAuthorizeProofProvCmd_t individually, and confirming expected values at each step before proceeding further. 3. Only move on to validating hseDebugCardCmd_t once Phase 1 is confirmed to complete successfully. 4. Report back with the updated logs. Thanks again for your continued support. Best regards, Eddie Re: S32N55 HSE2 CRS Secure Debug: SDC-600 TX FIFO stalls after 20 bytes Hello, @EddiePark  Thanks for your post. 1. We have reviewed the original script shared, and found that there are some issues, I will send you the feedback soon.  During the review, we identified some issues that do not seem to align with the documented procedure. Therefore, I would recommend carefully comparing the actual packet exchange with the requirements described in the comments of HSE FW Interface. 2. Once fixed the issues found in the script, test and check the log. 3. If still issues,  I would recommend breaking the debugging procedure into two phases to help isolate the issue. As a first step, verify that the authorization sequence from hseDebugCommStartCmd_t through hseDebugAuthorizeProofProvCmd_t completes successfully. And log the response of each command and confirm that the returned values are as expected before proceeding to the next stage. In the second stage, focus on hseDebugCardCmd_t. Based on the comments provided in the HSE FW Interface documentation, I would suggest strictly validating all packets involved in this step and confirming that their contents and sequence match the documented requirements. BR Chenyin Re: S32N55 HSE2 CRS Secure Debug: SDC-600 TX FIFO stalls after 20 bytes Hello, @EddiePark  I've also sent it last week via the messages since the previous script you shared is via the private message. You may check it there in your message box. Sorry for any inconvenience. BR Chenyin Re: S32N55 HSE2 CRS Secure Debug: SDC-600 TX FIFO stalls after 20 bytes Hello Chenyin, Thank you for your previous response regarding the CRS APP domain script review. We sincerely appreciate your guidance on the two-phase debugging approach. Since we have not yet received the detailed script feedback you mentioned ("I will send you the feedback soon"), we wanted to follow up and check on the status. To prepare for your feedback, we have already: 1. Enhanced logging in our crs_auth.cmm script to support the two-phase approach you recommended: - Phase 1 (CommStart → ProofProv): Added step-by-step response logging with PASS/FAIL validation for each command (AUTH_MODE_REQ, APP_CHALLENGE, ProofProv) - Phase 2 (CardCmd): Ready to validate packet contents and sequence per HSE FW Interface documentation 2. Prepared detailed execution logs capturing: - Each command's response bytes - Lifecycle state decoding (OEM_OPEN vs OEM_CLOSED) - Authentication mode confirmation - Challenge reception validation - ProofProv response status (currently observing HSE2 remains silent after ProofProv, unlike FSS domain which returns 0x4A4A4A4A) Given that our customer (42dot) delivery schedule is approaching, could you please advise on: 1. Approximate timing for the detailed script feedback? 2. Are there any specific aspects of the packet structure or command sequence we should focus on while awaiting your feedback? We remain committed to resolving this and would greatly appreciate any additional guidance. Thank you for your continued support. Best regards, Re: S32N55 HSE2 CRS Secure Debug: SDC-600 TX FIFO stalls after 20 bytes Hi, Platform: S32N55 (HSE2), Secure Debug via SDC600 / TRACE32 CMM Domain: APP (CRS) Auth mode: Challenge (AuthMode = 0) I am implementing the debug card authentication flow. The challenge -> ProofProv phase works: after APP_CHALLENGE I receive a 32-byte challenge and compute appChallengeAuth = AES256-CMAC(key, challenge) // 16 bytes and send it in hseDebugAuthorizeProofProvCmd_t. My question is about the CARD_REQUEST phase (hseDebugCardCmd_t / hseDebugCardInfo_t). In my current script the AuthTag field is filled with the SAME value as appChallengeAuth above (i.e. the CMAC computed over the received challenge). The card authentication is rejected. I would like to confirm what the AuthTag in the card request must actually be signed over: 1. Is the card AuthTag simply the same value as appChallengeAuth (CMAC over the received challenge)? OR 2. Must the AuthTag be a separate CMAC computed over the hseDebugCardInfo_t structure (the card info being sent in the same request)? If it is (2), could you please confirm: - the exact byte range that goes into the CMAC (whole struct incl. authKeyRef/reserved, or a specific subset), - whether uidList is included when numOfAllowedUids = 0, - the authScheme value to use for AES-CMAC and whether it is part of the signed data, - packing / endianness assumptions for the serialized struct. For reference, the structure I am populating: typedef struct { uint8_t authKeyRef; uint8_t reserved0[3U]; hseOid_t ownerId; // 16 bytes hseDebugCardAuthScheme_t authScheme; uint64_t enabledDebugDomainMap; // CRS = bits 22..26 -> 0x0000000007C00000 union { hseDebugSignal_t debugDomainSignalList[HSE_MAX_NUM_OF_DEBUG_DOMAINS]; uint8_t reserved1[64U]; } debugDomainSignalList; uint8_t numOfAllowedUids; uint8_t reserved2[3U]; uint8_t uidList[HSE_MAX_UID_LIST_SIZE][HSE_UID_SIZE]; } hseDebugCardInfo_t; The HSE FW API RM does not seem to state explicitly which data the debug card AuthTag is computed over, so I would appreciate a definitive answer. Thank you. Re: S32N55 HSE2 CRS Secure Debug: SDC-600 TX FIFO stalls after 20 bytes Hello, @EddiePark  Thanks for your reply. Regarding to your previous questions: 1. Confirm whether ProofProv should be transmitted for APP domain? - Do NOT send ProofProv at all for APP (skip the tx_response call entirely)? - or Send ProofProv but don't wait for response (currently attempted)? [Comments]: The ProofProv in phase 1 must be sent for APP domain. 2. What may be causing the script stall after ProofProv? (If it is still needed) [Comments]:  After sending the ProofProv in phase 1, you should read the response from HSE FW to check if debug process  worked fine(hseDebugAuthorizeProofProvResponse_t). Please check if the response is expected.  BR Chenyin Re: S32N55 HSE2 CRS Secure Debug: SDC-600 TX FIFO stalls after 20 bytes Hi, Platform: S32N55 (HSE2), Secure Debug over SDC600 (APBCOM @ DP:0x5BFF8000), driven from TRACE32 CMM. I have Secure Debug authentication working for the FSS domain (AUTHSTATUS = 0xBBB). I am now bringing up the APP (CRS) domain using the exact same SDC600 base address and the same host-side SEND routine, but I hit a transmit problem. Observation: - FSS domain: I can transmit a 32-byte payload through SDC600 without any stall. - APP (CRS) domain: transmission stalls after exactly 16 bytes. My SEND routine writes each byte to the TX data register (base+0xD20) and, before each write, waits on the TX status register (base+0xD2C, lower byte) for FIFO free space: WHILE (Data.Long(&base+0xD2C) & 0x000000FF) == 0x00000000 ( ) ; wait for TX FIFO space On the APP domain, after 16 bytes this status stays 0 (no free space) indefinitely, i.e. the HSE2 side does not appear to consume the TX FIFO beyond 16 bytes. On the FSS domain the same code streams 32 bytes without stalling. Because the base address and SEND code are identical for both domains, this looks like a difference in when/whether HSE2 drains the SDC600 RX (host TX) FIFO depending on the target debug domain. Questions: 1. What determines when HSE2 begins consuming the SDC600 TX FIFO for the APP(CRS) domain? Is there a required condition/handshake (e.g. reading back the ProofProv response, a status bit, or an RX-enable) that must be satisfied before HSE2 will drain more than 16 bytes on APP? 2. Is there a per-domain difference in the SDC600 flow-control / FIFO consumption behavior between FSS and APP? 3. What is the actual SDC600 TX FIFO depth on this device, and is 0xD2C[7:0] the correct field to poll for "TX FIFO free space"? Which exact bit should be used? 4. For a payload larger than the FIFO depth on the APP domain, what is the intended host transmit sequence? Additional context that may be relevant: - After sending ProofProv (hseDebugAuthorizeProofProvCmd_t) in NOBLOCK mode, HSE2 does return a response and I can now read it back (hseDebugAuthorizeProofProvResponse_t). The 4-byte result I read is 0x7A 0xB3 0x08 0x00 - I would also appreciate confirmation of whether this indicates ProofProv success for the APP domain. Thank you.
記事全体を表示
s32k388-MBIST-LBIST S32K388のLBISTおよびMBIST機能は、MCUからどのくらいの実行時間を要求しますか? Re: s32k388-MBIST-LBIST こんにちは、 @xlele さん、 NXPはこのMCU向けにSPD(Safety Peripheral Drivers)を提供しています。 https://www.nxp.com/design/design-center/software/functional-safety-software/s32-safety-software-framework-saf-and-safety-peripheral-drivers-spd:SAF ドライバーと一緒に品質パッケージをダウンロードしてください。 そして、この文書を参照してください。 ...\Bist\S32K3XX\BIST_profile\S32K388\S32K388_SAF_BIST_ProfileReport.xlsx GCCシートには測定結果が示されています。 BISTシーケンスは設定変更できません。 よろしくお願いいたします。 ダニエル
記事全体を表示
Who Is the Top-Rated AI Development Company? JPLoft is considered a top-rated AI Development Company in 2026, known for delivering scalable and business-focused AI solutions. As an experienced AI Development Company, JPLoft specializes in technologies like Generative AI, LLMs, AI agents, and automation tools to build intelligent and high-performing digital products. The company works with both startups and enterprises, helping them streamline operations, improve decision-making, and accelerate growth. With a strong portfolio, flexible approach, and focus on real business outcomes, JPLoft stands out as a reliable AI Development Company for businesses looking to adopt advanced AI solutions in a competitive market. Re: Who Is the Top-Rated AI Development Company? Choosing the right AI development company is about more than technical expertise—it's about finding a partner that understands your business goals and can build scalable, future-ready solutions. At Nimble AppGenie, we help startups and enterprises develop AI-powered applications using technologies such as Generative AI, LLMs, AI agents, and intelligent automation. By combining innovation with a user-centric approach, we deliver secure, high-performance AI solutions that drive efficiency, improve decision-making, and support long-term business growth. Re: Who Is the Top-Rated AI Development Company? There isn't a single "best" AI development company for every project because the right choice depends on your business goals, budget, industry, and technical requirements. Based on experience, client reviews, and AI expertise, these companies are among the top choices. Comfygen Technologies Comfygen Technologies specializes in AI-powered software and mobile app development for startups and enterprises. Their services include AI chatbots, machine learning, generative AI, predictive analytics, computer vision, and custom AI development solutions for industries such as healthcare, fintech, logistics, eCommerce, and education. TechAhead TechAhead is known for building AI-driven mobile and enterprise applications. The company offers AI strategy, automation, machine learning, and digital transformation services for businesses across different industries. Damco Solutions Damco Solutions provides enterprise AI services, including intelligent automation, conversational AI, cloud-based AI solutions, and advanced data analytics to help organizations improve business efficiency. ScienceSoft ScienceSoft has extensive experience delivering AI and machine learning solutions for industries such as healthcare, banking, retail, and manufacturing. Their expertise includes predictive analytics, recommendation systems, computer vision, and AI consulting. TechnoBrains TechnoBrains develops AI-powered web and mobile applications with expertise in machine learning, natural language processing (NLP), automation, and business intelligence solutions. When choosing an AI development company, consider factors such as industry experience, technical expertise, portfolio, client reviews, communication, development process, and post-launch support. The best company is one that understands your business requirements and can deliver scalable, secure, and future-ready AI solutions.
記事全体を表示
S32N55 HSE2 CRS 安全调试:SDC-600 TX FIFO 在传输 20 字节后停止 你好, 关于 CRS 功能域安全调试身份验证问题的后续讨论 之前的帖子中讨论过(“S32N55 HSE2 CRS 功能域身份验证”) “尚未完成”,我想报告一项新的、更具体的发现。 我认为这指出了问题的根源。单独发布此内容 建议。 设置: - S32N55、HSE2、CRS 功能域 (APP_CHALLENGE)、劳特巴赫 TRACE32 / SDC-600 - 认证流程:COMM_START -> AUTH_MODE_REQ -> APP_CHALLENGE (StartCmd) -> 接收挑战 -> 发送 ProofProvCmd (debugSignalMap(4B) + appChallengeAuth(16B) 通过 AES-CMAC) 发现: 发送 debugSignalMap(4B) + appChallengeAuth(16B) = 20 字节后 通过 ProofProvCmd 数据包获取主机 SDC-600 TX FIFO 状态的总数 寄存器(MU 基址 + 0xD2C 处的 bit[7:0])不再报告可用空间。 换句话说,HSE2 似乎停止消耗 SDC-600 通道的电量。 正好是这 20 字节的边界。主机的底层 Send() 例程 它在一个没有超时的忙等待循环中轮询此状态寄存器,因此 此处无限期封锁。 无论 16 字节之后是什么,这种行为都保持一致。 appChallengeAuth: - 是否添加额外的填充字节(以填充) debugAuthProof 联合体(转换为 32 字节)或者不再发送任何内容并继续 直接跳转到 FLAG_END,FIFO 停止在相同的 20 字节处进行数据清空。 观点。这表明问题不在于数据包长度/帧结构。 不匹配,但 HSE2 在以下情况下立即停止为该通道提供服务: 收到 16 字节的 appChallengeAuth。 问题: 这是 APP_CHALLENGE 流程的预期行为吗(例如,HSE2 是否如此) 在此处暂停,等待主机执行其他操作,然后才会继续。 继续排干河道),还是说这表明 到目前为止接收到的数据包内容(debugSignalMap 或 appChallengeAuth)在 HSE2 端被拒绝/格式错误? 供参考: - FSS 功能域 (FSS_CHALLENGE) 身份验证具有等效流程 使用相同的 Send() 函数成功完成(AUTHSTATUS=0xBBB)。 例行程序和 SDC-600 基座,发送 4B 信号映射 + 32B 响应 没问题。 - CRS 功能域 (APP_CHALLENGE) 目标 = HSE_DEBUG_DOMAIN_APP (0x1B), 已根据 hse_srv_debug_auth_protocol.h 进行确认。 能否提供一些关于 HSE2 在 APP_CHALLENGE 阶段的期望方面的指导? 非常感谢您的反馈。 谢谢, Re: S32N55 HSE2 CRS Secure Debug: SDC-600 TX FIFO stalls after 20 bytes 陈银你好, 感谢您的指导和对剧本的审阅。 我们将等待您就剧本问题提供的详细反馈,并会 一旦修复程序准备就绪,请立即应用。 为了阐明我们目前相对于两阶段方法的立场。 您建议:我们报告的挂起问题(SDC-600 TX FIFO 不再存在) debugSignalMap + appChallengeAuth) 之后的排水操作恰好发生在 第一阶段结束——具体来说,就是在发送之后。 在能够继续之前,我们需要 hseDebugAuthorizeProofProvCmd_t hseDebugCardCmd_t 完全不存在。因此,我们尚未确认第一阶段。 端到端执行成功;序列目前停滞在 正是这一点,甚至在达到第二阶段(CardCmd)之前。 收到您的反馈后,我们将: 1. 将修改后的剧本应用到剧本中。 2. 按照分阶段的方法进行重新测试——记录响应 从 hseDebugCommStartCmd_t 到每个命令 单独检查 hseDebugAuthorizeProofProvCmd_t,并确认 在继续进行下一步之前,需要计算每一步的预期值。 3.只有在第一阶段完成后才能继续验证 hseDebugCardCmd_t。 已确认完成。 4. 请汇报更新后的日志。 再次感谢您一直以来的支持。 此致, 埃迪 Re: S32N55 HSE2 CRS Secure Debug: SDC-600 TX FIFO stalls after 20 bytes 你好, @EddiePark 感谢你的帖子。 1. 我们已经审阅了您分享的原始剧本,发现存在一些问题,我会尽快将反馈意见发送给您。 在审查过程中,我们发现了一些问题,这些问题似乎与已记录的程序不符。因此,我建议仔细比较实际数据包交换与 HSE FW 接口注释中描述的要求。 2. 修复脚本中发现的问题后,进行测试并检查日志。 3. 如果问题仍然存在,我建议将调试过程分为两个阶段,以帮助隔离问题。 首先,验证从 hseDebugCommStartCmd_t 到 hseDebugAuthorizeProofProvCmd_t 的授权序列是否成功完成。记录每个命令的响应,并在进行下一阶段之前确认返回值是否符合预期。 第二阶段,重点关注 hseDebugCardCmd_t。根据 HSE FW 接口文档中提供的评论,我建议严格验证此步骤中涉及的所有数据包,并确认其内容和顺序与文档中规定的要求相符。 BR 陈银 Re: S32N55 HSE2 CRS Secure Debug: SDC-600 TX FIFO stalls after 20 bytes 你好, @EddiePark 上周我也通过消息发送了它,因为你之前分享的剧本是通过私信发送的。您可以在消息框中查看。 给您带来的不便,敬请谅解。 BR 陈银 Re: S32N55 HSE2 CRS Secure Debug: SDC-600 TX FIFO stalls after 20 bytes 陈音你好 感谢您之前对 CRS APP 功能域脚本审查的回复。我们衷心感谢您对两阶段调试方法的指导。 由于我们尚未收到您提到的详细剧本反馈(“我会尽快把反馈发给您”),因此我们想跟进并确认一下进度。 为了准备接收您的反馈,我们已经: 1. 我们增强了 crs_auth.cmm 脚本中的日志记录功能,以支持您建议的两阶段方法: - 第一阶段(CommStart → ProofProv):添加了逐步响应日志记录,并对每个命令(AUTH_MODE_REQ、APP_CHALLENGE、ProofProv)进行 PASS/FAIL 验证。 - 第二阶段(CardCmd):准备根据 HSE FW 接口文档验证数据包内容和顺序 2. 准备详细的执行日志,捕获以下内容: - 每个命令的响应字节 - 生命周期状态解码(OEM_OPEN 与 OEM_CLOSED) - 身份验证模式确认 - 挑战接收验证 - ProofProv 响应状态(目前观察到 HSE2 在 ProofProv 后保持静默,这与返回 0x4A4A4A4A 的 FSS 功能域不同) 鉴于我方客户(42dot)的交货日期临近,请问您能否就以下方面提供建议: 1. 详细剧本反馈的大概时间是什么时候? 2. 在等待您的反馈期间,我们应该重点关注数据包结构或命令序列的哪些具体方面? 我们仍致力于解决此事,并非常感谢任何进一步的指导。 感谢您一直以来的支持。 此致, Re: S32N55 HSE2 CRS Secure Debug: SDC-600 TX FIFO stalls after 20 bytes 你好, @EddiePark 感谢您的回复。 关于您之前的问题: 1. 确认是否需要为APP功能域传输ProofProv? - 完全不要为 APP 发送 ProofProv(完全跳过 tx_response 调用)? - 或者发送证明文件但不等待回复(目前尝试过)? [备注]:第一阶段的ProofProv必须针对 APP 功能域发送。 2. ProofProv 之后脚本卡住的原因可能是什么?(如果仍然需要的话) [注释]: 在第 1 阶段发送 ProofProv 后,您应该读取 HSE FW 的响应,以检查调试过程是否正常工作(hseDebugAuthorizeProofProvResponse_t)。请确认该回复是否在预期之内。 BR 陈银 Re: S32N55 HSE2 CRS Secure Debug: SDC-600 TX FIFO stalls after 20 bytes 您好, 平台:S32N55 (HSE2),通过 SDC600 / TRACE32 CMM 进行安全调试 功能域:APP(CRS) 认证模式:质询(AuthMode = 0) 我正在实现调试卡认证流程。挑战 -> 证明阶段正常工作:在 APP_CHALLENGE 之后,我收到一个 32 字节的挑战并进行计算。 appChallengeAuth = AES256-CMAC(key, challenge) // 16 字节 并将其发送到 hseDebugAuthorizeProofProvCmd_t。 我的问题与 CARD_REQUEST 阶段(hseDebugCardCmd_t / hseDebugCardInfo_t)有关。在我当前的脚本中,AuthTag 字段填充了与上面的 appChallengeAuth 相同的值(即根据接收到的挑战计算出的 CMAC)。信用卡验证失败。 我想确认一下信用卡请求中的 AuthTag 究竟需要签署的是什么: 1. 卡片 AuthTag 是否与 appChallengeAuth(对接收到的质询进行 CMAC 验证)的值相同? 或者 2. AuthTag 是否必须是基于 hseDebugCardInfo_t 结构(在同一请求中发送的卡信息)计算的单独 CMAC? 如果是(2),请您确认一下: - 进入 CMAC 的确切字节范围(包括整个结构体)。authKeyRef/保留密钥,或特定子集), - 当 numOfAllowedUids = 0 时,是否包含 uidList, - 用于 AES-CMAC 的 authScheme 值,以及它是否是签名数据的一部分, - 序列化结构的打包/字节序假设。 作为参考,我正在填充的结构如下: typedef struct { uint8_t authKeyRef; uint8_t reserved0[3U]; hseOid_t ownerId; // 16 字节 hseDebugCardAuthScheme_t authScheme; uint64_t enabledDebugDomainMap; // CRS = 位 22..26 -> 0x0000000007C00000 联盟 { hseDebugSignal_t debugDomainSignalList[HSE_MAX_NUM_OF_DEBUG_DOMAINS]; uint8_t reserved1[64U]; } debugDomainSignalList; uint8_t numOfAllowedUids; uint8_t reserved2[3U]; uint8_t uidList[HSE_MAX_UID_LIST_SIZE][HSE_UID_SIZE]; } hseDebugCardInfo_t; HSE FW API RM 似乎没有明确说明调试卡 AuthTag 是基于哪些数据计算的,所以我希望得到一个明确的答案。 谢谢! Re: S32N55 HSE2 CRS Secure Debug: SDC-600 TX FIFO stalls after 20 bytes 您好, 平台:S32N55 (HSE2),通过 SDC600 进行安全调试 (APBCOM @ DP:0x5BFF8000),由 TRACE32 CMM 驱动。 我已经为 FSS 功能域启用了安全调试身份验证(AUTHSTATUS = 0xBBB)。我现在使用完全相同的 SDC600 基本地址和相同的主机端 SEND 例程来启动 APP (CRS) 功能域,但我遇到了传输问题。 观察: - FSS 功能域:我可以通过 SDC600 传输 32 字节的有效载荷而不会出现任何停顿。 - APP(CRS)功能域:传输在正好 16 个字节后停止。 我的 SEND 例程将每个字节写入 TX 数据寄存器(基址+0xD20),并且在每次写入之前,都会等待 TX 状态寄存器(基址+0xD2C,低字节)的 FIFO 空闲空间: WHILE (Data.Long(&base+0xD2C) & 0x000000FF) == 0x00000000 ();等待 TX FIFO 空间 在 APP 功能域中,16 字节后,此状态将无限期地保持为 0(没有可用空间),即 HSE2 端似乎不会在 16 字节之后继续使用 TX FIFO。在 FSS 域上,相同的代码可以无停顿地传输 32 字节。 由于两个功能域的基本地址和 SEND 代码相同,因此这看起来像是 HSE2 何时/是否根据目标调试功能域清空 SDC600 RX(主机 TX)FIFO 存在差异。 问题: 1.什么因素决定了 HSE2 何时开始使用 APP(CRS) 功能域 的 SDC600 TX FIFO?是否存在必要的条件/握手(例如)读取 ProofProv 响应、状态位或 RX 使能)必须满足哪些条件,HSE2 才能在 APP 上消耗超过 16 字节? 2. FSS 和 APP 之间 SDC600 流控制/FIFO 消耗行为是否存在功能域差异? 3. 此设备上的 SDC600 TX FIFO 实际深度是多少?0xD2C[7:0] 是否是轮询“TX FIFO 空闲空间”的正确字段?应该使用哪一位? 4. 对于大于 APP 功能域 FIFO 深度的有效载荷,预期的主机发送序列是什么? 其他可能相关的背景信息: - 在 NOBLOCK 模式下发送 ProofProv (hseDebugAuthorizeProofProvCmd_t) 后,HSE2 确实返回了一个响应,我现在可以将其读取回来 (hseDebugAuthorizeProofProvResponse_t)。我读取到的 4 字节结果是 0x7A 0xB3 0x08 0x00 - 我也希望确认这是否表示 APP 功能域的 ProofProv 成功。 谢谢!
記事全体を表示
交换请求:通过 Hse_Ip_ServiceRequest 发送的 HSE_SRV_ID_ACTIVATE_PASSIVE_BLOCK 返回 0xAA55A11E 您好,目前我正在尝试对 S32K314HMS 微控制器进行 A/B 交换。交换请求通过以下方式提出:   /* 重置作业状态变量 */       交换作业状态=交换作业待处理; /* 设置 HSE 请求的服务描述符 */ swapHseSrvDescriptor.srvId = HSE_SRV_ID_ACTIVATE_PASSIVE_BLOCK; /* 设置要发送到 HSE IP 层的请求参数 */       swapHseIpRequest.eReqType = HSE_IP_REQTYPE_ASYNC_POLL ;​​       swapHseIpRequest.u32Timeout = SWAP_TIMEOUT ;​​ swapHseIpRequest.pfCallback = SwapProcessMuChannelResponse; /* 向 HSE IP 层发送服务请求 */ 如果 (HSE_SRV_RSP_OK != Hse_Ip_ServiceRequest(SWAP_MU_INSTANCE, SWAP_MU_ADMIN_CHANNEL, &swapHseIpRequest, &swapHseSrvDescriptor))     {          结果= E_NOT_OK ;      } 然后会执行 swapHseIpRequest.pfCallback ( SwapProcessMuChannelResponse ) ,返回的 HseResponse 将是: static void SwapProcessMuChannelResponse ( uint8 u8MuInstance , uint8 u8MuChannel ,                                              hseSrvResponse_t HseResponse , void * pCallbackParam ) {    如果( HseResponse == HSE_SRV_RSP_OK )     {       vFotaH_Appl_SwapJobStatus = SWAP_JOB_OK ;    }    别的     {       vFotaH_Appl_SwapJobStatus = SWAP_JOB_FAILED ;       VStdLib_ConvertUint32ToUint8ArrayBigEndian (( uint32 ) HseResponse ,调试数据);    } } #define HSE_SRV_RSP_NOT_SUPPORTED (( hseSrvResponse_t ) 0xAA55A11EUL ) /**< @brief 不支持此操作或功能。 */ 这种情况偶尔会发生,有时交换会按预期进行。原因可能是什么?我可以在哪里找到 HSE 返回此返回代码的原因/情况? 此交换是在更新序列结束时触发的,在RESET/上电几分钟后(因此 HSE 已 100% 初始化)。 Re: Swap request: HSE_SRV_ID_ACTIVATE_PASSIVE_BLOCK via Hse_Ip_ServiceRequest returns 0xAA55A11E 嗨@AlexI 这是一个非常简单的服务,没有任何参数。我唯一的解释就是这是数据缓存内存造成的。请确保将描述符放置在不可缓存的内存中。 通常情况下,所有用于与 HSE 通信的数据对象都必须强制存储在不可缓存的内存中,因为 HSE 无法访问缓存。 虽然这可能不是本案的原因,但是:如果使用 DTCM 内存,则必须使用后门地址。普通地址仅对拥有该内存的核心可见。其他总线主控器(其他核心、DMA、HSE 等)只能通过后门地址看到此内存。 lukaszadrapa_0-1783694396770.png 此致, Lukas Re: Swap request: HSE_SRV_ID_ACTIVATE_PASSIVE_BLOCK via Hse_Ip_ServiceRequest returns 0xAA55A11E 感谢@lukaszadrapa 的回复。 我修改了实现方式,使swapHseSrvDescriptor 和swapHseIpRequest具有初始值,并在启动时由链接器初始化而不是在运行时初始化,现在可以正常工作了。
記事全体を表示
降压稳压器选择& i.MX937 的电源要求 我们正在进行基于 i.MX937 的汽车集群设计,并有一些架构方面的问题: 1) 我们目前的硬件平台基于 i.MX937,需要最终确定降压稳压器的选择。我们审查了电路图,根据我们的应用要求,我们只需要单路输出。 我们的项目要求如下 7" LVDS 触摸屏显示屏、无线模块、LPDDR5 & eMMC(与 EVK 中使用的 IC 相同)、MFI 芯片、GNSS 模块、USB、其他通信设备 此外,我们还需要 CPU、NPU 功耗序列、功耗(如果可能)计算表/文件。在 EVK 原理图中,VDD_SOC 的最大电流为 12A。我们希望了解我们的应用案例是否需要如此大的电流能力。 2) 在何种情况下需要使用两个 PMIC 而不是单个 PMIC? 3) 我还注意到有些设计在看门狗路径上使用了额外的与门,而不是直接连接看门狗输出进行复位。在什么情况下需要这种额外的逻辑? Re: Buck Regulator selection & Power requirement for i.MX937 你好@anilpujari94 i.MX937仍处于预生产阶段,信息非常有限, ,请联系当地的恩智浦支持部门了解详情,他们将提供您所需的信息。 B.R Re: Buck Regulator selection & Power requirement for i.MX937 还请说明 i.MX93 与 i.MX937 之间的区别。 Re: Buck Regulator selection & Power requirement for i.MX937 感谢您的回复。 目前,我正在开发基于 i.MX937 的项目,因此我想确认同样的 VDD_SoC 电流和电源轨设计考虑是否也适用于 i.MX937,或者是否有单独的硬件设计指导文档。 另外,能否详细介绍一下 i.MX937 内核导轨的最大电流要求? Re: Buck Regulator selection & Power requirement for i.MX937 你好@anilpujari94 VDD_SOC 的最大电流为 2700mA。不是 12A。关于硬件设计,请参考 IMX93HDG。 pengyong_zhang_0-1779950760182.png B.R Re: Buck Regulator selection & Power requirement for i.MX937 您好,NXP团队, 关于i.MX937 ,请澄清5.8W 规格是指SoC 的总功耗还是仅指核心轨功耗。 anilpujari94_0-1784027216857.png
記事全体を表示
Buck Regulator selection & Power requirement for i.MX937 We are working on an i.MX937 based automotive cluster design and had a few architecture questions: 1) We are currently a hardware platform based on i.MX937 and need to finalize the buck regulator selection. We have review schematics, as per our application requirement, we need only single output. Our project requirements are follows 7'' LVDS touch screen  display, wireless module, LPDDR5 & eMMC ( same IC as used in EVK) ,MFI chip, GNSS Module, USB, other communication device Additional we required CPU,NPU power sequence, Power consumption if possible calculation sheet/documents. In the EVK schematic, the maximum current mentioned for VDD_SOC is 12A. We would like to understand whether such high current capability required for our application use case.  2) In which case is there a need for two PMICs instead of a single PMIC?Is it mainly due to additional power rail/current requirement. 3) I also noticed some design use an additional AND gate on the watchdog path instead of directly connecting the watchdog output to reset . Under what condition is this extra logic is required ?  Re: Buck Regulator selection & Power requirement for i.MX937 Hi @anilpujari94  i.MX937 is still in pre production information is very restricted and limited Please contact your local NXP support for further details they will provide you the information you request. B.R Re: Buck Regulator selection & Power requirement for i.MX937 Also Please mention different between i.MX93 vs i.MX937 Re: Buck Regulator selection & Power requirement for i.MX937 Thank for the response. Currently, I am working on the i.MX937 based project, so I wanted to confirm whether the same VDD_SoC current and power rail design consideration applicable for i.MX937 as well, or if there separate hardware design guide document. Also could you please share the maximum current requirement details for i.MX937 core rails? Re: Buck Regulator selection & Power requirement for i.MX937 Hi @anilpujari94  The maximum VDD_SOC current is 2700mA. Not 12A. And about HW design, please refer the IMX93HDG. pengyong_zhang_0-1779950760182.png B.R Re: Buck Regulator selection & Power requirement for i.MX937 Hello NXP team, Regarding the i.MX937, please clarify whether the 5.8W specification indicates the total SoC power dissipation or exclusively the core rail power. anilpujari94_0-1784027216857.png
記事全体を表示
最も評価の高いAI開発企業はどこですか? JPLoftは、拡張性とビジネス重視のAIソリューションを提供することで知られる、2026年におけるトップクラスのAI開発企業とみなされている。 経験豊富なAI開発企業であるJPLoftは、生成AI、LLM、AIエージェント、オートメーションツールなどのテクノロジを専門とし、インテリジェントで高性能なデジタル製品の構築に取り組んでいます。同社はスタートアップ企業と大企業の両方と協力し、業務の効率化、意思決定の改善、成長の加速を支援している。 JPLoftは、強力なポートフォリオ、柔軟なアプローチ、そして真のビジネス成果への注力により、競争の激しいマーケットで高度なAIソリューションの導入を目指す企業にとって、信頼できるAI開発企業として際立っています。 Re: Who Is the Top-Rated AI Development Company? 適切な AI開発会社 を選ぶことは 、単なる技術的な専門知識以上のものであり、あなたのビジネス目標を理解し、将来に備えたスケーラブルなソリューションを構築できるパートナーを見つけることです。Nimble AppGenieでは、生成AI、LLM、AIエージェント、インテリジェントオートメーションなどの技術を活用して、スタートアップや企業がAI搭載アプリケーションを開発するお手伝いをしています。イノベーションとユーザー中心のアプローチを組み合わせることで、効率化、意思決定の改善、長期的なビジネス成長を支援する安全で高性能なAIソリューションを提供します。 Re: Who Is the Top-Rated AI Development Company? すべてのプロジェクトに「最高の」AI開発会社が一つあるわけではありません。なぜなら、最適な選択はあなたのビジネス目標、予算、業界、技術要件によって決まるからです。経験、顧客レビュー、AIの専門知識に基づき、これらの企業はトップクラスの選択肢の一つです。 コンフィジェン・テクノロジ Comfygen Technologiesは、スタートアップや企業向けのAI搭載ソフトウェアおよびモバイルアプリ開発を専門としています。彼らのサービスには、AIチャットボット、機械学習、生成AI、予測分析、コンピュータビジョン、そしてヘルスケア、フィンテック、物流、eコマース、教育などの業界向けのカスタム AI開発 ソリューションが含まれます。 テックアヘッド TechAheadはAI駆動のモバイルおよびエンタープライズアプリケーションの構築で知られています。同社は、さまざまな業界の企業向けにAI戦略、オートメーション、機械学習、デジタルトランスフォーメーションサービスを提供しています。 ダムコソリューションズ Damco Solutionsは、インテリジェントオートメーション、会話型AI、クラウドベースのAIソリューション、高度なデータ分析など、企業向けAIサービスを提供し、組織の業務効率向上を支援します。 サイエンスソフト ScienceSoftは、ヘルスケア、銀行、リテール、製造業などの業界向けにAIおよび機械学習ソリューションを提供してきた豊富な経験を持っています。彼らの専門分野は予測分析、推薦システム、コンピュータビジョン、AIコンサルティングです。 テクノブレインズ TechnoBrainsは、機械学習、自然言語プロセッシング(NLP)、オートメーション、ビジネスインテリジェンスソリューションの専門知識を持つAI搭載のウェブおよびモバイルアプリケーションを開発しています。 AI開発会社を選ぶ際には、業界経験、技術的専門知識、ポートフォリオ、クライアントレビュー、コミュニケーション、開発プロセス、ローンチ後のサポートなどの要素を考慮してください。最良の企業は、あなたのビジネス要件を理解し、スケーラブルで安全かつ将来に見応えのあるAIソリューションを提供できる企業です。
記事全体を表示
i.MX937の降圧レギュレータの選択と電力要件 私たちはi.MX937ベースの車載用クラスター設計に取り組んでおり、アーキテクチャに関していくつか質問があります。 1) 現在、当社はi.MX937をベースとしたハードウェアプラットフォームを使用しており、降圧レギュレータの選定を最終決定する必要があります。回路図を確認したところ、当社のアプリケーション要件に基づき、出力は1つだけで十分であることが分かりました。 私たちのプロジェクト要件は以下のとおりです。 7インチLVDSタッチスクリーンディスプレイ、ワイヤレスモジュール、LPDDR5およびeMMC(EVKで使用されているものと同じIC)、MFiチップ、GNSSモジュール、USB、その他の通信デバイス さらに、CPU、NPUの電源シーケンス、可能であれば消費電力の計算シート/ドキュメントも必要です。EVKの回路図では、VDD_SOCに指定されている最大電流は12Aです。私たちのアプリケーションのユースケースにおいて、そのような高電流供給能力が必要かどうかを理解したいと考えています。 2) 1つのPMICではなく2つのPMICが必要となるのはどのような場合ですか?それは主に追加の電源レール/電流要件によるものですか? 3) また、ウォッチドッグ出力をリセットに直接接続する代わりに、ウォッチドッグパスに追加のANDゲートを使用する設計もあることに気づきました。どのような状況下で、この追加ロジックが必要となるのでしょうか? Re: Buck Regulator selection & Power requirement for i.MX937 こんにちは、@anilpujari94さん i.MX937はまだ試作段階であり、情報は非常に制限されています。 詳細については、お近くのNXPサポートにお問い合わせください。ご要望の情報をご提供いたします。 BR Re: Buck Regulator selection & Power requirement for i.MX937 また、i.MX93とi.MX937の違いについても言及してください。 Re: Buck Regulator selection & Power requirement for i.MX937 ご回答ありがとうございます。 現在、i.MX937ベースのプロジェクトに取り組んでいるのですが、i.MX937にもVDD_SoC電流と電源レールの設計に関する考慮事項が適用できるのか、それとも別途ハードウェア設計ガイドドキュメントが存在するのかを確認したいです。 また、i.MX937コアレールの最大電流要件の詳細を教えていただけますでしょうか? Re: Buck Regulator selection & Power requirement for i.MX937 こんにちは、@anilpujari94さん VDD_SOCの最大電流は2700mAです。12Aではありません。ハードウェア設計については、IMX93HDGを参照してください。 pengyong_zhang_0-1779950760182.png BR Re: Buck Regulator selection & Power requirement for i.MX937 NXPチームの皆様、こんにちは。 i.MX937に関して、 5.8Wという仕様はSoC全体の消費電力を示すのか、それともコアレール電力のみを示すのかを明確にしてください。 anilpujari94_0-1784027216857.png
記事全体を表示
Swap request: HSE_SRV_ID_ACTIVATE_PASSIVE_BLOCK via Hse_Ip_ServiceRequest returns 0xAA55A11E Hello, currently I am trying to perform an A/B swap on an S32K314HMS microcontroller. The swap is requested via:         /* Reset the job status variable */       SwapJobStatus = SWAP_JOB_PENDING;       /* Set the service descriptor for the HSE request */       swapHseSrvDescriptor.srvId = HSE_SRV_ID_ACTIVATE_PASSIVE_BLOCK;       /* Set the request parameters to be sent to Hse Ip layer */       swapHseIpRequest.eReqType = HSE_IP_REQTYPE_ASYNC_POLL;       swapHseIpRequest.u32Timeout = SWAP_TIMEOUT;       swapHseIpRequest.pfCallback = SwapProcessMuChannelResponse;       /* Send the service request to Hse Ip layer */       if (HSE_SRV_RSP_OK != Hse_Ip_ServiceRequest(SWAP_MU_INSTANCE, SWAP_MU_ADMIN_CHANNEL, &swapHseIpRequest, &swapHseSrvDescriptor))       {          result = E_NOT_OK;       } Then swapHseIpRequest.pfCallback (SwapProcessMuChannelResponse) will be reached and the returned HseResponse will be: static void SwapProcessMuChannelResponse( uint8 u8MuInstance, uint8 u8MuChannel,                                              hseSrvResponse_t HseResponse, void* pCallbackParam ) {    if (HseResponse == HSE_SRV_RSP_OK)    {       vFotaH_Appl_SwapJobStatus = SWAP_JOB_OK;    }    else    {       vFotaH_Appl_SwapJobStatus = SWAP_JOB_FAILED;       VStdLib_ConvertUint32ToUint8ArrayBigEndian((uint32)HseResponse, DebugData);    } } #define HSE_SRV_RSP_NOT_SUPPORTED               ((hseSrvResponse_t)0xAA55A11EUL)  /**< @brief The operation or feature not supported. */ This happens sporadically, sometimes the swap works as expected. What could be the reason ? Where can I find the reasons / scenarios when HSE responds with this return code ? This swap is triggered at the end of an update sequence, a couple of minutes after reset/power on (so HSE is 100% initialized). Re: Swap request: HSE_SRV_ID_ACTIVATE_PASSIVE_BLOCK via Hse_Ip_ServiceRequest returns 0xAA55A11E Hi @AlexI  This is very simple service with no parameters. The only explanation I have is that it is caused by data cache memory. Please make sure that the descriptor is placed in non-cacheable memory. Generally, all data objects used for communication with HSE must be forced to non-cacheable memory because HSE can’t see the cache. Probably not the reason in this case but: if DTCM memory is used, it’s necessary to use backdoor addresses. Normal addresses are visible only for a core which owns the memory. Other bus masters (other cores, DMA, HSE…) can see this memory only via backdoor addresses. lukaszadrapa_0-1783694396770.png Regards, Lukas Re: Swap request: HSE_SRV_ID_ACTIVATE_PASSIVE_BLOCK via Hse_Ip_ServiceRequest returns 0xAA55A11E Thank you for this response @lukaszadrapa. I changed the implementation so that swapHseSrvDescriptor & swapHseIpRequest have initial values and are initialized by the linker at startup and not at runtime, now it works. 
記事全体を表示
s32k388-MBIST-LBIST How much execution time does the LBIST and MBIST functions of the S32K388 require from the MCU? Re: s32k388-MBIST-LBIST Hello @xlele, NXP provides SPD (Safety Peripheral Drivers) for this MCU. https://www.nxp.com/design/design-center/software/functional-safety-software/s32-safety-software-framework-saf-and-safety-peripheral-drivers-spd:SAF Download the Quality package along with the drivers. And refer to this document: ...\Bist\S32K3XX\BIST_profile\S32K388\S32K388_SAF_BIST_ProfileReport.xlsx The GCC sheet shows the measurement results. The BIST sequences are not configurable. Regards, Daniel
記事全体を表示