imx6 JTAG DAP応答でランダム無効なACK(7) みなさんこんにちは、私はまだマツダのCMUをいじっているところで、すでにJTAGに接続することはできましたが、問題があります。メモリの初期化後、チップはしばらくするとJTAGコマンドに応答しなくなり、それに応じてOpenOCDが接続をリセットします。すべてを素早く済ませてEclipseからコンパイル済みのプロジェクトをダウンロードしようとすると、次のようなエラーが多数発生します。 Error: timeout waiting for DSCR bit change Error: Error waiting for InstrCompl=1 Error: Error waiting for cortex_a_exec_opcode そして、それに伴う通信途絶。imx6d.dap apcsw 1 0 コマンドで APB-AP レジスタを初期化し、wdog を無効にしてみましたが、効果はありませんでした。設定とログにアーカイブを添付しています。 i.MX6Dual Re: imx6 jtag random Invalid ACK (7) in DAP response こんにちは、 メーカーに直接確認することをお勧めします。 デバイスのデバッグができない場合は、セキュアJTAGデバッグが有効になっている可能性があります。 よろしくお願いいたします。 Re: imx6 jtag random Invalid ACK (7) in DAP response こんにちは。ヴィステオンは情報共有に積極的ではないが、マツダは…ライセンス契約書に明記されている通り、同社は自社製品のリバースエンジニアリングを一切行わない。SecureのJTAGはおそらく有効になっていません。なぜならメモリを初期化して操作できるからです。問題はopenocdか、あるいは停止状態の影響を受けない2番目のコアにあるように思われます。

您应该了解的酷湾空调功能和优势 在炎热的天气里，无论工作、放松还是睡眠，保持室内舒适都至关重要。一款小巧便携的制冷设备无需永久安装或占用宝贵空间，就能显著提升室内舒适度。Cool Cove空调旨在提供一种实用便捷的方式来提升室内舒适度，并能完美融入各种生活和工作环境。凭借其轻巧的结构、人性化的操控和时尚的外观，Cool Cove 是寻求灵活制冷解决方案人士的理想之选。 紧凑型设计，适合任何房间 Cool Cove 的一大亮点 在于其紧凑、节省空间的设计。与需要占用大量地面空间的大型制冷设备不同，Cool Cove 空调的设计使其能够轻松放置在书桌、床头柜、书架或台面上。其小巧的体积使其适用于公寓、宿舍、家庭办公室、卧室、客厅以及其他空间有限的室内场所。 Cool Cove采用流线型设计，用户无需重新布置家具或占用宝贵空间即可享受更舒适的体验。其小巧的尺寸也使其能够自然融入各种大小的室内环境。

FS26図面のソースドキュメントを請求してください。 サポートチームの皆様、   私はFS26 SBCをベースにしたソフトウェア開発に従事しています。添付の図は当社のソフトウェア開発資料に引用されていますが、元の公式文書を見つけることはできませんでした。   どのNXP FS26文書(データシート/AN/セーフティマニュアル/設計ガイド)にこの図が含まれているか、また対応する文書IDおよび図章情報の確認をご協力ください。   ご協力いただき、誠にありがとうございました。 よろしくお願いいたします。   Re: Ask for FS26 drawing source document ライさんへ ご提供いただいた文書の抜粋は、実際には弊社のFS26文書からのものではないと思われます。代わりに、FS6500/FS4500 SBCファミリのデータシートに由来しています。 新しいFS26 SBCファミリ向けのソフトウェアを開発しているなら、代わりにFS26ソフトウェアのクイックスタートガイド(AN14492)、FS26実装と動作(AN12995)、またはFS26の完全なデータシートを調べてみてください。 BRs、トーマス Re: Ask for FS26 drawing source document トーマス様、 迅速なご説明とご指導、誠にありがとうございました！ それと、もう一つデバッグに関する問題があり、ご相談させていただきたいのですが。 私たちのシステムはFS26を使ってFC7300 MCUに電源を供給しています。FS26がFS_STATES_NORMAL_FS動作状態に入った後、J-Linkを接続すると、RSTピンが連続して複数回ローにプルダウンされ、デバッガの接続が失敗します。 定期的なウォッチドッグ更新が行われる通常動作モードでは、リセットの問題は発生しません。 このマルチリセット現象の根本原因を分析し、対応するレジスタ構成やハードウェアソリューションを共有していただけますか? 改めてご支援ありがとうございます。 よろしくお願いします、 ライ Re: Ask for FS26 drawing source document こんにちは、 JlinkとはJTAGへの接続のことでしょうか？ 通常稼働しているシステムでJTAG接続時にリセットが繰り返される場合は、ウォッチドッグエラーが発生している可能性があります。 外部デバッガーがゲーム内に存在し、CPUの動作を妨害している場合、これは特に驚くべきことではない。 私たちはFS4500を使用していますが、私の記憶では、JTAGを使用する前に必ずデバッグモードを有効にしています。なぜなら、JTAG干渉中にウォッチドッグとして機能するCPU-SWスニペットが実行されていないからです。 私のささやかな理解では、デバッグモードはまさにこの目的のために作られたものだと思います。

S32K312 ISELED Hi，NXP专家 我想问一下S32K312NHT0MPAIT支持第几代ISELED？是否只支持第一代？

imx6 jtag 随机 DAP 响应中无效的 ACK (7) 大家好，我还在研究马自达的CMU，我已经能够连接到JTAG，但是遇到了一个问题。初始化内存后，芯片会在一段时间后停止响应 jtag 命令，openocd 会相应地重置连接。如果我快速完成所有操作并尝试从 Eclipse 下载编译后的项目，我会得到一堆错误信息： Error: timeout waiting for DSCR bit change Error: Error waiting for InstrCompl=1 Error: Error waiting for cortex_a_exec_opcode 以及随之而来的通讯中断。我尝试使用命令 imx6d.dap apcsw 1 0 初始化 APB-AP 寄存器并禁用 wdog，但这并没有帮助。我已附上包含配置文件和日志文件的压缩文件。 i.MX6 双核 Re: imx6 jtag random Invalid ACK (7) in DAP response 你好， 我建议您直接向制造商咨询。 如果无法调试设备，可能是启用了安全 JTAG 调试。 顺祝商祺！ Re: imx6 jtag random Invalid ACK (7) in DAP response 你好。伟世通不太愿意分享信息，但马自达却愿意……它完全没有引入对其设备的逆向工程，正如许可协议中明确规定的那样。安全 JTAG 很可能没有启用，因为我可以初始化内存并对其进行操作。在我看来，问题出在 openocd 或者第二个核心上，第二个核心不受停止状态的影响。

S32DS激活码已过期 你好， 我的 S32DS ARM 版本 2018.R1 许可证已过期。 请问您能否帮我延长一下许可证期限？ 代码如下：EB6D-13A1-B079-08B8 太感谢了。 Re: S32DS activation code expired 您好， 我也遇到同样的问题。请问您能否也帮我延长一下驾照期限？ S32 Design Studio for ARM v2018 R1 激活码： FF6A-EDA4-CDF0-7186。 谢谢！ Re: S32DS activation code expired 非常感谢彼得，它奏效了。 Re: S32DS activation code expired 你好， 你提供的代码是针对 ARMv2018 的。 S32 Design Studio_2018R1您的代码不同。 为了确保万无一失，我们已经为您延长了这两项时间。 你的新钥匙是： 3071-183A-BD61-E8C0 18C0-96C0-44BB-F8E2 顺祝商祺！ Peter  

imx6 jtag random Invalid ACK (7) in DAP response Hi everyone, I'm still picking at the mazda cmu and I've already been able to connect to jtag, but there's a problem. After initializing the memory, the chip stops responding to jtag commands after a while, and openocd resets the connection accordingly. If I do everything quickly and try to download the compiled project from eclipse, I get a bunch of: Error: timeout waiting for DSCR bit change Error: Error waiting for InstrCompl=1 Error: Error waiting for cortex_a_exec_opcode and the subsequent loss of communication. I tried initializing the APB-AP registers with the command imx6d.dap apcsw 1 0 and disabling wdog, but it didn't help. I have attached archive with my configs and log. i.MX6Dual Re: imx6 jtag random Invalid ACK (7) in DAP response Hello, I suggest you check directly with manufacturer. If you are not able to debug the device, may have secure JTAG debug enabled. Best regards. Re: imx6 jtag random Invalid ACK (7) in DAP response Hello. Visteon is not particularly willing to share information, but Mazda is... It does not introduce reverse engineering of its devices at all, as explicitly stated in the license agreement. secure jtag is most likely not enabled because I can initialize the memory and perform operations with it. it seems to me that the problem is in openocd or in the second core, which is not affected by the halt state.

Learning how to program the FRDM-MCXA153 Hello, I just received my FRDM-MCXA153 and MCU-Link Debug Probe and now I need to find resources how to program the MCX. I have found some resources on youtube that only shows on the run the example code. I'm looking for something more in detail.  Development Board Hands-On Training Re: Learning how to program the FRDM-MCXA153 Hi @joe1652  For the FRDM-MCXA153, we recommend starting with the official “Getting Started with FRDM-MCXA153” material, the board user manual, and the FRDM-MCXA153 SDK examples. The board includes an on-board MCU-Link debug probe, so you can program and debug the MCXA153 directly through the board’s debug USB connection. As a first step, we suggest importing a simple SDK example such as hello_world or gpio_led_output, building it, flashing it through MCU-Link, and then starting a debug session to set breakpoints in main(). Once that flow is working, you can move on to peripheral examples such as UART, ADC, I2C, SPI, or timers. If you still need any other material or help, please feel free to contact us.    BR Alice  

学习如何对 FRDM-MCXA153 进行编程 您好，我刚收到我的 FRDM-MCXA153 和 MCU-Link 调试探针，现在我需要找到一些关于如何对 MCX 进行编程的资源。我在 YouTube 上找到了一些资源，但它们只展示了如何运行示例代码。我需要更详细的信息。 开发板 动手实践培训 Re: Learning how to program the FRDM-MCXA153 嗨@joe1652 对于 FRDM-MCXA153，我们建议首先参考官方的“ FRDM-MCXA153 入门指南”、板用户手册和 FRDM-MCXA153 SDK 示例。该板载 MCU-Link 调试探针，因此您可以通过板载调试 USB 连接直接对 MCXA153 进行编程和调试。 作为第一步，我们建议导入一个简单的 SDK 示例，例如 hello_world 或 gpio_led_output，构建它，通过 MCU-Link 将其烧录到固件中，然后启动调试会话以在 main() 中设置断点。一旦该流程运行正常，您就可以继续学习外围设备示例，例如 UART、ADC、I2C、SPI 或定时器。 如果您还需要其他资料或帮助，请随时与我们联系。   BR 爱丽丝  

S32K312 ISELED Hi NXP expert, I'd like to ask which generation of ISELED does the S32K312NHT0MPAIT support? Does it only support the first generation?

S32DSのアクティベーションコードの有効期限が切れました こんにちは、 私のS32DS ARMバージョン2018.R1のライセンスが期限切れになりました。 免許を延長してもらえますか? コードはこちらです：EB6D-13A1-B079-08B8 本当にありがとうございます。 Re: S32DS activation code expired こんにちは、 私も同じ問題を抱えています。私の免許も延長してもらえますか? S32 Design Studio for ARM v2018 R1 アクティベーションコード： FF6A-EDA4-CDF0-7186 よろしくお願いします。 Re: S32DS activation code expired ピーターさん、どうもありがとうございました。うまくいきました。 Re: S32DS activation code expired こんにちは、 あなたが投稿したコードはARMv2018用です。 S32 Design Studio_2018R1 コードが異なります。 念のため、両方の延長を用意しています。 新しい鍵は以下のとおりです。 3071-183A-BD61-E8C0 18C0-96C0-44BB-F8E2 よろしくお願いいたします。 ピーター  

i.MX95のブートROMは、AHABコンテナの破損後、eMMC Boot0からBoot1にフォールバックしない。 こんにちは、専門家の皆様。 i.MX95では、選択したブートパーティションに無効なAHABコンテナが含まれている場合、eMMC Boot0とBoot1間の自動フェイルオーバーはBoot ROMをサポートしていますか? Boot0とBoot1の両方に同じflash.binを書き込みました。BOOT_PARTITION_ENABLE = Boot0 に設定した後、Boot0 の最初の 4 KB を破損させてしまいました (AHAB コンテナの先頭部分を破壊しました)。取締役会は次のように報告している。 Boot stage: Primary Image set: 0 Parse seco container failed -14 SPL: failed to boot from all boot devices 手動でBOOT_PARTITION_ENABLEをBoot1に切り替えると、ボードは通常通り起動します。 以前のi.MX8フォーラムの議論に基づくと、ROMは自動的にBoot1を試行するだろうと予想していました。i.MX95では、Boot0からBoot1への自動フォールバックはサポートされていますか？もしそうなら、どんな条件が引き金になるのでしょうか?そうでない場合、ブートローダーの復旧に推奨される冗長化メカニズムは何ですか？ 再現手順： フラッシュ 同じ imx-boot-imx95-19x19-verdin-sd.bin-flash_all を eMMCブート0 そして ブート1 。以下は、eMMCの2つのバンク両方に書き込むために使用したスクリプトです（添付ファイルに記載）。 両方のパーティションに同じイメージが含まれていることを確認してください。 セット：   mmc partconf 0 0 1 0   (Boot0が選択されました) Boot0の最初の4KBを破損させる：   dd if=/dev/zero of=/dev/mmcblk0boot0 bs=512 count=8 conv=fsync   リブート。 観察する：   U-Boot SPL 2025.04-g99518e6b6f20 (Feb 02 2026 - 05:52:54 +0000) SYS Boot reason: por, origin: -1, errid: -1 SYS shutdown reason: por, origin: -1, errid: -1 Normal Boot Trying to boot from MMC1 Boot stage: Primary Image set: 0, offset: 0x0 Parse seco container failed -14 Load image from MMC/SD 0x0 mmc_load_image_raw_sector: mmc block read error Error: -38 SPL: failed to boot from all boot devices ### ERROR ### Please RESET the board ###   PARTITION_CONFIGをBoot1に変更します。   mmc partconf 0 0 2 0   ボードはBoot1から正常に起動します。 要するに、以下の点について明確にしたいと思います i.MX95 Boot ROMは自動eMMC Boot0↔Boot1フェイルオーバーをサポートしていますか?それとも冗長性メカニズムはイメージセット、ソフトウェアアップデート、代替ブートデバイスなど異なる実装が期待されているのでしょうか? BR、 アルン・クマール Re: i.MX95 Boot ROM does not fall back from eMMC Boot0 to Boot1 after AHAB container corruption Zhiming_Liuさん、ありがとうございます。 i.MX95のブートROMは、どのような条件下でeMMC Boot0/Boot1のboot_stageをSecondaryに設定しますか？ BR、 アルン・クマール Re: i.MX95 Boot ROM does not fall back from eMMC Boot0 to Boot1 after AHAB container corruption こんにちは、@arun16598さん i.MX95はサポートしていますが、SPLサポートが必要です。 ご説明いただいた内容から判断すると、お使いのU-Bootのバージョンには以下のパッチが含まれていないようです。 LFU-890-1 imx: image-container: iMX95およびiMX94セカンダリブートのサポート ·nxp-imx/uboot-imx@02d75ab ·GitHub 敬具 志明

EDAC L1 and L2 cache error detection and correction on LS1043A in Kernel 6.1.22 ARM Cortex A57 and A53 L1/L2 cache error reporting  The attached patch adds error detection for A53 and A57 cores. Hardware error injection is supported on A53. Software error injection is supported on both. For hardware error injection on A53 to work, proper access to L2ACTLR_EL1, CPUACTLR_EL1 needs to be granted by EL3 firmware. This is done by making an SMC call in the driver. Failure to enable access disables hardware error injection. For error interrupt to work, another SMC call enables access to L2ECTLR_EL1. Failure to enable access disables interrupt for error reporting. CPU Memory Error Syndrome and L2 Memory Error Syndrome registers can be used for checking L1 and L2 memory errors. However, only A53 supports double-bit error injection to L1 and L2 memory. This driver uses the hardware error injection when available, but also provides a way to inject errors by software. Both A53 and A57 supports interrupt when multi-bit errors happen. To use hardware error injection and the interrupt, proper access needs to be granted in ACTLR_EL3 (and/or ACTLR_EL2) register by EL3 firmware SMC call. Correctable errors do not trigger such interrupt. This driver uses dynamic polling internal to check for errors. The more errors detected, the more frequently it polls. Combining with interrupt, this driver can detect correctable and uncorrectable errors. However, if the uncorrectable errors cause system abort exception, this driver is not able to report errors in time.  Build ATF and Kernel image with EDAC L1 and L2 cache error detection enabled in LSDK In LLDPUG_RevL6.1.22_2.0.0 Yocto build environment, please rebuild ATF as the following. $ source build_ls1043ardb/SOURCE_THIS $ bitbake qoriq-atf -c cleansstate $ bitbake qoriq-atf -c patch Please go to atf source code folder build_ls1043ardb/tmp/work/ls1043ardb-fsl-linux/qoriq-atf/2.8+AUTOINC+atf-r0/git/, please apply patch 0001-Porting-helper-functions-for-EDAC-support-based-on-L.patch. $ patch -p1 < 0001-Porting-helper-functions-for-EDAC-support-based-on-L.patch And rebuild atf image. $ bitbake qoriq-atf Please rebuild Linux Kernel with the following commands. $ source build_ls1043ardb/SOURCE_THIS $ bitbake virtual/kernel -c cleansstate $ bitbake virtual/kernel -c patch Please go to Linux Kernel source code folder build_ls1043ardb/tmp/work/ls1043ardb-fsl-linux/linux-qoriq/6.1.y+gitAUTOINC+66e442bc7f-r0/git/ to apply patch 0001-drivers-edac-Add-L1-and-L2-error-detection-for-A53-a.patch. $ patch -p1 < 0001-drivers-edac-Add-L1-and-L2-error-detection-for-A53-a.patch $ bitbake virtual/kernel -c menuconfig $ bitbake virtual/kernel L1/L2 cache error detection and correction EDAC feature verification root@localhost:~# dmesg | grep edac [ 3.478641] EDAC DEVICE0: Giving out device to module edac-a53 controller cortex_edac_l1_l2: DEV edac-a53 (POLLED) root@localhost:~# echo 1 > /sys/devices/system/edac/cpu_cache/l1_ue_sw_inject root@localhost:~# [ 74.784912] EDAC DEVICE0: UE: cortex_edac_l1_l2 instance: cpu_cache0 block: L1 count: 1 'Fatal error(s) on CPU 0 [ 74.784912] ' root@localhost:~# echo 1 > /sys/devices/system/edac/cpu_cache/l1_ue_hw_inject [ 83.429371] EDAC DEVICE0: UE: cortex_edac_l1_l2 instance: cpu_cache0 block: L1 count: 1 'Fatal error(s) on CPU 3 [ 83.429371] ' root@localhost:~# echo 1 > /sys/devices/system/edac/cpu_cache/l2_ue_sw_inject root@localhost:~# echo 1 > /sys/devices/system/edac/cpu_cache/l2_ue_hw_inject [ 106.985393] EDAC DEVICE0: UE: cortex_edac_l1_l2 instance: cpu_cache0 block: L2 count: 1 'Fatal error(s) on CPU 0 [ 106.985393] ' [ 106.997164] EDAC DEVICE0: UE: cortex_edac_l1_l2 instance: cpu_cache0 block: L2 count: 1 'Fatal error(s) on CPU 1 [ 106.997164] ' root@localhost:~# [ 115.232986] EDAC DEVICE0: UE: cortex_edac_l1_l2 instance: cpu_cache0 block: L2 count: 1 'Fatal error(s) on CPU 0 [ 115.232986] ' root@localhost:~# dmesg | grep EDAC [ 1.638675] EDAC MC: Ver: 3.0.0 [ 3.478641] EDAC DEVICE0: Giving out device to module edac-a53 controller cortex_edac_l1_l2: DEV edac-a53 (POLLED) [ 74.784840] EDAC cortex_edac_l1_l2: CPU 0 L1-I Tag RAM error(s) detected [ 74.784869] EDAC cortex_edac_l1_l2: CPU 0 L1 fatal error(s) detected (0x8000000080000000) [ 74.784912] EDAC DEVICE0: UE: cortex_edac_l1_l2 instance: cpu_cache0 block: L1 count: 1 'Fatal error(s) on CPU 0 [ 83.429298] EDAC cortex_edac_l1_l2: CPU 3 L1-D Data RAM error(s) detected [ 83.429329] EDAC cortex_edac_l1_l2: CPU 3 L1 fatal error(s) detected (0x8000000089100010) [ 83.429371] EDAC DEVICE0: UE: cortex_edac_l1_l2 instance: cpu_cache0 block: L1 count: 1 'Fatal error(s) on CPU 3 [ 106.985331] EDAC cortex_edac_l1_l2: CPU 0 L2 fatal error(s) detected (0x80000000910dc138) [ 106.985349] EDAC cortex_edac_l1_l2: CPU 1 L2 fatal error(s) detected (0x8000000080000000) [ 106.985393] EDAC DEVICE0: UE: cortex_edac_l1_l2 instance: cpu_cache0 block: L2 count: 1 'Fatal error(s) on CPU 0 [ 106.997164] EDAC DEVICE0: UE: cortex_edac_l1_l2 instance: cpu_cache0 block: L2 count: 1 'Fatal error(s) on CPU 1 [ 115.232936] EDAC cortex_edac_l1_l2: CPU 0 L2 fatal error(s) detected (0x80000000910c0598) [ 115.232986] EDAC DEVICE0: UE: cortex_edac_l1_l2 instance: cpu_cache0 block: L2 count: 1 'Fatal error(s) on CPU 0 QorIQ LS1 Devices

S32G274 裸机代码 我想在 S32G274 开发板上使用裸机程序，包括用于启动 A53 处理器、LINFlexD 串口和以太网等模块的裸机驱动程序。我希望它能够开箱即用。S32DS 生成的驱动程序仅包含处理器启动功能。 我尝试自己实现 LINFlexD 串口（启用引脚、启用时钟、初始化串口接口），但我不太清楚如何正确处理时钟启用。 我希望您能提供一个可以直接在 S32DS 中编译的现成裸机程序。 Re: S32G274 baremetal code 你好， @Tatu_dd 感谢你的帖子。 1. NXP针对S32G274A的软件赋能策略主要将A53内核定位为Linux 电路板支持包。运行环境，而非裸机开发环境。S32 Design Studio 3.6.8中针对A53内核的示例代码特意限制为启动代码，因为其预期用途是在这些内核上运行完整的Linux发行版。 2. 对于裸机A53开发，目前公开的参考代码不多，只有一个演示版本，但它并非纯粹的A53裸机代码，而是一个异构实现。 因此，您可能需要根据自身需求实现或移植现有的 Linux 驱动程序或 RTD 驱动程序，很抱歉，NXP 没有提供任何直接的正式示例/软件版本。 BR 陈银

S32K1XX用MBDT なぜこの設定がメッセージの送信を妨げているのか説明していただけますか?追加モジュールは必要ですか？

熱狂期 TEM説明S32 Design Studio for ARM v2018 注文番号S32-DS-ARM_v2018_169264627 EBF4-DE52-80C0-FD65は、承認された有効期限を延長することができますか? Re: 激活码过期 こんにちは、 お客様のS32DSライセンスが延長されました。

S32G274 baremetal code I want to use a bare-metal program on the S32G274 development board, including bare-metal drivers for modules such as powering up the A53 processor, LINFlexD serial port, and Ethernet. I would like it to run successfully right out of the box. The drivers generated by S32DS only include processor power-up functionality. I have attempted to implement the LINFlexD serial port myself (enabling pins, enabling clocks, initializing the serial interface), but I'm unclear about how to properly handle clock enablement. I hope you can provide me with a ready-to-use bare-metal program that can be directly compiled in S32DS. Re: S32G274 baremetal code Hello, @Tatu_dd  Thanks for your post. 1. NXP's software enablement strategy for S32G274A positions the A53 cores primarily for Linux BSP operation rather than bare-metal development. The S32 Design Studio 3.6.8 examples for A53 cores are intentionally limited to boot/startup code, as the intended use case involves running a full Linux distribution on these cores. 2. For bare-metal A53 development, there are not much reference code released, there is only a demo existed, but it is not pure bare metal code on A53, but a heterogenous implementation instead As a result, you may have to implement or port the existing Linux driver or RTD driver according to your requirement, sorry that there is no directly formal examples/software releases provisioned by NXP.   BR Chenyin

MBDT FOR S32K1XX 请问为什么这种配置会导致消息无法成功发送？是否需要其他模块？

激活码过渡 项目描述S32 Design Studio for ARM v2018 订单号S32-DS-ARM_v2018_169264627 您能帮我延长许可证的有效吗？激活码EBF4-DE52-80C0-FD65非常感谢。 Re: 激活码过期 你好， 您的S32DS许可证已延期。

激活码过期 tem DescriptionS32 Design Studio for ARM v2018 Order NumberS32-DS-ARM_v2018_169264627 您能帮我延长许可证的有效期吗？ 激活码EBF4-DE52-80C0-FD65 非常感谢。 Re: 激活码过期 Hi,  your S32DS license has been extended.