How to Configure Clock for 24 bit 48 Khz I2s transfer in lpc55s69-evk As per the calculation the BCLK frequency  required is 2304000Hz. I seem to be getting the FXCOMCLK7 clkin(23.04Mhz) as a multiple of BCLK required. But MCLK also has to be multiple of BCLK. But MCLK seem to be not using the fractional clock divider output. Please share some inputs to configure the clock correctly Re: How to Configure Clock for 24 bit 48 Khz I2s transfer in lpc55s69-evk The noise sound issue is resolved after updating the Dma input buffer to the I2S. I was using same address as DMA source address. Updated it to a ring buffer as in SDK example to resolve the issue. Thanks Re: How to Configure Clock for 24 bit 48 Khz I2s transfer in lpc55s69-evk 2 channels. I think I am able to generate the clocks properly. MCLK is 46.08 Mhz, Bclk is 2.304 Mhz(Verified with DSO). Audio is playing with small noise in the output sound. Could you share some inputs to debug. Do we need to update any setting for the codec when we update the the sampling rate to 48 khz in 24 bit mode. I have used sdk example lpcxpresso55s69_dev_audio_speaker_freertos as reference Re: How to Configure Clock for 24 bit 48 Khz I2s transfer in lpc55s69-evk Hello @dawnpaul100  Please tell me how many channels does your I2S have? BR Alice

"cpufreq-info" command not working in imx93 Based custom board in yocto scarthgap 6.6.36 When i run "cpufreq-info" command on yocto , i got the below error. Below i have add what are the configurations are enbaled in defconfig CONFIG_CPUSETS=y CONFIG_CGROUP_CPUACCT=y CONFIG_ARM_PSCI_CPUIDLE=y CONFIG_CPU_FREQ=y CONFIG_CPU_FREQ_STAT=y CONFIG_CPU_FREQ_DEFAULT_GOV_ONDEMAND=y CONFIG_CPU_FREQ_GOV_POWERSAVE=y CONFIG_CPU_FREQ_GOV_USERSPACE=y CONFIG_CPU_FREQ_GOV_CONSERVATIVE=y CONFIG_CPU_FREQ_GOV_SCHEDUTIL=y CONFIG_CPUFREQ_DT=y CONFIG_ACPI_CPPC_CPUFREQ=m CONFIG_ARM_SCPI_CPUFREQ=y CONFIG_ARM_IMX_CPUFREQ_DT=y CONFIG_ARM_SCMI_CPUFREQ=y CONFIG_QORIQ_CPUFREQ=y CONFIG_CPU_THERMAL=y CONFIG_LEDS_TRIGGER_CPU=y CONFIG_CORESIGHT_CPU_DEBUG=m Please suggest me any fixes? Linux Yocto Project Re: "cpufreq-info" command not working in imx93 Based custom board in yocto scarthgap 6.6. thanks for the help Re: "cpufreq-info" command not working in imx93 Based custom board in yocto scarthgap 6.6. Hi @arun_mozhi_thevan! Unfortunately in general in i.MX93 the Cpu frecuency is managed by lpm (Low power Module) and we use the lpm driver in iMX93 and is the reason that we obtain the error using that command. You can use the mhz command instead. Best Regards! Chavira Re: "cpufreq-info" command not working in imx93 Based custom board in yocto scarthgap 6.6. Hi , i could not able to find  mode directory ls /sys/devices/platform/imx93-lpm/ driver_override of_node/ subsystem/ uevent modalias power/ supplier:platform:44450000.clock-controller/ waiting_for_supplier Please suggest me any fix ? Re: "cpufreq-info" command not working in imx93 Based custom board in yocto scarthgap 6.6. Hi @Chavira  Why we could not able to use cpufreq-info command on imx93 custom board ? Re: "cpufreq-info" command not working in imx93 Based custom board in yocto scarthgap 6.6. Hi @arun_mozhi_thevan! Thank you for contacting NXP Support! Try with the command mhz. The result should be the next: Best Regards! Chavira

Questions about the internal SRAM of S32G Hi， I recently tested the bootloader to boot multi-core programs and found that the bootloader will move the complete bin file of each M7 core from QSPI to internal SRAM and then execute it. However, I noticed that the internal SRAM of S32G2 is only 8M, and the space allocated to each M7 core in LD is about 1M. Question: If my M7 core program is very large, such as 10M, how should I operate it? thanks， Re: Questions about the internal SRAM of S32G Hi chenyi,     As we know, if multi-core is enabled, it takes a long time for A-core to boot Linux. During the startup of Core A, if Core M collects 100MB of data that requires saving, how should this be handled?      I'm having this problem right now.S32G QSPI issue - NXP Community Re: Questions about the internal SRAM of S32G Hello, @youke  Thanks for your reply. In common,  the 8M of SRAM should be bigger enough to run a M7 application, I suggest checking the code to reduce the size. Regarding to XIP, yes, it is theoretically supported,  but there are no example or some documentations about XIP on S32G. It's not easy and not common to implement XIP from NOR flash on S32G,  the S32G didn't have internal nor flash, so the cpu can not directly access the nor flash. you could use a bootloader to initialize the QSPI controller and DDR controller at first and then let cpu to execute the application stored in Qflash or DDR on running time. I hope it will help.  BR Chenyin Re: Questions about the internal SRAM of S32G hi, 已解决: S32G2xx M7 execute code from external flash ? - NXP Community I saw this document introducing an XIP(eXecute-In-Place) mechanism that can execute code from external flash. Do you have any relevant materials or demos? thanks Re: Questions about the internal SRAM of S32G Hello, @youke  Thanks for you reply. As per my understanding, there is not formal sample/document regarding to this topic, you may reference the ddr init code from A53 side if willing to initialize the DDR for M7 side. Sorry for your inconvenience. BR Chenyin Re: Questions about the internal SRAM of S32G hi， Do you have any relevant demos or materials within NXP? thanks Re: Questions about the internal SRAM of S32G Hello, @youke  Thanks for your reply. Yes, I think both method may work for your situation, but as far as I know , most customers do not use DDR from M core side, it is  one option to solve your specific case. BR Chenyin Re: Questions about the internal SRAM of S32G Hi， What do you mean, if the M core wants to execute a large image, there are two options: 1. M7 first transfers a portion of the code to the internal SRAM for initializing DDR. After initializing DDR, the complete code is transferred to DDR for execution; 2. The M7 core waits first, and after the A core initializes the DDR, it moves the M7 core image to the DDR and executes it; Is that so? Re: Questions about the internal SRAM of S32G Hello, @youke  Thank for the reply. If the large size image is indeed caused by code(for example, large libs linked) and cannot be resized via linker file, then it cannot be directly loaded to the SRAM to run.  if so, I think you may have to initialize the DDR for running the code. But, unlike A53 side, the DDR is not by default enabled from sample code/bootloader from M7 side. BR Chenyin Re: Questions about the internal SRAM of S32G hi, Thank you for your reply Because I have written too much code, the compiled file is very large. Based on your answer, S32G2 does not support M7 core images exceeding 8MB because they cannot be copied to internal SRAM for execution. Is that correct? Re: Questions about the internal SRAM of S32G Hello, @youke  Thanks for your reply. I am not sure why your images are so large, since they have been far larger than the 8M ram size(24 M in total). One possible method is to check the linker file, for example,  edit it to make it to 1-2M size each. Then re-build 3 images, note that do not overlap the address of each other. If the big size of image is because multi-libs linked(large sized libs), then edit the linker file may not work for the case from my understanding. BR Chenyin Re: Questions about the internal SRAM of S32G Hi， We will use three M7 cores to run separate programs here, with each core having an image size of approximately 8M, totaling 24M, Because the internal SRAM of S32G2 is only 8MB, how should I plan the LD file thanks, Re: Questions about the internal SRAM of S32G Hello, @youke  Thanks for your post. In common, the actual size of the M7 image would not be that so big, if so, I suggest modify the linker file to change the address range of each part, thus resize the image.  BR Chenyin

Question about memory map of DDR on both M7 and A53 core Hello Community, I tried to initialize DDR on M7 core and will use DDR memory on both M7 and A53 core in S32G274A soc. But I am little confused about the memory map. According to the memory map file attached into S32G2RM (below picture), the DDR address on M7 core is mapped to 0x6000.0000 to 0xDFFF.FFFF in case of 2GB size DDR. Is it correct? In addition to this, if A53 core will not initialize DDR, then what is the address range of DDR in A53 side?  0x8000.0000 ~ 0xFFFF.FFFF or 0x6000.0000 ~ 0xDFFFF.FFFF(same as M7 core)? Thanks, Harry  Re: Question about memory map of DDR on both M7 and A53 core Hello, @harry_choi  Thanks for your update. From my understanding,  it is correct for your address map. the address you mentioned would be 0x80000000. BR Chenyin Re: Question about memory map of DDR on both M7 and A53 core Hello Chenyin, Per my understanding,  If M7_0 core writes the data '0x12345678' on DDR address 0x60000000, then which address has the data '0x12345678' on A53 core side?  Is below address map correct ? M7_0 DDR address    <-->  A53 DDR address ----------------------------------------------------- 0x6000.0000 ~ 0x7FFF.FFFF <-> 0x8000.0000 ~ 0x9FFFF.FFFF 0x8000.0000 ~ 0x9FFF.FFFF <-> 0xA000.0000 ~ 0xBFFFF.FFFF 0xA000.0000 ~ 0xBFFF.FFFF <-> 0xC000.0000 ~ 0xDFFFF.FFFF 0xC000.0000 ~ 0xDFFF.FFFF <-> 0xE000.0000 ~ 0xFFFFF.FFFF Thanks, Harry Re: Question about memory map of DDR on both M7 and A53 core Hello, @harry_choi  Thanks for the reply. Yes, if the DDR is initialized by the M7, then it do not need to re-initialized from A53 side. BR Chenyin Re: Question about memory map of DDR on both M7 and A53 core Hello Chenyin, Thanks for your reply. Your answer is valid even though there is no DDR initialization on A53 side, correct? I will check on A53 core side why A53 BL cannot read or write correctly on 0xFF000000 address more. BR, Harry Re: Question about memory map of DDR on both M7 and A53 core Hello, @harry_choi  Thanks for your post. From my understanding, from A53 view, it could be started from 0x80000000, not 0x60000000. BR Chenyin

LIN example not working for s32k344 I am working on LIN configuration for s32k344 in S32DS. I have took the example Lin_Ip_FrameTransfer_S32K344 from S32K3 RTD AUTOSAR 4.4 2.0.0 D2203 Example projects for S32K344 in S32DS 3.4. The code is building fine with 0 errors but ain't getting the output in Saleae Logic Analyzer. I haven't done any changes to the configurational settings in s32ds, just updated the code and flashed it into the S32k344 using PEMicro Debugger. Also cahnges from 257 to 172 package. What changes are to be made to get the data frame in the Logic analyzer. I'll attach the configuration in Logic analyzer too. Hoping a reply and thanks in advance. Regards,  Vinith Ramarapu. S32K344-WB S32K3X4EVB-T172 #lin-protocol @nxp @nxpcommunity  Re: LIN example not working for s32k344 Hi, this connect master pull-up resistor/reverse diode. LIN uses an open-drain line, so it needs to be pulled up to get a valid high-level voltage. BR, Petr Re: LIN example not working for s32k344 It's working fine. Thank you community. The only thing I missed is that I haven't connected either of the jumpers (J20 and J24). May I know why they should be shorted or used a jumper? I haven't seen anything like that specified anywhere in manuals or example description. Anyways it's working. Re: LIN example not working for s32k344 Hi, this is a simple application which shows a communication between a Lin Master and a Lin Slave of both Lpuart Ip and Flexio Ip. As example does communication between LIN Master/Slave on the board, you should connect J23.7 to J23.8 and place either J20 or J24 jumper. Then 2 LIN frames should be visible on this LIN bus connection after example running. This is what you should get Note in example just 2 frames are sent and then main function is leaved. You can try to add some endless while so frame will be sent still. BR, Petr    

K314 链接器文件 您好，我正在寻找 K314 的最新链接器文件。我尝试使用 S32 设计工作室的一个，但它似乎过时了（未列出 SW 版本）。提前致谢 回复：K314 链接器文件 问题解决了，谢谢！ 回复：K314 链接器文件 你好@Senlent ，我正在使用 RTD 版本 4.0.0

The compilation of the "Etpu_Pwm_Ip_Example_S32K396" example program reports an error When I used the ETPU example program of S32K396, there were compilation problems. It indicated that the files "Clock_Ip_Types.h", "Clock_Ip_Cfg.h", "Clock_Ip.h", "Etpu_Ip_Cfg.h", "Etpu_Ip_Types.h", and "Etpu_Ipw_Cfg.h" were missing. The integrated environment I use is S32DS version 3.5. I have installed the SDK, RTD, and ETPU SW. The software configuration is shown as follows in the figure. Re: The compilation of the "Etpu_Pwm_Ip_Example_S32K396" example program reports an error Hi .@VaneB,      Is there a manual for programming the eTPU of the S32K396 using C language, or what tools are used for eTPU development? I have noticed that eTPU has some function sets, including the implementation of a resolver, but this part is already compiled into binary code. If eTPU can only use these function sets, are there corresponding examples or documentation available? Re: The compilation of the "Etpu_Pwm_Ip_Example_S32K396" example program reports an error Hi @qingwang_a  Since the S32K396 devices have only recently been released to the mass market, the example codes available are those provided in the S32K3 Standard Software and the S32K3 Reference Software. Re: The compilation of the "Etpu_Pwm_Ip_Example_S32K396" example program reports an error Thank you for your reply. I would like to use the S32K396 for resolver decoding. Do you have any examples from DS or EB? Re: The compilation of the "Etpu_Pwm_Ip_Example_S32K396" example program reports an error Hi @qingwang_a  Sorry for the inconvenience. This issue has already been reported to the relevant team and is expected to be resolved in future software releases. Also, there is a note in the software release notes mentioning that PWM ETPU supports only EB driver example. BR, VaneB

写入fip、kernal、rootfs到S32G的emmc 当我使用 s32g399ardb3 时，我可以将 fip、Image、dtb 和 rootfs 写入 SD 并成功启动。但我想将它们写入 emmc。我该怎么办？在规范中，我只找到如何将 fip 或整个 yocto 图像写入 emmc，而不是单独写入。谢谢。 回复：将fip、kernal、rootfs写入S32G的emmc 谢谢你的提问 有关 BSP UM 的可用信息，请参阅第 4.1.3 节介绍了将fip和整个二进制文件写入mmc的方法。 对于单独的kenel，dts和rootfs，UM中没有正式的描述，在我看来，您可以按照以下方式尝试。 首先按照 UM 中介绍的方式将整个预先构建的图像刷入 MMC。 通过 QSPI 闪存将开发板启动到 Linux，然后将 mmc 挂载到 rootfs，应该存在两个分区，将您自己的内核/dts 复制到分区 1。 清理分区2的内容，复制您的特定fsl-image-auto-s32xxxx.tar.gz（可以您将需要将 Ubuntu 16.04 中的 rootfs 复制到分区 2，然后在那里解压，最后您将获得部署自己的 rootfs。 最后，通过 MMC 启动开发板。 希望有帮助。 顺祝商祺！ 陈银

LPC55S28の55ピンにはPWM機能がありますか? 現在、RGB LEDを制御するために3つのPWM信号が必要です。LPC55S28の53、55、58ピンはPWM出力信号ピンとして選択されています。この方法は実現可能ですか? Re:LPC55S28の55ピンにはPWM機能がありますか? こんにちは、ジュンさん。 今、私はPWM信号としてピン60(CTIMER0_MATCH0)でオンにし、次にピン55でGPIO出力と同期して、3つのPWMチャネルを同時に使用できるようにしようとしています。他の 2 つの 53 ピン (CTIMER0_MATCH1) と 58 ピン (CTIMER0_MATCH2) は、55 ピンの GPIO 出力に影響しますか?これが私のコードです ボイドctimer0_init(ボイド) { ctimer_config_t設定。 uint32_t srcClock_Hz; CLOCK_AttachClk(kFRO_HF_to_CTIMER0); srcClock_Hz = CTIMER0_CLK_FREQ; CTIMER_GetDefaultConfig(&config); timerClock = srcClock_Hz / (config.prescale + 1); CTIMER_Init(CTIMER0, &config); CTIMER_RegisterCallBack(CTIMER0, &ctimer_callback[0], kCTIMER_SingleCallback);kCTIMER_MultipleCallback kCTIMER_SingleCallback /* 2Khz PWM信号のPWM周期一致値とパルス幅一致値を取得 */ CTIMER_GetPwmPeriodValue(PWM_FRQ、デューティサイクル、タイマークロック); CTIMER_SetupPwmPeriod(CTIMER0、CTIMER0_MAT0_PWM_PERIOD_CHANNEL、CTIMER0_MAT0_OUT、g_pwmPeriod、g_pulsePeriod、真); CTIMER_SetupPwmPeriod(CTIMER0, CTIMER0_MAT0_PWM_PERIOD_CHANNEL, CTIMER0_MAT1_OUT, g_pwmPeriod, g_pulsePeriod, 真); CTIMER_SetupPwmPeriod(CTIMER0, CTIMER0_MAT0_PWM_PERIOD_CHANNEL, CTIMER0_MAT2_OUT, g_pwmPeriod, g_pulsePeriod, true); pwm_set_duty(global_bright_rgb); CTIMER_StartTimer(CTIMER0); } if (CTIMER_GetOutputMatchStatus(CTIMER0, CTIMER0_MAT0_OUT)) { bsp_led_off(LED_B); } 然も無くば { bsp_led_on(LED_B); } ボイドpwm_match_callback(uint32_tフラグ) { (void)フラグ; もし (times_ms >0) { times_ms--; } } 感謝！ Re:LPC55S28の55ピンにはPWM機能がありますか? こんにちは、ジュン これでPCBAが完成しました。53PIN(ctimer0_match1)を使用して55PINを制御し、GPIO出力を通じて出力PWM波形をシミュレートできますか?ハードウェアを変更せずにPWM制御を行う他の方法はありますか? 感謝！ Re:LPC55S28の55ピンにはPWM機能がありますか? こんにちは、ジュンさん。 LPC55S28JBD64のマイコンパッケージを使用しています。 感謝！

EQOS を使用した IMX8MP シングルイーサネット eqos ethernetは、単一のイーサネットではご利用いただけません。 私たちのボードは、imx8mp-evkをベースにしたカスタムボードです。 eqos シングルイーサネット上の imx8mp-evk とは異なるカスタムボード。 私の理解では、fecを使用する必要がない場合は、status = "disabled"を設定するだけです。imx8mp-evk.dts で。 問題は、fecを無効にしてeqosポートのみを使用したときに、「EQOS_DMA_MODE_SWR stuckFAILED:-110」というエラーが表示された場合です。 しかし、fec status = "okay";私たちのボードにFEC PHYチップがなくても、ケースは問題ありませんでした。 その理由を教えてください。 私は何かが間違っていますか? &fec { pinctrl-names = "default"; pinctrl-0 = <&pinctrl_fec>; phy-mode = "rgmii-id"; phy-handle = <&ethphy1>; fsl,magic-packet; // status = "okay"; status = "disabled"; //Not use mdio { #address-cells = <1>; #size-cells = <0>; ethphy1: ethernet-phy@1 { compatible = "ethernet-phy-ieee802.3-c22"; reg = <1>; eee-broken-1000t; }; }; }; uboot ログ Uブート 2022.04-dirty(2024年7月26日 - 10:20:19 +0900) CPU: i.MX8MP[6] rev1.1 1800 MHz (1200 MHzで動作) CPU:商用温度グレード(0C〜95C)、45°C リセット原因: POR モデル:NXP i.MX 8M Plusベースのカスタムボード DRAM: 4 GiB コア:81デバイス、24uclass、デバイスツリー:セパレート MMC:FSL_SDHC:0 どこからともなく環境を読み込んでいます...わかりました [*]-Video Link 0が出力デバイスが見つかりません プローブ ビデオ デバイスが失敗しました、RET -19 [0] 液晶controller@32e80000、ビデオ 出力デバイスが見つからない プローブ ビデオ デバイスが失敗しました、RET -19 で:シリアル アウト:シリアル エラー:シリアル SEC0: RNG がインスタンス化されました ビルド情報: - ATF 8dbe286 (英語版) MMC デバイス 1 が見つかりません スロット 1 に MMC デバイスがない USBブートを検出します。fastbootモードに入ります! 網： 警告:ランダムなMACアドレスを使用するethernet@30bf0000(eth1)-0a:ad:b2:b1:75:bd eth1: ethernet@30bf0000 [プライム] ファストブーツ:ノーマル mfgtoolsのUSBからの起動 警告 - mfgtools のデフォルト環境を使用してください 、デフォルト環境を使用 Run bootcmd_mfg: run mfgtool_args;iminfo ${initrd_addr}の場合;次に、テスト ${tee} = はいの場合。それからbootm ${tee_addr} ${initrd_addr} ${fdt_addr};そうでなければ、ブーティ ${loadaddr} ${initrd_addr} ${fdt_addr};fi;else echo "fastboot を実行してください...";ファストブート 0;fi; 自動起動を停止するには、任意のキーを押します:0 ## 43800000 で画像を確認しています ... 画像形式不明! fastboot を実行し... u-boot = >環境変数セットipaddr 192.168.xx.xx u-boot = > env set netmask 255.255.0.0 u-boot = > ping 192.168.xx.xx スタックEQOS_DMA_MODE_SWR失敗: -110 Re: eqos を使用した imx8mp シングルイーサネット はい、dts の処理は変更されています。lf_では、NXP ubootを使用しているようです。私はメインラインにいます。とにかく、私の構成にはCONFIG_FEC_MXC = yが設定されておらず、dtsで有効になっていません。しかし、まあ、あなたは解決策を見つけます、それは大丈夫です!よろしくお願いします、そしてさらに頑張ってください。 Re: eqos を使用した imx8mp シングルイーサネット lf_v2024.04 U-Boot の場合、FEC ステータス設定については lf_v2022.04 の結果とそれほど変わりません。 まだ set fes status="okay" が必要です。 ご助言ありがとうございます。 Re: eqos を使用した imx8mp シングルイーサネット 私はu-bootブランチlf_v2022.04(デフォルト)を使用しました。 lf_v2024.04を使ってみます。 lf_v2024.04 DTSファイルはlf_v2022.04 DTSファイルと大きく異なります。 後でfec "status = disabled"を設定しようとすると、後で報告します。 Re: eqos を使用した imx8mp シングルイーサネット そのFECインターフェースを有効にする必要がないことは確かです。しかし、そのためには、少なくともこの古い2204バージョンでは、ボードファイルを変更する必要があります。これのinitは、実際の理由もなくそこに結合されていることを読むことができます。どのubootバージョン(メインライン、nxp、バージョン)を使用していますか?新しいものを選ぶ方が良いです、qosドライバーには多くの変更があります...しかし、このトリックがあなたの問題を解決するなら、それも大丈夫です。 Re: eqos を使用した imx8mp シングルイーサネット s_arendtさん、 ユースケースがない場合から理由を教えてください。 私は、そのエラーもfecが無効にされていることから来ていると思います。 したがって、fec set status = "okay"が必要です。FECを使用しなくても。 しかし、私たちのカスタムボードであるこれらのFECポートは接続されていないため、pinctrlの世話をする必要があります。 これらのポートがfecポートに対してアクティブになると、入力端子によるトラブルが発生する場合があります。 そこで、pinctrl-0を使用せずに以下の簡単な設定を行うことにしました。   // Dummy settings for activate eqos &fec { pinctrl-names = "default"; phy-mode = "rgmii-id"; status = "okay"; }; この場合、U-Boot Pingは次のように言いました。(FEC1のPHYを取得できませんでした:addr 1) u-boot = > ping 192.168.xx.xx FEC1 の PHY を取得できませんでした: addr 1 ethernet@30bf0000 PHY 自動ネゴシエーションが完了するのを待っています.......完成です ethernet@30bf0000デバイスの使用 ホスト 192.168.xx.xx は動作しています Re: eqos を使用した imx8mp シングルイーサネット 古いバージョンのUbootとEQOSにはいくつかの問題があります。開発者がそれを単一のイーサネットとして機能させるのは、単にユースケースがなかったのだと思います。新しいUbootバージョンをチェックアウトするのが最善です。そこでは物事が良くなります。また、ubootメーリングリストにアドレスを設定することもできます。

imx8mp single ethernet using eqos We cannot use eqos ethernet at singe ethernet. Our board is custom board base on imx8mp-evk. Custom board  different from imx8mp-evk on eqos single ethernet. My understanding is if we don't need to use fec, we just set status = "disabled"; in  imx8mp-evk.dts. The problem is if when I set fec disabled only use eqos port, Igot error "EQOS_DMA_MODE_SWR stuckFAILED: -110". But fec status = "okay"; case was fine even if our board don't have fec phy chip. please let me know about that reason. I'm something wrong? &fec { pinctrl-names = "default"; pinctrl-0 = <&pinctrl_fec>; phy-mode = "rgmii-id"; phy-handle = <&ethphy1>; fsl,magic-packet; // status = "okay"; status = "disabled"; //Not use mdio { #address-cells = <1>; #size-cells = <0>; ethphy1: ethernet-phy@1 { compatible = "ethernet-phy-ieee802.3-c22"; reg = <1>; eee-broken-1000t; }; }; }; uboot log U-Boot 2022.04-dirty (Jul 26 2024 - 10:20:19 +0900) CPU: i.MX8MP[6] rev1.1 1800 MHz (running at 1200 MHz) CPU: Commercial temperature grade (0C to 95C) at 45C Reset cause: POR Model: NXP i.MX 8M Plus Based Custom Board DRAM: 4 GiB Core: 81 devices, 24 uclasses, devicetree: separate MMC: FSL_SDHC: 0 Loading Environment from nowhere... OK [*]-Video Link 0fail to find output device probe video device failed, ret -19 [0] lcd-controller@32e80000, video fail to find output device probe video device failed, ret -19 In: serial Out: serial Err: serial SEC0: RNG instantiated BuildInfo: - ATF 8dbe286 MMC Device 1 not found no mmc device at slot 1 Detect USB boot. Will enter fastboot mode! Net: Warning: ethernet@30bf0000 (eth1) using random MAC address - 0a:ad:b2:b1:75:bd eth1: ethernet@30bf0000 [PRIME] Fastboot: Normal Boot from USB for mfgtools *** Warning - Use default environment for mfgtools , using default environment Run bootcmd_mfg: run mfgtool_args;if iminfo ${initrd_addr}; then if test ${tee} = yes; then bootm ${tee_addr} ${initrd_addr} ${fdt_addr}; else booti ${loadaddr} ${initrd_addr} ${fdt_addr}; fi; else echo "Run fastboot ..."; fastboot 0; fi; Hit any key to stop autoboot: 0 ## Checking Image at 43800000 ... Unknown image format! Run fastboot ... u-boot=> env set ipaddr 192.168.xx.xx u-boot=> env set netmask 255.255.0.0 u-boot=> ping 192.168.xx.xx EQOS_DMA_MODE_SWR stuckFAILED: -110 Re: imx8mp single ethernet using eqos Yes, dts handling is changed. With lf_ seems you are using NXP uboot. I am in mainline. Anyway my config doesn't have set CONFIG_FEC_MXC=y and it is not enabled in dts. But well, you find a solution, that's ok! Best regards and good luck further. Re: imx8mp single ethernet using eqos lf_v2024.04 u-boot case, it is not so different from  lf_v2022.04 results about fec status setting. It still need set fes status="okay". Thank you for your advice. Re: imx8mp single ethernet using eqos I used u-boot branch lf_v2022.04(default). I will try to use lf_v2024.04. lf_v2024.04 dts file is so different from lf_v2022.04 dts file. I will report later when I try to set fec "status = disabled" later. Re: imx8mp single ethernet using eqos Pretty sure there is no need to enable that FEC interface. But for that you need to change the board files - at least in this old 2204 version. You can read that init of this is coupled there, for no real reason. Which uboot version (mainline, nxp, version) are you using? Better go for a newer one, there are a lot of changes for the qos driver... But if this trick solves your problem, that is ok too. Re: imx8mp single ethernet using eqos s_arendt-san, Thank you tell me about reason from no uses case. I think, that error also come from fec disabled. So we must need fec set status = "okay"; even if we don't use fec. But I need care of  pinctrl because our custom board these fec port are non connection. If these port active to fec port, it may occur some trouble by input pins. So I decide to set bellow simple settings without pinctrl-0.   // Dummy settings for activate eqos &fec { pinctrl-names = "default"; phy-mode = "rgmii-id"; status = "okay"; };  this case, u-boot ping said that bellow. (Could not get PHY for FEC1: addr 1) u-boot=> ping 192.168.xx.xx Could not get PHY for FEC1: addr 1 ethernet@30bf0000 Waiting for PHY auto negotiation to complete....... done Using ethernet@30bf0000 device host 192.168.xx.xx is alive Re: imx8mp single ethernet using eqos There are several issues with Uboot and EQOS in older versions. I guess it was simply no uses case for devs to make it working as single ethernet. Best is you checkout a newer Uboot version. Things get better there. You can also address uboot mailing list.

K314 リンカファイル こんにちは、K314 の最新のリンカ ファイルを探しています。S32デザインスタジオのものを使ってみましたが、古くなっているようです(SWバージョンがリストにありません)。よろしくお願いいたします Re:K314リンカファイル 問題は解決しました、ありがとう! Re:K314リンカファイル こんにちは@Senlent、私はRTDバージョン4.0.0を使用しています

使用 eqos 的 imx8mp 单以太网 我们不能在单个以太网上使用 eqos 以太网。 我们的电路板是基于 imx8mp-evk 的定制电路板。 定制板与 eqos 单以太网上的 imx8mp-evk 不同。 我的理解是，如果我们不需要使用 fec，我们只需在 imx8mp-evk.dts 中设置 status = "disabled";。 问题是，如果我设置 fec 禁用时仅使用 eqos 端口，我会收到错误“EQOS_DMA_MODE_SWR stuckFAILED: -110”。 但是 fec status =“okay”; 即使我们的主板没有 fec phy 芯片，情况也很好。 请告诉我原因。 我有什么不对吗？ &fec { pinctrl-names = "default"; pinctrl-0 = <&pinctrl_fec>; phy-mode = "rgmii-id"; phy-handle = <&ethphy1>; fsl,magic-packet; // status = "okay"; status = "disabled"; //Not use mdio { #address-cells = <1>; #size-cells = <0>; ethphy1: ethernet-phy@1 { compatible = "ethernet-phy-ieee802.3-c22"; reg = <1>; eee-broken-1000t; }; }; }; uboot日志 U-Boot 2022.04-dirty（2024年7月26日 - 10:20:19 +0900） CPU：i.MX8MP[6] rev1.1 1800 MHz（运行频率为 1200 MHz） CPU：商业温度等级（0℃至95℃）45℃ 复位原因：POR 型号：基于 NXP i.MX 8M Plus 的定制板 DRAM：4 GiB 核心：81 个设备，24 个 uclass，设备树：独立 MMC: FSL_SDHC: 0 从无处加载环境...确定 [*]-视频链接找不到输出设备 探测视频设备失败，ret -19 [0] lcd-controller@32e80000，视频 找不到输出设备 探测视频设备失败，ret -19 在：连续剧 输出：串行 错误：串行 SEC0：RNG实例化 构建信息： - ATF 8dbe286 未找到 MMC 设备 1 插槽 1 处没有 mmc 设备 检测 USB 启动。将会进入fastboot模式！ 网： 警告：ethernet@30bf0000（eth1）使用随机 MAC 地址 - 0a:ad:b2:b1:75:bd eth1：以太网@30bf0000 [PRIME] 快速启动：正常 从 USB 启动 mfgtools *** 警告 - 使用 mfgtools 的默认环境 ，使用默认环境 运行 bootcmd_mfg：运行 mfgtool_args；如果 iminfo ${initrd_addr} ；则如果 test ${tee} = yes；然后 bootm ${tee_addr} ${initrd_addr} ${fdt_addr} ；否则 booti ${loadaddr} ${initrd_addr} ${fdt_addr} ；fi；否则 echo“运行 fastboot ...”；fastboot 0；fi； 按任意键停止自动启动：0 ## 正在检查 43800000 处的图像... 未知的图像格式！ 运行 fastboot ... u-boot=> 环境设置 ipaddr 192.168.xx.xx u-boot=> 环境设置网络掩码 255.255.0.0 u-boot => ping 192.168.xx.xx EQOS_DMA_MODE_SWR stuckFAILED: -110 回复：imx8mp 单以太网使用 eqos 是的，dts 处理已改变。通过 lf_ 看来您正在使用 NXP uboot。我在主线。无论如何，我的配置没有设置 CONFIG_FEC_MXC=y，并且它没有在 dts 中启用。不过，你找到解决办法了，没关系！祝你一切顺利。 回复：imx8mp 单以太网使用 eqos lf_v2024.04 u-boot 案例，它与 lf_v2022.04 关于 fec 状态设置的结果没有太大区别。 仍然需要设置 fes status="okay"。 谢谢你的建议。 回复：imx8mp 单以太网使用 eqos 我使用了 u-boot 分支 lf_v2022.04（默认）。 我将尝试使用 lf_v2024.04。 lf_v2024.04 dts 文件与 lf_v2022.04 dts 文件有很大不同。 当我稍后尝试设置 fec“status = disabled”时，我会稍后报告。 回复：imx8mp 单以太网使用 eqos 很确定不需要启用该 FEC 接口。但为此您需要更改主板文件 - 至少在这个旧的 2204 版本中。您可以看到，这个 init 是耦合在那里的，没有任何真正的原因。您使用的是哪个 uboot 版本（主线、nxp、版本）？最好选择更新的版本，qos 驱动程序有很多变化......但如果这个技巧能解决你的问题，那也没关系。 回复：imx8mp 单以太网使用 eqos s_arendt-san， 谢谢你告诉我没有用例的原因。 我认为，该错误也来自 fec 禁用。 因此我们必须需要 fec set status = "okay"; 即使我们不使用 fec。 但我需要注意 pinctrl，因为我们的定制板这些 fec 端口是非连接的。 如果这些端口对 fec 端口有效，则输入引脚可能会出现一些问题。 因此我决定进行以下简单设置，无需 pinctrl-0。 // Dummy settings for activate eqos &fec { pinctrl-names = "default"; phy-mode = "rgmii-id"; status = "okay"; }; 这种情况下，u-boot ping 会显示如下内容。（无法获取 FEC1 的 PHY：地址 1） u-boot => ping 192.168.xx.xx 无法获取 FEC1 的 PHY：地址 1 ethernet@30bf0000 等待 PHY 自动协商完成.......完成 使用 ethernet@30bf0000 设备 主机 192.168.xx.xx 处于活动状态 回复：imx8mp 单以太网使用 eqos 旧版本的 Uboot 和 EQOS 存在一些问题。我猜想对于开发人员来说，让它作为单个以太网工作根本就没有用处。最好检查一下较新的 Uboot 版本。那里的情况变得更好了。您也可以访问 uboot 邮件列表。

K314 Linker file Hello, I'm looking for the latest linker file for the K314. I tried using one from S32 design studio but it seems outdated (SW version not listed). Thanks in advance Re: K314 Linker file Problem solved, thanks! Re: K314 Linker file Hi@pawadall you can find it in the attachments. Re: K314 Linker file Hi @Senlent , I'm using RTD version 4.0.0 Re: K314 Linker file Hi@pawadall Usually the link file is associated with the startup file. If I give you a link file randomly, you may not be able to use it. So you need to tell me the RTD version you are currently using, because there are many versions of RTD.

LPC55S28的55引脚有PWM功能吗？ 目前我需要三个PWM信号来控制RGB LED。LPC55S28的53、55和58引脚被选定为PWM输出信号引脚。这种方法可行吗？ 回复：LPC55S28 的 55 针是否具有 PWM 功能？ 嗨，Jun， 现在我尝试在引脚 60（CTIMER0_MATCH0）处打开 PWM 信号，然后与引脚 55 处的 GPIO 输出同步，这样我就可以同时使用三个 PWM 通道。另外两个53针（CTIMER0_MATCH1）和58针（CTIMER0_MATCH2）会影响55针的GPIO输出吗？这是我的代码 void ctimer0_init(void) { ctimer_config_t 配置； uint32_t srcClock_Hz； 时钟附加时钟（kFRO_HF_到_CTIMER0）； srcClock_Hz = CTIMER0_CLK_FREQ; CTIMER_GetDefaultConfig（&配置）； timerClock = srcClock_Hz / (config.预缩放+1)； CTIMER_Init(CTIMER0，&配置); CTIMER_RegisterCallBack(CTIMER0，&ctimer_callback[0]，kCTIMER_SingleCallback); //kCTIMER_MultipleCallback kCTIMER_SingleCallback /* 获取2Khz PWM信号的PWM周期匹配值和脉宽匹配值 */ CTIMER_GetPwmPeriodValue(PWM_FRQ，占空比，定时器时钟); CTIMER_SetupPwmPeriod（CTIMER0，CTIMER0_MAT0_PWM_PERIOD_CHANNEL，CTIMER0_MAT0_OUT，g_pwmPeriod，g_pulsePeriod，true）； CTIMER_SetupPwmPeriod（CTIMER0，CTIMER0_MAT0_PWM_PERIOD_CHANNEL，CTIMER0_MAT1_OUT，g_pwmPeriod，g_pulsePeriod，true）； CTIMER_SetupPwmPeriod（CTIMER0，CTIMER0_MAT0_PWM_PERIOD_CHANNEL，CTIMER0_MAT2_OUT，g_pwmPeriod，g_pulsePeriod，true）； pwm_set_duty（全局亮度rgb）； CTIMER_StartTimer（CTIMER0）； } 如果（CTIMER_GetOutputMatchStatus（CTIMER0，CTIMER0_MAT0_OUT）） { bsp_led_off（LED_B）； } 别的 { bsp_led_on（LED_B）； } void pwm_match_callback（uint32_t标志） { （无效）标志； 如果（times_ms> 0） { 时间_毫秒--； } } 谢谢！ 回复：LPC55S28 的 55 针是否具有 PWM 功能？ 你好，Jun 现在我们的PCBA已经完成。能不能用53PIN（ctimer0_match1）来控制55PIN，通过GPIO输出模拟输出PWM波形？有没有其他方法可以在不改动硬件的情况下做PWM控制？ 谢谢！ 回复：LPC55S28 的 55 针是否具有 PWM 功能？ 嗨，Jun， 我使用LPC55S28JBD64的mcu封装。 谢谢！

IMX8ULP Recovery and Secondary boot clarification Hello, I'm evaluating the recovery options on IMX8ULP-EVK board. Loading the M33 firmware can only be done by updating the imx-boot, updating it on a device in the field can be an issue if some kind of recovery option is not available. Reading the IMX8ULPRM With EMMC boot, I dd-ed the same imx-boot to mmcblk0boot0 and mmcblk0boot1. Rebooted the board and it was booting fine. Then I wrote zeroes to the mmcblk0boot0 (but first wrote 0 to force_ro), rebooted the board and it was also working great. The u-boot log showed Boot Stage: Secondary boot which seems to be expected. But dd-ing imx-boot compiled with UBOOT_CONFIG = "fspi" option to the /dev/mtdblock0 and zeroing out both mmcblk0boot0 and mmcblk0boot1, the board stopped booting. I wanted to clarify if I understood the table correctly, if the boot mode is set to EMMC can the BOOTROM boot from SPI NOR on LPSPI4/5 or is this only possible if the board is set to boot from SPI flash on FLEXSPI0. To put it differently, is it possible to mix Primary/Secondary boot sources with Recovery boot sources, for example Primary/Secondary boot EMMC -> Recovery boot SPI and vice versa or is it only Primary/Secondary boot USDHC1/2 -> Recovery boot USDHC1 or Primary/Secondary boot FlexSPI2 -> Recovery boot LPSPI4/5. Maybe I'm missing something like setting some fuses? Thank you very much, Darko i.MX 8 Family | i.MX 8QuadMax (8QM) | 8QuadPlus Re: IMX8ULP Recovery and Secondary boot clarification Hello, Yes, it is possible, and yes you'll need to blow fuse, A35_RECOVERY_DEVICE_SELECT = 1, as this fuse will select the recovery port being used. Best regards/Saludos, Aldo.

IMX8ULP 恢复和二次启动说明 你好， 我正在评估 IMX8ULP-EVK 板上的恢复选项。只能通过更新 imx-boot 来加载 M33 固件，如果没有某种恢复选项，则在现场设备上更新它可能会成为一个问题。 读取IMX8ULPRM 使用 EMMC 启动，我将相同的 imx-boot 添加到 mmcblk0boot0 和 mmcblk0boot1。重新启动主板，启动正常。然后我将零写入 mmcblk0boot0（但首先将 0 写入 force_ro），重新启动了主板，它也运行良好。 u-boot 日志显示启动阶段：二次启动，这似乎是预料之中的。 但是将使用 UBOOT_CONFIG = "fspi" 选项编译的 imx-boot 添加到 /dev/mtdblock0 并将 mmcblk0boot0 和 mmcblk0boot1 清零后，主板停止启动。 我想澄清一下我是否正确理解了该表，如果启动模式设置为 EMMC，BOOTROM 是否可以从 LPSPI4/5 上的 SPI NOR 启动，或者只有当电路板设置为从 FLEXSPI0 上的 SPI 闪存启动时才有可能。 换句话说，是否可以将主/次启动源与恢复启动源混合，例如 主/次启动 EMMC -> 恢复启动 SPI，反之亦然 或者只是 主/次启动 USDHC1/2 -> 恢复启动 USDHC1 或 主/次启动 FlexSPI2 -> 恢复启动 LPSPI4/5。 也许我遗漏了一些东西，比如设置一些保险丝？ 非常感谢， 达科 i.MX 8 系列 | i.MX 8QuadMax (8QM) | 8QuadPlus 回复：IMX8ULP 恢复和二次启动说明 你好， 是的，这是可能的，是的，您需要烧断保险丝， A35_RECOVERY_DEVICE_SELECT = 1，因为这个保险丝将选择正在使用的恢复端口。 致以最诚挚的问候/问候， 阿尔多。

write fip、kernal、rootfs to emmc of S32G When I was using s32g399ardb3,I can write fip,Image,dtb and rootfs to SD and start successfully.But I want to write them to emmc. What should I do .In the spec I only find how to write fip or the whole yocto image to emmc, not individually.Thank you. Re: write fip、kernal、rootfs to emmc of S32G Thanks for the questions For available information from the BSP UM, the section 4.1.3 introduced the methods to write the fip and the whole binary to the mmc. For separate kenel, dts, and rootfs, there is no formal description from the UM, from my opinion, you may try it the following way. Firstly flash the whole pre-built images to MMC following the way introduced in the UM. Boot the board to the Linux via QSPI flash, then mount the mmc to the rootfs, there should be two partitions existed, copy your own kernel/dts to the partition 1. Clean the contents of partition2, copy your specific fsl-image-auto-s32xxxx.tar.gz(could be built from Yocto) to the partition 2, then extract it there, finally, you will get your own rootfs deployed. At last, boot the board via the MMC. Hope it helps. Best Regards Chenyin

LS1043A消費電力 「Core benchmark use cases」では、i.MX 93のアプリケーションノートAN13917、i.MX 8MのAN12778と同様に、LS1043Aプロセッサの消費電力を測定していますか? Re:LS1043A消費電力 この情報については、LS1043Aデータシートの表10を使用できると思います-ありがとう。

IMX8ULPリカバリとセカンダリブートの明確化 こんにちは IMX8ULP-EVKボードのリカバリオプションを評価しています。M33ファームウェアのロードは、imx-bootを更新することによってのみ行うことができ、何らかの回復オプションが利用できない場合、フィールド内のデバイスでのファームウェアの更新が問題になる可能性があります。 IMX8ULPRMを読む EMMC ブートを使用して、同じ imx-boot を mmcblk0boot0 と mmcblk0boot1 に追加しました。ボードを再起動し、正常に起動していました。次に、mmcblk0boot0にゼロを書き込み(ただし、最初に0からforce_roに書き込み)、ボードを再起動しましたが、これもうまく機能していました。 u-bootログは表示しました Boot Stage: 予期されると思われるセカンダリ ブート。 しかし、UBOOT_CONFIG = "fspi" オプションでコンパイルされた imx-boot を /dev/mtdblock0 に追加すると、 そして、mmcblk0boot0 と mmcblk0boot1 の両方をゼロにすると、ボードは起動を停止しました。 表を正しく理解しているかどうか、ブートモードがEMMCに設定されている場合、LPSPI4 / 5のSPI NORからBOOTROMをブートできるのか、それともボードがFLEXSPI0のSPIフラッシュからブートするように設定されている場合にのみ可能になるのかを明確にしたかったのです。 別の言い方をすれば、たとえば、プライマリ/セカンダリ ブート ソースとリカバリ ブート ソースを混在させることは可能ですか プライマリ/セカンダリブートEMMC ->リカバリブートSPIとその逆 それともそれだけですか プライマリ/セカンダリ ブート USDHC1/2 -> リカバリ ブート USDHC1 または プライマリ/セカンダリ ブート FlexSPI2 -> リカバリ ブート LPSPI4/5. たぶん、ヒューズの設定のようなものが欠けていますか? ありがとうございました ダーコ i.MX 8ファミリ | i.MX 8QuadMax (8QM) | 8QuadPlus Re:IMX8ULPリカバリとセカンダリブートの明確化 こんにちは はい、それは可能です、そしてはい、あなたはヒューズを飛ばす必要があります、A35_RECOVERY_DEVICE_SELECT = 1、このヒューズは使用されているリカバリポートを選択します。 よろしくお願いします/サルドス、 アルド。