S32G274A 实现SHA256+RSA2048算法 Hello NXP Support Team, I am currently evaluating HSE on the S32G274A platform and would appreciate some guidance regarding the recommended implementation path. Current environment: * Device: S32G274A * Core: Cortex-M7 * IDE: S32 Design Studio 3.6 * HSE package: HSE_DEMOAPP_S32G2XX_0_1_0_16 * HSE firmware: HSE_FW_S32G2XX_0_1_0_16 Current progress: * I am following AN14070 ("How to Run HSE Demo Application on Cortex-M7 Core of S32G2"). * The HSE demo project can be imported and compiled successfully. * However, when opening the IVT View, S32DS reports an exception and the IVT view cannot be created: com.nxp.swtools.ivt.views.IVTView (I can provide the complete error log if needed.) Project objective: Currently, our bootloader implements software-based secure boot: 1. Calculate SHA-256 of the application image. 2. Verify RSA-2048 signature using a public key stored in flash. 3. Boot the application only if verification succeeds. We would like to migrate this implementation to HSE-based services on Cortex-M7. Questions: 1. Is AN14070 still the recommended starting point for HSE evaluation on S32G274A with S32DS 3.6? 2. Is the IVT View mandatory for evaluating HSE services such as: * SHA-256 * AES * RSA signature verification Or is it only required for generating the blob image and installing HSE firmware? 3. Once HSE firmware is installed, is there any reference example demonstrating: * SHA-256 calculation through HSE * RSA-2048 signature verification through HSE * Public key import into HSE key catalog 4. Are there any application notes, training materials, or demo projects that demonstrate migrating a software-based secure boot implementation to HSE services on Cortex-M7? 5. For a bootloader that currently performs SHA-256 + RSA2048 verification before jumping to the application, what is the recommended migration path using HSE? Any guidance, reference projects, or recommended documentation would be greatly appreciated. Best regards, Re: S32G274A 实现SHA256+RSA2048算法 我按照步骤操作到3. The IVTView, shown in the following figure, displays the blocks DCD, HSE, Application bootloader, Boot configuration and Automatic Align that are relevant for the generation of the blob image   我的S32 Design Studio for S32 Platform 3.6.0打不开IVT VIEW 报错：Could not create the view: com.nxp.swtools.ivt.views.IVTView   java.lang.Exception at org.eclipse.ui.internal.ViewReference.createErrorPart(ViewReference.java:115) at org.eclipse.ui.internal.ViewReference.createPart(ViewReference.java:101) at org.eclipse.ui.internal.e4.compatibility.CompatibilityPart.createPart(CompatibilityPart.java:304) at org.eclipse.ui.internal.e4.compatibility.CompatibilityPart.create(CompatibilityPart.java:342) at java.base/jdk.internal.reflect.NativeMethodAccessorImpl.invoke0(Native Method) at java.base/jdk.internal.reflect.NativeMethodAccessorImpl.invoke(NativeMethodAccessorImpl.java:77) at java.base/jdk.internal.reflect.DelegatingMethodAccessorImpl.invoke(DelegatingMethodAccessorImpl.java:43) at java.base/java.lang.reflect.Method.invoke(Method.java:568) at org.eclipse.e4.core.internal.di.MethodRequestor.execute(MethodRequestor.java:58) at org.eclipse.e4.core.internal.di.InjectorImpl.processAnnotated(InjectorImpl.java:976) at org.eclipse.e4.core.internal.di.InjectorImpl.processAnnotated(InjectorImpl.java:938) at org.eclipse.e4.core.internal.di.InjectorImpl.internalInject(InjectorImpl.java:138) at org.eclipse.e4.core.internal.di.InjectorImpl.internalMake(InjectorImpl.java:385) at org.eclipse.e4.core.internal.di.InjectorImpl.make(InjectorImpl.java:311) Re: S32G274A 实现SHA256+RSA2048算法 Hi，tom9 Thank you for contacting us. The AN14070 remains a valid starting point for Cortex‑M7 evaluation, but it is recommended to use it together with the HSE Demo App package and HSE FW reference documentation. You can share detail error information with me in your testing. Regarding the application of secure boot on the S32G, you can try to refer to the following content: S32G_Secure_boot chinese/english version. At present, there are no specific documents directly meet your requirements. I will at the internal channels to help you in checking. I will reply to you if I have the results. BR Joey Re: S32G274A 实现SHA256+RSA2048算法 Hi,tom9 Thank you for your reply. The issue should be related the S32DS version. Refer to the HSE_DEMOAPP_S32G2XX_0_1_0_16_ReadMe.pdf, please try to use this recommended version. Joey_z_0-1781602323864.png BR Joey Re: S32G274A 实现SHA256+RSA2048算法 I've finished creating the blob and burned it, but I can't see any print information on the serial port, and Trace32 can't load it either. Where should I start troubleshooting? Please take a look as soon as possible. Re: S32G274A 实现SHA256+RSA2048算法 Hi, tom9 1. Based on AN14070, the blob is created and flashed. It then boots via QSPI to load the HSE firmware and start the M7_0. After QSPI boot, you can try using Trace32 to connect to the M7_0 and check the SRAM contents to see if the app has been loaded to the correct address. 2. Load the HSE demo .elf file only after the application starts normally. Then proceed to the next step in the process, moving to SRAM. BR Joey Re: S32G274A 实现SHA256+RSA2048算法 Your answers never meet my expectations. I can now print information normally, as shown below: HSE FW Version: 0.1.0_1.0.9 HSE FW Image: Pink HSE FW up and running! Status: HSE_STATUS_RNG_INIT_OK HSE_STATUS_INIT_OK HSE_STATUS_CUST_SUPER_USER The program got stuck here and couldn't proceed. After commenting out `DEBUG_LOOP(gZero);`, it was found that it was stuck in `HSE_Config();`. /* Backup primary image */ ASSERT(FLASH_OP_OK == Flash_WriteData_FromFlash(IVT.pSysImage_bck, The code `ITV.pSysImage, MAX_SYS_IMG_SIZE)` gets stuck here. Subsequent code such as `HSE_Aes_Example` also fails to execute. Re: S32G274A 实现SHA256+RSA2048算法 Hi, tom9 Our support system has received your questions. Your request involves many issues, and our internal experts are already providing support and responses. BR Joey

SPC563 (e200Z3) への ERIKA RTOS の統合 - アセンブリ (.S) を変換する際にコンパイル エラーが発生します みなさんこんにちは、、 私は現在、SPC563XX（Power Architecture e200Z3）用のCodeWarrior 2.9を使用しています。これはMCP563xxマイクロコントローラと同等のものです。 MCP56xxファミリ向けにERIKA RTOSを統合しようとした際に、以下のコンパイルエラーが発生しました。 mwldeppc: 未定義: 'EE_hal_terminate_savestk' mwldeppc: ee_tstub.o 内の 'EE_oo_thread_stub' から参照されています 調査の結果、関数EE_hal_terminate_savestk()はアセンブリ（.S）ファイルで定義されていることがわかりましたが、このファイルはコンパイルプロセスに含まれていないようです。 私のツールチェーンは.cファイルをコンパイルできますファイルの問題だったので、.S ファイルを .c に名前変更することで問題を回避しようと試みました。ファイルを作成し、アセンブリコードをCスタイルの関数でラップします（例：asm void Fun(){}）。 当初の私の意図は、同じアセンブリ実装を再利用し、関数定義をC言語の構文に合わせるだけで、Makefileの変更を避けることでした。しかしながら、この方法を用いると複数のコンパイルエラーが発生し、これは予想外の結果です。 以下に、私が遭遇しているエラーの一部を示します。 不正な関数定義 未定義の識別子「rlwinm」 未定義の識別子「addis」 未定義の識別子「stw」 未定義の識別子「stmw」 未定義の識別子「mtlr」 未定義の識別子「bl」 未定義の識別子「lwz」 未定義の識別子「addi」 宣言構文エラー ';' 期待される CodeWarriorコンパイラが、Cファイル内のいくつかのPowerPCアセンブリ命令を認識していないようです。 理解できるよう手伝っていただけますか？ なぜこれらのアセンブリ命令はコンパイラに認識されないのでしょうか？ このアプローチ（アセンブリを.cファイルに埋め込む）がファイル）はこのツールチェーンで有効ですか？ これらのコンパイルエラーを適切に解決するにはどうすればよいでしょうか？ 再開まで今しばらくお待ちください。 よろしくお願いします、 ナゲンドラ・ポトゥラ ソフトウェアアーキテクト AVL ITCインド Re: Integrating ERIKA RTOS on SPC563 (e200Z3)- Compilation Error While When Converting Assembly (.S) 表示されているコンパイルエラーは、PowerPCアセンブリコードがCコードとしてコンパイルされていることが原因です。元の .S ファイルの名前を .c に変更し、アセンブリを C 関数内に埋め込むことで、コンパイラは rlwinm、addis、stw などのアセンブリ命令を C 構文として解釈しようとしますが、その結果、「未定義の識別子」や「不正な関数定義」などのエラーが発生します。この方法はCodeWarriorには適用できません。なぜなら、これらの命令はアセンブラによって処理された場合にのみ認識されるからです。 正しい解決策は、元の.Sファイルを保持し、ビルドシステムに適切に含まれるようにして、アセンブラによってコンパイルされ、プロジェクトの他の部分とリンクされるようにすることです。この形式のインラインアセンブリは、RTOSで使用される完全なアセンブリモジュールを置き換えることはできません。 ERIKA Enterpriseはサードパーティ製のオープンソースRTOS（OSEK/AUTOSARに類似）であり、NXP製品ではないため、その統合およびビルド構成はNXPの管轄外であり、お客様側で対応していただく必要がありますのでご注意ください。 参考までに、以下の資料が役立つかもしれません。 Freescale PPC e200 (MPC56xx) サポートページ: https://erika.tuxfamily.org/wiki/index.php?title=Freescale_PPC_e200_ %28MPC_56xx% 29 ご理解いただきありがとうございます。 Re: Integrating ERIKA RTOS on SPC563 (e200Z3)- Compilation Error While When Converting Assembly (.S) 返信ありがとうございます。 NXPのスタートアップコードがどこで見つかるか教えていただけますかMPC5634M ??? Re: Integrating ERIKA RTOS on SPC563 (e200Z3)- Compilation Error While When Converting Assembly (.S) こんにちは、チームの皆さん、 あなたが正しいです。質問を投稿した後、ファイル名を単に*.sから*.cに変更しただけで間違いを犯していたことに気づきました。 そこで、以下に示すようにインラインアセンブリを使用して同じ機能を実装したところ、コンパイラとリンカのエラーがすべて解消されました。 void Func(void) ヤージュ アセンブリー ヤージュ /* ここにアセンブリコードが入ります */ } }

S32G274A 实现 SHA256+RSA2048 算法 NXP 支持团队您好， 我目前正在 S32G274A 平台上评估 HSE，希望能获得一些关于推荐实施路径的指导。 当前环境： * 设备：S32G274A * 内核：Cortex-M7 * IDE：S32 Design Studio 3.6 * HSE 封装：HSE_DEMO APP_S32G2XX_0_1_0_16 * HSE 固件：H SE_FW_S32G2XX_0_0_16 当前进展： * 我正在参考 AN14070（"如何在 S32G2 的 Cortex-M7 核心上运行 HSE 演示应用程序" ）。 * HSE 演示项目可以成功导入并编译。 * 然而，在打开 IVT 视图时，S32DS 报告了一个异常，导致无法创建 IVT 视图： com.nxp.swtools.ivt.views.IVTView （如有需要，我可以提供完整的错误日志。） 项目目标： 目前，我们的引导加载程序实现了基于软件的安全启动： 1。计算应用程序映像的 安全散列算法\(SHA\)-256。 2。使用存储在闪存中的公钥验证 RSA-2048 签名。 3.仅在验证成功时启动应用程序。 我们希望将此实现迁移到基于 Cortex-M7 的 HSE 服务上。 问题： 1. 在使用 S32DS 3.6 进行 S32G274A 的 HSE 评估时，AN14070 是否仍是推荐的起点？ 2. 评估HSE服务（例如：）时，是否必须使用IVT View？ * SHA-256 * AES * RSA 签名验证 还是说这仅用于生成 Blob 映像和安装 HSE 固件？ 3.安装 HSE 固件后，是否有任何参考示例演示： * 通过 HSE 计算安全散列算法 (SHA)-256 * 通过 HSE 进行 RSA-2048 签名验证 * 公钥导入 HSE 密钥目录 4。是否有任何应用笔记、培训材料或演示项目可以演示将基于软件的安全启动实现迁移到 Cortex-M7 上的 HSE 服务？ 5。对于当前在跳转到应用程序之前执行 安全散列算法(SHA)-256 + RSA2048 验证的引导加载程序，建议使用 HSE 的迁移路径是什么？ 任何指导、参考项目或推荐的文档将不胜感激。 顺祝商祺！ Re: S32G274A 实现SHA256+RSA2048算法 我按照步骤操作到了第3步。IVTView（如下图所示）显示了与生成 blob 映像 MINYS32 Design Studio for S32 平台 3.6.0打不开IVT 相关的方块 DCD、HSE、应用程序引导加载程序、启动 配置和自动对齐模块VIEW 报错：无法创建视图：com.nxp.swtools.ivt.views.IVTView java.lang. 异常，位于 org.eclipse.ui.internal.ViewReference.createErrorPart(ViewReference.java:115) 异常，位于 org.eclipse.ui.internal.ViewReference.createPart(ViewReference.java:101) 异常，位于 org.eclipse.ui.internal.e4.compatibility.CompatibilityPart.createPart(CompatibilityPart.java:304) 在 org.eclipse.ui.internal.e4.compatibility.CompatibilityPart.create(CompatibilityPart.java:342) 在 java.base/jdk.internal.reflect.NativeMethodAccessorImpl.invoke0(Native Method) 位于 java.base/jdk.internal.reflect.NativeMethodAccessorImpl.invoke(NativeMethodAccessorImpl.java:77) 位于 java.base/jdk.internal.reflect.DelegatingMethodAccessorImpl.invoke(DelegatingMethodAccessorImpl.java:43) 在 java.base/java.lang.reflect.Method.invoke(Method.java:568) 位于 org.eclipse.e4.core.internal.di.MethodRequestor.execute(MethodRequestor.java:58) 在 org.eclipse.e4.core.internal.di.InjectorImpl.processAnnotated(InjectorImpl.java:976) 在 org.eclipse.e4.core.internal.di.InjectorImpl.processAnnotated(InjectorImpl.java:938) 在 org.eclipse.e4.core.internal.di.InjectorImpl.internalInject(InjectorImpl.java:138) 在 org.eclipse.e4.core.internal.di.InjectorImpl.internalMake(InjectorImpl.java:385) 位于 org.eclipse.e4.core.internal.di.InjectorImpl.make(InjectorImpl.java:311) Re: S32G274A 实现SHA256+RSA2048算法 你好，tom9 感谢您的联系。 AN14070 仍然是 Cortex-M7 评估的有效起点，但建议将其与 HSE 演示应用程序包和 HSE 固件参考文档一起使用。您可以在测试过程中向我反馈详细的错误信息。 关于安全启动在S32G上的应用，你可以尝试参考以下内容： S32G_Secure_boot 中文/英文版本。 目前，尚无任何文件能直接满足您的要求。我会通过内部渠道协助您进行核查。如果我拿到结果了，我会回复你的。 BR 乔伊 Re: S32G274A 实现SHA256+RSA2048算法 你好，tom9 感谢您的回复。 该问题可能与 S32DS 版本有关。请参阅 HSE_DEMOAPP_S32G2XX_0_1_0_16_ReadMe.pdf，请尽量使用此推荐版本。 Joey_z_0-1781602323864.png BR 乔伊 Re: S32G274A 实现SHA256+RSA2048算法 我现在blob制作完成了，烧录进去后，串口看不到打印信息，trace32也无法加载，该从哪方面开始查呢？麻烦尽快给我看下 Re: S32G274A 实现SHA256+RSA2048算法 Hi，tom9 1.根据AN14070的内容，blob制作完成，烧写后通过QSPI启动，加载HSE相关固件和启动M7_0。QSPI启动后，你可以尝试trace32链接M7_0，检查一下SRAM的内容，看APP是否已经加载到了正确的地址。 2.能够正常启动后再加载HSE demo .elf 到 SRAM，再进行下一步操作。 BR Joey Re: S32G274A 实现SHA256+RSA2048算法 你的回答总是达不到我的预期，我现在已经可以正常打印信息了，打印这些如下： HSE FW Version: 0.1.0_1.0.9 HSE FW Image: Pink HSE FW up and running! Status: HSE_STATUS_RNG_INIT_OK HSE_STATUS_INIT_OK HSE_STATUS_CUST_SUPER_USER    卡在这里不能往后运行了，程序DEBUG_LOOP(gZero);注释之后，发现是卡在HSE_Config();中了，/* Backup primary image */ ASSERT(FLASH_OP_OK == Flash_WriteData_FromFlash(IVT.pSysImage_bck, IVT.pSysImage, MAX_SYS_IMG_SIZE));  卡在这里了。后面HSE_Aes_Example等也都不能执行 Re: S32G274A 实现SHA256+RSA2048算法 Hi，tom9 我们支持系统已经收到了相关的问题，您们的需求涉及的问题较多，内部专家已经在支持和回复。 BR Joey

MBDT 参考示例：RD-BESS1500BUN (1500V) 和 400V BMS 设计 NXP社区的各位， 我们正在使用 MATLAB R2023a 和最新兼容 MBDT 版本为 1500V (RD-BESS1500BUN) 和 400V 电池组开发电池管理系统解决方案，目标是 S32K358 BMU 和 MC33774A CMU。我们在三个领域有几个问题，如果有任何指导、参考模型或文档指导，我们将不胜感激。 1。MBDT 参考示例 — RD-BESS1500BUN（1500V 设计） 恩智浦是否提供任何针对 RD-BESS1500BUN 硬件的 MBDT/Simulink 参考模型或示例项目？我们正在寻找一个能够体现以下内容的切入点： CMU 初始化 细胞电位和温度测量 S32K358 BMU 与 MC33774A CMU 之间的通信 基本数据采集与监控框架 2. 支持400V设计 针对我们的 400V（基于 S32K358）电池组设计，基于 MBDT 中已提供的示例项目，我们需要以下方面的指导。 a. SBC 在 MBDT 中的集成 Simulink 中的 SBC 配置 唤醒管理与看门狗服务 SPI通信实现 b. 接触器驱动器控制 MBDT 框架内的接触器控制 预充电和接触器顺序控制逻辑 驾驶员状态与反馈监测 推荐的架构和最佳实践 3.应用层参考 是否有任何参考示例演示了 BMS 应用层，涵盖以下内容： 电池管理系统 状态机（初始化 → 就绪 → 运行 → 故障） 故障检测与处理框架 SoC 估算集成 电流和功率限制计算 功能安全监控概念 即使是高级参考模型、应用笔记或示例项目也会非常有帮助。

在 SPC563 (e200z3) 上集成 ERIKA RTOS-将程序集 (.S) 转换到时出现编译错误 大家好， 我目前正在使用 CodeWarrior 2.9 开发 SPC563XX（Power Architecture e200Z3），该芯片与 MCP563xx 微控制器功能相当。 在尝试整合 MCP56xx 系列的 ERIKA RTOS 时，我遇到了以下编译错误： mwldeppc：未定义：'EE_hal_terminate_savestk'  mwldeppc：引自 ee_tstub.o 中的 “ee_oo_thread_stub” 经调查，我发现函数 EE_hal_terminate_savestk() 定义在一个汇编 (.S) 文件中，而该文件似乎并未被纳入编译过程。 我的工具链能够编译 .c 文件文件，所以我尝试通过将 .S 文件重命名为 .c 来解决这个问题文件，并将汇编代码封装在 C 风格函数中（例如：asm void Fun(){}）。 我最初的意图是重用相同的汇编实现，只调整函数定义以匹配 C 语法，这样我就可以避免修改生成文件。然而，这种做法导致了多个编译错误，这让我感到意外。 以下是我遇到的一些错误： 非法函数定义  未定义的标识符 'rlwinm'  未定义的标识符 'addis'  未定义的标识符 'stw'  未定义的标识符“stmw”  未定义的标识符“mtlr”  未定义的标识符 'bl'  未定义的标识符 'lwz'  未定义的标识符“addi”  声明语法错误  预期为 ';' 看起来 CodeWarrior 编译器无法识别 C 文件中的若干 PowerPC 汇编指令。 请帮我解释一下： 为什么编译器无法识别这些汇编指令？ 这种方法（将汇编代码嵌入到 .c 文件中）该文件是否适用于此工具链？ 我该如何正确解决这些编译错误？ 感谢您的支持。 此致， 纳格恩德拉·波图拉 软件架构师 AVL ITC 印度 Re: Integrating ERIKA RTOS on SPC563 (e200Z3)- Compilation Error While When Converting Assembly (.S) 您遇到的编译错误是由于 PowerPC 汇编代码被当作 C 代码进行编译所导致的。通过将原始的 .S 文件重命名为 .c 文件，并将汇编代码嵌入到 C 函数中，编译器会尝试将 rlwinm、addis、stw 等汇编指令解释为 C 语法，从而导致出现“未定义标识符”和“非法函数定义”等错误。此方法对 CodeWarrior 无效，因为这些指令只有在由汇编器处理时才会被识别。 正确的解决方案是保留原始的 .S 文件并确保它正确包含在编译系统中，以便由汇编器编译并与项目的其余部分链接。这种形式的内联汇编无法替代 RTOS 所使用的完整汇编模块。 请注意，ERIKA Enterprise是第三方开源实时操作系统（类似于OSEK/AUTOSAR），不是恩智浦的产品，因此其集成和构建配置不在恩智浦的范围内，需要由您自己处理。 作为参考，以下文档可能会对你有所帮助： 飞思卡尔 PPC e200 (mPC56xx) 支持页面：https://erika.tuxfamily.org/wiki/index.php?title=Freescale_PPC_e200_%28MPC_56xx% 29 感谢您的理解。 Re: Integrating ERIKA RTOS on SPC563 (e200Z3)- Compilation Error While When Converting Assembly (.S) 谢谢回复。 请问哪里可以找到NXP MPC5634M的启动代码？ Re: Integrating ERIKA RTOS on SPC563 (e200Z3)- Compilation Error While When Converting Assembly (.S) 大家好， 你是对的。发布问题后，我意识到我犯了一个错误，只是简单地将文件从 *.s 更改为 *.c。 然后我使用如下所示的内联汇编实现了相同的功能，这样就解决了所有编译器和链接器错误： void Func(void) { 汇编 { /* 此处填写汇编代码 */ } }

FRDM iMX95 上的 JTAG 大家好 我最近刚买了 FRDM iMx95，我很好奇如何使用 JTAG 来调试这个板 根据原理图，JTAG 接口在此处的第 6 个测试点引脚上暴露出来  Zk47T_0-1781286344908.png 在板布局上，在这里 Zk47T_1-1781286419335.png 我该如何将 JTAG 连接到它，需要进行任何返工吗？那么，这个 JTAG 是否支持对所有 A55、M33 和 M7 核心进行调试？  我应该在这里用哪个设备，看来我们有 6 针但它是 2x3 而不是 1x6 如果有任何设置 JTAG 的指南或文档，我将不胜感激 谢谢！！   Linux Re: JTAG on FRDM iMX95 你好 你的理解是正确的。 如原理图所示，需要添加 DNP 电阻和一个用于调试器的连接器。 顺祝商祺！ Re: JTAG on FRDM iMX95 你好， 感谢您的确认@JorgeCas 摘要：请帮忙解决 JTAG 问题“DAP：无法启动系统功率域。” 我已经对 3 个电阻进行了改造，并测量了引脚，它成功上拉了。 需要注意的是，要启用 JTAG，我需要在设备树中禁用 LPUART5，因为它使用相同的引脚（我按照 imx95-19x19-jtag.dtb 中的修改方式进行修改），否则 TMS（测试点 49）将始终为低电平。 diff --git a/arch/arm64/boot/dts/freescale/imx95-15x15-frdm.dts b/arch/arm64/boot/dts/freescale/imx95-15x15-frdm.dts index c45f28efb568..598e16af0ebd 100644 --- a/arch/arm64/boot/dts/freescale/imx95-15x15-frdm.dts +++ b/arch/arm64/boot/dts/freescale/imx95-15x15-frdm.dts @@ -520,7 +520,7 @@ &lpuart5 { /* BT */ pinctrl-names = "default"; pinctrl-0 = <&pinctrl_uart5>; - status = "okay"; + status = "disabled"; bluetooth { compatible = "nxp,88w8987-bt"; 接下来我需要找到针脚为 1.27mm 的连接器。我花了一些时间才找到这个用弹簧针测试的PCB板，它有6个引脚，完美匹配。 Zk47T_0-1782485750558.png 这是我目前的配置。 95a82f536c8bedd5b49a.jpg 看起来有点乱，但连接没问题，我检查了硬件状态，看起来不错。 J-Link>ShowHWStatus VTref=3.324V ITarget=0mA TCK=1 TDI=1 TDO=0 TMS=0 TRES=1 TRST=1 Supported target interface speeds: - 120 MHz/n, (n>=8). => 15000kHz, 13333kHz, 12000kHz, ... - Adaptive clocking 我尝试使用这两条命令连接 A55 和 M33，但出现同样的问题，显示“ DAP：无法启动系统功率域”。 zk47@ltu:~$ JLinkExe -device MIMX9516_M33 -if JTAG -speed 200 SEGGER J-Link Commander V9.42 (Compiled May 6 2026 12:36:02) DLL version V9.42, compiled May 6 2026 12:35:00 zk47@ltu:~$ JLinkExe -device MIMX9516_A55 -if JTAG -speed 200 我做错了什么？ 或许是我的JLink设备不好用，MCU-Link Pro可以替代它吗？MCU-Link Pro 可以调试 A55 和 M 内核吗？ 我还是更倾向于通过 JTAG 进行调试，因为我手头已经有了 JTAG。请帮忙 如果你们计划为 FRDM iMX95 添加 JTAG 文档指南，请尽快更新，就像 FRDM iMX93 一样。 Re: JTAG on FRDM iMX95 亲爱的@JorgeCas 有任何更新吗？我可以使用MCU-Link Pro调试所有A55、M33和M7核心吗？ Re: JTAG on FRDM iMX95 你好 很抱歉耽搁了这么久。 我们建议您使用 MACRAIGOR Systems、Wind River 或 ARM 的任何调试器。 NXP 团队使用 Lauterbach Trace32 作为 Cortex-A 内核的调试工具，而 J-link 用于 Cortex-M 内核。 对于 i.MX95，要使用 CM7 或 CA55 脚本，前提是 SM 已经在i.MX设备上运行。它采用 CM33 进行资源管理和网络安全，它是开源的，符合 Arm 的硬件资源管理标准，其代码（在很多情况下）旨在对硬件进行分区，并将资源分配给 Cortex-A 或 Cortex-M7。 您可以将此文档用作参考。 在 i.MX 8M、i.MX 8ULP 和 i.MX 9 上使用 VS Code 调试 Cortex-M 如果经过以上检查后问题仍然存在，请检查适配器是否存在硬件问题。 顺祝商祺！  Re: JTAG on FRDM iMX95 亲爱的@JorgeCas 感谢你的回复。 好吧，硬件可能确实是问题所在，但我仍然对这些事情感到疑惑。 能否提供一张您调试设置的图片？我不太清楚连接这些测试点的官方方法是什么。我们需要使用这种东西吗？ Zk47T_0-1783994808434.png 2. 文档只针对调试核心 M，不针对核心 A。您能否提供更多关于“使用 Trace32、JLink 或MACRAIGOR调试 Linux 核心 A”的指南，就像您所说的那样？ 3.虽然与本帖无关，但请问FRDM iMX95 Pro的预计发布日期是什么时候？ Re: JTAG on FRDM iMX95 你好 1. 我们现有的测试用板没有进行任何修改，因为如果需要 JTAG，我们会使用 EVK 而不是 FRDM 板。建议尽可能使用较短的导线连接电路板和调试器，以确保良好的连接和信号完整性。 正如你在这篇文章中看到的，这个问题是通过将更短的电缆焊接到电路板上解决的。 2. 由于每个制造商都使用自己的流程和脚本与处理器连接，因此该信息在探针手册中。我们这边没有关于这些探针连接的文档。 3. 很遗憾，我们没有这方面的信息，建议您查看我们的官方网站以获取更多更新信息。 顺祝商祺！

[URGENT] S32N55 Secure Debug CR - Device Unlock Fail after LC transition to OEM_CLOSED Hello, We are trying to generate a Challenge-Response value for Secure Debug on S32N55 using the following script from the T32 demo folder: C:\T32_S32N55\demo\arm\hardware\s32n55\s32n55-evb\s32n55-evb-fss\s32n55-evb_sieve_sram_challenge_response_smartcard.cmm &UID0=FORMAT.HEX(16.,CHIP.SecureChallenge(0)) &UID1=FORMAT.HEX(16.,CHIP.SecureChallenge(1)) &CHAL0=FORMAT.HEX(8.,CHIP.SecureChallenge(2)&0xFFFFFFFF) Current status: ADKP injection: completed successfully Lifecycle transition to HSE_LC_OEM_CLOSED: completed However, Device Unlock Fail still occurs Questions: Are there any additional prerequisites for 256-bit Challenge-Response (C/R) Secure Debug on S32N55 beyond ADKP injection and LC transition to OEM_CLOSED? On S32K3, the Challenge value can be retrieved directly via SDAP registers as shown below. Is there a similar register-based approach for S32N55? &SDAP_BASE_ADDRESS=0x40000700 &SDAP_AUTHSTTS = &SDAP_BASE_ADDRESS &SDAP_AUTHCTL = &SDAP_BASE_ADDRESS+0x4 &SDAP_KEYCHAL_0 = &SDAP_BASE_ADDRESS+0x10 &SDAP_KEYCHAL_1 = &SDAP_BASE_ADDRESS+0x14 &SDAP_KEYCHAL_2 = &SDAP_BASE_ADDRESS+0x18 &SDAP_KEYCHAL_3 = &SDAP_BASE_ADDRESS+0x1C &SDAP_KEYCHAL_4 = &SDAP_BASE_ADDRESS+0x20 &SDAP_KEYCHAL_5 = &SDAP_BASE_ADDRESS+0x24 &SDAP_KEYCHAL_6 = &SDAP_BASE_ADDRESS+0x28 &SDAP_KEYCHAL_7 = &SDAP_BASE_ADDRESS+0x2C Is CHIP.SecureChallenge(2) the correct command for S32N55 256-bit Challenge, or is a different T32 command required? We have a project deadline of June 19th and would greatly appreciate your prompt response. Any guidance would be greatly appreciated. Re: [URGENT] S32N55 Secure Debug CR - Device Unlock Fail after LC transition to OEM_CLOSED Hello, @EddiePark  Additionally, be aware that before using the script to unlock the debug port, it is needed to register the ADKP into volcano database. For details, you could get more details from C:\T32\demo\tools\nxp\sdaf\user_guide.pdf BR Chenyin Re: [URGENT] S32N55 Secure Debug CR - Device Unlock Fail after LC transition to OEM_CLOSED Hello, @EddiePark  Thanks for your post. 1. I understand your status, and has queried corresponding team for locating your questions, it may take some time and I will try my best to help. May I know if your testing setup is still based on the following setup? - Platform: S32N55 EVB - HSE FW Version: HSE_FW_S32N5_1_0_24_0 - GrayVIP Version: SW32N5_GRAYVIP_1_0_22_0 2. The S32K3 uses HSE1 and the S32N55 uses HSE2, so the process might not be translatable, I don't know the details on how the S32K3 challenge-response works, however, as far as I know,  HSE2 has a very different architecture. 3. I feel sorry that as what I ever mentioned in your previous post, since S32N55 is still in pre-production phase, there would be limited support for the community post according to our rule. 4. I understand that it is urgent for your case, if it is possible, it would be more efficient to contact your distributor/NXP representative, to obtain direct support from them for questions on such a pre-production silicon. BR Chenyin

Missing NXP GCC 10.2 in S32K3 Development Pack for S32 Design Studio 3.6.7 RFP According to the release note, the S32K3xx Development Package 3.6.7 RFP contains GCC version 11.4, 10.2.0 and 9.4.0. However, after installation(SW32_S32DS_3.6.7_RFP_D2604_win32.x86_64.exe), there is only GCC version 11.4, no 10.2.0 and 9.4.0. In S32DS Extensions and Updates, I can also only see GCC 11.4. There are no options for GCC 10.2.0 or GCC 9.4. My operation system is Windows 10 x64 22H2. I am using an offline computer. I am not sure if that is the cause. Compiler | Assembler | Linker Re: Missing NXP GCC 10.2 in S32K3 Development Pack for S32 Design Studio 3.6.7 RFP Hi After installing S32 Design Studio 3.6.7 RFP on Windows 11, I found that I also needed to select and install "NXP GCC for Arm Embedded Processors v10.2 build 1728" in S32DS Extensions and Updates. NXP GCC for Arm Embedded Processors v10.2 build 1728.pngSorry for the inconvenience we bring you! Best Regards, Robin ------------------------------------------------------------------------------- Note: - If this post answers your question, please click the "ACCEPT AS SOLUTION" button. Thank you! - We are following threads for 7 weeks after the last post, later replies are ignored Please open a new thread and refer to the closed one, if you have a related question at a later point in time. -------------------------------------------------------------------------------

FRDM-MCXA156に関するLINの例のリクエスト NXPコミュニティの皆様、こんにちは。 現在、FRDM-MCXA156開発ボードを使用しており、LIN（ローカルインターコネクトネットワーク）通信を実装したいと考えています。 利用可能なSDKのサンプルを確認しましたが、FRDM-MCXA156専用の完全なLINマスター/スレーブのサンプルは見つかりませんでした。 どなたか共有していただけませんか？ FRDM-MCXA156向けのLINマスターまたはLINスレーブのサンプルプロジェクト。 LPUART周辺機器をLINモード用に設定する方法に関するガイダンス。 MCXA156に適用可能なSDKのサンプル、アプリケーションノート、またはリファレンスプロジェクトがあれば教えてください。 最新のMCUXpresso SDKにおけるLINサポートに関する情報。 コードスニペット、設定に関するヒント、またはドキュメントの参照情報などがあれば、大変ありがたいです。 ダウンロードしたSDKからLIN用のドライバを添付します。 再開まで今しばらくお待ちください。 よろしくお願いします、 アクシャイ FRDMトレーニング MCXA Re: Request for LIN Example on FRDM-MCXA156 こんにちは、アクシャイさん。 ご迷惑をおかけして申し訳ありませんが、 MCXA156のコネクティビティ機能には LIN の完全なサポートに関する記述はありません。LPUART ペリフェラルを介した基本的な LIN サポートのみで、ブレーク検出などが含まれます [MCXA-156 リファレンス・マニュアル] 第 39.2.2 章。完全な LIN プロトコル・スタックは提供されておらず、MCXA156 SDKs には LIN のサンプルがありません。 このANでは、i.MX RTシリーズMCUのFlexIOを使用したLINマスター/スレーブのエミュレーションについて説明しています。FlexIOを使用してLINをエミュレートする方法については、MCXA156を参照してください[リファレンスマニュアル第36章]。 重要：このFlexIOの使用方法はMCXA156での動作確認やテストが行われていないため、使用例はありません。 敬具、ルイス

how many P3T1084UK are allowed on a single i3c bus? For P3T1084UK, what is the maximum number of devices allowed per i3c bus?  P3T1084UK supports i3c dynamic address allocation, however, according to table 5 I3C provisional ID composition and table 6, PID bits seems to be a fixed value that associated with address pin config. Does that mean on a single i3c bus, max 4  P3T1084UK are allowed? If I need 8  P3T1084UK, they need to reside on 2 i3c interfaces? Re: how many P3T1084UK are allowed on a single i3c bus? It's depended by the A0 configuration. guoweisun_0-1781573924748.png

Request for LIN Example on FRDM-MCXA156 Hello NXP Community, I am currently working with the FRDM-MCXA156 development board and would like to implement LIN (Local Interconnect Network) communication. I have reviewed the available SDK examples but could not find a complete LIN master/slave example specifically for the FRDM-MCXA156. Could anyone please share: A LIN Master or LIN Slave example project for FRDM-MCXA156. Guidance on configuring the LPUART peripheral for LIN mode. Any SDK examples, application notes, or reference projects that can be adapted for MCXA156. Information about LIN support in the latest MCUXpresso SDK. Any code snippets, configuration tips, or documentation references would be greatly appreciated. I am attaching the driver for the LIN from the SDK I downloaded. Thank you for your support. Best regards, Akshay FRDM-Training MCXA Re: Request for LIN Example on FRDM-MCXA156 Hello Akshay, Sorry for the inconvenience this might cause you, There are no mentions of complete supported LIN in connectivity features for MCXA156 , Only basic LIN support through the LPUART peripheral, such as breakdetection[MCXA-156 Reference Manual] Chapter 39.2.2; a full LIN protocol stack is not provided; and there are no examples for LIN in MCXA156 SDK. In this AN Emulating LIN Master/Slave with the FlexIO on i.MX RT Series MCU describe the use of FlexIO to emulate LIN; the MCXA156 have a FlexIO that you could investigate [Reference Manual Chapter 36], Important: This use of FlexIO is not tested or confirm functionality for MCXA156,  therefore are no examples. Best Regards, Luis

CMSISパックにはS32K388用のフラッシュアルゴリズムは含まれていません 私はいくつかのデザインでS32K388を使用しようとしていますが、CMSISパック（ https://www.keil.arm.com/packs/s32k3xx_dfp-keil/devices/ ）にはS32K388用のフラッシュアルゴリズムがないことがわかりました。 これを追加する予定はありますか？このファイルの最新版はどれくらい早く入手できますか？ Re: No Flash Algorithms for S32K388 in CMSIS Pack こんにちは@kscz これは弊社のサポート範囲外です。KEILのサポートに問い合わせるべきです。 現在の情報によると、KEILのDFPパッケージは更新されておらず、すべてのS32K3モデルをサポートしているわけではありません。 S32K388用のプログラミングアルゴリズムを独自に実装する必要があります。 （S32K3 DFPの今後のアップデート計画について問い合わせるため、KEILの質問スレッドを作成しました。） Re: No Flash Algorithms for S32K388 in CMSIS Pack 残念だ。自分で点滅アルゴリズムを記述する方法を考え出す必要がないことを願っていたのに…。 メモリーファイルなどから他のフィールドは翻訳できますが、フラッシュアルゴリズムは今のところ少し理解できません。 KeilのThreadへのリンクはありますか?現在のDFPが非推奨になった理由について、何かご存知でしょうか？ Re: No Flash Algorithms for S32K388 in CMSIS Pack こんにちは@kscz 参考のために内容をコピーしてください。 」 パックS32K3xx.DFPは「非推奨」と明記されています。以下をご覧ください。 https://www.keil.arm.com/packs/s32k3xx_dfp-keil/devices/ これにより、当社からの今後の更新はありません。NXP向けのDFPの維持はかなり前にやめており、NXPは他のデバイス向けに多くのDFPを作成しましたが、このシリーズ用には明らかに違います。したがって、S32K3シリーズ向けの新しいDFPを作成するのはNXPの役目です。 」 その間に、NXPがDFPパッケージのサポートを継続するかどうか、開発チームと確認しようとしています。しかし、私はまだ何も情報を受け取っていません。 Re: No Flash Algorithms for S32K388 in CMSIS Pack 何か進展はありましたか？NXPはKeilツールチェーンのこれらのツールの更新をサポートしますか? Re: No Flash Algorithms for S32K388 in CMSIS Pack こんにちは@kscz 申し訳ありません、受け取ったメッセージをあなたに転送するのを忘れていました。 内部の反応は非常に明確だった。 「現時点でNXPはKEILのS32K3xxのDFPを更新する予定はありません。」

1500V BMSリファレンスアプリケーションにおけるビルドエラー – SAFライブラリエラー NXPサポートチーム様 S32 Design Studio の 1500V BMS リファレンス アプリケーション プロジェクト (S32K3-BESS-Firmware-Version-0.8.0-Demo) で、致命的なビルド エラーが発生しています。 複数のsCheck_*.hsCheck_Cfg.cで参照されているヘッダーファイルは、SDKのどこにも見つかりません（添付のスクリーンショットを参照）。 インストールされたSAFパッケージ：s32k3x_saf_1_0_4 これにより、ミドルウェア、OS、スタートアップコード、およびSAFモジュール全体で、20件のビルド失敗が連鎖的に発生しています。 s32k3x_saf_1_0_4にはsCheckライブラリが含まれていますか？含まれていない場合は、どのパッケージバージョンをインストールすればよいか教えていただけますでしょうか？ 参考資料として、ビルドログ全文、インストール済みパッケージ一覧、および不足しているヘッダーファイルのスクリーンショットを添付いたします。 Re: Build Error in 1500V BMS Reference Application – SAF Library Errors こんにちは、 @GauravXB さん。 これは、無料で入手できるSAFライブラリの評価版を使用しているためです。 danielmartynek_0-1781528505723.png ヘッダーファイルは、有料（プレミアム）ソフトウェアパッケージであるライブラリのフルバージョンにのみ含まれています。 https://www.nxp.com/design/design-center/software/functional-safety-software/s32-safety-software-framework-saf-and-safety-peripheral-drivers-spd:SAF よろしくお願いいたします。 ダニエル

FRDM iMX95のJTAG こんにちは、みんな、 最近FRDM iMX95を購入したのですが、このボードをJTAGでデバッグする方法に興味があります。 回路図を確認すると、6番目のテストポイントピンにJTAGが露出しています。 Zk47T_0-1781286344908.png ボードレイアウトではここに Zk47T_1-1781286419335.png JTAGをどのように接続すれば良いですか？何か改造が必要ですか？このJTAGは、A55、M33、M7コアのデバッグをすべてサポートしていますか？ ここではどのデバイスを使用すればよいでしょうか。ピンが6本あるようですが、1x6ではなく2x3です。 JTAGの設定方法に関するガイドやドキュメントがあれば教えていただけるとありがたいです。 ありがとう ！！ Linux Re: JTAG on FRDM iMX95 こんにちは、 あなたの理解は正しいです。 回路図に示すように、DNP抵抗器とデバッガ用のコネクタを追加する必要があります。 よろしくお願いいたします。 Re: JTAG on FRDM iMX95 こんにちは、 確認していただきありがとうございます、@JorgeCasさん。 概要:「JTAGの問題「DAP: システムの電源ドメインを起動できません」について助けてください。 3つの抵抗器の修理を行い、ピンを測定したところ、正常にプルアップされました。 JTAGを有効にするには、デバイスツリーでLPUART5を無効にする必要があります。これは、LPUART5が同じピンを使用しているためです（imx95-19x19-jtag.dtbと同じ変更を行いました）。そうしないと、TMS（テストポイント49）が常にLOWになります。 diff --git a/arch/arm64/boot/dts/freescale/imx95-15x15-frdm.dts b/arch/arm64/boot/dts/freescale/imx95-15x15-frdm.dts index c45f28efb568..598e16af0ebd 100644 --- a/arch/arm64/boot/dts/freescale/imx95-15x15-frdm.dts +++ b/arch/arm64/boot/dts/freescale/imx95-15x15-frdm.dts @@ -520,7 +520,7 @@ &lpuart5 { /* BT */ pinctrl-names = "default"; pinctrl-0 = <&pinctrl_uart5>; - status = "okay"; + status = "disabled"; bluetooth { compatible = "nxp,88w8987-bt"; 次に、1.27mmピンのコネクタを探す必要があります。この基板をポゴピンでテストするのに少し時間がかかりましたが、6ピンで、ぴったり合いました。 Zk47T_0-1782485750558.png これが私の現在のセットアップです 95a82f536c8bedd5b49a.jpg 見た目はごちゃごちゃしているように見えるけど、接続に問題はないよ。HWStatusを確認したけど、問題なさそうだ。 J-Link>ShowHWStatus VTref=3.324V ITarget=0mA TCK=1 TDI=1 TDO=0 TMS=0 TRES=1 TRST=1 Supported target interface speeds: - 120 MHz/n, (n>=8). => 15000kHz, 13333kHz, 12000kHz, ... - Adaptive clocking A55とM33の2コマンドで接続しようとしましたが、同じ問題で「DAP: Couldnpowered up system power domain」と表示されます。 zk47@ltu:~$ JLinkExe -device MIMX9516_M33 -if JTAG -speed 200 SEGGER J-Link Commander V9.42 (Compiled May 6 2026 12:36:02) DLL version V9.42, compiled May 6 2026 12:35:00 zk47@ltu:~$ JLinkExe -device MIMX9516_A55 -if JTAG -speed 200 ここで私が何を間違えたのでしょうか? もしかするとJLinkデバイスが問題なのかもしれません。MCU-Link Proで交換できますか?MCU-Link ProはA55とMコアの両方をデバッグできますか? 既にJTAGを持っているので、やはりJTAG経由でデバッグする方が良いと思います。助けてください FRDM iMX95のJTAGに関するドキュメントガイドを追加する予定がある場合は、FRDM iMX93のように早急に更新してください。 Re: JTAG on FRDM iMX95 @JorgeCas様 何か進展はありましたか？MCU-Link Proを使ってA55、M33、M7のコア全てをデバッグできますか? Re: JTAG on FRDM iMX95 こんにちは、 遅れて申し訳ありません。 MACRAIGOR Systems、Wind River、またはARMのいずれかのデバッガをおすすめします。 NXPチームはCortex-AコアのデバッガツールとしてLauterbach Trace32を使用し、J-linkはCortex-Mコア用です。 i.MX95の場合、CM7またはCA55スクリプトを使用する前提条件として、SMはすでに i.MX デバイス上で動作している必要があります。リソースマネジメントとセキュリティの理由でCM33を採用しており、オープンソースで、Armのハードウェアリソースマネジメント標準に準拠しています。コードは(多くのものの中で)ハードウェアのパーティション分割やCortex-AかCortex-M7へのリソース割り当てを目的としています。 この書類を参考資料として使うことができます。 i.MX 8M、i.MX 8ULP、i.MX 9 での VS Code による Cortex-M デバッグ これらの点を考慮しても問題が解決しない場合は、アダプターのハードウェアに問題がないか確認してください。 よろしくお願いいたします。  Re: JTAG on FRDM iMX95 @JorgeCas様 お返事ありがとうございます。 ハードウェアが問題かもしれませんが、soこの機器はどうなのか疑問です セットアップデバッグ用の写真を撮ってもらえますか?これらのテストポイントに接続する正式な方法がわかりません。このようなものを使う必要があるでしょうか Zk47T_0-1783994808434.png 2. ドキュメントはDebugコアMのみで、コアAは含まれません。「Trace32やJLink、MACRAIGORを使ってコアAのLinuxをデバッグする」というガイドをもう少し教えてもらえますか? 3.このスレッドには関係ありませんが、FRDM iMX95 Proの予定発売日を教えてもらえますか? Re: JTAG on FRDM iMX95 こんにちは、 1. テストに使用できるボードは改造されていません。JTAGが必要な場合は、FRDMボードの代わりにEVKボードを使用します。推奨される方法は、基板とデバッガ間の配線をできるだけ短くして、良好な接続と信号の完全性を確保することです。 この投稿でご覧の通り、短いケーブルを基板にハンダ付けすることで問題は解決しました。 2. この情報はプローブマニュアルに記載されており、各メーカーは自社のプロセスとスクリプトを使ってプロセッサーと接続しています。我々側にはこれらの探査機との関連に関するドキュメントは存在しません。 3. 残念ながら、この情報は持ち合わせておりません。最新情報については、弊社の公式ウェブサイトをご確認ください。 よろしくお願いいたします。

i.MX8M Plusに対するYocto Wrynoseのサポート こんにちは、 Yocto Wrynoseにおけるmeta-imxサポートのリリース日は決まっていますか？ よろしくお願いします。 Re: Yocto Wrynose support for i.MX8M Plus こんにちは、 @jcaballeros さん。 お元気でお過ごしでしょうか。 ヨクト・ライノーズは今月末、あるいは来月中旬に発売予定です。 よろしくお願いいたします。 サラス。 Re: Yocto Wrynose support for i.MX8M Plus こんにちは、 @Manuel_Salas さん 現在利用可能なブランチ「wrynose-6.18.20-2.0.0」はまだ使える状態ではないということですよね? 統合が完了する時期について、何らかの発表はありますか？ BR、クリスチャン Re: Yocto Wrynose support for i.MX8M Plus こんにちは@csbg 実は、その特定のバージョンをコンパイルしてみることも可能です。うまくいくはずです。 https://github.com/nxp-imx/meta-imx/tree/wrynose-6.18.20-2.0.0 よろしくお願いいたします。 サラス。

[紧急] S32N55 安全调试 CR-LC 过渡到 OEM_CLOSED 后设备解锁失败 你好， 我们正在尝试使用 T32 演示文件夹中的以下脚本为 S32N55 上的安全调试生成挑战响应值： C:\T32_S32N55\demo\arm\hardware\s32n55\s32n55-evb\ s32n55-evb-fss\ s32n55-evb-fss\ s32n55-evb_sieve_sram_sram_challenge_response_smartcard.cmm & UID0=FORMAT.HEX (16. ，Chip.SecureChallenge (0) & UID1=FORMAT.HEX (16.，Chip.SecureChallenge (1) & CHAL0=FORMAT.HEX (8.，Chip.SecureChallenge (2) & 0xFFFFFFF) 当前状态： ADKP 注入：成功完成向 HSE_LC_OEM_CLOSED 的 生命周期过渡：已完成但是，设备解锁失败仍会发生 问题： 在 S32N55 上启用 256 位挑战-响应 (C/R) 安全调试功能，除了 ADKP 注入和 LC 状态转换至 OEM_CLOSED 之外，是否还有其他先决条件？ 在 S32K3 上，可以如下所示通过 SDAP 寄存器直接获取挑战值。S32N55 是否有类似的基于寄存器的实现方法？ &SDAP_BASE_ADDRESS=0x40000700 & SDAP_AUTHSTTS =&SDAP_BASE_ADDRESS & SDAP_AUTHCTL =&SDAP_BASE_ADDRESS+0x4 & SDAP_KEYCHAL_0 =&SDAP_BASE_ADDRESS+0x10 & SDAP_KEYCHAL_1 =&SDAP_BASE_ADDRESS+0x14 & SDAP_KEYCHAL_2 =&SDAP_BASE_ADDRESS+0x18 & SDAP_KEYCHAL_3 =&SDAP_BASE_ADDRESS+0x1C & SDAP_KEYCHAL_4 =&SDAP_BASE_ADDRESS+0x20 & SDAP_KEYCHAL_5 =&SDAP_BASE_ADDRESS+0x24 & SDAP_KEYCHAL_6 =&SDAP_BASE_ADDRESS+0x28 & SDAP_KEYCHAL_7 =&SDAP_BASE_ADDRESS+0x2C 对于 S32N55 256 位挑战，CHIP.SecureChallenge(2) 是否是正确的命令，还是需要使用其他 T32 命令？ 该项目的截止日期是6月19日，恳请您尽快回复。 任何建议都将不胜感激。 Re: [URGENT] S32N55 Secure Debug CR - Device Unlock Fail after LC transition to OEM_CLOSED 你好，@EddiePark  此外，请注意，在使用脚本解锁调试端口之前，需要先将 ADKP 注册到 Volcano 数据库中。 如需详细信息，请参阅 C:\T32\demo\tools\nxp\sdaf\user_guide.pdf BR 陈音 Re: [URGENT] S32N55 Secure Debug CR - Device Unlock Fail after LC transition to OEM_CLOSED 你好，@EddiePark  感谢您的发帖。 1.我已了解您的情况，并已联系相关团队协助查找您的问题，这可能需要一些时间，我会尽力为您提供帮助。 请问您的测试环境是否仍基于以下配置？ - 平台：S32N55 EVB - HSE 固件版本：HSE_FW_S32N5_1_0_24_0 - GrayVIP 版本：SW32N5_GRAYVIP_1_0_22_0 2. S32K3 采用 HSE1 架构，而 S32N55 采用 HSE2 架构，因此该方案可能无法移植。我不清楚 S32K3 的挑战-响应机制具体如何运作，但据我所知，HSE2 的架构与之截然不同。 3. 很抱歉，正如我在您之前的帖子中提到的，由于 S32N55 仍处于预生产阶段，根据我们的规定，对该社区帖子的支持将受到限制。 4。我知道您的情况迫在眉睫，如果可能的话，联系您的代理商/恩智浦代表以获得他们的直接支持，如果有关于这种预生产芯片的问题，效率会更高。 BR 陈音

Custom RAM Timing Fails & Absolute Blind Debugging Hello NXP Community, I am bringing up a custom board based on the i.MX 8M Plus EVK. The design is almost identical, but with two major issues: RAM: We use a different LPDDR4 IC: B3221XM3BDGVI-U. Zero Visibility: The board has no UART/Debug console exposed and no status LEDs connected to GPIOs. I am completely blind. I am trying to boot a Yocto core-image-minimal (U-Boot 2025.04) and force the SD card (usdhc2) to 3.3V. What I did & Results: SD Card Mod: Added no-1-8-v; and max-frequency = <25000000>; to the device tree. (Works on official EVK, forces 3.3V). RAM Mod: Generated lpddr4_timing.c via i.MX Configuration Tool and replaced it in U-Boot. The Problem: The official EVK fails to boot as soon as I flash the custom RAM timing. The custom board shows no signs of life with both modifications. My Questions: Since the official EVK fails to boot as soon as I inject the new lpddr4_timing.c, it's highly likely that my RAM configuration or the way I integrate it into U-Boot is broken. Are there any specific pitfalls when applying i.MX Config Tool outputs to U-Boot 2025.04? Do I need to modify spl.c or any header files regarding the RAM size/mapping besides just swapping lpddr4_timing.c? Given that I have zero debug console access on the custom board, what are the best practices to diagnose where the boot loop or hang occurs? i.MX 8 Family | i.MX 8QuadMax (8QM) | 8QuadPlus Yocto Project Re: Custom RAM Timing Fails & Absolute Blind Debugging Hello, Is your DDR LPDDR4x? because i.mx8mPlus only supports LPDDR4, not LPDDR4x Re: Custom RAM Timing Fails & Absolute Blind Debugging Hi, Thank you for your answer. We just figured out this was the problem and ordered W66DP2RQQAHJ RAM from the list nxp provided. We will see if this will solve everything. Love to hear if anyone has any experience regarding this RAM and/or using a different RAM in a custom board. Any tips or tricks?

S32 Design Studio 3.6.7 RFP 用 S32K3 開発パックに NXP GCC 10.2 が欠落している リリースノートによると、S32K3xx開発パッケージ3.6.7 RFPにはGCCバージョン11.4が含まれています。10.2.0と9.4.0。 しかし、インストール後（SW32_S32DS_3.6.7_RFP_D2604_win32.x86_64.exe）、GCCバージョン11.4のみ、10.2.0と9.4.0は該当しません。 S32DSの拡張機能とアップデートにも、GCC 11.4しか表示されません。GCC 10.2.0 または GCC 9.4 のオプションはありません。 私のオペレーティングシステムはWindows 10 x64 22H2です。私はオフラインのコンピューターを使用しています。それが原因かどうかは分かりません。 コンパイラ | アセンブラ | リンカ Re: Missing NXP GCC 10.2 in S32K3 Development Pack for S32 Design Studio 3.6.7 RFP ハイ Windows 11 にS32 Design Studio 3.6.7 RFPをインストールした後、 S32DS Extensions and Updatesで「 NXP GCC for Arm Embedded Processors v10.2 build 1728 」を選択してインストールする必要があることがわかりました。 NXP GCC for Arm Embedded Processors v10.2 build 1728.pngご迷惑をおかけして申し訳ございません！ よろしくお願いします、 ロビン ------------------------------------------------------------------------------- 注記： この投稿があなたの質問への回答になっている場合は、「解決策として承認」ボタンをクリックしてください。ありがとう！ - 最後の投稿から7週間はスレッドをフォローしますが、それ以降の返信は無視されます。 後日、関連する質問がある場合は、新しいスレッドを作成し、閉じられたスレッドを参照してください。 -------------------------------------------------------------------------------

カスタムRAMタイミングの失敗と、完全なブラインドデバッグ NXPコミュニティの皆様、こんにちは。 i.MX 8M Plus EVKをベースにしたカスタムボードを開発中です。デザインはほぼ同じだが、2つの大きな問題点がある。 RAM：当社では、B3221XM3BDGVI-Uという別のLPDDR4 ICを使用しています。 可視性ゼロ：このボードにはUART/デバッグコンソールは公開されておらず、GPIOに接続されたステータスLEDもありません。私は完全に盲目です。 私はYocto core-image-minimal（U-Boot 2025.04）を起動し、SDカード（usdhc2）を3.3Vに強制的に設定しようとしています。 私がやったことと結果： SDカード改造：デバイスツリーにno-1-8-v;とmax-frequency = <25000000>;を追加しました。（公式EVKで動作し、3.3Vを強制的に供給します。） RAMの変更：i.MX設定ツールを使用してlpddr4_timing.cを生成し、U-Boot内のファイルを置き換えました。 問題点：カスタムRAMタイミングをフラッシュするとすぐに、公式EVKが起動しなくなります。どちらの改造を施しても、カスタム基板は全く動作しない。 私の質問： 公式のEVKは新しいlpddr4_timing.cを注入するとすぐに起動しなくなるので、私のRAM構成、もしくはそれをU-Bootに統合する方法に問題がある可能性が非常に高いです。i.MX Config Toolの出力結果をU-Boot 2025.04に適用する際に、特に注意すべき点はありますか？lpddr4_timing.c を交換する以外に、RAM サイズ/マッピングに関して spl.c やヘッダーファイルを変更する必要がありますか？ カスタムボードではデバッグコンソールへのアクセスが一切できない状況で、ブートループやハングアップが発生する箇所を特定するための最適な診断方法は何でしょうか？ i.MX 8ファミリ | i.MX 8QuadMax (8QM) | 8QuadPlus Yocto Project Re: Custom RAM Timing Fails & Absolute Blind Debugging こんにちは、 ご回答ありがとうございます。ようやくこれが問題の原因だと分かり、NXPが提供したリストからW66DP2RQQAHJというRAMを注文しました。これで全てが解決するかどうか、様子を見てみよう。このRAMに関して、またはカスタムマザーボードで別のRAMを使用した経験のある方がいらっしゃいましたら、ぜひお話を聞かせてください。何かコツや裏技はありますか？ Re: Custom RAM Timing Fails & Absolute Blind Debugging こんにちは、 お使いのDDRメモリはLPDDR4xですか？i.mx8mPlusはLPDDR4のみをサポートし、LPDDR4xはサポートしません

Yocto Wrynose support for i.MX8M Plus Hi, Is there a release date for meta-imx support for Yocto Wrynose? Thanks Re: Yocto Wrynose support for i.MX8M Plus Hello @jcaballeros  Hope you are doing very ell. Yocto Wrynose will be available at the end of this month, maybe at mid of next month. Best regards, Salas. Re: Yocto Wrynose support for i.MX8M Plus Hi @Manuel_Salas so the current, available branch "wrynose-6.18.20-2.0.0" is not yet ready to use, right? Will there be some announcement regarding when the integration is done? BR, Christian Re: Yocto Wrynose support for i.MX8M Plus Hello @csbg  Actually, you can try to compile that specific version. It should works well. https://github.com/nxp-imx/meta-imx/tree/wrynose-6.18.20-2.0.0 Best regards, Salas.