EGL_image_externalでレンダリングしようとするとGPUエラーが発生しました iMX.8QuadMaxで実行し、私は、HEVCフレームをデコードし、それを「glupload」、つまりEGL_imageに裏打ちされたGLテクスチャを生成できるGstreamer要素に渡すGstreamerパイプラインをデプロイしようとしています。 glupload は、デバッグおよびログ出力に基づいて、DMA バッファーから EGL イメージを作成するときに正しいパラメーターを設定しているようです。 ただし、デコードされたフレームを GLES 内でレンダリングしようとすると、EGL_image で裏付けられたテクスチャからサンプリングすると、次のエラーが発生します。 [ 1] ES30:一部の描画取得エラーと検証中にスキップ また、テクスチャからサンプリングするドロー中にSEGFAULTが発生することがあります。呼び出し履歴は次のとおりです。 #0 0x0000fffff5a48e68 で ??()を/usr/lib/libGAL.soから #1 gcoSURF_DisableTileStatus() の 0x0000fffff59edcb4 (/usr/lib/libGAL.so から) #2 gco3D_SetTarget () の 0x0000fffff5a036e8 /usr/lib/libGAL.so から 何が問題なのかを理解するのに助けてもらえますか? Re:EGL_image_externalでレンダリングしようとするとGPUエラーが発生します 問題を解決しました。Gstreamerプラグインは、レンダリングコンテキストを共有する代わりに独自のGLコンテキストを使用していたため、レンダリングコンテキストで有効なテクスチャIDであるにもかかわらず、取得していたテクスチャIDは実際には同じオブジェクトではありませんでした。したがって、これらのテクスチャを EGLImage の外部バッキング テクスチャとしてサンプリングしようとすると、エラーが発生しました。 Re:EGL_image_externalでレンダリングしようとするとGPUエラーが発生します メモリスペースの制限だとは思いません。テクスチャは200x200 RGBAです。再生中のビデオストリームには3つのフレームがあります。これは合計でわずか 160KB です。 Gstreamerのガイドを読みました。主に gst-launch を使用したパイプラインの構築について説明しており、ここでは役に立ちません。 「一部の抽選でエラーが発生し、検証中にスキップされました」とはどういう意味ですか?実際の*エラー*の詳細を取得するにはどうすればよいですか? 私もVIV_DEBUG=-MSG_LEVEL:WARNINGを試しましたが、新しいものは何も印刷されませんでした。

在 VSCode CMake 环境中将 LVGL 与 RT1060 Matter 开发集成 你好，我正在使用 RT1060 开发 Matter。 我目前使用 VSCode 和 CMake 开发环境。 我需要将 LVGL 集成到这个设置中。 请提供指导。 Re: Integrating LVGL with RT1060 Matter Development in VSCode CMake Environment 你好，我是@pooisonner、 感谢您对 NXP MIMXRT 系列的关注！ 虽然没有官方的 LVGL 移植指南，但 SDK 中包含 LVGL 示例，您可以从 lvgl_demo_benchmark 开始。 为了与开发环境保持一致，还需要使用 MCUXpressoForVscode 插件来导入演示程序。 Gavin_Jia_0-1755593712222.png 致以最诚挚的问候， Gavin

Uart 経由でファームウェアのアップグレードをテストするために、PC で bin ファイルをロードするためのソフトウェア ツールが必要です 私は、 MKM35Z512VLL7 コントローラを使用したスマート メーター プロジェクトにAN12837SW リファレンス・デザインを使用しています。「UART 経由のファームウェア アップグレード」のファームウェア アップグレードとブートローダー コードを確認しましたが、まだ疑問が残っています。以下の点を明確にしていただけますか。 ファームウェアのアップグレード プロセスをテストするには、PC でどのソフトウェア ツールを使用すればよいですか? .binをロードするにはどうすればいいですか？ファイルを 256 バイトのチャンクに分割し、CRC データを追加して送信しますか? すでに文書AN12829を確認しましたが、OTA フレーム形式を明確に理解できませんでした。これについてもう少し詳しく説明していただけますか? ファームウェア アップグレード機能をテストするための特定のソフトウェア ツールや追加のドキュメントはありますか? Re: Need Software tool for PC to load bin file to test Firmware upgrade through Uart FWUpgradeClient.exeのソースコードを添付しました。これはVisual Studio IDEでビルントされたC++コードです。 BR、 オマール Re: Need Software tool for PC to load bin file to test Firmware upgrade through Uart AN で参照されている Fwtransferclient が参照可能かどうかを確認しています。また、ソフトウェアからの残りのコマンドに関する詳細情報も入手できます。 通信に関する AN12829 の詳細に準拠している限り、どのツールを選択しても問題ありません。私は DLMS に精通していないため、これが使用CANかどうかは確認できません。お客様側で検証する必要があります。 BR、 オマール Re: Need Software tool for PC to load bin file to test Firmware upgrade through Uart 拝啓、 ご返信ありがとうございます。 (i) AN12829の5.1.2.3の説明を確認しました。しかし、AN12837SWスマートメーターファームウェアデザインでは、 comportcommandprocessing.c 関数 で k_cmdfwuinit 、 k_cmdfwuhdr、k_cmdfwutx といったより多くのOTAコマンドが利用可能です 。また、受信ファームウェアコード（communication.cv）では、1バイトのAuth-Enc-FlagとAES-GCM-128復号ファームウェアが利用可能です。SO、AN12829のドキュメントはAN12837SWファームウェアと正しく一致していません。これが私の理解不足です。 (ii) UART3経由でファームウェアアップグレードをテストするための「PCツール」の準備方法を教えてください。NXPから入手可能な参考ツールやドキュメントはありますか ？ NXP は AN12829で、 「FWtransferclient.exe」 で既にテスト済みであると記載しています。このツールはどこで入手できますか？PCツールを独自に用意することは可能でしょうか？ (iii) ファームウェアのテストにDLMSダイレクタを使用できますか? (iv) C 言語でスクリプトを書くのに最適なシリアルターミナルツールはどれですか。スクリプトを開始する方法。 貴重な解決策を期待しています。 Re: Need Software tool for PC to load bin file to test Firmware upgrade through Uart 1.これには特別なツールはありません。PC ホスト ツールは、通信フレームの詳細を説明した 5.1.2.3 の説明に基づいてユーザーが作成することが想定されています。 2. 256 バイトのブロックでイメージを分割する Python スクリプトを作成できますが、これを行うための特定の方法はありません。 3. 疑問点をもう少し具体的に教えていただけますか？どの部分が不明ですか?図 10 のフレームのフローについておっしゃっていますか: -コマンド nxpfwutx。 -ファイルサイズ/ブロックサイズ -ファームウェアはブロックに分割されています。ファームウェア ブロックを識別するために、4 バイトの長さのブロック番号がブロックとともに転送されます。新しいファイル ブロックが受信され、宛先フラッシュ バンクにプログラムされるたびに、現在のブロック カウントが更新され、保存されます。 -コマンド nxpfwuact。 4. AN には FWUpgradeClient というカスタム ツールが言及されていますが、これが利用可能かどうか確認させてください。 BR、 オマール

S32K312 UART データの送信に失敗する こんにちは、uart + dma経由でデータを送信したいのですが、プログラムはRTD2.0.3で正常に動作します。しかし、RTD 4.0.0に転送すると、uartはデータを正常に受信することしかできず、常に転送側で「00」を送信しました。アップロードしたテストプログラムは、データを受信して送信し、0~16のような正しい修正データを受け取ることができますが、16個のゼロを送信できます。プログラムを確認するのを手伝ってください、ありがとう。

NXP S32G-VNP-RDB2 上的以太网启用和网络连接问题 我已经打开 NXP S32G RDB2 板并能够与 PuTTY 进行串行通信。但是当我想将以太网电缆连接到它时。尽管我尝试分配静态 IP，但它仍然无法 ping 通。我想启用以太网驱动程序或解决问题，以便我可以测试我的用例。 回复：NXP S32G-VNP-RDB2 上的以太网启用和网络连接问题 你好@chenyin_h ，我很高兴地分享，它终于可以ping通了，并且可以通过连接到路由器并与其他主板创建专用网络进行测试，现在我也正在探索其他端口的以太网通信。对于任何其他问题，我将开另一张票或帖子。 谢谢你！ 回复：NXP S32G-VNP-RDB2 上的以太网启用和网络连接问题 你好@chenyin_h ， BSP 版本为 Auto Linux 35（来自 SD 卡的 U-boot）并使用 GMAC 端口。但是我认为以太网没有启用。我在 ip route 中检查 eth0 时，它显示 NO-CARRIER，但在 ifconfig 中它显示 UP。我还想用这个接口来实现树莓派和 NXP 开发板之间的通信。请指导我该采取什么步骤，因为我已经尝试了所有的尝试。

RW612漫游设置 亲爱的社区，我对漫游设置有几个疑问。我正在运行 wifi-wpa-supplicant 示例，并在连接到网络时启用漫游（wlan_set_roaming(1, 70)）。我注意到，当 rssi 降至 70 以下时，它会触发低 rssi 事件并启动常规扫描而不是后台扫描。但是，如果我禁用 wpa_supplicant，它会执行后台扫描而不是常规扫描。为什么会有区别？ WPA_supplicant 支持后台扫描（CONFIG_BGSCAN），但它（bgscan.c）似乎已从示例程序中删除。这有什么原因吗？ 在我当前的设置中，仅当 RSSI 降至特定阈值以下时才会启动漫游。如何设置计划扫描以便在发现更强的接入点时启动漫游？ 非常感谢并致以问候 回复：RW612漫游设置 SDK版本为24_12_00

FS26 TRK2 UVフォールト FS26 と s32k344 を使用していますが、FS_OVUV_REG_STATUS レジスタには SPI を介した TRK2 の低電圧が示されています。しかし、TRK2には負荷はなく、2.2uF/50Vと100nF/100Vの2つのコンデンサがあるだけです。マルチメータとオシロスコープでTRK2電圧を測定しましたが、5Vに等しい、つまり正しいです。誰かが私がこれを解決するのを手伝ってくれますか? 日時:FS26 TRK2 UV障害 私はあなたのケースに取り組み始めています、私はすぐにあなたに連絡します。

IMXRT1170-EVKBのデュアルイーサネット構成 こんにちはチーム、 あいさつ！ 私はIMXRT1170-EVKBボードに取り組み、デュアルイーサネット(ETH0とETH1)を実装して、100Mと1Gの速度で同時に動作するようにしています。 まず、同じワークスペース内でスタンドアロンモードで正常に動作するSDKサンプル「evkbmimxrt1170_lwip_ping_bm_cm7」をインポートしました。イーサネットポートの選択は、次のものを使用して制御されます。 - 「BOARD_NETWORK_USE_100M_ENET_PORT(1U)」 - 「BOARD_NETWORK_USE_100M_ENET_PORT(0U)」 ただし、両方のイーサネットポート(100Mと1G)を同時に有効にする必要があります。これを達成するために、私は持っています: - lwIP を使用して 2 つのイーサネット インターフェイス (100M と 1G) を設定および初期化しました。 - 一意のMACアドレス、PHYリソース、およびクロック構成を割り当てました。 - 各インターフェースに「netif_100M」と「netif_1G」の構造体を作成しました。 ドライバーと設定ファイルの変更: 1. opt.h の "IP_FORWARD" を有効にしました。 2. 両方のイーサネットインターフェイスのping初期化をイネーブルに。 3.「lwipopts.h」を更新しました。 - 「LWIP_SINGLE_NETIF = 0」を設定すると、複数のインターフェイスが許可されます。 - 「LWIP_NUM_NETIF = 2」を設定して、ネットワークインターフェースの最大数を定義します。 これらの変更を統合すると、両方のイーサネット入力に対して ping を正常に送信できます。ただし、「1G イーサネット (ETH1) が応答する」だけで、「100M イーサネット (ETH0) は応答を受信しません」。 参照用に、ターミナルのスクリーンショットと完全に変更されたプロジェクト「evkbmimxrt1170_lwip_ping_bm_cm7」を添付しました。私の構成を確認し、この問題の原因となっている可能性のある不足している手順を提案していただけませんか? ご指導を楽しみにしています。 お手数ですが、よろしくお願いいたします。 よろしくお願いいたします クマール王子 Re:IMXRT1170-EVKBのデュアルイーサネット構成 こんにちはサム、 迅速な対応ありがとうございました。 提案どおりに変更を加えました。削除/コメント "netif_set_default(&netif_100M);」しかし、それでも同じ問題が発生します。たとえば、100Mからではなく、1Gからのみ応答を取得するpingのようなものです。 B.R.、 クマール王子

Spice Model for BFU660F Hi, Could you please provide a spice model for the BFU660F? Thanks, John Re: Spice Model for BFU660F Hello, I tried to use this model into Orcad PSpice but it seems that some parameters are not recognized (e.g. M parameter...) and the software gives an error. Please can you provide a model of BFU660F which can be imported in orcad PSpice? Thanks in advance for your support Best Regards Jonata Re: Spice Model for BFU660F Dear Erica I'd like to use 2-Emitters model for LTSPICE. Please release the type 4pins model of BFU660F. Best Regards. Jin Suwa Re: Spice Model for BFU660F Hi Erika, Thanks for the Spice model.  You can close this topic. Best Regards, John Re: Spice Model for BFU660F Hello. SPICE model is attached. Hope it helps. Regards.

IMX8MM With MEMS Oscillators Hello, I am trying to design a board using the IMX8M Mini, the design requires the use of MEMS oscillators. The datasheets are not very clear for this arrangement. IMX8MMIEC: 3.1.4 states that the RTC_XTALI is connected to an external oscillator and RTC_XTALO is connected to VDD_SNVS_0P8. There is then a statement about the XTALI pin (assumed to be 24M_XTALI) with no description of what to do with the XTALO pin, is this left unconnected? There are high/low thresholds given for the RTC clock but nothing given for the 24MHz clock, what are these thresholds? IMX8MMHDG: 4.4 mentions CLK1_P/N I cannot find any other reference to this pad in any other document. There is also a mention of CLKIN_1/2, the use of these pads is rather unclear with the only reference I can find is in the register definitions. I found this post (https://community.nxp.com/t5/i-MX-Processors/Processor-CLKIN-and-CLKOUT-pin-functionality/m-p/1007077) from 2020 with NXP stating it can bypass the XTALI pad and apologising that it is poorly documented, It still isn't very clear. Should the 24MHz MEMS oscillator be connected to 24M_XTALI or CLKIN_1? If no crystals are used should "VDD_24M_XTAL_1P8" still be powered as this is omitted from section 2.1 in IMX8MMIEC? Thanks, Chris Re: IMX8MM With MEMS Oscillators @user1092  Happy to help, and thank you for your patience. Best regards, Salas. Re: IMX8MM With MEMS Oscillators Hi Salas, Thank you for clarifying and for your assistance. Chris. Re: IMX8MM With MEMS Oscillators Hello @user1092  Yes, I can confirm that the user's guide is correct, in that case you must tie RTC_XTALO to VDD_SNVS_0P8. This is from an internal discussion: Manuel_Salas_0-1752764290974.png Best regards, Salas. Re: IMX8MM With MEMS Oscillators Hi Salas, Thank you for the response, this is good news. Could you also please confirm the data sheet is correct in regards to the RTC. With RTC_XTALO being tied directly to VDD_SNVS_0P8, this sounds like a strange arangement and I would like to just confirm it is the correct arrangement. Thank you, Chris Re: IMX8MM With MEMS Oscillators Hello @user1092  Following up on your inquiry, we have reviewed the RTL and datasheet of the PAD provided by the IP vendor. Based on this review, we can confirm that the PAD supports the use of an external 24MHz reference clock. As per the IP datasheet: "In the case of external clock without physical crystal, a differential signal must be applied between PADI and PADO." This means that the external 24MHz clock must be a differential (complementary) signal applied to the XTALI and XTALO pins. Specifically: The signal should swing between 0V and 1.8V. When XTALI is at 0V, XTALO should be at 1.8V, and vice versa. To achieve this, you have two options: Use an oscillator that provides complementary differential outputs. Use a single-ended oscillator along with an external inverter to generate the complementary signal. Best regards, Salas. Re: IMX8MM With MEMS Oscillators Thank you @user1092  I will update to internal team and wait for their answer. Best regards, Salas. Re: IMX8MM With MEMS Oscillators Attached file after failed post removed it. Re: IMX8MM With MEMS Oscillators Hi Salas, "It sounds like a MEMS resonator on one instance (uses both XTAL pins) and an MEMS clock generator in the other (single ended input, only one). As far as using a resonator to replace a crystal, no one has asked this to my knowledge (been covering i.MX since around 2008). Will need to do some research on this." I'm unsure as to what they are referring here, but a MEMS resonator will not be used by us. To be honest, I had not heard of them and they don't seem too readily available. We will be using a single ended clock source. "Have to dig on using an external, single ended clock generator since some parts are not able to work with an external oscillator. I don’t recall off hand which one it was so I need to dig on that too." Please that would be appreciated. "Do you have any part numbers/dara sheets?" The part will most likely be DSC6001HI2B-024.0000, See attached for datasheet. Thanks, Chris. Re: IMX8MM With MEMS Oscillators Hello @user1092  From internal team: It sounds like a MEMS resonator on one instance (uses both XTAL pins) and an MEMS clock generator in the other (single ended input, only one). As far as using a resonator to replace a crystal, no one has asked this to my knowledge (been covering i.MX since around 2008). Will need to do some research on this. Have to dig on using an external, single ended clock generator since some parts are not able to work with an external oscillator. I don’t recall off hand which one it was so I need to dig on that too. Do you have any part numbers/dara sheets? Best regards, Salas. Re: IMX8MM With MEMS Oscillators Hello @user1092  Sure, I am waiting for an answer from internal team. I will let you know when any update. Best regards, Salas. Re: IMX8MM With MEMS Oscillators Hello Salas, After re-reading the datasheet there is a section (3.1.4) stating the XTALI can be fed from an external oscillator: user1092_0-1750152258959.png This chip was chosen based on this statement. The documentation seems to be a bit of a mess, as it also states in this section that the RTC can only be connected to an external oscillator. However, section 3.4.2 discusses how to use the RTC with a crystal oscillator. You never answered the question about the CLKIN pins and whether these pins can be used if the XTALI pin cannot be driven from an external oscillator. I have spent almost a year developing this product, I do not want my time to have been wasted. The datasheet states XTALI can be driven from from an external oscillator. Please could you help, as I need a solution as soon as possible. Regards, Chris Re: IMX8MM With MEMS Oscillators Hello Salas, The design cannot use a crystal oscillator as it is used in a pressurised environment. You say the only recommended/validated way is with a crystal, this suggests it is possible but not tested. Could you provide information on if it is possible and if it is possible, how? Could you please provide some information on the purpose of the CLKIN_1/2 as there is little to no documentation about these pins. https://community.nxp.com/t5/i-MX-Processors/Processor-CLKIN-and-CLKOUT-pin-functionality/m-p/1007077 suggests the pins can be used to feed the main clock instead of the crystal. Is this correct? Thanks Chris. Re: IMX8MM With MEMS Oscillators Hello @user1092  I hope you are doing very well. It is Only recommended and validated option - use crystal as recommended in official NXP document - Hardware Guide, sect.Table 12. Oscillator/Crystal recommendations. Manuel_Salas_0-1748454982672.png Best regards, Salas.

Programming SJC_DISABLE, JTAG_SMODE and JTAG_HEO fuses on iMX8MM Hello, At the AN4581 Application Note section 5.7 it is recommended to program the SJC_DISABLE, JTAG_SMODE and JTAG_HEO fuses to completely secure the device, but looking at both the IMX8MMRM and IMX8MMSRM, I wasn't able to find the exact location of those fuses (bank, word, bit). Where can I find this information? Thank you! Re: Programming SJC_DISABLE, JTAG_SMODE and JTAG_HEO fuses on iMX8MM Hi @igorpadykov , I would appreciate if you could send me this information as well. Thanks in advance Dj Re: Programming SJC_DISABLE, JTAG_SMODE and JTAG_HEO fuses on iMX8MM Hi, Would it be possible for you to send me this information as well? Also is this diifferent between an imx8m nano  and a mini? Re: Programming SJC_DISABLE, JTAG_SMODE and JTAG_HEO fuses on iMX8MM We also would like to have this information. Re: Programming SJC_DISABLE, JTAG_SMODE and JTAG_HEO fuses on iMX8MM hi @igorpadykov, I need information about the fuses for the imx8m mini. Could you be so kind to provide it to me? I need to disable the JTAG for security reasons. Best regrads, Julián Re: Programming SJC_DISABLE, JTAG_SMODE and JTAG_HEO fuses on iMX8MM @igorpadykov could you also send me the info for the JTAG_HEO fuse? Thanks! Re: Programming SJC_DISABLE, JTAG_SMODE and JTAG_HEO fuses on iMX8MM Can you also share this with me, please? Why isn't this just posted in a public app note, or the reference manual or security reference manual? Security through obscurity is not security. Re: Programming SJC_DISABLE, JTAG_SMODE and JTAG_HEO fuses on iMX8MM Could you make this email public information? Why is this information not listed in the security reference manual? For the i.MX8M Nano this is listed in the security reference manual. But I cannot know whether the Mini uses the same fuses. Also, AN4581 also lists fuse DIR_BT_DIS to be of interest. But I cannot find any reference of it. Re: Programming SJC_DISABLE, JTAG_SMODE and JTAG_HEO fuses on iMX8MM We also want to disable JTAG on the imx8m-mini and I couldn't find any info of about it in Reference Manual, Rev. 2, 08/2019 Chapter 6.2 Fusemap. Could you also point me into the right direction. Thank you! Re: Programming SJC_DISABLE, JTAG_SMODE and JTAG_HEO fuses on iMX8MM Hi rodrigo_travess additional info were sent via mail. Best regards igor

56F8300プログラミングソフトウェア こんにちは。56F8323からファームウェアを読み出す必要があります。そのタスクに使用されるソフトウェアについて説明できる人はいますか? そのために 56800E フラッシュ プログラマー ユーザーガイドを使用できますか?   Re: 56F8300 programming software MCU のクローン作成に関する情報をいくつか追加しました。568323 から 2 つのファイルのみを読み出す必要があります。 1)fflash 568323_flash.cfg プログラム flash.S -rp0x00000:0x03FFF -p0x378 2)fflash 568323_flash.cfg ブートフラッシュ.S -rp0x20000:0x20FFF -p0x378 私の理解では、データフラッシュ領域（0x01000 0x01FFF）はSO必要ありません Re: 56F8300 programming software こんにちは@Fduch 、それを聞いてとても嬉しいです。新しい問題がある場合は、新しい投稿を作成してください。 Re: 56F8300 programming software ついに解決しました！CodeWarrior for 56800E デジタル・シグナル・コントローラ v8.3.exe をインストールする必要があります+ FLSHPROGRAMMER_V1.2_WIN32.exe を次のディレクトリに移動します。 C:\Program Files\Freescale\FlashProgrammer v1.2\bin>fflash 568323_flash.cfg 1623 0_p.S -rp0x0:0xfff -s -p0x378 56800E フラッシュプログラマー v1.1 プログラムの実行日: 2025 年 7 月 21 日月曜日 14:45:06 ローカルCCSサーバーにコネクテッド ポートLPT1でパラレルコマンドコンバータを使用するように構成 使用構成ファイル: 568323_flash.cfg 設定ファイルで定義された 3 つのフラッシュ ユニット。 チップID: 0x01f4001d コアID: 0x02211004, 1 - 通常モード デバイスをデバッグ モードにしています。お待ちください... 読書メモリ: ****************、完了 デバイスをユーザー モードにリセットしています... 初期化: 2907ms、メモリ読み取り: 3297ms、デバッグ終了: 921ms、合計: 7125ms Re: 56F8300 programming software OSはWinXPです。そして、CodeWarrior をインストールしていませんでした。アーカイブ 56800E フラッシュ プログラマー ユーザー ガイドから 56800E Flash Programmer.exe と FFLASH.exe のみ。CodeWarrior をインストールする必要がありますか? Re: 56F8300 programming software 56F8300 プログラミング ソフトウェアのバージョンは何ですか。また、このソフトウェアは CodeWarrior のどのバージョンのプラグインですか。また、Windows OS は何ですか? ログに「 CCCSClient::Open: 接続が拒否されました」と記録されていることに気付きました。 CCS に関係するかも知れませんので、参考にして下さい。Windows 7/10: CodeWarrior for DSC で USB TAP を使用する - NXP コミュニティ Re: 56F8300 programming software さて、正しい CMD と、私があなたの *cfg で持っているものは次のとおりです: C:\JtagV2>fflash 568323_flash.cfg 16230_x.S -rx0x0:0xfff -p0x378 56800E フラッシュプログラマー v1.0 プログラムの実行日: 2025 年 7 月 21 日月曜日 13:48:18 CCCSClient::Open: 接続が拒否されました C:\JtagV2> Re: 56F8300 programming software こんにちは。Codewarrior v8.3 で別の 56F8323 構成ファイルを見つけました。もう一度試していただけますか? Re: 56F8300 programming software さて、いくつかのアクション: C:\JtagV2>flashJtagLoader 568323_flash.cfg 16230_x.S -rX0x0:0xfff -p0x378 DSP56F801x フラッシュローダー。2006年11月3日18:00:59にコンパイルされました。 バージョン アルファ 2.0 (c) Freescale, TIC, 2006 ウィリアム・ジャン 部分著作権 2000-2002、Zloba Alexander I/Oポートドライバが起動しました アドレス 0x378 のプリンタ ポートを使用しています。 チップID: 0x01f4001d プログラミング時に部品をリセットすると、JTAG パスは次のようになります。 JTAG IRパス長: 8 JTAG DR パス長: 1 (BYPASS) コアID: 0x02211004 コアステータス: 0x0d - デバッグ プログラミング時に部品のコアTAPを選択した後、JTAGパスが変更されます。 今！！！ JTAG IRパス長: 4 JTAG DR パス長: 1 (BYPASS) デバッグ要求ステータス: 0xd - デバッグ OnCEステータスを有効にする: 0xd - デバッグ OnCE の有効化に成功しました。ターゲット チップはデバッグ モードです。 緩和発振器のトリムが成功しました！、トリム値 = 0x026c チップが保護されていません フラッシュ構成ファイルコマンドが無視されました: target_code_sets_hfmclkd 1 フラッシュ構成ファイルコマンドが無視されました: set_hfm_config_base 0x003FF7 フラッシュ構成ファイルコマンドが無視されました: set_hfm_programmer_base 0x2F800 フラッシュ構成ファイルコマンドが無視されました: set_hfm_prog_buffer_base 0 フラッシュ設定ファイルコマンドが無視されました: set_hfm_prog_buffer_size 512 設定ファイルで定義された 3 つのフラッシュ ユニット。 コードのダウンロードに失敗しました。PRAMベースアドレスを確認してください。 C:\JtagV2> どうしたの？ Re: 56F8300 programming software こんにちは！戻ってきました...そして、その操作には flash.cfg ファイルが必要であることがわかりました。しかし、56800E Flash Programmer.exeには*cfgファイルがありません どこで入手できますか?正確に言えば - flash8323.cfg Re: 56F8300 programming software こんにちは@Fduch 、 これは LPC チャネルなので、その他の DSC 関連の質問については、 デジタル・シグナル・コントローラ - NXPコミュニティに新しい投稿を作成してください。 あらかじめご了承ください。 よろしくお願いいたします。 セレステ Re: 56F8300 programming software 後で必ず質問が出るでしょう。それについては調査が必要です Re: 56F8300 programming software こんにちは@Fduch 、 サポートありがとうございます。 はい、 56800E フラッシュ プログラマ ユーザーガイドを使用して、56F8323 からメモリを読み取ることができます。 56F8XXXFPソフトウェアをダウンロードしてください: MC56F832xおよびMC56F812x DSC用EVK | NXP Semiconductors Celeste_Liu_0-1750990273384.png 次に、ファイル56800EFPUGを開き、「2.2.3 メモリの表示」セクションの手順に従います。 Celeste_Liu_2-1750990460798.png お役に立てれば幸いです。 よろしくお願いいたします。 セレステ ------------------------------------------------------------------------------------------------------------------- 注: この投稿が質問の答えである場合は、「解決策として承認」ボタンをクリックしてください。ありがとう！ -------------------------------------------------------------------------------------------------------------------

LX2160ardb 上の PCIe エンドポイント lsdk 21.08 を使用して、LX2160ardb_rev2 のエンドポイントとして PCIe を設定しようとしています。ユーザーガイドに記載されているとおり、HOST_AGT_PEX3=1 を設定しました。しかしその後、PCIe3 は u-boot でも Linux コンソールでも表示されなくなりました。何を見逃したのでしょうか? ggrocer_0-1760339883324.png Re: PCIe endpoint on LX2160ardb LS1028ARDB の次の u-boot パッチを参照してください。u-boot に関連コードを追加する必要があります。 nxa13285@lsv07330:/opt/samba/nxa13285/flexbuild/flexbuild/components/firmware/rcw$ git diff diff --git a/ls1028ardb/R_SQPP_0x85bb/rcw_1500_gpu600.rcw b/ls1028ardb/R_SQPP_0x85bb/rcw_1500_gpu600.rcw インデックス 057b0f1..2e4fa7d 100644 --- a/ls1028ardb/R_SQPP_0x85bb/rcw_1500_gpu600.rcw +++ b/ls1028ardb/R_SQPP_0x85bb/rcw_1500_gpu600.rcw @@ -38,6 +38,7 @@ SRDS_PRTCL_S1_L0=8 SRDS_PRTCL_S1_L1=5 SRDS_PRTCL_S1_L2=11 SRDS_PRTCL_S1_L3=11 +HOST_AGT_PEX2=1 /* PCIe コントローラのエラッタ */ #include <../ls1028asi/a008851.rcw> nxa13285@lsv07330:/opt/samba/nxa13285/flexbuild/flexbuild/components/firmware/rcw$ nxa13285@lsv07330:/opt/samba/nxa13285/flexbuild/flexbuild/components/firmware/uboot$ git diff diff --git a/arch/arm/dts/fsl-ls1028a.dtsi b/arch/arm/dts/fsl-ls1028a.dtsi インデックス 7234faea0e..bda9035ea0 100644 --- a/arch/arm/dts/fsl-ls1028a.dtsi +++ b/arch/arm/dts/fsl-ls1028a.dtsi @@ -123,6 +123,17 @@ 0x82000000 0x0 0x40000000 0x88 0x40000000 0x0 0x40000000>; /* プリフェッチ不可能なメモリ */ }; + + pcie_ep2: pcie_ep@3500000 { + 互換性 = "fsl,ls-pcie-ep"; + レジスタ = <0x00 0x03500000 0x0 0x80000 + 0x00 0x035c0000 0x0 0x40000 + 0x88 0x00000000 0x8 0x00000000>; + reg-names = "regs", "ctrl", "addr_space"; + num-ib-windows = <6>; + num-ob-windows = <8>; + }; + 暗号: crypto@8000000 { 互換性 = "fsl,sec-v5.0", "fsl,sec-v4.0"; fsl、秒時代 = <10>; diff --git a/configs/ls1028ardb_tfa_defconfig b/configs/ls1028ardb_tfa_defconfig インデックス 87357d30c0..0afbc815c1 100644 --- a/configs/ls1028ardb_tfa_defconfig +++ b/configs/ls1028ardb_tfa_defconfig @@ -94,3 +94,4 @@ CONFIG_OF_LIBFDT_OVERLAY=y CONFIG_EFI_LOADER_BOUNCE_BUFFER=y CONFIG_VIDEO=y CONFIG_VIDEO_LS_HDP_LOAD=y +CONFIG_PCIE_LAYERSCAPE_EP=y

IMX SM (システムマネージャ) を使用した IMX95 ハードウェアのパーティショニングとアイソレータ こんにちは、 IMX95 verdin evkボードを使用したプロジェクトに取り組んでいます ハードウェア (A55 コア) をパーティション分割して、それぞれで異なる重要度のアプリケーションを実行する 4 つの別個の分離された Linux を実行したいと考えています。私たちは、プロトタイプ作成のために SM を使用してボードを素早く分割し、生産に近づいたときに PikeOS に移行することを望んでいました。 SM ドキュメントでは、A55 パーティションを構成する方法についてはあまり説明がありませんでした。それが可能だといいのですが、間違っていたら訂正してください。 理想的には、パーティション分割された A55 を含む参照構成と、コメントとコンポーネントの説明を含む参照構成が必要であり、何がどこにあり、なぜであるかを理解できるようになります。Linux を実行するために必要な最小限の A55 LM 構成の例もいただければ幸いです。 私たちが望むものの例 - コンポーネントの説明と時折の説明コメントを含む完全な構成:   PD_A55P start=2, stop=8, test #power delivery to A55 package PD_A55C0 stop=7 #power delivery to A55 core 0 - only stop because of ... PD_A55C1 stop=8 #power delivery to A55 core 1 ... A55P OWNER, sema=0x442313F8 #A55 package - must be owned by LM2 because ..., sema means ... ... FLEXSPI1_MEM EXEC, begin=0x000000000, end=0x0FFFFFFFF #only needed if ... OCRAM_C EXEC, begin=0x001000000, end=0x001017FFF #used for ..., minimum size ... OCRAM EXEC, begin=0x0204C0000, size=96K #used for ..., minimum size ... GPU DATA, begin=0x04D900000, end=0x04DD7FFFF #only on LM that owns GPU, minimum size ... DDR EXEC, begin=0x088000000, end=0x089FFFFFF #ddr partition 1, used for ... DDR EXEC, begin=0x08E000000, end=0x87FFFFFFF #ddr partition 2, used for ... 適切に文書化された構成ファイルを 1 つ用意しておくと、望ましい結果を得るために何を変更する必要があるかを理解するのに大いに役立ちます。上記の例では、A55P は A55 パッケージを意味すると推測しましたが、確信を得る方法はありません。また、1 つの LM の下にメモリの DDR セクションが 2 つある (さらにセキュア A55 セクションに 1 つある) 理由もわかりません。また、すべての A55 LM にこれらすべてが必要かどうかもわかりません。 また、複数の LM で同時に同じ Linux イメージを起動できるCANかどうか、また各 LM に異なる Linux イメージをロードできるCANかどうか、またそれをどのように設定するかについても興味があります。 最後に知りたいのは、シリアル DBG ポートにコネクテッドする LM を選択する方法と、(使用しない) M7 のデバッグ COM ポートを別の A55 LM で上書きできるかどうかです。 ありがとうございます。ご返信をお待ちしております。 ウラジミール

S32G274ARDB2上のXenでmmcblk0デバイスを制御する こんにちは、 私は S32G274ARDB2 イメージを使用しており、Linux BSP 38.0 ユーザー マニュアルのガイドラインに従って Xen ハイパーバイザー サポートを有効にしています。イメージをビルディングした後、Xen 環境で `lsblk` コマンドから次の出力を確認しました。 名前 MAJ:MIN RM SIZE RO TYPE マウントポイント mmcblk0 179:0 0 14.8G0 ディスク |-mmcblk0p1 179:1 0 64M 0 パーツ |-mmcblk0p2 179:2 0 980M 0 パーツ / |-mmcblk0p3 179:3 0 980M 0 パーツ `-mmcblk0p4 179:4 0 980M 0 部分 Xen に公開される `mmcblk0` デバイス (パーティション) の数を管理する方法を理解したいと思います。具体的には、以下の点について指導が必要です。   1. Xen または特定のドメイン (Dom0 や DomU など) に表示される `mmcblk0` パーティションの数を制限するにはどうすればCANますか? 2. Xen 内で `mmcblk0` パーティションの数を動的に追加したり制御したりすることは可能ですか? SO、どのような構成やツールを使用すればよいですか? 3. この制御を実現するために変更する必要がある特定のデバイス ツリー設定、Xen 構成ファイル、または U-Boot コマンドはありますか?   これを実現するための関連ドキュメント、構成例、手順などへの参照があれば、大変助かります。設定に関する追加の詳細が必要な場合はお知らせください。   再開まで今しばらくお待ちください。 Re: Controlling mmcblk0 Devices in Xen on S32G274ARDB2 こんにちは@hulk101さん、 私が提供した情報で目標を達成できましたか? もしSOであれば、私の最後の返信を受け入れられるべき解決策として選択してください。そうでない場合は、エラーが発生した場合はお知らせください。 ありがとうございます！ Re: Controlling mmcblk0 Devices in Xen on S32G274ARDB2 こんにちは@hulk101さん、 Xen は NXP 製品ではないため、これについてのサポートはあまり提供できません。ただし、役に立つと思われる情報がいくつかあります。Dom0はデフォルトですべてのハードウェアリソースにアクセスできます。これにはSD/eMMCパーティション（ mmcblk0p1、mmcblk0p2、mmcblk0p3など）が含まれます。Dom0へのアクセスを制限することは可能ですが、Dom0は他のすべてのドメイン（Domuなど）を作成することを目的としているため、推奨しません。DomUはデフォルトですべてのハードウェアリソースにアクセスできるわけではありません。例えば、パーティションについては、次のコマンドを実行して動的にアタッチできます。 xl block-attach domu1 phy:/dev/mmcblk0p3 xvdb w または切り離すには: xl block-detach domu1 xvdb これらのコマンドを domu1 の設定ファイルに追加するCANもできます。 必要なパーティションとドメイン名に応じてコマンドが若干変更される可能性があることに注意してください。 この方法では、パーティションが domu1 に次のように表示されます。 /dev/xvdb デバイス ツリーで実行するCAN構成がいくつかありますが、要件によってはそれが正しいアプローチではないと思われますので、 https://wiki.xenproject.org/wiki/Device_tree を確認してください。 他にご質問があればお知らせください。

NXP iMX95 EVK - NPU TensorFlow Lite モデル こんにちは、 NPU で eIQ TensorFlow Lite サンプルモデルを実行しましたが、次のエラーが発生して失敗しました。 情報: モデル mobilenet_v1_1.0_224_quant.tflite がロードされました 情報: 解決済み報告者 情報: EXTERNAL デリゲートが作成されました。 remoteproc remoteproc0: FWイメージNeutronFirmware.elfを起動しています remoteproc remoteproc0: リモートプロセッサ neutron-rproc が起動しました 情報: NeutronDelegate デリゲート: 1 つのパーティションを持つ 31 ノードのうち 29 ノードが委任されました。 INFO: EXTERNAL デリゲートを適用しました。 情報: CPU 用の TensorFlow Lite XNNPACK デリゲートを作成しました。 Neutron 4ab00004.imx95-Neutron: 無効な ioctl。コマンド=1075577096、引数=549719032088 Neutron推論ジョブの作成に失敗しました エラー: コンポーネント='Neutron ドライバ'、カテゴリ='内部障害'、コード=442 エラー: ノード番号 31 (NeutronDelegate) の呼び出しに失敗しました。 エラー: tflite の呼び出しに失敗しました。 例は次のパッケージを使用して構築されました。 # AI/ML IMAGE_INSTALL:append = "tensorflow-lite-neutron-delegate" 現在、リモート プロセッサはオフラインとして表示されます。 root@toradex-smarc-imx95-12593622:/sys/class/remoteproc/remoteproc0# 猫の状態 オフライン リモート プロセッサを手動で起動しようとすると、権限エラーが発生します。 root@toradex-smarc-imx95-12593622:~# echo rproc-neutron-rproc-fw > /sys/class/remoteproc/remoteproc0/firmware -sh: /sys/class/remoteproc/remoteproc0/firmware: 権限が拒否されました root@toradex-smarc-imx95-12593622:~# echo start > /sys/class/remoteproc/remoteproc0/state -sh: /sys/class/remoteproc/remoteproc0/state: 権限が拒否されました 現在、IMX_ML_User_Guide を参照して、NPU 上で eIQ Toolkit TensorFlow Lite の例を実行する作業を行っていますが、マイクロコードの不一致エラーが発生しました。 私たちのセットアップでは、BSPバージョンscarthgap-6.6.36-2.1.0を使用しています。eIQ ツールキット バージョン 1.16.0。TensorFlow Liteモデルを.tfliteに変換しましたeIQ ツールキットを使用して NPU 最適化モデルに変換しましたが、実行中に次のエラーが発生します。 Screenshot from 2025-10-10 17-05-43 (1).png トラブルシューティングのために、複数のBSPとeIQツールキットのバージョンの組み合わせ（BSP 6.6.52_2.2.0、6.12.34_2.1.0）をテストしました。、lf-6.6.3_1.0.0 6.6.23_2.0.0 および 6.6.36_2.1.0eIQ 1.16.0では、1.15.1、および 1.14.0)。ただし、マイクロコードのバージョンはいずれも、予想されるバージョンと一致しません。 予想されるマイクロコードバイナリ（NeutromFirmware.elf）を提供してください変更の実行やアドバイスのため。 Re: NXP iMX95 EVK - NPU TensorFlow Lite Model こんにちは、 BSP バージョンが 6.12.20 から 6.12.34 にアップグレードされ、eIQ ツールキットのデフォルトの例が実行されました。添付のスクリーンショットは結果を示しています。この例は正常に実行され、NXP i.MX95 EVK でデフォルトの画像分類出力が生成されました。ただし、実行中に 31 個のノードのいずれも委任されませんでした。 NXP_iMX95.png .tfliteを変換しました最新の eIQ Toolkit バージョン 17 を使用したモデル。ただし、TensorFlow Lite バージョン 17 で例を実行すると、画像分類の結果が表示されません。この問題を示すスクリーンショットを添付しました。 v17.png 上記の両方のCASEは、NXP i.MX95 EVK で実行されました。 ただし、私たちの主な目的は、これらの例を Toradex SMARC i.MX95 EVK で実行することです。 Toradex ボードの BSP バージョン アップグレードはまだ不安定で、Toradex i.MX95 EVK にバージョン 6.12.34 の安定した BSP リリースがまだないため、NPU で AI ワークロードを実行すると複数のエラーが発生します。 Re: NXP iMX95 EVK - NPU TensorFlow Lite Model こんにちは、 モデルを次のように変換する必要があります。 /opt/nxp/eIQ_Toolkit_v1.17.0/bin/neutron-converter/MCU_SDK_25.09.00+Linux_6.12.34_2.1.0/neutron-converter \ --input you_model_quant.tflite \ --output your_model_neutron.tflite \ --target imx95 \ --convert-inputs-uint8-to-int8 \ --convert-outputs-uint8-to-int8 YOLOv11 Nano を 27 FPS で実行できました。バージョン不一致の警告はまだ表示されますが、問題は発生していません。警告を受けるのは楽しいことではありませんが、今となってはそれについてCANことはあまりありません。 お役に立てれば幸いです。 乾杯！ Re: NXP iMX95 EVK - NPU TensorFlow Lite Model こんにちは、 最新バージョン (6.12.34) では、さらに多くのノードとオペレーターを変換することができました。変換された演算子が 3% から 62 ドルに増加しました。これは、YOLOv11 ベースのモデルとしては非常に良好です。 今度はバージョンの不一致もあります。しかし、それは私のボードのバージョンによるものです。SO、6.12.20 から 6.12.34 にアップデートしようとしています。お持ちのバージョンと変換に使用したバージョンをご確認ください。 乾杯！ Re: NXP iMX95 EVK - NPU TensorFlow Lite Model こんにちは、 このエラーについては分かりませんが、おそらく NXP の誰かが介入するはずです。 私もガイドに従って、カスタム 1 ステージ検出器 (CNN ベース) を変換することができました。残念ながら、デリゲートにロードされるノードは 1 つだけです (残りは、CPU 用の XNNPACK のままです)。 ====== V4L2ENC: 1.26.0 build on May 7 2025 08:46:20. ====== INFO: NeutronDelegate delegate: 1 nodes delegated out of 697 nodes with 1 partitions. INFO: Neutron delegate version: v1.0.0-a5d640e6, zerocp enabled. INFO: Created TensorFlow Lite XNNPACK delegate for CPU. これはおそらく、変換後に 697 個の Neutron Graph のうち 1 個だけ作成されるためです。変換された演算子は 27 個のみです。笑 Conversion statistics: Number of operators after import = 678 Number of operators after optimize = 723 Number of operators converted = 27 Number of operators NOT converted = 696 Number of operators after extract = 697 Number of Neutron graphs = 1 Number of operators NOT converted = 696 Operator conversion ratio = 27 / 723 = 0.0373444 Operators converted = 1,2,3,4,5,6,7,8,9,10,11,12,13,14,15,16,17,18,19,20,21,22,23,24,25,26,27, Variscite のサポートに再度お問い合わせし、何かアイデアが得られるか確認してみました。NXP がここで実際に返答しないのは残念です。 解決策が見つかることを願っています。引き続き調査を続け、何か見つかったらお知らせします。 乾杯！ Re: NXP iMX95 EVK - NPU TensorFlow Lite Model こんにちは、 サポートありがとうございます。共有していただいたリンクを確認し、提供された手順に従いましたが、マイクロコード不一致エラーがまだ発生します。参考までにスクリーンショットを添付しました。 Screenshot from 2025-10-31 17-54-09.png これを確認して問題解決にご協力いただけますでしょうか? Re: NXP iMX95 EVK - NPU TensorFlow Lite Model NXP のサポートは非常に悪く、ドキュメントには必要なものがすべて記載されていません。また、Neutron 準拠モデルが付属していないイメージについては言うまでもありません (変換されずにイメージに追加されなかったためです)。 私は、NXP iMX 95 が統合されたボードを提供しているNXPについてである Variscite に連絡し、支援してもらいました。これを動作させるには、NPX の例であっても、自分でモデルを変換する必要があります。次の手順に従ってください: https://dev.variscite.com/dart-mx95/mx95-yocto-walnascar-6.12.20_2.0.0-v1.2/machine-learning/ 他の作業で忙しいので、まだ変換は行っていません。 お役に立てれば幸いです。 Re: NXP iMX95 EVK - NPU TensorFlow Lite Model 最新の BSP リリースに更新しましたが、問題は依然として解決しません。この問題の解決にご協力いただけませんか? Re: NXP iMX95 EVK - NPU TensorFlow Lite Model こんにちは、 私も同じ問題に直面しており、CAN回避できません。 以下の例のように、画像に付属するサンプル コードをテストしました。NeutroDelegate がノードを適切に委任しないという同じ問題が発生します。私たちの検出モデルで試してみましたが、予想どおり同じ結果でした。 ====== V4L2ENC: 1.26.0 build on May 7 2025 08:46:20. ====== INFO: NeutronDelegate delegate: 0 nodes delegated out of 678 nodes with 0 partitions. Error in cpuinfo: prctl(PR_SVE_GET_VL) failed INFO: Created TensorFlow Lite XNNPACK delegate for CPU. これを実行しようとすると、 echo start > /sys/class/remoteproc/remoteproc0/state 結果としてアクセスが拒否されました。 多くの画像で試してみました: 6.12.20_2.0.0-v1.1:動作し、起動しますが、デリゲートが適切に割り当てられません。 6.6.52_2.2.0-v1.1:動作しません。起動すらしません。 6.6.23_2.0.0-v1.1:動作しません。起動すらしません。 6.6.1_1.0.0-v1..00: 動作しません - 起動すらしません。 Variscite DART DM95 に付属する NXP i.MX 95 をテスト中です (またはテストしようとしています)。画像は彼らのサイトからダウンロードされました。最新の NXP リリースでも試してみましたが、これも機能しませんでした。 この許可が拒否された理由は何でしょうか?特定の動作する画像をお持ちの場合は、それをダウンロードするためのリンクを共有していただけますか? サポートをよろしくお願いいたします。 乾杯！ Re: NXP iMX95 EVK - NPU TensorFlow Lite Model こんにちは。 それは奇妙です。SO、最新の BSP を使用していることを確認し、ボードの Linux を消去して再度書き込んでください。ここでは問題なく動作しているので、これ以上言うことはCANません。 よろしくお願いします。 Re: NXP iMX95 EVK - NPU TensorFlow Lite Model こんにちは、 ご提案のとおり、以下のコマンドを試しましたが、依然としてアクセスが拒否されるなどのエラーが発生しました。ルートおよび sudo でもコマンドを試していますが、依然としてアクセス拒否の問題が発生しています。参考までにスクリーンショットを追加しました。 1.エコー停止 > /sys/class/remoteproc/remoteproc0/state 2.cat /sys/class/remoteproc/remoteproc0/state 3.ls /lib/ファームウェア 4.echo NeutronFirmware.elf > /sys/class/remoteproc/remoteproc0/firmware Screenshot from 2025-10-16 14-57-17.png Re: NXP iMX95 EVK - NPU TensorFlow Lite Model こんにちは、 エラー メッセージによると、RemoteProc 権限の問題と NPU デリゲートの失敗の両方が発生しています。これらを段階的に解決するお手伝いをさせていただきます。 1. RemoteProc の権限の問題 リモート プロセッサを手動で制御しようとしたときに表示される権限エラーはよくあるものです。RemoteProc のドキュメントによると、変更を加える前にリモート プロセッサが正しい状態であることを確認する必要があります。 # cat /sys/class/remoteproc/remoteproc0/state 権限が拒否されたエラーが発生した場合は、まずリモート プロセッサを停止してみてください。 # エコー停止 > /sys/class/remoteproc/remoteproc0/state （ 次に、オフラインであることを確認します。 # cat /sys/class/remoteproc/remoteproc0/state オフライン 2. ファームウェアのロードプロセス ファームウェアをロードする場合、RemoteProc フレームワークはデフォルトで /lib/firmware 内に格納されている *.elf ファームウェアを検索します(1) 。ファームウェアを次の場所にコピーCAN: $ scp hello_world.elf root@ :/lib/firmware ファームウェアが他の場所に保存されている場合は、ファームウェア パスを更新CAN。 # echo -n new_path > /sys/module/firmware_class/parameters/path 3. リモートプロセッサのロードと起動 ファームウェアをロードするには、ファームウェア ファイルにその名前を書き込みます。 # echo.elf > /sys/class/remoteproc/remoteproc0/ファームウェア 重要: 必ず *.elf ファームウェアを実行してください。そうしないと動作しません。 新しいファームウェアでリモート プロセッサを起動するには: # エコー開始 > /sys/class/remoteproc/remoteproc0/state 次のような出力が表示されます。 [12594.692880] remoteproc remoteproc0: imx-rproc を起動しています [12594.698629]remoteproc remoteproc0: FWイメージhello_world.elfを起動しています。サイズ 240736 [12594.706192]remoteproc remoteproc0: dtb rsrc-table がありません [12594.761474]remoteproc remoteproc0: リモートプロセッサ imx-rproc が起動しました 4. NPU構成要件 コミュニティの議論に基づいて、NPU の設定にはいくつかの重要な考慮事項があります。 NPU サポートの確認: ハードウェアが NPU 実行をサポートしていること、および使用している TensorFlow Lite バージョンが NPU アクセラレーションと互換性があることを確認します。 NPUドライバのインストール: NPUドライバが正しくインストールされ、設定されていることを確認します 正しい TensorFlow Lite デリゲートを使用する: NPU 実行に適切なデリゲートを使用していることを確認します。 5. トラブルシューティングの手順 ハードウェアサポートの確認: ハードウェア構成がNPUデリゲートをサポートしていることを確認します。 ファームウェアの検証: 正しいNPUファームウェアがロードされていることを確認します ドライバステータス: Neutronドライバが正しくロードされ、アクセス可能かどうかを確認します デリゲート構成: TensorFlow Lite デリゲートが特定のハードウェアに対して正しく構成されていることを確認します。 6. 代替アプローチ 問題が引き続き発生する場合は、まず CPU のみの推論でテストして、問題が NPU アクセラレーションに特有のものかどうかを特定することを検討してください。ハードウェアアクセラレーションを一時的に無効にするには、 USE_HW_ACCELERATED_INFERENCE=0 よろしくお願いします。  

关于我的电机 MCSPTE1AK344 的问题 您好， 我购买了贵公司的 MCSPTE1AK344 套件，使用的是微处理器 S32K344。我正在使用"S32K344_mc_pmsm_1sh_s32ct" 程序，并已获得电机的运动情况。我可以控制电机的速度，但我有不同的问题。正如您在下一张图片中看到的，我有很多"......"，但我不知道原因（这是在电机运动时）。此外，电机有时会不服从速度指令。 JonAnder_Amante_0-1762336973397.png JonAnder_Amante_1-1762337070340.png 感谢您的一切， Re: Question with my motor MCSPTE1AK344 你好 我在和电机控制小组谈话。 示例S32K344_mc_pmsm_1sh_s32ct" 来自 MBDT。(基于模型的设计工具箱） 显然，恩智浦 MDBT 团队的人员已经与您取得了联系。 关于你发送的屏幕截图，看来你在 devikt MCSPTE1AK344 的 K344 EVB 板上设置了错误的跳线 J18。 petervlna_0-1762939490618.png 如果你将其设置为 3.3V，它将感知更大的电压。 如果使用 DEVKIT 的适配器供电，则显示值必须为 12V。 顺祝商祺！ Peter   Re: Question with my motor MCSPTE1AK344 您好， 我在 S32 Design Studio 中试用了您的示例，可以接收到有关 MCU 的信息。我在界面上看到了下一张图片，我知道问题出在哪里了。你能帮帮我吗？ JonAnder_Amante_0-1762856310383.png 谢谢 Re: Question with my motor MCSPTE1AK344 你好 以下是反馈的摘要： 您所说的项目" S32K344_mc_pmsm_1sh_s32ct" 并非来自官方网络的项目。 我们的是基于 EB tresos 的 mcspte1ak344_pmsm_foc_1SH_AS_TR 版本。您的项目要么是您移植到 S32DS 中的，要么是从某个未知来源获取的。 软件可以从下面的链接下载，版本在 RTD3.0.0。 https://www.nxp.com/design/design-center/development-boards-and-designs/MCSPTE1AK344 下面是示例的文档： https://community.nxp.com/t5/S32K-Knowledge-Base/S32K3-Motor-control-SW-examples/ta-p/1804577 单分流器示例在此： https://community.nxp.com/t5/S32K-Knowledge-Base/S32K344-FOC-with-single-shunt-current-measurement/ 我们无法对 S32K344_mc_pmsm_1sh_s32ct 做出评论。Ty 下载官方 SW 并进行比较。 关于"?? "标记，您的项目中没有定义这些变量，因此 freemaster 无法识别它们的地址并将其可视化。 顺祝商祺！ Peter Re: Question with my motor MCSPTE1AK344 您好， 我按照您在示例"https://www.nxp.com/document/guide/ev-ac-charging-solutionss:GS-MCSPTE1AK344" 中的步骤进行了操作。 我不知道如果我不读取 uC 的信号，电机为什么会工作，因为我可以修改电机的速度。 速度反映正确，但速度指针有时不按速度顺序转动。 您能给我任何解决方案吗？ Re: Question with my motor MCSPTE1AK344 你好 您遵循入门指南了吗？ https://www.nxp.com/document/guide/ev-ac-charging-solutionss:GS-MCSPTE1AK344 标记表示无法从 uC 读取有价值的信息。 此外，电机有时会不服从速度指令。 你是说通过 MCAT 更改速度时，UC 中没有反映？ 致以最崇高的敬意， Peter

i.MX957 LPDDR 控制器 即将推出的 i.MX957 是支持 LPDDR4 双通道内存还是仅支持单通道内存？ Re: i.MX957 LPDDR Controller 您好， 感谢您对恩智浦半导体产品的关注， 关于即将推出的 i.MX 95，我们掌握的信息不多，但初步数据表显示，它将只支持 LPDDR5/LPDDR4X 而非 LPDDR4。 如前所述，这只是初步数据表，由于处理器处于试生产阶段，因此可能会有变化，请参考发布时的可用文档。 此致

S32K39-37-36におけるCoolFlux DSPの対象アプリケーション NXPについて: 大金半導体 お問い合わせ: Heedong Lee デバイス: S32K39-37-36 こんにちは、チームの皆さん お客様と私の理解では、S32K39-37-36 は安全な EV 制御アプリケーション用に設計されています。 - モータ制御（3相または6相モーター、Si IGBT/SiC/GaNトランジスタ） - 電力変換（DCDC、OBC） - バッテリー・マネジメントシステム（BMS）制御 - 車載制御ユニット（VCU）またはドメイン制御 特に、CoolFlux DSP は、モーター リゾルバ アプリケーション (S32K39-36) 用の FIR フィルタリング機能を実装し、SDADC からの生データを後処理し、構成されたサンプリング レートに従って最終サンプルを提供するように構築されています。 ただし、お客様は、CoolFlux DSP が次のアプリケーションでどのような役割を果たすことができるかを知りたいと考えています。 - 電力変換（DCDC、OBC） - バッテリー・マネジメントシステム（BMS）制御 - 車載制御ユニット（VCU）またはドメイン制御 また、アプリケーションで SDADC が使用されていない場合、CoolFlux DSP は他にどのような操作を実行できますか? ご協力をよろしくお願いいたします。 良い１日を！ よろしくお願いします、 レオナルド クールフラックス 優先度: 高 Re: Target applications of CoolFlux DSP in S32K39-37-36 「CF」はCoolFluxの略で、 ペトル Re: Target applications of CoolFlux DSP in S32K39-37-36 フィードバックありがとうございます。 頭字語「CFSDADC」の「CF」はどういう意味ですか? Re: Target applications of CoolFlux DSP in S32K39-37-36 こんにちは、 Threadで述べたように、CoolFlux DSPの主な（そして唯一の）CASEは、モータ制御アプリケーションです。開発フェーズでは、他のユース CASE のサポートは要求されませんでした。その他の/新しいユースCASEの場合は、FW がそのまま他のユースCASEをサポートできるかどうかを確認するために分析を実行する必要があります。あるいは、何らかの変更が必要になるか、異なる機能を備えた異なるバージョンの FW が必要になる可能性があります。 2番目の質問に関して。SDADC 入力ストリームの代わりに、CFSDADC FW は DMA-WRITE バッファとクロックしきい値スケジューリング モードで動作 CAN。ただし、現時点で RTD ドライバがこれをサポートしているかどうかはわかりません。 一般に、CFSDADC FW は入力データ (SDADC または DMA-WRITE バッファ) の次のプロセッシングをサポートします。アップサンプリング、FIR フィルタリング、デシメーション、調整 (ゲインまたはオフセット)、IIR フィルタリング。 よろしくお願いします。 イインドリッヒ。

M コア pfe_master の起動に失敗しました こんにちは、NXP s32g2rdb2 ハードウェアを使用して、PFE-DRV_S32G_M7_MCAL_1.3.0 の MasterProject_RDB2 プログラムをテストしました。 DS でマスター プログラムを完全にコンパイルし、autosar_intram.gld リンク ファイルを使用して elf ファイルと bin ファイルを正常に生成しました。 Lauterbach を使用してプログラムをデバッグしたところ、main の初期化が実行されたことがわかりました (uart1 モジュールが追加され、uart が正しく出力されました)。 bin ファイル用に ivt を設定し、qpsi に書き込んで起動した後、uart1 が出力しません。どうすればよいですか? マップファイルを使用した IVT 構成は次のとおりです。 youke_0-1753252608087.png Re: M core pfe_master failed to start こんにちは、 @youke ご返信ありがとうございます。 IVT 設定の全体像を共有していただけますか? BR チェイン Re: M core pfe_master failed to start こんにちは、 リクエスト通りに変更しましたが、UARTプリントはありません youke_0-1753338282759.png Re: M core pfe_master failed to start こんにちは、 @youke ご投稿ありがとうございます。 さらにテストを行うために、RAM 開始ポインターを 0x34390000 に変更してみてはいかがでしょうか? BR チェイン