MC33774 is unresponsive MC33774无响应 The current DEMO routine for MC33665+MC33774 implements 665 initialization, 774 initialization, and voltage and temperature acquisition functions. The bench setup is shown in the figure. 1. JozefKozon_0-1781765038190.png When the S32K314 main control unit uses JLINK to connect to the SWD debug port for debugging and simulation, both 33774 and 33665 can respond normally, returning reply frames and acquiring the correct unit voltage and GPIO port data. The bench power-on sequence is "sampling slave board power-on -> MC33665A power-on -> MCU main board power-on". The communication initialization to request read register message is shown as MC33774_FIRST (where the CAN type message is the MC33665 reply frame). 2. When the emulator is disconnected and the entire bench is powered down, wait for a period of time, and then power on again in the sequence of "sampling slave board power-on -> MC33665A power-on -> MCU main board power-on", the MC33774 does not respond, and only the MC33665A can return a response frame. Re-initializing the MCU motherboard by powering it on and off didn't work; it only communicates normally with the MC33774 when debugging with J-Link. The message is as shown in MC33774_SECOND. I'd like to know what directions I can take for troubleshooting. 当前MC33665+MC33774的DEMO例程实现665初始化、774初始化以及电压温度采集功能，台架构成如图： Embedded_novice_0-1781746636464.png 1.当S32K314主控部分使用JLINK链接SWD调试口进行调试仿真时，33774和33665均能正常响应返回回复帧并且采集正确的单体电压和GPIO端口数据。台架上电顺序为“采样从板上电->MC33665A上电->MCU主板上电”。通讯初始化至请求读取寄存器报文如MC33774_FIRST所示（其中CAN 类型的报文为MC33665回复帧） 2.当断开仿真器并且将台架全部下电后等待一段时间，重新按照“采样从板上电->MC33665A上电->MCU主板上电”顺序上电后，MC33774无响应，仅有MC33665A能返回响应帧。重新将MCU主板上下电进行初始化也无效，只有用JLINK调试时又能正常与MC33774通讯。报文如MC33774_SECOND所示。 我想知道有什么排查的方向吗？ Re: MC33774 is unresponsive MC33774无响应 Dear Embedded Novice, The MC33665 includes internal communication management and does not behave as a transparent bridge. When the MC33665 is reset while the MC33774 remains powered, the TPL link becomes unsynchronized, leaving the device in a state where SPI communication works but TPL forwarding is not enabled. Executing initialization twice effectively clears the internal state and re-establishes link synchronization, which is why it resolves the issue. The recommended solution is to ensure proper TPL re-initialization or synchronized reset of both devices. With Best Regards, Jozef Re: MC33774 is unresponsive MC33774无响应 Through experimentation, I discovered that the issue is caused by the MC33665 being powered off. When my MC33774 remains powered on, and the MC33665 powers off and restarts, and the MCU also powers off and restarts, although the software logic reinitializes the MC33665, it seems to be in a state where it cannot forward TPL data. This is because my messages show that the MC33665 can send reply frames. Therefore, the MC33665 must be in some state that prevents it from converting the TPL signal and sending it to the 33774. Currently, I can avoid this phenomenon by performing the same MC33665 initialization twice in the software logic. However, I am unclear why the MC33665 behaves this way. Do you have any ideas? 我通过实验发现是由于MC33665下电导致的，当我的MC33774保持上电，MC33665下电重启，MCU也下电重启后，虽然软件逻辑上会对MC33665重新初始化，但是此时MC33665似乎处于无法转发TPL数据的状态，因为我的报文中可以看出MC33665能够发出回复帧，所以MC33665应该处于某种状态导致无法转换TPL信号并发送给33774。我当前是在软件逻辑中进行两次相同的MC33665初始化就能够避免这种现象。但是我并不清楚MC33665为什么会这样。请问您有什么思路吗？ Re: MC33774 is unresponsive MC33774无响应 Dear Embedded Novice, The issue is most likely caused by a startup timing dependency. When the system is debugged with J‑Link, the MCU execution is delayed, giving sufficient time for the MC33774 to complete its internal initialization. In a normal power-up scenario, the MCU starts immediately and sends communication requests before the MC33774 is ready, resulting in no response. It is recommended to introduce a delay (e.g., 50–200 ms) before the first communication, implement a retry mechanism, and ensure that the MC33665 correctly initializes and wakes up the TPL communication chain before addressing the MC33774. Additionally, the reset and power ramp conditions of the MC33774 should be verified. With Best Regards, Jozef

Falcon Mode Enablement - iMX8MP_EVK Hi, I need to enable Falcon Mode on iMX8MP_EVK in the Yocto branch 6.12-walnascar. However, as per the AN14641 document, the meta-imx-fastboot layer is available only in the lf-6.6.36-2.1.0-secure branch. How can I port this layer to my walnascar branch and enable Falcon Mode? Please help here.. Re: Falcon Mode Enablement - iMX8MP_EVK Please use the following command. uuu -b emmc_all - .rootfs.wic For example: $ uuu -b emmc_all imx-boot-imx95evk-sd.bin-flash_all     core-image-minimal-imx95evk.rootfs.wic Re: Falcon Mode Enablement - iMX8MP_EVK Hi Tipingwang, Thanks for your reply. I am trying to enable Falcon mode and have followed the steps provided in AN14641, but I am getting stuck during the flashing process. As per the README, the flashing steps are mentioned as below (for eMMC): unzstd -[secure-boot]- .rootfs.wic.zst uuu -b emmc_all - .rootfs.wic uuu -b emmc My boot memory is eMMC. I attempted to flash the image using the following command: sudo ./uuu -d -v -b emmc_all imx-boot-imx8mpevk-sd.bin-flash_evk imx-image-core-imx8mpevk.rootfs-20260616051114.wic However, during execution, the flashing process fails with the following error: sudo ./uuu -d -v -b emmc_all imx-boot-imx8mpevk-sd.bin-flash_evk imx-image-core-imx8mpevk.rootfs-20260616051114.wic uuu (Universal Update Utility) for nxp imx chips -- libuuu_1.5.243-5-g124d086   Build in config: Pctl Chip Vid Pid BcdVersion Serial_No ================================================== SDPS: MX8QXP 0x1fc9 0x012f [0x0002..0xffff] SDPS: MX8QM 0x1fc9 0x0129 [0x0002..0xffff] SDPS: MX8DXL 0x1fc9 0x0147 SDPS: MX28 0x15a2 0x004f SDPS: MX815 0x1fc9 0x013e SDPS: MX865 0x1fc9 0x0146 SDPS: MX8ULP 0x1fc9 0x014a SDPS: MX8ULP 0x1fc9 0x014b SDPS: MX93 0x1fc9 0x014e SDPS: MX91 0x1fc9 0x0159 SDPS: MX95 0x1fc9 0x015d SDPS: MX95 0x1fc9 0x015c SDPS: MX943 0x1fc9 0x0027 SDPS: MX952 0x1fc9 0x0028 SDP: MX7D 0x15a2 0x0076 SDP: MX6Q 0x15a2 0x0054 SDP: MX6D 0x15a2 0x0061 SDP: MX6SL 0x15a2 0x0063 SDP: MX6SX 0x15a2 0x0071 SDP: MX6UL 0x15a2 0x007d SDP: MX6ULL 0x15a2 0x0080 SDP: MX6SLL 0x1fc9 0x0128 SDP: MX7ULP 0x1fc9 0x0126 SDP: MXRT106X 0x1fc9 0x0135 SDP: MX8MM 0x1fc9 0x0134 SDP: MX8MQ 0x1fc9 0x012b SDPU: SPL 0x0525 0xb4a4 [0x0000..0x04ff] SDPV: SPL1 0x0525 0xb4a4 [0x0500..0x9998] SDPV: SPL1 0x1fc9 0x0151 [0x0500..0x9998] SDPU: SPL 0x0525 0xb4a4 [0x9999..0x9999] SDPU: SPL 0x3016 0x1001 [0x0000..0x04ff] SDPV: SPL1 0x3016 0x1001 [0x0500..0x9998] FBK: 0x066f 0x9afe FBK: 0x066f 0x9bff FBK: 0x1fc9 0x0153 FB: 0x0525 0xa4a5 FB: 0x18d1 0x0d02 FB: 0x3016 0x0001 FB: 0x1fc9 0x0152 FB: 0x0483 0x0afb FB: 0x1d6b 0x0104   Run built-in script:   uuu_version 1.4.149   # @_flash.bin            | bootloader, which can extract from wic image # @_image   [_flash.bin] | wic image burn to emmc.     # This command will be run when i.MX6/7 i.MX8MM, i.MX8MQ SDP: boot -f imx-boot-imx8mpevk-sd.bin-flash_evk -scanlimited 0x800000   # This command will be run when ROM support stream mode # i.MX8QXP, i.MX8QM SDPS: boot -scanterm -f imx-boot-imx8mpevk-sd.bin-flash_evk -scanlimited 0x800000   # These commands will be run when use SPL and will be skipped if no spl # SDPU will be deprecated. please use SDPV instead of SDPU # { SDPU: delay 1000 SDPU: write -f imx-boot-imx8mpevk-sd.bin-flash_evk -offset 0x57c00 SDPU: jump -scanlimited 0x800000 # }   # These commands will be run when use SPL and will be skipped if no spl # if (SPL support SDPV) # { SDPV: delay 1000 SDPV: write -f imx-boot-imx8mpevk-sd.bin-flash_evk -skipspl -scanterm -scanlimited 0x800000 SDPV: jump -scanlimited 0x800000 # }     FB: ucmd setenv fastboot_dev mmc FB: ucmd setenv mmcdev ${emmc_dev} FB: ucmd mmc dev ${emmc_dev} FB: flash -raw2sparse all imx-image-core-imx8mpevk.rootfs-20260616051114.wic FB: flash -scanterm -scanlimited 0x800000 bootloader imx-boot-imx8mpevk-sd.bin-flash_evk FB: ucmd if env exists emmc_ack; then ; else setenv emmc_ack 0; fi; FB: ucmd mmc partconf ${emmc_dev} ${emmc_ack} 1 0 FB: done     Wait for Known USB Device Appear... New USB Device Attached at 1:2-152E1000D9DE520A 1:2-152E1000D9DE520A>Start Cmd:SDPS: boot -scanterm -f imx-boot-imx8mpevk-sd.bin-flash_evk -scanlimited 0x800000 14%1:2-152E1000D9DE520A>Fail HID(W): LIBUSB_ERROR_TIMEOUT (-7)(20.07s) The detailed uuu logs are attached above for reference. Could you please guide me on the correct procedure to flash a Falcon-enabled OS into eMMC, or let me know if I am missing any required steps or configurations? Thanks in advance for your support. Re: Falcon Mode Enablement - iMX8MP_EVK Falcon Mode is not incompatible with Secure Boot BUT On lf-6.12.20-2.0.0-secure, you cannot enable Secure Boot together with Falcon Mode using the provided Yocto flow About 0001-imx8m-reset-ethernet-phy-in-spl.patch For i.MX8MP EVK → strongly recommended Not strictly required if you don't use Ethernet during early boot Re: Falcon Mode Enablement - iMX8MP_EVK Hi Yiping Wang, Thank you for your response. I have a couple of additional questions for clarification. According to the information provided, the branch lf-6.12.20-2.0.0-secure supports Falcon Mode v2, but Secure Boot is marked as not yet supported. Since Secure Boot is a requirement for my i.MX8MP platform, will Falcon Mode work correctly if I use this branch, or is Falcon Mode incompatible when Secure Boot is enabled? For the i.MX8MP EVK, do I need to apply the patch 0001-imx8m-reset-ethernet-phy-in-spl.patch, or is it optional depending on the use case? Re: Falcon Mode Enablement - iMX8MP_EVK You probably do not need to port the layer from lf-6.6.36-2.1.0-secure yourself. The public nxp-imx-support/meta-imx-fastboot - GitHub repository already shows a lf-6.12.20-2.0.0-secure branch. Please refer to README in https://github.com/nxp-imx-support/meta-imx-fastboot Re: Falcon Mode Enablement - iMX8MP_EVK Please help here, And i am using UUU to flash eMMC Re: Falcon Mode Enablement - iMX8MP_EVK Screenshot from 2026-06-16 14-28-09.png As per this image i found in NXP forum it seems that flashing eMMC using the UUU tool may not be supported in this case. Could you please suggest the appropriate method to flash an eMMC device with a Falcon-enabled OS? In your previous reply, you suggested using the following command:   - .rootfs.wic> I tried this approach, but I encountered the same error again: Fail HID(W): LIBUSB_ERROR_TIMEOUT (-7) (20.07s) Could you please guide me on the correct flashing procedure or any alternative tools or steps required for flashing eMMC with Falcon mode enabled? Re: Falcon Mode Enablement - iMX8MP_EVK I verified the following commands on IMX95FRDM, there is no problem, please refer to my log. C:\Users\nxa22585>C:\Users\nxa22585\Downloads\i.mx95\uuu.exe -lsusb uuu (Universal Update Utility) for nxp imx chips -- libuuu_1.5.243-0-g230f1b1 Connected Known USB Devices Path Chip Pro Vid Pid BcdVersion Serial_no ==================================================================== 2:4 MX95 SDPS: 0x1FC9 0x015D 0x0002 61F49AAB2DCB4DDF C:\Users\nxa22585>C:\Users\nxa22585\Downloads\i.mx95\uuu.exe -b emmc_all C:\Users\nxa22585\Downloads\i.mx95\imx-boot-imx95-15x15-lpddr4x-frdm-sd.bin-flash_all C:\Users\nxa22585\Downloads\i.mx95\core-image-minimal-imx8mnevk.rootfs.wic uuu (Universal Update Utility) for nxp imx chips -- libuuu_1.5.243-0-g230f1b1 Success 1 Failure 0 1:2-61F49AAB 8/ 8 [Done ] FB: done 2:4-61F49AAB 3/ 3 [=================100%=================] SDPV: jump -scanlimited 0x800000 C:\Users\nxa22585> Re: Falcon Mode Enablement - iMX8MP_EVK Please help here i have stucked in this part Re: Falcon Mode Enablement - iMX8MP_EVK In previous reply you gave a reference command for IMX95FRDM is that falcon enabled?  Here you can find what i was done in Yocto - IMX8MP 1) meta-imx-fastboot - lf-6.12.20-2.0.0-secure - Github_Link 2) Added this meta to my source - Github_Link 3) And followed all the instruction gave by  AN14641 document. 4)Bitbake commands that i followed:  bitbake -c clean linux-imx && bitbake -c clean imx-boot && bitbake -c clean u-boot-imx && bitbake -c clean imx-atf && bitbake -c clean imx-image-core  bitbake -c compile linux-imx && bitbake -c compile imx-boot && bitbake -c compile u-boot-imx && bitbake -c compile imx-atf && bitbake -c compile imx-image-core bitbake linux-imx && bitbake imx-boot && bitbake u-boot-imx && bitbake imx-atf && bitbake imx-image-core 5)  CASE 1: sudo ./uuu -b emmc_all imx-image-core-imx8mpevk.rootfs-20260617095251.wic uuu (Universal Update Utility) for nxp imx chips -- libuuu_1.5.243-5-g124d086 Success 0 Failure 0 1:2-152E1000 1/ 1 [=================100%=================] SDPS: boot -scanterm -f /home/smurugan8/YOCTO/LWT/image/imx-image-core-imx8mpevk.rootfs-20260617095251.wic -scanlimited 0x800000 CASE 2:  sudo ./uuu -b emmc_all imx-boot-imx8mpevk-sd.bin-flash_evk imx-image-core-imx8mpevk.rootfs-20260617095251.wic uuu (Universal Update Utility) for nxp imx chips -- libuuu_1.5.243-5-g124d086 Success 0 Failure 1 1:2-152E1000 1/ 1 [HID(W): LIBUSB_ERROR_TIMEOUT (-7) ] SDPS: boot -scanterm -f imx-boot-imx8mpevk-sd.bin-flash_evk -scanlimited 0x800000 IMPORTANT : I NEED TO FLASH A FALCON ENABLED OS INTO eMMC  Re: Falcon Mode Enablement - iMX8MP_EVK Please note uuu is only used to program images to emmc, it doesn't check the content of your images. I suspect there is problem with your uuu command itself. Where did you download uuu? Please download the latest UUU from https://github.com/nxp-imx/mfgtools/releases Please download the Windows version UUU to do verification. Re: Falcon Mode Enablement - iMX8MP_EVK Hi yipingwan I also tried using the UUU tool on Windows, but I am seeing the same result—it still does not work for flashing eMMC.  I have attached the UUU -log. However, when I flash the same Falcon-enabled OS to an SD card, it boots and works correctly. This confirms that the image itself and the Falcon configuration are valid. My question is: Why am I unable to flash this Falcon-enabled image to eMMC, even though the same image works from SD? Is there any alternative or recommended method to flash a Falcon-enabled OS to eMMC, other than using UUU? Could you please advise on the supported or reliable procedure for flashing eMMC in this scenario? Screenshot 2026-06-22 122141.png Re: Falcon Mode Enablement - iMX8MP_EVK Please help here. Re: Falcon Mode Enablement - iMX8MP_EVK Please execute the following command with your Windows version UUU and send the result to me to do more investigation. uuu.exe -b emmc_all imx-boot-imx8mpevk-sd.bin-flash_evk   imx-image-core-imx8mpevk.rootfs-20260617095251.wic Re: Falcon Mode Enablement - iMX8MP_EVK Please try the following command uuu.exe -b emmc_all  C:\Users\vvdn\Sanjiv\Falcon\imx-boot-imx8mpevk-sd.bin-flash_evk C:\Users\vvdn\Sanjiv\Falcon\imx-image-multimedia-imx8mpevk.rootfs-20260624074743.wic Then send the result to me again. Re: Falcon Mode Enablement - iMX8MP_EVK Here you can find the output, PS C:\Users\vvdn\Sanjiv\uuu_source-uuu_1.5.243\uuu-uuu_1.5.243\uuu> .\uuu.exe -b emmc_all C:\Users\vvdn\Sanjiv\Falcon\imx-boot-imx8mpevk-sd.bin-flash_evk C:\Users\vvdn\Sanjiv\Falcon\imx-image-multimedia-imx8mpevk.rootfs-20260624074743.wic uuu (Universal Update Utility) for nxp imx chips -- libuuu_1.5.243-0-g230f1b1 Success 0 Failure 1 1:3-152E1000 1/ 1 [HID(W): LIBUSB_ERROR_TIMEOUT (-7) ] SDPS: boot -scanterm -f C:\Users\vvdn\Sanjiv\Falcon\imx-b... Re: Falcon Mode Enablement - iMX8MP_EVK Screenshot 2026-06-22 171137.png I above you can find the log of UUU,  Command=> .\uuu.exe -b emmc C:\Users\vvdn\Sanjiv\Falcon\imx-boot-imx8mpevk-sd.bin-flash_evk C:\Users\vvdn\Sanjiv\Falcon\imx-image-multimedia-imx8mpevk.rootfs-20260624074743.wic But it is not working in eMMC , Same Image will work in SD Card Re: Falcon Mode Enablement - iMX8MP_EVK I verified on IMX8MP_EVK target board, there is no problem to program emmc, please refer to my following log. C:\Users\nxa22585>C:\Users\nxa22585\Downloads\i.mx95\uuu.exe -b emmc_all C:\Users\nxa22585\Downloads\i.mx95\imx-boot-imx8mpevk-sd.bin-flash_evk C:\Users\nxa22585\Downloads\i.mx95\core-image-minimal-imx8mnevk.rootfs.wic uuu (Universal Update Utility) for nxp imx chips -- libuuu_1.5.243-0-g230f1b1 Success 1 Failure 0 2:4-0F0B9800 8/ 8 [Done ] FB: done C:\Users\nxa22585> Please extracted my image from the attached file, and only execute the following command. uuu.exe -b emmc imx-boot-imx8mpevk-sd.bin-flash_evk If it still fails, it seems there is problem with EMMC itself on your target board. You could use the following emmc command to check whether you could write something to emmc in u-boot. Usage: mmc read addr blk# cnt mmc write addr blk# cnt mmc erase blk# cnt Re: Falcon Mode Enablement - iMX8MP_EVK Please only try whether you can write a default boot image to emmc with UUU. Re: Falcon Mode Enablement - iMX8MP_EVK Yes, @yipingwang, When I include the meta-imx-fastboot layer in my build, the flashing process gets stuck. However, if I remove the meta-imx-fastboot layer, I am able to flash the image to eMMC successfully. Re: Falcon Mode Enablement - iMX8MP_EVK I have one question @yipingwang it is falcon enabled image Re: Falcon Mode Enablement - iMX8MP_EVK Please help here.. @yipingwang Re: Falcon Mode Enablement - iMX8MP_EVK Please send /home/smurugan8/YOCTO/LWT/image/falcon_mode/imx-boot-imx8mpevk-sd.bin-flash_evk to me. I will do verification on my target board. Re: Falcon Mode Enablement - iMX8MP_EVK Hi @Sanjiv_Mns  The meta-secure-boot Yocto layer is not implemented for the 6.12.20 BSP. Since the meta-imx-fastboot layer depends on the meta-secure-boot, the branch lf-6.12.20-2.0.0-secure does not implement secure boot. The 0001-imx8m-reset-ethernet-phy-in-spl.patch patch is mandatory if you need to use the Ethernet interfaces in Linux. It resets the PHYs, without which the Linux driver cannot initialize the interfaces. Re: Falcon Mode Enablement - iMX8MP_EVK Please find the attachment . Re: Falcon Mode Enablement - iMX8MP_EVK Hi @yipingwang , I have done the commands which you gave in previous reply, here you can find the command logs & Boot logs COMMAND LOGS: sudo ./uuu -b emmc_all /home/smurugan8/YOCTO/LWT/image/default/imx-boot-imx8mpevk-sd.bin-flash_evk /home/smurugan8/YOCTO/LWT/image/default/imx-image-multimedia-imx8mpevk.rootfs-20260622071640.wic uuu (Universal Update Utility) for nxp imx chips -- libuuu_1.5.243-5-g124d086 Success 1 Failure 0 1:1-152E1000 8/ 8 [Done ] FB: done sudo ./uuu -b emmc /home/smurugan8/YOCTO/LWT/image/default/imx-boot-imx8mpevk-sd.bin-flash_evk /home/smurugan8/YOCTO/LWT/image/falcon_mode/imx-boot-imx8mpevk-sd.bin-flash_evk uuu (Universal Update Utility) for nxp imx chips -- libuuu_1.5.243-5-g124d086 Success 1 Failure 0 1:1-152E1000 7/ 7 [Done ] FB: Done BOOT LOGS: U-Boot SPL 2025.04-g44898b9f3cfe-dirty (Sep 03 2025 - 09:56:50 +0000) DDRINFO: start DRAM init DDRINFO: DRAM rate 4000MTS DDRINFO:ddrphy calibration done DDRINFO: ddrmix config done SEC0: RNG instantiated Normal Boot Trying to boot from MMC2 spl_load_image_fat: error reading image kernel-atf-dtb.itb, err - -5 spl_load_image_fat: error reading image u-boot-atf.itb, err - -5 Error: -2 SPL: failed to boot from all boot devices ### ERROR ### Please RESET the board ### Re: Falcon Mode Enablement - iMX8MP_EVK Hi @Sanjiv_Mns  Falcon Mode images works on both SD and eMMC. To flash a Falcon image on eMMC/SD you need to: 1. Build the default bootloader. In a clean Yocto environment, run: bitbake imx-boot. Make sure the meta-imx-fastboot layer is not added at this step. This will generate the tmp/deploy/images/imx8mp-lpddr4-evk/imx-boot-imx8mp-lpddr4-evk-sd.bin-flash_evk default bootloader. 2. Build the falcon mode bootloader and the falcon mode image. Add the meta-imx-fastboot layer to your BBLAYERS. To compile the falcon mode bootloader, run: bitbake imx-boot This command will generate the tmp/deploy/images/imx8mp-lpddr4-evk/imx-boot-imx8mp-lpddr4-evk-sd.bin-flash_evk_dual_bootloader falcon bootloader. This bootloader contains only the SPL, without the U-Boot proper. When the meta-imx-fastboot layer is added, the *_dual_bootloader is generated. See layer.conf.   To compile the falcon mode image, run: bitbake imx-image-multimedia This will generate the tmp/deploy/images/imx8mp-lpddr4-evk/imx-image-multimedia-imx8mp-lpddr4-evk.rootfs.wic.zst image. 3. Use UUU to flash the image on the eMMC. UUU is the only tool available to flash images on the eMMC. uuu -b emmc_all imx-boot-imx8mp-lpddr4-evk-sd.bin-flash_evk imx-image-multimedia-imx8mp-lpddr4-evk.rootfs.wic.zst uuu -b emmc imx-boot-imx8mp-lpddr4-evk-sd.bin-flash_evk imx-boot-imx8mp-lpddr4-evk-sd.bin-flash_evk_dual_bootloader Re: Falcon Mode Enablement - iMX8MP_EVK Please remove bld-xwayland build folder to rebuild images. $ rm -rf bld-xwayland $ MACHINE=imx8mpevk DISTRO=fsl-imx-xwayland source ./imx-setup-release.sh -b bld-xwayland $ bitbake-layers add-layer ../sources/meta-imx-fastboot Please add the following line in bld-xwayland/conf/local.conf FALCON_KERNEL_BOOTARGS:mx8mp-generic-bsp = "console=ttymxc1,115200 root=/dev/mmcblk2p2 rootwait rw quiet" Then rebuild images: $ bitbake imx-boot $ bitbake core-image-minimal uuu.exe -b emmc_all imx-boot-imx8mpevk-sd.bin-flash_evk core-image-minimal-imx8mpevk.rootfs.wic uuu.exe -b emmc imx-boot-imx8mpevk-sd.bin-flash_evk imx-boot-imx8mpevk-sd.bin-flash_evk_falcon Please refer to my verification log: U-Boot SPL 2025.04-g9383f8387dc7-dirty (Jun 04 2025 - 09:48:20 +0000) DDRINFO: start DRAM init DDRINFO: DRAM rate 4000MTS DDRINFO:ddrphy calibration done DDRINFO: ddrmix config done SEC0: RNG instantiated Normal Boot Trying to boot from MMC2 Failed to find node!, err: -11! Failed to find node!, err: -11! NOTICE: Do not release JR0 to NS as it can be used by HAB NOTICE: BL31: v2.12.0(release):lf-6.12.20-2.0.0-dirty NOTICE: BL31: Built : 08:15:07, May 9 2025 [ 0.324123] imx8mp-ldb ldb-display-controller: Failed to create device link (0x180) with 32e90000.lcd-controller [ 0.395104] : mipi_csis_imx8mp_phy_reset, No remote pad found! [ 0.514210] imx8mp-ldb ldb-display-controller: Failed to create device link (0x180) with 1-004c [ 0.576883] imx8mp-ldb ldb-display-controller: Failed to create device link (0x180) with 1-004c [ 0.625848] ov5640 1-003c: ov5640_write_reg: error: reg=3008, val=42 [ 0.632862] ov5640 1-003c: ov5640_write_reg: error: reg=3103, val=11 [ 0.639669] ov5640 1-003c: ov5640_read_reg: error: reg=3108 [ 0.645268] ov5640 1-003c: failed to power on [ 0.661389] imx8mp-ldb ldb-display-controller: Failed to create device link (0x180) with phy-lvds [ 0.694937] [drm:drm_bridge_attach] *ERROR* failed to attach bridge /soc@0/bus@32c00000/mipi_dsi@32e60000 to encoder DSI-41: -19 [ 0.706570] imx_sec_dsim_drv 32e60000.mipi_dsi: Failed to attach bridge: 32e60000.mipi_dsi [ 0.714859] imx_sec_dsim_drv 32e60000.mipi_dsi: failed to bind sec dsim bridge: -19 NXP i.MX Release Distro 6.12-walnascar imx8mpevk ttymxc1 imx8mpevk login: root root@imx8mpevk:~# Re: Falcon Mode Enablement - iMX8MP_EVK Please use the following commands to program images to the target board with UUU. unzstd <image_name>-[secure-boot]-<machine_name>.rootfs.wic.zst uuu -b emmc_all <default_bootloader> <image_name>-<machine_name>.rootfs.wic uuu -b emmc <default_bootloader> <falcon_mode_bootloader>  The first parameter is the default bootloader, falcon mode bootloader is only specified in the second parameter of the second uuu command. Re: Falcon Mode Enablement - iMX8MP_EVK Hi @yipingwang & @elena_popa  Thank you so much for your support

S32G_Howto_Boot_MiniLinux_from_QSPI この記事では、S32Gプラットフォーム上でQSPI Norのみを使用して最小限のLinuxシステムを起動する方法について説明します。主な目的は、Linuxの緊急モード、アップグレードモード、テストモード、または高速起動を有効にすることです。 目次 1. 背景と情報... 2. 1.1 背景情報... 2 1.2 必要書類…2 2. S32G QSPI Norミラーレイアウトの説明... 3. 2.1 S32G Linux BSPによるQSPI Norブートのサポート... 3 2.2 S32G Yocto fsl-image-flashメカニズムの解析... 5 2.3 S32G QSPI Norブートのイメージレイアウトとターゲット変更... 7 3. 画像の変更と編集... 8 3.1 ミラーの変更... 8 3.2 Yoctoコンパイル方法... 10 3.3 スタンドアロンコンパイル方式... 11 4. Linuxカーネルイメージのサイズを縮小する方法... 12 5. 最小限のルートファイルシステムを作成する方法。12 5.1 既存のルートファイルシステムを直接縮小する... 12 5.2 その他の方法... 14 6つのテスト...14 6.1 プログラミング方法...14 6.2 ログを実行します。16 7. ルートファイルシステムにアプリケーションを追加する方法... 17 7.1 Yocto環境にメソッドを追加する... 17 7.2 その他の方法... 17 7.3 テスト結果...17 8. 添付ファイル...17

S32G_Howto_Boot_MiniLinux_from_QSPI This article explains how to boot a minimal Linux on the S32G using only QSPI Nor, for the most important purposes: emergency/upgrade/test mode for Linux, or fast booting catalogs 1 Background and Information Note... 2 1.1 Background note... 2 1.2 Description of the information required... 2 2 S32G QSPI Nor Mirror Layout Description... 3 2.1 S32G Linux BSP Support for QSPI Nor Boot... 3 2.2 S32G Yocto fsl-image-flash mechanism analysis... 5 2.3 Mirror Layout and Modification Targets for S32G QSPI Nor Boot... 7 3 Image modification and compilation... 8 3.1 Mirror image modification... 8 3.2 Yocto compilation methods... 10 3.3 Standalong compilation method... 11 4 How to shrink a Linux kernel image... 12 5 How to Make Minimum Rootfs. 12 5.1 Direct shrink based on existing rootfs... 12 5.2 Other methods... 14 6 Testing... 14 6.1 Burning Approach... 14 6.2 Running log. 16 7 How to add apps to Rootfs... 17 7.1 Adding methods to the Yocto environment... 17 7.2 Other methods ... 17 7.3 Test results... 17 8 Annexes... 17

[S32DS 3.6.7]S32K1xx RTD 3.0.0创建新项目时未检测到 大家好 我在使用 S32 Design Studio 3.6.7 和 S32K1xx RTD Drivers 3.0.0 版本时遇到了问题。 当前设置： S32 Design Studio 版本：3.6.7 设备：S32K1xx 系列 RTD 驱动程序版本： 3.0.0 操作系统：Windows 11 创建新项目时，SDK 选项中未显示 RTD。 是否有人遇到过同样的问题或找到了解决方案？ 非常感谢你们的支持。 antonio_esal_0-1779307200727.png antonio_esal_1-1779307210251.png 安东尼奥 Re: [S32DS 3.6.7] S32K1xx RTD 3.0.0 not detected when creating new project 你好，胡利安、 你是对的，问题在于 S32DS 附带了 GCC 11。我安装了 GCC 10.2，现在一切正常。 感谢您的帮助。 antonio_esal_0-1779317981160.png antonio_esal_1-1779317996701.png Re: [S32DS 3.6.7] S32K1xx RTD 3.0.0 not detected when creating new project 你好，@antonio_esal、 安装 RTD 软件包时，您是否确定安装了正确的恩智浦 GCC 版本？开箱即用，S32DS 3.6.0及以上版本配备 NXP GCC 11.4，但 S32K1 RTD 3.0.0已使用恩智浦GCC 10.2构建和测试（如版本说明中所述）： Julin_AragnM_4-1779314320497.png Julin_AragnM_0-1779314190029.png 创建新的 S32DS 应用程序时，请确保选择了正确的工具链： Julin_AragnM_1-1779314212399.png Julin_AragnM_2-1779314218822.png 如果这不是问题的根本原因，请共享您的安装详细信息（Help> Installation Details），以便我确认是否已安装 S32K1 RTD 的所有必要依赖项。 致以最诚挚的问候， Julián

用于 IMX8MPLUS 的 LPDDR4 美光 MT53E1536M32D4DE-046 AA T: C 是一 款 48Gb (6GB) LPDDR4 动态随机存取存储器(DRAM) 元器件。 它在技术上与 i.MX 8M Plus 处理器兼容吗？由于 LPDDR4 兼容性问题，我的 IMX8MPLUS 板面临很多挑战。我的板是为大小为 32Gbit (4GB) 的双列双通道 LPDDR4 设计的。我找不到任何有现货的 LPDDR4。与其他 32Gbit (4GB) 但双通道单列的 LPDDR4 面临密码兼容性问题。请在这方面帮助我。我能否使用 MT53E1536M32D4DE-046 AAT: C 代替 32Gbit (4G B) LPDDR4。 Re: LPDDR4 for IMX8MPLUS 它可能不会使用 6GB LPPDR4 来取代当前的 4GB，因为使用 x32bus 的 6GB 需要 4 个引脚，而 I.mx8 plus 只有 2 个引脚。 Re: LPDDR4 for IMX8MPLUS 你好@Vighnesh imx8MP 可以毫无问题地支持 MT53E1536M32D4DE-046 AAT: C LPDDR4，我们已经验证了这款动态随机存取存储器(DRAM)。而且它有两个等级，而不是4个等级。 B.R Re: LPDDR4 for IMX8MPLUS 感谢您的确认。看来我犯了一个错误...

CAAMのパフォーマンス こんにちは、 添付のプロジェクト例（SDK 25.06.00 CAAM サンプルから派生したもの）では、CRC のみを計算して CAAM のパフォーマンスを測定したいと考えています。実際、サンプルを実行してみたところ、すぐに動作が遅すぎると感じました。これを実現するために、私はDWT->CYCCNTレジスタを使用します。 ソフトウェアによる実装とも比較してみました。 RT1170-EVKBで実行したところ、以下の結果が得られました。 Screenshot_2026-03-21_18-25-56.png   最初の計算がCAAMのようなアクセラレータにとって既に遅すぎるように思えるなら（ソフトウェア実装よりもさらに遅い）、2番目の計算はとんでもないものだ。 何が問題なのですか？SDKのバグかもしれません。 よろしくお願いいたします 最大 Re: CAAM performaces こんにちは@Kan_Li ご返信ありがとうございます。 残念ながら、あなたの回答はまさに私が抱いていた懸念を裏付けるものでした。添付されたプロジェクトファイルは、返信前に開かれることすらなかったようです。 私がこう言う理由は非常に単純かつ客観的です。プロジェクトは既にCAAM_CRC()を使用しているからです。それは私が見落としていた理論上の可能性でも、試すのを忘れていた代替手段でもありません。添付の例に既に示されており、私の測定結果ではまさにその経路が最も悪い結果を示しました。 Screenshot_2026-03-24_09-20-48.png 念のためもう一度明確にしておきますが、私はドライバの使い方に関する一般的な質問を投稿したわけではありません。NXPのサポート担当者が直接ビルド、実行、動作確認ができるように、SDKのサンプルを基にした完全なプロジェクトを作成し、添付しました。 同じCRCの計算結果を比較しました。 ソフトウェアにおいて CAAMと共に そして結果はまさに私が報告している問題点そのものでした。ハードウェアアクセラレータとしては、測定された性能が予想外に悪く、テストしたケースの一つでは、ソフトウェア実装よりも著しく劣っていました。 それが問題なのです。 「CAAM_CRC() を試してみる」ということではありません。 それは既に済んでいます。 お客様がすぐに実行できるプロジェクトを添付する場合、通常はフォーラムのストレージ容量、ネットワーク帯域幅、または誰かの時間を無駄にしないためです。なぜなら、お客様はサポートが問題を実践形式で再現することを期待しているからであり、特にプロジェクトがその目的のために既に最小化されている場合はなおさらである。 添付された再現プロジェクトが回答前に実際に検証されるという考えに、私は過信しすぎているのかもしれない。もしそうなら、それは私の責任です。 しかし、完全な再現手順が添付された技術的な投稿に対して、このようなレベルの対応しかされないのであれば、多くのユーザーが受けるサポートの質について不満を漏らすのも当然と言えるでしょう。 それでは、誤解の余地が全くないような形で質問を言い換えてみましょう。 添付のプロジェクトは既にCAAM_CRC()を使用しています。 DWT->CYCCNTを用いてサイクル数を計測しました。 同じターゲットに対して、ソフトウェアCRCとCAAM CRCを比較しました。 CAAMの性能は予想よりも悪く、あるケースではソフトウェアと比べて非常に大きな差で劣っていた。 これらの事実を踏まえ、NXP社には以下のいずれかを実施していただきたい。 添付のプロジェクトを使用して結果を再現してください。 オーバーヘッドがどこから発生するのか説明してください。 これがSDK/ドライバーの問題であるかどうかを明記してください。 または、これらの業績数値は予想値であることを明確に述べる。 添付の例自体によって既に矛盾している提案よりも、具体的な技術分析の方がはるかにありがたいです。 よろしくお願いします、 マックス Re: CAAM performaces こんにちは、 @mastupristi さん。 SDKのサンプルでは、CRCの初期化、更新、および終了の各関数が別々に使用されています。ドライバには、代わりに使用できるワンタイムのCAAM_CRC()関数があり、そちらの方が高速であるはずです。CAAM_CRC() を使ってみて、違いが出るかどうか確認してください。 すてきな一日を、 カン ------------------------------------------------------------------------------- 注記： この投稿があなたの質問への回答になっている場合は、「正解としてマーク」ボタンをクリックしてください。ありがとう！ - 最後の投稿から7週間はThreadをフォローしますが、それ以降の返信は無視されます。 後日、関連する質問がある場合は、新しいThreadを作成し、閉じられたThreadを参照してください。 ------------------------------------------------------------------------------- Re: CAAM performaces こんにちは、 @mastupristi さん。 ごめんなさい、私のミスです！CRCエンディアンに関する別のプロジェクトを拝見しました。私のプロジェクトビューでは、あなたのプロジェクトが非常に似通っており、main() 関数もほぼ同じです。見落としてしまい申し訳ありません。   異なるCRC入力データ長であなたのプロジェクトをテストしたところ、CRC処理対象のデータが十分に長い場合（例えば、テストで使用したデータ長の2倍）、CRC初期化、更新、終了に基づくハードウェア計算はソフトウェア実装よりも優れていることがわかりました。しかし、CAAM_CRC()は常にテストで最悪のケースでした。現在、この問題について社内で調査しており、詳細が分かり次第お知らせします。 2026-03-24_19-04-07.png お待ちいただきありがとうございます！ すてきな一日を、 カン ------------------------------------------------------------------------------- 注記： この投稿があなたの質問への回答になっている場合は、「正解としてマーク」ボタンをクリックしてください。ありがとう！ - 最後の投稿から7週間はThreadをフォローしますが、それ以降の返信は無視されます。 後日、関連する質問がある場合は、新しいThreadを作成し、閉じられたThreadを参照してください。 ------------------------------------------------------------------------------- Re: CAAM performaces こんにちは、 @mastupristi さん。 どうやら私のボードに何か問題があるようです。別のRT1170EVKBボードを使ってみたところ、以下の結果になりました。 2026-03-25_18-57-37.png 別のボードで再度試すことはできますか？ すてきな一日を、 カン ------------------------------------------------------------------------------- 注記： この投稿があなたの質問への回答になっている場合は、「正解としてマーク」ボタンをクリックしてください。ありがとう！ - 最後の投稿から7週間はThreadをフォローしますが、それ以降の返信は無視されます。 後日、関連する質問がある場合は、新しいThreadを作成し、閉じられたThreadを参照してください。 ------------------------------------------------------------------------------- Re: CAAM performaces こんにちは@Kan_Li 3つのボードと合計4つのテストにおいて、非常に異なる行動と非常に異なる数値が見られることに懸念を抱いています。 ここで一つ覚えておいていただきたいのは、CAAMはMCUの内部ペリフェラルであり、MCU内部のRAMと相互作用するということです。取締役会の外部コンポーネントのうち、現実的に考えて、CAAMにこれほど重大かつ一貫性のない影響を与える可能性のあるものは何だろうか？ 現段階では、根本的な問題は実はMCU側にあるのではないかと検討するのは妥当と思われる。 これが私のEVKに搭載されているものです rt1176.png また、3回のテストで得られた数値は、具体的にどのような条件下で得られたものなのか、詳しく教えていただけますでしょうか？特に： どのボードが使用されたか、 どのMCUが搭載されていたか、 また、設定や条件に関して、他に何か関連する違いがあったかどうかも確認した。 最も重要なのは、私の数字とあなたの数字の差をどのように説明するのかということです。 現時点では、さらなるテストに使用できる他の基板がありません。 よろしくお願いします。 最大   Re: CAAM performaces こんにちは、 @mastupristi さん、 私のデバイスはMIMXRT1176DVMAA/0P94B/CTAS2152Aで、あなたのものと同じです。私のテストでは、あなたのコードのデバッグ前にフラッシュメモリで実行中のプログラムが起動しないように、ブートモードをシリアルダウンロードモードに設定し、SRAMであなたのコードを実行しました。あなたも同じようにしましたか？あなたのボード間で結果を共有していただけますか？ よろしくお願いいたします。 カン Re: CAAM performaces こんにちは@Kan_Li 「アプリケーションをRAMにリンクする」を試してみました（プロジェクトを添付）。 Screenshot_2026-04-14_09-28-09.png この設定で、以下の結果が得られました。 mastupristi_0-1776151857026.png ご覧のとおり、状況は大幅に改善されていますが、本当に驚くべきことは、CAAMを使用した最初のCRC計算にかかる時間が、ソフトウェア版と同じであるということです。 CAAM（CAAM_CRC()）を使用した最新のCRC計算には3億3700万サイクルかかります（以前は14億2200万サイクルかかっていたので、わずか4分の1に減っただけです）。 このマイクロコントローラを搭載した別のEVKBを借りることができました mastupristi_2-1776152915756.png 以下のような結果が得られました。 mastupristi_1-1776152680926.png つまり、ソフトウェアの実装は両方のボードで全く同じように動作するということです。それは驚くべきことではない。むしろ、私が予想していた通りだ。 最初のCAAMはわずかに時間がかかるだけであるのに対し、2回目のCAAMは大幅に短い時間（2億5200万サイクル）で完了する。 注意点として、憶測を立てる前に、コードを確認して、「第一」と「第二」のソフトウェアとハードウェアの意味を理解してください。 以下に概要を示します。 SW CRC32 iSCSI SW CRC16 CCITT HW (CAAM) CRC32 iSCSI (初期化、更新、最終処理を個別に呼び出し) HW (CAAM) CRC16 CCITT (CAAM_CRC() を呼び出し中) これは私にとって多くの疑問を抱かせる。 特に4位の成績に見られるこの一貫性のなさは、非常に懸念される。何が原因ですか？ このアクセラレータは、ソフトウェアによる実装と比較して、全く処理速度を向上させていないようだ。本当にそうなのでしょうか？それとも私が何か見落としているのでしょうか？ よろしくお願いします。 最大 Re: CAAM performaces こんにちは、 @mastupristi さん。 4番目の検査結果については現在も社内で確認中です。新たな情報が入り次第、ご連絡いたします。 他のテストでは、ソフトウェア/ハードウェア別にデータをさらに計算しましたか？コア上で動作するソフトウェアはキャッシュからある程度の恩恵を受けるが、データ量が増えると、その差が顕著になる。 よろしくお願いいたします。 カン Re: CAAM performaces こんにちは、 @mastupristi さん。 内部の後。議論の結果、問題の原因はDCACHEの無効化であることが判明しました。 このプロジェクトではキャッシュのライトスルー（"CACHE_MODE_WRITE_THROUGH=1") 設定を使用しており、マクロ（"CAAM_OUT_INVALIDATE") も有効になっているため、DCACHE 無効化機能によって機能のパフォーマンスが低下します。これは、主にミドルウェアにおけるデータ整合性の問題を回避するために、SDKのサンプルに実装されています。ERR050396（下記参照）のため、TCMは書き込みには使用できません。 以下は、その関数の測定値です。 Kan_Li_0-1779782204663.png Kan_Li_1-1779782204669.png Kan_Li_2-1779782204657.png この例では「出力」はキャッシュ不可能な領域に配置されているため、その特定の関数における無効化は不要です。 /*! @brief CRC の出力バッファ。*/ uint8_t AT_NONCACHEABLE_SECTION(crc_output[4U]); DCACHE無効化が削除されると、次のようになります。 Kan_Li_3-1779782204733.png 最高最適化（-O3）を有効にした場合： Kan_Li_4-1779782205151.png データアクセス制限とCAAM構成構造の処理を考慮すると、この場合、800MHzでDTCM内のデータを使用してITCMから実行される最適化されたソフトウェア実装は、CAAMよりも高速になる可能性があります。ソフトウェア計算が頻繁に中断されるかどうかは、ペイロードのサイズとアプリケーション全体のコンセプトによって決まると言えるでしょう。 よろしくお願いいたします。 カン

CLRC663 と CLRC663 plus AUX1 および AUX2 ピン構成の違い。 CLRC663およびCLRC663plusのAUX1およびAUX2のデフォルト状態に関する質問 アプリケーション ノートでは、AUX1 ピンと AUX2 ピンのデフォルトの予想される状態は次のように記載されています。 CLRC663 のGND 。 CLRC663plus 用にオープン。 具体的な質問: CLRC663 では AUX1 と AUX2 のデフォルト状態が GNDなのに、CLRC663plus ではオープンになっているのはなぜですか? CLRC663+ で AUX1 と AUX2 をオープンのままにせずにGNDに接続すると、何が起こるでしょうか、またはどのような影響があるでしょうか? CLRC663plus でこれらのピンを接地すると、LPCD の誤起動の原因になったり、デバイスの動作に他の影響が生じたりしますか? Re: CLRC663 and CLRC663 plus AUX1 and AUX2 pin configuration difference. こんにちは@rahultt999 あなたの調子が良いといいのですが。 CLRC663 の非プラス バージョンは新しいデザインには推奨されないことにご注意ください。 これらのテスト信号は通常の動作モードでは使用できません。これらのピンをデバッグ目的で設定する場合は、必ずCLRC663 アンテナデザインのセクション 4.4.2 の指示に従ってください。そうしないと、デバイスが損傷する可能性があります。NFC アンテナ設計トレーニング シリーズ、講義 4 (約 24 分 30 秒) もご覧ください。 これらのピンを使用していない場合は、AUX1 ピンと AUX2 ピンの対応するアプリケーション ノートの推奨接続に従ってください。 - AN11145はCLRC663にGNDを推奨しています - AN11783はCLRC663プラスでオープンにしておくことを推奨しています よろしくお願いいたします エドゥアルド。 Re: CLRC663 and CLRC663 plus AUX1 and AUX2 pin configuration difference. こんにちは、 必要に応じて、これらのピンを (適切な構成後に) アナログ デバッグに使用できるように、テスト ポイントに接続することをお勧めします。AN11145 および AN11783 の推奨事項は、低電力デザインを目的としています。 よろしくお願いいたします エドゥアルド。 Re: CLRC663 and CLRC663 plus AUX1 and AUX2 pin configuration difference. こんにちは、エドゥアルドさん。 早速のご返信ありがとうございます。 現在の製品設計では、 CLRC663 plusチップを使用しており、これらの特定のピンは現在接地されています。ただし、「プラス」バージョンのアプリケーション ノートでは、これらのピンをオープンのままにしておくことを推奨していることに気付きました。 これらのピンをオープンのままにせずにグランドに接続したままにしておくと、製品のパフォーマンスに既知の影響やリスクはありますか? Re: CLRC663 and CLRC663 plus AUX1 and AUX2 pin configuration difference. ありがとう、エドゥアルド。これらのピンをオープンにしない場合、消費電力に具体的な影響があるかどうかご存知ですか?これらのピンの内部回路の詳細がなければ、決定的な結論を導き出すことができないため、質問しています。

センサ Fusion ライブラリ 7.0 の更新はありますか? <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> やあ、マイク   新しい 7.0 が開発中であり、KSDK をサポートするとおっしゃっていましたね?新しいリリースに関する最新情報はありますか?フュージョンセンサと KSDK を使用した新しいプロジェクトを開始しようとしています。   よろしくお願いします。   海州 センサ・フュージョン Re: Any update on Sensor Fusion library 7.0? <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 一般的に、サンプル プロジェクトは少なくなりますが、このスペースと NXP ブログでの説明は増える可能性があります。 KSDK の例の 1 つをベース ボード上のセンサを使用するように変換するのは、実に簡単です。main() 関数を見ると、実際に変更する必要があるのは 2 つだけであることがわかります。 main() の先頭にある I2Cdrv の定義。IDE を使用して I2C_S_DRIVER_BLOCKING の定義を見つけると、issdk_hal.h の定義に戻ります。その値をfrdm_k64f.hで定義されたI2Cポートまでたどります。または frdm_k22f (プロジェクトによって異なります)。ベース ボードの I2C バスは同じファイル内の別の場所にあります。それを指すように I2Cdrv を変更します。 main() の適切な installSensor 関数で、I2C アドレスをベース ボード上のセンサのアドレスに変更します。 それで大丈夫でしょう。V7.00 では、トップレベルの機能に対してオブジェクト指向のアプローチを採用しようとしました。考えてみれば、あなたのシナリオでは、I2C バスとデバイス アドレスを変更したいと考えていました。これらは上記の 2 つの変更に直接対応しています。 よろしくお願いいたします。 Mike Re: Any update on Sensor Fusion library 7.0? <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> こんにちは、Mike さん。サンプル コードはすべて現在シールド開発ボードに依存しているようです。 NXP は、v5 と同じように、シールドを使用しない例 (つまり、K22F の場合はオンボードの FXOS8700 のみを使用する) を導入する予定ですか? よろしくお願いします。 Re: Any update on Sensor Fusion library 7.0? <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> はい、それです。 Re: Any update on Sensor Fusion library 7.0? <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> こんにちは、Mikeさん V5.00のToolboxを削除した後、新しいものをインストールできます。 確認したいのですが、新しいバージョンは 2016 年 8 月 3 日にビルドされた V6.00 ですか? ありがとうございます クリスティ Re: Any update on Sensor Fusion library 7.0? <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> Christie さん、新しいツールボックスをインストールする前に、古いツールボックスを削除することをお勧めします。これは、表示されているメッセージとは無関係であり、単に無視することができます (とにかく実行してください)。 Mike Re: Any update on Sensor Fusion library 7.0? <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> こんにちは、Mikeさん Windows 7 に Fusion ツールキットをインストールしようとしています。ダウンロードすると、「Sensor-Fusion-V7-Setup.msi の発行元を確認できませんでした」というエラーが表示されます。 どうすれば直せるか教えていただけますか？ Fusion v5 のツールキットを削除する必要がありますか? ありがとうございます クリスティ Re: Any update on Sensor Fusion library 7.0? <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> マーク、 約 10 分後に新しいトピックを確認してください。私があなたをカバーします。 Mike Re: Any update on Sensor Fusion library 7.0? <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> こんにちは、Mikeさん ベアメタルオプションもあることを期待していましたが、見つかりませんでした。RTOSを選択しないと、SDK_2.0_FRDM-K22F\boards\frdmk22f_agm01\issdk_examples\algorithmsにセンサーフュージョンディレクトリが作成されません。（歩数計のみ参照）。ベアメタルオプションはありますか?それとも何か見逃しているのでしょうか? よろしくお願いします！ Mark Re: Any update on Sensor Fusion library 7.0? <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> センサー フュージョン ライブラリのバージョン 7.00 は、今朝から kex.nxp.com で入手可能です。「SDKのビルド」ボタンを選択し、「新しい構成」を選択します。ボード -> Kinetis のプルダウンメニューから FRDM-K64F または FRDM-K22F を選択します。KSDK 構成を作成するときは、「ISSDK」と「FreeRTOS」の両方のチェックボックスをオンにしてください。そこからの指示に従ってください。 このスペースでの以前の投稿で述べたように、バージョン 7.00 はバージョン 5.00 からの大きな変更です。このリリースは引き続き nxp.com/sensorfusion で入手できます。本日中に、センサ Fusion Toolbox for Windows の新しいバージョンもその Web ページに掲載される予定です。バージョン 7.00 ライブラリで使用する場合はこれが必要になります。磁気パケット形式は 5.00 から変更され、新しい GUI には加速度センサの精密調整機能が追加されました。 7.00 のユーザー マニュアルは、以前のリリースに比べて大幅に拡張されています。また、付録として、方向と磁気較正のトピックに関する私の人気のブログ投稿もいくつか含まれています。 Mike Re: Any update on Sensor Fusion library 7.0? <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> マーク様へ 当社の評価ボードはすべてデフォルトで I2C に設定されていますが、評価ボード BRKT-STBC-AGM01 (FXAS21002 および FXOS8700 を含む) は、以下のアプリケーション ノートに従って SPI モードに変換できます。 http://cache.nxp.com/files/analog/doc/app_note/AN5167.pdf?pspll=1 よろしくお願いいたします クリティ Re: Any update on Sensor Fusion library 7.0? <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> こんにちは、マイクさん。素早い対応ありがとうございます！ FXOS8700とFXAS21002の両方を使用する際に、SPIインターフェースをサポートする評価ボードはありますか？お客様がSPIパスを試すことに決めた場合、動作確認済みのハードウェアとファームウェアから始めるのが良いでしょう。 よろしくお願いいたします。 Mark Re: Any update on Sensor Fusion library 7.0? <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> マーク、 いい質問ですね。順番に説明します。 A1: FRDM-STBC-AGM01 は、部品を I2C モードで使用するように設計されています。いいえ。 A2: いいえ、回避策は実装されていません。そして、あなたは何も見逃していません。I2C バス上に他のセンサーやトラフィックがあるのかを制御することはできないため (いずれも問題を引き起こす可能性があります)、影響を受けることになります。オーバーサンプリング時に外れ値のサンプルを拒否するだけで、ドライバ レベルで多少の改善が得られる可能性があります (例: 4 つの FIFO サンプルのうち最も一貫性のある 3 つを保持する)。現時点ではその機能は実装していません。 A3: SPI の方がエネルギー効率が高いのは同意しますが、PCB が若干複雑になるという欠点があります。7.0 の電源オプションをテストする場合、電力をカットする際の I2C プルアップ抵抗がすぐに制限事項になります。 ご参考までに、今週 (おそらく明日か木曜日) には、K64F および K22F 用の 7.00 に kex.nxp.com 経由でアクセスできるようになると思います。KSDK ビルダーで ISSDK オプションを必ずチェックしてください。 Mike Re: Any update on Sensor Fusion library 7.0? <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> こんにちは、マイクさん。SF 7.0 を楽しみにしています!いくつかのすばらしい新機能!いくつかの質問: Q1. SPIはFRDM-STBC-AGM01で動作しますか？データシートには、「FXOS8700CQ は、CS_B ピンがデアサートされている (ロジック ハイ) ときに MISO ピンをトライ ステートにしません。そのため、バス上に複数のスレーブ デバイスが存在するとバスの競合が発生する可能性があります。」と記載されており、MISO は FXAS21002 の MISO ピンに接続されているため、質問します。 Q2. SF 5.0 と 7.0 の両方に、エラッタ E2: I 2C/AFE カップリングからのノイズに対する回避策が組み込まれていますか。磁気データが読み取られるタイミングと内部で変換が行われるタイミングの間に同期がないようです。I2C トランザクションを開始するにはデータ準備割り込みが使用されますか?それとも何か見逃しているのでしょうか? Q3. I2Cトランザクションには時間がかかるようですが、センサーデータを素早く読み取ることができ、プロセッサを低電力モードに早く切り替えて次の割り込みを待つことができるため、SPIを使用する方が良いと思います。低消費電力とプロセッサ スループットの最適化に関して、FXOS8700 と FXAS21002 の両方を使用する場合、SPI と I2C のどちらを使用するかについて、どのような見解をお持ちですか。 よろしくお願いします！ Mark Re: Any update on Sensor Fusion library 7.0? <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> やあ、マイク アップデートありがとうございます！プレビューとユーザーガイドは非常に役立ちます!ありがとう！ 海州 Re: Any update on Sensor Fusion library 7.0? <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 海州、 チェックインしていただきありがとうございます。数週間遅れてしまいました。新しい日程は8月上旬だと聞きました。前回の投稿で述べたように、私たちは Kinetis Expert エコシステムに統合されています。この環境での最初のリリースでは、FRDM-K64F と FRDM-K22F がサポートされます。融合コード自体はプラットフォームに依存しませんが、これまでこれら 2 つのプラットフォームでのみテストされている SPI/I2C アクセス ライブラリに依存しています。SO、センサ フュージョンは、KEX ではこれら 2 つのボードのオプションとしてのみ表示されます。 ユーザー ガイドのプレビューを投稿して、皆さんや他のユーザーが今後の予定を確認できるようにします。フィードバックは大歓迎です。 Mike

S32K344 Hanging issue MCU: S32K344 OS: FreeRTOS S32 Design Studio: 3.4.3 Issue: MCU Hang Due to I2C Write Blocking (No Timeout) Hi Team, We are using a custom board based on the S32K344 MCU. We are facing an issue where the MCU hangs during runtime under certain I2C error conditions. We have an IMU slave device connected via the I2C interface. Occasionally, when: The IMU is not powered, or An I2C write operation fails (e.g., no ACK / bus stuck), the I2C write API does not return or enter a timeout state. As a result, the FreeRTOS task performing the I2C transaction gets stuck indefinitely, which eventually causes the application to hang. Observations: The issue occurs when the slave does not respond or the bus is held low. The I2C driver appears to block waiting for a transfer completion. No timeout or recovery mechanism is triggered at the RTOS or driver level. Request for Support: How can we add or enforce a timeout for I2C transactions on S32K344? Is there a recommended way to recover a stuck I2C bus (SDA/SCL held low)? What is the best practice for using I2C safely under FreeRTOS on S32K3 devices? Are there driver configurations or examples from NXP that handle this scenario robustly? Any guidance or references would be greatly appreciated. Thanks & Regards, Vinay Re: S32K344 Hanging issue Hi @vinaykl, You have a very old RTD. Is there a reason for it? There have been many bugs fixed between RTD 2.0.0 and current RTD 7.0.0. I assume you use the blocking APIs of the I2C driver. Use the Async transfer API along with GetStatus() and timeout instead. danielmartynek_0-1770627240529.png If the Slave device keeps holding SDA low, it can be recovered, refer to I2C user manual: Section 3.1.16 Bus clear https://www.nxp.com/docs/en/user-guide/UM10204.pdf   The RTD drivers do not have APIs for the recovery. An example is in this AN4803 I2C restore function definition  https://www.nxp.com/docs/en/application-note/AN4803.pdf Regards, Daniel

What is the meaning of FLEXIO_CTRL[DBGE] The reference manual wording on DBGE is a bit short with only "Enables the FLEXIO operation in Debug mode" What happens if it is disabled and you debug code? Trying to figure out what debug operations are safe when using FLEXIO and debugging FLEXIO drivers. I guess it is NOT safe to let the debugger read SHIFTBUFn in receive mode or any other hardware register with read sideeffect, not even by accidently howering over it in the debugger. Re: What is the meaning of FLEXIO_CTRL[DBGE] Hi @Henrik-Wires  If the "Enable FLEXIO operation in debug mode" is disabled, the FLEXIO module stops when the debugger stops the CPU. All FIexIO activity is freeze until execution resumes. This topic has also been discussed in the following thread: Does it means that flexio can't work in debug mode? BR, VaneB Re: What is the meaning of FLEXIO_CTRL[DBGE] Does that also mean that it is safe to access the FLEXIO registers using the debugger if DBGE is disabled, or will reading SHIFTBUFn with the debugger disturb the Shift Status Flag SHIFTSTAT[SSF] Re: What is the meaning of FLEXIO_CTRL[DBGE] Hi @Henrik-Wires  As stated in the S32K3 reference manual, the SHIFTBUFn register must be read only when the corresponding SHIFTSTAT[SSF] flag is set. Re: What is the meaning of FLEXIO_CTRL[DBGE] Hi @Henrik-Wires  Could you please clarify what this will be used for or what kind of analysis you are trying to achieve? Re: What is the meaning of FLEXIO_CTRL[DBGE] Can I somehow block S32DS from attempting to access registers? Only briefly howering over a pointer to SHIFTBUFn makes the debugger access the value which disturbs the FLEXIO state by clearing SHIFTSTAT[SSF] Re: What is the meaning of FLEXIO_CTRL[DBGE] Hi @Henrik-Wires  The IDE itself does not block access to registers. That kind of protection can be implemented using the MPU or XRDC; however, I do think that approach aligns with what you are trying to achieve. Instead, you could monitor when SHIFTSTAT[SSF] is set and then verify whether the corresponding SHIFTBUFn register contains the expected value. Re: What is the meaning of FLEXIO_CTRL[DBGE] I am exploring, writing and debugging a custom low level FLEXIO driver. Experienced odd results while debugging which I suspect is due to S32DS fetching SHIFTBUFn register values while stepping thru the driver, disturbing the SHIFTSTAT[SSF] state and resulting in lost events. Re: What is the meaning of FLEXIO_CTRL[DBGE] The driver obviously monitors SHIFTSTAT and access SHIFTBUFn accordingly. My issue is that it that stepping over the driver code with S32DS can trigger a debug read of SHIFTSTAT, which seems to disturb the state held in that register. For example when howering with the mouse over a pointer to SHIFTSTAT. If I carefully avoid touching any such pointers with the debugger then the driver works. I had hope that disabling DBGE would allow the debugger to access SHIFTSTAT without disturbing the **bleep**FSTAT register state, but from your response this is not the case. Re: What is the meaning of FLEXIO_CTRL[DBGE] Hi @Henrik-Wires  Disabling the DBGE bit does not prevent the debugger from disturbing registers such as SHIFTSTAT, because DBGE does not control debug read behavior. Instead, DBGE controls whether the peripheral keeps running when the core is halted.

S32N55: ストリームゲートを無効にするRTD API こんにちは、チームの皆さん S32N55 リファレンス マニュアルによると、1588 タイマーの TMROFF_H/L を変更する前に、ストリーム ゲート インスタンスを無効にする必要があります。 現在、RTD のストリーム ゲート機能を無効にする API があるかどうか教えてください。 BR、 ブリジット RTD Re: S32N55: RTD API to disable the Stream Gate こんにちは、 ユーザーマニュアルを再度確認して確認します Re: S32N55: RTD API to disable the Stream Gate こんにちは@Bridget S32N_RTD_R21-11_1.8.0_CD07 のユーザー マニュアルによると、ストリーム ゲートを有効/無効にするには、構成ツール (EB Tresos) で設定します。 EthCtrlConfigEnableStreamGating = FALSE 設定 Re: S32N55: RTD API to disable the Stream Gate こんにちは、クオンさん。 gPTP 同期中など、場合によっては、実行時に TMROFF_H/L の値を更新する必要がある場合があります。S32N55 リファレンス マニュアルによると、1588 タイマーの TMROFF_H/L を変更する前に、Stream Gate インスタンスを無効にする必要があります。 このような状況では、Stream Gate 機能を無効/有効にする API が必要であると考えます。あなたが言及した EB の構成では、このシナリオを処理できないようです。 現在、RTD にストリーム ゲート機能を無効/有効にする API があるかどうか教えてください。 BR、 ブリジット

Issue with LPUART1 BREAK Detection on RT1170 Dear NXP Support Team, I am currently developing on the RT1170 using SDK with LPUART1 for UART communication. I am encountering an issue with Send BREAK detection and would like your guidance. Description of the issue: When I enable LIN Break Detection (LBKDE) and LBKDIE: The Send BREAK signal from the PC is successfully detected on the MCU (LBKDIF flag is set). However, normal UART data communication not working. RX and TX are working correctly in normal UART mode. Scope measurements show that the PC’s TX line stays low during the Send BREAK for the expected duration (~2100 ms). Question: Is this behavior expected on RT1170 LPUART? Is there a recommended way to detect a PC Send BREAK while still allowing normal UART communcation? I would appreciate your guidance on how to reliably detect a Send BREAK from a PC while maintaining normal UART data reception on RT1170. Thank you for your assistance. Best regards, Re: Issue with LPUART1 BREAK Detection on RT1170 Dear NXP Support Team, Thank you for your previous explanation and the reference to the RT1170 Reference Manual. Based on the RM description, we understand that when LBKDE = 1, the LIN break detection circuit is enabled and received data is not written to the RX FIFO, so normal UART reception is intentionally disabled. We acknowledge that this behavior is expected. However, we would like to ask a follow-up question regarding possible alternatives or recommended solutions. Our requirement Detect a Send BREAK condition from a PC (via USB-UART). At the same time, continue normal UART data transmission and reception. LIN protocol stack is not required; this is general UART communication with a BREAK used as a synchronization or control signal. What we have observed With LBKDE = 1 LIN BREAK is detected correctly (LBKDIF is set). Normal UART RX data is blocked, as described in the RM. With LBKDE = 0 Normal UART RX works correctly. Our questions Is there any supported or recommended method on RT1170 to detect a Send BREAK while keeping normal UART RX active, without enabling LBKDE? Is using Framing Error (FE) + RX FIFO flush considered the intended workaround for non-LIN UART BREAK detection? Are there any errata, undocumented settings, or hardware limitations related to using LBKDE with general UART communication? If this use case is not supported, could you please confirm that RT1170 LPUART does not support simultaneous LIN BREAK detection and normal UART reception by design? We would appreciate your confirmation or any recommended best practices for this scenario. Thank you very much for your continued support. Best regards, Re: Issue with LPUART1 BREAK Detection on RT1170 Hi @dskim2 , Thanks for your interest in NXP MIMXRT series! The phenomenon you described is expected. Please refer to the following explanation from RM: Gavin_Jia_0-1768802115983.png Additionally, one of our colleagues has implemented a similar feature that may be helpful to you: 1. https://community.nxp.com/t5/NXP-Designs-Knowledge-Base/RT1170-LIN-driver-development-and-stack-porting/ta-p/1356144 2. https://community.nxp.com/t5/i-MX-RT-Crossover-MCUs/Use-RT1060-STAT-LBKDE-to-detect-Lin-quot-break-quot-but-cannot/m-p/1458242 Best regards, Gavin

Is there any power consumption profile result on RT500 and RT600 Hi, Can you please provide the information as entitled? Thanks! // JC1985 Re: Is there any power consumption profile result on RT500 and RT600 @kerryzhou THANKS Re: Is there any power consumption profile result on RT500 and RT600 Hi @JC1985 ,   Thank you for your interest in the NXP MIMXRT product, I would like to provide service for you.  1. rt685 Please refer to the application note: https://www.nxp.com/docs/en/application-note/AN13056.pdf https://www.nxp.com/docs/en/application-note-software/AN13056SW.zip https://www.nxp.com/webapp/Download?colCode=AN13468 2. RT595 https://www.nxp.com/docs/en/application-note/AN13657.pdf https://www.nxp.com/docs/en/application-note/AN13606.pdf https://www.nxp.com/webapp/Download?colCode=AN13378 https://www.nxp.com/docs/en/application-note/AN13162.pdf Wish it helps you! If you still have question about it, please kindly let me know. If your question is solved, please help to mark the correct answer, just to close this case, thanks. Any new issues, welcome to create the new case. Best Regards, Kerry

[豪迪加密公司][SE050]关于在 SE050 中支持 BIP32 的建议 专家们好 客户是 Haudi Crypto, Inc.（Haudi, Inc. 的子公司），该公司正在使用 SE050 开发硬件加密货币钱包。在开发过程中，他们确定了有利于该用例的增强功能，特别是原生 BIP32 密钥派生支持。是否可以为他们的应用程序发布自定义类型？详情请参阅附件。 更多背景如下图所示： 到目前为止，他们的Openloop钱包仍在开发中，尚未发布，他们将成为代理商。关于公司版本，他们正在与日本的几家金融机构和稳定币运营商进行谈判。它广受好评。对于公众版，他们计划首先通过日本众筹上市该版本，他们目前正在为此做准备。他们还计划之后在亚马逊上销售。 客户联系人信息： 公司名称： Haudi Crypto, Inc：豪迪加密公司（豪迪公司的子公司） 联系信息：首席执行官浅田和典 电子邮件： [email protected] 感谢您的帮助！ 顺祝商祺！ 坎 Re: [Haudi Crypto, Inc.][SE050]Proposal for BIP32 Support in SE050 感谢您分享您的详细建议 我们已审查了您的第 2 级申请。根据我们目前的分析： BIP32 流程的某些部分已经可以在安全元件内部执行。 例如，EC 点乘法可完全在 SE050 中执行，所得点可存储在 SE 对象中。这允许将某些链式操作保留在安全元件边界内。 但是，使用当前的物联网小程序命令集，其他必需的步骤，例如将HMAC‑SHA512安全链接到安全元件内等，是不可行的。 我们已经采纳了您的反馈意见，并将其作为正式变更请求 (CR) 提交给我们的 R&D 团队进行评估。不过，如果非专利产品发生任何变化，也不可能在短期内发生。 一旦收到关于 CR 的反馈，我们将及时向您通报。 此外，对于第 1 级限制，您可以考虑使用瞬态对象。 谢谢

LS1088A DDRサイズ Hello, LS1088aプラットフォームでDDR4サイズの問題が発生しています。ボードには4GBのDDR4があります。起動時に、ボードに4GBのDDR4があることが確認されます。しかし、freeコマンドでカーネルを確認すると、RAMが2GBであることを示しています。U-Boot 構成から "mcmemsize" 変数を削除しました。 u-bootとカーネルでDDRサイズが一致しない理由がわかりますか? 添付の写真で違いがわかります。 Screenshot from 2024-10-09 09-21-15.png Screenshot from 2024-10-09 09-18-52.png Re:LS1088A DDRサイズ はい、そうなるでしょう。 Re:LS1088A DDRサイズ 返信ありがとうございます。 「mcmemsize」を削除すると、ネットワークのパフォーマンスが低下しますか? Re:LS1088A DDRサイズ 紛失したDDRは2つの部分に分けることができます。 1) NXP専用ソフトウェア、ファームウェアコンポーネントで使用されるDDR 2) カーネルのさまざまなセグメントで使用される DDR。   最初の部分では、 1) u-boot は使用されるまでメモリを使用しますが、カーネルが起動すると、u-boot はメモリからスワップアウトされます。 2) TF-Aは66MBを使用 3) MC は 512M から 2G までの任意の場所で使用できます (u-boot コマンドの引数 'mcmemsize' に依存します)。パラメーター mcmemsize は、管理複合システムによって使用されるシステム DDR の量を定義します。この変数が定義されていない場合、コンパイル時の値 0x70000000 または 1.75GB がデフォルトになります。通常、デフォルトは許容されるため、ユーザーはこの変数を設定する必要はありません。   TF-A+MCは約1.8G   カーネル予約=(18620Kカーネルコード、2476K rwdata、8844K rodata、5888K init、993K bss、406712K予約済み、327680K cma予約済み) = 771213K = 0.7G   /proc/meminfo の MemTotal は kB 14232028で、失われたメモリは約 16-13.6=2.4G(TF-A+MC+カーネル) です予約済み)   root@TinyLinux:~# cat /proc/meminfo MemTotal:       14232028 kB MemFree:        13596760 kB Mem利用可能: 13478276 kB

imx93 ele 演示 您好，恩智浦团队， 我们正在尝试使用 i.MX93 EVK 进行 EdgeLock Enclave 演示： https://github.com/nxp-imx-support/imx-ele-demo/tree/main 我们想问一下如何设置环境，因为我们找不到文件 fsl-imx-internal-xwayland/6.1-langdale/environment-setup-armv8a-poky-linux。 $ source /opt/fsl-imx-internal-xwayland/6.1-langdale/environment-setup-armv8a-poky-linux 谢谢、

JavaとAndroidのオフラインキー JavaアプリケーションとAndroid APK（taplinx）にオフラインキーを使用している場合 このオフライン キーは両方とも更新可能でしょうか、それとも NXP から新たに要求する必要がありますか? または、このキーには有効期限/時刻がありますか????? #た オフライン認証

S32K144 MCUのSDKsのインストールとアップデート S32K144 MCUのSDKsサンプルからプロジェクトを作成するためにDesign Studioをインストールしましたが、サンプルプロジェクトを構成するためのSDKsフォルダが見つかりません。以下にS32 K144デバイスのSDKsをインストールしましたが、画像に関する問題を共有します。 よろしくお願いします Re: install and updating the SDK for the S32K144 MCU ハイ 他の 2 つのパッケージをインストールすると、S32K1 RTD が見つかります。 S32DS Extensions and Updates install S32K1 RTD300 QLP03.png 以前は、そのうちの 1 つを選択するだけで、S32K1 RTD 関連の依存パッケージが自動的にインストールされたことを覚えています。 クリスマス休暇期間中は、サポートの応答時間は通常より長くなる場合がありますのでご了承ください。場合によっては、ご要望への対応が新年以降になることもあります。ご理解のほどよろしくお願いいたします。 よろしくお願いします、 ロビン --------------------------------------------------------------------------------- 注記： - この投稿があなたの質問への回答である場合は、「解決策として承認」ボタンをクリックしてください。ありがとう！ - Threadは最後の投稿から7週間フォローされます。それ以降の返信は無視されます。 後ほど関連する質問がある場合は、新しいThreadを開いて、閉じたThreadを参照してください。 ---------------------------------------------------------------------------------

iMX95 硅修订版 你好 我最近收到了 iMX95 B0 的新样品，之前我使用的是 A1 版本。如果您能提供这两个版本之间与硬件相关的任何更改或其他差异的详细信息，我将不胜感激。 您能说明一下 iMX95 B0 和 A1 之间的具体区别吗？ 感谢您的时间和帮助。 Re: iMX95 Silicon Revision 您好@Shubham2 B0 修复了芯片内部的许多错误，因此会影响大量软件。我无法详细列出所有具体的区别，但我相信，如果你使用的是电路板支持包版本L6.12.34或更高版本，你不必担心芯片版本问题。如果您需要迁移电路板支持包，请基于电路板支持包版本 L6.12.34 或更高版本执行移植。 致敬， Zhiming Re: iMX95 Silicon Revision 因此，简单地说，这意味着 A1 和 B0 之间没有任何与硬件相关的变化。 Re: iMX95 Silicon Revision 嗨，志明、 在哪里可以找到 A0、A1 和 B0 硅修订版之间的确切区别？我们注意到在 A0 上使用最新 BSP 时出现了一些问题，特别是与 NPU 使用有关的问题。 谢谢、