S32K3 ADC High-Speed Enable Issue Hi team, The customer EVTECH reported an issue related to the ADC High-Speed enablement. The customer is using RTD 2.0.1 and the corresponding S32K3xx RM is Rev.5 or Rev.6. It clearly state that 0x03 (11b) is the correct setting for AMSIO[HSEN] bit. This is also supported by internal communication in ARTD-15057, where 0x03 is explicitly mentioned for higher ADC clock frequencies. But it looks like the recommended configuration for the ADC AMSIO[HSEN] field has changed starting with S32K3 RM Rev. 7, where the value 0x01 is now used to enable High-Speed mode and added a new bit AMSIO[CMPCTRL0] to control this feature also. However, this change is not mentioned in the Rev. 7 release notes.  The corresponding RTD code also can reflect this difference of the High-Speed setting: RTD 2.0.0 and 3.0.0 Amsio &= ~(ADC_AMSIO_HSEN_MASK); Amsio |= ADC_AMSIO_HSEN(Enable ? 3u : 0u); RTD 4.0.0 and 5.0.0 Amsio &= ~(ADC_AMSIO_HSEN_MASK | ADC_AMSIO_CMPCTRL0_MASK); if (TRUE == Enable) {     Amsio |= (ADC_AMSIO_HSEN(1u) | ADC_AMSIO_CMPCTRL0(1u)); }   Now the customer has two questions related to the ADC High-Speed enablement: 1. Are the latest RM and RTD revisions (≥ Rev. 7 / RTD 4.0.0) now using the correct settings? 2. If a project is using older RTD like RTD 2.0.1, should the Adc_Sar_EnableHighSpeed() function be updated to match the logic from RTD 4.0.0?   Best Regards, Zheng Lin Priority: MEDIUM RTD Re: S32K3 ADC High-Speed Enable Issue Hi @ZhengLin , From RTD view, SW team followed RM that suggested for that version. I think you should put this question to design team. They can provide the reason for that change and how it affect to this feature. Best regards, Nhi Re: S32K3 ADC High-Speed Enable Issue Hi Nhi, Understand that the customer should use the latest RTD version and not to modify the RTD driver by themselves. Now the question is that if the customer would like to use the RTD 2.0.1 version, whether they can still use the default RTD 2.0.1 driver code to realize the correct configuration of the High-Speed setting. Best Regards, Zheng Lin Re: S32K3 ADC High-Speed Enable Issue Hi @ZhengLin , I checked silicon for version 200->300 and from 400->600, there is no difference. So, seems RTD driver just updated that based on RM updated (from Rev3(RTM201)/Rev6(RTM300) to Rev8(RTM400)). The ticket updated ADC driver is: https://jira.sw.nxp.com/browse/ARTD-96768 There is a note: We always recommend the customer uses the latest version. For now, RTM600 is latest version. 1. Are the latest RM and RTD revisions (≥ Rev. 7 / RTD 4.0.0) now using the correct settings? => You can find RM version is corresponding to RTD package in the release note. For example: RTM600 is Rev9. And RTD driver just updated driver based on RM. So, for this question, I think that you can put it to HW team to see what RM version is correct. 2. If a project is using older RTD like RTD 2.0.1, should the Adc_Sar_EnableHighSpeed() function be updated to match the logic from RTD 4.0.0? => Adc_Sar_EnableHighSpeed() was updated with header file in BaseNXP was updated at least. We don't suggest the customer changes RTD driver by themselves. They should migrate to latest RTD package.    Best regards, Nhi

IW612 Lab Tools Questions 1. Is PRBS the same as a pseudorandom binary sequence of order 9 ? Is it the same as PRBS9? (UM11717 P.87, 89) 2. What is the content of Whitening? (UM11717 P.87-90) 3. There are some differences in the examples for the receive antenna number set command. Is this a mistake? 10 0 2 2 // Set both TX and RX to antenna 2 (P.27) → 1 0 2 2 (UM11717 P.51-59, 61, 64-66) 4. 802.11b, g, a, n, ac, axWill the correct count be obtained by inputting the Tx/Rx command sequence contents in order? When should the counting start? (UM11717 P.51-60) 　 Re: IW612ラボツールの質問 Hello @kazus  The tests will cover EN 300 328, FCC Part 15 Subpart C, and RSS-247. There do not appear to be any clear provisions for PRBS in the standards, so I will ask the testing organization if PRBS7 is acceptable. -->We have lots customer pass EU and FCC certification, it should be fine. Is "10 0 2 2" the correct single mode setting? --> 10 1 1   // set tx/rx antenna to antenna 1 How do I synchronize transmission and reception in the following cases? -->Sorry you may misunderstand my point. In rf test mode or MFG mode, chip can not tx and rx synchronous. Can the above be applied to IW611 and UM11749 as well? --> iw611 support mfg_mode and rf_test_mode no problem. UM11749 is rf_test_mode guide, not mfg_mode. Best Regards Shaun Re: IW612ラボツールの質問 Hello Shaun Module certification testing will be performed using PRBS9. Can this be supported? According to bt specification, it should be PRBS7. Could you share which certification you are passing? The tests will cover EN 300 328, FCC Part 15 Subpart C, and RSS-247. There do not appear to be any clear provisions for PRBS in the standards, so I will ask the testing organization if PRBS7 is acceptable. 10 0 2 2 // Set both TX and RX to antenna 2(P.27)　→　10 2 2　(UM11717 P.51-59, 61, 64-66) "10 2 2" is not working You need hardware antenna configure as dule mode first. Then FEM calibration file should change to dule antenna configure file.  Understood. Is "10 0 2 2" the correct single mode setting? Do you use the same module for sending and receiving? Or do you use different modules? Same module, rf tester could rx/tx frames. But at one single test, you can only test tx or rx. Understood. How do I synchronize transmission and reception in the following cases? 10.1.1 Labtool command sequence for 802.11b Tx • Tx on channel 1 at 8 dBm target power with CCK-11 Mbps rate in 2.4 GHz band, 20 MHz bandwidth mode on antenna 1 6 11 // Set radio mode index “11” to test 2.4 GHz band 10 1 1 // Set Tx antenna and Rx antenna to antenna 1 112 0 0 // Set 20 MHz bandwidth 12 0 1 // Set to 2.4 GHz channel 1 35 0 1 4 8 // 2.4 GHz Tx at 11 Mbps at 8 dBm power level 35 0 0 // Stop Tx 10.1.2 Labtool command sequence for 802.11b Rx • Rx on channel 1 in 2.4 GHz band, 20 MHz bandwidth mode on antenna 2 6 11 // Set Radio Mode Index “11” to test 2.4 GHz band 10 2 2 // Set Tx antenna and Rx antenna to antenna 2 112 0 0 // Set 20 MHz bandwidth 12 0 1 // Set to 2.4 GHz channel 1 31 0 // Clear the received packet count -Transmit Wi-Fi packets from tester 32 0 // Get Rx packet count and then clear the Rx packet counter add quesion Can the above be applied to IW611 and UM11749 as well? Best Regards kazus Re: IW612ラボツールの質問 Hello @kazus  Module certification testing will be performed using PRBS9. Can this be supported? According to bt specification, it should be PRBS7. Could you share which certification you are passing? 10 0 2 2 // Set both TX and RX to antenna 2(P.27)　→　10 2 2　(UM11717 P.51-59, 61, 64-66) "10 2 2" is not working You need hardware antenna configure as dule mode first. Then FEM calibration file should change to dule antenna configure file.  Do you use the same module for sending and receiving? Or do you use different modules? Same module, rf tester could rx/tx frames. But at one single test, you can only test tx or rx. Best Regards Shaun Re: IW612ラボツールの質問 Hello Shaun Thank you for your reply. Is PRBS the same as a pseudorandom binary sequence of order 9? Is it the same as PRBS9? (UM11717 P.87, 89) Module certification testing will be performed using PRBS9. Can this be supported? Please tell me about the Whitening content (UM11717 P.87-90) There are some differences in the example for the receiving antenna number setting command. Is this a mistake? 10 0 2 2 // Set both TX and RX to antenna 2(P.27)　→　10 2 2　(UM11717 P.51-59, 61, 64-66) "10 2 2" is not working Will the correct count be obtained by entering the 802.11b, g, a, n, ac, and ax Tx/Rx command sequence in order? When should the counting start?(UM11717 P.51-60) Do you use the same module for sending and receiving? Or do you use different modules? Best Regards kazus Re: IW612ラボツールの質問 Hello @kazus  Due to I don't understand Japanese, response may not match your question. Please let me know if you have further question about my response. PRBSは、9次の擬似乱数バイナリシーケンスと同じですか -->Bluetooth Core Specification recommend to use PRBS7. 受信アンテナ番号のセットコマンドについて、例が異なっている部分があります。 　ミスでしょうか？ 10 0 2 2 // Set both TX and RX to antenna 2(P.27)　→　10 2 2 　(UM11717 P.51-59, 61, 64-66) IW612 support dule antenna configuration.  802.11b,g,a,n,ac,ax  Tx/Rxのコマンドシーケンスの内容は、順番に入力することで正しいカウント数が得られますか？カウント開始は、どのタイミングでしょうか。 For labtool only, not support, you have to run cmd step by step. We have co-operation with LitePoint, they development auto calibration software to auto process.  Best Regards Shaun

Apakah Tokopedia ada WhatsApp? Tokopedia melalui WhatsApp (WA)62.08173.558.20 Anda bisa menghubungi Nomor (WA)62.08173.558.20 untuk Resolusi 24/jam terkait transaksi atau penggunaan akun Tokopedia General LPC Marketing

Android 14: iw611 BT TX電源 NXP サポート様。 Android 14 1.0.0 を使用して BT TX 電力を取得/設定することは可能ですか? adb を使用してこれを行うことは可能ですか? よろしくお願いします。 よろしくお願いいたします。 桟橋 Re: Android 14: iw611 BT TX power こんにちは@pierluigi_p 申し訳ありませんが、TX 電力は Android adb 経由では調整できません。 よろしくお願いいたします。 ショーン

S32K344 SMRエントリのインストールサービスが無効なパラメータ、サポートされていない、および許可されていないエラーコードで失敗しました S32K344 用の高度なセキュア ブートを設定しようとしています。HSE SMRエントリインストールサービスのセットアップと実行中に、以下のエラーコードが混在して表示されます：HSE_SRV_RSP_INVALID_PARAM、HSE_SRV_RSP_NOT_SUPPORTED、HSE_SRV_RSP_NOT_ALLOWED。この件について、どなたかご教示いただけないでしょうか？よろしくお願いします！ 私が使用しているアルゴリズムは、ECDSA P-256 + SHA2-256 です。 私は次のことを再確認しました: 命令キャッシュはオフになっています データキャッシュはオフになっています MPUがオフになっています SMR領域は内部コードフラッシュ内にあるため、メモリマップされる XRDC構成はデフォルト、SO HSEはコードフラッシュにアクセスできるはずです。 使用される公開鍵は検証のみに設定されています スーパーユーザーアクセス権を持ち、CUST_DEL 状態にある インストールサービスの前にSMRを消去しました 以下はコードの一部です。 #APP_BL_START_ADDR (0x00401000) を定義します #APP_BL_SIZE (0x1000) を定義します #定義 APP_BL_SIGNATURE_R_START_ADDR (0x0041ff00) #APP_BL_SIGNATURE_R_SIZE (0x20) を定義します #APP_BL_SIGNATURE_S_START_ADDR (0x0041ff80) を定義します #APP_BL_SIGNATURE_S_SIZE (0x20) を定義します // ECC公開鍵のキーハンドル hseKeyHandle_t verif_key_handle = (hseKeyHandle_t)GET_KEY_HANDLE(HSE_KEY_CATALOG_ID_NVM、0、0); // 公開鍵をインポートする関数呼び出し、HSEは正常なステータスを返しました // 署名スキームと署名用ハッシュアルゴリズムを設定する hseAuthScheme_t 認証スキーム; auth_scheme.sigScheme.signSch = HSE_SIGN_ECDSA; auth_scheme.sigScheme.sch.ecdsa.hashAlgo = HSE_HASH_ALGO_SHA2_256; // 復号化スキームを設定する。このCASEは、 // 暗号化/復号化 hseSmrDecrypt_t 復号化スキーム; 復号化スキーム.decryptKeyHandle= HSE_SMR_DECRYPT_KEY_HANDLE_NOT_USED; hseSmrConfig_t smr_config = HSE_SMR_CFG_FLAG_INSTALL_AUTH; // gs_bl_smr_entryは非キャッシュメモリ内に配置されています gs_bl_smr_entry.pSmrsrc=(HOST_ADDR)APP_BL_START_ADDR; gs_bl_smr_entry.smrSize = APP_BL_SIZE; gs_bl_smr_entry.pSmrDest = 0; gs_bl_smr_entry.configFlags = smr_config; gs_bl_smr_entry.checkPeriod = 0; gs_bl_smr_entry.authKeyHandle= verif_key_handle; gs_bl_smr_entry.authScheme = auth_scheme; gs_bl_smr_entry.pInstAuthTag[0]= (HOST_ADDR)(APP_BL_SIGNATURE_R_START_ADDR); gs_bl_smr_entry.pInstAuthTag[1]= (HOST_ADDR)(APP_BL_SIGNATURE_S_START_ADDR); gs_bl_smr_entry.smrDecrypt = 復号化スキーム; gs_bl_smr_entry.バージョンオフセット= HSE_SMR_VERSION_NOT_USED; // SMR インストール サービス、サービス記述子も非キャッシュ メモリ内にあります hse_srv_desc_ptr->srvId = HSE_SRV_ID_SMR_ENTRY_INSTALL; smr_entry_install_ptr->accessMode = HSE_ACCESS_MODE_ONE_PASS; smr_entry_install_ptr->entryIndex = 0; smr_entry_install_ptr->pSmrEntry = (HOST_ADDR)&gs_bl_smr_entry; smr_entry_install_ptr->pSmrData = (HOST_ADDR)APP_BL_START_ADDR; smr_entry_install_ptr->smrDataLength = APP_BL_SIZE; smr_entry_install_ptr->pAuthTag[0] = (HOST_ADDR)APP_BL_SIGNATURE_R_START_ADDR; smr_entry_install_ptr->pAuthTag[1] = (HOST_ADDR)APP_BL_SIGNATURE_S_START_ADDR; smr_entry_install_ptr->authTagLength[0] = 256; smr_entry_install_ptr->authTagLength[1] = 256; // サービス記述子をhseに送信する Re: S32K344 SMR Entry Install Service Fail with Invalid Param, Not Supported, and Not Allowed Error 根本的な原因は、MPU が適切に無効化されていないことであることがわかりました。MPU が適切に無効にされると、これは機能します。

SJA1105 RSTP用L2ルックアップテーブル（TCAM）のフラッシュ やあ！SJA1105Q に高速スパニング ツリー プロトコル (RSTP) を実装しようとしていますが、問題が発生しました。プロトコルでは、特定のポートで学習したすべての MAC アドレス転送ルールをフラッシュする必要がありますが、私の知る限り、SJA1105 の TCAM にはこれを行うためのメカニズムはありません。 これを実装した人や、その方法を知っている人はいますか? よろしくお願いします。 Re: SJA1105 Flush L2 Lookup Table (TCAM) for RSTP こんにちは@PavelL 、 私はこれら両方の文書を読みましたが、非常に役に立ちました。特に AH1704 では RSTP について簡単に触れられているので (マネジメントフレームの送信の文脈で)、自分の理解を確認したかったのです。 ご協力ありがとうございました。 ベン Re: SJA1105 Flush L2 Lookup Table (TCAM) for RSTP こんにちは@Ben5049さん、 はい、その通りのようです。SJA1105Q はオートモーティブ イーサネット・スイッチであり、STP/RSTP/MSTP などのプロトコルは通常、標準的なオートモーティブ用途には使用されません。 MAC アドレス学習は、L2 ルックアップ パラメータ テーブルによって制御されます。学習とエイジングの設定方法の詳細については、SJA1105P/Q/R/S の UM11044 ソフトウェア ユーザー マニュアルの第 5.2.7 章を参照してください。このテーブルは、エージング時間、学習モード、アドレス解決動作などのパラメータを定義します。 重要なのは、このテーブルは実行時に動的に更新できることです。SPI インターフェースを介した動的な構成更新の詳細については、同じマニュアルの 6.1.3.8 章を参照してください。 さらに、AH1704 – SJA1105PQRSアプリケーションヒントドキュメントには、アドレス学習に関する専用セクション（7.5.4章）が含まれています。これは、学習メカニズムの動作と限界を明らかにするのに役立つ可能性があります。 両方のドキュメントは、NXP Web サイトのドキュメント セクションで入手できます。 よろしくお願いいたします。 パベル Re: SJA1105 Flush L2 Lookup Table (TCAM) for RSTP @PavelLさん、ご返信ありがとうございます。リンクしたThreadでは、ユーザーは、MAXAGE 設定を使用して、学習したすべてのエントリを迅速に期限切れにする方法について言及しています。私の理解では、MAXAGE はエントリが学習されたときに設定され、その後は変更できないため、これは機能しません。これは正しいですか？そうなると、スイッチ コアをリセットするか、すべてのエントリを手動で無効にするかのどちらかになりますか? 私はマイクロコントローラをホストとして使用しているSO、Linux ソフトウェアは実際には選択肢ではありません。 Re: SJA1105 Flush L2 Lookup Table (TCAM) for RSTP こんにちは@Ben5049さん、 どちらも SJA1105 また、 SJA1110 スイッチは、STP、RSTP、または MSTP プロトコルをネイティブにサポートします。 代わりに、 SJA1110 次のような高度なIEEE標準をサポートします。 802.1CB フレームの複製と削除、およびその他の TSN 関連機能用。ただし、スパニング ツリー プロトコルのネイティブ サポートは含まれていません。 動的に学習した MAC アドレス転送ルールをフラッシュする必要がある場合 (たとえば、トポロジの変更に応じて)、ホスト プロセッサからスイッチをリセットし、静的構成をリロードするという方法があります。この方法は、次の NXPコミュニティ Threadで説明されています。 https://community.nxp.com/t5/Other-NXP-Products/SJA1105PEL-clear-dynamically-learned-MAC-addresses-Reset/td-p/1831284 STP/RSTP/MSTP を必要とするアプリケーションの場合、ソフトウェア ブリッジとユーザー空間デーモン (mstpd など) を備えた Linux を実行する外部 CPU を使用して、トポロジと MAC 学習を外部で管理できます。 よろしくお願いいたします。 パベル

ADC0 AND ADC1 GROUP CONVERSION ISSUE MICROCONTROLLER S32K144   Hi I have created group for ADC0 and ADC1. I want process that conversion on different times I am getting issues conversion, all group are configured software triggered. ADCS separated group I have to process on different times ADC0 group1 need to process 2ms and group2 need to process on 10ms. ADC1 also need to process different time. if I will select one group software triggered and other one is hardware triggered for both adcs what it will impact. Please give me solution for that issue or help me related to that.    Re: ADC0 AND ADC1 GROUP CONVERSION ISSUE Hi@Suveer I'll review your question. If I understand it incorrectly, please let me know. Just for example, Group 1 is ADC0-Ch0-Ch3, 2ms; Group 2 is ADC0-Ch4-Ch7, 10ms; Group 3 is ADC1-Ch0-Ch7, 2ms. First of all, the "group" triggering method of S32K1 you mentioned can only be achieved through the PDB module, which can be triggered by software or by an external signal through TRGMUX. （LPIT can also trigger ADC, but its channels are limited and only supports pre-trigger of up to 4 ADC channels.） My suggestion is to combine Group 0 and Group 1 into one group and use software or hardware to trigger PDB0 at a 2ms period. Every five times, process the data originally belonging to the Group 1 channel to achieve a 10ms period. For Group 2, continue to use PDB1 for triggering.

[CANON][SE05x] Can SE05x support ECC BN-256 curve? I'm preparing comparison between SE05x and IFX TPM SLB9665. (The reason of choosing SLB9665 is just customer's request, customer has experience of using it.) The following page says that it supports ECC BN-256. I'm not familiar with this curve, can SE05x support this curve? SLB-9665VQ2-0 - OPTIGA™ Trusted Platform Module (TPM) | Infineon Technologies reference: BN | Standard curve database Re: [CANON][SE05x] Can SE05x support ECC BN-256 curve? Hello Shinji, the Barreto-Naehrig-curve is used in the ECDAA protocol, which is a three-party anonymous attestation protocol. We deprecated and removed ECDAA support from IoT applet as we have seen it was never used by customers in IoT use cases as anonymity is typically important when dealing with authentication of people, but not when dealing with authentication of machines. Kind regards, Michael

S32K3xx Flexio I2C マスターのボーレート計算の問題 NXPの専門家の皆さん、こんにちは。 最近、プロジェクトのMCUをS32K118からS32K312EVB-Q172に変更しました（SDK 5.0.0を使用）。HF01)。どちらも FIRC 48Mhz で動作しています。 しかし、Flexio モジュールを使用して I2C マスターを設定する際に行き詰まりました。ターゲット ボー レートは 400 kHz です。 しかし、以下の問題が見つかりました... 1.ボーレートの計算式はK1シリーズとK3シリーズで異なります。 K3 シリーズでは、ボーレートは 2 つのパラメータ (I2c タイマー比較値と I2c FlexIO プリスケーラ) によって計算されますが、K1 シリーズ SDKs ではボーレートを使用してパラメータを計算します。 InputClockとDividerをパラメータとしてボーレートを計算するSDKコードを参照します。 S32K3xx の場合: baudRate = (inputClock + divider + 2U) / (2U * ((uint32_t)divider + 2U)); S32K1xx の場合: ボーレートは開発者によって割り当てられ、ボーレートを使用して分周値と分周値を計算します。 tmpDiv = (((int32_t)入力クロック + (int32_t)ボーレート) / (2 * (int32_t)ボーレート)) - 2; SO私の質問は、これらの式は互いに等しくないようです。どうすれば希望するボーレートを取得できるのでしょうか? cmpvalue を 58 に設定し、prescaler をFLEXIO_TMR_DECREMENT_ON_FLEXIO_CLK_DIV_1 に設定してみましたが、400 kHZ が生成されるはずですが、LA 測定が 295 kHZ 付近で止まってしまいます。 2. S32 Design Studio 周辺機器 GUI でボーレートの計算が不正確になります。 I2c タイマーの比較値を変更しましたが、車載生成されたボーレート値は GUI と Flexio_I2c_Ip_PBcfg.c で変更されません。 事前に返信いただきありがとうございます！ S32K1 用 S32 SDK S32V用S32 SDK Re: S32K3xx Flexio I2C Master Baudrate Calculation Issue こんにちは@acnhyxgxl1 RTD_I2C_UM pdf に基づいてボー レートを計算する方が簡単だと思います (これがツールがボー レートを計算する方法であるため)。 比較値は次のようにして求めることができます。 ボーレート = CLK / (2 * (CMP + 9)) CMP = (CLK / (BR * 2)) - 9 400kHzボーレート、FIRC 48MHz、CORE_CLK div = 2の場合： CMP = (24MHz / (400kHz * 2)) - 9 CMP = 21 Flexio_I2c_Ip_CS_0_PBcfg.c ファイルに正しい値を生成します。 プルアップ抵抗の値は立ち上がり時間と速度にCAN影響する可能性があることに注意してください。この使用CASEでは 4k7 オームの抵抗器を使用することをお勧めします。計算によって値のサイズを決定するために、次の資料を参照することもCANます。 I2Cバス仕様とユーザーマニュアル（第7.1章） I2Cバスデバイスによる署名（スライド14） 最後に、GUIとボーレートが変更されない現象についてですが、これは設定ツールのバグであることが確実です。実際のボーレートは手動で計算または測定する必要があるかもしれません。このツールのバグについては社内チームに報告いたします。ご連絡いただきありがとうございます。 よろしくお願いします、 ジュリアン

Pegoda RD701 driver I need Pegoda RD701 64bit windows Driver Re: Pegoda RD701 driver Hello sir, I have replied by mail to your request.

S32G3 PFE 外部时间戳模式 你好 我正在开发 S32G-VNP-RDB3 板，我想将其配置为 pfe1 和 pfe2 接口上的 PTP 边界时钟。 运行 `ptp4l -H -i pfe1 -i pfe2 -m` （使用 BSP44.0）就会出现这个错误： ptp4l[2178.575]: selected /dev/ptp2 as PTP clock ptp4l[2178.576]: port 2 (pfe2): PHC device mismatch ptp4l[2178.576]: port 2 (pfe2): /dev/ptp2 requested, ptp3 attached ptp4l[2178.576]: failed to open port pfe2 failed to create a clock 这没有问题，因为 ptp4l 要求接口使用相同的硬件时钟。S32G_PFE_LNX_DRV_UM 第 2.3.1.2 节解释了时钟树的配置，即"EMAC0 是时间源，为 GMAC、EMAC1 和 EMAC2" 供电（图中虚线）。   要应用此配置（如本章所述），我将三台设备（使用 yocto 构建映像时）修改如下： diff --git a/image/s32g-pfe.dtsi b/image/s32g-pfe-new.dtsi index 94f886b..0a6ba1c 100644 --- a/arch/arm64/boot/dts/freescale/s32g-pfe.dtsi +++ b/arch/arm64/boot/dts/freescale/s32g-pfe.dtsi @@ -53,6 +53,7 @@ "pfe-shared-pool", "pfe-bdr-pool"; nxp,fw-class-name = "s32g_pfe_class.fw"; nxp,fw-util-name = "s32g_pfe_util.fw"; + nxp,pfeng-emac-ts-ext-modes = , ; nxp,pfeng-ihc-channel = ; status = "disabled"; @@ -175,4 +176,3 @@ }; }; }; - 在引导日志中，我看到了这个： [ 8.716896] pfeng 46000000.pfe pfe1 (uninitialized): Subscribe to HIF1 [ 8.723466] pfeng 46000000.pfe pfe1 (uninitialized): Host LLTX disabled [ 8.730319] pfeng 46000000.pfe pfe1 (uninitialized): Enable HIF1 [ 8.736399] pfeng 46000000.pfe pfe1 (uninitialized): setting MAC addr: 00:04:9f:be:ef:01 [ 8.744584] pfeng 46000000.pfe pfe1 (uninitialized): PTP HW addend 0x80000000, max_adj configured to 46566128 ppb [ 8.754886] pfeng 46000000.pfe: IEEE1588: Using external timestamp input [ 8.761903] pfeng 46000000.pfe pfe1 (uninitialized): Registered PTP HW clock successfully on EMAC1 [ 8.771626] pfeng 46000000.pfe pfe1: registered [ 8.776283] pfeng 46000000.pfe pfe2 (uninitialized): Subscribe to HIF2 [ 8.782837] pfeng 46000000.pfe pfe2 (uninitialized): Host LLTX disabled [ 8.789684] pfeng 46000000.pfe pfe2 (uninitialized): Enable HIF2 [ 8.795771] pfeng 46000000.pfe pfe2 (uninitialized): setting MAC addr: 00:04:9f:be:ef:02 [ 8.803945] pfeng 46000000.pfe pfe2 (uninitialized): PTP HW addend 0x80000000, max_adj configured to 46566128 ppb [ 8.814257] pfeng 46000000.pfe: IEEE1588: Using external timestamp input [ 8.821221] pfeng 46000000.pfe pfe2 (uninitialized): Registered PTP HW clock successfully on EMAC2 [ 8.830823] pfeng 46000000.pfe pfe2: registered 但是，`ethtool` 仍然为每个 pfe 接口报告不同的 ptp 硬件时钟： root@s32g399ardb3:~# ethtool -T pfe0 ... PTP Hardware Clock: 1 ... root@s32g399ardb3:~# ethtool -T pfe1 ... PTP Hardware Clock: 2 ... root@s32g399ardb3:~# ethtool -T pfe2 ... PTP Hardware Clock: 3 ... 我从 `ptp4l -H -i pfe1 -i pfe2 -m` 中得到了相同的输出结果。 我在配置中遗漏了什么？pfe 固件中是否有需要重新编译的地方？ Re: S32G3 PFE External Timestamp Mode 你好，@NidasioAlberto、 太好了，这正是我得出的结论。 如果您需要更多支持，请告诉我，我会尽最大努力帮助您。 鉴于这篇文章的长度，如果你需要关注这个话题，请创建一个新帖子，你可以参考这篇文章来跟踪上下文。 谢谢！ Re: S32G3 PFE External Timestamp Mode 谢谢@alejandro_e，我会尝试修补 PFE 驱动程序。 Re: S32G3 PFE External Timestamp Mode 你好，@NidasioAlberto、 我的理解是，ethtool输出中的时钟数是 “虚拟设备” 的ID，不一定反映模块的内部配置。 对于每台设备，都会注册不同的时钟设备，它发生在这里 linu x-pfeng/pfeng-ptp.c #L247 例如，使用基本 BSP44 映像，您可以看到所有 PFE_EMAC 实例都注册了 PTP 时钟： root@s32g399ardb3:~# dmesg | grep "Registered PTP HW clock successfully on EMAC" [ 9.525257] pfeng 46000000.pfe pfe0 (uninitialized): Registered PTP HW clock successfully on EMAC0 [ 9.593027] pfeng 46000000.pfe pfe1 (uninitialized): Registered PTP HW clock successfully on EMAC1 [ 9.653784] pfeng 46000000.pfe pfe2 (uninitialized): Registered PTP HW clock successfully on EMAC2 在linux-pfeng/pfeng-netif.c#L1544 中，每个接口的时钟寄存器过程都会重复进行。 您可以修改源代码，使所有接口使用相同的虚拟时钟。这与我之前分享的信息有关： 如果所有 PFE_EMAC 接口都注册了相同的时钟，那么就可以对所有感兴趣的接口使用一个 ptp4l 实例。 有关详细信息，您可以使用以下命令： root@s32g399ardb3:~# ls -l /sys/class/ptp/ total 0 lrwxrwxrwx 1 root root 0 Oct 9 15:51 ptp0 -> ../../devices/platform/soc/46000000.pfe/ptp/ptp0 lrwxrwxrwx 1 root root 0 Oct 9 15:52 ptp1 -> ../../devices/platform/soc/46000000.pfe/ptp/ptp1 lrwxrwxrwx 1 root root 0 Oct 9 15:52 ptp2 -> ../../devices/platform/soc/46000000.pfe/ptp/ptp2 lrwxrwxrwx 1 root root 0 Oct 9 15:59 ptp3 -> ../../devices/platform/soc/4033c000.ethernet/ptp/ptp3 root@s32g399ardb3:~# ls /sys/class/ptp/ ptp0 ptp1 ptp2 ptp3 root@s32g399ardb3:~# ls /sys/class/ptp/ptp0/ clock_name dev device max_adjustment max_vclocks n_alarms n_external_timestamps n_periodic_outputs n_programmable_pins n_vclocks power pps_available subsystem uevent root@s32g399ardb3:~# cat /sys/class/ptp/ptp0/clock_name pfeng ptp root@s32g399ardb3:~# cat /sys/class/ptp/ptp0/dev 251:0 root@s32g399ardb3:~# cat /sys/class/ptp/ptp0/max_vclocks 20 最后一部分与以下结构相匹配linux/include/linux/ptp_clock_kernel.h#L166。 如果这些信息对您有帮助，请告诉我 Re: S32G3 PFE External Timestamp Mode 感谢@alejandro_e这么快回复我。 我理解内部团队的意思。 我不明白的是，为什么在为 pfe1 和 pfe2 配置"外部时间戳模式" 时，与 pfe1 和 pfe2 相关的硬件时钟与 pfe0 不一样，而仍然是各自独立的时钟。我指的是 pfe 驱动程序向 Linux 以及 ptp4l 公开的内容。 我所期望的是，不要再看到这些了： root@s32g399ardb3:~# ethtool -T pfe0 ... PTP Hardware Clock: 1 ... root@s32g399ardb3:~# ethtool -T pfe1 ... PTP Hardware Clock: 2 ... root@s32g399ardb3:~# ethtool -T pfe2 ... PTP Hardware Clock: 3 ... 我看到了这个： root@s32g399ardb3:~# ethtool -T pfe0 ... PTP Hardware Clock: 1 ... root@s32g399ardb3:~# ethtool -T pfe1 ... PTP Hardware Clock: 1 ... root@s32g399ardb3:~# ethtool -T pfe2 ... PTP Hardware Clock: 1 ...  Re: S32G3 PFE External Timestamp Mode 你好，@NidasioAlberto、 我从内部团队收到了以下反馈意见： ” 如果 PFE_EMAC1 和 PFE_EMAC2 共享来自 PFE_EMAC0 的时间戳，则不支持调整 PFE_EMAC1 和 PFE_EMAC2 的 PTP 时间，可以认为 PTP 时间寄存器以只读模式工作。并反映 PFE_EMAC0 的 PTP 时间。在这种情况下，为了同步时间，应使用 PFE_EMAC0。 “ 如果这些信息对您的问题有帮助，请告诉我 Re: S32G3 PFE External Timestamp Mode 感谢@alejandro_e的跟进和将问题升级。我会等待反馈的。 Re: S32G3 PFE External Timestamp Mode 你好@NidasioAlberto 您在时钟方面遇到的问题，即使用"外部时间戳模式" 和使用 ptp4l 获得错误配置的问题，不在我的专业范围之内。我将与内部团队联系，以便在此问题上获得更好的支持。这可能需要一些时间，感谢您的耐心等待。 关于 ptp4l 文档，请查看以下内容： 第20章 使用 ptp4l 配置 PTP | 系统管理员指南 | Red Hat Enterprise Linux | 7 | Red Hat 文档 不过，这与恩智浦不提供的 ptp4l 程序有关，因此除了我们目前提供的支持外，我们无法提供更多支持。不便之处，敬请原谅。 关于本回复的第一个主题，我会给您回复。 Re: S32G3 PFE External Timestamp Mode 从GitHub 上的 PFE 驱动程序软件仓库中，我看到管理外部时间戳模式的代码是由@jpetrous 提交的，也许他能帮上忙 Re: S32G3 PFE External Timestamp Mode 通过运行两个独立的 ptp4l 实例（使用 `-s` 选项更能启用客户端模式），两个接口可以同时成为客户端。在这种情况下，两个接口的外设硬件时钟同步后，phc2sys 应使用哪一个来同步系统时钟？ 我想实现的是，在多个端口上运行一个 ptp4l 实例，同步一个硬件时钟。我想实现一个边界时钟，它在一个端口上与上游主端口同步，并在其他端口上作为主端口提供自己的时钟。 ptp4l 可在多个接口上运行。LinuxPTP 文档是这么说的，而且我也用 SJA1110 交换机实现了我想做的事情。我的做法是启用 SJA 的 DSA 驱动程序，并运行 `ptp4l -i p2 -i p3 -2 -m`。在 linux 中，DSA 驱动程序暴露了交换机接口，它们具有相同的硬件时钟（ethtool 也报告了这一点，显示时钟为 4）。由于这两个端口具有相同的硬件时钟，ptp4l 可以同时使用它们。在这个配置中，我看到ptp4l 通过两个接口中的一个选择一个主控程序，如果该主控程序失效，则从另一个接口选择新的主控程序。如果BMCA算法选择这样做，那么板本身就可以成为主板。有了这个，我还可以运行 `phc2sys -a -rr -m` 来自动将系统时钟同步到硬件时钟（如果板是从机），或者如果它充当特级主时钟，则硬件时钟与系统时钟同步。 由于我为 pfe1 和 pfe2 启用了"外部时间戳模式" （如我第一篇文章所述），因此 pfe1 和 pfe2 的硬件时钟由 pfe0 的硬件时钟产生。通过运行您提供的两个ptp4l 实例（仅客户端模式），当ptp4l 需要调整硬件时钟时，会出现错误。 root@s32g399ardb3:~# ptp4l -i pfe2 -2 -m ptp4l[72513.760]: selected /dev/ptp3 as PTP clock ptp4l[72513.796]: port 1 (pfe2): INITIALIZING to LISTENING on INIT_COMPLETE ptp4l[72513.796]: port 0 (/var/run/ptp4l): INITIALIZING to LISTENING on INIT_COMPLETE ptp4l[72513.796]: port 0 (/var/run/ptp4lro): INITIALIZING to LISTENING on INIT_COMPLETE ptp4l[72514.342]: port 1 (pfe2): new foreign master 00049f.fffe.096f15-1 ptp4l[72518.342]: selected best master clock 00049f.fffe.096f15 ptp4l[72518.343]: port 1 (pfe2): LISTENING to UNCALIBRATED on RS_SLAVE ptp4l[72520.342]: master offset -1593121442 s0 freq +227123 path delay 788 ptp4l[72521.349]: failed to adjust the clock: Operation not supported ptp4l[72522.342]: master offset -1593112737 s0 freq +231478 path delay -211 ptp4l[72523.349]: failed to adjust the clock: Operation not supported 这确实是有感知，因为如果我告诉板 pfe1 和 pfe2 的硬件时钟源自 pfe0，那么我就无法修改它们。 我的问题是"外部时间戳模式" 启用 pfe1 和 pfe2 后，为什么在 Linux 中 pfe1 和 pfe2 外设与硬件时钟 1 无关，而是与它们的时钟（分别为 2 和 3）有关。我的意思是，在 SJA1110 的 DSA 驱动程序中，不同的接口与相同的硬件时钟（本例中为 `/dev/ptp4`）相关。详情请参阅我的第一个帖子。那么，这是一个错误，还是我需要配置其他东西？也许我缺少的设备树中还有其他东西要修改？ 是否也可以参考一些文档？比如，如果 ptp4l 不支持多端口，我在哪里可以找到这方面的记录？ 另外，非常感谢@alejandro_e的帮助。 Re: S32G3 PFE External Timestamp Mode 你好，@NidasioAlberto、 谢谢你的澄清，我没有正确理解你的问题。 为方便起见，我在下面的示例中使用了 end0 和 pfe2，但使用 pfe1 和 pfe2 也能达到同样的效果。 每条 ptp4l 命令只能支持一个接口，因此需要运行两条命令，具体方法如下： ptp4l -2 -H -i pfe2 -s -m > /var/log/ptp4l_pfe2.log & ptp4l -2 -H -i end0 -s -m > /var/log/ptp4l_end0.log & 每条命令末尾的&将把每条命令的执行发送到后台，因此你将获得终端的控制权。输出结果将保存在每条命令中指定的文件中，文件名可以随意命名，我选择这个名字是为了方便。 例如： s32g399ardb3 login: root root@s32g399ardb3:~# ip addr add 192.168.0.131/24 dev pfe2 root@s32g399ardb3:~# ip addr add 192.168.0.130/24 dev end0 root@s32g399ardb3:~# ptp4l -2 -H -i pfe2 -s -m > /var/log/ptp4l_pfe2.log & ptp4l -2 -H -i end0 -s -m > /var/log/ptp4l_end0.log & [1] 455 [2] 456 root@s32g399ardb3:~# jobs [1]- Running ptp4l -2 -H -i pfe2 -s -m > /var/log/ptp4l_pfe2.log & [2]+ Running ptp4l -2 -H -i end0 -s -m > /var/log/ptp4l_end0.log & root@s32g399ardb3:~# cat /var/log/ptp4l_pfe2.log ptp4l[79.716]: selected /dev/ptp2 as PTP clock ptp4l[79.744]: port 1 (pfe2): INITIALIZING to LISTENING on INIT_COMPLETE ptp4l[79.744]: port 0 (/var/run/ptp4l): INITIALIZING to LISTENING on INIT_COMPLETE ptp4l[79.745]: port 0 (/var/run/ptp4lro): INITIALIZING to LISTENING on INIT_COMPLETE ptp4l[85.948]: selected local clock 00049f.fffe.beef02 as best master root@s32g399ardb3:~# cat /var/log/ptp4l_end0.log ptp4l[79.716]: selected /dev/ptp3 as PTP clock ptp4l[79.760]: port 1 (end0): INITIALIZING to LISTENING on INIT_COMPLETE ptp4l[79.760]: port 0 (/var/run/ptp4l): INITIALIZING to LISTENING on INIT_COMPLETE ptp4l[79.760]: port 0 (/var/run/ptp4lro): INITIALIZING to LISTENING on INIT_COMPLETE ptp4l[85.911]: selected local clock b2ecbb.fffe.ef0375 as best master root@s32g399ardb3:~# 首先，我为每个接口分配了一个 IP，然后为每个接口调用了 ptp4l，最后在终端上显示了日志文件的内容。 为此，我将设备同时连接到 P3B（PFE2）和 P3A（GMAC0），否则可能会出现一些错误日志。 请告诉我这是否解决了你的问题。 Re: S32G3 PFE External Timestamp Mode 感谢@alejandro_e 的回答，但我的问题仍然存在。我试着进一步解释一下。 S32G3 的 PFE 外设有 3 个接口，一个连接到 SJA1110 交换机，另外两个公开在板上（图中的 PFE_MAC0 和 PFE_MAC1）。 我的目标应用程序包括通过两个接口将客户端连接到板，并通过PTP与它们同步。因此，我需要 ptp4l 同时运行两个接口，而不是只分别运行 pfe1 或 pfe2。 从ptp4l 工具的 LinuxPTP 文档中，如果我想使用硬件时间戳，我读到了这一点。 由 -i 选项和配置文件指定的所有端口必须连接到同一个 PTP 硬件时钟 (PHC)。 因此，出于这个原因，我需要配置板，使两个接口使用相同的硬件时钟。 Re: S32G3 PFE External Timestamp Mode 你好，@NidasioAlberto、 感谢您与我们联系。我完成了 BSP44 用户指南中描述的步骤，我能够毫无问题地配置 PTP 时间戳，我使用了预编译的映像，它应该与 yocto 版本相同。虽然命令语法不同，但我使用了 ptp4l -2 -H -i end0 -m -s 输出结果如下 root@s32g399ardb3:~# ptp4l -2 -H -i pfe2 -m -s ptp4l[331.563]: selected /dev/ptp2 as PTP clock ptp4l[331.600]: port 1 (pfe2): INITIALIZING to LISTENING on INIT_COMPLETE ptp4l[331.600]: port 0 (/var/run/ptp4l): INITIALIZING to LISTENING on INIT_COMPLETE ptp4l[331.600]: port 0 (/var/run/ptp4lro): INITIALIZING to LISTENING on INIT_COMPLETE ptp4l[337.781]: selected local clock 00049f.fffe.beef02 as best master ptp4l[385.758]: port 1 (pfe2): link down ptp4l[385.758]: port 1 (pfe2): LISTENING to FAULTY on FAULT_DETECTED (FT_UNSPECIFIED) ptp4l[385.788]: port 1 (pfe2): assuming the grand master role ptp4l[385.788]: port 1 (pfe2): master state recommended in slave only mode ptp4l[385.788]: port 1 (pfe2): defaultDS.priority1 probably misconfigured 断开以太网电缆连接后，出现链接中断信息。 在此之前，我只需要用下面的方法配置 P3A 端口的 IP： ip addr add 192.168.0.131/24 dev pfe2 我把它连接到我的 Window 11 电脑上。 如果使用 PFE1，应该会得到相同的结果： ptp4l -2 -H -i pfe1 -m -s 请告诉我是否正确理解了您的问题

I am starting with LPC Expresso IDE software for coding LPC2478 controller I had done all things free addition is start But when I code run this problem is occurs this are the errors so please guide me 16:19:29 **** Incremental Build of configuration Debug for project LED_Blink **** make -r all bash.exe: warning: could not find /tmp, please create! Building file: ../src/main.c bash.exe: warning: could not find /tmp, please create! Invoking: MCU C Compiler arm-none-eabi-gcc -DDEBUG -D__CODE_RED -D__REDLIB__ -O0 -fno-common -g3 -Wall -c -fmessage-length=0 -fno-builtin -ffunction-sections -fdata-sections -mcpu=arm7tdmi -specs=redlib.specs -MMD -MP -MF"src/main.d" -MT"src/main.o" -MT"src/main.d" -o "src/main.o" "../src/main.c" bash.exe: warning: could not find /tmp, please create! ../src/main.c:1:64: fatal error: LPC24xx.h: No such file or directory compilation terminated. make: *** [src/main.o] Error 1 16:19:30 Build Finished (took 300ms) LPCXpresso Forum Re: I am starting with LPC Expresso IDE software for coding LPC2478 controller Hi@VijayaJangam1  The FT232RL is a USB-to-UART bridge chip. It only provides a serial port connection for communication. It cannot provide hardware debug, because it does not support ARM debug protocols. If it’s debugging, I’ll suggest connecting an LPC-Link2. BR Harry Re: I am starting with LPC Expresso IDE software for coding LPC2478 controller Hello Sir,   I had include LPC24xx.h file in the project and starting with LED program but  I had faced problem in Debugging there is not properly Debug the project What I should do next please guide me. I have sending the document in that mention all things  Thank You for your Support          Re: I am starting with LPC Expresso IDE software for coding LPC2478 controller Thank You for your Support Re: I am starting with LPC Expresso IDE software for coding LPC2478 controller Hi @VijayaJangam1  1.The "bash.exe: warning: could not find /tmp" means your Windows environment  doesn’t have a /tmp directory. I think you can try to create a tmp folder. 2.fatal error: LPC24xx.h: No such file or directory means your project can’t find the LPC2478 MCU header file. I think you can try to add the include path to your project settings or  copy the file into your project’s include directory. BR Harry

NTAG5 Boost (NTA53321G0FTTZ) – NFC stops working when external power is applied Hi everyone, I’m working on a custom PCB that includes the NTAG5 Boost (part number NTA53321G0FTTZ). I’m not using Energy Harvesting – instead, the board is powered via a cable. The issue: When the board is not powered, I can scan, read, and write the NTAG5 using my phone’s NFC with no problem. As soon as I apply external power to my board, the NTAG5 completely disappears from NFC – it won’t scan, read, or be detected at all. Powering off the board immediately makes it scannable again. Intended use case: I want to use the NTAG5 in I²C Master mode (NFC to I²C bridge). From the datasheet, I understand that the Arbiter may control NFC/I²C access, and I’m wondering if it’s blocking NFC field access when the I²C side is active. What I’ve tried: Verified my wiring – SDA/SCL lines are connected with ~3.3 kΩ pull-ups. No Energy Harvesting pins are connected. Tried different CONFIG_1 settings (USE_CASE_CONF = I²C Master, PT_TRANSFER_DIR = NFC → I²C). Confirmed configuration values are written correctly. Checked that the ED/PWM0 pin is not intentionally driven low (but I’m unsure if it needs a pull-up in my case). My suspicion: It could be a configuration or default power-on setting issue. Possibly the Arbiter or ED pin state is blocking NFC when powered. Or the NTAG5 defaults to I²C slave behavior and “waits” for I²C, effectively ignoring NFC. Questions: Has anyone seen similar behavior where the NTAG5 stops responding to NFC when VCC is applied? Do I need to explicitly configure the ED/PWM0 pin or Arbiter mode after power-up? Could the absence of a pull-up on ED cause this? Any known gotchas when using I²C Master mode without a host MCU controlling the NTAG5? Any insights or experiences would be greatly appreciated – I’ve been stuck on this for a while. Thanks! Connected Tag Solutions Contact Smart Card Reader ICs NFC Controller Solutions NFC Frontend Solutions NFC Reader Library Re: NTAG5 Boost (NTA53321G0FTTZ) – NFC stops working when external power is applied Hello @eleng Since you are using a small antenna, Active communication mode (NTAG 5 boost Data Sheet, Section 8.2.2) is recommended. However, this configuration requires the IC to be Vcc and Vcc_tx supplied. Please, make sure you are supplying Vcc_tx and follow the recommendations described in Antenna design guide for NTAG 5 Boost. Since this is the same topic that you submitted in the internal ticket, we will continue the communication in that ticket. Regards, Eduardo.

Scheck AHB Test - Fault Injection and detection Hi, Currently, Executing shutdown scheck AhbTest_CM7_0 Test(cm7_0_tcm_ahb _slice_err_inj_0).  I have observed that the respective test is injecting a fault at  u32CtrlRegAddr = 0x4007CA28 with mask u32CtrlRegMask = 0x1, but it's failing at sCheck_DetectAndClearFault.  I have observed that the status register, u32StatRegAddr = 0x4007CAFC, with mask u32StatRegMask = 0x00200000, doesn't get updated during the test.  It can refer to the snippet.   Q1. Should the status register update the moment the control register is updated with fault injection?  Q2. any prerequisites that shall be implemented? Regards, Irshad GoldVIP Re: Scheck AHB Test - Fault Injection and detection Hello @Irshad2225,  Sorry for the very late reply. Regarding your last question, I'm assuming you refer to function sCheck_ExecuteShutdownTests, checking the manual for that particular API function, I don't see any special place in which to put the function: It only needs to be called before shutting down or going to sleep mode. Re: Scheck AHB Test - Fault Injection and detection Hi, As sCheck_DetectAndClearFault API is checking for the fault handler activation in u32StatRegAddr = 0x4007CAFC, with mask u32StatRegMask = 0x00200000 and it's getting failed. Wanted to know what might have caused the issue. One more question, is there any suggested place where scheck_shutdown tests can be performed in the SHUTDOWN sequence?, Currently, I have kept in EcuM_OnGoOffOne(). Re: Scheck AHB Test - Fault Injection and detection Hello @Irshad2225  Thanks for the information. However, I still don't fully understand your request, After reviweing the code I don't see why are you expecting the register at 0x4007CAFC (CM7_AXI_AHBP_GASKET_ERROR_ALARM) to set its 17th bit: that part of the register is write-1-clear, therefore, "writing 1" to the register, it will be cleared. Which is the behavior your are seeing correct? Let me know if I am understanding your explanation correctly. Re: Scheck AHB Test - Fault Injection and detection pErrorContainer is { 0x0, 0x0, 0x0, 0x0, 0x0, 0x0, 0x00, 0x0, 0x0, 0x0, 0x0, 0x0, 0x0, 0x0} Re: Scheck AHB Test - Fault Injection and detection Hello @Irshad2225, Can you confirm the information I requested in my last reply? Thanks in advance  Re: Scheck AHB Test - Fault Injection and detection Hi, I have performed AHB test at the startup test, observed the same thing, the control register getting updated and not the status register. Re: Scheck AHB Test - Fault Injection and detection Hello @Irshad2225, Thanks for reaching out to us. Regarding your problem, Can you share the list of errors you are passing in the first argument of sCheck_AhbTest_CM7? This is, sCheck_ErrorContainerType * pErrorContainer, I ask this, because as per your post, you expect the bit 0x0002_0000 (bit 17), which is a read only bit (with write-1-clear config) in the Cortex-M7 AXI Parity Error and AHBP Gasket Error Alarm (CM7_AXI_AHBP_GASKET_ERROR_ALARM) register: Can you confirm if your configuration is valid?  One other thing that may help us is testing the same AHB test configuration but instead of performing it during shutdown, run it during boot or normal operation, in the past I have seen some test fail only during shutdown, please test that setup and let me know if you see the same behavior.  As a side note, this are the prerequisites for the AHB CM7 test: Please check if they are met in your setup. Thanks in advance

Vivante GPU を使用した i.MX6SX での Qt6 による CPU 使用率の上昇 こんにちは、 Vivante GPU と Yocto ベースの BSP を使用する i.MX6 SoloX プラットフォームでアプリケーションを Qt5 から Qt6 にアップグレードした後、CPU 使用率が大幅に上昇しています。 Qt5 では、アプリケーションは通常 CPU の約 40% を消費していましたが、Qt6 に移行した後は、使用量がほぼ 2 倍の約 80% に増加しました。この問題は、公式の Qt6 サンプル アプリケーションでも再現可能です。 アプリケーションが OpenGL バックエンドを利用していることを確認したので、ハードウェア アクセラレーションが使用されているようです。 この CPU 使用率の上昇は、i.MX6SX プラットフォーム上の Qt6 で予想される動作ですか?CPU 負荷を軽減するのに役立つ既知の最適化、GPU ドライバ構成、または Qt6 固有の設定はありますか? あらゆるご指導やご提案をいただければ幸いです。 よろしくお願いいたします。 マノジ・S Re: High CPU Usage with Qt6 on i.MX6SX Using Vivante GPU こんにちは Vivante は Qt6 をサポートしていますが、Linux バージョンは NXP ではサポートされていないため、ベンダーに問い合わせる必要があります。 よろしくお願いします。 Re: High CPU Usage with Qt6 on i.MX6SX Using Vivante GPU こんにちは、 私たちはyocto scarthgapバージョンを使用しており、マシンはvar-som-imx6です。カーネルバージョンはv6.1.138です。Qtのバージョンはv6.8.3です。kernel-moduleimx-gpu-viv のバージョンは v6.4.11.p2.4 です。 Re: High CPU Usage with Qt6 on i.MX6SX Using Vivante GPU これはAIが生成した汚物のようです。あなたが提供したリンクは、単なる宗教的なサブレディットです。 Re: High CPU Usage with Qt6 on i.MX6SX Using Vivante GPU はい、i.MX6 SoloX プラットフォーム上の Qt6 で CPU 使用率が上昇するのは既知の問題です。Qt6 では、より要求の厳しいレンダリング パイプラインが導入され、SoloX の Vivante GPU の機能は制限されているため、OpenGL アクセラレーションを使用しても CPU 負荷が高くなる可能性があります。 推奨される最適化: - Qt Quick Compiler を使用して QML をプリコンパイルします。 - BSP 経由でフレームバッファ圧縮と Vivante GPU チューニングを有効にします。 - 遅延読み込みとシーングラフのキャッシュ戦略を検討します。 - パフォーマンスを向上させるには、従来のコントロールの代わりに Qt Quick Controls 2 を使用します。 さらに詳しい情報については、この NXPコミュニティ Threadで説明されています。 よろしくお願いします、 トーマス・ヘンリー Re: High CPU Usage with Qt6 on i.MX6SX Using Vivante GPU こんにちは、 どのyoctoを使用していますか?6.6.52 は QT6 で動作しますが、GPU バージョンはインストールされている QT に応じて動作するため、更新を試みないでください。 よろしくお願いします。

[MCX-N9XX-EVK] 最新の SDK_25_03_00_MCX-N9XX-EVK.zip の LCD の問題、LCD_PAR_S035 親愛なるNXP 以下を参照してください。 https://community.nxp.com/t5/MCX-マイクロコントローラ/MCX-N9XX-EVK-LCD-issue/td-p/2126759 最新の SDK_25_03_00_MCX-N9XX-EVK.zip では、LCD_PAR_S035 が動作しません。この問題を確認してください。 ありがとう、 ブライアン 開発ボード Re: [MCX-N9XX-EVK] LCD issue in the latest SDK_25_03_00_MCX-N9XX-EVK.zip, the LCD_PAR_S035 こんにちは@bryan_hong 申し訳ありませんが、テストしただけです。最新の SDK_25_06_00_MCX-N9XX-EVK.zip では、LCD_PAR_S035 が動作しません。SDKs チームに報告します。 この問題が解決したら、お知らせします。 ご理解のほどよろしくお願いいたします。 BR ハリー Re: [MCX-N9XX-EVK] LCD issue in the latest SDK_25_03_00_MCX-N9XX-EVK.zip, the LCD_PAR_S035 親愛なるNXP 何か更新はありますか?

S32G3 I2c 10-bit slave address Hello, staff At present, I am using S32g3 as the I2c master to read the slave information. When the slave address is 7-bit, I can read it normally, but when it is 10-bit, I can't read the information normally. What is the reason? Please help me. Re: S32G3 I2c 10-bit slave address hi，tony_green Thank you for your reply. This function should be improved; I will submit this issue to the software team. Thanks. BR Joey Re: S32G3 I2c 10-bit slave address hi, joey. At present, the slave device supports data input with 10-bit address, but the nxp code only supports 8-bit number input. If I want to read and write data to 0x123 10 bit address, how should I write the code? Is it as shown in the figure below, but I can't find this signal on the slave. Is there something wrong? Re: S32G3 I2c 10-bit slave address hi,tony_green Thank you for your informaiton. You can try to check the function of I2c_AsyncTransmit(0U, &pRequestSend);. Then, it uses the function of I2c_Ip_MasterTransmitAddress(uint8 Instance) to transmint the address, the setting slave address will be left move one bit. You should make sure your slave that it can get the 10 bit address. And, you also can try to capture the master sending address. Hope it can help you. BR Joey Re: S32G3 I2c 10-bit slave address Hi, Joey. I use RDB3 development board to test I2C function. The demo is basic example (I2c examples).  When I use RDB3 as the master, I send data to the slave, and there is no ACK reception at this time. I think there is something wrong with the configuration of the master. I don't know where to set the slave to 10bit. Is the configuration in the code correct?  Re: S32G3 I2c 10-bit slave address hi,tony_green Thank you for contacting us. Do you using RDB3 development board?  Which i2c demo in RTD are you using ? If you use the 10-bit slave address, do you can use get the ACK for slave? If you can not get the ACK , you should check the address and setting address function correctly. Hope it can help you. BR Joey 

[MCX-N9XX-EVK] 最新 SDK_25_03_00_MCX-N9XX-EVK.zip 中的 LCD 问题，LCD_PAR_S035 亲爱的 请参见下文、 https://community.nxp.com/t5/MCX-Microcontrollers/MCX-N9XX-EVK-LCD-issue/td-p/2126759 在最新的 SDK_25_03_00_MCX-N9XX-EVK.zip 中，LCD_PAR_S035 无法工作。请检查此问题。 谢谢， Bryan 开发板 Re: [MCX-N9XX-EVK] LCD issue in the latest SDK_25_03_00_MCX-N9XX-EVK.zip, the LCD_PAR_S035 你好@bryan_hong 抱歉，我刚测试过。 在最新的 SDK_25_06_00_MCX-N9XX-EVK.zip 中，LCD_PAR_S035 无法工作。 我会向我们的 SDK 团队报告。 如果问题得到解决，我会通知您。 感谢您的理解。 BR 哈利 Re: [MCX-N9XX-EVK] LCD issue in the latest SDK_25_03_00_MCX-N9XX-EVK.zip, the LCD_PAR_S035 亲爱的 有更新吗？

Mfg Tool usage with latest iMX6Quad Prebuilt binary Hi iMX6Q Champ ! I have a customer with a platform set up on an old i.MX6Q BSP. They have been using MfgTool for binary downloads. I'm reviewing the latest BSP version, and I've found that when using i.MX Linux 6.x and the uuu tool, the 6QSabre EVK works fine, but our custom board fails to enter the eMMC downloading stage. Could there be a reason why the uuu tool isn't working on the custom board? The eMMC is a Samsung memory chip in addition Qurovo PMIC was used for their board. Their old binaries, programmed with MfgTool, boot and run without any issues. Do you have any specific tips for getting the uuu tool to work on a custom board? Or can you provide a guide on how to program the latest Yocto Linux SDK-built binaries (like the .wic image, bootloader, kernel, or rootfs) using MfgTool? I received their MfgTool, but I don't know how to download the latest i.MX6Q pre-built binaries with it. Regards, Jack Re: Mfg Tool usage with latest iMX6Quad Prebuilt binary Hi Aldo. Thanks for your reply. Using the latest UUU, I was able to successfully download the pre-built WIC binary on the iMX6Q Sabre EVK without any issues. However, on the custom board with Samsung eMMC, the uuu uboot.imx command completes, but the uuu -b emmc bootloader command fails to proceed to the second stage and gets stuck. I will upload a snapshot again shortly. In other words, the operation to write the bootloader to eMMC is not working. I will try using MfgTool as well and update you again. Thank you.   Regards,  Jack Re: Mfg Tool usage with latest iMX6Quad Prebuilt binary Hello, It is possible to use old MFGTool, you will need a ukernel which will download all images to your board, follow the users guide inside the package of the MFGTool, usually it is at /doc folder in default installation path. Regarding using UUU, you'll need a working Uboot image with fastboot enable to be able to download and flash all the images you need to the target memory. Also, note that the customer board should be able to enter serial download mode. I would like to know, at what stage is it failing in the custom board? Is it able to download uboot but hangs there? It stops mid download/flash? Does not even detect the board? Best regards/Saludos, Aldo.

iMX8M Plus PCIe TX/RX Impedance I am interfacing the iMX8Mplus directly (via pcb trace and AC coupling capacitors, no connectors) to a gen 2 PCIe device which specifies 100 ohm differential impedance for its TX and RX pairs.  The connection path is < 2 inches. Can the iMX8 tolerate 100 ohms routing in these conditions, or if not, how to handle this situation? Thank You, Danny Re: iMX8M Plus PCIe TX/RX Impedance confirmed that it's fine as I mentioned before Re: iMX8M Plus PCIe TX/RX Impedance Thank You very much for that reply. Please advise with your hardware team's agreement. Re: iMX8M Plus PCIe TX/RX Impedance based on IMX8MP HDG, we suggest customer to use 85ohm, 85ohm has more reliable than 100ohm when use the larger inches in length, since customer only 2inches, 100ohm can be acceptable, if customer doesn't have any compliance issue, they can use this, but I will double confirm this from HW team again, if get further information, I will let you know it