Multi Source Translation Content

キャンセル
次の結果を表示 
表示  限定  | 次の代わりに検索 
もしかして: 

Multi Source Translation Content

ディスカッション

ソート順:
FreeRTOS Application Testing Procedure Need to validate the FreeRTOS using below source in imx93 custom board. https://mcuxpresso.nxp.com/dashboard Kindly share the application testing document for validating FreeRTOS. Re: FreeRTOS Application Testing Procedure Hello @Esakkiammal    I hope you are doing very well.   Inside of the SDK folder, you will find a folder called freertos_exmaples:   linux@machine:~/SDK_25_03_00_MCIMX93-EVK/boards/mcimx93evk/freertos_examples$ ls freertos_event freertos_generic freertos_hello freertos_mutex freertos_queue freertos_sem freertos_sem_static freertos_swtimer linux@machine:~/SDKs/SDK_25_03_00_MCIMX93-EVK/boards/mcimx93evk/freertos_examples$   You can compile any example with gcc tool from arm. In my case I am using the arm-gnu-toolchain-13.3.rel1-x86_64-arm-none-eabi.   You can Download the tool, and then export an environment variable for compile:   $ export ARMGCC_DIR=~/cortex-m-toolchain/arm-gnu-toolchain-13.3.rel1-x86_64-arm-none-eabi   Then, go to the project you want to compile, for example "freertos_hello". Inside of the directory, you will find another one with name "armgcc". There are the necessary scripts to compile the project:   #Inside of "armgcc" directory $ ./build_release.sh $ cd release $ ls freertos_hello.bin freertos_hello_cm33.elf     Now you can load the examples to the board.   Best regards, Salas.
記事全体を表示
LS1028ardb fuse provisioning header not working I am trying to get the fuse provisioning header working automatically on ls1028ardb, but after I added the header to my image, my booting is stuck at ATF(BL2) and would not move on. When I browse through the input_fuse_file, this is the one that I used according to the lsdk pdf /*  * Copyright 2018 NXP  */ --------------------------------------------------- # Specify the platform. [Mandatory] # Choose Platform - LS2088/LS1088 PLATFORM=LS1088 --------------------------------------------------- # GPIO Pin to be set for raising POVDD [Optional] POVDD_GPIO= --------------------------------------------------- # One time programmable master key flags in binary form.[Mandatory] # 0000 -> Program default minimal OTPMK value # 0001 -> Program random OTPMK value # 0010 -> Program user supplied OTPMK value # 0101 -> Program random OTPMK value with pre-programmed minimal value # 0110 -> Program user supplied OTPMK value with pre-programmed minimal value # 1xxx -> Don't blow OTPMK OTPMK_FLAGS=1000 # One time programmable master key value. # [Optional dependent on flags, Mandatory in case OTPMK_FLAGS="0010" or "0110"] OTPMK_0=12345678 OTPMK_1=87654321 OTPMK_2=12345678 OTPMK_3=87654321 OTPMK_4=12345678 OTPMK_5=87654321 OTPMK_6=12345678 OTPMK_7=87654321 --------------------------------------------------- # Super root key hash [Optional] SRKH_0= SRKH_1= SRKH_2= SRKH_3= SRKH_4= SRKH_5= SRKH_6= SRKH_7= --------------------------------------------------- # Specify OEM UIDs. [Optional] # e.g OEM_UID_0=11111111 OEM_UID_0=12345678 OEM_UID_1=21436587 OEM_UID_2=34567812 OEM_UID_3=12345678 OEM_UID_4=87654321 --------------------------------------------------- # Specify Debug challenge and response values. [Optional] # e.g DCV_0=11111111 DCV_0= DCV_1= DRV_0= DRV_1= --------------------------------------------------- # Specify Debug Level in binary form. [Optional] # 000 -> Wide open: Debug portals are enabled unconditionally. # 001 -> Conditionally open via challenge response, without notification. # 01x -> Conditionally open via challenge response, with notification. # 1xx -> Closed. All debug portals are disabled. DBG_LVL= --------------------------------------------------- # System Configuration register bits in binary form [Optional] # WP (OEM write protect) # ITS (Intent to Secure) # NSEC (Non secure) # ZD (ZUC Disable) # K0,K1,K2,K3,K4,K5,K6 (Key revocation bits) # FR0 (Field return 0) # FR1 (Field return 1) WP= ITS= NSEC= ZD= K0= K1= K2= K3= K4= K5= K6= FR0= FR1= --------------------------------------------------- # Specify the output fuse provisioning file name. (Default:fuse_scr.bin) [Optional] OUTPUT_FUSE_FILENAME=fuse_scr.bin --------------------------------------------------- I wonder what seems to be the issue here? Re: LS1028ardb fuse provisioning header not working Dear @Steven_27, please follow the steps mentioned in the next link: https://docs.nxp.com/bundle/GUID-487B2E69-BB19-42CB-AC38-7EF18C0FE3AE/page/GUID-BBED1716-8F27-4B01-9033-075D2037CAFE.html Re: LS1028ardb fuse provisioning header not working Fixed DDR on board NOTICE: 4 GB DDR4, 32-bit, CL=11, ECC on NOTICE: BL2: v2.4(release):lf-5.10.52-2.1.0-rc2-0-gbb4957067-dirty NOTICE: BL2: Built : 13:20:00, Sep 24 2025 My boot process is stuck forever here. I changed it to LS1028 as platform, I specified nothing but the OEM UID, the following is my input_files: [root@fbubuntu ls2088_1088]$ cat input_fuse_file /* * Copyright 2018 NXP */ --------------------------------------------------- # Specify the platform. [Mandatory] # Choose Platform - LS2088/LS1088 PLATFORM=LS1028 --------------------------------------------------- # GPIO Pin to be set for raising POVDD [Optional] POVDD_GPIO= --------------------------------------------------- # One time programmable master key flags in binary form.[Mandatory] # 0000 -> Program default minimal OTPMK value # 0001 -> Program random OTPMK value # 0010 -> Program user supplied OTPMK value # 0101 -> Program random OTPMK value with pre-programmed minimal value # 0110 -> Program user supplied OTPMK value with pre-programmed minimal value # 1xxx -> Don't blow OTPMK OTPMK_FLAGS=1000 # One time programmable master key value. # [Optional dependent on flags, Mandatory in case OTPMK_FLAGS="0010" or "0110"] OTPMK_0= OTPMK_1= OTPMK_2= OTPMK_3= OTPMK_4= OTPMK_5= OTPMK_6= OTPMK_7= --------------------------------------------------- # Super root key hash [Optional] SRKH_0= SRKH_1= SRKH_2= SRKH_3= SRKH_4= SRKH_5= SRKH_6= SRKH_7= --------------------------------------------------- # Specify OEM UIDs. [Optional] # e.g OEM_UID_0=11111111 OEM_UID_0=12345678 OEM_UID_1=21436587 OEM_UID_2=34567812 OEM_UID_3=12345678 OEM_UID_4=87654321 --------------------------------------------------- # Specify Debug challenge and response values. [Optional] # e.g DCV_0=11111111 DCV_0= DCV_1= DRV_0= DRV_1= --------------------------------------------------- # Specify Debug Level in binary form. [Optional] # 000 -> Wide open: Debug portals are enabled unconditionally. # 001 -> Conditionally open via challenge response, without notification. # 01x -> Conditionally open via challenge response, with notification. # 1xx -> Closed. All debug portals are disabled. DBG_LVL= --------------------------------------------------- # System Configuration register bits in binary form [Optional] # WP (OEM write protect) # ITS (Intent to Secure) # NSEC (Non secure) # ZD (ZUC Disable) # K0,K1,K2,K3,K4,K5,K6 (Key revocation bits) # FR0 (Field return 0) # FR1 (Field return 1) WP= ITS= NSEC= ZD= K0= K1= K2= K3= K4= K5= K6= FR0= FR1= --------------------------------------------------- # Specify the output fuse provisioning file name. (Default:fuse_scr.bin) [Optional] OUTPUT_FUSE_FILENAME=fuse_scr.bin --------------------------------------------------- Re: LS1028ardb fuse provisioning header not working Dear @Steven_27 please use the LS1028 as the PLATFORM instead the LS1088. let me know the results please BR LFGP
記事全体を表示
S32K142EVB は PEMicro を使用して、OpenSDA JTAG 経由で他の開発ボードをプログラムできますか? 現在、OpenSDA JTAG SWDインターフェースを備えたS32K142EVB-Q100開発ボードと、カスタムS32K142開発ボードを所有しています。S32K142EVB-Q100開発ボードのOpenSDA JTAGインターフェースをカスタム開発ボードのSWDインターフェースに接続し、S32K142EVB-Q100開発ボード上のPEMicroを使用してカスタム開発ボードをプログラムしたいと考えています。これは可能でしょうか?もし可能であれば、どのようにすればよいでしょうか? J10 ジャンパーを接続せず、J107 ジャンパーをポイント 1-2 に接続して 2 つを直接接続しましたが、それでも自作の開発ボードにプログラムを書き込むことができません。 Re: S32K142EVB是否可以通过OpenSDA JTAG来使用PEMicro为其他开发板烧录程序 こんにちは S32K1 ボード上の OpenSDA のファームウェアは PEMicro によって提供されていますが、そのファームウェアには、カスタム ボード上の S32K1 のデバッグに使用することができない制限があります。 PEMicro のテクニカル サポートは、 S32K142-Q48 のプログラム/デバッグの問題に記載されています。 当社のOpenSDAインターフェースは、オンボードターゲットデバイスのデバッグとプログラミングを目的とした評価用途向けに設計されています。外部カスタムボード上のデバイスのデバッグに使用することはできません。 カスタム ボードの場合、S32K1xx やその他の多くの ARM デバイスをサポートするスタンドアロンの Multilink ACP を購入することをお勧めします。 http://www.pemicro.com/products/product_viewDetails.cfm?product_id=15320168&productTab=5 よろしくお願いします、 ロビン --------------------------------------------------------------------------------- 注記: - この投稿があなたの質問への回答である場合は、「解決策として承認」ボタンをクリックしてください。ありがとう! - スレッドは最後の投稿から7週間フォローされます。それ以降の返信は無視されます。 後ほど関連する質問がある場合は、新しいスレッドを開いて、閉じたスレッドを参照してください。 ---------------------------------------------------------------------------------
記事全体を表示
S32k144 Program Partion command (in S32k Reference manual v14 addendum) While reviewing the latest S32K14x Reference Manual, I noticed the Program Partition command table was updated to include two additional bytes: FCCOB[6] – BKRON (Boot Key Restriction On, only bit 0 used): 0 = Keys with boot protection enabled are accessible when Secure Boot is not enabled 1 = Keys with boot protection enabled are not accessible when Secure Boot is not enabled or Secure Boot failed. FCCOB[7] – Minimum MAC Length for CMD_VERIFY_MAC: 0x0 = 128 bits; 0x1..0x7F = 1..127 bits. Our current production flow (S32K144, SDK 4.0.3) executes the Program Partition command using FCCOB0..5 only (FlexRAM load option, EEE data set size code, FlexNVM partition code, etc.). We do not explicitly write FCCOB[6] or FCCOB[7], and the devices operate as expected. Could you please clarify the following? Are FCCOB[6] and FCCOB[7] mandatory for S32K144? If the command is issued without writing these bytes, what default values (if any) are used internally, and is that behavior defined/guaranteed? If they are optional, what values does NXP recommend for applications that: do not enable Secure Boot or use CSEc boot-protected keys, and do not plan to use CMD_VERIFY_MAC? (Is it safe to explicitly program BKRON = 0 and Min MAC Length = 0x00 (128-bit), or should these be left unspecified?) Backward compatibility: For units already partitioned in the field (where FCCOB[6]/[7] were not written), is any re-partitioning or re-programming required to align with the updated definition? For FCCOB[6], when the manual says “only bit 0 used,” should bits [7:1] be written as 0 for forward compatibility, and what happens if any are non-zero? Are there any errata or revision notes explaining the addition of these two FCCOB bytes to the Program Partition command? Environment: Device: S32K144 (FTFC) SDK/driver: S32K1 SDK 4.0.3 Secure Boot / CSEc: not enabled Reference: see attached screenshot from the latest RM showing the new FCCOB[6] and FCCOB[7] fields. Thank you for the guidance. I can share our exact FCCOB write sequence if needed. Re: S32k144 Program Partion command (in S32k Reference manual v14 addendum) Hi @woolim  Updated CSEc firmware is designed in a way that it is backward compatible. There’s no problem if you do not enable CSEc. The content of FCCOB[6] and FCCOB[7] will be ignored when CSEc key size is 0. You wrote that “Secure Boot / CSEc: not enabled”, so it does not affect your application. There could be a problem when CSEc is enabled. I checked the drivers in SDK 4.0.3 and it’s not so straightforward. The problem is that FCCOB registers are automatically cleared only after reset. When FCCOB registers are used to launch flash operations, the content either remains the same or some registers are used to return some values. But when you want to initialize the registers for another operation, the content is not cleared automatically. And the key point – the driver don’t do that to. The driver just writes required registers for given operation and the rest is untouched. Normally unused FCCOB registers are ignored by flash state machine. But because new functionality was added to Program Partition program, this could cause some issues. In this case, it would be necessary to check what is the real content of FCCOB registers when launching Program Partition command. If it is first flash operation after reset, there’s no problem. If there are some remains from previous operation, yes, that could be a problem. Regards, Lukas
記事全体を表示
S32K312MINI_EVB开发板中SPI调试问题-使用示波器无法检测到SPI1发出的数据 使用S32K312MINI_EVB开发板新增SPI1发送数据,然后使用数据示波器进行数据的检测,示波器CH1通道连接SCLK,示波器CH2通道连接MOSI,示波器CH3通道连接MISO,示波器CH4通道连接CS。我这边附上程序压缩包和图片麻烦分析下 谢谢了 Re: S32K312MINI_EVB开发板中SPI调试问题-使用示波器无法检测到SPI1发出的数据 Hi 米化, 我今天没带S32K312MINI-EVB开发板,所以没有直接调试你的程序。 初步看起来你没有正确调用SPI1的相关函数: Best Regards, Robin ------------------------------------------------------------------------------- Note: - If this post answers your question, please click the "ACCEPT AS SOLUTION" button. Thank you! - We are following threads for 7 weeks after the last post, later replies are ignored Please open a new thread and refer to the closed one, if you have a related question at a later point in time. -------------------------------------------------------------------------------
記事全体を表示
i.MX RT1011で正確なパルスを生成し、ADCに接続する方法 私は、正確にタイミングされたパルス (2 us ~ 1 ms) を生成し、それに続いて連続した ADC 読み取り値のバーストをキャプチャする必要があるプロジェクトに取り組んでいます (以下を参照)。EVKMIMXRT1010 評価ボードを使用して、MCUXpresso で C でコーディングしています。 GPIO を使用してピンをハイに駆動し、タイト ループで待機してからピンをローに駆動して ADC チェーンをトリガーするコードがありますが、これによりプロセッサに不要な負荷がかかり、他の割り込みの影響を受ける可能性があります。理想的には、パルスを開始し、プロセッサが DMA を使用してデータ キャプチャを処理できるようにし、キャプチャされたアナログ データの配列が完了したときに割り込みによって通知したいと思います。 残念ながら、私は最初のハードルで失敗してしまいました。eFlexPWMおよびFLEXIOペリフェラル の両方を確認しましたが、どちらも時間指定の単一パルスを生成することができません (サンプル プロジェクトを使用して PWM パルスのシーケンスを生成しましたが、1 つだけ生成した後に停止する方法がわかりません)。 これが可能かどうか、またSOであれば、設定に必要な特定のペリフェラルレジスタ設定についてどなたか教えていただけませんか? どうもありがとう。 リチャード   i.MXRT 101x Re: How to generate accurate pulse on i.MX RT1011 and chain to ADC さらに調べてみると、RT1011 では XBARA インターフェースを使用して FLEXIO ペリフェラルから ADC をトリガーする方法がないことがわかりました。したがって、私が提案する解決策は、PIT を使用してパルスを生成し、PIT 割り込みでパルスをオフにして、そこから ADC 変換を開始することです。 Re: How to generate accurate pulse on i.MX RT1011 and chain to ADC こんにちは@Gavin_Jia 、 ご返信ありがとうございます。これについてもう少し考えてみたところ、FLEXIO ペリフェラルを使用できるのではないかと考えました。1 つのタイマー、1 つのシフタ、および 1 つの出力ピンを使用して、1 ビット転送を設定することは可能ですか? AN12174 を例にして、シフターとタイマーを以下のように設定します。 これはうまくいくと思いますか? どうもありがとう。 リチャード Re: How to generate accurate pulse on i.MX RT1011 and chain to ADC こんにちは@RickyCoderさん、 NXP MIMXRTシリーズにご興味をお持ちいただきありがとうございます。 私の知る限り、FlexPWM モジュールはこのような操作には適していません。PWM で ADC をトリガーすることが目的の場合は、このドキュメントの実装を参照できます。この実装では、Val4/5 を構成して ADC をトリガーすることにより、信頼性の高い変換が保証されます。 よろしくお願いします、 ギャビン
記事全体を表示
NXP 当社はP89C669FAタイプの製品を保有していますが、プログラミングに問題が発生しています。動作させるにはコードを入力しなければ動作しません。誰かこれを修正したり、これに関する情報を提供CANますか? Re: NXP こんにちは@saad22さん、 ご不便をおかけして申し訳ございません。しかし、私たちはあなたのリクエストに応えることはできません。 よろしくお願いします、 パブロ
記事全体を表示
用于绑带式选项的以太网驱动程序 亲爱的各位 我使用带有 KSZ8081MNX 的 RT1064 作为以太网 PHY,与 EVK 板不同,目标是用绑式电阻器设计的,所以没有 MDIO/MDC 引脚,我正在努力让它在现有的以太网驱动程序库中正常工作,我需要做些什么?有驱动程序吗? 谢谢! 平 Re: Ethernet drivers for strap-in option 如果没有 MDIO/MDC,RT1064 就无法读写 PHY 寄存器。这意味着必须在软件中硬编码 phy 配置,并禁用任何动态 phy 检测。 您需要删除使用 MDIO 的调用,代之以静态配置。 BR, Omar
記事全体を表示
NXPS32K312 限制无 HSE 的调试 MCU 芯片:恩智浦 S32K312 收件人: 当我想在没有 HSE 的情况下限制调试时,我发现 LC 无法高级。 谁能给我一些建议来解决这个问题。 以下是我尝试获取的一些信息。 压缩包中包括 .s 和 icf 文件。 Re: NXPS32K312 Restrict the debug without HSE 你好,@齐茅-马文 密码和 LC 配置词似乎是正确的,我看不出有什么问题。 此设备上没有安装 HSE 固件吗?能否检查 0x4039_C028 的 HSE GPR 寄存器?如果安装了 HSE 固件,LC 配置字将被忽略,生命周期需要通过 HSE 服务提前。 此致, Lukas
記事全体を表示
MUインターフェース経由のHSEインストールに関するいくつかの質問 こんにちは、NXP S32K344開発ボードに MU インターフェース経由で HSE をインストールしようとしています。 多くのドキュメントとファイルを読んだ後でも、まだいくつか質問があります。 1.ピンクのイメージをSRAMに入れたいです。ld ファイルを使用してイメージを SRAM に直接配置しようとしましたが、失敗したようです。(ld ファイルを使用してフラッシュに画像を配置することは可能です) HSE_FLASH: 原点 = 0x00502000、長さ = 0x00030000 HSE_SRAM: 原点 = 0x20410000、長さ = 0x00030000 代替の解決策として、MPU を無効にし、memcpy を使用してフラッシュから RAM にイメージをコピーすると、機能します。 2. 機能リセットを呼び出したい場合は、「Power_Ip_PerformReset(&Power_Ip_HwIPsConfigPB);」を使用します。 「 Power_Ip_PerformReset 」がトリガーされると、SRAM の内容が失われ、メイン関数の最初の行に移動します。これはドキュメントに適合していないようです。 私の使い方は正しいでしょうか?これは機能リセットの通常の動作ですか?   3. アプリ経由で DCMRWP1 および MU Rx/tx レジスタを読み書きする方法。デバッグで jlink を使用しようとしましたが、読み取りと書き込みに失敗しました。 ご返信よろしくお願いします。 Re: Few questions about HSE installation via MU interface RAM メモリを初期化する必要があります。 この初期化は、POR リセット後、および RAM の内容が無効な場合の破壊的リセット後に必要です。RAM の内容は機能リセット後も保持される、CASE RAM の初期化は必要ありません。 デバッガー内の「????????」は、デバッガーがデータを読み取ることができないことを意味します。RAM の CASE、RAM が初期化されていないために ECC エラーが発生します。 ご質問にお答えします: 1. 機能リセットにより、「App core」が main.c の最初の行に戻りますが、インストールには 2 つの機能リセットが必要です。PCのポインタをリセットされないようにCANますか? - 機能リセットにより、プログラム カウンターは main.c の最初の行ではなく、エントリ ポイントに強制的に設定されます。デバッガーが main 関数の最初の行で停止する場合は、ブレークポイントが原因です。リセット後も PC を維持することはできません。上で述べたように、機能リセット中も RAM の内容は保持されます。RAM の初期化は CAN 条件付きにすることができます。つまり、機能リセット後に起動コードで RAM を初期化する必要はありません。 2. アプリ経由でこれらのレジスタを読み書きする方法が分かりません。教えていただけますか? - これらは通常のメモリマップレジスタです。他のペリフェラルレジスタと同様に、レジスタの読み取り/書き込みが可能です。HSE FW RM で説明されている MU インストール方法には、これらのレジスタのアドレスも含まれています。 よろしくお願いいたします。 ルーカス Re: Few questions about HSE installation via MU interface ご返信ありがとうございます。 NXPについて はプログラマーを製造しています。弊社のお客様の 1 社は、MU インストールを使用してイメージを SRAM に配置することを選択しました。SO、自作プログラマー向けの実装プランを見つけようと勉強中です。 SRAM の内容が消去される理由が判明しました: .ldでファイルには、「 __RAM_INIT = 0;」という設定が 1 つあります。これにより、リセットのたびに SRAM が初期化されます。 私はtrace32を持っていない、SO Jlinkを使います。デバッガー経由で直接変更しようとしましたが、失敗しました。 警告: アドレス 0x402AC2C0 のメモリの読み取りに失敗しました 警告: アドレス 0x402AC2C0 のメモリの読み取りに失敗しました 警告: アドレス 0x402AC66F のメモリの読み取りに失敗しました   SO 私は新しい方法を探しています。私のアイデアは、アプリ経由で MU を制御することです。 現在、私が主に混乱しているのは以下の点です。 1. 機能リセットにより、「App core」が main.c の最初の行に戻りますが、インストールには 2 つの機能リセットが必要です。PCのポインタをリセットされないようにCANますか? 2. アプリ経由でこれらのレジスタを読み書きする方法が分かりません。教えていただけますか? 私はこのインストール方法とこの IDE を初めて使用するので、私の理解には不正確な点があるかもしれません。ご理解の上、間違いがあれば訂正していただければ幸いです。 アプリ経由でコントロールMUのインストールは可能ですか? それとも他の方法の方が良いでしょうか?   Re: Few questions about HSE installation via MU interface こんにちは@BianHaopeng まず、MU インターフェース経由のインストールを使用する特別な理由はありますか?これは通常、回復目的で使用されます。IVT 経由のインストールがより一般的な方法です。 ピンク色の画像をフラッシュメモリに残すCAN。RAMに移動する必要はありません。リセット後、RAM はスタートアップ コードによって初期化され、変数もクリア/初期化されます。これが、イメージが RAM 内で利用できなくなった理由と考えられます。 また、デバッガーでは通常、リセット イベントをキャッチする際に問題があり、リセット後の動作が予測できない場合があります。このような操作はデバッガーなしでテストする方がよいでしょう。 Lauterbach の Trace32 デバッガーを使用した場合、MU インターフェース経由でファームウェアをインストールしても問題はありませんでした。タイムアウトは十分に長いので、デバッガーでシーケンスを手動で実行しても問題はないはずです。 DCMRWP1 レジスタに書き込むにはどうすればいいですか?24:31 ビットのみ書き込む必要があります。私は単にレジスタの内容を読み取り、それに応じてビット 24:31 をマスクし、その値を書き戻しました。私の側ではこれが機能しました。 よろしくお願いいたします。 ルーカス
記事全体を表示
uuuはFDRM-iMX93ボードを認識しません こんにちは、NXP チーム! 新しい FDRM-iMX93 ボードを使用していますが、uuu での接続に問題があります。 ホストマシンとして試したのは: - Ubuntu 24.04.3 - Windows 10 バージョン 22H2 FDRM-iMX93 ボードは、すぐに使用できる構成 (SW1 を 0010 に設定し、ボードを事前にフラッシュした eMMC から起動) で起動すると、両方のホストのデバッグ COM ポートを介して表示されます。 uuu ユーティリティは両方のホストで正常に実行されますが、SW1 スイッチがどのように設定されているかに関係なく、FDRM-iMX93 ボードを検出できません。コマンド「uuu -lsusb」は常に空のリストを返します。 >>> uuu -lsusb nxp imx チップ用の uuu (ユニバーサル アップデート ユーティリティ) -- libuuu_1.5.233-0-g79ce7d2 コネクテッド既知のUSBデバイス パスチップ Pro Vid Pid Bcdバージョン シリアル番号 ==================================================================== 両方のホストの uuu バージョンは libuuu_1.5.233-0-g79ce7d2 です。 ここで何が問題CANと思いますか? Re: uuu does not see the FDRM-iMX93 Board こんにちは、 @edwardtyrrell さん、 アドバイスありがとう!間違った USB (P2 ではなく P16) を使用していたことに気付きました。 Re: uuu does not see the FDRM-iMX93 Board こんにちは@trolldw UUU はメモリから特定の USB VID/PID を検索します。Linux ターミナルでボード上のそれらの内容 (または存在するかどうか) を確認します。ターミナルに何もない場合は、UUU には何も表示されません。 たとえば、Imx7 の場合、私のボードはシリアル製造ダウンロード モードに設定されています。 $lsusb バス 001 デバイス 038: ID 15a2:0076 Freescale Semiconductor, Inc. i.MX 7Solo/7Dual SystemOnChip リカバリモード UUU のソース コードはオンラインなので、必要な VID/PID や内部での動作を確認できます。 敬具。 Re: uuu does not see the FDRM-iMX93 Board こんにちは、 FDRM-IMX93 は、dd コマンドでプログラム CAN SD カード専用です。 zstdcat imx-image-full-imx93frdm.rootfs.wic.zst | sudo dd of=/dev/sdx bs=1M && sync 敬具 Re: uuu does not see the FDRM-iMX93 Board もちろんF RD M-iMX93ボードのことです。タイプミスで申し訳ありません。
記事全体を表示
如何使用 SD 卡启动模式在 LS1046ardB 上测试 SPI 环回 您好, 使用 LS1046ardb 板,启动源设置为 SD 卡启动。我想在此设置上测试 spi 回环功能。 在 ls1046ardb 板上短路了 SPI_MOSI 和 SPI_MISO 线路(TP10 和 TP12)。问题如下: 1。注意到 RCW 中的 SPI_EXT 和 SPI_BASE 需要对 " 0 " 进行一些更改,通过这些更改我们还能从 SD 卡启动吗? 2. 这可以在板从 SD 卡启动时完成吗?还是应该选择不同的启动模式? 3.是否有推荐的方法来验证 LS1046ARDB 上的 SPI 回环? 提前感谢您 Re: How to Test SPI loopback on LS1046ardb with SD card boot mode 在 LS1046ARDB 上启用 SPI 时,SD 卡可以在默认模式下工作。 Re: How to Test SPI loopback on LS1046ardb with SD card boot mode 谢谢你的回复 @yipingwang!!如果我理解正确的话,你的意思是说我们无法在 SD 卡启动模式下使用 ls1046ardb 测试 SPI 环回?因为,根据 ls1046ardb 的示意图,VS 线已经被使用了!因为,仅仅更改 SPI_EXT=0,我在控制台上看不到任何东西,是否还需要其他更改?还是我们需要定制板才能做到这一点? 谢谢 Re: How to Test SPI loopback on LS1046ardb with SD card boot mode SDR50 和 DDR50 模式不起作用,因为这些模式需要 SDHC_CLK_SYNC_OUT 和 SDHC_CLK_SYNC_IN 信号。(请查看设计清单)。 由于数据[4:7]与 SPI 芯片选择信号复用,因此 SDHC 接口只能在 4 位模式下工作。 当 RCW[SPI_EXT]= 000 时,另一个接口信号 SDHC_VS 不可用,因此 SDHC 接口必须在默认模式(低速模式)下工作。 请参见 LS1046ARM 中的表 3-8。 总之,SD 可与 SPI 一起在默认或高速模式下使用,或者 4 位 eMMC 可与 SPI 一起在默认/高速/HS200 模式下使用。 因此,您可以使用从SD卡启动,也可以使用当前的SPI验证模式。
記事全体を表示
FS26のFS0Bはリリースできません S32K342+FS26のデバッグ中に問題が発生しています。FS0Bが解放されず、通常モードに移行できません。具体的な状況は次のとおりです。 1. デバッグモードで電源投入、FS_STATES = 0x2009; 2. LBist ABist1 チェックパス。 3. 犬に餌を与える最初の試みは成功しました。 4. Flt_Err_Cnt の減少に成功しました。 5. Release Fs0bおよびFs1b書き込みコマンドは成功しましたが、FS0Bがローレベルのままであったため、通常モードに移行できませんでした。この時点でデバッグモードを終了すると、MCUはリセットを継続します。 この時点でのステータス情報は次のとおりです。 FS_I_FSSM = 0x4000: Flt_Err_Cnt = 0; FS_STATES = 0x200A: DBG_MODE、安全出力は解放されていません; FS_I_OVUV_SAFE_REACTION1 = 0x0000; FS_I_OVUV_SAFE_REACTION2 = 0x0000; FS_OVUV_REG_STATUS = 0x0000; M_REG_FLG = 0x0100 は、VBST で過電圧が発生したことを意味します。 VBST の過電圧により FS0B が解放されない可能性がありますか? それとも他の問題があるのでしょうか? Re: FS26的FS0B无法释放 まず、VBST を正常に処理し、FCCU をシャットダウンし、INIT ステージ中に WD をオフにする必要があります。 Re: FS26的FS0B无法释放 現時点での追加のステータス情報: FS_SAFE_IOS_1 = 0xF000; FS_SAFE_IOS_2 = 0x000B。 FCCU監視なし
記事全体を表示
MCXN947 eIQ Neutron NPU supported operators Hello, I want to evaluate using TF micro with NPU delegation, however, may I please know what the supported operators are. I have seen the post "How to get started with NPU and ML in MCX Microcontrollers" Is that all the supported operators? Would it be possible to create some custom operators to use the on-chip PowerQuad DSP to handle floating point data? DSP(PowerQUAD | Coolflux) MCXN NPU|ML Re: MCXN947 eIQ Neutron NPU supported operators Hi @TomC818  I review that the documentation I mentioned is only included in the FRDM-MCXN947 SDK, apologies for the inconvenience. Could you please download it and confirm that you can see the docs folder at eiq middleware?  About your question of HW optimized TFLM opertaros, you are in the correct the operators on that list are the one that can be run on the eIQ NPU, the other operators are executed at the Cortex-M33 with cmsis-nn.  Re: MCXN947 eIQ Neutron NPU supported operators @carlos_o I downloaded the latest version. There are no doc folder in eIQ. Can you confirm that the user guide is packaged with the sdk? Re: MCXN947 eIQ Neutron NPU supported operators Hi @TomC818  Could you share which version of the SDK are you downloading? And the content of the folder where you unzip the sdk? Re: MCXN947 eIQ Neutron NPU supported operators @carlos_o I searched on the official website of NXP, there are no document as you described thus far. But can you further elaborate on "HW optimized operators"? What does that mean exactly? So are these the only operator that can run on the eIQ NPU and all other operators have to fallback to the M33 with cmsis-nn? Re: MCXN947 eIQ Neutron NPU supported operators @carlos_o Hi, I just downloaded another new SDK of MCXN947 with all available middleware from the SDK builder. I don't have such User's Guide. Can you make sure that is a publicly available document? Re: MCXN947 eIQ Neutron NPU supported operators Hi @TomC818  Thanks for your question. Review the document eIQ TensorFlow Lite Library User's Guide.pdf you could find it at the SDK of the MCXN947 at \middleware\eiq\doc\ there the table 2 list the supported operations but the list that is at the post you share are the Hardware optimized TFLM operators. Let me know if you have more questions about this topic.
記事全体を表示
Debug Port Lock & Unlock Hello Support, We are trying to Lock & Unlock the Debug Port Interface on MC9S12G128 controller. Configurations: 0xFF0F : FSEC update to 0xBC KEYEN[1:0] = 10 SEC[1:0] = 00 Background Verification Key Update : 0x0652, 0x5C7B, 0x7E75, 0x6440 provided. Result: Debug Port locked  but Unable to set CAN communication to Unlock the ECU. Could you please support me as soon as possible. Dump:  In Dump at address location 0xFF0F instead of 0xBD getting written, even though Hardcore value provided in "BackdoorKey" array variable. check attachement dump Code: #define CCIF 0x80U /* CCIF bit of FSTAT register */ #define ACCERR 0x20U /* EEPROM Access Error */ eUDSreactor_Response UDSreactor_secure_Flash(void) { tUI8 I_Bit; eUDSreactor_Response retVal = E_UDSREACTOR_SUCCESS; static tUI8 flsoffset=0; tUI8 BackdoorKey[16u]={0x06, 0x52u, 0x5C, 0x7Bu, 0x7E, 0x75u, 0x64, 0x40u, 0xFF, 0xFFu, 0xFF, 0xFFu, 0xFF, 0xFFu, 0xFFu, 0xBDu};/* local array storing to the keywords */ /* inhibit all interrupts */ I_Bit = sei(); retVal = Flash_UnsecureFlash(&BackdoorKey[0u]); /* allow the interrupts if they have been enabled before */ cli(I_Bit); Note:- In case if you need any clarification we can directly set meeting to resolve it the issue. return retVal; } #define PVIOL_MASK 0x10 #define ACCERR_MASK 0x10 /* Macro to clear bits PVIOL and ACCERR. */ #define FLASH_CLEAR_PV_ACC FSTAT = (FSTAT | (PVIOL_MASK + ACCERR_MASK)) static tUI8 Flash_UnsecureFlash(const tUI8 *pBackdoorKey) { tUI8 j=0, Error=0, Return_Value = E_UDSREACTOR_SUCCESS; tUI16 FlashAddress = 0xFF00; while((j<2) && (Error == 0)) { /* If FPVIOL/ACCERR set, clear flags */ if( FSTAT & ( PVIOL_MASK + ACCERR_MASK ) ) { FLASH_CLEAR_PV_ACC; } FCCOBIX = CCOBIX_CMD; FCCOBHI = 0x06; /* P- Flash sector*/ FCCOBLO = 0x3; FCCOBIX = CCOBIX_ADDR_16; FCCOBHI = (tUI8)((FlashAddress & 0XFFFF) >> 8); FCCOBLO = (tUI8)((FlashAddress & 0XFFFF) & 0xFF); /* write data to be programmed to Flash Block */ FCCOBIX = CCOBIX_DATA_WORD_0; FCCOBHI = *(pBackdoorKey); pBackdoorKey++; FCCOBLO = *(pBackdoorKey); pBackdoorKey++; FCCOBIX = CCOBIX_DATA_WORD_1; FCCOBHI = *(pBackdoorKey); pBackdoorKey++; FCCOBLO = *(pBackdoorKey); pBackdoorKey++; FCCOBIX = CCOBIX_DATA_WORD_2; FCCOBHI = *(pBackdoorKey); pBackdoorKey++; FCCOBLO = *(pBackdoorKey); pBackdoorKey++; FCCOBIX = CCOBIX_DATA_WORD_3; FCCOBHI = *(pBackdoorKey); pBackdoorKey++; FCCOBLO = *(pBackdoorKey); pBackdoorKey++; /* Execute the program command */ Error = Flash_ExecuteFlashCommand(); /* set FlashAddress for next 8Byte Block */ FlashAddress = FlashAddress + 0x08; j++; } if( FSTAT & ( PVIOL_MASK + ACCERR_MASK ) ) { /* indicating error during the Flash operation and stop the cycle */ Return_Value = E_UDSREACTOR_CONDITIONS_NOT_CORRECT; } else { Return_Value = E_UDSREACTOR_SUCCESS; } return Return_Value; } Re: Debug Port Lock & Unlock Hi, More about security… https://community.nxp.com/t5/S12-MagniV-Microcontrollers/S12-X-MCU-Security/ta-p/1111118   Of course the communication with the debugger is lost after the security is enabled. As soon as the security is enabled the MCU is not able to communicate via BDM anymore.   The S12G temporary unsecure is attached. I see that you program backdoor kay but it requires write ,not program it. Backdoor key is programmed during program download. See routine in the SCI.c file of attached G128-FLASH_EEPROM examples\G128-SECURITY-SCI_Unsecure-CW51.zip… #pragma CODE_SEG UNSECURE_CODE_RAM void near unsecure(void) {  //FCNFG_KEYACC = 1;  *(unsigned int *)0xFF00 = incomming_security_array_code[0];  *(unsigned int *)0xFF02 = incomming_security_array_code[1];  *(unsigned int *)0xFF04 = incomming_security_array_code[2];  *(unsigned int *)0xFF06 = incomming_security_array_code[3];  //FCNFG_KEYACC = 0; } #pragma CODE_SEG DEFAULT   It is placed inside RAM to avoid read flash while it is under processing. If you do not believe the code will remain always in RAM, you can create a PICK code in the flash and copy it into RAM before you execute it out of the RAM.   For permanent unsecure you have to either erase and rewrite flash security bytes and restart the MCU or use externa www.pemicro.com unsecure_12 program or CodeWarrior unsecure routine (sometimes working strange better to use pemicro).   If the CAN communication is not working, then there can be another issue. If you have MCU secured after reset and it runs then the MCU is started by reset in the normal mode. In normal mode, there are some registers write once only or some of them are writeable. In opposite, in debug mode they can be written anytime. It must be ensured this mistake is considered.  Also writing to the flash while processing it or reading it while processing it can cause exception which is not served and then CAN is not working correctly. I think that what you see is symptom of different error. Best regards, Ladislav
記事全体を表示
MCALでs32k3のPIT1を使用する方法 Gpt_Example_S32K344 ルーチンを参照して PIT0 を正常に使用できました。しかし、PIT1を使用しようとすると、初期化中にハードウェア エラーが発生しました。 問題は、無効にされたPIT1 (MCR[MDIS]に1を書き込む)で発生しました。 GPT Pit1 の使用例を教えていただけますか? Re: How to use PIT1 of s32k3 in the MCAL こんにちは、ペトルさん。 お返事ありがとうございます。これがまさに問題が発生した理由です。 BR、フランク Re: How to use PIT1 of s32k3 in the MCAL こんにちは、 最初のペリフェラル レジスタ アクセス中にエラーが発生した場合、最も一般的には、モジュール クロックが無効になっていることが原因です。したがって、PIT1が使用されている実行モードの場合、Mcuモジュールの設定を確認してください。 BR、ペトル
記事全体を表示
LPC4337 EMC 初始化和 RGU wqoie 我正在使用 LPC4337 进行开发。EMC 初始化:Chip_EMC_Dynamic_Init((IP_EMC_DYN_CONFIG_T *)&IS42S32800D_config);
記事全体を表示
RPMsg-Lite rpmsg_lite_alloc_tx_buffer ブロック 2d4sfdsf5d4f5d4f2dfd1fd12f1d2f1df i.MX93 上の Cortex-M33 と Cortex-A55 間の RPMsg-Lite 通信で問題が発生しています。 A55 がサスペンド モードに入ると、M33 側での rpmsg_lite_alloc_tx_buffer() への呼び出しは、正確な状況に応じて無期限にブロックされるか、ハード エラーが発生します。関数 rpmsg_lite_is_link_up() は引き続き true を返すため、この状態が明確に検出されません。 Android グラフィックスとディスプレイ i.MX 8M | i.MX 8M ミニ | i.MX 8M ナノ i.MX50 i.MX51 i.MX53 i.MX6 全て i.MX6DL i.MX6Dual
記事全体を表示
lx2080 我有一个问题。我的系统通常从或非 FLASH 启动。在 Uboot 中,我将启动文件移至 EMMC (SDHC2)。接通电源后,我用示波器进行了测试,发现 data0 上有数据。但是,串行端口没有打印任何内容。能否告诉我 EMMC 分区和文件存储地址的要求? 请教个问题,我从NOR FLASH启动正常,在uboot下将启动文件放到EMMC(SDHC2),上电通过示波器测试data0上有数据,但串口未打印,请教下这个对EMMC分区,以及文件存放地址有什么要求? 谢谢! Re: lx2080 eMMC 块 可这样计算[file_size_in_block_sizeof_512 = (Size_of_bytes_tftp / 512)] (文件大小_块大小_512 = (Size_of_bytes_tftp / 512) 基地址参照LSDK21.08,表 22.SD 启动块编号 eMMC RCW 可参考这个 https://github.com/nxp-qoriq/rcw/blob/devel/lx2160ardb_rev2/XGGFF_PP_HHHH_RR_19_5_2/rcw_2200_750_3200_19_5_2.rcw Re: lx2080 @June_Lu  这个是我通过Tftp和mmc write烧写到emmc的指定区域,请问块区域和大小对吗? Re: lx2080 @June_Lu 请教一下,我尝试了两种RCW配置,串口都没有任何打印,但是用示波器去抓EMMC总线,可以看到数据,1.txt是我FlexSPI正常启动的RCW配置,2.txt是我修改SDHC2,因为我的EMMC挂载在SDHC2上,我不知道对于EMMC启动RCW配置需要修改什么?麻烦可以帮助一下吗? @June_Lu 感谢 Re: lx2080 打开INSTALL DIR/flexbuild_lsdk2108_github/configs/board/lx2160ardb_rev2, 找到manifest 可以看到emmc的RCW.bin文件路径,更改这个路径指向你们自己的RCW就可。 这里看,default的emmc和xspi的RCW是一样的。 我们一般提供在线支持,有问题随时提问。 Re: lx2080 能给个联系方式吗?或者您加我个联系方式VX18829291531 Re: lx2080 @June_Lu 我使用的就是您说的这个命令, flex-builder -c atf -m lx2160ardb_rev2 -b emmc,我的FlexSPI已经正常启动,请问我不需要修改RCW,接着使用已经启动的FlexSPI的所有文件,使用flex-builder -c atf -m lx2160ardb_rev2 -b emmc进行编译吗?下面是我的RCW配置文件,谢谢你的回复! Re: lx2080 如果你们的软件版本是LSDK2108, 建议用这个命令生成eMMC的BL2 image,与nor的image不同 flex-builder -c atf -m lx2160ardb_rev2 -b emmc 需要烧写到第8个扇区 Program the firmware to eMMC card. => mmc dev 1; mmc write $load_addr 8 1fff8 跳线参考LX2160ARDB
記事全体を表示
imx8mp csis-hs-settle および csis-clk-settle の計算 こんにちは、 csis-hs-settle と csis-clk-settle に設定するそれぞれの値を知りたいです。 使用しているデータ レートは 891 Mbps、1782 Mbps、2079 Mbps です。これらの場合、デバイス ツリーにどのような値を保持する必要がありますか?これについてどうか助けてください。 よろしくお願いします。 Re: imx8mp csis-hs-settle and csis-clk-settle calculations こんにちは@Navee_nK ! i.MX 8M Plus リファレンス・マニュアルに基づいて、デバイス ツリー内の csis-hs-settle および csis-clk-settle の値は、CSI インターフェースのデータ レートによって直接影響を受ける MIPI D-PHY タイミング要件によって決定されます。 これらのパラメータは次のレジスタを通じて設定されます。 HSSETTLE[7:0] → csis-hs-settleに対応 CLKSETTLECTL[1:0] → csis-clk-settle に対応 CSI レシーバとイメージ センサ間の適切な帯域幅の一致を確保するには、次の式を満たす必要があります。 RX_BYTE_CLK_HS×データレーン数×8≤ピクセルクロック×画像フォーマットのビット幅×クロックあたりのピクセル数 この式とそのコンテキストについては、『リファレンス・マニュアル』の「MIPI CSI ホスト コントローラ」セクション、具体的には5364 ページに記載されています。 よろしくお願いします、 チャビラ
記事全体を表示