Multi Source Translation Content

取消
显示结果 
显示  仅  | 搜索替代 
您的意思是: 

Multi Source Translation Content

讨论

排序依据:
MFRC630 单端天线匹配 Hello, I'm working on a personnel access control project using the MFRC630 chip, as I want to integrate it into a PCB and not rely on a module like the RC522 with integrated antenna. Since I don't have professional instrumentation to check impedance matches with the antenna and so on, I think using single-ended mode is a good choice. I found an 13.56MHz antenna that would work quite well (datasheet attached), and they recommend a matching network. I'm using that matching network plus the conclusions I've drawn from the MFRC630 datasheet for single-ended mode, and I don't know if the RF connections are correct. 使用天线 W7001 进行单端连接。 In addition to that matching network, I've also designed the connection to an antenna that I would design myself with a different structure, which I'm not sure if it is correct or not. 使用我设计的天线进行单端连接,电感为 1'1uH。 I don't know if some of this solutions is right or maybe I'm quite far away from a good design. If anyone could help me with this issue, since I'm no expert on the subject, I would greatly appreciate it. NFC读取器库 RFID-DISCOVER 接触式智能卡读卡器芯片 Re: MFRC630 single ended antenna matching   您好,先生, 非常感谢您对我们的产品感兴趣。 我们想讨论一些建议。 第一种是使用 MFRC630,我们建议使用MFRC630 plus(MFRC63003HN 或 MFRC63103HN) 如果您使用的是非plus 版本,我必须说明这不是我们推荐的产品,我们鼓励您转用有注释的版本。   关于天线设计,遵循天线设计应用笔记的建议非常重要。 如前所述,如果需要使用 VNA。还有一些更便宜的版本也很有用。请查看Nano-VNA 的 AN。 我们还提供了一个在线工具,可作为天线设计的起点:NFC - 恩智浦社区 我之所以提到这一点,是因为根据天线的测量阻抗来测量和计算匹配电路非常重要。 我们确实有一个评估套件,它可以让你更容易地开发软件,并且可以帮助你作为定制板设计的参考。
查看全文
i.MX 8ULP mmc ブートパーティションフォールバック検出 ハイ eMMC boot0/boot1 パーティションから起動する場合 (ext_csd PARTITION_CONFIG 設定経由)、パーティションが起動できない場合は、i.MX 8ULP ブート ROM (?) は自動的に他のパーティションにフォールバックします。 たとえば、imx-boot イメージを /dev/mmcblk0boot1 (0/1) に書き込み、MMC を 1 (1/2) に設定しても、正常に起動します。 問題は、現在のコードでは、 EXT_CSD_EXTRACT_BOOT_PART(mmc->part_config)に基づいて u-boot env パーティションと Linux ルート パーティションを選択する決定を下しますが、それが実際にブートされたパーティションではない可能性があることです。 そのCASE、さらなるアップデートにより、現在起動している imx-boot を複製しようとする際に、「もう一方の」側にある「正常な」 imx-boot バージョンが上書きされ、物理的な介入(シリアル ダウンローダーなど)なしではデバイスが起動できなくなるCANがあります。 SO、MMC ブートのCASEに、MMC デバイスの現在ブートされているパーティションを取得する方法はありますか? たとえば、現在、ROM API (rom_api_query_boot_infor(QUERY_BT_DEV...)) を介してブート デバイスを照会していますが、実際にブートされたブートパーツを照会できる、私が見たことのない API があるのではないでしょうか。 よろしくお願い申し上げます。
查看全文
i.MX8との指紋センサ互換性 プロセッサ (i.MX 8M Mini LPDDR4) を指紋モジュール (FPC5788) と統合しようとしましたが、ドライバの問題で統合できませんでした。適切なモジュールを推奨できる人はいますか?屋外での使用に適した IP 定格の静電容量センサを探しています。 Re: fingerprint sensor compatibility with i.MX8 こんにちは、 推奨モジュールはありませんが、完全な Linux ドライバを提供する指紋モジュールであれば、i.MX で動作するはずです。 よろしくお願いします、 志明
查看全文
PCIe arquitecture compatibility for T1024 Good day all together, We are using a T1024 in one of our prototypes and we are trying to integrate the board with a PCIe switch that implements SRNS architecture. Therefore, we have the question of: Is the T1024 compatible with that arquitecture? Best regards from Germany David CONDOR Re: PCIe arquitecture compatibility for T1024 Yes T1024 supports SRNS clocking architecture.
查看全文
为 S32k344 uC 配置 FreeMaster 工具 亲爱的恩智浦社区 我需要为基于 S32k344 uC 的开发配置 FreeMaster 工具提供支持/指导。 如果您能在为我的开发活动配置该工具时提供支持和指导,我将不胜感激。 谢谢! Re: Configuring the FreeMaster tool for S32k344 uC 您好, 请查看我们关于 Freemaster 社区的详细指南: https://community.nxp.com/t5/FreeMASTER-Knowledge-Base/FreeMASTER-How-To/ta-p/1216900 在 S32DS 上,使用 S332DS扩展和更新安装 FreeMASTER 串行通信驱动程序 安装成功后,您可以从现有的 FreeMASTER 演示中创建新项目 BR, Petr
查看全文
NXP S32k312 HSEリセット問題の理解 こんにちは、 @lukaszadrapa 解決済み: Re: NXP s32k312 HSE リセット問題 - NXP コミュニティ 現在、RTD 4.0.0 を使用しており、新しいバージョンにアップグレードするオプションはありません。デバッガ接続なしで発生するHSEリセットの問題を解決するために、次のことを実装しました。 解決策1 以前のご提案に基づいて: 解決策1: /* HSE_CLKを設定し、CONFIG_REG_GPRレジスタにアクセスする前に、 ドライバは、セキュアBAFがWFI状態に入るのを待つ必要があります。 PRTN0_CORE2_STATレジスタ。*/ する { WfiStatus = (BOARD_MC_ME->prtn0_core2_stat & MC_ME_PRTN0_CORE2_STAT_WFI_MASK); } while (WfiStatus != MC_ME_PRTN0_CORE2_STAT_WFI_MASK); このソリューションは、デバッガーなしで適切なリセット動作を確保するために、クロックの初期化中に実装されます。 ただし、NXP コミュニティは別のアプローチも提案しています。 解決策2: #MU_FSR_ADDRESS (揮発性 os_uint32_t*)0x4038c104U を定義します #HSE_INIT_OK_SHIFT 24U を定義します #UTEST_HSE_ENABLED_ADDRESS (揮発性 os_uint32_t*)0x1B000000U を定義します #UTEST_HSE_ENABLED_DEFAULT 0xFFFFFFFFU を定義します (UTEST_HSE_ENABLED_ADDRESS != UTEST_HSE_ENABLED_DEFAULT)の場合 { ボードのHSEinitを待機します。 } void board_waitforHSEinit(void) { 揮発性 os_uint32_t* Mu_FSR_アドレス = MU_FSR_ADDRESS; (((*Mu_FSR_Address >> HSE_INIT_OK_SHIFT) & 0x01) != 0x01U の間); } どちらの解決策もデバッガなしでリセットの問題を解決しますが、 解決策 2 : HSE ステータス ビットが予期せず破損したり、まったく設定されていない場合 (たとえば、ハードウェア障害が原因)、ソフトウェアが while ループ内で無期限に停止する可能性があります。 デバッガーのサポートなしで HSE リセットの問題を処理する場合、これら 2 つのアプローチのどちらがより適切かつ堅牢であるかを教えてください。
查看全文
MPC5746C 的安全模式行为 为了在 MPC5746C 上实现安全模式,我配置MC_ME_SAFE_MC[PDO] = 1以进入安全模式。 为确保输出引脚在转换期间保持上次驱动的状态,我配置了SIUL2[SMC](安全模式控制)位 = 1。 通过这种配置,数字输出(GPIO)引脚可在安全模式下成功保留其先前的状态。 但是,在我的功能安全应用中,我使用 PWM 输出 (emIO) 来控制灯光,我的要求是在进入安全模式时保持预定义的占空比处于活动状态。 如果我使用 SIUL2 [SMC] = 1,则进入安全模式后,PWM 输出引脚不会保留其先前的占空比值。 问题 进入安全模式时保留或仿真最后一个 PWM 占空比状态的推荐方法是什么? 或者,在进入安全模式之前,是否应该从 PWM 切换到 GPIO 并驱动一个预定义的静态值(ON/OFF)? Re: Safe Mode behaviour in MPC5746C 你好 即使设置了 SIUL2 [SMC],emiOS 的 PWM 输出在进入安全模式时也不会保持其占空比。 这是因为除非另有明确配置,否则 emiOS 模块通常在安全模式下处于禁用状态,而安全模式旨在最大限度地减少功能安全恢复所需的功率和功能。 但是,在我的功能安全应用中,我使用 PWM 输出 (emIO) 来控制灯光,我的要求是在进入安全模式时保持预定义的占空比处于活动状态。 如果我使用 SIUL2 [SMC] = 1,则进入安全模式后,PWM 输出引脚不会保留其先前的占空比值。 eMIOS 时钟源在安全模式下是否仍然有效? 进入安全模式时保留或仿真最后一个 PWM 占空比状态的推荐方法是什么? 或者,在进入安全模式之前,是否应该从 PWM 切换到 GPIO 并驱动一个预定义的静态值(ON/OFF)? 进入安全模式前切换到 GPIO 模式。 使用接近所需光强度的静态值驱动引脚(例如,高占空比为 ON,低占空比为 OFF)。这样做简单、可预测,而且符合安全模式的意图。 考虑重新配置 eMIOS 模块,使其在安全模式下保持激活状态。 顺祝商祺! Peter
查看全文
NXP support on Functional safety Hello Greetings..! We are designing functional safety product based on S32K3 series microcontroller. We need the technical support on this. Please connect to SME from NXP India and USA. Re: NXP support on Functional safety Hello @sutrai_ravi_k, A new support ticket (730126) has been created and forwarded to the NXP India team. They will reach out to you directly. Regards, Daniel
查看全文
fingerprint sensor compatibility with i.MX8 We tried to integrate the processor (i.MX 8M Mini LPDDR4) with the fingerprint module (FPC5788), but was unable to due something with the driver. Can anyone recommend a suitable module? I'm looking for capacitive sensor that is IP rated for outdoor use.  Re: fingerprint sensor compatibility with i.MX8 Hi, We do not have recommended modules, but any fingerprint module that provides complete Linux drivers should work on i.MX. Best Regards, Zhiming
查看全文
T1024のPCIeアーキテクチャ互換性 皆さん、良い一日を。 私たちはプロトタイプの 1 つで T1024 を使用しており、このボードを SRNS アーキテクチャを実装する PCIe スイッチと統合しようとしています。 したがって、次のような疑問が生じます。 T1024 はそのアーキテクチャと互換性がありますか? ドイツよりご挨拶申し上げます デビッド・コンドル Re: PCIe arquitecture compatibility for T1024 はい、T1024 は SRNS クロッキング アーキテクチャをサポートしています。
查看全文
恩智浦在功能安全方面的支持 您好 我们正在设计基于 S32K3 系列微控制器的功能安全产品。我们需要这方面的技术支持。请与恩智浦印度和美国的 SME 联系。 Re: NXP support on Functional safety 你好,@sutrai_ravi_k、 已创建新的支持票单 (730126) 并转发给恩智浦印度团队。 他们会直接与您联系。 此致, 丹尼尔
查看全文
SJA1110 ユースCASE構成 SJA1110 を i.MX8MP と統合して 5x T1 PHY をサポートする予定です。評価中に、i.MX8MP と並行してスイッチ ファームウェアを適切に実装して起動する方法について不確実な点がありました。ドキュメントによると、SJA1110 でアプリケーションを実行するには 2 つのオプションがあるようです。 SDL – 外部コントローラ (このCASEでは i.MX8MP) から SPI 経由で読み込みます。 NVM ブート - 外部フラッシュを使用して、SJA1110 によって実行されるアプリケーション イメージを保存します。 以下の点について明確にしていただく必要があります。 SJA1110 で実行するにはカスタム M7 アプリケーションを開発する必要がありますか? それとも、SDL または NVM 経由でロードするだけで済む、NXP が提供する既製のアプリケーション バイナリがあるのでしょうか? SDL を使用する場合、起動のたびにアプリケーションを再ロードする必要がありますか、それとも SJA1110 の内部 MCU にはファームウェアを保持するためのフラッシュ機能がありますか? SDL を使用する場合、起動時のオーバーヘッドを見積もることができるアプリケーション バイナリの一般的なサイズはどれくらいですか? SJA1110 は JTAG ピンを公開しているので、量産時にアプリケーションを直接フラッシュして、外部 NVM を回避することはできますか? (SPI ピンをフローティングのままにします) もしSOなら、この方法でファームウェアを永続的に保存し、BSP で提供されるドライバで直接操作することは可能ですか? 最新の i.MX8MP BSP にすでに含まれている SJA1110 ドライバを統合する以外に、SJA1110 を介して T1 PHY を操作するために、当社側でどのような追加のソフトウェア開発が必要ですか? ありがとう!よろしくお願いします。 Re: SJA1110 Use Case Configuration こんにちは、 すべての質問に答えていただきありがとうございます。 明確にしておきたいのは、内部 MCU には内部フラッシュがないということです。 SDL を使用する場合は、ホストから SJA1110 へのブートごとにバイナリをロードする必要があります。 また、リンクを再度添付していただけますでしょうか?見ることができません。 ありがとう! Re: SJA1110 Use Case Configuration こんにちは、 1. アプリケーションによっては、PHY ドライバが初期化するため、2 番目のオプションを使用する方が適切です。 2. 4. 5. デバイスでは JTAG フラッシュがサポートされています。JTAG を使用して SJA1110 の内部 MCU をフラッシュできるツールがあります。 3. ファームウェア バイナリは通常、数百キロバイトの範囲です。 6.デバイス ツリーと SPI パラメータを構成する必要がある場合があります。次のリンクを参照してください。 よろしくお願いいたします。
查看全文
S32K322 RTD警告の修正 こんにちは、NXPサポートの皆様、 ソース コード内のすべてのアライメント関連の警告を解決しようとしていたSO、プロジェクト プロパティから関連する警告を有効にしました。 以下は、解決する必要がある RTD 生成ファイル内の警告の画像です。 ありがとう、よろしく アブドラ Re: S32K322 RTD warning fixes こんにちは@AbdNxp 残念ながら、私の側では警告を再現することができませんでした。使用している RTD のバージョンを教えていただけますか?また、プロジェクト内の Clock_Ip ファイルに何か変更を加えましたか? 可能であれば、プロジェクトを共有していただければ、詳しく調べてさらに分析をお手伝いさせていただきます。 BR、ヴェインB Re: S32K322 RTD warning fixes こんにちは。お問い合わせいただきありがとうございます。 アライメント警告は RTD 生成ファイルに表示されます。このファイルは通常は車載生成され、手動で変更することはできません。これをきれいに解決するには: 生成されたファイルに対する警告を抑制するか、誤検知を回避するために警告レベルを調整することを検討してください。変更が必要な場合は、コンパイラ固有の属性またはパディングを使用して構造体のメンバーが適切に配置されていることを確認します。 抑制の設定やビルド設定の調整についてサポートが必要な場合はお知らせください。 よろしくお願いします、 カイラ・エリス
查看全文
dtsi for imx8mm single core Hi, we're using a imx8mm (4x Cortex A53) with Linux. So, our device tree dts includes imx8mm.dtsi (https://elixir.bootlin.com/linux/v6.11/source/arch/arm64/boot/dts/freescale/imx8mm.dtsi) which defines all four A53 cores. Now our HW department has asked if they can simply replace the imx8mm with a single-core imx8mm (like e.g. the MIMX8MM1CVTKZAA), which are pin compatible, but have only one core. Is it safe to use the same imx8mm.dtsi? If so, will the Linux kernel simply ignore the non-existent other three cores? Or is there maybe a dedicated .dtsi file for single core? Or do we need to modify imx8mm.dtsi? Kind regards, Markus i.MX 8M | i.MX 8M Mini | i.MX 8M Nano Linux Re: dtsi for imx8mm single core @JorgeCas  disable_cpu_nodes does two things: delete the cpu node and disable the thermal nodes related to the deleted cpu node. It is not change the CPU node status to "disabled" you mentioned. rc = fdt_del_node(blob, nodeoff); https://github.com/u-boot/u-boot/blob/master/arch/arm/mach-imx/fdt.c int disable_cpu_nodes(void *blob, const char * const *nodes_path, u32 num_disabled_cores, u32 max_cores) { u32 i = 0; int rc; int nodeoff; if (max_cores == 0 || (num_disabled_cores > (max_cores - 1))) return -EINVAL; i = max_cores - num_disabled_cores; for (; i < max_cores; i++) { nodeoff = fdt_path_offset(blob, nodes_path[i]); if (nodeoff < 0) continue; /* Not found, skip it */ debug("Found %s node\n", nodes_path[i]); rc = fdt_del_node(blob, nodeoff); if (rc < 0) { printf("Unable to delete node %s, err=%s\n", nodes_path[i], fdt_strerror(rc)); } else { printf("Delete node %s\n", nodes_path[i]); } } disable_thermal_cpu_nodes(blob, num_disabled_cores, max_cores); return 0; } Re: dtsi for imx8mm single core Hello, You are right. U-boot code will change the CPU node status to "disabled" based on CPU information mentioned in fuses. Just make sure that source code includes this feature. Best regards. Re: dtsi for imx8mm single core Ok, interesting. So, in addition to removing the CPU nodes in the DT, one would also need to change the cooling maps node. Kind regards, Markus Re: dtsi for imx8mm single core Mainline u-boot also has this code. https://github.com/u-boot/u-boot/blob/master/arch/arm/mach-imx/imx8m/soc.c#L1415 #elif IS_ENABLED(CONFIG_IMX8MM) if (is_imx8mml() || is_imx8mmdl() || is_imx8mmsl()) disable_vpu_nodes(blob); if (is_imx8mmd() || is_imx8mmdl()) disable_cpu_nodes(blob, nodes_path, 2, 4); else if (is_imx8mms() || is_imx8mmsl()) disable_cpu_nodes(blob, nodes_path, 3, 4); Re: dtsi for imx8mm single core @JorgeCas @, could you please comment on your answer to confirm that the code for dynamically modifying the DTB in the NXP IMX BSP is valid and correct Re: dtsi for imx8mm single core This is long-standing code from the NXP iMX BSP. However, @JorgeCas @ stated that there's no existing code for a single core. We might need to confirm this with @JorgeCas . Re: dtsi for imx8mm single core Thanks for the hint with imx u-boot! We're using mainline u-boot, but this of course helps for inspiration 🙂 Kind regards, Markus Re: dtsi for imx8mm single core The iMX's u-boot automatically modifies the Linux device tree to disable the number of cores based on the fuses of different chips. All you need to do is solder the different chips—it's that simple. I'm using the lf-5.10.72-2.2.3 code for this demonstration to illustrate that this code was available several years ago, around October 2022.   lf-5.10.72-2.2.3   https://github.com/nxp-imx/uboot-imx/blob/lf-5.10.72-2.2.3/arch/arm/mach-imx/imx8m/soc.c   This is code for iMX8MM single core. It deletes 3 core of Linux dts and leave only one. else if (is_imx8mms() || is_imx8mmsl()) disable_cpu_nodes(blob, 3);     #elif defined(CONFIG_IMX8MM) if (is_imx8mml() || is_imx8mmdl() || is_imx8mmsl()) disable_vpu_nodes(blob); if (is_imx8mmd() || is_imx8mmdl()) disable_cpu_nodes(blob, 2); else if (is_imx8mms() || is_imx8mmsl()) disable_cpu_nodes(blob, 3);   Re: dtsi for imx8mm single core Thanks for the answer, Jorge! So, we'll plan to use a dedicated device tree there, based on imx8mm.dtsi with the three missing cores removed as CPU nodes. Kind regards, Markus Re: dtsi for imx8mm single core Hello, Leave the 4 cores device tree as it is without remove the unused/non-existent cores in 1 core device is not the best option, could cause from a simple warning to a system hang.  We do not have a special device tree for single core device but I suggest you remove the non-existent cores in your device tree for the new part number. Best regards. 
查看全文
U-Boot: usb gadget crashes with higher log levels (SolidRun i.MX 8XLite SoM, lf_v2022.04) Using the i.MX 8XLite System-on-Module by SolidRun on a custom base board here. U-Boot is on branch lf_v2022.04 with few patches by SolidRun on top. This is the latest code provided by SolidRun for this SoM. The USB OTG features work fine with `CONFIG_LOG_MAX_LEVEL` up to 6. For log level >= 7 calling `usb_gadget_initialize()` leads to a crash/exception when `ci_udc_otg_probe()` calls `pinctrl_select_state(&priv->otgdev, "default")`. This happens for example when typing 'ums 0 mmc 0' or 'fastboot usb 0' in U-Boot console. See console log output, here with some instrumentational log messages added: drivers/usb/gadget/ci_udc.c:1427-    ci_udc_otg_probe() ci-udc-otg usbg1: entering ci_udc_otg_probe() drivers/usb/gadget/ci_udc.c:1428-    ci_udc_otg_probe() ci-udc-otg usbg1: priv: 00000000bd876aa0 drivers/usb/gadget/ci_udc.c:1430-    ci_udc_otg_probe() ci-udc-otg usbg1: calling devfdt_get_addr(00000000bd876c20) drivers/usb/gadget/ci_udc.c:1432-    ci_udc_otg_probe() ci-udc-otg usbg1: ehci: 000000005b0d0000 drivers/usb/gadget/ci_udc.c:1434-    ci_udc_otg_probe() ci-udc-otg usbg1: calling pinctrl_select_state(00000000bd876c20, "default") "Synchronous Abort" handler, esr 0x96000007 elr: 00000000800719bc lr : 0000000080084b38 (reloc) elr: 00000000bfcb89bc lr : 00000000bfccbb38 x0 : 00000000bd876c20 x1 : 00000000bfd15e50 x2 : 0000000000000000 x3 : 00000000bd864f18 x4 : 00000000ffffffff x5 : 00000000bd864f18 x6 : 00000000ffffffff x7 : 0000000000000009 x8 : 000000000000002c x9 : 0000000000000008 x10: 00000000bfd01c66 x11: 0000000000000002 x12: 0000000000002080 x13: 0000000000000000 x14: 0000000000000000 x15: 00000000bfc67e50 x16: 0000000000000000 x17: 0000000000000000 x18: 00000000bd864d70 x19: 00000000bd876c20 x20: 00000000bfd15e50 x21: 00000000bd876aa0 x22: 00000000bd876c20 x23: 000000005b0d0000 x24: 00000000bfd03e78 x25: 00000000bfd1f178 x26: 0000000000000000 x27: 0000000000000000 x28: 0000000000000000 x29: 00000000800200d0 Code: aa0003f3 aa0103f4 b40004a0 f9400002 (b9400840)   Resetting CPU ... ### ERROR ### Please RESET the board ### I consider this a bug introduced by NXP in the downstream changes to the ci-udc-otg driver, especially the dm support added with Git commit v2022.04-313-g316a3cb4c2b ("MLK-22336-1 usb: ci_udc: Convert driver to DM_USB_GADGET"), already committed back in 2019 by Sherry Sun, but that never made it to mainline U-Boot. I suspect the member `struct udevice otgdev` in the priv struct of the driver is not correctly initialized? Is this forum the right place to discuss those issues? Where should such bugs be reported? Will those driver changes eventually be upstreamed to mainline U-Boot master?
查看全文
S32K3 单次模式下的 ADC 自检 您好, 我想更清楚地了解 S32K3 平台上 ADC 的自检配置。我浏览了以下恩智浦社区帖子: 1.已解决:ADC 自检 - NXP Community 2.已解决:单次模式下的 ADC 自检 - NXP Community 3.Re:ADC 读数 自检 - NXP Community 不过,我仍有一些未决问题,涉及自检如何与功能转换互动以及算法如何排序。 ___________________________________________________________ 我的设置: -功能转换按顺序触发:eMIOS → BCTU → ADC -ADC 数据通过 DMA 从 BCTU FIFO 中读取 -所有 ADC 均配置为单发模式 -我需要 FIFO 序列保持一致以简化处理从帖子中我了解: -S32K3 上的自检转换不支持 BCTU 触发信号 -必须使用函数 Adc_Sar_lp_SelfTest 触发信号自测-只有在没有进行功能转换时才调用此函数 -我计划通过创建单独的 eMIOS 触发信号来实现此目的,该触发信号会生成软件中断,偏移到没有功能转换处于活动状态的时间 ——另外,我知道调用 Adc_Sar_lp_SelfTest 会运行 S+C 算法 (STCR3 [0b11])。 ___________________________________________________________ 我的问题: 1.假设 ADC0 有功能转换通道 A → B → C。调用 Adc_Sar_lp_SelfTest 时,自检序列的具体表现如何? 是否遵循这种模式(模式 1😞 A → B → C→ Adc_Sar_lp_SelfTest(运行 Alg_S0、Alg_S1、Alg_S2) A → B → C→ Adc_Sar_lp_SelfTest(运行 Algo_C0)。 A → B → C→ Adc_Sar_lp_SelfTest(运行 Algo_C1) ... A → B → C→ Adc_Sar_lp_SelfTest(运行 Algo_C11)。 A → B → C→ Adc_Sar_lp_SelfTest(运行 Alg_S0、Alg_S1、Alg_S2) 或 是否遵循此模式(模式 2) A → B → C→ Adc_Sar_lp_SelfTest (运行 Alg__S0、Alg__S1、Alg__S2、Alg__C0、Alg__C1、...、Alg__C11) A → B → C→ Adc_Sar_lp_SelfTest (runs Algo_S0, Algo_S1, Algo_S2, Algo_C0, Algo_C1, ..., Algo_C11) 2. 我的理解是否正确,即由于所有 ADC 都配置为单枪模式,因此当我调用 Adc_Sar_lp_SelfTest 时,只会运行算法 S?这是否意味着算法 C 不能在单次模式下执行? Re: ADC Self-Test in One Shot Mode for S32K3 4.存档的方法有多种,只需保证以下几点:ADC 自检函数应在驱动程序初始化后的任何时间调用,且没有正在进行的转换。 -->— > 你能否提一下在使用 emiOS 时在 S32K344 上实现这一目标的不同方法 — >--> BCTU--> — > ADC 触发信号? Re: ADC Self-Test in One Shot Mode for S32K3 感谢您关注我们的产品并为我们的社区做出贡献。 你的理解是正确的。 关于您的问题 1.根据《S32K3_ S32M27x ADC 驱动程序用户手册》,用户可以在驱动程序初始化后的任何时间,在没有正在进行的转换时,明确调用Adc_Sar_Ip_SelfTest()。因此,功能遵循模式 2。 2。这是正确的。 3.要使用 ADC 自检,应在调用前禁用ADC Ctu 模式,并在调用后重新配置,详情请参阅所附示例中的 ADC 自检例程。 4.存档的方法有多种,只需保证以下几点:ADC 自检函数应在驱动程序初始化后的任何时间调用,且没有正在进行的转换。 希望这些信息对您有所帮助。 如有更多问题,请帮助我创建一个新职位。 Re: ADC Self-Test in One Shot Mode for S32K3 添加更多问题: 3.既然我是在功能转换之后触发自检转换,这会不会以任何方式干扰 BCTU FIFO 的顺序?在混合进行功能转换和自检转换时,是否需要考虑确保先进先出顺序保持一致和可预测? 4。 - 我计划通过创建一个单独的 eMIOS 触发信号来实现这一目标,该触发信号会生成软件中断,偏移到没有功能转换处于活动状态的时间—— >--> 有更好的方法可以做到这一点吗?
查看全文
MCUドライバ構成に基づいて起動されたM7およびA53コアを備えたS32G3マルチコアの例 親愛なるサポート、 Conti は次のように尋ねています: MCU ドライバ構成に基づいて起動された、M7 および A53 コアを備えた S32G3 マルチ コアの例はありますか (古い統合例に基づくものではなく、実行するためにお客様が大量のソフトウェアをインストールする必要がある GoldVIP に基づくものでもありません)。 すべてのコアに対して S32DS プロジェクトを使用した単純な S32DS RTD の例が必要であり、M7_0 コアは、MCU ドライバ構成に基づいて他のすべての M7 および A53 コアを起動するだけです。 よろしくお願いいたします。 ヴィクトル 優先度: 重要 RTD S32_CONFIG_TOOL 出典: 直接お客様 Re: S32G3 multi core example with M7 ad A53 cores started based on mcu driver configuration こんにちは@viktorfellinger 申し訳ございませんが、RTD パッケージではございません。https://community.nxp.com/t5/S32G-Internal-Community/gh-p/52149で質問していただけますか?コミュニティをお願いします
查看全文
MCAL Integration on S32G3 M7 Bootloader – Crypto Dependency Hi NXP team, MCAL integration on S32G3 M7 Bootloader BLD using the GoldVIP-S32G3-1.14.0 package. Environment: S32 Design Studio IDE: 3.5 – Update 13 S32G RTD: AUTOSAR 4.4, v5.0.0 - D2410 EB Tresos Studio: 27.1.0 b200625-0900 Bootloader Project: M7-BLD - GoldVIP-S32G3-1.14.0 HSE Firmware: 0.2.64.0 Host Machine: Windows 10/11 - 64-bit Issue: -  As per Bootloader User Manual - 1.14.0 and developer guide  we were able to set up the build system and import the bootloader project into EB Tresos successfully. - The project builds correctly if we keep default settings. - However, if we enable the Crypto module, the build throws errors related to missing HSE ECU resource definitions. -  We also tried disabling Crypto in Tresos, but the bootloader source code still has Crypto dependencies. Clarification: In our design, we do not require Secure Boot, so we do not want to include Crypto/HSE in the bootloader build. Question: Is it possible to integrate MCAL with the S32G3 M7 Bootloader without enabling Crypto? If yes, could you please provide the correct procedure to disable it and build successfully? Or is Crypto mandatory for the M7 Bootloader project? What we tried: Attempted disabling Crypto in Tresos, but encountered build errors due to source code dependencies. Please confirm if MCAL integration requires Crypto, or provide the recommended way to build the bootloader without it. with regards, Sunil  Re: MCAL Integration on S32G3 M7 Bootloader – Crypto Dependency Hello @Sunilap, Thanks a lot for your patience, I was finally able to modify the Bootloader project so that no Crypto dependencies are needed. Here are the changes you will need: In the Tresos GUI: Remove the crypto modules: After removing the modules, you should notice the change in C:\NXP\GoldVIP-S32G3-1.14.0_no_crypto\S32G3\instances\GoldVIP\eenvs\bootloader\workspace\Bootloader_S32G3XX_ASR_4.4_M7\.prefs\pref_general.xdm. Remove the crypto dependencies from other modules, SysDal, sCheck and Bootloader: In the file C:\NXP\GoldVIP-S32G3-1.14.0_no_crypto\S32G3\instances\GoldVIP\eenvs\bootloader\framework\swc\bootloader\platforms\S32G3XX\build\make\files.mak, remove or comment out the crypto packages: # Collect all CRYPTO source/include folders. ifneq ($(filter ON,$(CRYPTO_ENABLED) $(SAF_ENABLED)),) INCLUDE_DIRS += $(foreach crypto_mod,$(CRYPTO_MODULE_LIST), \ $(SRC_PATH_CRYPTO)/$(crypto_mod)_$(CRY_PKG_VERSION)$\ /include) SRC_DIRS += $(foreach crypto_mod,$(CRYPTO_MODULE_LIST), \ $(SRC_PATH_CRYPTO)/$(crypto_mod)_$(CRY_PKG_VERSION)$\ /src) endif Please be aware that you will need to include the HSE FW directory in the configuration.bat, there are some automatic checks that will prevent your compilation if it is empty. Again, thanks for your patience. Please let me know if you are able to achieve your objective with this information. Re: MCAL Integration on S32G3 M7 Bootloader – Crypto Dependency Hello @Sunilap, Thanks for reaching out to us. Regarding your problem, please allow me some time to mimic your setup, reproduce your issue and search a solution.  Thanks in advance for your patience.
查看全文
S32K3 のワンショットモードでの ADC セルフテスト こんにちは、 S32K3 プラットフォーム上の ADC のセルフテスト構成をより明確に理解しようとしています。私は以下の NXP コミュニティの投稿を確認しました。 1.解決済み: ADC セルフテスト - NXP コミュニティ 2.解決済み: ワンショットモードでのADCセルフテスト - NXPコミュニティ 3. Re: ADC 読み取りセルフテスト - NXP コミュニティ ただし、セルフテストが機能変換とどのように相互作用するか、アルゴリズムがどのように順序付けられるかについては、まだいくつかの疑問が残っています。 ___________________________________________________________ 私のセットアップ: - 機能変換は、eMIOS → BCTU → ADC の順に実行されます。 - ADCデータはDMA経由でBCTU FIFOから読み取られます - すべてのADCはワンショットモードに設定されています - プロセッシングを簡素化するために、FIFOシーケンスの一貫性を保つ必要がある 投稿から、次のことが分かりました。 - S32K3のセルフテスト変換ではBCTUトリガーはサポートされていません - セルフテストは関数Adc_Sar_lp_SelfTestを使用してトリガーする必要があります - この関数は、関数変換が行われていない場合にのみ呼び出されます - 私は、機能変換がアクティブでない時間にオフセットされたソフトウェア割り込みを生成する別のeMIOSトリガーを作成することでこれを実現する予定です。 - また、Adc_Sar_lp_SelfTestを呼び出すとS+Cアルゴリズム(STCR3[0b11])が実行されることも理解しています。 ___________________________________________________________ 私の質問: 1. ADC0 に機能変換チャネル A → B → C があるとします。Adc_Sar_lp_SelfTest が呼び出されたとき、セルフテスト シーケンスは具体的にどのように動作しますか? このパターンに従っていますか(パターン1😞 A → B → C→ Adc_Sar_lp_SelfTest (Algo_S0、Algo_S1、Algo_S2 を実行) A → B → C→ Adc_Sar_lp_SelfTest (Algo_C0 を実行) A → B → C→ Adc_Sar_lp_SelfTest(Algo_C1を実行) ... A → B → C→ Adc_Sar_lp_SelfTest (Algo_C11 を実行) A → B → C→ Adc_Sar_lp_SelfTest (Algo_S0、Algo_S1、Algo_S2 を実行) または、このパターンに従いますか(パターン2 ) A → B → C→ Adc_Sar_lp_SelfTest (Algo_S0、Algo_S1、Algo_S2、Algo_C0、Algo_C1、...、Algo_C11 を実行) A → B → C→ Adc_Sar_lp_SelfTest (Algo_S0、Algo_S1、Algo_S2、Algo_C0、Algo_C1、...、Algo_C11 を実行) 2.すべてのADCがワンショットモードに設定されているため、Adc_Sar_lp_SelfTestを呼び出すとアルゴリズムSのみが実行されるという理解で正しいでしょうか?これは、アルゴリズムCはワンショットモードでは実行できないことを意味しますか? Re: ADC Self-Test in One Shot Mode for S32K3 4. アーカイブする方法はいろいろありますが、次の点に注意してください。ADC セルフテスト関数は、ドライバが初期化され、進行中の変換がない状態でいつでも呼び出される必要があります。 --> eMIOS --> BCTU --> ADC トリガー メカニズムを使用する場合、S32K344 でこれを実現するさまざまな方法について説明していただけますか? Re: ADC Self-Test in One Shot Mode for S32K3 当社製品にご興味をお持ちいただき、また当社コミュニティに貢献していただき、ありがとうございます。 あなたの理解は正しいです。 ご質問に関して: 1.S32K3_S32M27x ADC ドライバのユーザー マニュアルによると、 Adc_Sar_Ip_SelfTest()は、ドライバが初期化された後、変換が実行されていない間はいつでもユーザーが明示的に呼び出すことができます。SO、関数はパターン 2 に従います。 2. 正解です。 3. ADC セルフテストを使用するには、呼び出す前にADC Ctu モードを無効にし、呼び出し後に再度設定する必要があります。詳細については、添付の例の ADC セルフテスト ルーチンを参照してください。 4. アーカイブする方法はいろいろありますが、次の点に注意してください。ADCセルフテスト関数は、ドライバが初期化され、進行中の変換がない状態でいつでも呼び出される必要があります。 この情報が役に立つことを願います。 さらに質問がある場合は、新しい投稿の作成にご協力ください。 Re: ADC Self-Test in One Shot Mode for S32K3 質問を追加する: 3.機能変換の後にセルフテスト変換をトリガーすると、BCTU FIFO のご注文が何らかの形で乱れますか?機能変換とセルフテスト変換を混在させるときに、FIFO シーケンスの一貫性と予測可能性を維持するために考慮すべき点はありますか? 4. -機能変換がアクティブでない時間にオフセットされたソフトウェア割り込みを生成する別の eMIOS トリガーを作成することでこれを実現する予定です --> これを行うより良い方法はありますか?
查看全文
基于 mcu 驱动程序配置启动的 S32G3 多核示例(含 M7 和 A53 内核 亲爱的支持者 康迪的问题是:我们是否有基于 mcu 驱动程序配置(不是基于过时的集成示例,也不是基于 GoldVIP,客户必须安装大量 SW 才能运行)的 S32G3 多核示例? 它只需是一个简单的 S32DS RTD 示例,所有内核都有 S32DS 项目,M7_0 内核应根据 mcu 驱动程序配置启动所有其他 M7 和 A53 内核。 顺祝商祺! 维克托 优先权:紧急 RTD S32_CONFIG_TOOL 资料来源直接客户 Re: S32G3 multi core example with M7 ad A53 cores started based on mcu driver configuration 嗨 @viktorfellinger 对不起我们 RTD 软件包中没有它。请登录https://community.nxp.com/t5/S32G-Internal-Community/gh-p/52149社区请
查看全文