MPC5604PでFlexRayダイナミックフレームのペイロード長を自由に可変にする方法 こんにちは、みんな、 現在、MPC5604P MCUを使ってFlexRay通信を開発しており、ダイナミックセグメントで異なるペイロードの長さをフレーム単位で送信する実装が必要です。 NXPの公式FlexRay Unified Driverの例では、ダイナミックセグメントの設定には次のようなパラメータが含まれていることに気づきました G_NUMBER_OF_MINISLOTS、 GD_MINISLOT、そして P_PAYLOAD_LENGTH_DYN_MAX。しかし、これらのパラメータはフレームごとの設定ではなく、グローバルな設定のように見えます。この機能を実現する解決策はありますか? ご意見やご提案をいただければ大変ありがたいです。どうもありがとうございます！ Re: How to implement freely variable payload length for FlexRay dynamic frames on MPC5604P わかりました、ありがとうございます。 Re: How to implement freely variable payload length for FlexRay dynamic frames on MPC5604P こんにちは、 FlexRayクラスタパラメータであるG_NUMBER_OF_MINISLOTS、GD_MINISLOT、およびP_PAYLOAD_LENGTH_DYN_MAXはグローバルなタイミングパラメータであり、クラスタ全体で一貫している必要があります。P_PAYLOAD_LENGTH_DYN_MAXは、動的フレームが使用できる最大ペイロード長を定義します。すべての動的フレームにその長さを強制するものではありません。 ダイナミックセグメントフレームは、異なる長さのペイロードを搭載できる。実際の長さは、個々のフレームヘッダーのペイロード長フィールドに指定され、16ビットワード単位で表されます。したがって、必要な最大フレームサイズに合わせてP_PAYLOAD_LENGTH_DYN_MAXを設定し、送信前に送信メッセージバッファのペイロード長フィールドを更新してください。奇数バイトの長さは、次の偶数バイトになるようにパディングする必要があります。 もし使用されているFlexRay Unified DriverバージョンがLPDU設定時にペイロードの長さを固定し、送信APIを通じてこのフィールドを公開しない場合、設定済みのLPDUで長さを自由に変更することは、そのドライバーインターフェースで直接サポートされていません。その場合は、異なる長さの複数の動的LPDUを設定するか、低レベルのメッセージバッファ処理を修正・利用してフレームヘッダーを更新しつつ、MPC5604Pメッセージバッファのロック手順を観察してください。 よろしくお願いいたします。 ピーター

How to implement freely variable payload length for FlexRay dynamic frames on MPC5604P Hello everyone, I am currently developing FlexRay communication using the MPC5604P MCU, and I need to implement frame-by-frame transmission of different payload lengths in the Dynamic Segment. I noticed that in NXP's official FlexRay Unified Driver example, the configuration of the Dynamic Segment involves parameters such as G_NUMBER_OF_MINISLOTS, GD_MINISLOT, and P_PAYLOAD_LENGTH_DYN_MAX. However, these parameters appear to be global configuration settings rather than frame-by-frame configurable options. Is there any solution to achieve this functionality? I would greatly appreciate any insights or suggestions. Thank you very much! Re: How to implement freely variable payload length for FlexRay dynamic frames on MPC5604P I get it, thank you very match Re: How to implement freely variable payload length for FlexRay dynamic frames on MPC5604P Hello, The FlexRay cluster parameters G_NUMBER_OF_MINISLOTS, GD_MINISLOT, and P_PAYLOAD_LENGTH_DYN_MAX are global timing parameters and must remain consistent across the cluster. P_PAYLOAD_LENGTH_DYN_MAX defines the maximum payload length that any dynamic frame may use; it does not force every dynamic frame to have that length. Dynamic-segment frames may carry different payload lengths. The actual length is specified in the payload-length field of the individual frame header and is expressed in 16-bit words. Therefore, configure P_PAYLOAD_LENGTH_DYN_MAX for the largest required frame, and update the transmit message-buffer payload-length field before each transmission. Odd byte lengths require padding to the next even number of bytes. If the FlexRay Unified Driver version being used fixes the payload length during LPDU configuration and does not expose this field through its transmit API, then freely changing the length for one configured LPDU is not supported directly by that driver interface. In that case, either configure multiple dynamic LPDUs with different lengths or modify/use the low-level message-buffer handling to update the frame header while observing the MPC5604P message-buffer locking procedure. Best regards, Peter

FRMD-i.MX95 design files for Altium Designer Would it be possible to get the design files for the FRMD-i.MX95 exported to Altium Designer format?  https://www.nxp.com/webapp/Download?colCode=FRDM-IMX95-DESIGNFILES&location=null Thanks Re: FRMD-i.MX95 design files for Altium Designer Works fine for me too. Many Thanks! Re: FRMD-i.MX95 design files for Altium Designer Hi, See attached Allegro ascii-format for the FRDM-IMX95. The original design is made in 16.6, so there was some fiddling to get it converted. Imports to Altium just fine on my end. Hope this helps! Re: FRMD-i.MX95 design files for Altium Designer Correct, but you need a Cadence license for that import to work. Unless the imported files are in Allegro ascii-format (which they are not) Re: FRMD-i.MX95 design files for Altium Designer Hello, You may need to convert the provided CAD files into Altium format, depending on what source format NXP included Re: FRMD-i.MX95 design files for Altium Designer Hi, Altium can import the OrCad / Allegro formats. I have done it several times. Check out the docs here: https://www.altium.com/documentation/altium-designer/design-tools-interfacing/allegro-import 

i.MX RT685 HiFi4 DSP 上 AI 降噪功能的可用性和集成 你好， 我们正在评估一种用于麦克风音频的降噪解决方案，特别是针对风噪、发动机噪和道路噪。 NXP AI语音应用降噪软件页面列出了i.MX RT600系列和MIMXRT685-AUD-EVK作为支持的设备： https://www.nxp.com/design/design-center/software/embedded-software/ai-noise-reduction-software-for-voice-applications:AI-NR 然而，我们在公开的 MCUXpresso SDK 文档中找不到 AI-NR 库、集成指南、API 文档或 RT685 示例项目。 请问您能否澄清以下问题？ 1. i.MX RT685S 目前是否支持 AI-NR？ 2. RT685 的实现是在 HiFi4 DSP 上运行还是在 Cortex-M33 内核上运行？ 3. 它是以 XAF 组件、带有 C API 的预编译库还是示例应用程序的形式提供？ 4. 如果可以获取，我们如何才能获得 MIMXRT685-AUD-EVK 的评估库、文档和示例项目？ 谢谢！ i.MX RT600 Re: Availability and Integration of AI Noise Reduction on i.MX RT685 HiFi4 DSP 你好@boileed ， 有关 AI-NR SDK 软件包的更多信息，请联系[email protected] 。 如果您还有什么需要我帮忙的，请告诉我。 BR 哈比卜

imx95 AHAB SGKサポート こんにちは、 私はi.MX95でAHABのセキュアブートサポートに取り組んでおり、サポートされている署名キーの階層を確認したいと思っています。 i.MX9の一部のバリアント、例えばi.MX93は現在、AHABコンテナ署名のためのサブリグネーミングキー(SGK)をサポートしておらず、SRKベースの署名のみがサポートされていると理解しています。ここで説明しています: https://community.nxp.com/t5/i-MX-Processors/imx93-AHAB-SGK-support/td-p/2181212 i.MX95が、SRK証明書にCAフラグを付けた下位キー(SGK)を使ってAHABブートコンテナに署名できるのか、それとも現在リリースされたELEファームウェアが直接SRKベースの署名のみをサポートしているのか、確認していただけますか? SGKがサポートされている場合、サポートはi.MX95シリコンリビジョン、ELEファームウェアバージョン、AHABコンテナフォーマット、またはBSPリリースによって異なるのかも教えていただけますか? Re: imx95 AHAB SGK support どなたか助けていただけますか?

iMX RT1052 マルチSDRAM こんにちは、 iMX1052で複数のSDRAMチップを使用する方法を理解しようとしています。 特に、リファレンス・マニュアルに記載されている内容と、MCUXpressoの設定ツールペリフェラルセクションで実際に設定可能なものとの間にいくつかの矛盾点を感じています。 マニュアルによると、CSに使用できるピンは合計6つあります。 CS0、CSX0、CSX1、CSX2、CSX3、RDY ペリフェラルのセクションから、周辺ドライバでSEMCを有効にすると複数のSDRAMバンクを設定できるはずですが、CSピンマルチックスを選択すると以下しか表示されません: CSX0、CSX1、CSX2、CSX3、RDY リストにCS0が表示されることを期待しており、選択された場合はチップ選択メニューがグレー表示され（SEMC SDRAM CS0に強制的に設定される）、選択できなくなることも期待しています。 また、もう一つの矛盾点は、このペリフェラルセクションからピンの一つを選択してチップ選択メニューをSEMC SDRAM CS0に設定できることです。これはリファレンス・マニュアル表29.7.1.3.3によるとCSXn/RDYピンはCS0に設定できず、CS1-2-3にしか設定できません。 いずれにせよ、最大4つのSDRAMチップを設定するにはどうすればいいのか教えていただけますか? IC0にはCS0、IC1にはGPIO_SD_B1_07のCSX1、IC2にはGPIO_SD_B1_08のCSX2、IC3にはGPIO_EMC_28のRDYを使用したいと考えています。 敬具 ミケーレ・ペルラ i.MXRT 105x i.MXRT 106x Re: iMX RT1052 multiple SDRAM こんにちは、ギャビンさん。 ご返信ありがとうございます。MCUXpresso Config Toolを使用して複数のSDRAM ICを使用するようにデバイスを設定する方法が、まだよく理解できていません。 SEMC_CS0 CS0にハードワイヤードされています。SEMC_CSX0 CS0出力には配線できません。では、なぜ設定ツールにCSX0をCS0に設定するオプションがあるのでしょうか? 設定ツールでSDRAMを適切に設定するにはどうすればいいですか?SEMC_CS0をCS0、RDYをCS1、SEMC_CSX0をCS3、SEMC_CSX1をCS3として使うのです。無理だと思う。 ハードウェアを作成する前に、すべてのピンマルチプレクサが自分の目的に合わせて正しく設定されていることを確認したいのですが、ツールとマニュアルで異なることが書かれているため、確認が困難です。 敬具 ミシェル Re: iMX RT1052 multiple SDRAM こんにちは、@MichelePerla さん。 NXP MIMXRTシリーズにご関心をお寄せいただきありがとうございます！ SEMC_CS0 SDRAM CS0専用の固定出力です。 CS pin mux オプションは、多重化された CSX/RDY パスを設定する場合にのみ使用されます。 SEMC_CS0 は SEMC_IOCR.MUX_CSXn によって制御されていないため、 CS pin mux の下にはリストされません。 RT1052ハードウェアはSDRAM CS0をCSX0経由でルーティングする動作をサポートしていません。したがって、これは設定ツールにおける無効なオプションであると考えます。リファレンスマニュアルの定義に従ってください。 SEMC_RDY GPIO_EMC_40 にルーティングされるべきです。 よろしくお願いします、 ギャビン

iMX RT1052 multiple SDRAM Hello, I'm trying to wrap my head around how to use multiple SDRAM chips on the iMX1052. In particular, I'm finding some inconsitencies between what's mentioned in the reference manual VS what's actually configurable on the MCUXpresso Config Tool Peripherals section. From the manual, we have a total of 6 available pins for CS: CS0, CSX0, CSX1, CSX2, CSX3, RDY From the Peripheral section, when I enable SEMC in the Peripheral Drivers, I should be able to configure the multiple SDRAM banks, but when I go to select CS Pin Mux I only see: CSX0, CSX1, CSX2, CSX3, RDY I would expect to see CS0 in the list, and if selected I would also expect the Chip Selection menu to be greyed out (forced to SEMC SDRAM CS0). Also, another inconsistency is that from this Peripheral section I can select one of the pins and configure Chip Selection menu to SEMC SDRAM CS0, which according to the Reference Manual table 29.7.1.3.3 CSXn/RDY pins cannot be set to CS0, they can only be set to CS1-2-3. In any case, can you please explain how should I go about with configuring up to 4 SDRAM chips? I would like to use CS0 for IC0, CSX1 on GPIO_SD_B1_07 for IC1, CSX2 on GPIO_SD_B1_08 for IC2, and RDY on GPIO_EMC_28 for IC3. Kind regards, Michele Perla i.MXRT 105x i.MXRT 106x Re: iMX RT1052 multiple SDRAM Hi Gavin,  thanks for your reply. I still don't quite understand how I should configure the device using MCUXpresso Config Tool to use multiple SDRAM ICs. SEMC_CS0 is hardwired to CS0; SEMC_CSX0 cannot be wired to CS0 output. So, why is there an option in the Config Tool to set CSX0 as CS0? How can I properly configure the SDRAM with Config Tool to use SEMC_CS0 as CS0, RDY as CS1, SEMC_CSX0 as CS3, SEMC_CSX1 as CS3? I don't think I can. I want to verify that all the pin mux is setup correctly for my purposes before I make my HW, but it's hard when the Tools and the Manual say different things. Kind regards, Michele Re: iMX RT1052 multiple SDRAM Hi @MichelePerla , Thanks for your interest in NXP MIMXRT series! SEMC_CS0 is a dedicated, fixed output for SDRAM CS0. The CS pin mux option is used only to configure the multiplexed CSX/RDY paths. Since SEMC_CS0 is not controlled by SEMC_IOCR.MUX_CSXn , it is not listed under CS pin mux . The RT1052 hardware does not support routing SDRAM CS0 through CSX0. Therefore, I believe this is an invalid option in the configuration tool. Please follow the Reference Manual definition. SEMC_RDY should be routed to GPIO_EMC_40 . Best regards, Gavin

Availability and Integration of AI Noise Reduction on i.MX RT685 HiFi4 DSP Hello, We are evaluating a noise-reduction solution for microphone audio, particularly for wind noise, engine noise, and road noise. The NXP AI Noise Reduction Software for Voice Applications page lists the i.MX RT600 family and the MIMXRT685-AUD-EVK as supported devices: https://www.nxp.com/design/design-center/software/embedded-software/ai-noise-reduction-software-for-voice-applications:AI-NR However, we could not find an AI-NR library, integration guide, API documentation, or an RT685 example project in the public MCUXpresso SDK documentation. Could you please clarify the following? 1. Is AI-NR currently available for the i.MX RT685S? 2. Does the RT685 implementation run on the HiFi4 DSP or the Cortex-M33 core? 3. Is it provided as an XAF component, a precompiled library with a C API, or an example application? 4. If it is available, how can we obtain the evaluation library, documentation, and an example project for the MIMXRT685-AUD-EVK? Thank you. i.MXRT 600 Re: Availability and Integration of AI Noise Reduction on i.MX RT685 HiFi4 DSP Hello @boileed, For further information about the AI-NR SDK package, please contact to [email protected]. Please let me know if there is anything else I can do for you. BR Habib

FRMD-i.MX95 设计文件，适用于 Altium Designer 能否将FRMD-i.MX95的设计文件导出为Altium Designer格式？ https://www.nxp.com/webapp/Download?colCode=FRDM-IMX95-DESIGNFILES&location=null 谢谢！ Re: FRMD-i.MX95 design files for Altium Designer 对我来说也运行正常。 非常感谢！ Re: FRMD-i.MX95 design files for Altium Designer 您好， 请参阅附件中的 Allegro ascii 格式文件，了解 FRDM-IMX95。 原设计是用 16.6 版制作的，所以转换过程中需要进行一些调整。在我这边，导入到 Altium 完全没问题。希望这能帮到你！ Re: FRMD-i.MX95 design files for Altium Designer 没错，但是你需要 Cadence 许可证才能导入该程序。除非导入的文件是 Allegro ASCII 格式（但它们不是）。 Re: FRMD-i.MX95 design files for Altium Designer 您好，您可能需要将提供的 CAD 文件转换为 Altium 格式，具体取决于 NXP 提供的源格式。 Re: FRMD-i.MX95 design files for Altium Designer 您好， Altium 可以导入 OrCad / Allegro 格式。我已经这样做过好几次了。请查看此处的文档： https://www.altium.com/documentation/altium-designer/design-tools-interfacing/allegro-import

助けが必要です。LINホスト送信の問題です 助け:マスターモードとして設定S32K314 LIN機能を使用すると、フレームヘッダーのみが送信されます。スレーブが応答しない場合、マスターはフレームヘッダーを再度送信できません。構成は以下のとおりです。 _0-1787127326823.png_0-1787127326823.png Re: Help needed, issue with LIN host transmission こんにちは@杨工 あなたが投稿したスクリーンショットを見る限り、LIN_FRAMERESPONSE_RXはマスターノードがLINフレームの応答部分を受け取ることを示しています。特定のフレームIDのサブスクライバーとして設定されている場合、ノードはブレーク＋同期＋PIDヘッダーを送信し、スレーブからデータ＋チェックサムを受信します。 スレーブが何も送信しない場合、マスターはフレームを自動的に終了しません。Lpuart_Lin_Ip_SendFrame() をそれ以降に呼び出すと、STATUS_BUSY が返されます。アプリケーションは移転の終了を担当します。 RTD LINドライバーはまさにこの状況に対応するLin Frame Timeout機能を提供します。設定ツールでこれを有効にし、タイマー通知(LinLpuartStartTimerNotification / LinLpuartStopTimerNotification)を実装すると、タイムアウトの期限切れ時にLpuart_Lin_Ip_TimerExpiredService()を呼び出すとドライバーの状態がIDLEに戻ります。 簡単な診断として、Lpuart_Lin_Ip_SendFrame()が返STATUS_BUSYした際にアプリケーションから直接Lpuart_Lin_Ip_TimerExpiredService()またはLpuart_Lin_Ip_GoToIdleState()を呼び出して、これが根本原因であることを確認し、フルタイマー機構を配線するのが良いでしょう。 よろしくお願いいたします。 ダニエル

续订我的 CodeWarrior for MCU 10.7 版本，构建 ID：160721 如标题所示，续订请求是预期的，我尝试从网站延长时间，但出现了意料之外的问题提示，请问有人可以帮我解决这个问题吗？先谢谢了。

MCUバージョン10.7のCodeWarriorビルドID:160721を更新してください タイトルの通り、更新申請は予想されています。ウェブサイトからの延長を試みましたが、問題のヒントが表示されました。どなたかこの問題の解決を手伝ってもらえませんか?よろしくお願いします。

iMX RT1052 多路 同步动态随机存取存储器 (SDRAM) 你好， 我正在努力弄明白如何在 iMX1052 上使用多个同步动态随机存取存储器(SDRAM)芯片。 特别是，我发现参考手册中提到的内容与 MCUXpresso 配置工具外设部分实际可配置的内容之间存在一些不一致之处。 根据手册，CS共有6个可用引脚： CS0、CSX0、CSX1、CSX2、CSX3、RDY 在“外设”部分，当我在“外设驱动程序”中启用 SEMC 时，我应该能够配置多个同步动态随机存取存储器(SDRAM)存储体，但是当我选择 CS 引脚复用器时，我只能看到： CSX0、CSX1、CSX2、CSX3、RDY 我希望在列表中看到 CS0，如果选中，我还希望芯片选择菜单呈灰色显示（强制使用 SEMC 同步动态随机存取存储器(SDRAM) CS0）。 此外，另一个不一致之处在于，从这个外围设备部分，我可以选择一个引脚并将芯片选择菜单配置为 SEMC 同步动态随机存取存储器(SDRAM) CS0，而根据参考手册表 29.7.1.3.3，这显然与实际情况不符。CSXn/RDY 引脚不能设置为 CS0，只能设置为 CS1-2-3。 总之，请问我应该如何配置最多 4 个同步动态随机存取存储器(SDRAM) 芯片？ 我希望将 CS0 用于 IC0，将 CSX1 连接到 GPIO_SD_B1_07 用于 IC1，将 CSX2 连接到 GPIO_SD_B1_08 用于 IC2，将 RDY 连接到 GPIO_EMC_28 用于 IC3。 此致敬礼， 米歇尔·佩拉 i.MX RT105x i.MX RT106x Re: iMX RT1052 multiple SDRAM 嗨，加文， 谢谢你的回复。我仍然不太明白如何使用 MCUXpresso 配置工具来配置设备以使用多个 SDRAM IC。 SEMC_CS0硬连线至 CS0；SEMC_CSX0 不能连线至 CS0 输出。那么，为什么配置工具中会有一个选项可以将 CSX0 设置为 CS0 呢？ 如何使用配置工具正确配置同步动态随机存取存储器 (SDRAM)，使 SEMC_CS0 用作 CS0，RDY 用作 CS1，SEMC_CSX0 用作 CS3，SEMC_CSX1 用作 CS3？我觉得我做不到。 我想在制作硬件之前确认所有引脚复用器都已正确设置以满足我的需求，但是当工具和手册的说法不一致时，这很困难。 此致敬礼， 米歇尔 Re: iMX RT1052 multiple SDRAM 嗨@MichelePerla ， 感谢您对 NXP MIMXRT 系列产品的关注！ SEMC_CS0 是 同步动态随机存取存储器(SDRAM) CS0 的专用固定输出。 CS pin mux 选项仅用于配置多路复用的 CSX/RDY 路径。由于 SEMC_CS0 不受 SEMC_IOCR.MUX_CSXn 控制，因此它不列在 CS pin mux 下。 RT1052 硬件不支持通过 CSX0 路由同步动态随机存取存储器(SDRAM) CS0。因此，我认为这是配置工具中的一个无效选项。请参照参考手册中的定义。 SEMC_RDY 应该路由到 GPIO_EMC_40 。 此致， 加文

imx95 AHAB SGK support Hello, I am working on AHAB secure boot support on i.MX95 and would like to confirm the supported signing-key hierarchy. I understand that some i.MX9 variants, such as i.MX93, currently do not support subordinate signing keys (SGK) for AHAB container signing, and only SRK-based signing is supported, as discussed here: https://community.nxp.com/t5/i-MX-Processors/imx93-AHAB-SGK-support/td-p/2181212 Could you please confirm whether i.MX95 supports signing AHAB boot containers using subordinate keys (SGK), with the SRK certificate carrying the CA flag, or whether the current released ELE firmware supports only direct SRK-based signing? If SGK is supported, could you also clarify whether support depends on the i.MX95 silicon revision, ELE firmware version, AHAB container format, or BSP release? Re: imx95 AHAB SGK support Can anyone help me here?

RT685 HiFi4 DSPにおけるAIノイズリダクションの利用と統合 i.MX こんにちは、 私たちは、特に風の音、エンジン音、道路音に対するマイクのノイズリダクションソリューションを評価しています。 NXPの音声アプリケーション向けAIノイズリダクションソフトウェアのページでは、i.MX RT600ファミリとMIMXRT685-AUD-EVKが対応デバイスとして一覧されています。 https://www.nxp.com/design/design-center/software/embedded-software/ai-noise-reduction-software-for-voice-applications:AI-NR しかし、公開されているMCUXpresso SDKのドキュメントには、AI-NRのライブラリ、統合ガイド、APIドキュメント、RT685の例プロジェクトは見つかりませんでした。 以下の点を明確にしていただけますか? 1. 現在、i.MX RT685SでAI-NRが利用可能ですか? 2. RT685の実装はHiFi4 DSP上で動作しますか、それともCortex-M33コアで動作しますか? 3. XAFコンポーネントとして提供されるのか、C APIを使ったプリコンパイル済みライブラリとして提供されるのか、それとも例示的なアプリケーションとして提供されるのか? 4. もし利用可能な場合、MIMXRT685-AUD-EVKの評価ライブラリ、ドキュメント、サンプルプロジェクトをどのように入手できますか? よろしくお願いします。 i.MX RT600 Re: Availability and Integration of AI Noise Reduction on i.MX RT685 HiFi4 DSP こんにちは、 @boileed。 AI-NR SDKパッケージに関する詳細は、 [email protected] までお問い合わせください。 他に何かできることがあれば教えてください。 BR ハビブ

Altium Designer用のFRMD-i.MX95設計ファイル FRMD-i.MX95のデザインファイルをAltium Designer形式にエクスポートすることは可能でしょうか? https://www.nxp.com/webapp/Download?colCode=FRDM-IMX95-DESIGNFILES&location=null よろしくお願いします。 Re: FRMD-i.MX95 design files for Altium Designer 私も問題なく使えています。 どうもありがとうございました！ Re: FRMD-i.MX95 design files for Altium Designer こんにちは、 FRDM-IMX95のAllegro ASCII形式データについては、添付ファイルを参照してください。 元の設計は16.6で作られていたので、変換に多少の調整がありました。私の環境では、Altiumへのインポートは問題なくできています。お役に立てば幸いです！ Re: FRMD-i.MX95 design files for Altium Designer その通りですが、そのインポート機能を利用するにはCadenceのライセンスが必要です。インポートされたファイルがAllegro ASCII形式である場合を除き（実際にはそうではありません） Re: FRMD-i.MX95 design files for Altium Designer こんにちは。NXPが提供したソース形式によっては、提供されたCADファイルをAltium形式に変換する必要があるかもしれません。 Re: FRMD-i.MX95 design files for Altium Designer こんにちは、 AltiumはOrCadやAllegroのフォーマットをインポートできます。私はそれを何度かやったことがあります。こちらのドキュメントをご覧ください: https://www.altium.com/documentation/altium-designer/design-tools-interfacing/allegro-import

imx95 AHAB SGK 支持 你好， 我正在研究 i.MX95 上的 AHAB 安全启动支持，并想确认支持的签名密钥层次结构。 我了解到，某些 i.MX9 变体（例如 i.MX93）目前不支持 AHAB 容器签名的从属签名密钥 (SGK)，而仅支持基于 SRK 的签名，如这里所讨论的： https://community.nxp.com/t5/i-MX-Processors/imx93-AHAB-SGK-support/td-p/2181212 请问 i.MX95 是否支持使用带有 CA 标志的 SRK 证书对 AHAB 启动容器进行从属密钥 (SGK) 签名，还是当前发布的 ELE 固件仅支持直接基于 SRK 的签名？ 如果支持 SGK，能否也说明一下，支持是否取决于 i.MX95 芯片版本、ELE 固件版本、AHAB 容器格式或 BSP 版本？ Re: imx95 AHAB SGK support 请问有人能帮帮我吗？

需要帮助，LIN主机传输有问题 帮助：当在配置为主模式的 S32K314 上使用 LIN 功能时，只会发送帧头。如果从设备没有响应，主设备就无法再次发送帧头。配置如下： _0-1787127326823.png_0-1787127326823.png Re: Help needed, issue with LIN host transmission 嗨@杨工， 根据你发布的截图，LIN_FRAMERESPONSE_RX 表示主节点将接收 LIN 帧的响应部分。当配置为特定帧 ID 的订阅者时，节点会发送 Break + Sync + PID 标头，然后监听来自从节点的 Data + Checksum。 如果从设备没有发送任何内容，主设备不会自行终止帧。任何后续对 Lpuart_Lin_Ip_SendFrame() 的调用都将返回 STATUS_BUSY。应用程序负责终止转账。 RTD LIN 驱动程序提供了一个 Lin 帧超时功能，正是为了应对这种情况。如果在配置工具中启用它并实现定时器通知（LinLpuartStartTimerNotification / LinLpuartStopTimerNotification），则在超时到期时调用 Lpuart_Lin_Ip_TimerExpiredService() 将使驱动程序状态返回到 IDLE。 作为快速诊断方法，当 Lpuart_Lin_Ip_SendFrame() 返回 STATUS_BUSY 时，您可以直接从应用程序调用 Lpuart_Lin_Ip_TimerExpiredService() 甚至 Lpuart_Lin_Ip_GoToIdleState()，以确认这是根本原因，然后再连接完整的定时器机制。 此致， 丹尼尔

Help needed, issue with LIN host transmission Help: When using the LIN function on S32K314 configured as master mode, only the frame header is sent. If the slave does not respond, the master cannot send the frame header again. The configuration is as follows: _0-1787127326823.png_0-1787127326823.png Re: Help needed, issue with LIN host transmission Hi @杨工, Based on the screenshot you posted, LIN_FRAMERESPONSE_RX indicates that the master node will receive the response part of a LIN frame. When configured as a subscriber for a specific frame ID, the node sends the Break + Sync + PID header and then listens for the Data + Checksum from the slave. If the slave does not send anything, the master will not terminate the frame on its own. Any subsequent call to Lpuart_Lin_Ip_SendFrame() will return STATUS_BUSY. The application is responsible for terminating the transfer. The RTD LIN driver provides a Lin Frame Timeout feature for exactly this situation. If you enable it in the configuration tool and implement the timer notifications (LinLpuartStartTimerNotification / LinLpuartStopTimerNotification), calling Lpuart_Lin_Ip_TimerExpiredService() on timeout expiry will return the driver state to IDLE. As a quick diagnostic, you can call Lpuart_Lin_Ip_TimerExpiredService() or even Lpuart_Lin_Ip_GoToIdleState() directly from the application whenever Lpuart_Lin_Ip_SendFrame() returns STATUS_BUSY, to confirm this is the root cause before wiring up the full timer mechanism. Regards, Daniel

MIMXRT1175AVM8B Hardware Integration Support or Referance schematic Hi NXP team, We are designing an AV Controller using your MIMXRT1175AVM8B MCU. While working on the hardware schematic, we found that the available datasheet and hardware design guidelines do not provide sufficient details for some of the hardware interface configurations, Like regarding the RGMII/Ethernet interface and the exact MCU pin connections. Therefore, we would appreciate hardware integration support from NXP, or at least a reference schematic for the MIMXRT1175AVM8B that we can use as a design reference. Please provide the necessary hardware integration guidance, recommended connections, or any available reference schematic/design files for the Ethernet/RGMII interface. Thank you for your support. Thank you. Re: MIMXRT1175AVM8B Hardware Integration Support or Referance schematic Hi @Ntn-Tech , Thanks for your interest in NXP MIMXRT series! NXP provides the schematic for the RT1170-EVKB as a reference design. In addition, AN14251 provides detailed information on ENET usage and pin configuration. For the RT1175 you are using, please refer to the relevant information in Table 25, “i.MX RT117x – ENET1G RGMII pads.” Before implementing this, it is best to double-check using the ConfigTool provided in MCUXpressoIDE. Best regards, Gavin