Multi Source Translation Content

cancel
Showing results for 
Show  only  | Search instead for 
Did you mean: 

Multi Source Translation Content

Discussions

Sort by:
i.MX95 19×19 EVK – IMX95-OS08A20 相机支持,带 AAOS 16 您好,NXP团队: 我们目前正在使用 NXP i.MX95 19×19 EVK (IMX95LPD5EVK-19) 和 Android Automotive OS (AAOS) 16。 我们的要求是使用 i.MX95 电路板支持包。官方支持的摄像头模块。 我们之前评测过 AN14853 中列出的索尼 IMX219、IMX258 和 IMX477 相机模块。但是,我们了解到 Innowave IMX258 在 i.MX95 电路板支持包中没有得到官方支持。 根据 NXP 的指导,我们了解到 IMX95-OS08A20 是 NXP 支持的 i.MX95 19×19 EVK 相机模块。 我们想就我们的具体使用案例确认以下几点: 1. IMX95-OS08A20 是否在 i.MX95 19×19 EVK (IMX95LPD5EVK-19) 上正式支持 AAOS 16? 2. IMX95-OS08A20 应该使用哪个确切的 NXP 电路板支持包 / AAOS 16 版本? 3. AAOS 16 电路板支持包中是否已包含所需的摄像头驱动程序和 ISP 支持? 4. 启用 OS08A20 是否需要任何额外的补丁、代码包,软件包或配置更改? 5. 19×19 EVK 上的 OS08A20 摄像机应该使用哪种设备树/DTB 配置? 6. AAOS 16 支持哪些相机分辨率和帧速率? 7. 是否有适用于 AAOS 16 的 OS08A20 的 EVS 配置或示例应用程序? 8. 请确认我们需要购买的确切摄像头模块/零件编号以及所需的线缆或适配器。 9. 如果可能,请提供 IMX95-OS08A20 的推荐购买信息或 NXP 代理商信息。 我们目前的处境是: 板: NXP i.MX95 19×19 EVK (IMX95LPD5EVK-19) 软件: Android Automotive OS 16 电路板支持包。: NXP i.MX95 电路板支持包。 我们只有在确认该相机与我们确切的 AAOS 16 + 电路板支持包 环境兼容后,才会继续购买该相机。 NXP 参考: https://www.nxp.com/design/design-center/development-boards-and-designs/IMX95-OS08A20 谢谢! Android Re: i.MX95 19×19 EVK – IMX95-OS08A20 Camera Support with AAOS 16 你好, OS08A20 不是 i.MX95 的 AAOS 支持的摄像头,对于此处理器,我们支持 OX03C10 和 AP1302 摄像头传感器。 此致敬礼/Saludos, 阿尔多。
View full article
Microsoft Edgeオプションを選択した場合、ボードの組み込みウェルカムページは表示されません。 親愛なるみんな sdk.sdk_2.x_lpcxpresso54114をダウンロードしましたFreeMASTERの例のみを使用します。正常に動作しますが、FreeMASTERのオプションパネルでEdgeサポートを選択すると問題が発生します その場合、ウェルカムスクリーンが表示されます: ボードの内蔵ウェルカムページを一度クリックして、その後10秒以上待つと......何も起こらない。10秒後にもう一度クリックすると(2回目)、ページが表示されます。 アイコンが表示されず、リンクをクリックすると奇妙な動作が発生します(例えば、readme.txtリンクをクリックしようとすると保存ウィンドウが表示されます)。 逆に、FreeMASTERのオプションパネルでInternet Explorerを選択すると、結果はほぼ正しいです。 read me リンクをクリックすると内部の readme.txt ファイルが開きますが、デモプロジェクトファイルリンクをクリックすると エラーが発生したmsxboxがとにかく表示される 問題は、最近のブラウザをRPC-JSONスクリプト方式でサポートする必要があるのに、あなたと添付したHTMLファイルが動作しないことです。私の.hファイルをテストしてください。プラットフォームにも提出してください。これはSDKのfirwmareと同じ変数とコマンドを指しています よろしくお願いします。 パオロ
View full article
FS04 in 48V platform Hello, I'm considering a NXP CPU (SN32N55) arrangement for a new 48V automotive platform. Can the FS04 PMIC be connected to the 48V battery? There's going to be some short transients above 60V (its absolute maximum supply rating) as shown in the table. Can it survive that? If not what protection could be used to achieve it? Thank you very much in advance. Re: FS04 in 48V platform Got it, thanks! Re: FS04 in 48V platform Hello, The FS04’s maximum continuous operating voltage is 36 V. It is validated at 48 V only for 15 minutes at room temperature for jump-start, and it can sustain a 58 V load dump without external protection. The 60 V rating is an absolute maximum, not an operating or guaranteed-survival limit. A transient above 60 V can cause malfunction or permanent damage. The protection should keep VSUP below 36 V during continuous operation. Hope this helps!
View full article
I.MX8 nano DDR tool test result Hi~ Here is my DDR validation result from the DDR Tool. Could you please comment on whether the results are good enough, or suggest ways to improve them? Re: I.MX8 nano DDR tool test result Hello,  Same comments as Re: i.MX8 Nano DDR Tool Test Results – Acceptance Confirmation - NXP Community
View full article
EB Tresosのアクティベーションが失敗しました 皆様、 EB Client License Administrator v1.5.1 を使用して、以下の認証コードC6FC-BE23-0D7C-6AFD で EB Tresos v0.29.0 をアクティベートしようとしましたが、常に失敗します。ログを確認してください。 情報:トラステッドストレージの初期化が完了しました。 NodeLockedライセンスC6FC-BE23-0D7C-6AFDを有効化しています。ライセンス数:1 ステータス: 4、リクエストを作成中 ステータス: 5、リクエストが作成されました ステータス: 6、コンテキストが作成されました ステータス:7、リモートサーバーにコネクテッド ステータス: 8、リクエスト送信済み Status: 9, Polling for response(ステータス9:応答を問い合わせ中) Status: 11, Done(ステータス11:完了) エラー: flxActAppActivationSend (50040,41147,10248) そのアクティベーション要求は、ライセンスを取得する権利を一切付与するものではありません。 FlexNetオペレーションサーバーへの接続に失敗しました。 この問題のために作業が滞っているため、早急な解決策をご提示ください。よろしくお願いいたします。
View full article
如果选择了 Microsoft Edge 选项,则不会显示板内置的欢迎页面。 各位 我已经下载了 sdk.sdk_2.x_lpcxpresso54114仅提供 FreeMASTER 示例。它运行正常,但如果我在 FreeMASTER 的选项面板中选择 Edge 支持,就会出现问题。 在这种情况下,将显示欢迎屏幕: 点击一次板内置的欢迎页面,然后等待 10 秒或更长时间……没有任何反应。10秒后再次点击(第二次点击)页面才会出现: 没有图标,而且点击链接会出现奇怪的现象(例如,点击 readme.txt 链接时会弹出保存窗口)。 反之亦然,如果您在 FreeMASTER 的选项面板中选择 Internet Explorer,结果几乎是正确的。 “readme”链接会打开内部的 readme.txt 文件,但如果您点击“演示项目文件”链接,则会打开“演示项目”文件。 出现错误提示的 MSXbox 仍然会出现。 问题是我需要使用 RPC-JSON 脚本方式支持最新的浏览器,但是你提供的和我附加的 html 文件都无法正常工作。请测试我的 .h 文件。同时,请将文件上传到您的平台。它指的是 SDK 固件中相同的变量和命令 此致 Paolo
View full article
FS04 48V平台 你好, 我正在考虑为新的 48V 汽车平台采用 NXP CPU (SN32N55) 方案。 FS04 PMIC 可以连接到 48V 电池吗?如表格所示,会出现一些高于 60V(其绝对最大供电额定值)的短暂瞬态电压。它能经受住这样的考验吗?如果不行,可以用什么保护措施来实现呢? 非常感谢您。 Re: FS04 in 48V platform 明白了,谢谢! Re: FS04 in 48V platform 你好, FS04 的最大连续工作电压为 36 V。它仅在室温下以 48 V 电压验证 15 分钟即可启动,并且可以在没有外部保护的情况下承受 58 V 的负载突降。 60V 额定电压是绝对最大值,而不是工作极限或保证生存极限。超过 60V 的瞬态电压会导致故障或永久性损坏。 在连续运行期间,保护装置应使 VSUP 低于 36 V。 希望这能帮到你!
View full article
BGAのはんだ付け、検査、信頼性に関する技術的説明SPC5200CVR400B要請 NXP技術サポートチームへ、 現在、 SPC5200CVR400B(REV1) BGAデバイスを使用しており、その組み立てやはんだ付けの信頼性についてご指導いただけるとありがたいです。 この装置は 272ボールBGAパッケージで供給されているため、組み立て後ははんだ付け部分やパッドが見えず、目視検査によるはんだ付け品質の確認が困難です。 以下の点について説明していただけますか? 推奨されるはんだ付け/リフロープロファイル 推奨されるリフローピーク温度。 最大許容リフロー温度およびリフロー時間。 許容されるリフローサイクル数。 湿気に対する感受性と保管方法 組み立て前の推奨保管条件 防湿袋を開封した後の床の寿命。 床の耐用年数を超過した場合のベーキング要件。 はんだ付け不良/はんだ接合部の不具合に関する懸念 このデバイスは、組み立て時にはんだ付けの乾燥、濡れない、枕に頭を抱えた欠陥に悩まされることはありますか? SPC5200CVR400B BGAパッケージに関連する既知のハンダ付けの問題はありますか? このような問題を最小限に抑えるために、どのようなプロセス管理が推奨されますか? 検査方法 BGAのはんだ付け部分が見えない場合、NXPはどのような検査方法を推奨していますか? 2D X線検査で十分でしょうか、それとも3D/CT X線検査が推奨されますか? すべてのBGAボールが正しくはんだ付けされていることを確認するためのガイドラインはありますか? 故障解析 このデバイスの断続的な接続やはんだ接合部の開口を特定するにはどのような方法が推奨されますか? NXPは、はんだ接合部の健全性を検証するために、境界スキャン(JTAG)、機能テスト、X線検査、断面解析、またはその他の手法を推奨していますか? パッケージの信頼性 SPC5200CVR400Bのはんだ接合部の信頼性、パッドのクレーター、歪み、BGA接続の失敗に関連する既知の現場問題はありますか? このパッケージに特有のアプリケーションノートや組み立てガイドラインはありますか? SPC5200CVR400Bに関して、利用可能な組み立てガイドライン、アプリケーションノート、信頼性報告書、またはパッケージごとの推奨事項を教えていただけますか? 再開まで今しばらくお待ちください。 よろしくお願いいたします。 アビジート・ソランク Re: Technical Clarification Request for SPC5200CVR400B BGA Soldering, Inspection, and Reliability こんにちは、 SPC5200CVR400B(REV1)の組み立て工程に関する詳細なご質問をいただき、ありがとうございます。 現在公開されているSPC5200CVR400Bの情報に基づくと、鉛フリー組立に関する関連制限は以下のとおりです。 パッケージ:272ボールプラスチックBGA、ピッチ1.27mm、約27mm×ボディ。 湿気感受性レベル:MSL 3。 JEDEC J-STD-033の取り扱い要件に基づき、MSL3デバイスは防湿袋を開封後、30℃以下/60%RH以下の環境下で168時間のフロアライフ(保管寿命)を有します。 鉛フリーリフロー時のパッケージ本体最大温度:260°C。 パッケージのピーク温度での最大時間:40秒。 認定されたリフローサイクルの最大回数:3回。 リフロープロファイル NXPはすべてのボード設計に対して一つのユニバーサルオーブンレシピを指定していません。実際のプロファイルは、はんだペーストサプライヤーの推奨に基づいて確立され、組み立て済みPCB上で、BGAセンターやコーナーを含む代表的なホット・コールドの熱電対で検証されなければなりません。 典型的なSAC鉛フリープロセスでは、はんだ接合部は通常235°C以上、はんだペースト供給者が要求する温度に達し、パッケージ本体は260°C以下に保たなければなりません。260°Cの値は、パッケージ本体の最大限界であり、目標のはんだ接合温度ではありません。ピークパッケージ温度での40秒の制限も尊重しなければなりません。はんだボールとハンダペーストの合金は互換性がなければならない。 また、3サイクルの制限には基板レベルのリフロー全ての露出が含まれていることにご注意ください。リフロー作業の間隔が適用される床材寿命を超える場合は、再度、水分処理に関する要件を適用する必要があります。 湿気の取り扱いと保管 未開封のデバイスを元の無傷の防湿層パッケージのまま保管し、湿度感受性ラベルの保管条件や封印日の情報を守ってください。袋が開けられると、MSL3のフロアライフクロックが開始されます。残りの機器は、処理していないときは乾燥剤で密封するか、温度管理された乾燥キャビネットに保管してください。 保管寿命を超過した場合、湿度インジケーターカードが許容範囲外の場合、または部品がIPC/JEDECの要件に従って保管されていない場合は、リフローの前にデバイスをベーキングする必要があります。焼き付け温度と時間は、IPC/JEDEC J-STD-033およびキャリアの耐熱温度に従って選択する必要があります。SPC5200CVR400Bは、オーブン対応のトレイに収納された状態で出荷されると記載されていますが、オーブンで焼く前にトレイの耐熱温度を確認する必要があります。 乾式はんだ、非濡れ性、枕に頭を突っ込む 公開された製品情報には、特定のSPC5200CVR400Bはんだ失敗モードは明記されていません。他のPBGAデバイスと同様に、開口、濡れない、不十分な崩壊、枕に頭を置くことは、はんだの浸着不足、酸化や汚染、配置ミス、パッケージやPCBの歪み、共面性の悪さ、または不適切な熱プロファイルによって生じることがあります。 推奨されるプロセス管理には以下が含まれます。 パッケージの機械情報に指定されたPCBランドパターンを使用し、PBGAパッケージに適用されるPCBレイアウトの推奨に従います。 はんだペースト検査を用いて、はんだペーストの状態、保管状況、印刷量、位置合わせ、および開口部の解放状態を確認します。 PCBの平坦度、パッケージの取り扱い、配置精度、部品の歪みを制御します。 BGAの中央と角の部分をプロファイリングし、ボードの端だけでなく。 互換性のある鉛フリーはんだペーストを使用し、適切なフラックス活性と濡れ時間を維持してください。 プリント基板のパッドおよび部品端子の酸化と汚染を制御する。 検査 はんだ接合部がBGAの下にあるため、目視だけでは全体のアレイを確認できません。X線検査は適切な非破壊的な生産・スクリーニング方法です。2DX線は、粗い開口、ショート、ブリッジ、はんだ不足、空隙の日常的検出に使用できます。3D X線やCTは、プロセス開発、欠陥の局在、重なり特徴、2D画像が決定的でない場合などに有用です。NXPは、この装置に関して2D X線と3D X線のどちらか一方を普遍的に推奨するものではありません。 工程の適格性評価や故障解析には、X線検査と、断面分析や浸透探傷試験などの破壊的な試料分析を組み合わせる。単一の非破壊方法では、すべてのはんだ接合部の完全性をすべての条件下で証明することはできません。 故障解析 断続的な接続や接続断の疑いがある場合、推奨されるアプローチは、以下の点を関連付けることです。 電気的連続性、関連するネットやテストアクセスが利用可能な境界スキャン/JTAG、機能テストなどです。 欠陥が2Dでは解消できない場合は、できれば3D/CTによるX線検査が望ましいです。 故障した信号や機能を監視しながら、温度サイクル試験、または温度制御/機械的刺激を行う。 代表的な故障部品について、断面分析および/または浸透探傷分析を実施する。 境界スキャンと機能テストは相互補完的な関係にある。これらは電気的に断線している箇所や断続的な接続箇所を特定することはできますが、それ自体で全ての電源、接地、または機械的に弱いはんだ接合部を検証できるわけではありません。 パッケージの信頼性 現在公開されている製品情報では、はんだ接合の信頼性、パッドのクレーター、歪み、BGA接続の故障など、SPC5200CVR400B特有の既知の問題は特定されていません。そのような故障が観察された場合は、NXP FAE/品質組織を通じて製品固有の故障分析を行うべきです。デバイスのロット/日付コード、防湿袋の密封日、湿度インジケーターカードの状態、使用履歴、PCBのランドパターンと積層構造、はんだペースト情報、完全なリフロープロファイル、X線画像、および不良サンプルまたは断面画像をご提供ください。 一般的なガイダンスについては、以下を参照してください。 SPC5200CVR400B製品情報 SPC5200CVR400Bの化学物質およびMSL情報 AN10365、表面実装リフローはんだ付け AN5126、PBGAパッケージのアセンブリガイドライン SPC5200CVR400Bは従来のデバイスであり、パッケージごとの製造特性評価レポートは標準的な製品ドキュメントで簡単に入手できなくなる場合があります。 はんだ接合部を目視で検査できないことはすべてのBGAパッケージに本質的に存在しており、SPC5200CVR400Bの組立リスク増加を示すものではありません。業界標準のBGA組立制御、X線検査、プロセス認証技術が通常用いられ、はんだ接合部の完全性を確保します。 よろしくお願いいたします。 ピーター
View full article
Technical Clarification Request for SPC5200CVR400B BGA Soldering, Inspection, and Reliability Dear NXP Technical Support Team, We are currently using the SPC5200CVR400B (REV1) BGA device and would appreciate your guidance regarding its assembly and soldering reliability. Since this device is supplied in a 272-ball BGA package, the solder joints and pads are not visible after assembly, making it difficult to verify the soldering quality through visual inspection. Could you please provide clarification on the following points? Recommended soldering/reflow profile Recommended peak reflow temperature. Maximum allowable reflow temperature and duration. Number of reflow cycles permitted. Moisture Sensitivity and Storage Recommended storage conditions before assembly. Floor life after opening the moisture barrier bag. Baking requirements if the floor life is exceeded. Dry Solder / Open Solder Joint Concerns Can this device be susceptible to dry solder joints, non-wetting, or head-in-pillow defects during assembly? Are there any known soldering challenges associated with the SPC5200CVR400B BGA package? What process controls are recommended to minimize such issues? Inspection Methods Since the BGA solder joints are not visible, what inspection method is recommended by NXP? Is 2D X-ray inspection sufficient, or is 3D/CT X-ray recommended? Are there any guidelines for verifying that all BGA balls are properly soldered? Failure Analysis What methods are recommended to identify intermittent connections or open solder joints on this device? Does NXP recommend boundary scan (JTAG), functional testing, X-ray inspection, cross-section analysis, or any other technique to verify solder joint integrity? Package Reliability Are there any known field issues related to solder joint reliability, pad cratering, warpage, or BGA connection failures for SPC5200CVR400B? Are there any application notes or assembly guidelines specific to this package? Could you please provide any available assembly guidelines, application notes, reliability reports, or package-specific recommendations for the SPC5200CVR400B? Thank you for your support. Best Regards, Abhijeet Solank Re: Technical Clarification Request for SPC5200CVR400B BGA Soldering, Inspection, and Reliability Hello, Thank you for the detailed questions regarding the SPC5200CVR400B (REV1) assembly process. Based on the currently published information for SPC5200CVR400B, the relevant limits for lead-free assembly are: Package: 272-ball plastic BGA, 1.27 mm pitch, approximately 27 mm × 27 mm body. Moisture Sensitivity Level: MSL 3. Per JEDEC J-STD-033 handling requirements, MSL3 devices have a floor life of 168 hours at ≤30°C/60%RH after opening the moisture barrier bag. Maximum package body temperature during lead-free reflow: 260 °C. Maximum time at the peak package temperature: 40 seconds. Maximum number of qualified reflow cycles: three. Reflow profile NXP does not specify one universal oven recipe for every board design. The actual profile must be established using the solder-paste supplier’s recommendations and verified on the assembled PCB with thermocouples at representative hot and cold locations, including the BGA centre and corners. For a typical SAC lead-free process, the solder joints should reach at least the temperature required by the solder-paste supplier, normally above 235 °C, while the package body must remain below 260 °C. The 260 °C value is a maximum package-body limit, not a target solder-joint temperature. The 40-second limit at peak package temperature must also be respected. The solder-ball and solder-paste alloys must be compatible. Please also note that the three-cycle limit includes all board-level reflow exposures. If the time between reflow operations exceeds the applicable floor life, the moisture-handling requirements must be applied again. Moisture handling and storage Keep unopened devices in the original, intact moisture-barrier packaging and follow the storage conditions and seal-date information on the moisture-sensitivity label. Once the bag is opened, the MSL3 floor-life clock starts. Remaining devices should be resealed with desiccant or stored in a controlled dry cabinet when they are not being processed. If the floor life is exceeded, the humidity indicator card is out of limit, or the parts have not been stored according to IPC/JEDEC requirements, the devices must be baked before reflow. The bake temperature and duration must be selected according to IPC/JEDEC J-STD-033 and the carrier’s temperature rating. The SPC5200CVR400B is listed as supplied in a bakeable tray; the tray rating must nevertheless be checked before baking. Dry solder, non-wetting, and head-in-pillow There is no specific SPC5200CVR400B soldering failure mode identified in the published product information. As with other PBGA devices, opens, non-wetting, insufficient collapse, and head-in-pillow can result from inadequate solder-paste deposition, oxidation or contamination, incorrect placement, package or PCB warpage, poor coplanarity, or an unsuitable thermal profile. Recommended process controls include: Use the PCB land pattern specified in the package mechanical information and follow PCB layout recommendations applicable to PBGA packages. Verify solder-paste condition, storage, print volume, alignment, and aperture release using solder-paste inspection. Control PCB flatness, package handling, placement accuracy, and component warpage. Profile the centre and corner areas of the BGA, not only the board edge. Use a compatible lead-free solder paste and maintain adequate flux activity and wetting time. Control oxidation and contamination of the PCB pads and component terminals. Inspection Because the solder joints are underneath the BGA, visual inspection alone cannot verify the complete array. X-ray inspection is the appropriate non-destructive production-screening method. 2D X-ray can be used for routine detection of gross opens, shorts, bridges, insufficient solder, and voiding. 3D X-ray or CT is useful for process development, defect localization, overlapping features, and cases where 2D images are inconclusive. NXP does not prescribe one universal choice between 2D and 3D X-ray for this device. For process qualification or failure analysis, combine X-ray with destructive sample analysis such as cross-sectioning or dye-penetration testing. No single non-destructive method can prove the integrity of every solder joint under all conditions. Failure analysis For intermittent or suspected open connections, the recommended approach is to correlate: Electrical continuity, boundary-scan/JTAG where the relevant nets and test access are available, and functional testing. X-ray inspection, preferably 3D/CT when the defect cannot be resolved in 2D. Thermal cycling or controlled temperature/mechanical stimulation while monitoring the failing signal or function. Cross-sectioning and/or dye-penetration analysis on representative failed assemblies. Boundary scan and functional testing are complementary. They may identify electrically open or intermittent connections, but they do not by themselves verify every power, ground, or mechanically weak solder joint. Package reliability The currently available public product information does not identify a known SPC5200CVR400B-specific field issue involving solder-joint reliability, pad cratering, warpage, or BGA connection failures. If such a failure is observed, a product-specific failure analysis should be performed through the NXP FAE/quality organization. Please provide the device lot/date code, moisture-barrier-bag seal date, humidity-indicator-card status, floor-life history, PCB land pattern and stack-up, solder-paste information, complete reflow profile, X-ray images, and failed samples or cross-sections. For general guidance, please refer to: SPC5200CVR400B product information SPC5200CVR400B chemical and MSL information AN10365, Surface mount reflow soldering AN5126, Assembly guidelines for PBGA packages SPC5200CVR400B is a legacy device and package-specific manufacturing characterization reports may no longer be readily available through standard product documentation. The inability to visually inspect solder joints is inherent to all BGA packages and does not indicate an increased assembly risk for SPC5200CVR400B. Industry-standard BGA assembly controls, X-ray inspection, and process qualification techniques are normally used to ensure solder-joint integrity. Best regards, Peter
View full article
关于SPC5200CVR400B BGA焊接、检验和可靠性的技术澄清请求 尊敬的恩智浦技术支持团队: 我们目前正在使用SPC5200CVR400B (REV1) BGA 设备,希望您能就其组装和焊接可靠性提供指导。 由于该设备采用272 球 BGA 封装,组装后焊点和焊盘不可见,因此很难通过目视检查来验证焊接质量。 请您就以下几点进行澄清? 推荐的焊接/回流焊我的 推荐的峰值回流温度。 允许的最大回流温度和持续时间。 允许的回流焊循环次数。 湿度敏感性和储存 组装前建议的存放条件。 打开防潮袋后地板的使用寿命。 如果地板使用寿命超过要求,则需要进行烘烤。 虚焊/开路焊点问题 该设备在组装过程中是否容易出现虚焊、不润湿或头部枕垫缺陷? SPC5200CVR400B BGA封装是否存在已知的焊接难题? 建议采取哪些流程控制措施来最大程度地减少此类问题? 检查方法 由于 BGA 焊点不可见,NXP 推荐采用哪种检测方法? 二维X光检查是否足够,还是建议进行三维/CT X光检查? 是否有任何准则来验证所有BGA焊球是否都已正确焊接? 故障分析 有哪些方法可以识别该设备上的间歇性连接或开路焊点? NXP 是否推荐使用边界扫描(JTAG)、功能测试、X射线检测、横截面分析或其他任何技术来验证焊点完整性? 包装可靠性 SPC5200CVR400B 是否存在与焊点可靠性、焊盘凹陷、翘曲或 BGA 连接故障相关的已知现场问题? 是否有针对此软件包的应用笔记或组装指南? 请问能否提供 SPC5200CVR400B 的任何可用的组装指南、应用笔记、可靠性报告或封装特定建议? 感谢您的支持。 顺祝商祺! 阿比吉特·索兰克 Re: Technical Clarification Request for SPC5200CVR400B BGA Soldering, Inspection, and Reliability 你好, 感谢您就 SPC5200CVR400B (REV1) 组装过程提出的详细问题。 根据目前已公布的SPC5200CVR400B相关信息,无铅组装的相关限制如下: 封装:272 球塑料 BGA,间距 1.27 毫米,主体尺寸约为 27 毫米 × 27 毫米。 湿度敏感等级:MSL 3。 根据 JEDEC J-STD-033 处理要求,MSL3 设备在打开防潮袋后,在 ≤30°C/60%RH 的温度下可存活 168 小时。 无铅回流焊过程中封装体最高温度:260 °C。 包装达到峰值温度的最长时间:40 秒。 合格回流焊循环的最大次数:三次。 回流我的 NXP并没有为每种板设计指定一个通用的烤箱配方。实际的我的必须根据焊膏供应商的建议确定,并在组装好的 PCB 上使用热电偶在代表性的冷热位置(包括 BGA 中心和角落)进行验证。 对于典型的 SAC 无铅工艺,焊点温度至少应达到焊膏供应商要求的温度,通常高于 235 °C,而封装体温度必须保持在 260 °C 以下。260 °C 是封装体的最高温度限制,而不是焊点的目标温度。还必须遵守封装峰值温度下 40 秒的限制。焊球和焊膏的合金成分必须相容。 另请注意,三次循环的限制包括所有板级回流焊暴露。如果两次回流焊操作之间的时间间隔超过了适用的焊台寿命,则必须再次应用湿度处理要求。 水分处理和储存 将未开封的设备保存在原装、完好的防潮包装中,并遵循防潮标签上的储存条件和密封日期信息。一旦包装袋打开,MSL3 地板寿命计时器就开始计时。剩余的设备在不进行处理时,应使用干燥剂重新密封或存放在受控干燥柜中。 如果超过了地板寿命,湿度指示卡超出限度,或者零件没有按照 IPC/JEDEC 要求存放,则必须在回流焊之前对设备进行烘烤。烘烤温度和持续时间必须根据 IPC/JEDEC J-STD-033 和载体的温度额定值来选择。SPC5200CVR400B 标明是装在可烘烤的托盘中;但是烘烤前必须检查托盘的额定功率。 干焊、不润湿、以及枕着枕头 已发布的产品信息中没有指出 SPC5200CVR400B 的具体焊接故障模式。与其他 PBGA 设备一样,开路、不润湿、塌陷不足和头部枕状缺陷可能是由于焊膏沉积不足、氧化或污染、放置不正确、封装或 PCB 翘曲、共面性差或热分布不合适造成的。 建议的过程控制措施包括: 使用封装机械信息中指定的 PCB 焊盘图案,并遵循适用于 PBGA 封装的 PCB 布局建议。 使用焊膏检测方法验证焊膏状况、储存情况、印刷量、对准情况和开口释放情况。 控制PCB平整度、封装处理、放置精度和元器件翘曲。 对 BGA 的中心和角落区域进行轮廓分析,而不仅仅是板边缘。 使用兼容的无铅焊膏,并保持足够的助焊剂活性和润湿时间。 控制PCB焊盘和元器件端子的氧化和污染。 检查 由于焊点位于 BGA 下方,仅凭目视检查无法验证整个阵列。X射线检测是合适的无损生产筛选方法。二维 X 射线可用于常规检测严重的开路、短路、桥接、焊料不足和空洞。3D X 射线或 CT 可用于工艺开发、缺陷定位、重叠特征以及 2D 图像无法得出结论的情况。NXP并未为该设备规定2D X射线和3D X射线之间的单一通用选择。 对于工艺鉴定或失效分析,可将 X 射线与破坏性样品分析(如横截面分析或渗透探伤)相结合。没有一种无损检测方法能够证明每个焊点在所有条件下的完整性。 故障分析 对于间歇性或疑似断开的连接,建议的方法是进行以下关联分析: 电气连续性测试、边界扫描/JTAG(在相关网络和测试接口可用的情况下)和功能测试。 X射线检查,如果2D检查无法发现缺陷,最好进行3D/CT检查。 在监测故障信号或功能的同时,进行热循环或受控温度/机械刺激。 对具有代表性的失效组件进行横截面分析和/或染料渗透分析。 边界扫描和功能测试是互补的。它们可以识别出电气上的开路或间歇性连接,但它们本身并不能验证每一个电源、接地或机械上薄弱的焊点。 代码包,软件包可靠性 目前可公开获取的产品信息并未发现 SPC5200CVR400B 存在已知的特定现场问题,例如焊点可靠性、焊盘凹陷、翘曲或 BGA 连接故障。如果发现此类故障,应通过 NXP FAE/质量部门进行产品特定的故障分析。请提供设备批号/日期代码、防潮袋密封日期、湿度指示卡状态、使用历史、PCB焊盘图案和堆叠结构、焊膏信息、完整的回流焊曲线、X射线图像以及失效样品或横截面图。 一般而言,请参阅: SPC5200CVR400B 产品信息 SPC5200CVR400B 化学品和 MSL 信息 AN10365,表面贴装回流焊 AN5126,PBGA封装组装指南 SPC5200CVR400B 是一款老旧设备,其封装特定的制造特性报告可能不再能通过标准产品文档轻松获得。 无法目视检查焊点是所有 BGA 封装的固有特性,并不表示 SPC5200CVR400B 的组装风险增加。通常采用行业标准的 BGA 组装控制、X 射线检测和工艺鉴定技术来确保焊点完整性。 顺祝商祺! Peter
View full article
LinuxのQoriQでPREEMPT_RT こんにちは、 現在はlinux-6.12-rtブランチのNXP QorIQのLinuxカーネルを使用しています が、おそらくLinux 6.18のような新しいカーネルバージョンに移行したいと考えています。 RTカーネルのサポートとブランチ戦略についていくつか質問があります。 linux-6.12-rtとlf-6.12.yの違いは正確には何ですか? linux-6.12-rtと同様に、別のLinux-6.18-rtブランチが計画されているのでしょうか? そうでない場合、 lf-6.18.yはCONFIG_PREEMPT_RT=yと直接併用することを想定していますか? 私の理解では、linux-6.12-rtはlf-6.12.yと比べて追加の PREEMPT_RT 関連の変更が含まれています。しかし、Linux 6.12 以降、コア PREEMPT_RT サポートは上流カーネルに統合されています。 https://kernel-internals.org/locking/preempt-rt/ 同時に、RT専用の開発と安定したRTパッチのリリースは、上流で別々に続いているのも見て取れます。 以上のことから、NXPの最新版QorIQではこの問題がどのように処理されているのかを知りたいです。 Linux 6.18の場合、lf-6.18.yのブランチをCONFIG_PREEMPT_RT=yで使い、NXP固有の変更をすべて含めて、すでにNXP固有の変更をPREEMPT_RTに入れるべきでしょうか? それとも、 lf-6.18.yの上にさらに RT パッチを加えた、QorIQ RT 専用のブランチ/リリースがまだ計画されているのでしょうか? RTブランチを別途計画していない場合、NXPがlf-6.18.yの上に適用することを推奨する追加のRTパッチはありますか? Re: PREEMPT_RT on Linux QoriQ こんにちは、 QorIQ/Layerscapeの場合、 lf-6.18.y と CONFIG_PREEMPT_RT=y 組み合わせがNXPがサポートするRTリリースと同等であると想定しないでください。NXPの現在のReal Time Edge資料では、LF 6.18に基づくLinux PREEMPT_RT 6.18のリリースが示されており、内部開発では別の下流RTパッチスタックが追跡されています。 対応するNXP 6.18 RTリリース、できればQorIQプラットフォーム向けの最新バージョンを使いましょう。現在の状況を比較してください linux-6.12-rt 対応するLF 6.18ベースに対してツリーを実行しますが、 CONFIG_PREEMPT_RT=y を有効にするだけでNXP固有のRT変更がすべて含まれるとは考えないでください。 また、以下も検証してください。 ARCH_SUPPORTS_RT のアーキテクチャサポート、 NXPネットワーク、DPAA/DPAA2、ENETC、DSA、TSN、PTP、割り込み動作; 代表負荷下でのレイテンシ; NXPの下流スタックにあるドライバ固有のRTパッチ。 上流の記事の主な条件も重要です。PREEMPT_RT 6.12でメインライン選択可能になりましたが、サポートはアーキテクチャに依存しており、すべてのベンダードライバーがデターミニスティックな挙動を検証されているとは限りません よろしくお願いします。 Re: PREEMPT_RT on Linux QoriQ ご説明ありがとうございます。NXP Linux 6.18 RTのサポートリリースはいつ頃期待できるかご存知ですか? Re: PREEMPT_RT on Linux QoriQ SO、次の6.18ベースのことを指しているならRTアップデート、現在のロードマップでは、Real-Time Edge 3.6が2026年12月にリリースされる予定です。 なお、Linux BSP i.MX 標準(RTではなく)はすでに新しい6.18リリースがあり、 2026年9月24日の6.18.37も含まれています。 よろしくお願いします。
View full article
i.MX8 Nano DDR 工具测试结果 – 验收确认 您好, 以下是我们使用 DDR 工具得到的 DDR 验证结果。请您审阅一下,并就结果是否可以接受与我们联系?如果不行,能否请您提出一些改进结果的可能方法? Re: i.MX8 Nano DDR Tool Test Results – Acceptance Confirmation 你好, 报告总体上看起来不错,功能测试通过,随后的数据测试和 CA vTSA 测试也通过了。更多信息:   DDR 工具 — i.MX 应用处理器配置工具 26.06 文档     为了改善结果:   选择通过区域中间的 ODT/驱动程序值,而不是使用与失败组合相邻的值。 如果边际仍然是个问题,请检查 DDR PCB 信号完整性,特别是阻抗、布线、端接以及 DQ/DQS 和 CA 周围的信号完整性。 在预期的操作条件和硬件配置下重新运行验证,而不是依赖单个板/结果。 请记住,DDR 工具是一种评估/调试/优化辅助工具,其结果不能替代建立 JEDEC 合规性所需的传统验证和合规性测试。
View full article
TagInfo 当前值(适用于 Octopus 卡) 我正在使用安卓系统上的 TagInfo 应用扫描八达通公共交通卡,我认为它在计算当前值方面可能存在错误。 经过一番调查,我认为这与 2017 年 10 月之后信用卡的押金金额从 35 美元变为 50 美元有关。该应用程序在内存中显示 0x00000357,即 855 - 350 = 505 或 50.5 美元,但实际值为 855 - 500 = 355 或 35.5 美元。 如果能将此信息转发给应用程序开发者,以便在未来的更新中显示更新后的计算结果,我们将不胜感激。谢谢。 入门指南 Re: TagInfo current value for Octopus cards 你好@chfoo , 感谢您的评论。遗憾的是,这涉及第三方应用程序和产品,它们不属于 NXP 的产品组合,因此超出了我们能够提供的支持范围。 由此造成的不便,敬请谅解。 BR 哈比卜
View full article
从 RCON 启动 你好, 我目前正在使用 SAF8444 芯片,需要确认一些关于 RCON 的细节。在参考手册中,我看到可以从并行 RCON 启动,并且 RCON[15:0] 与 BOOT_CFG1[15:0] 一一对应。但是,在手册中,我只能找到与 RCON[7] 和 RCON[8] 对应的引脚。未找到其他引脚的定义。我应该在哪里查找这些信息? 请回复我,谢谢! Re: Boot from RCON 你好, SAF84xx 仍处于 NPI(预生产设备)阶段。请联系您的恩智浦联系人以获取支持。 一旦向公众开放,一般支持人员即可回答问题。 顺祝商祺! Peter
View full article
EB AutoCore 激活失败 大家好, 今天我尝试激活NXP提供的新AutoCore许可证。当我尝试激活时,出现一条失败消息,提示许可证已过期,但网页上显示其有效期至 2026 年 12 月 30 日。 我附上激活日志: 激活 NodeLocked 许可证 7FCB-75DF-0F6E-4E7A,许可证数量:1 状态:4,正在创建请求 状态:5,请求已创建 状态:6,上下文已创建 状态:7,已连接到远程服务器 状态:8,请求已发送 状态:9,正在轮询响应 状态:10,等待回复 状态:9,正在轮询响应 状态:10,等待回复 状态:9,正在轮询响应 状态:10,等待回复 状态:9,正在轮询响应 状态:10,等待回复 状态:9,正在轮询响应 状态:10,等待回复 状态:9,正在轮询响应 状态:11,已完成 错误:flxActAppActivationSend (50040,41147,10248) 许可证无法生成,它已经过期了。 连接 FlexNet Operations Server 失败。 Re: EB AutoCore activation fails 您好,我也遇到了同样的问题……
View full article
i.MX93 SAI1 TX FIFO 错误 平台 板:i.MX93 EVK;/sys/devices/soc0/soc_id=i.MX93 /sys/devices/soc0/revision=1.1。代码包,软件包标记/掩膜尚未记录。 Linux:6.12.20-lts-next-gdfaf2136deb2PREEMPT,A55。 SAI1 在 0x443b0000,TX 通过 44000000.dma-controller-CH21。 SAI1 串行根:来自 VIDEO_PLL 的 40 MHz;40 MHz BCLK,1.25 MHz 帧速率。 SAI3/WM8962 属于 Linux 所有,在以下复现过程中处于空闲状态。 LMX2571 I2S FSK 接收器:活动插槽中为有符号 16 位代码,其他插槽中为零。 常量码 +8500 产生预期的 +17 kHz 射频偏移。 最小 Linux 复现环境(M33 remoteproc 离线) 自定义 DTB 将 SAI1 公开为 ALSA 播放设备;SAI1 PCM 卡 0。 静态 ALSA PCM:硬件:0,0,S16_LE,2 通道,1,250,000 帧/秒; 周期 2,400 帧,缓冲区 19,200 帧。没有高斯滤波器或其他 实时波形生成。TX FIFO深度32字,TX DMA突发8字 先进先出水印 24。静态数据:槽位 0=8500,槽位 1=0。 命令:python3 /root/cp7g_static_playback.py --设备 hw:0,0 --seconds 600 最新结果:在 599.958 秒内写入了 750,000,000 帧,ALSA xruns=0。 SAI1 FEF IRQ 诊断:1 次事件,2.685 毫秒内发生 9 次 IRQ 条目。 首次观测到单调运行时间约为 675.892537 秒,大约 播放停止前 7.16 秒;不是流结束排水事件。 首次中断请求检测(时序在硬件 FEF 断言之后) TCSR=0x90150c01;连续读取时间=41 ns;处理程序在第一次读取之前工作 TCSR 读取=209 ns;第一个 TCSR regmap 读取=120,607 ns(返回 0)。 FEF W1C regmap write=241,007 ns (返回 0),在详细快照之前。 Post-ACK TFR0=0x00020001,读取=242,799 ns。 ACK后eDMA CH21首次原始寄存器读取=241,423纳秒;CH21总计 快照时间=487,722 ns。CH_CSR=0x80000005,CH_ES=0x00000000, CH_INT=0x00000000,CH_SBR=0x00208003,CH_PRI=0x00000000。 TFR0 和 CH21 值是在确认之后而非确认时采集的。 初步 FEF 断言。长时间的读取/写入操作无法证明它们 导致了最初的FIFO错误;CH_ES=0仅表示没有通道错误。 采样时锁定。尽管 ALSA xruns=0,但 FEF 仍然是一个硬件事件。 独立简化固件复制 Linux 系统启动且 ALSA 捕获空闲时,M33 代码驱动了同一个 SAI1 TX。 使用单个自链接 eDMA CH21 TCD,恒定 +8500 / 零槽, 没有主循环回调,没有前台缓冲区填充,没有高斯滤波器。 40 MHz BCLK,FIFO 深度 32,水位线 24,DMA 次循环 16 字节, 它在 SAI1 FEF 上停留了 216 秒(Rev R)。在 FEF 故障后的快照中, CH21_ES=0 和 DMA 全局 ES=0;TCD 仍然是自链接的。类似的故障也曾发生。 在后续的优先和内部 BCLK 试验中。半速试验也失败了。 因此,既不需要Python也不需要M33波形计算/填充。 重现间歇性 SAI1 FEF。Linux 系统下播放也失败了。 M33离线。探针负载和外部导线长度的变化并未消除 问题。 补充观察 运行在 burst-4 / watermark-28 Linux 系统上的一个 FEF 事件大约在 uptime 时发生。 单独启动时耗时 676.889 秒;最近一次 burst-8 故障发生在 675.893 秒。 在最近一次启动过程中,系统日志搜索大约在 670–682 秒处,未发现任何内容。 已记录的活动。相似的正常运行时间仅供参考,并不能证明存在定时器。 向恩智浦提出的问题 1.是否存在已知的 i.MX93 rev 1.1 掩模勘误或低功耗/互连相关问题? 可能延迟 SAI1 和 eDMA CH21 寄存器访问和/或 DMA 的条件 在SAI1 TX及其时钟启用期间,服务时间为100-250微秒? 2. 哪些硬件状态、时钟门控、互连或 eDMA 走线可以 在 FEF 之前,找出第一个被遗漏的 SAI1 FIFO 服务请求? 3. SAI1 TX FEF 是否指示除实际先进先出 (FIFO) 之外的任何其他情况? 在这种异步主配置中是否存在欠载现象? 4. 是否有关于 SAI1/eDMA 突发、水印或时钟限制的文档记录? i.MX93 上是否支持连续 40 MHz BCLK / 1.25 MHz 立体声帧输出? 可以提供自定义 DTB、Linux fsl_sai.c/h变化和静态播放 脚本、M33 自链接 TCD 源、完整启动时钟树和示波器/射频数据。 音频(PDM | I2S | SAI) Re: i.MX93 SAI1 TX FIFO errors 你好, 很抱歉回复晚了,请注意,由于中国假期期间网络带宽有限,回复可能会有所延迟。感谢您的理解。 1. 不,没有勘误表描述了您在设计中看到的行为。 2. TCSR[FEF] 表示已启用的发送 FIFO 出现欠载错误,但它无法确定原因是否是丢失了 DMA 请求。 3. 不,只是先进先出 (FIFO) 不足。 4. 此配置符合 SAI 交换规范。请分享您所做的修改,以便我们检查是否存在任何可能导致此行为的明显问题。请注意,我们不会验证驱动程序的修改。 顺祝商祺!
View full article
i.MX93 SAI1 TX FIFO errors Platform Board: i.MX93 EVK; /sys/devices/soc0/soc_id=i.MX93, /sys/devices/soc0/revision=1.1. Package marking/mask not yet recorded. Linux: 6.12.20-lts-next-gdfaf2136deb2, PREEMPT, A55. SAI1 at 0x443b0000, TX via 44000000.dma-controller-CH21. SAI1 serial root: 40 MHz from VIDEO_PLL; 40 MHz BCLK, 1.25 MHz frame rate. SAI3/WM8962 is Linux-owned and was idle for the reproductions below. LMX2571 I2S FSK sink: signed 16-bit code in active slot, zero in other slot. Constant code +8500 produces the expected +17 kHz RF offset. Minimal Linux reproduction (M33 remoteproc offline) Custom DTB exposes SAI1 as an ALSA playback device; SAI1 PCM card 0. Static ALSA PCM: hw:0,0, S16_LE, 2 channels, 1,250,000 frames/s; period 2,400 frames, buffer 19,200 frames. No Gaussian filter or other real-time waveform generation. TX FIFO depth 32 words, TX DMA burst 8 words, FIFO watermark 24. Static data: slot 0=8500, slot 1=0. Command: python3 /root/cp7g_static_playback.py --device hw:0,0 --seconds 600 Latest result: 750,000,000 frames written in 599.958 s, ALSA xruns=0. SAI1 FEF IRQ diagnostic: 1 episode, 9 IRQ entries over 2.685 ms. First observed at monotonic uptime about 675.892537 s, approximately 7.16 s before playback stopped; not an end-of-stream drain event. First-IRQ instrumentation (timings are after the hardware FEF assertion) TCSR=0x90150c01; consecutive time reads=41 ns; handler work before first TCSR read=209 ns; first TCSR regmap read=120,607 ns (return 0). FEF W1C regmap write=241,007 ns (return 0), before detailed snapshot. Post-ACK TFR0=0x00020001, read=242,799 ns. Post-ACK eDMA CH21 first raw register read=241,423 ns; total CH21 snapshot time=487,722 ns. CH_CSR=0x80000005, CH_ES=0x00000000, CH_INT=0x00000000, CH_SBR=0x00208003, CH_PRI=0x00000000. The TFR0 and CH21 values were sampled after the acknowledgment, not at initial FEF assertion. The long reads/writes cannot establish that they caused the initial FIFO error; CH_ES=0 only says no channel error was latched when sampled. The FEF is a hardware event despite ALSA xruns=0. Independent simplified firmware reproduction With Linux booted and ALSA capture idle, M33 code drove the same SAI1 TX using a single self-linked eDMA CH21 TCD, constant +8500 / zero slots, no major-loop callbacks, no foreground buffer refill, no Gaussian filter. At 40 MHz BCLK, FIFO depth 32, watermark 24, DMA minor loop 16 bytes, it stopped on SAI1 FEF after 216 s (Rev R). In the post-FEF fault snapshot, CH21_ES=0 and DMA global ES=0; the TCD was still self-linked. Similar faults occurred in later priority and internal-BCLK trials. A half-rate trial also failed. Thus neither Python nor M33 waveform computation/refill is necessary to reproduce the intermittent SAI1 FEF. Linux playback also fails with the M33 offline. Probe loading and external wire length changes did not remove the problem. Additional observation A burst-4 / watermark-28 Linux run had one FEF episode at uptime about 676.889 s on a separate boot; the latest burst-8 fault was at 675.893 s. A system journal search around 670–682 s in the latest boot found no logged activity. Similar uptime is suggestive only, not proof of a timer. Questions for NXP 1. Is there a known i.MX93 rev 1.1 mask erratum or low-power/interconnect condition that can delay SAI1 and eDMA CH21 register access and/or DMA service by 100–250 us while SAI1 TX and its clocks are enabled? 2. What hardware status, clock-gating, interconnect, or eDMA traces can identify the first missed SAI1 FIFO service request before FEF? 3. Does SAI1 TX FEF indicate any condition other than an actual FIFO underrun in this asynchronous master configuration? 4. Are there documented SAI1/eDMA burst, watermark, or clock constraints for continuous 40 MHz BCLK / 1.25 MHz stereo frame output on i.MX93? Can provide custom DTB, Linux fsl_sai.c/h changes and static playback script, M33 self-linked TCD source, full boot clock tree, and scope/RF data. Audio(PDM | I2S | SAI) Re: i.MX93 SAI1 TX FIFO errors Hello, I apologize for the delay, please note that due to limited bandwidth during the holidays in China, the response may be delayed. Thank you for your understanding. 1. No, there are no erratum describing the behavior you are seeing in your design. 2. TCSR[FEF] means that an enabled transmit FIFO has an underrun error, it does not identify whether the cause was a lost DMA request. 3. No, just FIFO underrun. 4. This configuration is within the SAI switching specifications. Please share the modifications you made so we can review them for any noticeable issue that could be contributing to this behavior. Please note that driver modifications are not validated on our side. Best regards.
View full article
i.MX8 Nano DDRツールテスト結果 – 合格確認 こんにちは、 以下は、DDRツールによるDDR検証結果です。それらをレビューし、結果が許容範囲かどうか教えていただけますか?もしそうでなければ、結果を改善するための可能な方法を教えていただけますか? Re: i.MX8 Nano DDR Tool Test Results – Acceptance Confirmation こんにちは、 レポートは概ね良好で、機能テストは合格、それに続くデータテストとCA vTSAテストも合格しています。詳細については、以下をご覧ください。   DDR ツール — i.MXアプリケーション・プロセッサ 26.06 ドキュメントの設定ツール     結果を改善するために:   ODT/ドライバの値は、失敗した組み合わせの隣接する値ではなく、通過領域の中央方向に選択してください。 マージンが依然として懸念事項である場合は、DDR PCBの信号完全性、特にインピーダンス、配線、終端、およびDQ/DQSとCA周辺の信号完全性を確認してください。 単一のボード/結果に頼るのではなく、想定される動作条件とハードウェア構成全体で検証を再実行してください。 DDRツールは評価・デバッグ・最適化の補助であり、その結果はJEDEC準拠を確立するために必要な従来の検証やコンプライアンステストの代わりにはなりません。
View full article
Linux QoriQ 上的 PREEMPT_RT 您好, 我们目前使用的是linux-6.12-rt分支的 NXP QorIQ Linux 内核,但我们希望升级到更新的内核版本,可能是 Linux 6.18。 关于RT内核支持和分支策略,我有几个问题: linux-6.12-rt和lf-6.12.y之间到底有什么区别? 是否计划像linux-6.12- rt那样,创建一个独立的linux-6.18- rt分支? 如果不是, lf-6.18.y是否可以直接与CONFIG_PREEMPT_RT=y一起使用? 我的理解是, linux-6.12-rt相对于lf-6.12.y包含了额外的与 PREEMPT_RT 相关的更改。然而,从 Linux 6.12 开始,核心 PREEMPT_RT 支持已经合并到上游内核中: https://kernel-internals.org/locking/preempt-rt/ 与此同时,我可以看到,RT 的特定开发和稳定的 RT 补丁版本仍然在上游独立地继续发布。 鉴于此,我想了解 NXP QorIQ 新版本是如何处理这个问题的。 对于 Linux 6.18,我们是否应该直接使用lf-6.18.y分支,并将CONFIG_PREEMPT_RT 设置为 y ,其中已经包含了所有 NXP 特有的 PREEMPT_RT 更改? 或者,是否仍计划发布一个单独的 QorIQ RT 分支/版本,其中包含在lf-6.18.y之上的额外 RT 补丁? 如果没有单独的 RT 分支计划,NXP 是否建议在lf-6.18.y的基础上应用任何额外的 RT 补丁? Re: PREEMPT_RT on Linux QoriQ 你好, 对于QorIQ/Layerscape ,不要假设 lf-6.18.y 加上 CONFIG_PREEMPT_RT=y 等同于 NXP 支持的 RT 版本。NXP 目前的实时边缘技术资料显示,Linux PREEMPT_RT 6.18 版本基于 LF 6.18,而内部开发则跟踪一个单独的下游 RT 补丁堆栈。 请使用匹配的 NXP 6.18 RT 版本,最好是适用于您的 QorIQ 平台的最新版本。请将您当前的 linux-6.12-rt 版本进行比较与相应的 LF 6.18 基础进行树状结构比较,但不要假设仅启用 CONFIG_PREEMPT_RT=y 就包含了所有 NXP 特有的 RT 更改。 同时验证: 架构支持 ARCH_SUPPORTS_RT ; NXP 网络、DPAA/DPAA2、ENETC、DSA、TSN、PTP 和中断行为; 典型负载下的延迟; NXP 下游堆栈中任何特定于驱动程序的 RT 补丁。 上游文章的主要限定条件也同样重要:PREEMPT_RT 在 6.12 版本中成为主线可选选项,但其支持取决于架构,并不意味着每个供应商的驱动程序都已验证其确定性行为。 此致 Re: PREEMPT_RT on Linux QoriQ 所以,如果你指的是下一个基于 6.18 的版本。RT 更新,目前的路线图指向Real-Time Edge 3.6 将于 2026 年 12 月发布。 请注意,标准的 i.MX Linux BSP(而非 RT)已经有了更新的 6.18 版本,包括2026 年 9 月 24 日发布的 6.18.37 版本。 此致 Re: PREEMPT_RT on Linux QoriQ 谢谢你的解释。您知道NXP Linux 6.18 RT支持版本大概什么时候发布吗?
View full article
Boot from RCON Hello, I am currently using the SAF8444 chip, and I need to confirm some details regarding RCON. In the reference manual, I see that it is possible to boot from Parallel RCON, and that RCON[15:0] corresponds one-to-one with BOOT_CFG1[15:0]. However, in the manual, I can only find the pins corresponding to RCON[7] and RCON[8]. The definitions for the other pins are not found. Where should I look to find this information? Please reply to me, Thanks! Re: Boot from RCON Hello, SAF84xx is still NPI - preproduction device. Please reach out to your NXP contact for support. Once it is available for public, general support can answer questions. Best regards, Peter
View full article