i.MX8M Plus HiFi4 DSP(Zephyr):SDMAのサイクリックTXコールバックが一度だけ発生し、その後停止します Zephyrを動かすi.MX8MP HiFi4 DSPでは、Zephyr nxp、dai-sai(SAI3)、nxp、sdma(SDMA3)ドライバーをサイクリックモードでハードウェアエンドポイント再生パスを起動しています。再生開始時には、SDMAチャネル完了コールバックが正確に一度だけ発生し、その後はSDMA割り込みが発生しません。周期的なSDMA転送が定期的な割り込みを生成し続けない理由を特定するのにご協力をお願いします。   ハードウェア/起動 - ボード:i.MX8MP EVK、DTS: IMX8MP-EVK-DSP.DTS  - DSPコア:HiFi4(Cadence Xtensa)、ボードターゲットはimx8mp_evk/mimx8ml8/adsp - コーデック:WM8960 - ペリフェラル:SAI3、SDMA3 建築および建設の詳細： - アーキテクチャ概要： https://audioreach.github.io/platform/nxp.html#architecture-overview - ビルドの詳細: - ヨクト: https://audioreach.github.io/platform/nxp.html#step-1-create-a-yocto-image      - Linux(コントロール/ホスト):Yocto(scarthgap)、linux-imx。      - 回収マニフェスト:imx-6.6.52-2.2.0.xml - ゼファーDSP画像: https://audioreach.github.io/platform/nxp.html#step-2-create-a-zephyr-image - Zephyr(v4.2.0)、HiFi4上で動作する AudioReach Engine信号処理フレームワーク。   私が作っているもの DSPイメージ内のカスタムハードウェアエンドポイント(シンク)モジュールで、以下のようなものを用いています。 1.Zephyr DAI APIを通じてSAI3を設定できます。 2.DRAMリングからSAI TX FIFOへの周期的なSDMA転送（2つのバッファ記述子、MEMORY_TO_PERIPHERAL）を設定します。 3.SDMAの完了コールバックを使って信号プロセッシングフレームワークにリングの再充填を指示します。   オーディオ format   - 48 kHz, 16-bit, mono stream; SAI wire = 16-bit × 2 slots (stereo I2S frame for WM8960), BCLK = 1.536 MHz。 - DMA周期 = 192バイト (48フレーム × 2バイト × 2スロット)、2ディスクリプタ、384バイトリング   関連するKconfig(DSPイメージ)有効化 CONFIG_DAI=y CONFIG_DMA=y CONFIG_DAI_NXP_SAI=y CONFIG_DMA_NXP_SDMA=y CONFIG_SAI_HAS_MCLK_CONFIG_OPTION=y CONFIG_CLOCK_CONTROL_FIXED_RATE_CLOCK=y   デバイスツリーオーバーレイ(DSPアプリ): リンク:app/boards/imx8mp_evk_mimx8ml8_adsp.overlay  mclk1: mclk { ステータス = "正常"; }; &sdma3 { ステータス = "正常"; }; &sai3 { rx-fifo-watermark = <65>; tx-fifo-watermark = <65>; fifo-depth = <128>; rx-sync-mode = <1>; ステータス = "正常"; }; &micfil { ステータス = "正常"; };   使用されたDAI / DMA設定(DSP) - dai_config:type=DAI_IMX_SAI、 dai_index=3、format=DAI_PROTO_I2S(SAIスレーブ)、レート=48000、チャネル=2、word_size=16。  - SAI 特注: mclk_rate=12288000、fsync_rate=48000、bclk_rate=1536000、tdm_slots=2、tx_slots=rx_slots=0x3、tdm_slot_width=16。 - DMA (struct dma_config): channel_direction=MEMORY_TO_PERIPHERAL、source_data_size=4、dest_data_size=4、source_burst_length=4、cyclic=1、block_count=2、dma_slot は SAI ハンドシェイクから取得、dma_callback が設定されています。2 つの dma_block_config BD が dma_src_addr[0/192] を指しています ソースコード参照: endpoint/capi/src/capi_nxp_device_utils.c 申請処理担当者: - DTS: imx8mp-evk-dsp.dts https://github.com/nxp-imx/linux-imx/blob/lf-6.6.y/arch/arm64/boot/dts/freescale/imx8mp-evk-dsp.dts - ダミーDAIおよびダミープラットフォームを備えたwm8960コーデックのPCMデバイスを列挙。 添付資料: - DSPログ(SDMA、SAI) - 修正されたimx8mp-evk-dsp.dts その他の詳細情報も喜んでご提供いたします。 i.MX 8M | i.MX 8M Mini | i.MX 8M Nano マルチメディア

S32K312 POR_WDGとは何か、そしてどのように使用するのか。 こんにちは、HXPさん。 S32K312 POR_WDGとは何か、そしてどのように使用するのか。 li3_0-1712841547675.png Re: S32K312 POR_WDG is what, how to use. こんにちは、 @li3 さん。 1. リファレンス・マニュアルに添付されたDCFクライアントのファイルをご参照ください。 Julin_AragnM_0-1713218415262.png 2. ウォッチドッグタイマーには設定可能なしきい値があり、チップがこの時間内にリセットシーケンスを終了しない場合、POR_WDGは電源投入時リセットを開始します。DCMROPPnレジスタからWDGの状態を監視できます。 3. このレジスタは、 POR_WDGがオーバーフローした場合にのみ、機能リセットシーケンスプロセスの状態をキャプチャします。 POR_WDGはDCFのクライアント安全機能の一部なので、S32K3の安全マニュアルの「Secure Files」にあるS32K3の車載汎用MCUのドキュメントも参照できます。 よろしくお願いします、 ジュリアン Re: S32K312 POR_WDG is what, how to use. こんにちは、NXPさん。 以下の3つの質問に答えるのを手伝ってください。 1. リセットモニターのコントロールレジスタが見つかりません。POR_WDGのリセット監視機能のオンオフの方法がわかりません。レジの場所を教えてください。 li3_0-1712973586290.png 2.リセット監視機能は、システムがリセットシーケンスで停止していることをどのように検出するのですか？正常にリセットされていないレジスタを検出するのでしょうか？ 3. リセット監視機能によると、POR_WDGタイムアウト後にシステムのデッドロック位置をDCMのDCMROPPnレジスタに記録できます。これらの州は、タイムアウト後にしかシステムのデッドロック位置を教えてくれないPOR_WDGのでしょうか? それとも、POR_WDGタイムアウトを決めるのはDCMのDCMROPPnレジスタの状態なのでしょうか? li3_1-1712973946770.png li3_2-1712974028398.png よろしくお願いいたします。 李３。 Re: S32K312 POR_WDG is what, how to use. こんにちは、 @li3 さん。 これは 機能リセットイベントの場合の話です: Julin_AragnM_0-1712958688520.png よろしくお願いします、 ジュリアン Re: S32K312 POR_WDG is what, how to use. こんにちは、NXPさん。 リセット監視制御レジスタとは何ですか？ リセットが成功できるかどうかを監視するためでしょうか? li3_0-1712893068068.png よろしくお願いいたします。 李３。 Re: S32K312 POR_WDG is what, how to use. こんにちは、 @li3 さん。 電源投入時リセットウォッチドッグは、チップの監視機能を強化するためのモジュールです。チップが一定時間リセット状態またはスタンバイ状態のままになった場合、ウォッチドッグタイマーが電源投入リセット信号を発生させてチップを復旧させる。 よろしくお願いします、 ジュリアン

MRF300AN 27MHz 参考设计 TVS 和电源时序 您好，NXP团队，关于MRF300AN-27MHz参考设计有两个问题：问题1：我可以在漏极和地之间连接一个110V TVS进行保护吗？Vds 为 133V。这是个好选择吗？Q2：正确的开机顺序是什么？栅极偏置先于漏极，还是漏极偏置先于栅极？另外，射频驱动应该缓慢增加功率还是可以直接施加全功率？谢谢。 Re: MRF300AN 27MHz Ref DesignTVS and Power Sequence 你好， 一般而言，TVS 反向截止电压应选择高于最大正常工作漏极电压，以防止正常工作期间发生意外导通，同时还能提供对异常瞬态事件的保护。 关于上电顺序，漏极电源可以在栅极偏置之前施加，反之亦然。在稳定且经过适当调整的电路中，这两种方法都是可以接受的。 此外，建议逐步增加射频驱动功率，而不是突然施加全功率驱动，因为这有助于确保更平稳的启动，并减少设备在运行条件下的压力。 希望这能帮到你！

MCUXpresso SDK 最新バージョン - フラッシュデータストレージの推奨アプローチ チームの皆さん、こんにちは。   私は最新バージョンのMCUXpresso SDKを評価しており、NXP MCUを使って作業しています。       小さな設定パラメータ(デバイス設定、キャリブレーション値、カウンターなど)を内部フラッシュメモリに保存する場合、現在推奨されている方法は何でしょうか?     具体的には：   1. 専用のフラッシュストレージ領域を使用するのと、EEPROMエミュレーション（サポートされている場合）を使用するのとでは、どちらが良いでしょうか？   2. フラッシュメモリへの書き込み操作を頻繁に行う場合、パフォーマンスや信頼性に関して考慮すべき点はありますか？ 3. NXPは、パラメータの保存とウェアレベリングに関するベストプラクティスを示すサンプルプロジェクトを提供していますか？ 4. 永続的な設定データを管理するために推奨されるSDKライブラリはありますか? 利用可能なSDKドキュメントは確認しましたが、新規プロジェクトでの推奨実装アプローチについての指針をいただけるとありがたいです。   Re: MCUXpresso SDK Latest Version - Recommended Approach for Flash Data Storage こんにちは、 @Manjuanth さん。 S32Kの製品フォーラムに投稿されているのを見ましたが、S32KのMCUはMCUXpressoと互換性がなく、代わりに S32 Design Studioを使っています。どのNXPのMCUを使っているか教えてもらえますか? よろしくお願いします、 ジュリアン

mc9s08qg8 编译器 原型：我有一个使用这款芯片的产品。它并没有过时。我有一份要编译的代码，是 1980 年的。我想做的是更新 Windows 11 上的 CS v6.3 代码。我想将产品从评估单元更新为可运行的单元，以便发布给缝纫设备制造商。我用三行C代码更新了产品，使其能够投入生产环境。历史：线轴展 <1980 年。在展会上展示了该设备的样机，并以每台 150 美元的价格售出了 15 台。我在国际微电路公司（IMI）开发了专用门阵列芯片来实现各种功能。嗯，这台设备是一次性的。我获得了专利，然后把线轴控制器“BC”收了起来，直到1983年才重新启用。使用 mc9s08qg8 芯片将 BC 升级到更多功能。我靠救济金生活，没有钱发展我的事业。现在我把开发好的设备从仓库里拿出来了，我已经72岁了，正在努力完成最后的编码工作，以获得最新的功能。我打算在死前把它卖个好价钱。这是我临死前的最后一步，我绝不能输。如果你不能再帮我了，我就去德州仪器（TI）用他们的芯片了。你们的开发软件把我锁住了。所以，我大概还有 12 年的时间，而你的芯片是产品的核心。如果你对这款产品不感兴趣，我就去德州仪器（TI）看看。我没时间跟你们玩弄商业周期。我估计如果这款产品畅销，我能卖出2万台。它比我43年前预想的要好得多，所以我到底是加入还是退出？我的Wiztronics电脑需要BDM驱动器。com 板接口和 cw 11.1 完成最终单元。另外，我目前仍在领取社保金。身无分文，只有梦想。我买不起500美元的P&E USB多链路通用编程器。或许你想对这款设备进行“风险投资”。我已经把完整的C语言代码下载给你了！现在轮到你了。 Re: mc9s08qg8 compiler Hello 我在你的另一篇帖子中给你提了个建议，或许能帮你修复 BDM 驱动程序，以便在 CodeWarrior 中使用该设备。 mc9s08qg8 驱动程序 请问您是否就驱动程序在其电路板上的使用情况咨询过 Wiztronics 公司？您有任何反馈吗？ 顺祝商祺！

i.MX8M Plus HiFi4 DSP（Zephyr）：SDMA 循环发送回调触发一次后停止 在运行 Zephyr 的 i.MX8MP HiFi4 DSP 上，我正在使用 Zephyr nxp,dai-sai (SAI3) 和 nxp,sdma (SDMA3) 驱动程序以循环模式启动硬件端点播放路径。开始播放时，SDMA 通道完成回调恰好触发一次，然后不会再发生 SDMA 中断。我想请教一下，为什么循环 SDMA 传输不会持续产生周期性中断？ 硬件/启动 - 板：i.MX8MP EVK，DTS：imx8mp-evk-dsp.dts - DSP核心：HiFi4（Cadence Xtensa），目标板为imx8mp_evk/mimx8ml8/adsp - 编解码器：WM8960 - 外设：SAI3、SDMA3 建筑和版本细节： - 架构概述： https://audioreach.github.io/platform/nxp.html#architecture-overview - 版本详情： - Yocto： https://audioreach.github.io/platform/nxp.html#step-1-create-a-yocto-image - Linux（控制/主机）：Yocto（scarthgap）、linux-imx。 - 仓库清单：imx-6.6.52-2.2.0.xml - Zephyr DSP 镜像： https://audioreach.github.io/platform/nxp.html#step-2-create-a-zephyr-image - Zephyr (v4.2.0)， AudioReach Engine信号处理框架，运行于 HiFi4 上。 我正在建造的东西 DSP 映像中的一个自定义硬件端点（接收器）模块，其功能如下： 1.通过 Zephyr DAI API 配置 SAI3。 2.建立从 动态随机存取存储器 (DRAM) 环到 SAI TX FIFO 的循环 SDMA 传输（2 个缓冲区描述符，MEMORY_TO_PERIPHERAL）。 3.使用 SDMA 完成回调来通知信号处理框架重新填充环。 音频格式 - 48 kHz，16 位，单声道音频流；SAI 线 = 16 位 × 2 个插槽（WM8960 的立体声 I2S 帧），BCLK = 1.536兆赫兹。 - DMA 周期 = 192 字节（48 帧 × 2 字节 × 2 个时隙），2 个描述符，384 字节环 已启用相关 Kconfig（DSP 映像）。 CONFIG_DAI=y CONFIG_DMA=y CONFIG_DAI_NXP_SAI=y CONFIG_DMA_NXP_SDMA=y CONFIG_SAI_HAS_MCLK_CONFIG_OPTION=y CONFIG_CLOCK_CONTROL_FIXED_RATE_CLOCK=y 设备树叠加（DSP 应用）： 链接： app/boards/imx8mp_evk_mimx8ml8_adsp.overlay mclk1：mclk { 状态 = "正常"; }; &sdma3 { 状态 = "正常"; }; &sai3 { rx-fifo-watermark = <65>; tx-fifo-watermark = <65>; 先进先出深度 = <128>; rx-sync-mode = <1>; 状态 = "正常"; }; &micfil { 状态 = "正常"; }; 使用的DAI/DMA配置（DSP） - dai_config: type=DAI_IMX_SAI, dai_index=3, format= DAI_PROTO_I2S (SAI 从设备), rate=48000, channels=2, word_size=16. - SAI 定制：mclk_rate=12288000，fsync_rate=48000，bclk_rate=1536000，tdm_slots=2，tx_slots=rx_slots=0x3，tdm_slot_width=16。 - DMA（struct dma_config）：channel_direction=MEMORY_TO_PERIPHERAL，source_data_size=4，dest_data_size=4，source_burst_length=4，cyclic=1，block_count=2，dma_slot 来自 SAI 握手，dma_callback 设置。两个 dma_block_config BD 指向 dma_src_addr[0/192] 源代码参考： endpoint/capi/src/capi_nxp_device_utils.c 应用程序处理器： - DTS：imx8mp-evk-dsp.dts https://github.com/nxp-imx/linux-imx/blob/lf-6.6.y/arch/arm64/boot/dts/freescale/imx8mp-evk-dsp.dts - 使用虚拟 DAI 和虚拟平台枚举带有 wm8960 编解码器的 PCM 设备。 附件： - DSP 日志（sdma，sai） - 修改了 imx8mp-evk-dsp.dts 我很乐意提供其他任何细节。 i.MX 8M | i.MX 8M Mini | i.MX 8M Nano 多媒体

i.MX8MP: SAI3オーディオを有効にしてM7を実行すると、SErrorとページフォルトが発生します。 NXP公式チームの皆様、こんにちは。 i.MX 8M Plus プラットフォームを使用し、 Linux A53 と FreeRTOS M7 を実行する システムを開発しています 。M7 を実行中に SAI3 オーディオインターフェースをLinuxに割り当てようとしたところ、カーネルクラッシュ（SError/ページフォルト）が発生しました。 1. ソフトウェアのバージョンと環境： カーネルバージョン: Linux 5.10.72 U-Bootバージョン: U-Boot 2021.04 M7 SDK: i.MX8MP 用 MCUXpresso SDK (rpmsg_lite_str_echo_rtos) 公式記事を参照してください: NXPナレッジベース: remoteprocを使用してM7ファームウェアを実行中にSAI3をテストする 2. システム構成：   <1> M7ファームウェア（m7.bin）はシステムパーティションに保存され、...U-Bootステージは、bootaux 0x007e0000コマンドを使用して直接起動されます。 <2> Cortex-A53 Linux側では、SAI3 + I2C3 + SDMA3バスに搭載された物理サウンドカードチップ（SGTL5000）を使用します。 <3> Cortex-M7は、GPIO2_IO09ピンでデータを取得し、高周波サンプリング割り込みをトリガーし、RPMsg仮想シリアルポート（/dev/ttyRPMSG30）を介してコア間でA53 Linuxとやり取りする役割を担っています。 3．発生した問題： サウンドカードのリソースがA53に調整されていない場合、/dev/ttyRPMSG30デバイスの動作は正常です。 現在、A53サウンドカードが必要です。公式記事「<リモートプロシージャコールでM7ファームウェアを実行中にSAI3をテストする>」に従って、以下の調整を行いましたが、カーネルの起動時に問題が発生します。変更点は以下のとおりです。 <1> カーネルのDTS設定が復元され、サウンドカードの設定が添付ファイル に示すようにA53に変更されました。 <2> u-boot dts: A53 にサウンドカードのリソースを割り当てます。例: <3> ATF、 SAI3、sdma3、i2c3をA53に割り当て、 imx8mp_bl31_setup.cを修正します。例： <4>M7 SDK: 添付の および に示されているように、AUDIO の変更に関連する BOARD_BootClockRUN および BOARD_RdcInit 関数に関するコメント。 4. カーネルのdmesgクラッシュログ： 以下のログに示すように、カーネル起動中にシステムがフリーズします。 [ 2.992289] i2c i2c-1: IMX I2C adapter registered [ 2.997631] SError Interrupt on CPU2, code 0xbf000002 -- SError [ 2.997634] CPU: 2 PID: 135 Comm: kworker/2:1 Not tainted 5.10.72-gf8ca51a867fa-dirty #56 [ 2.997636] Hardware name: EMB-3512-V11-M7 (DT) [ 2.997638] Workqueue: events deferred_probe_work_func [ 2.997642] pstate: 80000005 (Nzcv daif -PAN -UAO -TCO BTYPE=--) [ 2.997644] pc : i2c_imx_probe+0x31c/0x8fc [ 2.997645] lr : i2c_imx_probe+0x2b0/0x8fc [ 2.997647] sp : ffff8000126a3af0 [ 2.997648] x29: ffff8000126a3af0 x28: ffff80001135c3f0 [ 2.997654] x27: ffff0000c50aa880 x26: 0000000000000023 [ 2.997660] x25: ffff0000c50aaca0 x24: ffff0000c50aa8f0 [ 2.997666] x23: ffff800011d7c090 x22: ffff0000c4410e40 [ 2.997672] x21: ffff80001135c428 x20: ffff0000c041d800 [ 2.997677] x19: ffff0000c041d810 x18: 0000000000000020 [ 2.997683] x17: 0000000000000000 x16: 0000000000000000 [ 2.997689] x15: ffff0000c44112b8 x14: 0000000000000000 [ 2.997695] x13: ffff0000c4410e40 x12: ffff8000126a3a70 [ 2.997700] x11: aaaaaaaaaaaaaaab x10: 0000000000000060 [ 2.997706] x9 : ffff800011b993b4 x8 : ffff800011b99000 [ 2.997712] x7 : 00007dfed2122a00 x6 : 000000000007a120 [ 2.997718] x5 : 0000000000b71aff x4 : 0000000000000002 [ 2.997723] x3 : 0000000000000002 x2 : 0000000000000000 [ 2.997729] x1 : ffff0000ff86ea08 x0 : ffff800013c8000c [ 2.997736] Kernel panic - not syncing: Asynchronous SError Interrupt [ 2.997741] CPU: 2 PID: 135 Comm: kworker/2:1 Not tainted 5.10.72-gf8ca51a867fa-dirty #56 [ 2.997742] Hardware name: EMB-3512-V11-M7 (DT) [ 2.997744] Workqueue: events deferred_probe_work_func [ 2.997747] Call trace: [ 2.997748] dump_backtrace+0x0/0x1a0 [ 2.997750] show_stack+0x18/0x70 [ 2.997751] dump_stack+0xd0/0x12c [ 2.997752] panic+0x16c/0x334 [ 2.997754] nmi_panic+0x8c/0x90 [ 2.997755] arm64_serror_panic+0x78/0x84 [ 2.997757] do_serror+0x64/0x6c [ 2.997758] el1_error+0x90/0x110 [ 2.997760] i2c_imx_probe+0x31c/0x8fc [ 2.997762] platform_drv_probe+0x54/0xb0 [ 2.997763] really_probe+0xec/0x4d0 [ 2.997765] driver_probe_device+0x58/0xc0 [ 2.997766] __device_attach_driver+0xa8/0x10c [ 2.997768] bus_for_each_drv+0x78/0xd0 [ 2.997769] __device_attach+0xd8/0x180 [ 2.997771] device_initial_probe+0x14/0x20 [ 2.997773] bus_probe_device+0x9c/0xa4 [ 2.997774] deferred_probe_work_func+0x80/0xc0 [ 2.997776] process_one_work+0x1cc/0x350 [ 2.997777] worker_thread+0x2bc/0x46c [ 2.997779] kthread+0x154/0x160 [ 2.997780] ret_from_fork+0x10/0x30 [ 2.998109] SMP: stopping secondary CPUs [ 2.998111] Kernel Offset: disabled [ 2.998113] CPU features: 0x0240002,2000200c [ 2.998114] Memory Limit: none 問題点をご確認いただき、解決に役立つ関連文書や修正点がないかご検討ください。ご提案やご回答をお待ちしております。よろしくお願いいたします。 回复： i.MX8MP: SError & Page Fault when running M7 with SAI3 audio enabled 解決しました。M7側のオーディオ設定を完全に無効にする必要がありました。

MR-CANHUBK344 IEEE1722自動車用イーサネット例 – S32DS 3.5/3.6.7の作業プロジェクトが必要 こんにちは、 私はMR-CANHUBK344を使っていて、その100BASE-T1自動車用イーサネットインターフェースを使いたいと思っています。 最初の目標は、アプリケーションに合わせて修正する前に、基板上で動作するオートモーティブ イーサネットの例を動かすことです。 公式のMR_CANHUBK3_IEEE1722サンプルをダウンロードしました。これはMR-CANHUBK344、100BASE-T1、TJA1103、GMAC、IEEE 1722 ACF-CAN、CAN/CAN-FDからイーサネットへの変換、FreeRTOSの実証が可能であるため適切に見えます。 しかし、ツールチェーン／バージョンの互換性の問題に直面しています。 私が利用できる環境は以下のとおりです。 S32 Design Studio 3.5 with S32K3 RTD 3.0.0 S32 Design Studio 3.6.7 with S32K3 RTD 7.0.1 元のMR_CANHUBK3_IEEE1722プロジェクトをインポートするとソースファイルは見えますが、.mexを開こうとすると設定時に以下のエラーが発生します。 プロセッサS32K344、PlatformSDK_S32K3_2022_03バージョンは現在のツールバージョンではサポートされていません。 例えば、FreeRTOS_Toggle_Led_Example_S32K344.mexはPlatformSDK_S32K3_2022_03を期待しているため開けません。 オリジナルのMR_CANHUBK3_IEEE1722デモは、古いS32DS/RTD環境を使用して開発されたものだと理解しています。 S32 Design Studio 3.4をインストールしてSW32K3_S32DS_3.4.3_D2112.zipをダウンロードしてみました。しかし、NXPアカウントにv3.4ライセンスの権利が表示されないため、現在S32DS 3.4を有効化できません。 以下のいずれかの点を教えていただけませんか? S32DS 3.5およびRTD 3.0.0に対応した、動作するMR-CANHUBK344 IEEE1722プロジェクトはありますか？ S32DS 3.6.x用のMR-CANHUBK344 オートモーティブ イーサネットの最新例はありますか?そして、より新しいRTDバージョンは？ 今のところ、2台のMR-CANHUBK344ボードが100BASE-T1リンクを確立し、S32K344 GMACとTJA1103を使って基本的なイーサネットフレームを送受信する、シンプルなオートモーティブ イーサネットのデモンストレーションだけで十分です。 現時点ではSOME/IP、TSN、複雑なTCP/IPアプリケーションは必要ありません。 MR_CANHUBK3_IEEE1722のS32DS 3.5版、更新されたプロジェクト、または移行ガイドがあれば、ぜひ共有してください。 あるいは、ライセンスの有効化を手伝ってもらえれば。ダウンロードボタンをクリックしたのですが、バージョン3.4に関するメールが届きませんでした。3.6に関するメールは1通届きました。 よろしくお願いします。 Re: MR-CANHUBK344 IEEE1722 Automotive Ethernet Example – Need Working Project for S32DS 3.5/3.6.7 よろしくお願いします。 Re: MR-CANHUBK344 IEEE1722 Automotive Ethernet Example – Need Working Project for S32DS 3.5/3.6.7 こんにちは、 @Aaditya773 さん。 元のMR_CANHUBK3_IEEE1722デモは古いS32DS/RTD環境向けにリリースされていました。つまり.mexです新しいS32DS 3.5 / 3.6.xとの非互換性バージョンが想定されています。この正確なIEEE1722 ACF-CANデモの公式に移行版がS32DS 3.5やS32DS 3.6.xで入手可能かどうかは確認できません/ RTD 7.0.1 現在の目標としては、まず100BASE-T1イーサネットインターフェースを立ち上げることなので、古いIEEE1722プロジェクトを直接移行するよりも、新しいイーサネットの例から始めることをお勧めします。 NXPコミュニティにはMR-CANHUBK344 lwIPの例があります: Example S32K344 EMAC lwIP FreeRTOS MRCANHUB S32DS 3.6.1 RTD600。この例はlwip_FreeRTOS_s32K344をベースに、MR-CANHUBK344ボード向けに改変したもので、lwIPスタックへのpingを実行する方法を示しています。 ただし、この例はRTD 6.0.0ベース向けに作成されたものです。設定。したがって、RTD 7.0.1に関しては、直接インポートするプロジェクトとしてではなく、主に参考資料として使用することをお勧めします。よりクリーンなアプローチとしては、インストール済みのTCP/IPスタックに付属するlwip_FreeRTOS_s32k344サンプルから始め、コミュニティサンプルからMR-CANHUBK344固有の部分、主にGMAC/MIIポートマッピング、ピン構成、クロック、割り込み、およびTJA1103関連の設定を適応させる方法があります。 別の参考として、パッケージS32K344_gptp_dsの例を使うこともできますSW32K3xx_M7_gPTP_1.1.0_CD01_D2602_DesignStudio_updatesite.zip 以下のソフトウェア構成で簡単に確認しました: SW32K3_S32M27x_RTD_R23-11_7.0.1_D2603_DesignStudio_updatesite.zip SW32K3_FreeRTOS_11.1.0_7.0.0_CD1_HF1_D2511_DesignStudio_updatesite.zip SW32K3_TCPIP_STACK_5.0.0_CD01_D2605_DesignStudio_updatesite.zip SW32K3xx_M7_gPTP_1.1.0_CD01_D2602_DesignStudio_updatesite.zip S32構成ツールの設定でいくつかの小さな修正を加えた後、S32K344_gptp_ds例はこの環境で構築可能です。 これはオリジナルのIEEE1722 ACF-CANデモの直接移植ではないことにご注意ください。これは、新しいソフトウェア環境を用いてMR-CANHUBK344上で基本的な100BASE-T1イーサネットを起動するための実用的な方法です。 議論を分かりやすく、他のユーザーにとっても役立つようにするため、このスレッドはMR-CANHUBK344イーサネット/100BASE-T1の話題に焦点を当てておきましょう。他にサポートが必要な場合は、別のコミュニティThreadを作成してください。   よろしくお願いいたします。 パベル

MR-CANHUBK344 IEEE1722 车载以太网示例 – 需要适用于 S32DS 3.5/3.6.7 的工作项目 您好， 我正在使用 MR-CANHUBK344，想使用其 100BASE-T1 车载以太网接口。 我的首要目标是在修改汽车以太网示例以适应我的应用之前，先在电路板上运行该示例。 我下载了官方的 MR_CANHUBK3_IEEE1722 示例。这看起来很合适，因为它演示了 MR-CANHUBK344、100BASE-T1、TJA1103、GMAC、IEEE 1722 ACF-CAN、CAN/CAN-FD 到以太网的转换以及 FreeRTOS。 但是，我遇到了工具链/版本兼容性问题。 我可用的环境有： S32 设计工作室 3.5 和 S32K3 RTD 3.0.0 S32 设计工作室 3.6.7 和 S32K3 RTD 7.0.1 当我导入原始的 MR_CANHUBK3_IEEE1722 项目时，可以看到源文件，但是当我尝试打开 .mex 文件时却无法打开。配置时出现以下错误： 处理器 S32K344，PlatformSDK_S32K3_2022_03 版本不受当前版本工具的支持。 例如，FreeRTOS_Toggle_Led_Example_S32K344.mex 无法打开，因为它需要 PlatformSDK_S32K3_2022_03。 我了解到最初的 MR_CANHUBK3_IEEE1722 演示程序是使用较旧的 S32DS/RTD 环境开发的。 我还尝试安装了 S32 Design Studio 3.4，并下载了 SW32K3_S32DS_3.4.3_D2112.zip。但是，我目前无法激活 S32DS 3.4，因为我的 NXP 帐户没有显示 v3.4 许可证授权。 请问您能否帮我解决以下其中一个问题？ 是否有适用于 S32DS 3.5 和 RTD 3.0.0 的 MR-CANHUBK344 IEEE1722 项目？ 是否有适用于 S32DS 3.6.x 的 MR-CANHUBK344 汽车以太网示例（已更新）还有更新的即饮版吗？ 目前，我只需要一个简单的汽车以太网演示，其中两个 MR-CANHUBK344 板建立 100BASE-T1 链路，并使用 S32K344 GMAC 和 TJA1103 发送/接收基本以太网帧。 现阶段我不需要 SOME/IP、TSN 或复杂的 TCP/IP 应用程序。 如果 MR_CANHUBK3_IEEE1722 有可用的 S32DS 3.5 移植版、更新的项目或迁移指南，请分享。 或者，如果您能帮我激活许可证就太好了。我点击了下载链接，但没有收到 3.4 版本的电子邮件。不过我收到了一封关于3.6版本的邮件。 谢谢！ Re: MR-CANHUBK344 IEEE1722 Automotive Ethernet Example – Need Working Project for S32DS 3.5/3.6.7 谢谢！ Re: MR-CANHUBK344 IEEE1722 Automotive Ethernet Example – Need Working Project for S32DS 3.5/3.6.7 你好@Aaditya773 ， 最初的 MR_CANHUBK3_IEEE1722 演示程序是为较旧的 S32DS / RTD 环境发布的，因此 .mex 文件也存在问题。与较新的 S32DS 3.5 / 3.6.x 版本不兼容版本号是预期的。我无法确认是否有适用于 S32DS 3.5 或 S32DS 3.6.x 的官方发布的 IEEE1722 ACF-CAN 演示程序的迁移版本。/ RTD 7.0.1。 对于您当前的目标是首先启动 100BASE-T1 以太网接口，我建议您从较新的以太网示例入手，而不是直接迁移旧的 IEEE1722 项目。 NXP 社区上有一个 MR-CANHUBK344 lwIP 示例：示例 S32K344 EMAC lwIP FreeRTOS MRCANHUB S32DS 3.6.1 RTD600 。本示例基于 lwip_FreeRTOS_s32K344，适用于 MR-CANHUBK344 板，演示了如何 ping lwIP 协议栈。 然而，此示例是基于 RTD 6.0.0 的版本编写的。设置。因此，对于 RTD 7.0.1，我主要会将其用作参考，而不是直接导入的项目。更简洁的方法是，从已安装的 TCP/IP 协议栈附带的当前 lwip_FreeRTOS_s32k344 示例开始，然后根据社区示例调整 MR-CANHUBK344 的特定部分，主要是 GMAC / MII 端口映射、引脚配置、时钟、中断和 TJA1103 相关设置。 作为另一参考，您还可以使用软件包 SW32K3xx_M7_gPTP_1.1.0_CD01_D2602_DesignStudio_updatesite.zip 中的 S32K344_gptp_ds 示例。 我已使用以下软件配置进行了快速检查： SW32K3_S32M27x_RTD_R23-11_7.0.1_D2603_DesignStudio_updatesite.zip SW32K3_FreeRTOS_11.1.0_7.0.0_CD1_HF1_D2511_DesignStudio_updatesite.zip SW32K3_TCPIP_STACK_5.0.0_CD01_D2605_DesignStudio_updatesite.zip SW32K3xx_M7_gPTP_1.1.0_CD01_D2602_DesignStudio_updatesite.zip 在对 S32 配置工具配置进行一些小的修改后，可以在此环境中构建 S32K344_gptp_ds 示例。 请注意，这不是原始 IEEE1722 ACF-CAN 演示的直接移植。对于使用较新的软件环境在 MR-CANHUBK344 上启动基本的 100BASE-T1 以太网而言，这是一种相当实用的方法。 为了使讨论更容易理解，也为了对其他用户有所帮助，让我们把这个帖子集中在 MR-CANHUBK344 以太网 / 100BASE-T1 启动主题上。如果您需要其他方面的帮助，请另开一个社区帖子。   顺祝商祺！ 帕维尔

S32K358 SEMA42 デモ こんにちは！ SEMA42モジュールのゲートレジスタを使用して、そのGTFSMフィールドに書き込みを行う必要があります。使用中にGTFSMフィールドへの書き込みと読み出しが正しく行えるように、mcalでSEMA42の操作を有効にする必要があります。SEMA42を使用したコア間通信のデモを提供していただけますでしょうか？よろしくお願いいたします！ Re: S32K358 SEMA42 demo こんにちは@liyongfengさん SEMA42を使用するには、まずXRDCを設定する必要があります。 デフォルトでは、ドメイン0のみがアクティブになっています。たとえば、ドメイン1（GTFSM = 0010b、つまりドメイン1がロックを保持している状態）でコアがゲートをロックするようにするには、XRDCでドメイン1を有効にする必要があります。 XRDCはRM RTD MCALドライバを通じて設定されます。ですので、MCAL RMドライバーを使うか、カスタムコード内で該当するXRDC設定を有効にするかのどちらかです。 参考として、RTD のサンプル Rm_Example_All_S32K358 を参照してください。これは、XRDCとSEMA42の両方を設定する方法を示しています。 danielmartynek_0-1786518348453.png よろしくお願いいたします。 ダニエル

MK22FN1M0VLQ12搭載デバイスが、しばらく動作後にリセットループに陥る。 こんにちは、みんな、 私はMK22FN1M0VLQ12を搭載したデバイスを持っています。 問題は、しばらく動作させた後、起動時にリセットループに陥ってしまうことです。 最初はフラッシュメモリの破損(アプリケーションがログをフラッシュに保存します)の問題かと思いました。私は卓球の戦略を使ってそれを解決しました。 しかし、一部の端末は同様の問題を抱えたまま返品された。あるデバイスのデバッグを試みましたが、ブレークポイントを設定しなくても常にASerialLDD2_InitかIntFlashLdd1_Eraseで止まります。どちらもプロセッサエキスパートが生成する関数です。他のデバイスではメモリダンプを使ったところ、メモリが確かに破損していることが分かったので、FLASHの使い方を直しました。 もう一つ重要な点は、それが数か月後に起こる場合もあれば、ほぼ1年後に起こる場合もあるということです。また、1年半以上前に設置したデバイスの中には、問題なく動作しているものもあります。 もう一つは、USBでメモリダンプを試みて同じアドレスを読み取ろうとしたところ、時には問題なく読み取れる時もあれば、ARMトランスエーションフォルトを返すこともあります。 誰か、そんな感じの人を見たことがありますか？

デュアルコア通信S32K322 こんにちは、皆さん Core 0とCore 1の両方を有効にするデュアルコアプロジェクトを開始しました。テストとして、各コア上にインクリメントされる変数を作成しました。 Core 1からCore 0へ（またはその逆方向へ）この可変データを共有または転送するための推奨される方法は何ですか？ 共有RAMの利用例やベストプラクティスがあれば、ぜひ教えていただきたいです。 マイクロコントローラ:NXPS32k322 IDE:S32 Design Studio RTD:v3 デバッガ:PEMicro ありがとう！ Re: Dual core communication S32K322 こんにちは、@db16122さん デュアルコア構成での作業を開始し、カウンターを使用してコア0とコア1が動作していることを確認しました。しかし、私の主な疑問は、コア1からコア0へ、またその逆方向へデータをどのように渡せばよいかということです。コア間でのデータ共有に関する例はありますか？ Re: Dual core communication S32K322 私はInter-Platform Communication Framework(IPCF)の使用をおすすめします https://www.nxp.com/design/design-center/software/automotive-software-and-tools/inter-platform-communication-framework-ipcf:IPCF 事例やトレーニングも含まれています。 Re: Dual core communication S32K322 M7コアごとにカウンターを2つ追加するのはどうでしょうか？M7が稼働するとカウンターがカウントされ始め、値が同じかどうかを確認できます。 ちなみに、各コアの状態を確認する目的は何ですか?セーフティ上の理由で?

S32DS K116 compilation issues Hello, NXP engineer! I'm new to MCSPTE1AK116. I installed MCSPTE1AK116-SW; S32K11x_AMMCLIB_RTM_1_1_45_BIN; S32DS-IDE-ARM_2.2.2_D2312; and FMASTERSW32. I imported the MCSPTE1AK116_PMSM_FOC_1Sh sample project into S32DS and compiled it. Then I copied the .srec file directly to drive E, and after a power cycle, I connected and ran it using FreeMaster. It communicated and ran at a given speed, but it stopped after a few seconds and reported a PDB0 error. If I directly copied the original .srec file from the SW directory to drive E, it ran normally. Is there something wrong with my compilation settings? Re: S32DS K116编译问题 Hi Robin, 我安装了S32 Design Studio (S32DS) for ARM 2.2 UP1和UP2 也安装了S32 Software Development Kit (SDK) for S32K1xx 3.0.3 如图，我下了老的S32K11X_AMMCLIB_RTM_1_1_37_BIN，还是不行， 我找不到S32K11X_AMMCLIB_RTM_1_1_29_BIN下载链接，你能发一个给我试试吗？而且我三个工程，只有PMSM_FOC_1Sh工程编译了不行，另外两个工程编译是没有问题的。 7a6c7c4ef61e9213d789cace0810a496.png   Re: S32DS K116编译问题 Hi If your test file (.srec) in the original folder runs fine, but your compiled file (.srec) encounters an error, then you should be able to run it. Therefore, it is recommended to download an older version of the Automotive Math and Motor Control Library Set for S32K11x . For example, the version mentioned in the MCSPTE1AK116-SW installation process: S32K11X_AMMCLIB_RTM_1_1_29_BIN. S32K116 Motor Control Development Kit AMMCLIB.png The MCSPTE1AK116_ReleaseNotes.txt file shows that this project was developed based on the following version: The Development Kit application was built and tested using the following IDE, Drivers and Tools: ===================================================================================== - S32 Design Studio (S32DS) for ARM 2.2 - S32 Software Development Kit (SDK) for S32K1xx 3.0.3 - FreeMASTER 3.1.4.5 Please confirm that the S32K1 SDK has version 3.0.3 installed. Best Regards, Robin 回复： S32DS K116编译问题 It's a strange problem. I can download and download the project directly using the accompanying BLDC_6Steps and PMSM_FOC_2Sh projects, and I can also download it after compiling it. It's just that I can't download it after compiling it.

The application's reading of the DCSR register value caused a CPU freeze. My device environment consists of a B4860 hardware chip platform running the OSE operating system, with a DCSR address space mapping type of SASE. 0xf1100000 - 0xf14fffff 0x00400000 rw-r-- cio ----g- SASE dcsr Dereferencing any address within the range 0xf1124fff to 0xf1125fff caused a CPU freeze, followed by a reset due to a watchdog timeout. This address space is 4KB in size. I'd like to know information about the chip's DCSR register. What is the function of the DCSR register? Can't its value be directly accessed and read?

デモ資料のアップロードエラー 電源管理ICの機能安全と関連システムに関する考慮事項 | NXPセミコンダクターズ　このビデオの情報はビデオのURLであり、ドキュメントのURLではありません。 Re: 演示资料上传错误 こんにちは、 ご報告いただいた問題は把握しており、影響を受けているページを特定しました。トレーニングコース「電源管理IC的功能安全及相关システム注意事项 |NXP中国語のウェブサイトにある「NXP半导体」(Functional Safety in Power Management ICs and Related System Considerations, COURSE ID: TIP-NXP-AUT-T4050)には、動画URLを指し示す誤った資料/プレゼンテーションのダウンロードリンクが表示されているようです。 担当のウェブコンテンツチームに修正を依頼しましたので、リンクが修正され次第、ご連絡いたします。 その間、このトレーニングのプレゼンテーションスライドが必要な場合は、同じコースのグローバル英語版が以下で利用可能です: https://www.nxp.com/design/design-center/training/TIP-NXP-AUT-T4050 BRs、トーマス

双核通信 S32K322 大家好， 我已经启动了一个双核项目，其中核心 0 和核心 1 都已启用。作为测试，我在每个核心上创建了一个递增变量。 将变量数据从核心 1 共享或传输到核心 0（反之亦然）的推荐方法是什么？ 非常感谢您能提供一些使用共享内存的示例或最佳实践。 微控制器：NXPS32k322 IDE：S32 设计工作室 RTD：v3 调试器：PEMicro 谢谢！ Re: Dual core communication S32K322 你好@db16122 我开始搭建双核系统，并通过计数器验证了核心 0 和核心 1 是否正在运行。但是，我的主要问题是：如何将数据从核心 1 传递到核心 0，反之亦然？您能否提供一些关于核心间数据共享的例子？ Re: Dual core communication S32K322 我建议使用跨平台通信框架（IPCF）。 https://www.nxp.com/design/design-center/software/automotive-software-and-tools/inter-platform-communication-framework-ipcf:IPCF 包含示例和培训。 Re: Dual core communication S32K322 如果给每个 M7 核心增加两个计数器呢？M7 运行后，计数器开始计数，您可以检查该值是否相同。 顺便问一下，检查每个核心状态的目的是什么？是为了功能安全原因吗？

调用 Clock_Ip_Init() 时外部数据中止 您好， 我正在尝试使用RTD和S32 DS mex工具初始化一些外设时钟。（注意：我是在 M7 项目中生成代码，但实际构建和运行是在 A53 项目中进行的。） 然而，在 Clock_Ip_Init() 函数内部发生了外部数据中止。具体来说，调用堆栈如下所示： Clock_Ip_Init -> Clock_Ip_InitClock() -> Clock_Ip_DisableCmuFcFceRefCntLfrefHfref()。 这似乎是首次尝试向 CMU 外围存储器写入数据。故障发生在内存0x4005'C028上的LDR指令中，根据 S32G3 内存映射，该内存正确地位于 CMU 内存区域内。 目前 MMU 尚未启用，但据我了解，外部数据中止发生在 CPU/MMU 之外，可能与安全访问或“锁定”的外围设备有关。 我的理解是，在调用 Clock_Ip_Init() 之前，需要以某种方式使 CMU 可以从 A53 内核“访问”，这种说法对吗？如果可以的话，您能否告知我具体的操作步骤？ 顺祝商祺！ 乔尼 设备 = S32G399A 编译器 = S32DS_GCC_11_4 核心 = 皮层 A53 Re: External Data Abort when calling Clock_Ip_Init() 嗨， jonnyWHIS 感谢您与我们联系。 您打算在 S32DS IDE 中创建可在 S32G A53 内核上运行的裸机代码吗？ BR 乔伊

CodeWarrior 的 LA1224 插件 你好， 我目前正在评估 LA1224-RDB，对于软件环境有一些疑问。据我了解，为了评估目的，我可以在 LX2160A 上现有的 NxP 镜像上运行 Linux 应用程序。此外，我推测 LA1224 是在裸机上运行 FreeRTOS。我发现 LX2160A 的 Linux 目录中可以找到 LA1224 的固件。这是NxP提供的吗？它支持哪些功能？我想，如果我想在给定的固件基础上进行进一步开发，我必须获得 CodeWarrior 许可证和 TAP。 我已经下载了 CW_ARMv8_v2020.06_b200629GA_Win_Setup.exe，但是 LP1224 不可用。在 NxP 网站上搜索后，我发现除了 CW_ARMv8 之外，还需要一个额外的工具链。插件的完整下载网址是什么？我阅读了CodeWarrior 上关于 LA1224 的文档，但只给出了部分 URL：“ com.freescale.armv8.11.5.15.E200.INT.Win.updatesite.230810 1.zip”。 欢迎提供关于如何使用这些处理器的更多信息。 亲切的问候 N. Alexopoulos Re: CodeWarrior for LA1224 plugin 请从以下链接下载软件包 com.freescale.armv8.11.5.15.E200.INT.Win.updatesite.230810 1.zip。 https://support.nxp.com/s/case/500Te00000eF7lOIAS/community-codewarrior-for-la1224-plugin?language=en_US 请准备一个干净的安装环境。请先安装 CW_ARMv8_v2020.06_b200629GA_Win_Offline.exe。然后，在新工作区路径中打开 CodeWarrior IDE。然后从 CodeWarrior IDE 的“帮助->安装新软件->添加->归档”安装服务包 com.freescale.armv8.11.5.15.E200.INT.Win.updatesite.230810 1.zip。

Demonstration material upload error Functional Safety and Related System Considerations for Power Management ICs | NXP Semiconductors The information in this video is the video URL, not the document URL. Re: 演示资料上传错误 Hi, The issue you reported has been noted and I have identified the affected page. The training course "电源管理IC的功能安全及相关系统注意事项 | NXP 半导体" (Functional Safety in Power Management ICs and Related System Considerations, course ID: TIP-NXP-AUT-T4050) on the NXP Chinese website does appear to have an incorrectly configured material/presentation download link, pointing to the video URL rather than the downloadable presentation file. I have flagged this to the responsible web content team for correction and will update you once the link has been fixed. In the meantime, if you require the presentation slides from this training, the global English-language version of the same course is available at: https://www.nxp.com/design/design-center/training/TIP-NXP-AUT-T4050 BRs, Tomas

i.MX8M Nano PTPクロック精度 私たちは、SAIインターフェースを通じてデータを取得する複数のi.MX8M Nanoシステムの同期のためにIEEE 1588 PTPを評価しています。 同期に関する要件は、複数のユニット間でのサンプリング時間が2µs以内に収まることです。 当社のハードウェアでは、 ENET1_1588_EVENT0_OUTは外部にルーティングされてGPT_CAPTURE1に戻ります。想定されるアーキテクチャは以下のとおりです。 ハードウェアタイムスタンプ付きPTPを使用して、各ユニットのENET PTPハードウェアクロックを同期します。 ENET1_1588_EVENT0_OUTを使って定期的なタイミングイベントを生成します。 そのイベントをGPTでキャプチャし、PTPクロックをローカルのハードウェアタイマーに関連付けます。 PTPのタイムベースとオーディオクロックの測定された関係を利用して、各スレーブユニットのAudioPLLを調整し、SAIサンプリングレートがマスターユニットを追尾するようにします。 各ユニット間で、サンプリングレートの同期と既知の位相／サンプリングインデックス関係を維持する。 NXPのプレゼンテーション 「i.MX IEEE 1588 1PPS Test」を見つけました。これはFEC 1588出力を有効にする方法を示し、一般的な手順がi.MX8Mファミリにも適用されることを示しています。ただし、このプレゼンテーションは信号生成のみを示しており、同期精度、PPSスキュー、出力ジッタ、ユニット間位相誤差に関する仕様や測定結果は提供していません。 また、i.MX8M Nanoのデータシートおよびリファレンスマニュアルも確認しましたが、以下のいずれについても確実なタイミング仕様は見つかっていません。 ハードウェアパケットタイムスタンプを使用する場合の、2台のi.MX8M Nano ENET PTPハードウェアクロック間の最大同期誤差。 ENET1_1588_EVENT0_OUTのタイミング精度またはジッターは、プログラムされたENET PTPタイマーの比較値に対して相対的に高い値です。 ENET PTPタイマー比較イベントから外部EVENT0_OUTピンまでの、単位ごとの**レイテンシ**の変動。 ENET1_1588_EVENT0_OUTがGPT_CAPTURE1にループバックされるときに、完全な不確実性が発生します。 NXP Linux BSPおよびptp4lを用いた実用的な同期性能が期待されます。 NXPは以下の点について何かアドバイスをいただけるでしょうか? FEC PTPクロックとENET1_1588_EVENT0_OUTについて、文書化されていない特性評価結果や期待される精度はありますか？ 出力エッジはENET PTPタイマーからハードウェア上で完全に生成され、タイマーとの比較に対するデターミニスティックなレイテンシがあるのでしょうか? エッジタイミングはENET_TIMER_CLK_ROOTだけで量子化されるのか、それとも可変レイテンシを生む非同期クロックドメイン交差が追加のものなのか? ループされたイベントをキャプチャする際のGPT入力キャプチャの最大不確実性は既知のものはありますか? NXPは、PTPで同期された2台のi.MX8Mデバイス間のPPS間スキューを測定しましたか？ ハードウェアのタイムスタンプと制御された有線イーサネットネットワークを用いる場合、2μs以内の同期は妥当な期待値とみなされますか? i.MX8M Nanoで最適な同期精度を得るために、推奨されるptp4l、FECドライバー、クロックツリー、またはデバイスツリーの設定はありますか? ENET PTPクロックからAudioPLLやSAIメディアクロックを区別するためのNXPの現存例はありますか? 同じPTPネットワーク上に2枚のボードを配置し、2チャンネルオシロスコープを用いてENET1_1588_EVENT0_OUT信号の時間差を測定することで実験的に実装を検証する予定です。その後、AudioPLL制御ループを実装した後、SAIのフレームクロックまたはサンプルクロックの同期を個別に測定します。 PTP同期精度を測定するにはこれが推奨される方法でしょうか?それとも、より正確な測定を提供する他の内部信号、レジスタ、ドライバー統計、NXPテスト方法があるのでしょうか? タイミング特性評価データ、内部設計ガイダンス、関連するアプリケーションノート、BSPの例などがあれば教えていただけると助かります。         i.MX 8M | i.MX 8M Mini | i.MX 8M Nano Re: i.MX8M Nano PTP clock accuracy 調べてみたところ、imx8mnについてはIEEE 1588 PTPのサポートのみを検証しており、タイミング精度やレイテンシテストは行っていません。IEEE 1588 PTP出力セットアップの導入はサポートできますが、まだテストしていないためこれらのデータは提供できません