Multi Source Translation Content

キャンセル
次の結果を表示 
表示  限定  | 次の代わりに検索 
もしかして: 

Multi Source Translation Content

ディスカッション

ソート順:
S32K314 CAN 発行 私はS32K314を使っていますが、最近テスト中に発振器がショートしてしまい、CANに関する問題が発生しました。 回復後、SPI、ADCを監視しました。これらのモジュールは正常に動作しますが、CANモジュールは通常通り動作しません。 デバッカはこれらの情報を表示しますが、この状態ではCANの受信や送信ができません。 どうしてこんなことが起きたのか、そしてSWでこの故障をどうやって回復すればいいのでしょうか? Snipaste_2026-08-04_13-32-47.jpg   Re: S32K314 CAN issue こんにちは、 ご返信ありがとうございます。 「Mcu_ClockSourceFailure_Notification」にテストコードを追加しようとしましたが、この通知はトリガーされません。 ソフトウェア側からは、この問題が起きてCANモジュールをリセットするにはどうすればいいのでしょうか? よろしくお願いします。 下記は、ご指摘いただいたレジスタの値です。 MCR KidhRobin_0-1785975444257.png CTRL1 KidhRobin_1-1785975470032.png CBT: KidhRobin_2-1785975496485.png FDCBT: KidhRobin_6-1785975801928.png ECR KidhRobin_4-1785975599003.png ESR1 KidhRobin_5-1785975618985.png Re: S32K314 CAN issue こんにちは、 提供されたスクリーンショットから、受信エラーカウンタ(RXERRCNT)が増加している一方で、TXERRCNTは0のままであり、ESR1が送信試行中であることを示しているにもかかわらず、典型的な送信関連の問題とは完全には一致しません。 発振器のショートサーキットがクロックに影響を及ぼし、例えば回復後のCANビットタイミングの誤差を引き起こす可能性があります。しかし、現在の情報だけではこれを裏付けるには不十分である。 以下の情報を提供していただけますか: FlexCANレジスタ(MCR/CTRL1/CBT/FDCBT、ECR、ESR1を含む)のより広い範囲 モジュールおよびCANプロトコルのクロック構成は、 故障時に記録されたTX、RX、CANバスの測定値は? FlexCANモジュールのクロックとCANプロトコルのクロックが動作し、期待される周波数であれば、FlexCANモジュールのソフトウェアリセットを実行し、モジュールの初期化を完全に行い、通信が回復しているか確認することもできます。 BR、ペトル Re: S32K314 CAN issue こんにちは、 Mcu_ClockSourceFailure_Notification()が入力されていない場合、私の最初の仮定は、対応するMCU割り込み/通知経路がプロジェクト内で設定または有効化されていないということです。 以下を確認していただけませんか: 影響を受けるクロックソースに対してクロックモニタリング(CMU)が有効になっているかどうか。 CMU割り込みが有効になっているかどうか。 MCUモジュールがクロック障害検出時にMcu_ClockSourceFailure_Notification()を呼び出すように設定されているかどうか。 また、発振器ショートサーキットイベント後にCMUおよびRGMの状態レジスタを検査し、クロック障害が実際に検出されているかを確認することも有用です。 FlexCANレジスタダンプから、モジュールは有効化され、バスと同期している(SYNCH=1)ように見えますが、RXERRCNTが増加し、TXERRCNTは0のままで、バスアクティビティがありません。表示されているビットタイミングレジスタ(CTRL1、CBT、FDCBT)には有効なCANタイミング設定が含まれていないようですが、強化されたCANビットタイミングを使用し、実際のタイミングがそれぞれの強化CANビットタイミングレジスタを通じて設定されている場合は予想されるかもしれません。 したがって、CANリセット戦略を実装する前に、クロック障害イベントが検出されているかどうか、通知機構が適切に設定されているかを確認することが望ましいです。 BR、ペトル
記事全体を表示
S32K1 互补型 PWM 您好,NXP专家们 我们在日产的空调压缩机项目中使用了S32K142芯片。然而,日产公司要求了解该芯片的 FTM 如何确保实现互补 PWM 输出。因此,他们希望获得协助,提供解释和支持材料,或测试报告以验证此功能。谢谢。 Chenxu1_0-1785987344020.png Re: S32K1 Complementary PWM 嗨@ Chenxu1 芯片级保护主要体现在架构上:一个通道定义 PWM 时序,伴随通道由内部互补逻辑产生,可选的死区时间/同步更新硬件可保持非重叠和一致的更新。 S32K-RM Rev14.1: Senlent_0-1785999338085.png Re: S32K1 Complementary PWM 你好,Senlent,谢谢你的回复。 我们很清楚 FTM 如何输出互补 PWM。在芯片层面,它如何确保互补波形的位置正确?这是我们的客户最想了解的信息。 Re: S32K1 Complementary PWM 嗨@ Chenxu1 它可以读取和测试 AN5303 及其提供的裸机代码。 https://www.nxp.com/docs/en/application-note/AN5303.pdf Senlent_0-1785997622463.png 以下是我之前测试时记录的一些步骤,供您参考。 我设置了互补 PWM 模式,并插入了 2µs 死区时间(我忘记保存整个项目了,但修改非常简单)。 Senlent_3-1785997707326.png Senlent_1-1785997665931.png Senlent_2-1785997677611.png
記事全体を表示
lx2080(yocto镜像和调试) 我需要了解如何使用 Yocto 配置 LX2080A NXP 镜像版本,以及如果要使用自定义板卡,应该如何进行更改。 Re: lx2080(yocto image and debug) Layerscape Yocto 电路板支持包。 v26.06: 该版本包含源代码和预编译镜像,具体内容如下: 源代码版本文件位于https://github.com/nxp-qoriq/yocto-sdk/tree/walnascar-lsdk 分支: walnascar-lsdk Linux BSP 支持的开发板、功能、已知问题,请参阅版本说明 Layerscape Yocto软件开发工具包用户指南: UG10374.pdf Layerscape Linux SDK 用户指南: UG10381.pdf 请修改 RCW、u-boot、ATF 和 Linux dts 以适应您的定制板,并重新构建镜像。 移植步骤: 修改 rcw 并重新构建 rcw: $ bitbake rcw -c patch -f 请打开 rcw 源代码文件夹 build_lx2160ardb-rev2/tmp/work/lx2160ardb_rev2-fsl-linux/rcw/git/git/lx2160ardb_rev2/,并根据您的自定义板修改 XGGFF_PP_HHHH_RR_19_5_2/rcw_2200_750_3200_19_5_2.rcw。 $ bitbake rcw 修改并重新编译 u-启动: $ bitbake u-启动 -c patch -f 请进入 u-启动 源代码文件夹 build_lx2160ardb-rev2/tmp/work/lx2160ardb_rev2-fsl-linux/*/git/,根据您的定制板修改 u-启动 源代码。 $ bitbake u-boot 修改并重新构建 atf: $ bitbake qoriq-atf -c patch -f 请前往 atf 源代码文件夹 build_lx2160ardb-rev2/tmp/work/lx2160ardb_rev2-fsl-linux/qoriq-atf/*/git/,请根据您的定制板修改 atf 源代码。 $ bitbake qoriq-atf 修改Linux dts文件并重新构建Linux内核: $ bitbake virtual/kernel -c patch -f 请进入 Linux 内核文件夹 build_lx2160ardb-rev2/tmp/work/ lx2160ardb_rev2-fsl-linux /linux-qoriq/*/git,请根据定制板修改 dts 文件 arch/arm64/启动/dts/freescale/fsl-lx2160a-rdb.dts。 $ bitbake 虚拟/内核 Re: lx2080(yocto image and debug) 对于 lx2080a yocto(linux 24.04)镜像构建(rcw->tfa->uboot-linux 路径)并通过 sd 卡或 emmc 或 norflash 烧录镜像。我们可以使用 Code Warrior Tap JTAG 调试器吗?
記事全体を表示
私はS32K312を使用しており、HSEファームウェアを使用して新しいNVMキーカタログを作成したいと考えています。 HSEのNVMキーCatlogに64バイトの公開鍵を1つ保存したいのですが、Catlogに書き込みしようとすると、HSE_SRV_RSP_NOT_ALLOWED問題に直面しています(簡単なこと:属性、ライフサイクル依存操作、キーマネジメントなどの制限により、この操作は許可されていません)。  CAN、このCASEの場合、どうすればよいか教えていただけますか? Re: I am Using S32K312 and I want to Create New NVM key Catlog with my HSE Firmware こんにちは、 @Amolniwateさん キーカタログはどのように設定していますか? また、ユーザー権がある場合、単純鍵は認証されたもののみインポート可能です。スーパーユーザー権限を持っている場合、動作はスロットが空か既にプログラムされているかによって異なります。 空のスロット:シンプルなキーは認証の有無にかかわらずインポート可能です。 空でないスロット:プレーン/暗号化鍵はインポート(上書き)認証のみ可能です。 詳細については、HSE_BファームウェアリファレンスマニュアルRev. 2.7の表47および48を参照してください。 BR、VaneB
記事全体を表示
S32K314 CAN 问题 我正在使用 S32K314,最近在通过短路振荡器进行测试时遇到了 CAN 问题; 恢复后,我监测了SPI和ADC模块,这些模块工作正常,但CAN模块无法正常工作。 调试器显示以下信息:在此状态下,CAN 总线无法接收或发送任何帧。 这是怎么回事?如何通过软件修复这个故障? Snipaste_2026-08-04_13-32-47.jpg   Re: S32K314 CAN issue 你好, 谢谢你的回复。 我尝试在“Mcu_ClockSourceFailure_Notification”中添加一些测试代码,但此通知没有被触发; 那么从软件方面来说,我们如何才能注意到这个问题并重置CAN模块呢? 谢谢! 以下是您提到的寄存器的值: MCR KidhRobin_0-1785975444257.png CTRL1 KidhRobin_1-1785975470032.png 认知行为疗法: KidhRobin_2-1785975496485.png FDCBT: KidhRobin_6-1785975801928.png ECR KidhRobin_4-1785975599003.png ESR1 KidhRobin_5-1785975618985.png Re: S32K314 CAN issue 您好, 从提供的屏幕截图来看,接收错误计数器 (RXERRCNT) 正在增加,而 TXERRCNT 保持为 0,这与典型的发送相关问题并不完全吻合,即使 ESR1 指示正在进行传输尝试。 振荡器短路可能会影响时钟,例如导致恢复后 CAN 位时序不正确。然而,目前的信息不足以证实这一点。 请问您能否提供以下信息: 更全面地了解 FlexCAN 寄存器(包括 MCR/CTRL1/CBT/FDCBT、ECR 和 ESR1), 恢复后模块和CAN协议时钟配置, 故障期间是否捕获了TX、RX和CAN总线测量数据? 如果 FlexCAN 模块时钟和 CAN 协议时钟正在运行且频率符合预期,您还可以尝试执行 FlexCAN 模块软件重置,然后完全重新初始化模块,并检查通信是否恢复。 BR,彼得 Re: S32K314 CAN issue 您好, 如果没有进入 Mcu_ClockSourceFailure_Notification(),我的第一个假设是项目中没有配置或启用相应的 MCU 中断/通知路径。 请您核查一下: 是否对受影响的时钟源启用时钟监控(CMU)。 CMU中断是否已启用。 MCU 模块是否配置为在检测到时钟故障时调用 Mcu_ClockSourceFailure_Notification()。 在振荡器短路事件发生后,检查 CMU 和 RGM 状态寄存器也可能很有用,以验证是否确实检测到了时钟故障。 从 FlexCAN 寄存器转储可以看出,该模块似乎已启用并与总线同步 (SYNCH=1),而 RXERRCNT 增加,TXERRCNT 保持 0,现在没有总线活动。我看到显示的位定时寄存器(CTRL1、CBT、FDCBT)不包含有效的 CAN 定时配置,尽管如果使用增强型 CAN 位定时并且实际定时是通过相应的增强型 CAN 位定时寄存器配置的,这是可以预期的。 因此,在实施 CAN 复位策略之前,最好先验证是否检测到时钟故障事件以及通知机制是否已正确配置。 BR,彼得
記事全体を表示
LX2080(Yoctoイメージとデバッグ) YOCTOを使ってLX2080a NXPイメージビルドの設定方法や、カスタムBORDを使いたい場合は変更方法について情報が欲しいです Re: lx2080(yocto image and debug) Layerscape Yocto BSP v26.06: 今回のリリースには、以下に示すソースコードとビルド済みイメージの両方が含まれています。 ソースリリースファイルは、 https://github.com/nxp-qoriq/yocto-sdk/tree/walnascar-lsdkにあります。 ブランチ: walnascar-lsdk Linux BSP対応の基板、機能、既知の問題については、リリースノートをご参照ください Yocto用レイヤースケープソフトウェア開発キットユーザーガイド: UG10374.pdf Layerscape Linux SDK ユーザーガイド: UG10381.pdf カスタムボード用にRCW、u-boot、ATF、Linux dtsを改造し、イメージを再構築してください。 移植手順: rcwを変更し、rcwを再構築する: $ bitbake rcw -c patch -f rcwのソースコードフォルダbuild_lx2160ardb-rev2/tmp/work/lx2160ardb_rev2-fsl-linux/rcw/git/git/git/lx2160ardb_rev2/を選び、カスタムボードに合わせてXGGFF_PP_HHHH_RR_19_5_2/rcw_2200_750_3200_19_5_2.rcwを修正してください。 $ bitbake rcw u-bootを修正して再構築する: $ bitbake u-boot -c patch -f you-bootのソースコードフォルダ build_lx2160ardb-rev2/tmp/work/lx2160ardb_rev2-fsl-linux/*/git/にアクセスし、カスタムボードに合わせてu-bootのソースコードを修正してください。 $ bitbake u-boot atfを修正および再構築する: $ bitbake qoriq-atf -c patch -f atfのソースコードフォルダ build_lx2160ardb-rev2/tmp/work/lx2160ardb_rev2-fsl-linux/qoriq-atf/*/git/にアクセスしてください。カスタムボードに合わせてatfのソースコードを修正してください。 $ bitbake qoriq-atf Linux dts ファイルを修正し、Linux カーネルを再構築する: $ bitbake virtual/kernel -c patch -f Linux Kernelフォルダ build_lx2160ardb-rev2/tmp/work/ lx2160ardb_rev2-fsl-linux /linux-qoriq/*/git にアクセスしてください。カスタムボードに合わせてdtsファイルarch/arm64/boot/dts/freescale/fsl-lx2160a-rdb.dtsを修正してください。 $ bitbake virtual/kernel Re: lx2080(yocto image and debug) LX2080A Yocto(Linux 24.04)イメージビルディング(RCW->TFA->uboot-linux path)およびSDカード、EMMC、NorFlashによる画像のフラッシュ。コード warrire tap jtag デバッガーを使えますか?
記事全体を表示
EasyEVSE信号ボードの互換性と入手可能性 EasyEVSEの開発システムを構築しているのですが、いくつか質問があります。 コードの改訂履歴(および 2026 年 5 月 6 日と2025年12月版CCEVCPGSUG.pdf)のバージョンは、ソフトウェアバージョン5.1.2のようですEVSE-SIG-BRD2Xのサポートは削除され、EVSE側は代わりにSIGBRD-HPGPを使用する見込みです。 これは正しいですか? ソフトウェアのバージョン5.1.2のようですSIGBRD-HPGPのサポートが大きく追加されましたが、以前のバージョン(v5.0.8)でもEVSE-SIG-BRD2Xはサポートされていますか? SIGBRD-HPGPは利用可能ですか?MouserやDigi-Key、NXPのストアでは見かけません。 私はEVSE-SIG-BRD2Xを2つ持っていますが、SIGBRD-HPGPは現時点では選択肢にならないようなので、先に進みたいと思っています。 ご意見をいただければ幸いです。 よろしくお願いいたします。 クリス Re: EasyEVSE signal board compatibility and availability こんにちは、 @chrisedwards さん、 ご指摘の通り、アップデートされたEVSEプラットフォームはEVSE側でSIGBRD-HPGPを活用するよう設計されています。現在、EV側はEVSE-SIG-BRD2Xをサポートしていますが、SIGBRD-HPGPを用いた実装も可能です。 しかし、既にEVSE-SIG-BRD2Xを両方お持ちであること、そしてSIGBRD-HPGPはまだ認証プロセス中で(一般公開までにはもう少し時間がかかると思われます)、この設定を維持し、今回の最新の変更前の以前のソフトウェアバージョンを使用することを検討することをお勧めします。v5.0.8はEVSE-SIG-BRD2Xの2つのセットアップでサポートできるはずです。 BR、 エドウィン。 Re: EasyEVSE signal board compatibility and availability こんにちは、エドウィンさん。 ご回答ありがとうございます。作業を再開しましたが、Gitから入手したEVSEコードv5.0.8が動作せず困っています。ビルドは問題なく、GUIも表示しますが、デバッグインターフェースを使ってバージョン情報を要求しようとすると、1060コードの5.0.8は正しい応答が出てきます。一方、sigbrd2xのバージョンはhw: v 255、sw: v255.255.0と表示されます。確か、1060ボードのLCDディスプレイに通信上の競合問題が発生しているという記事を読んだ記憶がある。sigbrd2xとstepコードのプログラミングはできるので、その側は確実に実行されているとかなり自信があります。ArduinoヘッダーではなくEVSE-RT106X-CBLを使っています。主な症状は、上記のバージョンが疑わしいと思われることと、EVSE LCDの「ファームウェアダウンロード」状態を突破できず、1060のEVSEコードがsigbrd2xを電源を入れると起動しないことです(別々に電源を入れています)。コミュニケーションの問題のように感じられる。この問題に対するパッチや回避策はありますか?もしそうなら、解決方法のドキュメントを教えてもらえますか? よろしくお願いいたします。 クリス・エドワーズ
記事全体を表示
S32K3 请求支持在传输完成后始终开启 LPI2C 引脚低电平超时监控 您好,NXP 我们尝试利用 I2C_MASTER_EVENT_PIN_LOW_TIMEOUT 事件来实现从设备 SDA 保持低电平时的恢复。在测试过程中,我们观察到,一旦传输完成或检测到异常情况,引脚低电平超时中断就会关闭。 企业微信截图_17859835472427.png 我们期望此中断能够持续保持启用状态,因为需要对总线进行实时监控,并且在传输结束时不能清除超时中断启用状态。我们认为当前 RTD 7.0.1 对超时中断的处理存在缺陷。 NXP能否就如何正确处理此事提供官方建议或指导? 此致, 显龙 Re: S32K3 Request to support always-on LPI2C Pin Low Timeout monitoring after transfer completion 你好@wuxianlong , 感谢您提供的详细描述以及您指出的驱动程序代码。 您的观察是正确的:在当前的 RTD 实现中,LPI2C_IP_MASTER_PIN_LOW_TIMEOUT_INT 作为主传输中断处理的一部分被启用,并在主传输结束时再次被禁用。这意味着 RTD 驱动程序在传输完成后不会将此中断保持启用状态,作为永久总线监视机制。 从硬件角度来看,S32K3 LPI2C 模块支持引脚低电平超时功能。超时阈值由 MCFGR3[PINLOW] 配置,当选定的 SCL 或 SDA 线保持低电平的时间超过配置的阈值时,可以设置 MSR[PLTF] 标志。参考手册还指出,即使 LPI2C 控制器处于空闲状态,也可以设置此标志。 然而,这种硬件功能并不一定意味着 RTD 驱动程序会持续保持相应的中断启用状态。当前的 RTD 实现似乎是在进行主传输的背景下处理此事件的。 对于传输完成后持续的 I2C 总线监控,建议在应用层进行处理,例如在总线恢复逻辑中检查 MSR[PLTF] 状态。另请注意,引脚低电平问题本身必须通过软件解决。当低电平条件仍然存在时,PLTF 标志不能被清除,必须先清除该标志才能生成新的 START 条件。 此致, 帕维尔
記事全体を表示
AB_SWAPアップデート失敗時のフォールバックメカニズム こんにちは、 私たちは、S32K342のHSEファームウェアのAB_SWAPメカニズムを利用してOTAアップデートを行うアプリケーションを開発しています。現在、フラッシュメモリのパッシブ領域への書き込みが完了した時点で、パッシブブロックをアクティブ化するように設定しています。 起動元イメージが破損していないか確認できるフォールバックの仕組みがあるのか、またリセット後にパッシブ領域になった「既知の有効」領域にフォールバックできるのか知りたいです。 これは、時にはリセットを出さずにパッシブ領域を上書きし、途中でプロセッサをリセットしてしまい、フラッシュの映像が破損してしまうことがあるためです。 Re: Fallback mechanism for failed AB_SWAP update やあ、 @lukaszadrapa 、 ご説明ありがとうございます。私たちはまだ、アプリケーションでどのタイプのセキュアブート戦略を使うべきかを理解しようとしています。高度なセキュアブートは、SMRとCRをインストールする必要があるため、少し複雑に思える。 一方、ベーシックセキュアブートはインストールがやや容易なようだが、具体的な実装方法やインストール手順は不明瞭なようだ。 これらの選択肢について何かアドバイスをいただけませんか?私はHSE Bリファレンス・マニュアルを指しており、これに関して参照すべき追加ドキュメントがあるかどうかも知りたいです。 よろしくお願いいたします。 シヴ Re: Fallback mechanism for failed AB_SWAP update こんにちは、 @Shiv_peak さん。 数日前に非常によく似た質問に回答しましたので、そちらをご覧ください。 https://community.nxp.com/t5/S32K/S32K-OTA-Rollback/m-p/2400332/highlight/true#M60125 さらに詳しい情報が必要な場合は、遠慮なくお申し付けください。 よろしくお願いいたします。 ルーカス Re: Fallback mechanism for failed AB_SWAP update 下記の私のコメントをご覧ください。 イメージ検証が失敗した場合、基本セキュアブートはリカバリーモードに移行します。 はい。 このリカバリーモードは、属性HSE_SECURE_RECOVERY_CONFIG_ATTR_IDを使ってSecure Recoveryとして設定できます。 はい。 このモードを設定するには、UTESTモードをプログラミングする必要があります。 UTESTは、設定属性HSE_SECURE_RECOVERY_CONFIG_ATTR_IDサービスを呼び出す際にHSEによってプログラムされます。共通の問題は、フラッシュブロック0とUTESTが同じ読み取りパーティション内にあることに注意することです。この属性をプログラムする際、フラッシュブロック0からはコードが実行できません。 これを設定するには、IVTでBOOT_SEQ == 1にする必要もあります。 はい。 GMACを計算するには、ADKPをHSE_APP_DEBUG_KEY_ATTR_IDを使用して構成する必要があります。 はい。 この件について理解を深めるにあたり、いくつか補足させてください。 あなたが共有したアプリケーションノートには、ADKPの設定はCUST_DELライフサイクル内でしかできないと書かれていました。システムのライフサイクルをどのように確認すればよいのでしょうか?また、それは安全でしょうか? はい、ADKPが設定されるまでライフサイクルを進めることはできません。ライフサイクルが進んだらセキュアデバッグが有効になるので、接続を確立するためにデバッガの設定が必要です。この投稿をご覧ください: https://community.nxp.com/t5/S32K/S32K3-HSE/m-p/2066312/highlight/true#M47070 ライフサイクルの状態はDCMモジュールのレジスタDCMLCCから読み取ることができます。 AppBLは、Basic Secure BootにおけるIVTと同じものですか? AppBLとIVTは同じ方法で署名・検証されます。IVとGMACもIVTに付録されています。それは「表118」で見ることができます。 HSEファームウェアリファレンスマニュアルの「IVT構造」と記載されています。 IVTにGMACアドレスとリカバリイメージのアドレスを追加する必要がありますか? IVTを検証する場合は、前述のとおりIVとGMACをIVTに追加する必要があります。セキュアリカバリイメージを使用する場合は、イメージへのポインタとイメージの長さをIVTに追加する必要があります。 よろしくお願いいたします。 ルーカス Re: Fallback mechanism for failed AB_SWAP update ルカスさん、返信ありがとうございます。おかげでよく分かりました!Basic Secure Bootの実装を始め、ご質問やご不明点があればご連絡いたします。 よろしくお願いいたします。 シヴ Re: Fallback mechanism for failed AB_SWAP update 「2.6.1.3」の項をご覧ください。HSEファームウェアのリファレンスマニュアルに記載されている「リカバリーモード」と記載されています。2.7. つまり、2つのモードがあります。 JTAGベースのリカバリーモードでは、デバイスはRAM上で無限ループにハングする(このコードはSBAFによってRAMにロードされます)。ユーザーがデバッガに接続していくつかのリカバリーステップを実行できます。 セキュアリカバリーモード - これは属性 HSE_SECURE_RECOVERY_CONFIG_ATTR_ID によって有効にする必要があります。これはUTESTメモリにプログラムされたOTP属性であることに注意してください。これによりリカバリイメージが起動しますが、まずこれを検証する必要があります。つまり、基本的なセキュアブートに似ています。検証に失敗した場合は、JTAGリカバリモードに移行します。 セキュアリカバリモードは実行時のリカバリーやロールバックに使用できます。しかし、パッシブパーティションからこれを実行することはお勧めしません。すべてのコードはアクティブパーティションから実行される必要があります。ABスワップモードでは、いずれにせよ両方のパーティションにセキュアリカバリイメージのコピーが存在します。 別の選択肢としては、十分な空き容量があれば、このコードをデータフラッシュメモリに保存する方法もあります。 Re: Fallback mechanism for failed AB_SWAP update 私たちはこのアプリケーションノートを提供します: https://www.nxp.com/webapp/Download?colCode=AN13465   Secure Bootアプリケーションノートの最新バージョンv0.1.1.0です(AN744511)2021年にリリースされ、以下からダウンロード可能です: https://www.nxp.com/products/S32K3 申請書はこちらでご覧いただけます: ドキュメント -> Secure Files -> Secure Boot アプリケーションノート v0.1.1.0(AN744511) 関連するデモプロジェクトはこちらからダウンロードできます: Design Resources - > ソフトウェア - > Secure Files - > SecureBootAppNoteDemo(SW745310) ソフトウェアは更新されていないので、 興味があれば前述SW745310を使ってください。 セキュアブートの他の例は、HSEデモ例(推奨)で見つけることができます: https://www.nxp.com/webapp/Download?colCode=S32K3_HSE_DemoExamples 高度なセキュアブート、基本的なセキュアブート、およびSHEセキュアブートの3つのモードすべてについて例があります。 一般的に、高度なセキュアブートモードが推奨されます。はい、このモードでセキュアブートを設定するのは簡単な作業ではありません。しかし、最高の保護性能と設定の柔軟性を提供します。利点は、好きな署名方式を選べ、複数の地域をカバーでき、セキュアブートが失敗した場合に異なる制裁を設定できることです。 一方、基本的なセキュアブートモードは常にGMACタグのみを使用し、これはADKPから派生したキーで計算され、1つの地域のみをカバーできます。失敗した場合、デバイスは直接リカバリーモードに移行します。 HSE DemoExamplesに掲載されている以下のプロジェクトを学習することをお勧めします。 S32K344_アドバンストセキュアブート S32K344_ベーシックセキュアブート これらは、それらにリンクされたアプリケーションS32K344_SecureBootBlinkyを保護するための構成プロジェクトです。 よろしくお願いいたします。 ルーカス Re: Fallback mechanism for failed AB_SWAP update なるほど、これでよく分かりました。ありがとうございます! 私の理解では: イメージ検証が失敗した場合、基本セキュアブートはリカバリーモードに移行します。 このリカバリーモードは、属性HSE_SECURE_RECOVERY_CONFIG_ATTR_IDを使ってSecure Recoveryとして設定できます。 このモードを設定するには、UTESTモードをプログラミングする必要があります。 これを設定するには、IVTでBOOT_SEQ == 1にする必要もあります。 GMACを計算するには、ADKPをHSE_APP_DEBUG_KEY_ATTR_IDを使用して構成する必要があります。 この件について理解を深めるにあたり、いくつか補足させてください。 あなたが共有したアプリケーションノートには、ADKPの設定はCUST_DELライフサイクル内でしかできないと書かれていました。システムのライフサイクルをどのように確認すればよいのでしょうか?また、それは安全でしょうか? AppBLは、Basic Secure BootにおけるIVTと同じものですか? IVTにGMACアドレスとリカバリイメージのアドレスを追加する必要がありますか? 実装と基板上でのテストを開始する前に、これらの点についてもう少し明確な情報を得たいと思っています。ご連絡いただき、疑問を解消してくださり本当にありがとうございます! よろしくお願いいたします。 シヴ Re: Fallback mechanism for failed AB_SWAP update ルーカスさん、分かりやすく説明してくれてありがとう。 I will look into the アプリケーションノート and the HSE demo examples and revert back in case of any queries. よろしくお願いいたします。 シヴ Re: Fallback mechanism for failed AB_SWAP update 基本的なセキュアブートが失敗した場合に「デバイスがリカバリーモードに入る」とはどういう意味か、もう少し詳しく教えてもらえますか?これはつまり、コアはリセットから解放されず、フォールバックやリカバリーも存在しないということですか? セキュアブートが失敗した場合に、別のイメージ(おそらくパッシブバンクにあるイメージ)を起動する機能を持たせたいので、この質問をしています。
記事全体を表示
i.MX RT1170 同步动态随机存取存储器\(SDRAM\) 配置示例(来自 SDK):自动刷新已禁用? 您好,NXP团队, 我们参考 MCUXpresso SDK 示例,为我们定制的基于 i.MX RT1170 的硬件创建了 SDRAM 配置: https://github.com/nxp-mcuxpresso/mcuxsdk-examples/blob/main/_boards/evkbmimxrt1170/demo_apps/shell/shell.mex 我们的设计采用连接到 SEMC 接口的ISSI IS42S16320F SDRAM 。 遗憾的是,使用此配置时,我们偶尔会遇到系统不稳定的情况。在详细检查 同步动态随机存取存储器\(SDRAM\) 设置时,我们注意到示例配置中自动刷新功能似乎已被禁用: Masmiseim_0-1786008762531.png 这让我们感到惊讶,因为根据我们的了解,IS42S16320F 需要定期刷新周期来维护数据完整性,因此我们期望自动刷新功能已启用。 请您澄清以下几点? 提供的 SDK 示例中是否故意禁用了自动刷新功能? 如果是这样,这种配置背后的逻辑是什么? 同步动态随机存取存储器(SDRAM)刷新周期是否由SEMC控制器或软件初始化代码在其他地方处理? 对于采用定制硬件设计的 ISSI IS42S16320F,您是否建议显式启用自动刷新功能? 感谢您的支持。 顺祝商祺! i.MX RT101x Re: i.MX RT1170 SDRAM Configuration from SDK Example: Auto-Refresh Disabled? 你好@Masmiseim , 示例中提供的 DCD 配置是为 RT1170-EVKB 上使用的同步动态随机存取存储器(SDRAM) 实现的。您可能知道,每个 SDRAM 设备都有自己的时序要求和初始化参数,因此示例中包含的 SEMC 配置可能与您的特定 SDRAM 不完全兼容。 在本例中,自动刷新功能作为最终 同步动态随机存取存储器(SDRAM) 初始化序列的一部分启用。但是,在初始化过程中,自动刷新位保持禁用状态,所需的刷新操作是通过 SEMC IP 命令执行的,如下图所示: Habib_MS_4-1786056205833.png Habib_MS_6-1786056292017.png 如果您想为 同步动态随机存取存储器(SDRAM) 自定义这些设置,可以使用 MCUXpresso 配置工具生成 DCD。这样,您可以根据设备要求配置 同步动态随机存取存储器(SDRAM) 参数,如下图所示:   Habib_MS_7-1786056301151.png 另一方面,有一个名为“semc_cm7”的 SDK(版本 26.06)示例,演示了如何将 SEMC 外设与外部同步动态随机存取存储器(SDRAM)一起使用。 最后,Omar 在这篇社区帖子中提供了一个配置 SEMC 寄存器的示例,这可能很有用。 BR 哈比卜 Re: i.MX RT1170 SDRAM Configuration from SDK Example: Auto-Refresh Disabled? 始终将您尝试使用 SDK 中的任何内容视为示例,因此您应该检查并验证所有内容。
記事全体を表示
S32K322のSPIデューティサイクルは8MHzでは50%ではありません NXPチームの皆様へ           SPIトランザクション内で8MHzのSPI SCLKを周期的にする必要がある改善活動に取り組んでいます。SPI SCLKを8MHzで測定しました(S32K322ではSPI周辺機器のペリフェラルのドライバによって駆動されます)が、50%のデューティは維持されていないことがわかりました。周波数を1/2/4MHzに下げると、これらのSCLK周波数において50%のデューティ比が維持されることが確認できる。 質問 です - これはペリフェラルのドライバの ハードウェア的な制限なのでしょうか?それともドライバ設定を変えれば8MHzで望む50%の稼働率を得られるのでしょうか? 1MHzで当直が維持されて8MHzでないスクリーンショットをPFA(公開ファイル)してください 注: Saleaeのロジックアナライザーを接続しており、SPI信号を測定するためにより高いサンプリング解像度(250MS/s)を持っています Re: The SPI duty cycle of S32K322 is not 50% for 8MHz こんにちは、 LPSPIクロックのデューティサイクルは、SCKSETおよびSCKHLDタイミングパラメータによって決定されます。これらのフィールドが同じ値にプログラムされている場合にのみ、50/50のデューティサイクルが得られます。選択されたLPSPI機能クロックと8MHzを生成するために必要な分周器の値によっては、クロックジェネレータのタイミング分解能により、正確な50/50のデューティサイクルが実現できない場合があります。観測された76ナノ秒/48ナノ秒の高低時間差は、このような除算器の量子化効果と一致しているように見える。 PetrS_0-1786090730852.png ですので、LPSPIの機能クロック周波数、TCR[PRESCALE]、およびCCR/CCR1レジスタ(SCKSET、SCKHLD、SCKDIV)の内容から期待デューティサイクルを計算し、異なるクロックソースやディバイダ構成で50/50に近いデューティサイクルが得られるかどうかを判断してください。   BR、ペトル
記事全体を表示
LLCE CAN When conducting LLCE CAN communication, I encountered an issue: in an environment where two CAN nodes are directly connected with two 120-ohm terminating resistors, an ACKERR is triggered when the peer device is in listen mode. Simultaneously, the LLCE firmware automatically retransmits, seemingly using the maximum bus bandwidth. I'd like to know if there's a way to configure the number of automatic retransmissions or how to stop automatic retransmissions. 回复: LLCE CAN It uses RTDSW32G_RTD_4.4_4.0.2_P04_D2312 and S32G_LLCE_1_0_9. 回复: LLCE CAN Hello, @JACK_Q Hello From my understanding, this should not be related to the LLCE software. It is mainly caused by the ACK mechanism of the CAN protocol layer. When the other end is in listen-only mode, it does not send ACK. At this time, the frame sent by the S32G LLCE side does not receive ACK and will report ACKERR. Then the controller continues to retransmit, which is consistent with the behavior after CAN transmission failure. The above operations are as specified in the protocol; I don't see any configuration to set the number of retransmissions. BR Chenyin 回复: LLCE CAN In practical project applications, we certainly don't want network storms caused by ACKERR or other issues leading to retransmissions. Therefore, I'd like to know if it's possible to disable automatic retransmissions. If there's no option to control automatic retransmissions, is software monitoring and configuration the only solution? 回复: LLCE CAN Hello, @JACK_Q I understand your situation. Indeed, it is generally advisable to monitor and configure corresponding processing strategies in the upper-level software. BR Chenyin
記事全体を表示
S32K3 転送完了後の常時接続LPI2Cピン低タイムアウト監視のサポート要請 こんにちは、NXP 私たちはI2C_MASTER_EVENT_PIN_LOW_TIMEOUTイベントを利用して、SDAを低く保つスレーブデバイスの復旧を試みました。テスト中に、転送が完了したとき、または異常状態が検出されたときに、ピンロータイムアウト割り込みがオフになることが確認されました。 企业微信截图_17859835472427.png バスのリアルタイム監視が必要であり、タイムアウト割り込みの有効化は転送終了時に解除されてはならないため、この割り込みは継続的に有効にしておく必要があると考えています。現在のRTD 7.0.1におけるタイムアウト割り込みの処理には欠陥があると考えています。 NXPはこの問題を正しく扱うための公式な推奨や指針を提供できるでしょうか? 敬具 仙龍 Re: S32K3 Request to support always-on LPI2C Pin Low Timeout monitoring after transfer completion こんにちは@wuxianlongさん 詳しい説明とドライバーコードの指摘をありがとうございます。 ご指摘のとおりです。現在のRTD実装では、マスター転送割り込み処理の一環としてLPI2C_IP_MASTER_PIN_LOW_TIMEOUT_INTが有効になり、マスター転送が終了すると再び無効になります。つまり、RTDドライバーは転送完了後にこの割り込みを恒久的なバス監視機構として有効にしないことを意味します。 ハードウェアの観点から見ると、S32K3 LPI2Cモジュールはピンロータイムアウト機能をサポートしています。タイムアウトの閾値はMCFGR3[PINLOW]によって設定され、MSR[PLTF]フラグは選択したSCLまたはSDA回線が設定された閾値より長く低いままの状態で設定できます。リファレンス・マニュアルには、LPI2Cコントローラがアイドル状態でもこのフラグを設定できると記載されています。 しかし、このハードウェア機能があるからといって、RTDドライバーが対応する割り込みを継続的に有効に保つとは限りません。現在のRTD実装は、このイベントをアクティブなマスター転送の文脈で管理しているようです。 転送完了後の連続的なI2Cバス監視では、アプリケーションレベルで処理することが推奨されており、例えばバス復旧ロジックの一部としてMSR[PLTF]の状態を確認するなどです。また、ピンローの状態自体はソフトウェアで解決しなければならないことにもご注意ください。PLTFフラグは低条件がまだ存在している間はクリアできず、新たなSTART条件を生成する前にクリアしなければなりません。 よろしくお願いします、 パベル
記事全体を表示
i.MX8MM eMMC sd3 クロック DSE スルーレート設定 上記のパッド操作設定はリファレンスマニュアルには記載されていません。なぜ、そしてどのようにしてこれらの設定をテスト・トリミングすればよいのでしょうか? Re: i.MX8MM eMMC sd3 clk dse en slew rate setting こんにちは@NLFOHE お元気でお過ごしのことと思います。 実際には、そのパッドはレジスタ名 IOMUXC_SW_PAD_CTL_PAD_NAND_WE_B の下にあります。 Manuel_Salas_0-1785352172806.png MuxモードレジスタはuSDHC3(IOMUXC_SW_MUX_CTL_PAD_NAND_WE_B)として設定する必要があります。 Manuel_Salas_1-1785352244434.png よろしくお願いいたします。 サラス。 Re: i.MX8MM eMMC sd3 clk dse en slew rate setting こんにちは、サラスさん。 休暇期間のため、問題はまだ解決していません。この特定のクロック信号に対してSCCを使うためのアプリケーションノートはありますか?
記事全体を表示
IMX95 无法重新父级 can1 我尝试启用 can1 我的设备树引脚遵循 imx95 evk,并禁用 &micfil IMX95_PAD_PDM_CLK__AONMIX_TOP_CAN1_TX 0x39e IMX95_PAD_PDM_BIT_STREAM0__AONMIX_TOP_CAN1_RX 0x39e 但是出现了以下错误。 [ 9.968941] CAN 设备驱动程序接口 [ 9.976800] scmi-pinctrl-imx scmi_dev.8:设置配置错误 -13 [ 9.976814] scmi-pinctrl-imx scmi_dev.8:pin_config_set 操作对引脚 121 失败 [ 9.976893] clk:无法将 can1 重新父级设置为 syspll1_pfd1_di:-1 [ 9.978973] 内部错误:同步外部中止:0000000096000010 [#1] SMP [9.978986]链接的模块:flexcan(+)can_dev neoisp(+)at24 rpmsg_ctrl rpmsg_char pwm_fan enetc4_uio(O)fsl_ecat_enetc4 fsl_ecat_enetc_core moal(O)mlan(O)熔丝 [ 9.979017] CPU: 5 UID: 0 PID: 357 Comm: (udev-worker) Tainted: GMO 6.18.2-rt3-1.0.0-1.0.0 #1 PREEMPT_RT [ 9.979026] 已污染:[M]=MACHINE_CHECK,[O]=OOT_MODULE [ 9.979028] 硬件名称:Axiomtek i.MX95 scm136 板 (DT) [9.979031] pstate:60400009(nZCv daif +PAN -UAO -TCO -DIT -SSBS BTYPE=--) [ 9.979035] pc : flexcan_read_le+0x0/0x20 [flexcan] [ 9.979060] lr : flexcan_probe+0x454/0x834 [flexcan] [ 9.979067] sp : ffff800086133820 [9.979069]x29:ffff800086133850 x28:ffff8000862b0000 x27:ffff000085a182a0 有人知道怎么解决这个问题吗? Re: IMX95 failed to reparent can1 嗨,刘志明 谢谢你的回复。 你说得对,我需要更改系统管理器配置。 Re: IMX95 failed to reparent can1 嗨@HenryHsu 这是我之前在 i.MX95 EVK 上的测试结果,请根据以下修改检查您的 dts 文件。   dts修改:     Zhiming_Liu_2-1785995739657.png diff --git a/arch/arm64/boot/dts/freescale/imx95-19x19-evk.dts b/arch/arm64/boot/dts/freescale/imx95-19x19-evk.dts index ab7bd4fdaadf..5eb3011f0894 100644 --- a/arch/arm64/boot/dts/freescale/imx95-19x19-evk.dts +++ b/arch/arm64/boot/dts/freescale/imx95-19x19-evk.dts @@ -380,7 +380,7 @@ &flexcan1 { pinctrl-names = "default"; pinctrl-0 = <&pinctrl_flexcan1>; xceiver-supply = <&reg_can1_stby>; - status = "disabled"; + status = "okay"; }; &flexcan2 { @@ -623,23 +623,23 @@ spidev0: spi@0 { }; }; -&micfil { - #sound-dai-cells = <0>; - pinctrl-names = "default", "sleep"; - pinctrl-0 = <&pinctrl_pdm>; - pinctrl-1 = <&pinctrl_pdm_sleep>; - assigned-clocks = <&scmi_clk IMX95_CLK_AUDIOPLL1_VCO>, - <&scmi_clk IMX95_CLK_AUDIOPLL2_VCO>, - <&scmi_clk IMX95_CLK_AUDIOPLL1>, - <&scmi_clk IMX95_CLK_AUDIOPLL2>, - <&scmi_clk IMX95_CLK_PDM>; - assigned-clock-parents = <0>, <0>, <0>, <0>, - <&scmi_clk IMX95_CLK_AUDIOPLL1>; - assigned-clock-rates = <3932160000>, - <3612672000>, <393216000>, - <361267200>, <49152000>; - status = "okay"; -}; +// &micfil { +// #sound-dai-cells = <0>; +// pinctrl-names = "default", "sleep"; +// pinctrl-0 = <&pinctrl_pdm>; +// pinctrl-1 = <&pinctrl_pdm_sleep>; +// assigned-clocks = <&scmi_clk IMX95_CLK_AUDIOPLL1_VCO>, +// <&scmi_clk IMX95_CLK_AUDIOPLL2_VCO>, +// <&scmi_clk IMX95_CLK_AUDIOPLL1>, +// <&scmi_clk IMX95_CLK_AUDIOPLL2>, +// <&scmi_clk IMX95_CLK_PDM>; +// assigned-clock-parents = <0>, <0>, <0>, <0>, +// <&scmi_clk IMX95_CLK_AUDIOPLL1>; +// assigned-clock-rates = <3932160000>, +// <3612672000>, <393216000>, +// <361267200>, <49152000>; +// status = "okay"; +// }; &mu7 { status = "okay"; @@ -960,19 +960,19 @@ IMX95_PAD_GPIO_IO35__HSIOMIX_TOP_PCIE2_CLKREQ_B 0x4000031e >; }; - pinctrl_pdm: pdmgrp { - fsl,pins = < - IMX95_PAD_PDM_CLK__AONMIX_TOP_PDM_CLK 0x31e - IMX95_PAD_PDM_BIT_STREAM0__AONMIX_TOP_PDM_BIT_STREAM_BIT0 0x31e - >; - }; + // pinctrl_pdm: pdmgrp { + // fsl,pins = < + // IMX95_PAD_PDM_CLK__AONMIX_TOP_PDM_CLK 0x31e + // IMX95_PAD_PDM_BIT_STREAM0__AONMIX_TOP_PDM_BIT_STREAM_BIT0 0x31e + // >; + // }; - pinctrl_pdm_sleep: pdmsleepgrp { - fsl,pins = < - IMX95_PAD_PDM_CLK__AONMIX_TOP_GPIO1_IO_BIT8 0x51e - IMX95_PAD_PDM_BIT_STREAM0__AONMIX_TOP_GPIO1_IO_BIT9 0x51e - >; - }; + // pinctrl_pdm_sleep: pdmsleepgrp { + // fsl,pins = < + // IMX95_PAD_PDM_CLK__AONMIX_TOP_GPIO1_IO_BIT8 0x51e + // IMX95_PAD_PDM_BIT_STREAM0__AONMIX_TOP_GPIO1_IO_BIT9 0x51e + // >; + // }; pinctrl_ptn5110: ptn5110grp { fsl,pins = <     系统管理器修改: diff --git a/configs/mx95evk.cfg b/configs/mx95evk.cfg index 9250d02..6722097 100755 --- a/configs/mx95evk.cfg +++ b/configs/mx95evk.cfg @@ -389,7 +389,7 @@ SYS ALL # Resources M7P OWNER # CPUs must be first -CAN_FD1 OWNER +// CAN_FD1 OWNER FSB READONLY IRQSTEER_M7 OWNER LPIT1 OWNER @@ -612,6 +612,7 @@ CAMERA5 OWNER CAMERA6 OWNER CAMERA7 OWNER CAMERA8 OWNER +CAN_FD1 OWNER CAN_FD2 OWNER CAN_FD3 OWNER CAN_FD4 OWNER   结果: Zhiming_Liu_3-1785995783165.png  
記事全体を表示
IMX 8QM 无法从 SD 卡启动 您好,我正在尝试从SD卡启动我的IMX8QM EMK板上的Linux镜像。我用的是迷你SD卡适配器,而不是迷你SD卡。当我查看终端时,我看到了这些 => mmc 开发 1 卡片未响应电压选择!:-110 请帮我解决这个问题,因为我对这类电路板不太熟悉。 Re: IMX 8QM not booting from SD Card 您好, 感谢您对恩智浦半导体产品的关注, 您遇到的错误大多与硬件有关,我建议您使用其他适配器和其他 SD 卡进行测试。 另一个问题可能是适配器的硬件不符合 uSDHC 标准。我的主要建议是最好使用 UHS-I 型 microSD 卡,我已经测试过这些卡的初始化和 Linux 启动。 此致 Re: IMX 8QM not booting from SD Card 好的,我试试这个。我不确定是不是SD卡适配器的问题。图片已经写入micro SD卡,我在我的台式机上验证过了。显卡是好的,我的电脑能检测到,不过我再检查一下,还有其他办法吗?
記事全体を表示
组合固件下载后,i.MX95 上的 IW612 蓝牙 UART 无响应 你好, 我们正在Verdin i.MX95 WB上运行NXP Android 15 BSP (Linux 6.6.58)来启用蓝牙。板载无线模块为基于 NXP IW612 的 u-blox MAYA-W260 。 Wi-Fi 通过 SDIO 正常工作,并且组合固件已成功加载: Request firmware: sduart_nw61x_v1.bin.se Wlan: FW download over WLAN FW is active 蓝牙似乎无法正常工作。无论何时我们在 Android 设置中启用该功能,UI 开关都会卡住,并且找不到蓝牙设备。 蓝牙已连接到LPUART6 (/dev/ttyLP5)。NXP厂商HAL成功打开UART。 我们最初发现硬件流控制阻止了传输;在暂时禁用 CRTSCTS 后,HAL 发送了 4 字节的 HCI 重置命令: 01 03 0c 00 UART 计数器随后显示: tx:4 rx:0 IW612 没有响应。直接手动进行 UART 测试,波特率为 115200,8N1,没有硬件流控制,也会出现同样的结果。 我们目前的配置是: mchar_port = /dev/ttyLP5 baudrate_fw_init = 115200 由于 Wi-Fi 驱动程序已经下载了组合固件,因此 enable_download_fw 保持禁用状态。 请问您能否澄清一下: 通过 SDIO 加载 sduart_nw61x_v1.bin.se 后,IW612 蓝牙 UART 是否应该直接响应波特率为 115200 的 HCI RESET? 是否需要先执行启动睡眠触发器、唤醒命令、供应商命令或其他初始化序列? IW612 是否必须进行硬件流控制?固件初始化后,CTS 的预期状态应该是什么? 我们是否应该使用 UART 固件下载路径(uartspi_n61x_v1.bin.se)而不是依赖 Wi-Fi 加载的组合固件? 对于 i.MX95 上的 IW612,是否有推荐的 bt_vendor.conf 文件? 任何参考配置或预期的UART跟踪信息都将非常有帮助。 顺祝商祺! Android Linux Re: IW612 Bluetooth UART not responding on i.MX95 after combo firmware download 你好, @vins-idg 1.通过 SDIO 加载 sduart_nw61x_v1.bin.se 后,IW612 蓝牙 UART 是否应该直接响应 115200 的 HCI 复位信号? 原则上,是的——一旦组合固件激活且 BT UART 模块唤醒/就绪,控制器就应该响应 HCI 重置并发出命令完成事件。 2. 是否需要先执行启动睡眠触发器、唤醒命令、供应商命令或其他初始化序列? 对于正常的 Android 启动,不要仅仅依赖手动发送 HCI Reset 命令。让 NXP 厂商 HAL 或 NXP UART 驱动程序执行初始化序列。 3. IW612 是否必须采用硬件流控制?CTS状态应该是什么? 对于量产的 IW612 BT UART 设计,应启用硬件流控制并正确接线。禁用 CRTSCTS 仅作为诊断步骤有用;不应将其视为最终修复方法。 4. 我们是否应该使用 uartspi_n61x_v1.bin.se 而不是通过 Wi-Fi 加载的组合固件? 你可以尝试使用单独的固件来调试问题,但这应该不是根本原因。使用组合固件,应该也能正常工作。 5.让我先在本地测试一下,然后把在我这边运行正常的配置文件分享给你。 请给我一些时间。 顺祝商祺! Christine。 Re: IW612 Bluetooth UART not responding on i.MX95 after combo firmware download 你好, @vins-idg 你那边情况如何? 我花了一些时间来准备构建 Android 16 源代码的环境。 现在我可以开始版本了,但是版本完成还需要一些时间,请再给我一些时间。 顺祝商祺! Christine。 Re: IW612 Bluetooth UART not responding on i.MX95 after combo firmware download 你好, @vins-idg 很抱歉回复晚了,感谢您的耐心等待。 我已经完成了本地测试,现在 IW612 在我的 I.MX95-19*19-EVK 上可以正常工作。由于没有 Verdin 板,我使用 I.MX95-19*19-EVK 完成了测试。 下面显示的是 bt_vendor.conf 的截图,您还可以看到右侧的蓝牙功能可以正常工作。 实际上,我只是使用了默认的 bt_vendor.conf 文件,并没有对其进行任何修改。 希望对你有所帮助。 bt_vendor.conf.png 如果仍然无法解决您的问题,请提供您的 dts 文件和 dmesg 日志,以便我进一步检查。 因为这里是公共场所,为了保护您的安全信息,您可以将您的 dts 文件发送到我的私人工作邮箱: [email protected] 。 顺祝商祺! Christine。 Re: IW612 Bluetooth UART not responding on i.MX95 after combo firmware download 你好, @vins-idg 你那边情况如何? 如果需要我提供任何其他信息,请告诉我。 顺祝商祺! Christine。 Re: IW612 Bluetooth UART not responding on i.MX95 after combo firmware download 你好, @vins-idg 你有没有机会看到我上面的评论? 你那边情况如何? 如果需要我提供任何其他信息,请告诉我。 顺祝商祺! Christine。
記事全体を表示
汎用I/O (GPIO) S32K324 MCUに基づく、S32DSを使ってGPIOを高インピーダンス状態に設定する方法。 Re: GPIO ハイ 以前の同様の議論を参照してください: S32K3 GPIO HIGH-Z ピンが以前に内部プルを有効にしていた可能性がある場合、S32K3XXRM のトライステート定義を満たすために、 Siul2_Port_Ip_SetPullSel (..., PORT_INTERNAL_PULL_NOT_ENABLED) を呼び出して PUE=0 を確実にする必要があります。 よろしくお願いいたします ロビン
記事全体を表示
我正在使用S32K312,我想使用我的HSE固件创建新的NVM密钥目录。 我想将 1 个 64 字节的公钥存储在 HSE 的 NVM 密钥目录里,但是当我尝试写入目录时,遇到了HSE_SRV_RSP_NOT_ALLOWED 问题(简而言之,由于某些限制(属性、生命周期相关操作、密钥管理等),该操作不被允许)。 请问在这种情况下我应该怎么做? Re: I am Using S32K312 and I want to Create New NVM key Catlog with my HSE Firmware 嗨@Amolniwate 你们是如何配置密钥目录的? 此外,如果您拥有用户权限,则只能导入经过身份验证的明文密钥。如果您拥有超级用户权限,则行为取决于插槽是空的还是已被编程: 空槽位:可以导入纯文本密钥,无论是否进行身份验证。 非空槽位:明文/加密密钥只能通过身份验证导入(覆盖)。 有关更多详细信息,请参阅 HSE_B 固件参考手册第 2.7 版中的表 47 和表 48。 BR,VaneB
記事全体を表示
コンボファームウェアのダウンロード後、i.MX95でIW612 Bluetooth UARTが応答しない こんにちは、 Verdin i.MX95 WBでNXP Android 15 BSP(Linux 6.6.58)を搭載した上でBluetoothを起動します。搭載されている無線モジュールは、 NXP IW612をベースにしたu-blox MAYA-W260です。 SDIO経由でWi-Fiは正常に動作し、コンボファームウェアも正常にロードされました。 Request firmware: sduart_nw61x_v1.bin.se Wlan: FW download over WLAN FW is active Bluetoothは動作しないようです。Android設定で有効にすると、UIスイッチがフリーズし、BTデバイスも見つかりません。 BluetoothはLPUART6(/dev/ttyLP5)に接続されています。NXPベンダーのHALがUARTを正常に開きました。 当初、ハードウェアフロー制御が送信をブロックしていることが判明しました。CRTSCTSを一時的に無効にした後、HALは4バイトのHCIリセットコマンドを送信しました。 01 03 0c 00 UARTカウンタは以下のように表示されます。 tx:4 rx:0 IW612からの応答がありません。ハードウェアフロー制御なしで、115200ボー、8N1で直接手動でUARTテストを行った場合も同じ結果になります。 現在の構成は以下のとおりです。 mchar_port = /dev/ttyLP5 baudrate_fw_init = 115200 enable_download_fwは、Wi-Fiドライバーによってすでにコンボファームウェアがダウンロードされているため無効のままです。 もう少し詳しく教えていただけますか: SDIO経由でsduart_nw61x_v1.bin.seをロードした後、IW612 Bluetooth UARTは115200ボーのHCIリセットに直接応答するはずですか? ブートスリープのトリガー、ウェイクアップコマンド、ベンダーコマンド、またはその他の初期化シーケンスが最初に必要ですか? IW612ではハードウェアフロー制御は必須ですか?また、ファームウェア初期化後のCTSの状態はどうあるべきですか? Wi-Fiでロードされるコンボファームウェアに頼るのではなく、uartspi_n61x_v1.bin.seを含むUARTファームウェアダウンロードパスを使用すべきでしょうか? i.MX95上のIW612に推奨されるbt_vendor.confはありますか? 参考となる設定情報や想定されるUARTトレースがあれば大変助かります。 よろしくお願いいたします。 Android Linux Re: IW612 Bluetooth UART not responding on i.MX95 after combo firmware download こんにちは、 @vins-idg 1.SDIO経由でsduart_nw61x_v1.bin.seをロードした後、IW612 Bluetooth UARTは115200bpsのHCIリセットに直接応答するはずですか? 原則的には、はい — コンボファームウェアがアクティブでBT UARTブロックが起動・準備完了すると、コントローラーはHCIリセットに対してコマンド完了イベントで応答するはずです。 2. ブートスリープトリガー、ウェイクコマンド、ベンダーコマンド、またはその他の初期化シーケンスを最初に実行する必要がありますか? 通常のAndroid起動では、手動でHCI Resetを送信するだけでは頼らないでください。NXPベンダーのHALまたはNXP UARTドライバーに初期化シーケンスを実行させます。 3. IW612ではハードウェアフロー制御は必須ですか?CTSの州はどのような州であるべきか? 量産型IW612 BT UART設計では、ハードウェアフロー制御が有効化され、正しく配線されるべきです。CRTSCTSを無効にすることは、診断手順としてのみ有用であり、最終的な解決策と考えるべきではありません。 4. Wi-Fiでロードされるコンボファームウェアの代わりに、uartspi_n61x_v1.bin.seを使用すべきでしょうか? 別のFWで問題のデバッグを試すこともできますが、根本原因ではないはずです。コンボファームウェアを使用した場合も、期待どおりに動作するはずです。 5.まずは私のローカル環境で試してみて、うまくいった設定ファイルをあなたに共有します。 少々お時間をください。 よろしくお願いいたします。 Christine。 Re: IW612 Bluetooth UART not responding on i.MX95 after combo firmware download こんにちは、 @vins-idg そちらの状況はどうですか? Android 16のソースコードを構築するための環境準備に時間をかけました。 今はCAN、ビルディングできる。ビルディングの完成には少し時間がかかる。もう少し時間をくれ。 よろしくお願いいたします。 Christine。 Re: IW612 Bluetooth UART not responding on i.MX95 after combo firmware download こんにちは、 @vins-idg 返信が遅くなり申し訳ありません。お待ちいただきありがとうございました。 すでに自分の側でローカルテストを終えていて、IW612はI.MX95-19*19-EVKで問題なく動作しています。Verdinボードがないため、I.MX95-19*19-EVKを使用してテストを完了しました。 以下はbt_vendor.confのスクリーンショットで、右側でもBTが問題なく動作しているのもわかります。 実際、私はデフォルトのbt_vendor.confをそのまま使用し、何も変更していません。 少しでも役に立てれば幸いです。 bt_vendor.conf.png それでもあなたの側で動作しない場合は、DTSやDMESGのログを教えてほしいので、さらなる確認にしてください。 ここはコミュニティが公開の場なので、セキュリティ情報を保存するには、私のプライベートな作業用メール [email protected] にDTSファイルを送ってください。 よろしくお願いいたします。 Christine。 Re: IW612 Bluetooth UART not responding on i.MX95 after combo firmware download こんにちは、 @vins-idg そちらの状況はいかがですか? 私の方から他に何か情報が必要な場合はお知らせください。 よろしくお願いいたします。 Christine。 Re: IW612 Bluetooth UART not responding on i.MX95 after combo firmware download こんにちは、 @vins-idg 私の上のコメントは読んでいただけましたか? そちらの状況はいかがですか? 私の方から他に何か情報が必要な場合はお知らせください。 よろしくお願いいたします。 Christine。
記事全体を表示