SJA1110経由のPTP こんにちは、 私たちはSJA1110スイッチを介して接続されたPolarFire SoC GEMでPTPをデバッグしています。 我々は以下のことを観察した。 Layer 2上のPTP(ptp4l -2)はスイッチで受信されます(入力カウンターが増加します)が、転送はされません(出口カウンターが増加しません)。 PTP over UDP (ptp4l) は、同じブリッジパスを介して正しく転送されます。 通常のイーサネットトラフィック(ICMP/ARP)も正しく転送されます。 SJA1110で、レイヤ2 PTPフレーム（宛先MACアドレス01:1B:19:00:00:00）をブリッジポート経由で転送するために、特別な処理や追加の設定が必要ですか？レイヤ2 PTPの転送に関して、既知の制限事項はありますか？ また、PolarFire SoC GEMでは、UDP over PTP（ptp4l）は完全にサポートされ推奨されているのでしょうか、それともレイヤー2のみがサポート/推奨されているトランスポートなのでしょうか？ 何かアドバイスをいただければ幸いです。 Re: PTP over SJA1110 こんにちは、 @Ankur_pixl さん、 典型的なgPTPや時間認識ブリッジのケースでは、スイッチがすべてのgPTPフレームを通常のマルチキャストトラフィックとして透過的に転送することは期待されません。 通常の流れは、スイッチがグランドマスターからgPTPフレームを受け取り、内部Cortex-M7上で動作するgPTPスタックを通じて処理し、接続された下流デバイスに向けて適切なタイムスタンプを持つ独自のgPTPフレームを生成するというものです。   SJA1110通常、レイヤー2オートモーティブプロファイル向けに設定されており、PTP宛先MACアドレスは01:80:C2:00:00:0Eです。このアドレスは802.1AS/gPTPスタイルのレイヤー2トランスポートに使用され、そのようなフレームは通常、単にブリッジされる通常のマルチキャストトラフィックではなく、スイッチのPTP/gPTP機能によって処理されます。   イングレスカウンターが増加する一方で、エグレスカウンターが増加しないというあなたの観察は、レイヤー2のPTPフレームがスイッチに受信されているものの、通常のブリッジパスを経由して転送されていないことを示唆しています。一つの考えられる説明としては、使用されるPTPマルチキャストMACアドレスがSJA1110設定(例えばGeneral Parametersテーブル、DPI構成、L2ルックアップテーブル、その他のPTP/トラップ関連設定項目)によってマッチングされ、フレームが期待される外部エグレスポートに転送されるのではなく、ホストポート、特に内部Cortex-M7ホストにトラップされるというものがあります。   これにより、PTP over UDPや通常のイーサネットトラフィック(ICMP/ARP)が正しく転送される理由も説明できます。これらのフレームは、同じレイヤ2 PTP/gPTP分類ルールに一致しないため、通常のブリッジトラフィックとして処理されます。   SJA1110の設定において、以下の点を確認してください。   1. スイッチでどのPTP宛先MACアドレスが設定されているか、特に一般パラメータテーブルで。 2. PTP/gPTPフレームがホストポートにトラップされるように設定されているかどうか。 3. 内部Cortex-M7ホストがgPTPスタックを実行しているか、トラップされたPTPフレームを受信しているか。 4. 使用される宛先MACアドレスが01:1B:19:00:00:00か01:80:C2:00:00:0Eか。 5. L2ルックアップテーブルまたはマルチキャスト転送設定に、この宛先MACアドレスを必要な外部ポートに転送するエントリが含まれているかどうか。 6. このトラフィックに関して、入力ポートと出力ポートが同じ VLAN および転送ドメインに属しているかどうか。   SJA1110をgPTP/時間認識ブリッジとして使用する場合、通常想定される構成は、元のgPTPフレームを単純に透過的に転送するものではありません。スイッチはgPTPタイミングドメインに参加し、接続されたデバイスに対して対応するgPTPメッセージを生成します。   もしSJA1110を生のレイヤー2 PTPフレームの単純なイーサネットブリッジとしてのみ使用する意図であれば、このトラフィックに対してPTPトラップや特殊処理を無効化または回避し、対応するマルチキャスト宛先MACアドレスをL2転送設定で明示的に許可する必要があります。   PolarFire SoC GEMについては、推奨または完全にサポートされているPTPトランスポートモードについて断言することはできません。SJA1110の観点からすると、ブリッジパスが許可する場合、UDP上のPTPは通常のIP/UDPトラフィックとして転送される可能性があります。しかし、これは必ずしもPolarFire GEMドライバーがハードウェアタイムスタンプでUDPトランスポートをサポートしたり推奨されたりしているという意味ではありません。対応するPTPトランスポートおよびタイムスタンプモードについては、PolarFire SoC GEMドキュメントまたはMicrochipサポートで確認してください。   よろしくお願いいたします。 パベル Re: PTP over SJA1110 こんにちは、 宛先MACアドレスは01:1B:19:00:00:00です。私たちはLinux DSAブリッジでスイッチを使っており、Cortex-M7コアを操作したり設定したりすることはできません。 L2構成でこのトラフィックを通過させるにはどうすればよいでしょうか？ブリッジmdbを使用しましたが、うまくいきません。エントリはインストールされ、オフロード済みとして表示されますが、フレームはポート間で転送されません。これはCortex-M7コアで明示的に設定する必要がありますか? 当社のシステムに関する追加情報： 当社のMACアドレス／ポート構成は以下のとおりです。 bridge mdb add dev br-EPS port epc2-uplink grp 01:1b:19:00:00:00 permanent bridge mdb add dev br-EPS port t1-6 grp 01:1b:19:00:00:00 permanent これらは bridge -d mdb show ではオフロードされていると表示されますが、一方のポートに到着した L2 PTP フレームはもう一方のポートには転送されません。 重要なのは、スイッチのポートの一つに動作するCPUポートがないことです。これは純粋に2つのポート間のルート(ポート間転送)として動作し、そのパスにはホストやCPUポートは含まれません。予約済みマルチキャスト01:1b:19:00:00:00はデフォルトでマネジメント/CPUルートに閉じ込められているようで、そのルートはここでは利用できないため、フレームは転送ではなくドロップされているのではないかと推測しています。 CPUや管理ポートに頼らずに、この予約済みPTPマルチキャストMACをハードウェア内で2つのユーザーポート間で転送するスイッチの設定方法についてアドバイスいただけますか? -- アンクル Re: PTP over SJA1110 こんにちは、 @Ankur_pixl さん、 宛先MACアドレス01:1B:19:00:00:00は、IEEE 1588レイヤ2 PTPマルチキャストアドレスです。これは、通常、SJA1110 gPTPオートモーティブプロファイル構成で使用される802.1AS / Automotive Profile gPTP宛先MACアドレス01:80:C2:00:0Eとは異なります。   あなたの説明からすると、これは標準的なLinuxブリッジMDBの問題とは思えません。MDBエントリが正しくインストールされ、オフロードされたと報告されていても、フレームが通常のマルチキャスト転送パスに到達しない場合があります。   おそらく、SJA1110ハードウェアやSJA1110 DSAドライバーが、通常のL2マルチキャスト転送決定が適用される前に、この宛先MACをPTP/制御フレームとして分類しているのが考えられます。その場合、フレームは2つのユーザーポート間で直接転送されるのではなく、CPUやマネジメントパスにリダイレクトされることがあります。   これは、観察された挙動を説明するだろう。   - 入力カウンターが増加し、フレームがスイッチに受信される、 - MDBエントリがインストールされ、オフロード済みとして表示されます。 - しかし、通常のポート間転送が適用される前にフレームがCPUやマネジメントルートに閉じ込められている可能性が高いため、エグレスカウンターは増加しません。   ポート間転送パスにCPUやマネジメントルートが存在しない場合、トラップされたフレームは事実上ドロップされる可能性があります。   Cortex-M7についてですが、Linux DSAブリッジ経由でスイッチを使用し、内部Cortex-M7上でgPTPスタックを実行・制御していない場合、通常はCortex-M7アプリケーションから設定するものではありません。このユースケースでは、関連する構成はLinux DSAドライバーと、そのドライバーによってプログラムされたスイッチハードウェア構成によって所有されます。   ただし、01:1B:19:00:00:00 に対して専用の PTP/制御フレームトラップ ルールがアクティブになっている場合は、「bridge mdb」だけでは不十分な場合があります。このトラフィックをハードウェア上で2つのユーザーポート間で直接転送するには、スイッチの設定で以下を満たす必要があります:   1. 01:1B:19:00:00:00 の PTP/制御フレームトラップはこのトラフィックに対して無効化またはバイパスされており、 2. 必要なユーザーポートに向けて有効なL2マルチキャスト転送エントリが01:1B:19:00:00:00に存在します。   現時点では、SJA1110 DSA構成でそのようなルールが有効になっている場合、標準の`bridge mdb`コマンドだけでは、下位レベルのPTP/制御フレームトラップルールを上書きすることはできないと考えられます。   次のステップとして、SJA1110 DSAドライバーまたはBSPがPTPハードウェアのタイムスタンプを有効にしているか、01:1B:19:00:00:00のMACフィルター/PTPトラップルールをインストールしているか確認してください。そのようなルールが存在する場合、解決策は単に実行時のLinuxブリッジMDBコマンドだけでなく、ドライバーレベルの変更やスイッチの静的設定変更を必要とする可能性が高いです。   以下の情報を教えていただけますか?   - Linux BSP/カーネル版 - SJA1110 DSAドライバのソースベースライン、 - 「bridge -d mdb show」の完全な出力、 - 関与するDSAポート名および物理スイッチポート番号、 - SJA1110 DSAドライバーでPTPハードウェアのタイムスタンプが有効かどうか、 - 可能であれば、DSAマスター/CPUインターフェース上でパケットキャプチャを行い、レイヤー2のPTPフレームがCPUパスにトラップされているかどうかを確認すること。   この情報をもとに、フレームがPTP/コントロールトラップパスに消費されているか、あるいは別のL2マルチキャスト転送制限があるかをさらに確認できます。 よろしくお願いいたします。 パベル

MINISASTOCSI 最新原理图 大家好， 请问您能否帮忙分享一下MINISASTOCSI的最新原理图？ Re: MINISASTOCSI Latest Schematics 嗨@ramkrish ， MINISASTOCSI 板的最新版本是 A1。 我已将文件发送到您的邮箱，供您参考。 如果您在接收过程中遇到任何问题，或者需要与此次电路板修订相关的任何其他信息，请告诉我。 此致， 查维拉 Re: MINISASTOCSI Latest Schematics 嗨@Chavira 已收到，谢谢。

DUOX PKOC 下午好、 我正在尝试让 DUOX 卡支持 PKOC 证书格式。 有没有这方面的资料？ 我有来自 PKOC 的 NFC 文档，但它只显示了获取证书的 APDU 结构。 我找不到任何关于如何对实际芯片进行编程的文档。 我试过很多方法，但都失败了。 我现在尝试的方法是在应用程序中使用 AppMasterTempKey，这样应用程序就可以成为真正的只使用 ECC 的应用程序。 我可以创建临时密钥，但文档中关于如何禁用临时密钥的说明有点混乱。 在文档的第 7.8.5.2.2 节 AppMasterTmpKey 中，以下内容令人困惑。 在 "KeyChange "部分的第一行写明，临时密钥不能用 ChangeKey 或 ChangeKeyEV2 更改。 因此，我的问题是如何禁用 TempKey，使其成为真正的 ECC 应用程序？ 我试着按照文件中的说明更改密钥以禁用它，但总是出现 9D 错误。 如有任何帮助，我们将不胜感激。 史蒂夫 Re: DUOX PKOC 您试用过 NXP RFIDDiscover 软件吗？ Re: DUOX PKOC 遗憾的是，目前尚无法获取有关 DUOX 上 PKOC 凭证的信息。

プロジェクト作成時に利用できないSDKはインストール済みですが、利用できますS32K144W こんにちは、 私もこのトピックで述べた同じ問題に直面しています。私はS32K144Wと一緒に仕事をしています。 私のS32 Design Studio版は以下の通りです: S32 Design Studio for S32プラットフォーム バージョン:3.6.10 ビルドID: 260720 新しいS32DSアプリケーションプロジェクトを作成し、S32K144Wプロセッサを選択して SDK ボタンをクリックすると、SDKが利用できません。 奇妙なことに、すでにSDKをインストールしています。 SDKマネジメントには表示されているので、インストールは成功したようです。 micael_arkmeds_0-1786395593570.png 図1 – SDK マネジメント。SDKがインストールされていることを示します。 しかし、新しいS32DSアプリケーションプロジェクトを作成しS32K144Wを選択すると、SDKは利用できません。 micael_arkmeds_2-1786395688395.png 図2 – New S32DSアプリケーションプロジェクトウィザードで選択S32K144W。 SDK ボタン をクリックすると 、リストが完全に空になっています: micael_arkmeds_3-1786395712528.png 図3 – SDK選択ウィンドウで利用可能なSDKがないことを示しています。 私はこの問題の解決策をかなり長い間探してきました。また、ここに記載されている公式のオフラインインストール手順にも従いました。 https://community.nxp.com/t5/S32-Design-Studio-Knowledge-Base/HOWTO-offline-install-S32K3-RTD-4-0-0-in-S32DS-v3-5/ta-p/1968014 しかし、これでは問題は解決しなかった。 そこで、S32K144Wのプロジェクト作成ウィザードでSDKが利用可能になるために具体的に何が必要かを理解したいです。 S32 Design Studio 3.6.10 およびその S32K144W に対応している特定のSDKやRTDバージョンはありますか?追加でインストールすべきパッケージや設定はありますか? SDK がSDK マネジメント には表示 される のにプロジェクト作成時には表示されないという事実から、SDKはインストールされているものの、選択したプロセッサやプロジェクトと互換性がないと認識されているのではないかと思われます。 もしすでにこのS32K144W問題を解決している方がいれば、具体的な手順を教えていただけるととてもありがたいです。 ご回答をお待ちしています。 Re: S32K144W SDK installed but not available when creating a project 解決しました！ ついにこの問題の解決策を見つけました。 Even though the RTD 3.0.0 was already installed and appeared in SDK マネジメント, it was not available when creating a new project. 解決策は、以下をインストールすることでした。 NXP GCC for Arm リリースバージョン10.2 ビルド1728 そしてプロジェクトを作成する際に、GCC 10.2をプロジェクトのツールチェーンとして選択しました。これを実行すると、RTD 3.0.0が正しく利用可能なSDKオプションとして現れました。 2026-08-10_18-14.png 2026-08-10_18-14_1.png 私の環境は以下の通りです。 S32 プラットフォーム 3.6.10 用 S32 Design Studio ビルドID: 260720 S32K144W RTD 3.0.0 NXP GCC for Arm 10.2 build 1728 もしSDKがSDK管理には表示 されるのにプロジェクトウィザードには表示されない 同じ 問題を抱え ている場合は、対応する NXP GCC 10.2ツールチェーンがインストールされ、選択 されていることを確認してください 。 これで私の問題は解決しました。

FRDM-MX95 PRO 软件套装？ 我想知道MX95 PRO会有哪些操作系统软件版本可用？是否会提供Android AAOS的演示镜像？我们能否联系到相关人员，了解具体有哪些服务或产品可供选择？ Re: FRDM-MX95 PRO software packages? 目前，仅提供适用于 imx95 frdm pro 的 Linux 6.18.20_2.0.0 演示镜像。 适用于 i.MX 应用处理器的嵌入式 Linux | 恩智浦半导体 您可以从上面的链接下载演示镜像。对于安卓系统，我检查了开发板文件，最新的安卓 16.0.0_2.0.0 基于内核 6.18.20_2.0.0，因此应该支持 FRDM Pro，但这个版本的安卓系统尚未在该开发板上验证过，目前只验证过 19x19 EVK 和 15x15 FRDM。 joanxie_0-1785570929815.png Re: FRDM-MX95 PRO software packages? 请问frdm-mx95是否会支持Android Automotive？还是必须升级到frdm-mx95专业版？ Re: FRDM-MX95 PRO software packages? 请参考以下链接。 https://www.nxp.com/design/design-center/software/embedded-software/i-mx-software/android-automotive-os-for-i-mx-applications-processors:ANDROID-AUTO 自动安卓演示图片仅适用于 imx95 19x19 evk Re: FRDM-MX95 PRO software packages? 我再确认一下安卓自动团队的情况，负责人正在休假，下周才会回来上班，有任何更新我会通知你。 Re: FRDM-MX95 PRO software packages? 是否有针对安卓或AAOS系统的计划？FRDM MX95 Pro 没有 AAOS 版本似乎很奇怪，尤其是考虑到评估板 19x19 已经停产并停止测试。19x19处理器的Pro版为什么不能用作评估板？ Re: FRDM-MX95 PRO software packages? 我可以通过什么方式联系他们询问问题？ 或者他们能否给我们一些关于如何编译新的frdm pro板的说明？也许他们可以提供板包文件，以便我们更容易地进行编译？ Re: FRDM-MX95 PRO software packages? 很遗憾，我从安卓汽车团队那里得知，他们没有任何支持IMX95 FRDM主板的计划。 Re: FRDM-MX95 PRO software packages? 谢谢。目前看来，Android车载系统确实缺乏支持。frdm 具有很大的潜力，但如果没有 nxp 的额外支持，我们就只能靠自己了。据我了解，Evk 已停止获得 Toradex 的支持并停产。由于 frdm pro 与 frdm pro 采用相同的硬件，因此应该可以获得一些支持。我们需要电路板支持包。，它可以让构建镜像变得更加容易。 Re: FRDM-MX95 PRO software packages? 由于他们目前还没有支持这方面的计划，我认为他们无法提供任何构建代码包，软件包。

FRDM-MX95 PROソフトウェアパッケージはありますか? MX95 PRO向けに利用可能なOSソフトウェアパッケージはどのようなものか気になっています。 Android AAOSはデモイメージとして利用可能でしょうか?具体的に何が利用可能になるのか、誰かとCANで話し合える人はいますか? Re: FRDM-MX95 PRO software packages? 現在、IMX95 FRDM Pro用のLinux 6.18.20_2.0.0デモイメージのみが提供されています i.MXアプリケーション・プロセッサ向け組み込みLinux |NXP Semiconductors 上記のリンクからデモ画像をダウンロードできます。Android用にはボードファイルを確認しました。最新のAndroid 16.0.0_2.0.0はカーネル6.18.20_2.0.0をベースにしている。SO、FRDM Proのサポートは可能ですが、このバージョンはまだAndroidがこのボードで認証しておらず、19x19 EVKと15x15 FRDMのみです joanxie_0-1785570929815.png Re: FRDM-MX95 PRO software packages? FRDM-MX95にAndroid オートモーティブが搭載されるのか、それともFRDM-MX95 Proバージョンにアップグレードしなければならないのか、何か新しい情報はありますか? Re: FRDM-MX95 PRO software packages? 車載 Androidチームの確認をもう一度させてください。オーナーは休暇中で、来週オフィスに戻ってきます。何か進展があればお知らせします Re: FRDM-MX95 PRO software packages? 以下のリンクを参照してください https://www.nxp.com/design/design-center/software/embedded-software/i-mx-software/android-automotive-os-for-i-mx-applications-processors:ANDROID-AUTO 車載 Androidのデモ画像はIMX95 19x19 EVK用のみです Re: FRDM-MX95 PRO software packages? AndroidやAAOSの計画はありますか?FRDM MX95 ProにAAOSバージョンがないのは不思議です。特に評価ボード 19x19は生産終了でベンチダウンしています。Proが19x19のプロセッサーで評価ボードとして使えない理由はありますか? Re: FRDM-MX95 PRO software packages? 残念ながら、車載 AndroidチームからIMX95 FRDMボードのサポート計画がないとの情報を受けました Re: FRDM-MX95 PRO software packages? 質問するために彼らに連絡する方法はありますか? あるいは、新しいFRDM Proボードのコンパイル方法についての指示をもらえたり、コンパイルしやすくするためにボードパッケージファイルを提供してもらえないかもしれません。 Re: FRDM-MX95 PRO software packages? ありがとう。Android オートモーティブ のサポートが本当に不足しているようです。FRDMには大きな可能性がありますが、NXPの追加サポートがなければ私たちは孤立しなければなりません。私の理解では、evkはToradexのサポートから外され、生産終了です。FRDM Proも同じハードウェアなので、ある程度のサポートがあるはずです。画像作成がずっと楽になるBSPが必要です。 Re: FRDM-MX95 PRO software packages? まだこれをサポートする計画がないので、ビルド用のパッケージを提供することはできないと思います

S32K358 chip temperature When the S32K358 is operating at 240MHz and the ambient temperature is 24℃, the internal temperature of the MCU is read as 60℃. This IC temperature was measured with copper plating for heat dissipation on the PCB. Is this temperature normal? Re: S32K358的芯片温度 Yes, it's the measurement result from the internal temperature sensor of the IC. The application scenario is BMS (Battery Management System). Re: S32K358的芯片温度 Hi @liyongfeng  Could you please use the internal Temperature Sensor (TempSense) to measure the MCU junction temperature (Tj)? Tj represents the temperature of the silicon die and is the most critical thermal parameter for device operation. This value must always remain below the limits specified in the Thermal Operating Characteristics section of the S32K3xx Data Sheet, Rev. 14. BR, VaneB Re: S32K358的芯片温度 Within the chip's normal operating temperature range, what specific functions do you use this chip for?

S32K324 通过 FEE 写入 DFlash 您好，关于使用 FEE 向 S32K324 写入 DFlash 有一个问题： 我计划使用 FEE 方法向 S32K324 的 DFalsh 写入大约 50 字节的数据。由于电路板上的硬件电源的备用时间约为 0.743 毫秒，我需要在该时间范围内保存关键数据。使用 FEE 方法写入 DFlash 是否可行？如果不可行，还有其他选择吗？ 谢谢。 Re: S32K324 write DFlash by FEE 好的，非常感谢。 Re: S32K324 write DFlash by FEE 你好@mmyjh_123 对于 0.743 毫秒的断电备份窗口，FEE 是不安全的。即使“接近 1 毫秒”，单个 Fls_MainFunction 块的写入执行时间也已经超过了您可用的保持时间。 您可以尝试使用 C40_Ip。使用四页（1024 位）程序时间，理论上写入 50 字节需要 450 微秒。然而，在紧急保持期间，0.743 毫秒内不可能进行任何擦除操作；擦除 8 KB 扇区可能需要长达 30 毫秒。 因此，在使用 C40_Ip 实现此功能时，应始终在空闲期间擦除要编程的 DFLASH 地址。此外，如果板能够在 MCU 断电之前检测到输入电压下降，则提交操作应在最早的阈值开始。否则，需添加大容量电容/备用电源，以确保保证的时间窗口能够覆盖最坏情况下的软件路径和闪存编程裕量。 以上仅为理论分析；建议进行多次实际测试，以确保足够的设计裕度。

Issues related to RAM space allocation Hello to all NXP official technical staff, I have encountered some problems while using the S32K144. Ni__0-1786357891196.png In this address allocation table The size of the System RAM spaces SRAM_L (extends downwards) and SRAM_U (extends upwards). Does the S32K144 chip support user customization? The problem of allocating addresses for global variables Global variables with non-zero initial values are stored in SRAM_L. Variables initialized to zero are stored in SRAM_U. This is why, and also if SRAM_L and SRAM_U support custom sizes. Are there any rules regarding the start and end addresses of their two address ranges? Why do global variables with or without initial values have different address ranges allocated by the chip? I'd like to learn more about the flash memory allocation for this chip. If there are any tutorials or resources available, could you tell me where I can download them? I sincerely look forward to your reply. Thank you so much! Re: 关于RAM空间分配的问题 dear VaneB I don‘t know if it's appropriate to address you like this I learned a lot from receiving your reply Thank you very much for your careful explanation But I still have one question Is there a document that outlines the writing specifications for linker script files I would like to learn about the writing style and grammatical structure of script files My English proficiency is not very good I hope you can understand what I mean I sincerely look forward to receiving your reply Thank you very much. Re: 关于RAM空间分配的问题 Hi @Ni_  SRAM_L and SRAM_U are physical memory regions with fixed address ranges defined by the device architecture. Accesses cannot occur across the 0x20000000 boundary that separates the two SRAM arrays. Therefore, the arrays must be treated as independent memory regions when performing burst accesses. The linker is not responsible for automatically distributing objects across SRAM_L and SRAM_U. Instead, the placement of variables and sections is determined by the linker script defined by the developer. Therefore, it is up to you to decide how memory sections are allocated between SRAM_L and SRAM_U, provided that the assigned addresses remain within the valid memory ranges of the device. BR, VaneB

PTP over SJA1110 您好， 我们正在调试通过 SJA1110 交换机连接的 PolarFire SoC GEM 上的 PTP。 我们观察到： 交换机接收到二层 PTP (ptp4l -2) 数据包（入口计数器增加），但未转发（出口计数器不增加）。 通过 UDP 的 PTP（ptp4l）通过同一桥接路径正确转发。 正常的以太网流量（ICMP/ARP）也能正确转发。 SJA1110 是否需要特殊处理或额外配置才能通过桥接端口转发第 2 层 PTP 帧（目标 MAC 01:1B:19:00:00:00）？对二层点对点传输协议（PTP）的转发是否存在任何已知的限制？ 另外，PolarFire SoC GEM 是否完全支持并推荐使用 PTP over UDP (ptp4l)，还是只支持/推荐使用 第 2 层 传输？ 任何指导都将不胜感激。 Re: PTP over SJA1110 你好@Ankur_pixl ， 在典型的 gPTP/时间感知桥接应用场景中，交换机无需将所有 gPTP 帧透明地转发为普通组播流量。通常的流程是，交换机从主控服务器接收 gPTP 帧，通过运行在内部 Cortex-M7 上的 gPTP 协议栈进行处理，然后生成带有相应时间戳的 gPTP 帧，发送给连接的下游设备。   SJA1110 通常配置为第 2 层汽车配置文件，其中 PTP 目标 MAC 地址为 01:80:C2:00:00:0E。此地址用于 802.1AS/gPTP 风格的第 2 层传输，此类帧通常由交换机的 PTP/gPTP 功能处理，而不是简单地作为常规组播流量进行桥接。   你观察到入口计数器增加，而出口计数器没有增加，这表明交换机接收到了第 2 层 PTP 帧，但没有通过正常的桥接路径转发。一个可能的解释是，所使用的 PTP 组播 MAC 地址与 SJA1110 配置相匹配，例如在通用参数表、DPI 配置、L2 查找表或其他与 PTP/trap 相关的配置项中，因此帧被捕获到主机端口，很可能是内部 Cortex-M7 主机，而不是转发到预期的外部出口端口。   这也解释了为什么 PTP over UDP 和 ICMP/ARP 等普通以太网流量能够正确转发。这些帧不符合相同的第 2 层 PTP/gPTP 分类规则，因此按普通桥梁交通处理。   请检查您的 SJA1110 配置中的以下几点：   1. 交换机中配置了哪个 PTP 目标 MAC 地址，尤其是在常规参数表中。 2. PTP/gPTP 帧是否配置为捕获到主机端口。 3. 内部 Cortex-M7 主机是否正在运行 gPTP 协议栈或接收捕获的 PTP 帧。 4. 使用的目标 MAC 地址是 01:1B:19:00:00:00 还是 01:80:C2:00:00:0E。 5. L2 查找表或组播转发配置中是否包含将此目标 MAC 转发到所需外部端口的条目。 6. 此流量的入口端口和出口端口是否在同一个 VLAN 和转发功能域中。   如果您打算将 SJA1110 用作 gPTP/时间感知桥接器，那么预期的配置通常不是简单地透明转发原始 gPTP 帧。交换机应参与 gPTP 时序域，并向连接的设备生成相应的 gPTP 消息。   如果您打算仅将 SJA1110 用作普通的以太网桥，用于原始的二层 PTP 帧，则必须禁用或避免此流量的 PTP 捕获/特殊处理，并且必须在二层转发配置中明确允许相应的组播目标 MAC 地址。   关于 PolarFire SoC GEM，我无法就该设备推荐或完全支持的 PTP 传输模式做出明确的声明。从 SJA1110 的角度来看，如果桥接路径允许，则 PTP over UDP 可以作为普通的 IP/UDP 流量转发。然而，这并不一定意味着 PolarFire GEM 驱动程序支持或推荐使用 UDP 传输进行硬件时间戳。请参考 PolarFire SoC GEM 文档或咨询 Microchip 支持部门，确认支持的 PTP 传输和时间戳模式。   顺祝商祺！ 帕维尔 Re: PTP over SJA1110 你好， 目标 MAC 地址为 01:1B:19:00:00:00。我们正在使用带有 Linux DSA 桥接器的交换机，并且无法控制或配置 Cortex-M7 内核。 在 L2 配置中，我们如何允许此流量通过？我们使用了桥接 mdb，但它不起作用；条目已安装，甚至显示为已卸载，但帧仍然无法在端口之间转发。这是否需要在 Cortex-M7 内核上显式设置？ 关于我们设置的其他信息： 我们的MAC地址/端口配置如下： bridge mdb add dev br-EPS port epc2-uplink grp 01:1b:19:00:00:00 permanent bridge mdb add dev br-EPS port t1-6 grp 01:1b:19:00:00:00 permanent 这些在 bridge -d mdb show 中显示为已卸载，但到达一个端口的 L2 PTP 帧不会从另一个端口转发出去。 重要的是，其中一个交换机端口没有可用的 CPU 端口；它纯粹作为两个端口之间的路由（端口到端口转发）运行，该路径上没有主机/CPU 端口。由于保留的多播 01:1b:19:00:00:00 默认似乎被捕获到管理/CPU 路由，而该路由在此处不可用，因此我们怀疑帧被丢弃而不是转发。 请问如何配置交换机，使其能够在两个用户端口之间通过硬件转发此保留的 PTP 组播 MAC 地址，而无需依赖 CPU/管理端口？ ——安库尔 Re: PTP over SJA1110 你好@Ankur_pixl ， 目标 MAC 地址 01:1B:19:00:00:00 是 IEEE 1588 二层 PTP 组播地址。这与 802.1AS / 汽车配置文件 gPTP 目标 MAC 地址 01:80:C2:00:00:0E 不同，后者通常用于 SJA1110 gPTP 汽车配置文件。   根据您的描述，这看起来不像是一个标准的 Linux 网桥 MDB 问题。MDB 条目可能已正确安装，甚至报告为已卸载，但帧仍然可能无法到达正常的组播转发路径。   一个可能的解释是，SJA1110 硬件或 SJA1110 DSA 驱动程序在应用正常的 L2 组播转发决策之前，将此目标 MAC 分类为 PTP/控制帧。在这种情况下，帧可能会被重定向到 CPU/管理路径，而不是直接在两个用户端口之间转发。   这可以解释观察到的现象：   - 入站计数器增加，表示交换机已接收到该帧。 MDB条目已安装并显示为已卸载， 但出口计数器不会增加，因为帧很可能在应用正常的端口到端口转发之前就被困在了 CPU/管理路由中。   如果 CPU/管理路由在端口到端口的转发路径中不可用，则捕获的帧可能会被有效地丢弃。   关于 Cortex-M7：如果您通过 Linux DSA 网桥使用交换机，并且您没有在内部 Cortex-M7 上运行或控制 gPTP 协议栈，那么这通常不应该是 Cortex-M7 应用程序配置的内容。在这种情况下，相关的配置由 Linux DSA 驱动程序和该驱动程序编程的交换机硬件配置所有。   但是，如果针对 01:1B:19:00:00:00 激活了专用的 PTP/控制帧陷阱规则，则“桥接 mdb”可能不够用。要通过硬件直接在两个用户端口之间转发此流量，交换机配置需要确保：   1. 针对此流量，01:1B:19:00:00:00 的 PTP/控制帧陷阱已被禁用或绕过，并且 2. 存在指向所需用户端口的 01:1B:19:00:00:00 的有效 L2 组播转发条目。   此时，如果 SJA1110 DSA 配置中存在激活的较低级别的 PTP/控制帧陷阱规则，我预计仅使用标准的 `bridge mdb` 命令无法覆盖该规则。   下一步，请检查您的 SJA1110 DSA 驱动程序或 BSP 是否启用 PTP 硬件时间戳，或者是否为 01:1B:19:00:00:00 安装任何 MAC 过滤器/PTP 陷阱规则。如果存在这样的规则，则解决方案可能需要驱动程序级别的更改或交换机静态配置更改，而不仅仅是运行时 Linux 网桥 MDB 命令。   请问您能否提供以下信息？   - Linux 电路板支持包。/内核版本， - SJA1110 DSA 驱动程序源基线， - “bridge -d mdb show”的完整输出， - 相关DSA端口名称和物理交换机端口号， - SJA1110 DSA 驱动程序中是否启用了 PTP 硬件时间戳功能， - 如果可能的话，在 DSA 主/CPU 接口上进行数据包捕获，以确认第 2 层 PTP 帧是否被捕获到 CPU 路径。   有了这些信息，我们可以进一步检查帧是否被 PTP/控制陷阱路径消耗，或者是否存在其他 L2 组播转发限制。 顺祝商祺！ 帕维尔

S32DS 3.4 - .mex file and ConfigTools Pins do not open Hi, I'm using S32 Design Studio 3.4 with the S32K1xx SDK RTM 4.0.1 for the S32K142. I'm facing an issue where the .mex file and ConfigTools (Pins/Clocks/Peripherals) no longer open. What happens: Double-clicking the .mex file does nothing. ConfigTools → Pins also does nothing. Once, the .mex editor opened correctly and I could see the Pins view, chip package, and peripherals, but after clicking OK, it never opened again. This happens even in a new workspace   I have already tried: Creating a new workspace. Importing the project again. Updating the S32 Design Studio Platform Tools package. Selecting S32 Configuration Tools as the editor for .mex. Restarting S32DS. The project builds correctly, but the Configuration Tools editor never opens. Has anyone seen this issue before? Is this caused by an SDK installation problem, corrupted Config Tools, or a workspace issue? Any suggestions would be appreciated. Eclipse IDE Usage and Settings SDKs Re: S32DS 3.4 - .mex file and ConfigTools Pins do not open Hi @VaneB, Thank you for your reply. I installed S32K1xx SDK RTM 4.0.3 in S32 Design Studio 3.4 and created a new Hello project using the 4.0.3 SDK (not an imported project). The project builds correctly, but the .mex file still does not open in the Configuration Tools editor. When I double-click the .mex file, I can select S32 Configuration Tools as the editor, but after clicking OK, nothing happens. I also verified that the Configuration Tools plugins (Pins Tool, Clocks Tool, Peripherals Tool, Framework, etc.) are installed. Could you please advise what else I should check? Is there a known issue with the Configuration Tools editor not opening in S32DS 3.4? Thank you. Re: S32DS 3.4 - .mex file and ConfigTools Pins do not open Hi @Resham_Bhattad  Please note that S32K1xx SDK RTM 4.0.1 is not compatible with S32DS 3.4. For IDE version, the supported SDK versions are S32K1xx SDK RTM 4.0.2 and 4.0.3. Based on the error, it looks like the IDE cannot find the SDK path. This can happen if the SDK is not installed, the project was imported, or the SDK location configured in the project does not match the SDK installed on your machine. BR, VaneB Re: S32DS 3.4 - .mex file and ConfigTools Pins do not open Hi @Resham_Bhattad  If you access any of the ConfigTools tools, are you able to see and select the project you created from the drop-down list? VaneB_0-1785858415839.png Re: S32DS 3.4 - .mex file and ConfigTools Pins do not open edit .mex file by `Notepad.exe` search keyword " " replace "s32sdk_s32k1xx_rtm_403" with "s32sdk_s32k1xx_rtm_xxx" save open it ! Re: S32DS 3.4 - .mex file and ConfigTools Pins do not open And  .project file  :  s32sdk_s32k1xx_rtm_402/platform/drivers/src/lptmr/doxygen/lptmr_driver.dox 不知道為什麼 別的 .dox檔案 都是 :  s32sdk_s32k1xx_rtm_402/platform/pal/src/adc/doxygen/adc_pal.dox 就是偶爾會冒出幾個 硬要標新立異 用 S32SDK_S32K1XX_RTM_4.0.2   Re: S32DS 3.4 - .mex file and ConfigTools Pins do not open Similar conflicts have occurred many times before. Didn't your company think about resolving the conflict? When installing SDK 4.xx, the installer automatically determines whether it is compatible with the current IDE version! At least display a warning message. Instead of having a bunch of people using the same equipment for so long, only to have problems arise later... You all replied one by one saying that your IDE version is not suitable for installing the ooxx version of the SDK. Some end-users will know in advance which "which" version of the IDE their SDK version is compatible with. You should have prevented this from happening in the first place. Instead of trying to stop everyone from misusing it like this, you then come to criticize it. Those who agree, please click.👍 

通用IO 基于 S32K324 MCU，如何使用 S32DS 将 GPIO 配置为高阻抗状态。 Re: GPIO HI 请参考之前类似的讨论： S32K3 GPIO 高阻态 如果该引脚之前可能已启用内部上拉，为了满足 S32K3XXRM 中的三态定义，应调用Siul2_Port_Ip_SetPullSel (..., PORT_INTERNAL_PULL_NOT_ENABLED) 以确保 PUE=0； 此致敬礼， Robin

RPMsg-Lite (3.1.2) ライブラリと 6.18 カーネルバージョンの互換性 こんにちは、 私はプロジェクトの一つでimx8 Nanoを使っており、M7コアにはRPMsg-Lite(3.1.2)が搭載されています。現在、A53コアのLinuxカーネルを6.18にアップグレードしています。RPMsg-Lite(3.1.2)はこのLinuxカーネルバージョン6.18と互換性がありますか?それともRPMsgライブラリファイルの更新が必要ですか? 敬具 ヤドゥナート・R Re: RPMsg-Lite (3.1.2) lib compatability with 6.18 Kernel version こんにちは @Yadunath。 NXPサポートにご連絡いただきありがとうございます! 問題なく動作するはずです。しかし、すべてのBSPとMCUXpresso SDKsの組み合わせを確認できる内部互換性マトリックスは持っていません。 どのBSPバージョンとMCUXpresso SDKのバージョンを使っているのか教えていただけますか?自分の側でこれを正当化しようとCAN努力します。 よろしくお願いします、 チャビラ Re: RPMsg-Lite (3.1.2) lib compatability with 6.18 Kernel version こんにちは@chavira カーネルを5.15から6.18に移植する際 # dmesg -T |grep -Ei 'rpmsg|rproc' [2024年10月8日火曜日 15:42:28] IMX RPMSGドライバーが登録されました。 [2024年10月8日火曜日 15:42:29] imx-rproc imx8mn-cm7: error -ENOENT: クロックを有効にしられませんでした [2024年10月8日火曜日 15:42:29] imx-rproc imx8mn-cm7: ドライバー付きプローブ imx-rproc エラー -2 で失敗 [火曜日 2024年10月8日 15:42:29] remoteproc remoteproc0: releaseingimx-rproc このエラーが出ます。このエラーをオンラインで検索したところ、DTSにダミークロックを追加するように求められました。 IMX8Mn-CM7 { 互換性 = "FSL,IMX8mn-CM7"; RSC-DA = <0xb8000000>; クロック = <&CLK IMX8MN_CLK_DUMMY>; mbox-names = "tx", "rx", "rxdb"; mbox = <μ 0 1 &ミュー 1 1 μ 3 1>; memory-region = <&vdevbuffer>, <&vdev0vring0>, <&vdev0vring1>, <&rsc_table>; status = "OK"; } これが唯一の変更なのでしょうか?この変更の理由は何ですか？ よろしくお願いいたします ヤドゥナス・R

AB_SWAP 更新失败的回退机制 你好， 我们正在开发一款应用程序，该应用程序使用 S32K342 上的 HSE 固件的 AB_SWAP 机制来执行 OTA 更新。目前，我们会在闪存的被动区域完全写入数据后激活被动块。 我们想知道是否有回退机制可以用来验证/检查我们正在启动的映像是否已损坏，以及是否可以回退到重置后变为被动区域的“已知良好”的活动区域。 这是因为有时我们会在未执行复位操作的情况下覆盖被动区域，并且在覆盖过程中复位了处理器，导致闪存中的映像损坏。 Re: Fallback mechanism for failed AB_SWAP update 嘿@lukaszadrapa ， 谢谢你的解释。我们仍在努力了解在我们的应用程序中应该使用哪种类型的安全启动策略。高级安全启动似乎有点复杂，需要安装 SMR 和 CR。 另一方面，基本安全启动似乎更容易安装，但具体的实现和安装细节尚不清楚。 我想请教您能否就这些选项提供一些见解。我指的是 HSE B 参考手册，也想知道是否还有其他需要参考的文件。 问候， 希夫 Re: Fallback mechanism for failed AB_SWAP update 嗨@Shiv_peak 我几天前回答过一个非常类似的问题，请查看： https://community.nxp.com/t5/S32K/S32K-OTA-Rollback/m-p/2400332/highlight/true#M60125 如果您需要更多细节，请告诉我。 此致， Lukas Re: Fallback mechanism for failed AB_SWAP update 请看我下面的评论。 如果映像验证失败，基本安全启动将进入恢复模式。 是的。 可以使用属性 HSE_SECURE_RECOVERY_CONFIG_ATTR_ID 将这种恢复模式配置为安全恢复。 是的。 配置此模式需要对 UTEST 模式进行编程。 UTEST 由 HSE 在调用设置属性服务并传入 HSE_SECURE_RECOVERY_CONFIG_ATTR_ID 时进行编程。常见问题：请注意，闪存块 0 和 UTEST 位于同一读取分区中。编程此属性时，您的代码无法从闪存块 0 运行。 配置此项还需要 IVT 中的 BOOT_SEQ == 1。 是的。 需要使用 HSE_APP_DEBUG_KEY_ATTR_ID 配置 ADKP 才能计算 GMAC。 是的。 我还有几个后续问题需要解答： 您分享的**应用笔记**中提到，ADKP 的配置只能在 CUST_DEL 生命周期中完成。如何验证系统的生命周期？这样做安全吗？ 是的，在 ADKP 设置完成之前，您无法推进生命周期。生命周期推进后，安全调试功能将被启用，因此您需要相应地配置调试器才能建立连接。请参阅此帖子： https://community.nxp.com/t5/S32K/S32K3-HSE/mp/2066312/highlight/true#M47070 可以从 DCM 模块中的寄存器 DCMLCC 读取生命周期状态。 AppBL 与基本安全启动中的 IVT 相同吗？ AppBL 和 IVT 的签名和验证方式相同。IV 和 GMAC 也附加到 IVT 上。您可以在HSE 固件参考手册的“表 118. IVT 结构”中查看相关信息。 我是否需要将 GMAC 和恢复映像地址附加到 IVT 中？ 如果要验证 IVT，则必须如上所述将 IV 和 GMAC 添加到 IVT 中。如果要使用安全恢复映像，则必须将指向该映像的指针和映像长度添加到 IVT 中。 此致， Lukas Re: Fallback mechanism for failed AB_SWAP update 谢谢你的回复，卢卡斯，这下清楚了！我将开始实施基本安全启动，如有任何疑问或疑虑，我会与您联系。 问候， 希夫 Re: Fallback mechanism for failed AB_SWAP update 好的，这下明白了，谢谢！ 所以我的理解是： 如果映像验证失败，基本安全启动将进入恢复模式。 可以使用属性 HSE_SECURE_RECOVERY_CONFIG_ATTR_ID 将这种恢复模式配置为安全恢复。 配置此模式需要对 UTEST 模式进行编程。 配置此项还需要 IVT 中的 BOOT_SEQ == 1。 需要使用 HSE_APP_DEBUG_KEY_ATTR_ID 配置 ADKP 才能计算 GMAC。 我还有几个后续问题需要解答： 您分享的**应用笔记**中提到，ADKP 的配置只能在 CUST_DEL 生命周期中完成。如何验证系统的生命周期？这样做安全吗？ AppBL 与基本安全启动中的 IVT 相同吗？ 我是否需要将 GMAC 和恢复映像地址附加到 IVT 中？ 希望在我开始在主板上进行实施和测试之前，能更清楚地了解这些内容。非常感谢你回复我，帮我解答疑惑！ 此致， 希夫 Re: Fallback mechanism for failed AB_SWAP update 请参阅“2.6.1.3”部分HSE固件参考手册修订版中的“恢复模式”。2.7. 简而言之，有两种模式： 基于 JTAG 的恢复模式 – 设备在 RAM 中无限循环（这段代码由 SBAF 加载到 RAM 中），因此用户可以连接调试器并执行一些恢复步骤。 安全恢复模式 - 需要通过属性 HSE_SECURE_RECOVERY_CONFIG_ATTR_ID 启用。请注意，这是已编程到 UTEST 内存中的 OTP 属性。这将启动恢复映像，该映像需要先进行验证。所以，它类似于基本的安全启动。如果验证失败，则进入 JTAG 恢复模式。 安全恢复模式可用于运行时恢复/回滚。但我并不建议从被动分区运行此程序。所有代码都应该在活动分区中执行。在 AB 交换模式下，两个分区中都会有一份安全恢复映像的副本。 另一种方法是，如果空间足够，可以将这段代码放到数据闪存中。 Re: Fallback mechanism for failed AB_SWAP update 您能否详细说明一下，如果基本安全启动失败，“设备进入恢复模式”具体指的是什么？这是否意味着核心将不会从 RESET 状态释放，并且在这种情况下没有回退或恢复机制？ 我这样问是因为我们希望实现这样的功能：如果安全启动失败，我们就启动另一个映像，可能在被动存储库中启动。 Re: Fallback mechanism for failed AB_SWAP update 谢谢卢卡斯的解释。 我会仔细研究应用笔记和 HSE 演示示例，如有任何疑问，我会及时回复。 问候， 希夫 Re: Fallback mechanism for failed AB_SWAP update 我们提供以下应用笔记： https://www.nxp.com/webapp/Download?colCode=AN13465   这是安全启动应用笔记 v0.1.1.0 的更新版本。（AN744511）于 2021 年发布，可从以下网址下载： https://www.nxp.com/products/S32K3 应用笔记请点击此处查看： 文档 > 安全文件 > 安全启动应用笔记 v0.1.1.0（AN744511） 相关演示项目可在此处下载： 设计资源 > 软件 > 安全文件 > SecureBootAppNoteDemo (SW745310) 该软件未更新，如有兴趣，请使用上述SW745310。 您可以在 HSE 演示示例中找到其他安全启动示例（推荐）： https://www.nxp.com/webapp/Download?colCode=S32K3_HSE_DemoExamples 三种模式——高级安全启动、基本安全启动和 SHE 安全启动——都有相应的示例。 通常建议使用高级安全启动模式。是的，在这种模式下配置安全启动并非易事。但是，它提供了最佳的保护和可配置性。其优势在于您可以选择任何您想要的签名方案，您可以覆盖多个区域，并且可以在安全启动失败时配置不同的制裁措施。 另一方面，基本安全启动模式始终只使用 GMAC 标签，该标签是使用从 ADKP 派生的密钥计算的，并且它只能覆盖一个区域。如果失败，设备将直接进入恢复模式。 我建议研究 HSE DemoExamples 中的以下项目： S32K344_高级安全启动 S32K344_基本安全启动 这些是配置项目，旨在保护与这些项目链接的应用程序 S32K344_SecureBootBlinky。 此致， Lukas

IMX 8QMがSDカードから起動しない こんにちは、IMX8QM EMKボードのSDカードからLinuxイメージを起動しようとしています。私はミニSDカードではなく、ミニSDカードアダプターを使っています。そしてターミナルを確認すると、以下のメッセージが表示される。 => mmc dev 1 カードが電圧選択に反応しませんでした！: -110 私はこの種のボードを扱うのは初めてなので、解決方法を教えていただけませんか？ Re: IMX 8QM not booting from SD Card こんにちは、 NXP Semiconductors製品にご関心いただきありがとうございます。 発生しているエラーはほとんどの場合ハードウェアに関連しています。他のアダプターやSDカードでもテストしてみることをお勧めします。 もう一つの問題は、アダプターのハードウェアがuSDHC規格に準拠していないことです。私の主なアドバイスは、できればmicroSDカード(UHS-I)を使うことです。カードの初期化やLinuxの起動もテスト済みです。 よろしくお願いします。 Re: IMX 8QM not booting from SD Card よし、じゃあそれをやってみよう。SDカードアダプタの問題かどうかはわかりません。画像はmicro SDカードに書き込まれており、デスクトップで確認済みです。カードは正常に動作しており、デスクトップPCにも認識されています。とにかく確認してみます。他に解決策はありますか？

S32K322 在 8MHz 频率下的 SPI 占空比并非 50%。 尊敬的恩智浦团队： 我们正在进行一项改进活动，我们需要使 8MHz SPI SCLK 在 SPI 事务中具有周期性。我们测量了8MHz 的 SPI SCLK （由 S32K322 中的 SPI 外设驱动器驱动），发现50% 的占空比没有保持。当我们把频率降低到 1/2/4 MHz 时，我们发现这些 SCLK 频率下的占空比仍然保持在 50%。 问题- 这是外设驱动程序的硬件限制，还是可以通过更改驱动程序设置来实现 8MHz 下所需的 50% 占空比？ 请查看附件截图，其中占空比维持在 1MHz 而不是 8MHz。 注：我们连接了来自Saleae的逻辑分析仪，该分析仪具有更高的采样分辨率（250MS/s）来测量 SPI 信号。 Re: The SPI duty cycle of S32K322 is not 50% for 8MHz 您好， LPSPI 时钟占空比由 SCKSET 和 SCKHLD 时序参数决定。只有当这些字段被编程为相等的值时，才能获得 50/50 的占空比。根据所选的 LPSPI 功能时钟和生成 8 MHz 所需的分频器值，由于时钟发生器的时序分辨率，可能无法实现精确的 50/50 占空比。观察到的 76 ns / 48 ns 高低时间似乎与这种分频器量化效应一致。 PetrS_0-1786090730852.png 因此，请尝试根据 LPSPI 功能时钟频率、TCR[PRESCALE] 和 CCR/CCR1 寄存器（SCKSET、SCKHLD、SCKDIV）的内容计算预期占空比，并确定不同的时钟源或分频器配置是否可以实现更接近 50/50 的占空比。   BR，彼得

EasyEVSE信号板兼容性和可用性 我正在搭建一个 EasyEVSE 开发系统，有一些问题想请教大家。 从代码修订历史（以及 2026 年 5 月 6 日与 2026 年 5 月 6 日的对比）可以看出，2025 年 12 月版本的 CCEVCPGSUG.pdf），看起来像是软件版本 5.1.2。已移除对 EVSE-SIG-BRD2X 的支持，预计 EVSE 端将改用 SIGBRD-HPGP。 是这样吗？ 软件版本似乎是 v5.1.2增加了对 SIGBRD-HPGP 的大部分支持，之前的版本（v5.0.8）是否仍然支持 EVSE-SIG-BRD2X？ SIGBRD-HPGP 可用吗？我在 Mouser、DigiKey 或 NXP 的商店里都没找到。 我有两个 EVSE-SIG-BRD2X，我想继续推进，因为 SIGBRD-HPGP 目前似乎不是一个可行的选择。 任何见解都将不胜感激。 顺祝商祺！ 克里斯 Re: EasyEVSE signal board compatibility and availability 嗨@chrisedwards ， 正如您所提到的，更新后的电动汽车供电设备（EVSE）平台旨在利用EVSE 端的 SIGBRD-HPGP 协议。目前，电动汽车端仍然支持 EVSE-SIG-BRD2X 协议，尽管也可以使用 SIGBRD-HPGP 协议来实现。 但是，考虑到您已经拥有 EVSE-SIG-BRD2X，并且 SIGBRD-HPGP 仍在认证过程中（可能还需要一段时间才能向公众开放），我建议您坚持使用这种设置，并考虑使用最新修改之前的软件版本。您应该可以使用 v5.0.8 来支持两个 EVSE-SIG-BRD2X 设置。 BR， 埃德温。 Re: EasyEVSE signal board compatibility and availability 嗨，埃德温， 感谢您的回复。我重新开始研究这个问题，但是从Git上下载的EVSE代码v5.0.8无法正常运行。程序编译正常，图形用户界面也能正常显示，但是当我尝试使用其调试接口并请求版本信息时，对于 1060 代码，我得到了正确的 5.0.8 版本响应，但是 sigbrd2x 的版本显示为硬件版本 255，软件版本 255.255.0。我好像记得看过一篇帖子，说1060板上的液晶显示屏存在通信冲突问题。我会编写 sigbrd2x 和单步执行代码，所以我相当确信这部分功能正在运行。我使用的是EVSE-RT106X-CBL，而不是Arduino的接口。我的主要症状是上面报告的版本信息似乎有问题，我无法完成EVSE液晶屏上的“固件下载”状态，而且如果sigbrd2x通电（我是单独给它们供电的），1060上的EVSE代码就无法启动。感觉像是沟通问题。是否有针对此问题的补丁或变通方案？如果是这样，能否提供一些关于如何解决此问题的文档？ 顺祝商祺！ 克里斯·爱德华兹

i.MX SDKによるRT1170 SDRAM設定例:自動リフレッシュが無効化されている? NXPチームの皆様、こんにちは。 私たちはMCUXpresso SDKの例を参考に、カスタム i.MX RT1170ベースのハードウェアのSDRAM構成を作成しました: https://github.com/nxp-mcuxpresso/mcuxsdk-examples/blob/main/_boards/evkbmimxrt1170/demo_apps/shell/shell.mex 私たちの設計は ISSI IS42S16320F SDRAM をSEMCインターフェースに接続しています。 残念ながら、この構成では時折システムの不安定性が発生しています。SDRAM設定を詳しく確認したところ、例の構成では オートリフレッシュが無効になっているように見え ました: Masmiseim_0-1786008762531.png これは驚きでした。なぜなら、私たちの理解ではIS42S16320Fはデータの整合性を維持するために定期的なリフレッシュサイクルが必要であり、したがって自動リフレッシュが有効になっているはずだからです。 以下の点について説明していただけますか? 提供されたSDKの例ではオートリフレッシュが意図的に無効になっているというのは正しいですか? もしそうなら、この構成の根拠は何ですか? SDRAMのリフレッシュサイクルは、SEMCコントローラやソフトウェアの初期化コードが他の場所で処理しているのでしょうか? カスタムハードウェア設計のISSI IS42S16320Fでは、Auto-Refreshを明示的に有効にすることをおすすめしますか? 再開まで今しばらくお待ちください。 よろしくお願いいたします。 i.MXRT 101x Re: i.MX RT1170 SDRAM Configuration from SDK Example: Auto-Refresh Disabled? こんにちは、 @Masmiseim さん。 例で示されているDCD構成は、RT1170-EVKBで使用されているSDRAM向けに実装されています。ご存知の通り、各SDRAMデバイスには独自のタイミング要件や初期化パラメータがあるため、例に含まれるSEMC構成はあなたの特定のSDRAMと完全に互換性がない場合があります。 この例では、最終的なSDRAM初期化シーケンスの一部として自動リフレッシュ機能が有効化されます。しかし、初期化プロセス中は自動リフレッシュビットが無効化されたままであり、必要なリフレッシュ操作はSEMCのIPコマンドを通じて実行されます。以下の画像に示されています。 Habib_MS_4-1786056205833.png Habib_MS_6-1786056292017.png これらの設定をSDRAMでカスタマイズしたい場合は、MCUXpressoの設定ツールを使ってDCDを生成できます。これにより、次の図に示すように、デバイスの要件に応じてSDRAMパラメータを設定できます。   Habib_MS_7-1786056301151.png 一方で、「semc_cm7」というSDKの例(バージョン26.06)があり、SEMCペリフェラルを外部SDRAMで使う方法を示しています。 最後に、この コミュニティ投稿 ではOmarが有用なSEMCレジスタの設定例を提供しています。 BR ハビブ Re: i.MX RT1170 SDRAM Configuration from SDK Example: Auto-Refresh Disabled? SDKから使おうとする もの はあくまで 例 として扱うのが賢明なので、 すべてを必ず確認・検証すべきです。

IMX95 は can1 の親子関係の変更に失敗しました can1を有効にしようとしました 私のデバイスツリーのピンはimx95 evkに従い、&micfilを無効にします IMX95_PAD_PDM_CLK__AONMIX_TOP_CAN1_TX  0x39e IMX95_PAD_PDM_BIT_STREAM0__AONMIX_TOP_CAN1_RX  0x39e しかし、以下のエラーが発生しました。 [ 9.968941] CANデバイスドライバインターフェース [ 9.976800] scmi-pinctrl-imx scmi_dev.8:エラー設定 config -13 [ 9.976814] scmi-pinctrl-imx scmi_dev.8:pin_config_set 操作がピン 121 で失敗しました [ 9.976893] clk: can1 を syspll1_pfd1_di に再親付けできませんでした: -1 [ 9.978973] 内部エラー: 同期外部アボート: 0000000096000010 [#1] SMP [ 9.978986] リンクされているモジュール: flexcan(+) can_dev neoisp(+) at24 rpmsg_ctrl rpmsg_char pwm_fan enetc4_uio(O) fsl_ecat_enetc4 fsl_ecat_enetc_core moal(O) mlan(O) furuse [ 9.979017] CPU: 5 UID: 0 PID: 357 Comm: (udev-worker) Tainted: GMO 6.18.2-rt3-1.0.0-1.0.0 #1 PREEMPT_RT [ 9.979026] 汚染: [M]=MACHINE_CHECK、[O]=OOT_MODULE [ 9.979028] ハードウェア名: Axiomtek i.MX95 scm136 ボード (DT) [ 9.979031] pstate: 60400009 (nZCv daif +PAN -UAO -TCO -DIT -SSBS BTYPE=--) [ 9.979035] pc : flexcan_read_le+0x0/0x20 [flexcan] [ 9.979060] lr : flexcan_probe+0x454/0x834 [flexcan] [ 9.979067] sp : ffff800086133820 [ 9.979069] x29: ffff800086133850 x28: ffff8000862b0000 x27: ffff000085a182a0 これを直す方法を知っている人はいますか？ Re: IMX95 failed to reparent can1 こんにちは、Zhiming_Liu ご返信ありがとうございます。 おっしゃる通り、システムマネージャーの設定を変更する必要があります。 Re: IMX95 failed to reparent can1 こんにちは、 @HenryHsu さん。 以下は、私が以前i.MX95 EVKで行ったテスト結果です。下記の変更を加えて、ご自身のdtsファイルをご確認ください。   dtsの変更点：     Zhiming_Liu_2-1785995739657.png diff --git a/arch/arm64/boot/dts/freescale/imx95-19x19-evk.dts b/arch/arm64/boot/dts/freescale/imx95-19x19-evk.dts index ab7bd4fdaadf..5eb3011f0894 100644 --- a/arch/arm64/boot/dts/freescale/imx95-19x19-evk.dts +++ b/arch/arm64/boot/dts/freescale/imx95-19x19-evk.dts @@ -380,7 +380,7 @@ &flexcan1 { pinctrl-names = "default"; pinctrl-0 = <&pinctrl_flexcan1>; xceiver-supply = <&reg_can1_stby>; - status = "disabled"; + status = "okay"; }; &flexcan2 { @@ -623,23 +623,23 @@ spidev0: spi@0 { }; }; -&micfil { - #sound-dai-cells = <0>; - pinctrl-names = "default", "sleep"; - pinctrl-0 = <&pinctrl_pdm>; - pinctrl-1 = <&pinctrl_pdm_sleep>; - assigned-clocks = <&scmi_clk IMX95_CLK_AUDIOPLL1_VCO>, - <&scmi_clk IMX95_CLK_AUDIOPLL2_VCO>, - <&scmi_clk IMX95_CLK_AUDIOPLL1>, - <&scmi_clk IMX95_CLK_AUDIOPLL2>, - <&scmi_clk IMX95_CLK_PDM>; - assigned-clock-parents = <0>, <0>, <0>, <0>, - <&scmi_clk IMX95_CLK_AUDIOPLL1>; - assigned-clock-rates = <3932160000>, - <3612672000>, <393216000>, - <361267200>, <49152000>; - status = "okay"; -}; +// &micfil { +// #sound-dai-cells = <0>; +// pinctrl-names = "default", "sleep"; +// pinctrl-0 = <&pinctrl_pdm>; +// pinctrl-1 = <&pinctrl_pdm_sleep>; +// assigned-clocks = <&scmi_clk IMX95_CLK_AUDIOPLL1_VCO>, +// <&scmi_clk IMX95_CLK_AUDIOPLL2_VCO>, +// <&scmi_clk IMX95_CLK_AUDIOPLL1>, +// <&scmi_clk IMX95_CLK_AUDIOPLL2>, +// <&scmi_clk IMX95_CLK_PDM>; +// assigned-clock-parents = <0>, <0>, <0>, <0>, +// <&scmi_clk IMX95_CLK_AUDIOPLL1>; +// assigned-clock-rates = <3932160000>, +// <3612672000>, <393216000>, +// <361267200>, <49152000>; +// status = "okay"; +// }; &mu7 { status = "okay"; @@ -960,19 +960,19 @@ IMX95_PAD_GPIO_IO35__HSIOMIX_TOP_PCIE2_CLKREQ_B 0x4000031e >; }; - pinctrl_pdm: pdmgrp { - fsl,pins = < - IMX95_PAD_PDM_CLK__AONMIX_TOP_PDM_CLK 0x31e - IMX95_PAD_PDM_BIT_STREAM0__AONMIX_TOP_PDM_BIT_STREAM_BIT0 0x31e - >; - }; + // pinctrl_pdm: pdmgrp { + // fsl,pins = < + // IMX95_PAD_PDM_CLK__AONMIX_TOP_PDM_CLK 0x31e + // IMX95_PAD_PDM_BIT_STREAM0__AONMIX_TOP_PDM_BIT_STREAM_BIT0 0x31e + // >; + // }; - pinctrl_pdm_sleep: pdmsleepgrp { - fsl,pins = < - IMX95_PAD_PDM_CLK__AONMIX_TOP_GPIO1_IO_BIT8 0x51e - IMX95_PAD_PDM_BIT_STREAM0__AONMIX_TOP_GPIO1_IO_BIT9 0x51e - >; - }; + // pinctrl_pdm_sleep: pdmsleepgrp { + // fsl,pins = < + // IMX95_PAD_PDM_CLK__AONMIX_TOP_GPIO1_IO_BIT8 0x51e + // IMX95_PAD_PDM_BIT_STREAM0__AONMIX_TOP_GPIO1_IO_BIT9 0x51e + // >; + // }; pinctrl_ptn5110: ptn5110grp { fsl,pins = <     システムマネージャーの修正: diff --git a/configs/mx95evk.cfg b/configs/mx95evk.cfg index 9250d02..6722097 100755 --- a/configs/mx95evk.cfg +++ b/configs/mx95evk.cfg @@ -389,7 +389,7 @@ SYS ALL # Resources M7P OWNER # CPUs must be first -CAN_FD1 OWNER +// CAN_FD1 OWNER FSB READONLY IRQSTEER_M7 OWNER LPIT1 OWNER @@ -612,6 +612,7 @@ CAMERA5 OWNER CAMERA6 OWNER CAMERA7 OWNER CAMERA8 OWNER +CAN_FD1 OWNER CAN_FD2 OWNER CAN_FD3 OWNER CAN_FD4 OWNER   結果: Zhiming_Liu_3-1785995783165.png  

S32K314 CAN 発行 私はS32K314を使っていますが、最近テスト中に発振器がショートしてしまい、CANに関する問題が発生しました。 回復後、SPI、ADCを監視しました。これらのモジュールは正常に動作しますが、CANモジュールは通常通り動作しません。 デバッカはこれらの情報を表示しますが、この状態ではCANの受信や送信ができません。 どうしてこんなことが起きたのか、そしてSWでこの故障をどうやって回復すればいいのでしょうか? Snipaste_2026-08-04_13-32-47.jpg   Re: S32K314 CAN issue こんにちは、 ご返信ありがとうございます。 「Mcu_ClockSourceFailure_Notification」にテストコードを追加しようとしましたが、この通知はトリガーされません。 ソフトウェア側からは、この問題が起きてCANモジュールをリセットするにはどうすればいいのでしょうか? よろしくお願いします。 下記は、ご指摘いただいたレジスタの値です。 MCR KidhRobin_0-1785975444257.png CTRL1 KidhRobin_1-1785975470032.png CBT： KidhRobin_2-1785975496485.png FDCBT: KidhRobin_6-1785975801928.png ECR KidhRobin_4-1785975599003.png ESR1 KidhRobin_5-1785975618985.png Re: S32K314 CAN issue こんにちは、 提供されたスクリーンショットから、受信エラーカウンタ（RXERRCNT）が増加している一方で、TXERRCNTは0のままであり、ESR1が送信試行中であることを示しているにもかかわらず、典型的な送信関連の問題とは完全には一致しません。 発振器のショートサーキットがクロックに影響を及ぼし、例えば回復後のCANビットタイミングの誤差を引き起こす可能性があります。しかし、現在の情報だけではこれを裏付けるには不十分である。 以下の情報を提供していただけますか: FlexCANレジスタ（MCR/CTRL1/CBT/FDCBT、ECR、ESR1を含む）のより広い範囲 モジュールおよびCANプロトコルのクロック構成は、 故障時に記録されたTX、RX、CANバスの測定値は? FlexCANモジュールのクロックとCANプロトコルのクロックが動作し、期待される周波数であれば、FlexCANモジュールのソフトウェアリセットを実行し、モジュールの初期化を完全に行い、通信が回復しているか確認することもできます。 BR、ペトル Re: S32K314 CAN issue こんにちは、 Mcu_ClockSourceFailure_Notification()が入力されていない場合、私の最初の仮定は、対応するMCU割り込み/通知経路がプロジェクト内で設定または有効化されていないということです。 以下を確認していただけませんか: 影響を受けるクロックソースに対してクロックモニタリング（CMU）が有効になっているかどうか。 CMU割り込みが有効になっているかどうか。 MCUモジュールがクロック障害検出時にMcu_ClockSourceFailure_Notification()を呼び出すように設定されているかどうか。 また、発振器ショートサーキットイベント後にCMUおよびRGMの状態レジスタを検査し、クロック障害が実際に検出されているかを確認することも有用です。 FlexCANレジスタダンプから、モジュールは有効化され、バスと同期している（SYNCH=1）ように見えますが、RXERRCNTが増加し、TXERRCNTは0のままで、バスアクティビティがありません。表示されているビットタイミングレジスタ(CTRL1、CBT、FDCBT)には有効なCANタイミング設定が含まれていないようですが、強化されたCANビットタイミングを使用し、実際のタイミングがそれぞれの強化CANビットタイミングレジスタを通じて設定されている場合は予想されるかもしれません。 したがって、CANリセット戦略を実装する前に、クロック障害イベントが検出されているかどうか、通知機構が適切に設定されているかを確認することが望ましいです。 BR、ペトル