S32G: Questions about FreeRTOS SMP support Hi Teams, Customer: Quanta Platform: S32G3 Module: FreeRTOS SMP support The Quanta is investing example of FreeRTOS v11 with SMP support in our FreeRTOS_4_0_3_CD3 package and they would like to know implementation details of SMP support on the S32G3 Cortex-M7 platform. 1. How SMP is enabled and managed on the Cortex-M7 cores of the S32G3; 2. What is the actual extent of SMP support (e.g., task scheduling, synchronization, inter-core communication); 3. Whether cache coherence is supported by hardware, or if the implementation requires disabling caches entirely. Thanks for your support in advance. Best Regards, Leo RTOS Re: S32G: Questions about FreeRTOS SMP support Hi @congnguyenhuu @lequana2  Thanks for your support. I will feedback these answer to customer.  BR, Leo Re: S32G: Questions about FreeRTOS SMP support Hi @LeoLiAP I shall mark this information is solution for your question. If any unclear, please feedback and I shall unmark it. Re: S32G: Questions about FreeRTOS SMP support Hi @LeoLiAP , 1. With release 4.0.3 CD3, we’ve included the S32DS sample FreeRTOS_SMP_Example_S32G399, which provides built-in support for SMP. No additional configuration is required to enable SMP, enabling and managing SMP done on S32DS configuration, it's ready to use. 2. S32G SMP shall be supported APIs task scheduler, Queue and Semaphore. For inter-core communication, used inter-core interrupts for signaling between cores, triggering rescheduling cores, haven't yet supported Stream Buffer, Msg Buffer APIs. The remaining APIs that are not mentioned above, we have not tested yet, not ensure working.  3. S32G SMP can work when enabling cache. Not support with FPU enabled. You're welcome to bring up any questions. Best Regards, Cong

KW45 RSSI 计算 您好，NXP团队， 我正在使用 UI 应用程序接收数据，我想从发送数据包的外围计算 RSSI 值，可以吗？ 我正在通过 BLE 从外设发送数据，我想计算发送 RSSI 的含义，即我们从外设发送到 UI 应用程序的数据的 RSSI 值。 我检查了 SDK 示例中的一个函数： #define Gap_ReadRssi(deviceId)\ Gap_ReadRadioPowerLevel(gRssi_c, (deviceId)) 如果在外围设备中使用，是否有效？如果没有，有没有办法从外设端计算 RSSI。   通信& 控制（I3C | I2C | SPI | FlexCAN | 以太网 | FlexIO） 开发板 Re: KW45 RSSI calculation 你好 希望你一切顺利。RSSI（接收到的信号强度指示器）是在连接的接收器端读取的，而不是在发射器上读取的。 您可以检查可与 Gap_ReadRadioPowerLevel 一起使用的不同 gapRadioPowerLevelReadType_t。 此致， 里卡多

CD1020 automotive qualification On the CD1020 datasheet is reported that: "This NXP product has been qualified for use in automotive applications. " Do you confirm that MC33CD1020AES is AEC-Q100 / Q101 qualified? Do you have any document with this statement? Thanks, Regards, Andrea Re: CD1020 automotive qualification Thank you for  your inquiry. Qualification of the MC33CD1020AES/R2 device is per AEC-Q100G (Grade 1). This is stated in the PPAP. Hope that helps.

Pin configuration for Watch Dog timer MIMXRT1042XJM5B Dear team, We are using MIMXRT1042XJM5B in our upcoming project, we are looking for pinout of Watch Dog Timer, where it can be configured, kindly let us know Looking forward to hear from you, Regards, Bhavesh Re: Pin configuration for Watch Dog timer MIMXRT1042XJM5B Hi @bhaveshtirex , Thank you so much for your interest in our products and for using our community. Regarding "We are using MIMXRT1042XJM5B in our upcoming project, we are looking for pinout of Watch Dog Timer, where it can be configured", In IMXRT1040RM, there are some description about WDOG External Signals. As for how to configure the pin, you can use Pins  Tool in MCUXPresso IDE Wish it helps you. If you still have question about it, please kindly let me know. Wish you a nice day! Best Regards MayLiu

Apalis IMX8 cortex M4とLinuxの競合 こんにちは、 私は、TorizonOS を実行している apalis IMX8 の Cortex M4 コアの 1 つで、MCUXpresso SDK の「hello world」デモ例を実行しようとしています。コードをコンパイルし、IMX8 の対応する場所に移動し、このガイドに従って uboot 経由で実行しました (通常、このために remoteproc を使用しますが、私の理解では、apalis imx8 ではまだ利用できません)。 https://developer.toradex.com/software/cortex-m/binaries のロード方法/   すべて正常に動作し、シリアル出力に hello world 出力が表示されます。問題は、M4 の実行中に Linux を起動すると、カーネルは起動しますが、すぐにクラッシュして再起動してしまうことです (起動時に m4 を自動的に実行するように設定すると、ボードは再起動ループに入ります)。私の理解では、競合が発生する可能性があるのは、M4 によってシリアル出力として使用される UART ピンだけです。Linux では利用されていないようですが、デバイスツリーからこれらを削除しましたが、効果はありませんでした。また、これに従ってデバイスツリーを変更しようとしました。 https://github.com/nxp-imx/linux-imx/commit/bf90859f632888c62357288b4dc5682c55ea41c6 しかし、まだ運がありません。M4 コアと Linux の間でこの競合が発生する原因は何でしょうか?すでに Toradex フォーラムで質問しましたが、そこでは、M4 コアのサポートを実装するために作業中であり、その間にここで質問するようにという回答を得ました。 よろしくお願いいたします。 i.MX 8ファミリ | i.MX 8QuadMax (8QM) | 8QuadPlus Linux Re: Apalis IMX8 cortex M4 and linux conflict 使用したボードとSDKsはサードパーティのNXPについてです。そのNXPについてにお問い合わせすることをお勧めします。これはリモート プロシージャの問題であるはずで、テストするための詳細な手順があるはずです。NXP ボードでは再現できませんでした。他のデモを試すこともできます。Hello World は他のボードのリモート プロシージャに問題があることはわかっていますが、imx8 ボードに問題があるかどうかはわかりません。

S32K118 の非対称アルゴリズムライブラリのサポート こんにちは、 S32K118をCSEcパーツで使用する場合、NXPが非対称セキュリティアルゴリズム用のライブラリを提供しているかどうか教えてください（主にed25519phが必要です） はい、そうであれば、どこから簡単に統合してスモーク テストとパフォーマンス チェックをCAN実行しますか。 いいえの場合、S32K118 用のサードパーティ ライブラリが提案されていますか。 ありがとうございます！ Re: asymmetric algorithm library support in S32K118 こんにちは@zzzzz NXP の S32K1 シリーズ MCU の CSEc (暗号化サービス エンジン - 圧縮) モジュールは、RSA、ECC、Ed25519 などの非対称暗号化アルゴリズムをサポートしていません。 1.Ed25519ph を実装する軽量 C ライブラリはオンラインで多数入手可能ですが、これをテストしていないため、お勧めすることはできません。 2. パフォーマンスまたはセキュリティの要件が高い場合は、SPI/I2C インターフェースを介して非対称暗号化をサポートする外部セキュリティ チップ (NXP A71CH や ATECC608A など) を接続することを検討してください。

阿帕利IMX8皮质M4和Linux冲突 你好 我试图让 MCUXpresso SDK 中的 "hello world "演示示例在运行 TorizonOS 的 apalis IMX8 的一个皮质 M4 内核上运行。我编译了代码，将其移动到 IMX8 上的相应位置，并按照本指南通过 uboot 运行它（通常我会使用 remoteproc 来运行，但据我了解，apalis imx8 还没有这个功能）。 https://developer.toradex.com/software/cortex-m/how-to-load-binaries/   一切正常，我在串行输出端看到了 hello world 的输出。问题在于，当我在 M4 运行时启动 linux 时，它会启动内核，但会立即崩溃并重新启动（如果我启用 m4 在启动时自动运行，主板就会进入重启循环）。据我所知，唯一可能发生冲突的是 M4 用作串行输出的 UART 引脚。我已经从 devicetree 中删除了这些文件，尽管 linux 似乎并没有使用它们，但没有任何效果。我还尝试按照以下方式修改 devicetree： https://github.com/nxp-imx/linux-imx/commit/bf90859f632888c62357288b4dc5682c55ea41c6 但仍然没有收获。是什么导致了 M4 内核与 linux 之间的冲突？我已经在 toradex 论坛上问过了，但得到的答复是他们正在努力实现对 M4 内核的支持，在此期间我应该在这里提问。 顺祝商祺！ i.MX 8 系列 | i.MX 8QuadMax (8QM) | 8QuadPlus Linux Re: Apalis IMX8 cortex M4 and linux conflict 你使用的板和 sdk 是第三方公司，我建议你可以联系他们，这应该是 remoteproc 的问题，他们应该有详细的测试步骤，我无法在恩智浦板上重现这个，你也可以尝试其他演示，正如我所知 hello world 在其他板中使用 remoteproc 时有一些问题，我不确定你的 imx8 板是否有 remoteproc

MCXA153 ADCトリガー 皆様、 私はMCXA153VLHマイクロプロセッサをベースにしたプロジェクトを開発しています。 入力アナログ電圧を一定の間隔でサンプリングする必要があります。タイマーを使用して ADC をトリガーし、変換を開始することを考えました。 MCXA153VLH マイクロプロセッサの ADC モジュールが最大 4 つのハードウェア トリガーをサポートしていることはわかっていますが、ハードウェア ペリフェラルとその特定のトリガー間の対応関係がわかりません。 SDK に付属のデモ ソフトウェアを分析すると、トリガー 1 はピンによって生成された IRQ に関連付けられていることがわかります。タイマーに関連付けられているトリガーはどれですか? ご協力ありがとうございました よろしく Re: MCXA153 ADC TRIGGER こんにちは@_Ferrari_ このThreadへの返信が遅くなり申し訳ありません。 幸いなことに、私はすでに他のThreadでこの質問に回答しています。 他にも同じ問題を抱えている方がいらっしゃいましたら、以下を参照してください。 https://community.nxp.com/t5/MCX-マイクロコントローラ/MCXA153VLH-ADC-トリガー/td-p/2155041 BR アリス

Apalis IMX8 cortex M4 and linux conflict Hello, I am trying to get the ‘hello world’ demo example from the MCUXpresso SDK to run on one of the cortex M4 cores of the apalis IMX8 running TorizonOS. I have compiled the code, moved it to the corresponding location on the IMX8 and I followed this guide to run it via uboot (Normally I use remoteproc for this, but this is not yet available for the apalis imx8 to my understanding). https://developer.toradex.com/software/cortex-m/how-to-load-binaries/   This all works and I see the hello world output on the serial output. The problem is that when I boot linux when the M4 is running, it starts the kernel but immediately crashes and reboots (if i enable the m4 to run automatically at boot, the board just enters a reboot loop). To my understanding, the only possible conflict are the UART pins that are used as a serial output by the M4. I have removed these from the devicetree even though it doesn’t seem like they are being utilized by linux, but to no effect. I also tried to modify the devicetree according to this: https://github.com/nxp-imx/linux-imx/commit/bf90859f632888c62357288b4dc5682c55ea41c6 But still no luck. What would cause this conflict between the M4 core and linux? I already asked on the toradex forum, but there I get the answer that they are working to implement support for the M4 cores and that I should ask here in the meantime. Best regards i.MX 8 Family | i.MX 8QuadMax (8QM) | 8QuadPlus Linux Re: Apalis IMX8 cortex M4 and linux conflict the board and sdk you used are the third party company, I suggest that you can contact them, this should be remoteproc issue, they should have detailed steps to test, I couldn't reproduce this on nxp board, you also can try other demo, as I known hello world has some issue with remoteproc in other board, I'm not sure if your imx8 board has it or not

i.MX 8X セキュアブート - 1 つの鍵ではなく 2 つの鍵 - Yocto Linux 次のセキュア ブート / 信頼チェーンのシナリオは通常どのように処理されますか?前例は何ですか? ほとんどのドキュメント/例では、シナリオは単純です。同じNXPについてがデバイスとアプリケーション ソフトウェアを作成し、アプリケーション ソフトウェアを搭載したデバイスを販売し、そのNXPについてキーのみを対応させる必要があります。 ただし、当社のCASEでは、i.MX 8X ベースのデバイスを製造しています。弊社のお客様は、デバイス用のソフトウェア アプリケーションを開発し、ソフトウェアを搭載したデバイスを顧客に販売します。 私たちの鍵は AHAB SRK にあります。しかし、お客様がソフトウェア更新に署名できるように、お客様のキーをどこかに格納する必要もあります... 当社は、Yocto が作成した SDK と Linux rootfs をお客様に提供します。弊社のお客様は Yocto ビルドを自分で実行しません。彼らは SDK を使用してアプリケーション ソフトウェアを構築します。 セキュアブートと誰のキーがどこに保存されるかという観点から、このシナリオが通常どのように処理されるかについての前例はありますか?さまざまな当事者の用語は何ですか? ありがとう ピーター Security Re: i.MX 8X secure boot - keys for two parties rather than one - Yocto Linux まだ受け取っていない場合はお知らせください。 よろしくお願いします。 Harvey Re: i.MX 8X secure boot - keys for two parties rather than one - Yocto Linux こんにちは@Harvey021 。ありがとう。内部システムのメールはどこでCAN見つかりますか?プライベートメッセージ/受信トレイを確認しましたが、空ですか? Re: i.MX 8X secure boot - keys for two parties rather than one - Yocto Linux こんにちは@petero5 内部システムメールを送信しました。 よろしくお願いします。 Harvey Re: i.MX 8X secure boot - keys for two parties rather than one - Yocto Linux こんにちは@Harvey021ありがとうございます。はい、HSM で CST を使用しています。 しかし、1 つのNXPについてではなく 2 つのNXPについてが関与する信頼チェーンに関するベスト プラクティスをまだ探しています。 A NXPについてはデバイスを製造し、Yocto SDKとFITイメージ、U-Boot、Linuxカーネル、rootfsを構築します。 NXPについて Bは上記を受け、アプリケーションを開発（アプリケーションパーティションを作成）します。 A が SRK を書き込んでデバイスを閉じると、B はデバイスとイメージが途中で改ざんされていないと信頼CANます。 しかし、アプリケーション パーティションに B の公開キーを登録する方法、またはそれを信頼チェーンに含める方法が必要ですか? ありがとう ピーター Re: i.MX 8X secure boot - keys for two parties rather than one - Yocto Linux セクション<7.3CST ユーザーガイドの「ハードウェア セキュリティ モジュールを使用した CST」が参考になります。 ガイドはIMX_CST_TOOLからダウンロードCAN。 よろしくお願いします。 Harvey

i.MX8QXP-Schematic review Hi NXP Team, We are making our custom board with i.MX8QXP and schematic part has been done, how can i send schematic privately for the peer review. Re: i.MX8QXP-Schematic review Hi @abhi400! Thank you for contacting NXP Support! To share your schematic, please open a support ticket and upload the file using the link below: NXP Support  Best regards, Chavira

FRDM RW612 フラッシュ mcuboot と frdmrw612_ota_mcuboot_server_wifi (Jlink を使用) 開発には FRDM RW-612 evk を使用しています。そのために、ブートローダー (frdmrw612_mcuboot_opensource) を 0x8000000 の場所にフラッシュしました。そして、0x8020400 の場所にあるアプリケーション (frdmrw612_ota_mcuboot_server_wifi)。イメージ署名検証なしでテスト用のMCUブートを生成するために、 #define CONFIG_BOOT_OTA_TESTのコメントを解除しました。 私はreadmeの手順に従いました （1）フラッシュを消去する （２）デバッグされたブートローダの実行を停止する （3）アプリケーションをデバッグし、実行を一時停止して、デバッガーコンソールに「jump ResetISR」と入力します。その後、実行を開始すると、これらの手順が機能しました。 デバッガコンソールを使用せずにブートローダとアプリケーションをフラッシュしたい。例えば、Jlinkやその他のGUIツールを使用する。 Re: FRDM RW612 flash mcuboot and frdmrw612_ota_mcuboot_server_wifi using Jlink こんにちは@Meera_Shah 。 イメージをアドレス 0x08020400 にアップロードする特別な理由はありますか?プライマリ スロットの開始アドレスは 0x8020000 であるため、MCUboot がイメージを認識しない可能性があります。 さらに、署名されたイメージをアドレス 0x08020000 にアップロードしてみてください。イメージに署名するには、MCUXpresso セキュア プロビジョニング ツール (SPT) を使用し、SPT のインストール パス内に提供されている「MCUXpresso セキュア プロビジョニング ツール ユーザー ガイド」ファイルに従うことをお勧めします。「7.5 - MCUboot ワークフロー」セクションのステップ 5 では、ツールを使用してイメージに署名する方法を示します。 MCUbootが署名されたイメージを認識するための「imgtool引数」が「example_board_readme.md」内に指定されていることに注意してください。mcuboot サンプルのファイル。また、イメージに署名するためのキーを見つけるパスは次のとおりです: \middleware\mcuboot_opensource\boot\nxp_mcux_sdk\keys。 J-Link Commander を使用して、WiFi OTA サーバーの例を署名済みバイナリ イメージとしてロードすると機能するかどうかをお知らせください。 Re: FRDM RW612 flash mcuboot and frdmrw612_ota_mcuboot_server_wifi using Jlink connect RW612 SWD 4000 loadbin , 0x8000000 ブートローダーに対して上記を実行し、次を実行しました: loadbin , 0x8020400 ただし、リセット後、アプリケーションは起動しません。コンソールログ: hello sbl. Disabling flash remapping function Bootloader Version 2.0.0 Image 0 Primary slot: Image not found Image 0 Secondary slot: Image not found No slot to load for image 0 Unable to find bootable image J-Link 経由でフラッシュすると、ブートローダーがアプリケーション イメージを見つけられないようです。 Re: FRDM RW612 flash mcuboot and frdmrw612_ota_mcuboot_server_wifi using Jlink こんにちは@Meera_Shah さん、お元気ですか。 アプリケーションまたはブートローダーをフラッシュするには、次のコマンドを実行して Jlink コマンダー ツールを使用できます。 > 接続 > RW612 > SWD > 4000 > loadbin, 0x これがうまくいくかどうか教えてください。

Flexray 客户已从 mouser 那里带来了 MPC5748G-LCEVB 板，用于实施 Flexray 协议。他们写的 "我们目前正在使用 MCAL 驱动程序和 EB Tresos 工具，并已成功添加了代码生成所需的配置模块。但是，我们在某些模块的配置上遇到了问题。 请提供专门针对 FlexRay 配置的演示代码或程序指南"。 我们能为他提供什么帮助吗？ 谢谢！ RTD Re: Flexray 你好，@davidtosenovjan、 我附上了一个 Flexray 示例。 顺祝商祺！ 丹

S3K312 C++ S32K312を使用してC++でプログラミングすると、コンストラクタと仮想関数の設定時にコンパイラがエラーをスローし、セクションが不足しているため追加のinitが必要であることが示されます。参考になるデモはありますか？ Re: S3K312 C++ S32K344 および IAR の空のプロジェクトを添付します。不足しているセクションをプロジェクトに追加できる可能性があります。お役に立てれば幸いです Re: S3K312 C++ バージョン 3.5 では IAR 9.50.2 を使用します。 Re: S3K312 C++ S32DSとコンパイラバージョンは何ですか?

如何更新至 S32SDK_S32K1xx_RTM_4.0.3 安装 S32DS.3.5_b220726_win32.x86_64.exe 后、发现已安装 S32SDK_S32K1xx_RTM_4.0.1，如何更新到 S32SDK_S32K1xx_RTM_4.0.3 Re: how update to S32SDK_S32K1xx_RTM_4.0.3 HI 建议在 S32DS v3.6.x中安装 S32K1 RTD 3.0.x S32DS扩展和更新 。   或安装 S32K1 SDK RTM 4.0.3 S32DS 扩展和更新 in S32DS v3.4。 不建议在 S32DS v3.5 中安装 S32K1 SDK 4.0.x 。根据目前可用的信息，我们没有任何计划将 S32SDK S32K1XX 4.0.x 内置到 S32DS 3.5 或更高版本中。   祝好， Robin ------------------------------------------------------------------------------- 注： - 如果本帖回答了您的问题，请点击"Mark Correct" 按钮。谢谢！ - 我们会在最后一次发帖后的 7 周内跟踪主题，之后的回复将被忽略 如果您以后有相关问题，请另开新主题并参考已关闭的主题。 -------------------------------------------------------------------------------

对基于 i.MX8QXP 的平台进行 FCT（功能电路测试）和 EOL 验证。 您好，NXP团队： 我们目前正在对基于i.MX8QXP的板进行事实测试和EOL验证。 到目前为止，我们正在使用连接到SoC的 USB到UART变流器来调用 AT命令，通过主机电脑的串行接口验证LTE、eSIM、GNSS、CPU和PMIC。 但是，我们的最终硬件设置包括直接的 USB 设备模式接口，我们想了解： 🔹 是否可以使用USB 接口 USB-to-USB，直接从 PC 向目标发送 AT 命令、 🔹 什么 USB 小工具、类驱动程序最适合这种使用情况？ 🔹 是否有建议的方法通过 USB 公开虚拟串行端口，让主机发送 AT 命令（类似于现在通过 USB-UART 发送的命令）？ 🔹 在批量生产（EOL 测试）中使用此方法的注意事项或限制。 请与我们联系您的建议，或者您预计这种方法会遇到任何挑战。

S32 Design Studio v3.5 installation rollback issue I'm trying to install S32 Design Studio v3.5 on company device (Windows 11) as soon as installation hits 6% it's getting rollback and installation is failing. I've followed some suggestion provided in below community posts S32 Design Rolling Back Installation error - NXP Community such as "Run as administrator" and enabling full control to "C:\Users\name\AppData\Local\Temp" I'm attaching the logs for your refernce pls help in resolve this issue. Activation | Installation | Licensing | Installer Download Re: S32 Design Studio v3.5 installation rollback issue It seem the issue should be solved by "Run as Administrator" for this exe file. If it does not help I would recommend to consults with your IT department.

MPC5744P& Autosar (MPC574XP_MCAL4_0_RTM_2_0_2) 各位专家好， 我安装了 AUTOSAR MCAL 代码包 MPC574XP_MCAL4_0_RTM_2_0_2，但它无法在 MPC5744P 上运行。为了隔离这个问题，我注释掉了 main() 中的所有应用程序代码，代之以一个最小的测试用例： BoardInit(); GPIOInit(); CANInit()； 该测试代码（使用硬编码寄存器值，仅初始化寄存器地址）值得信赖--它已在多个 MPC5744P S32 项目中运行。然而，在 AUTOSAR 项目中，虽然调试器确认寄存器设置正确，但 CAN 外设仍无法运行。 问题 尽管有共同的品牌，MPC574XP_MCAL 代码包是否会与 MPC5744P 不兼容？ 为什么测试代码在 AUTOSAR 环境下会失败，而在其他环境下却能正常工作？ AUTOSAR 启动代码（如时钟初始化、MPU 配置或异常处理）是否会与 MCAL 或硬件冲突？ 预先表示感谢。 Re: MPC5744P & Autosar (MPC574XP_MCAL4_0_RTM_2_0_2) 你好 以下是 SW 团队的反馈意见： 这个问题似乎是在启动时出现的，可能是存储 Can_ControllerStatuses、缓存等内容的内存区域出了问题。我看到这个例子附在这个代码包，软件包里，他们可以尝试运行它并与他们的启动进行比较。 请运行示例并与您的代码进行比较。 顺祝商祺！ 皮特 Re: MPC5744P & Autosar (MPC574XP_MCAL4_0_RTM_2_0_2) 你好， Diab 版本是： Can_FlexCan_InitVariables 函数中的 Can_ControllerStatuses 值： Can_FlexCan_ChangeBaudrate 函数中的 Can_ControllerStatuses 值： 在设置 CTRL1 值之前，Can_ControllerStatuses的值相同 谢谢 Re: MPC5744P & Autosar (MPC574XP_MCAL4_0_RTM_2_0_2) 你好 以下是 SW 团队的反馈意见： 请按照发行说明进行操作，请确保此版本支持的 diab 版本是： 能否读取 Can_ControllerStatuses 并显示该结构中所有元素在某些点的值，如下所示： 像这样： 如 RM 所述，CTRL1 中的某些位可以在冻结模式下写入： 因此，在设置 CTRL1 值之前，请确保 CAN 控制器处于冻结模式，您可以通过寄存器 MCR 来检查这一点。 该设置和检查在函数 Can_FlexCan_ChangeBaudrate( 中进行。） 顺祝商祺！ Peter Re: MPC5744P & Autosar (MPC574XP_MCAL4_0_RTM_2_0_2) 你好 我已将您的问题转给 SW 团队，因为我不熟悉 CAN 驱动程序。 一旦得到答复，我将向您提供最新信息。 顺祝商祺！ Peter Re: MPC5744P & Autosar (MPC574XP_MCAL4_0_RTM_2_0_2) 我尝试了直接写入；成功了，我注意到问题出在名为"Can_ControllerStatuses[CAN_MAXCTRL_CONFIGURED]的全局结构数组" 中，直接写入该结构的任何成员都不会影响该数组，因为该数组应该保存各个 FlexCAN 控制器的当前状态/运行时配置、 在 Can_Flexcan.c 中的 Can_FlexCan_InitVariables 函数中初始化所有控制器的全局变量/状态、 该截图显示了向该结构成员写入 0 后的 1111 值！ 为什么会这样？我使用 diab 编译器和 S32，这是我的项目附件，如果您能提供任何解决方案，请给予帮助。 Re: MPC5744P & Autosar (MPC574XP_MCAL4_0_RTM_2_0_2) 你好 对 CTRL1 寄存器的访问没有限制： 切换到汇编调试，检查内核上的指令执行情况，查看寄存器是否真的会被修改。还可以尝试通过调试器直接写入。 我相信，这里没有 HW 的问题。 要么是外设没有时钟而你试图写入，要么是 SW 根本没有执行对寄存器地址的写入。 该外设是否存在任何错误？ 所有问题都在勘误表中有所说明。但我不认为问题出在 UC 上。我怀疑你是社工。 只需尝试通过调试器写入寄存器... 顺祝商祺！ Peter Re: MPC5744P & Autosar (MPC574XP_MCAL4_0_RTM_2_0_2) 谢谢 Peter 的回答， 首先：我的开发板是 https://www.nxp.com/design/design-center/development-boards-and-designs/DEVKIT-MPC5744P 我下载了这些代码包：Autosar 版本 4.0.3 第二：我需要测试使用 CAN0 的 CAN 任务，它无法正常工作，因此我使用 EB tresos 生成了另一个配置文件； 查看生成配置的这一部分：Can_PBcfg.c文件： 配置 FlexCan 控制器 CTRL1 寄存器不受更改配置的影响， 截图中的情况 - 例如 - PSEG1 =2 PSEG2 =2 PROPSEG =5 RJW =2 ，但 CTRL1 寄存器中的值是 1（在 Can_Init 函数之后 - 在 Can.c 中 - 返回）。 在 Can_FlexCan_ChangeBaudrate 函数 - 在 Can_Flexcan.c 中的这一部分之后填充的数值- 在 Can_Init 函数中调用。 该外设是否存在任何错误？ 是否有任何使用这些软件包操作CAN外设的解决方案？ 先行致谢。     Re: MPC5744P & Autosar (MPC574XP_MCAL4_0_RTM_2_0_2) 你好 尽管有共同的品牌，MPC574XP_MCAL 代码包是否会与 MPC5744P 不兼容？ 不。它完全兼容，并在 mpc574xp 设备上进行了测试。 AUTOSAR 启动代码（如时钟初始化、MPU 配置或异常处理）是否会与 MCAL 或硬件冲突？ 不会，因为 MCAL 符合 AUTOSAR 标准。(根据 autosar 标准制定）。 为什么测试代码在 AUTOSAR 环境下会失败，而在其他环境下却能正常工作？ 不确定。示例代码应在导入后立即运行。 尽管有共同的品牌，MPC574XP_MCAL 代码包是否会与 MPC5744P 不兼容？ 请务必参阅代码包的版本说明。 因此，您可能使用的是 4.0 以外的 autosar。 顺祝商祺！ Peter

S32 Design Studio v3.5 安装回滚问题 我正在尝试在公司设备（Windows 11）上安装 S32 Design Studio v3.5，一旦安装量达到 6%，它就会回滚并且安装失败。我遵循了以下社区帖子中提供的一些建议 S32 设计回滚安装错误 - NXP 社区 如"以管理员身份运行" 并启用完全控制"C:\Users\name\AppData\Local\Temp" 我附上日志供您参考，请帮助解决这个问题。 激活 | 安装 | 许可 | 安装程序下载 Re: S32 Design Studio v3.5 installation rollback issue "以管理员身份运行" 这个 exe 文件，似乎就能解决问题。如果没有帮助，我建议您咨询 IT 部门。

DRAM_SDCLK0 of i.MX7D is about 270MHz, 　it's slow ! Hi. When CCM_ANALOG_PLL_DDR is set to 0x0000302C, DRAM_SDCLK0 is 132MHz. So when the TEST_DIV_SELECT bit of CCM_ANALOG_PLL_DDR is set to 0x01 and set to 0x0020302C, DRAM_SDCLK0 is about 270MHz. It is half of 533Mhz. DRAM_PHYM_ALT_CLK_ROOT and DRAM_ALT_CLK_ROOT are set to DDR_PLL_DIV2. Is there a setting to set it to 1/2? Best regards. Re: DRAM_SDCLK0 of i.MX7D is about 270MHz, 　it's slow ! Hi Joanxie. Thank you. There is a 1/2 difference between the calculated result and the actual DDR_SDCKE. I don't know why, but I'll end it here for now. As the frequency increases, the voltage level of DDR_SDCLKE decreases. So I think about lowering the frequency. Best regards. Re: DRAM_SDCLK0 of i.MX7D is about 270MHz, 　it's slow ! the driver I showed just tell you the formula, you need read the register CCM_ANALOG_PLL_DDR, CCM_ANALOG_PLL_DDR_NUM and  CCM_ANALOG_PLL_DDR_DENOM, to check if they are correct Re: DRAM_SDCLK0 of i.MX7D is about 270MHz, 　it's slow ! Hi Joanxie. I'm building uboot-2022.01. The code you showed is get_ddrc_clk(void). What I found in this code    reg = readl(&ccm_reg->root[DRAM_CLK_ROOT].target_root; DRAM_CLK_ROOT, which is not written in "Fugure 5-7.DRAM_Clock Structure", is loaded into reg. The initial value of DRAM_CLK_ROOT was 0x00000001. Clearing DRAM_CLK_ROOT made it display correctly. However, DRAM_SDCKE0 is 270MHz. Is this correct? I checked it with an oscilloscope. Best regards. Re: DRAM_SDCLK0 of i.MX7D is about 270MHz, 　it's slow ! I checked the source code as below https://github.com/nxp-imx/uboot-imx/blob/lf_v2025.04/arch/arm/mach-imx/mx7/clock.c#L162 checked the function decode_pll case PLL_DDR: reg = readl(&ccm_anatop->pll_ddr); if (reg & CCM_ANALOG_PLL_DDR_POWERDOWN_MASK) return 0; num = ccm_anatop->pll_ddr_num; denom = ccm_anatop->pll_ddr_denom; if (reg & CCM_ANALOG_PLL_DDR_BYPASS_MASK) return MXC_HCLK; div_sel = (reg & CCM_ANALOG_PLL_DDR_DIV_SELECT_MASK) >> CCM_ANALOG_PLL_DDR_DIV_SELECT_SHIFT; return infreq * (div_sel + num / denom); so the formula is 24M*(DIV_SELECT+(NUM/DENOM)), div_sel is from CCM_ANALOG_PLL_DDR, mum is from CCM_ANALOG_PLL_DDR_NUM) and denom is from CCM_ANALOG_PLL_DDR_DENOM Re: DRAM_SDCLK0 of i.MX7D is about 270MHz, 　it's slow ! Hi Joanxie. I understand the diagram you explained. However, the reference manual does not explain which register FASTMIX is. Please tell me the register name. In this case, should TEST_DIV_SELECT of CCM_ANALOG_PLL_DDRn be set to 0x00? Best regards. Re: DRAM_SDCLK0 of i.MX7D is about 270MHz, 　it's slow ! Is there a setting to set it to 1/2? >what do you mean? do you mean you need 533Mhz for DRAM_SDCLK, right? refer to the figure 5-7, The dedicate DRAM_PLL is used to generate 2x clock at 1066MHz, and use a divider to divide it by 2 to get 533MHz clock with good duty cycle. This 533MHz clock will be used as the PHY_MCLK. Meanwhile, the 1066MHz clock will also be divided by 2 with the 1/N divider to get 533MHz as the PHY_CLK, there is a 1/N divider used to divide the PHY clockdown to lower frequency such as 266MHz or 133MHz. The 1/N divider is a 3-bit divider so N can be 2 to 8. so just set this 1/N to 1/2, you can get 533Mhz