启用数据缓存 你好、 我正在测试 TFLite AI 模型在恩智浦 FRDM-MCXN947 MCU 上的推理时间和性能。虽然我使用 NPU 时性能不错，但不使用 NPU 时推理速度却相当慢。通过启用数据缓存，我能够缩短其他 MCU 的推理时间。我想知道如何在恩智浦微控制器上启用数据缓存。我们也欢迎任何其他性能提升策略。 MCX N NPU|ML Re: Enabling Data Cache 启用数据缓存可以真正加快工作流程，减少重复处理。对于那些希望进行有效规划的人来说，Persona 融合战略为预测结果和优化结果提供了一种明确的方法。将正确的元素结合在一起，能带来意想不到的效率，这真是令人着迷。这种方法无疑让复杂数据的管理变得更加简单易行。 Re: Enabling Data Cache 有意思您使用过编译器优化标志吗？通常，当 NPU 处于非活动状态时，加强优化（例如 -O3）可以显著加快代码速度。另外，关于数据缓存，请查看 SDK 文档中有关 Cache_enable 或类似函数，特别是适用于 MCXN947 的函数。请记住，优化通常归结为一种平衡行动，就像在 Slope Game 中一样，优化代码与硬件限制以获得最佳性能。祝你好运 Re: Enabling Data Cache 你好@ge0rgeth0mas CACHE64 模块用于缓存 FlexSPI 访问。 根据您的需要，只需启用 lpcache 即可。 BR 哈利 Re: Enabling Data Cache 很高兴看到您在恩智浦 FRDM-MCXN947 上探索 TFLite AI 模型！启用 数据缓存 确实可以显著提高性能。您还可以优化模型大小或量化模型，以提高效率。说到性能，你有没有尝试过将其与 Snow Rider 3D 游戏等游戏应用程序内置？这可能是测试设置能力的一种有趣方式！ Re: Enabling Data Cache 你好 Harry，正如你所提到的， 我正在浏览参考手册和 SDK 驱动程序： 我注意到有 * fsl_cach_lpcac.h其中包含L1CACHE_EnableCodeCache() 和 * fsl_cache.h其中包含CACHE64_EnableCache(CACHE64_CTRL_Type *base) CACHE64 可能是数据高速缓存，LPCAC 可能是指令高速缓存？ Re: Enabling Data Cache 嗨，哈里、 CACHE64 可能是数据高速缓存，LPCAC 可能是指令高速缓存？ Re: Enabling Data Cache 你好@ge0rgeth0mas 您可以参阅 MCX Nx4x 参考手册中的第 5 章。 关于缓存相关的应用程序接口。 您可以参考 MCXN947 SDK 中的 fsl_cache_lpcac.h。 BR 哈利 Re: Enabling Data Cache 这是一项令人着迷的工作！我以前也参与过类似的优化挑战。您是否为 TFLite 模型探索过不同的量化技术？有时，即使是很小的调整，也会在 NPU 未启动时产生不同的效果。说到快节奏的动作，它让我想起了玩 篮球明星!它要求快速反应和策略，就像优化人工智能一样。当你需要从编码工作中解脱出来时，你可能会发现这是一种有趣的分心方式。 Re: Enabling Data Cache FRDM-MCXN947 的工作很有意思！你正在探索不同的性能优化方法，这很好。我没有使用过这种特定的 MCU，但在很多情况下，启用数据缓存肯定会带来不同。您可能会从专注于嵌入式开发的社区中找到一些有用的见解，甚至可能会从那些讨论类似游戏优化挑战的社区中找到一些有用的见解、 绥卡游戏!有时候，提高游戏开发效率的方法可以出人意料地得到很好的转化。祝你的项目好运！ Re: Enabling Data Cache 感谢您分享这个问题。硬件加速虽然备受关注，但对于边缘人工智能应用而言，CPU 端优化仍然非常重要。缓存配置、内存对齐、CMSIS-NN 优化和编译器标志绝对是值得探索的领域。这与在《漂移老大》等游戏中逐步提高技能的理念相同——随着时间的推移，微小的调整可以带来更好的结果。 Re: Enabling Data Cache 您的 NPU 测试结果听起来很有希望，而 CPU 的差距可能确实指向缓存或内存放置问题。除了启用 数据缓存 之外，还要检查模型张量和权重是否放置在快速 SRAM 中，确认编译器优化标志，并我的各个运算符以找出瓶颈。将 CMSIS-NN 内核与默认的 TFLite 实现进行比较也可能有所帮助。与优化Slope Unblocked类似，内存访问的微小变化可以显著提高响应速度。

S32K144 GPT 通知回调在 SRTC 通道上未触发信号 - MCAL RTM 1.0.6 (AUTOSAR 4.2) + EB 您好，NXP团队， 我正在使用以下 S32K144 进行项目开发： MCAL 软件包：S32K1XX_MCAL4_2_RTM_1_0_6 AUTOSAR 版本：4.2.2 EB Tresos 版本：29.0 设备：S32K144 我遇到的问题是，尽管计时器本身似乎运行正常，但 GPT 通知回调却没有收到触发信号。 GPT 配置 EB Tresos 中 GPT 通道的配置如下： 硬件模块：SRTC 频道：SRTC_0_CH_0 模式：连续 通知：已启用 extern void Gpt_Notification(void); static CONST(Gpt_ChannelConfigType, GPT_CONST) Gpt_InitChannelPB[1] = { { （布尔值）FALSE， &Gpt_Notification， ... （Gpt_ChannelModeType）（GPT_CH_MODE_CONTINUOUS）， { (uint8)(SRTC_0_CH_0), (uint8)(GPT_SRTC_MODULE) ... } } }; Gpt_GetTimeElapsed()（在应用程序代码中使用）返回的值在运行时持续增加，这表明： GPT初始化成功。 GPT定时器启动成功。 SRTC计时器计数正常。 然而： Gpt_Notification() 函数从未被调用。 Gpt_Notification() 函数内部的断点永远不会被触发。 请问您能否帮忙澄清一下： S32K1XX_MCAL4_2_RTM_1_0_6 中 SRTC_0_CH_0 上的 GPT 通知是否存在已知问题？ 基于 SRTC 的 GPT 是否需要在 GPT 模块配置之外进行任何额外的 NVIC 或中断配置？ 或者其他任何可能被遗漏的要点。 此致， 艾西瓦娅 Re: S32K144 GPT Notification Callback Not Triggering on SRTC Channel - MCAL RTM 1.0.6 (AUTOSAR 4.2) 嗨@Aishwr 请检查： EB Tresos 中的 GptIsrEnable - 转到 Gpt -> GptHw配置-> GptHwInterruptChannel。找到 SRTC_0_CH_0 的条目。检查 GptIsrEnable 和 GptChannelIsUsed 是否都已启用。这两个值的默认值均为 false，因此必须显式启用，否则 SRTC 信道的 ISR 将不会激活。 在应用程序代码中调用 Gpt_EnableNotification() - 仅仅在 EB Tresos 中配置通知功能是不够的。在 Gpt_StartTimer() 之后，必须在应用程序中显式调用 API Gpt_EnableNotification(GptConf_GptChannelConfiguration_ )。如果没有这个调用，即使定时器正确触发，司机也不会发送通知。 中断控制器初始化 – 根据用户手册中提到的驱动程序偏差 SWS_Gpt_00355 和 SWS_Gpt_00356，集成代码必须在使用 GPT 驱动程序之前启用 NVIC 中的 RTC/SRTC 中断线。这不是 Gpt_Init() 函数能做到的。请检查此操作是否在您的启动代码或集成代码中执行，以及是否在调用 Gpt_StartTimer() 之前执行。 此致， Lukas

How to Blob FLUSH S32E288-975EVB Hello, my company is exploring using this chip for our new product.  I am having trouble getting the code built and flashed through micro-USB UART onto the board. I was able to FLUSH the pre-built "Hello world" print binaries that come with the RTD package to the board and tested working, so I know it is possible, but when I want to do this with my own code, I could not find any instructions on how to do this. There are no linker_flash files in Project_setting/Linker_files/ in any examples from RTD, and there is no mention of how to do this in the manual. Am I supposed to build in JTAG debug RAM mode and manually use IVT? What is the procedure? How do I build a UART flashable file? If anyone can point me in the right direction, it would be much appreciated.  I found this on this forum: https://community.nxp.com/t5/S32Z-E/creating-a-Blob-Image-using-IVT-S32Z2/m-p/2362406#M322 I am not sure if this works, since this is not closed, but I will try. If there is any support for this board, that would be great.  Re: How to Blob FLUSH S32E288-975EVB Hi,pyc About how to create a Blob, from starting the Flash, you can refer to the following content. 1.The recommended startup method we suggest is the one like GreenVIP's, starting from SMU and then proceeding to R52. You can refer to GreenVIP for details. In GreenVIP, there are also instructions on how to create Blobs and how to burn Blobs. S32ZE_GreenVIP_1.3.x/doc/UG_S32ZE_GreenVIP.pdf Design : Product Information : Automotive SW - S32Z/E - Vehicle Integration Platform (GreenVIP) 2. To start directly from R52, you need to modify the link script and startup file. It's a bit complicated. You can refer to the following link, which has supported similar situations. Guidance for IVT Flash Image Creation for R52_0_0 Core on S32Z280-594EVB Without Debug Probe. How to reduce the binary size in S32Z2 3. About the QSPI boot mode setting of S32E288-975EVB, you can refer to this picture form user-guide of S32E288-975EVB. S32E288-975EVB Evaluation Board Solution for S32E2 Family Microcontrollers User Guide BR Joey Re: How to Blob FLUSH S32E288-975EVB Hi,pyc Thank you for contacting us. The design file on your website is also missing the schematics, so I am unable to check from my side. Any help is appreciated. >>>You can find the design documents and Start Guide for S32E288-975EVB on the official website interface as the following picture. S32E288-975EVB Evaluation Board | NXP Semiconductors BR Joey Re: How to Blob FLUSH S32E288-975EVB Hi, so the Example diode code is trying to toggle D12, and the get-started guide on your website for S32E288-975EVB is using information from S32E288-400EVB. The design file on your website is also missing the schematics, so I am unable to check from my side. Any help is appreciated. Re: How to Blob FLUSH S32E288-975EVB Quick update. I tried the exact same procedure for the Dio example, and was able to create the blob file. I flushed it onto the board, and the LED is not blinking. The flush procedure is definately correct since I was able to flush the some pre-build artifacts I found inside the IDE folder. Have anyone verified this procedure at NXP that this procedure actually work on this dev kit?

S32K144 GPT Notification Callback Not Triggering on SRTC Channel - MCAL RTM 1.0.6 (AUTOSAR 4.2) + EB Hello NXP Team, I am working on an S32K144 project using: MCAL Package: S32K1XX_MCAL4_2_RTM_1_0_6 AUTOSAR Version: 4.2.2 EB Tresos Version: 29.0 Device: S32K144 I am facing an issue where a GPT notification callback is not being triggered, although the timer itself appears to be running correctly. GPT Configuration The GPT channel is configured in EB Tresos as: Hardware Module: SRTC Channel: SRTC_0_CH_0 Mode: Continuous Notification: Enabled extern void Gpt_Notification(void); static CONST(Gpt_ChannelConfigType, GPT_CONST) Gpt_InitChannelPB[1] = { { (boolean)FALSE, &Gpt_Notification, ... (Gpt_ChannelModeType)(GPT_CH_MODE_CONTINUOUS), { (uint8)(SRTC_0_CH_0), (uint8)(GPT_SRTC_MODULE), ... } } }; The value returned by Gpt_GetTimeElapsed()(used in application code ) continuously increases during runtime, indicating that: GPT initialization is successful. GPT timer starts successfully. SRTC timer is counting correctly. However: Gpt_Notification() is never called. Breakpoint inside Gpt_Notification() is never hit. Could you please help clarify: Is there any known issue with GPT notifications on SRTC_0_CH_0 in S32K1XX_MCAL4_2_RTM_1_0_6? Does SRTC-based GPT require any additional NVIC or interrupt configuration outside the GPT module configuration? or any other point, that may have missed. Regards, Aishwarya Re: S32K144 GPT Notification Callback Not Triggering on SRTC Channel - MCAL RTM 1.0.6 (AUTOSAR 4.2) Hi @Aishwr  Please check: GptIsrEnable in EB Tresos - Go to Gpt -> GptHwConfiguration -> GptHwInterruptChannel. Find the entry for SRTC_0_CH_0. Check that both GptIsrEnable and GptChannelIsUsed are enabled. The default value for both of these is false, so they must be explicitly turned on, otherwise the ISR for the SRTC channel will not be active. Gpt_EnableNotification() call in your application code - Configuring the notification function in EB Tresos is not enough on its own. The API Gpt_EnableNotification(GptConf_GptChannelConfiguration_ ) must be called explicitly in your application after Gpt_StartTimer(). Without this call, the driver will not deliver the notification even if the timer fires correctly. Interrupt controller initialization – per driver deviations SWS_Gpt_00355 and SWS_Gpt_00356 mentioned in user manual, integration code must enable the RTC/SRTC interrupt line in the NVIC before using the GPT driver. This is not done by Gpt_Init(). Please check whether this is done in your startup or integration code, and whether it happens before Gpt_StartTimer() is called. Regards, Lukas

Rx sensitivity differs by 10dB between consecutive measurements I am observing unexpected behavior for one of our products using QN9083 BLE SoC. When I measure the device receiver sensitivity, I am seeing deltas up to 10dB between consecutive measurements. I am using a CMW100 in advertiser mode to perform measurement and the device is placed in a shielded RF box. Performing consecutive RxS measurements, without opening the box and/or changing device location, the device responds with up to 10dB difference (i.e., -91dBm and -81dBm) which is unexpected and never happened before. The behavior is random. I am looking for possible causes both hardware and software. Re: Rx sensitivity differs by 10dB between consecutive measurements Hello, A variation of up to 10 dB between consecutive sensitivity measurements is not something we would normally expect. Could you share the software/SDK version currently being used? Also, can you clarify: Does this occur on a single device or multiple products? Have you seen the same behavior across different units? Can the issue be reproduced on an NXP development board using the same measurement setup? This information will help determine whether the issue is specific to the hardware, software, or test environment. Best Regards, Ricardo Re: Rx sensitivity differs by 10dB between consecutive measurements Hello thank you for getting back to me. Here are my answers: Could you share the software/SDK version currently being used?       5.0 based on 156414 (Controller Subsystem) and 156821 (Host Subsystem) Does this occur on a single device or multiple products?       Same product. Never had the issue with different products. Have you seen the same behavior across different units?       Yes but not consistently Can the issue be reproduced on an NXP development board using the same measurement setup?       I will need a dev board with QN9083 and a FW that will set the chip on advertising Thank you,       Re: Rx sensitivity differs by 10dB between consecutive measurements Additional info regarding BLE version: SDK 2.2.3 BLE 1.5.6 that supports BLE Core 5.0. Re: Rx sensitivity differs by 10dB between consecutive measurements @Ricardo_Zamora  I ran measurements using QN9080-DK. Although I do not see 10dB discrepancy there is still 5dB fluctuation (see data below). What could cause this?  Re: Rx sensitivity differs by 10dB between consecutive measurements Hi @Ricardo_Zamora did you get the chance to look into the data/answers I posted? Thank you.

Flexioを特殊なSPIとして、同時に20ビットMOSI出力として動作させたい。 20個のチップDACを同時に制御する必要があるため、Flexioを特別なSPIとして使用してDACデバイスを制御したいと考えています。詳細は以下の通りです。 1つのcs、 1クリック、 20 MOSI、20ピンを使って、同時に20台のDACデバイスにDAC値を出力します。MCUEctrossのコードとプロジェクトを教えてもらえますか? ありがとうございます！ 回复： I want to use flexio to work as a special spi, 20bit mosi output at the same time この質問は難しいもので、誰も提案できないのでしょうか? 回复： I want to use flexio to work as a special spi, 20bit mosi output at the same time 1、csプル低レベル 2、フレキシオは20チャネルを常に送信し、各チャネルは1ビットを送信し、1回送信は1シフトレジスタを使用します。 3、送信8回 8つのシフトレジスタすべてを使い、各チャンネルは8ビットを送信します。 4、ステップ2、3は1回のDMA送信です。DACのchipiは24ビットなので、各チャネルで24ビットデータを3回送信します。 5．CSを高く引く。 これでうまくいくのでしょうか? 回复： I want to use flexio to work as a special spi, 20bit mosi output at the same time 誰かいますか？ Re: I want to use flexio to work as a special spi, 20bit mosi output at the same time 私が使用しているチップはmcxn947です。 回复： I want to use flexio to work as a special spi, 20bit mosi output at the same time こんにちは、 @justdomyself 同様の実装としては、FlexIO QSPIのアプリケーションノートAN14175とMCUXpresso SDK内のFlexIO SPI DMA例を確認することをお勧めします。 AN14175例はFlexIOタイマーとシフターを使ってカスタムシリアルインターフェースを作成する方法を示しており、1クロックと複数のデータ出力で20のDACチャネルを同時に駆動するというあなたのニーズにより近いものです。 FlexIO SPI DMAのサンプルは、FlexIOの基本的なタイマー、シフター、およびDMA構成を理解する上でも役立ちます。 BR ハリー 回复： I want to use flexio to work as a special spi, 20bit mosi output at the same time AN14175のプロジェクトコードはどこにありますか？どこからダウンロードできますか？ 回复： I want to use flexio to work as a special spi, 20bit mosi output at the same time インポート中にエラーが発生しました。 コンパイル中にエラーが発生しました。 デバッグ中にエラーが発生しました。 BOARD_PowerMode_ODを実行すると、デバッグ関数が上記の画像に示すエラーで即座にクラッシュします。 より新しい、動作するプロジェクトを提供していただけますか？ 私のソフトウェアバージョン：MCUXpresso IDE v25.6 [ビルド 136] [2025-06-27] 回复： I want to use flexio to work as a special spi, 20bit mosi output at the same time こんにちは、 @justdomyself 検索 |NXP Semiconductors NXP公式ウェブサイトでAN14175を検索してください。 そして、関連ファイル:AN14175SWをクリックするとソフトウェアをダウンロードできます。 BR ハリー

T2081プロセッサMT29F64G08AECAB NANDフラッシュへのアクセス こんにちは、 T2081プロセッサを使ってMT29F64G08AECAB NANDフラッシュにアクセスしようとしています。 NANDフラッシュデバイスの総容量は8GBで、CE1(Chip Enable 1)とCE2(Chip Enable 2)はそれぞれCS5とCS6を介してIFCコントローラに接続されています。 CS5はCE1に接続された4GBのNANDフラッシュに使用されます。 CS6はCE2に接続された4GBのNANDフラッシュに使用されます。 このNANDデバイスのXMLフラッシュ構成ファイルは、以下のパスに存在しません。 {CodeWarrior}\PA\bin\plugins\support\Products\ProductData\FPDevices.mwpdb\FP そこで、Flash Programmer for Power Architectureプロセッサ アプリケーションノート(AN4349)という文書を参照して新しいXMLファイルを作成しました。 私には以下の質問があります。 フラッシュプログラマの設定ファイル（.xml）では、NANDフラッシュのサイズを4GB （チップセレクトあたり）に設定すべきでしょうか、それとも8GB （CS5とCS6を合わせたデバイス全体の容量）に設定すべきでしょうか？ CS5の4GBサイズのNANDフラッシュ構成に合わせて、T2081QDS_init_core.tclファイルを修正しました。 製造元IDとデバイスIDを読み取るための診断テストを実行すると、コンソールに次のエラーが表示されます。   参考資料として、T2081QDS_init_core.tclファイルとMT29F64G08AECAB.xmlファイルを添付しました。 設定を確認し、 T2081プロセッサを使ってNANDフラッシュデバイスにアクセスする正しい手順を教えていただけますか? よろしくお願いいたします。 ヴィマル。 QorIQ T2デバイス Re: Accessing MT29F64G08AECAB NAND Flash on T2081 Processor こんにちは、 現在タイムアウトが発生している可能性が最も高い原因は、 TCL のチップセレクトインデックスの誤り、 IFC クロックの初期化不足、 CSOR ページ/ブロックのジオメトリの不一致、タイミングが厳しすぎる、または正しい NAND ID シーケンスを実装していないアルゴリズムを指す XML エントリです。実際のXMLと修正 T2081QDS_init_core.tcl されたCS5/CS6のセクションを共有してくれれば、フィールドを直接確認して値を登録できます。 フラッシュプログラマのターゲット/チップセレクトごとに4GBを使用し、最初にCS5のみを起動して、IDタイムアウトを8GBのXMLサイズの問題としてではなく、IFCの初期化/アルゴリズム/ジオメトリの問題としてデバッグしてください。   よろしくお願いします。 Re: Accessing MT29F64G08AECAB NAND Flash on T2081 Processor こんにちは、 @Bio_TICFSL さん、 ご回答ありがとうございます。 Chip Select 5(CS5)を使って4GBのNANDフラッシュにアクセスしようとしましたが、先ほど述べた問題が依然として解決しています。 参考資料として、 T2081QDS_init_core.tclファイルとテキスト形式のXMLファイルを添付しました。 これらのファイルと設定値をご確認いただき、適切な解決策を教えていただけますか? よろしくお願いいたします。 ヴィマル。 Re: Accessing MT29F64G08AECAB NAND Flash on T2081 Processor こんにちは、   前回の返信について、まだご回答をいただいていないため、改めてご連絡いたします。   MT29F64G08AECAB NANDフラッシュのタイミングパラメータに関して、いくつか疑問があります。添付のデータシート画像にあるタイミング表をご参照ください。 NXP T2081 IFCインターフェースでどのNANDタイミングモードを使うべきでしょうか?   これらのタイミング値から、対応する入力クロックサイクルはどのように導き出されるのでしょうか？   NxP T2081プロセッサからIFC経由でNANDフラッシュ(MT29F64G08AECAB)にアクセスする方法について、アドバイスをいただけますか? よろしくお願いいたします。 ヴィマル。

S32K344EVB-T172: オンボードのOpenSDAデバッガーに接続できません こんにちは、 私はS32K344EVB-T172を使用していますが、オンボードのOpenSDA/PEmicroデバッガに接続できません。 デバッグ用USBケーブルを接続しても、デバッグLEDが点灯せず、オンボードデバッガーがPCに認識されないため、デバッグセッションを開始できない場合があります。 私は既に以下のことを試しました： 複数のUSBデータケーブル 異なるUSBポート ボードをリセットして電源を入れ直す 外部ハードウェアがコネクテッドされていない状態でテストしています 以前にこの問題に遭遇した方はいますか？オンボードのOpenSDAデバッガに関して、推奨される復旧手順、ファームウェアのアップデート、またはハードウェア／ジャンパーのチェック方法はありますか？ よろしくお願いします。 Re: S32K344EVB-T172: Unable to Connect to the Onboard OpenSDA Debugger ご返信ありがとうございます。 はい、PEmicroドライバを最新バージョンに更新しました。以前はEVBのフラッシュとデバッグを正常に行えていましたが、最近、デバッグ用USBを接続してもデバッグLEDが点灯しないため、オンボードのOpenSDAデバッガーが検出されないことがあります。 S32K3X4EVB-T172クイックスタートガイドに従って、ジャンパーが正しく設定されていることも確認しました。追加のチェックやOpenSDAファームウェアの復旧手順が推奨されるか、あるいはハードウェアの問題を示している可能性はありますか? Re: S32K344EVB-T172: Unable to Connect to the Onboard OpenSDA Debugger こんにちは、 @SourabhJ さん PEmicroのドライバは最新バージョンに更新しましたか?以前、EVBの書き換えに成功しましたか？ また、 MCU自動車ボードのクイックスタートの「S32K3X4EVB-T172評価ボードのジャンパー設置」セクションで説明されている通りにジャンパーが設定されているかも確認していただけますか? BR、VaneB Re: S32K344EVB-T172: Unable to Connect to the Onboard OpenSDA Debugger こんにちは、 @SourabhJ さん LEDのD14とD15だけが点灯していないのか、それとも電圧レギュレーターの隣にある3つのLEDもオフなのか確認していただけますか? もしPEMicro MultilinkやSEGGER J-Linkのような外部デバッガにアクセスできるなら、基板のJ12(20ピンCortex Debug)コネクタで接続してみてはどうでしょうか?これにより、S32K344 MCUがオンボードデバッガに依存して正しく応答しているかどうかを確認できます。 また、この問題が起きる前に最後にボードにプログラムされたアプリケーションやファームウェアは何ですか?

如何成为一名电动汽车动力传动设计工程师？ 我如何才能成为一名更优秀/更有竞争力的电动汽车动力传动设计工程师？我应该熟悉哪些工具？我是否可以做一些事情，比如制作作品集，来更好地展示我所学到的知识？ 网上有没有什么练习题或资料可以帮助我理解和练习？ 我的背景：我是电动汽车行业的新手，一切都从零开始。对我来说，这是一次职业转型。我拥有机械工程学位。但过去几年我从事的是其他职业，从未做过工程师，但我一直对电动汽车充满热情。 所以，为了回到正轨并弥合差距 我正在学习一门关于电动汽车设计的课程，叫做电动汽车动力传动设计&验证硕士课程。主要内容是使用 Matlab Simulink 进行建模，很少涉及电动汽车的实际操作。 交流发电机稳压器

Accessing MT29F64G08AECAB NAND Flash on T2081 Processor Hi, I am trying to access the MT29F64G08AECAB NAND Flash using the T2081 processor. The NAND Flash device has a total capacity of 8 GB, with CE1 (Chip Enable 1) and CE2 (Chip Enable 2) connected to the IFC controller through CS5 and CS6, respectively. CS5 is used for 4 GB of NAND Flash connected to CE1. CS6 is used for 4 GB of NAND Flash connected to CE2. The XML flash configuration file for this NAND device is not available in the following path: {CodeWarrior}\PA\bin\plugins\support\Products\ProductData\FPDevices.mwpdb\FP Therefore, I created a new XML file by referring to the document Flash Programmer for Power Architecture Processors Application Note (AN4349). I have the following questions: For the Flash Programmer configuration file (.xml), should I configure the NAND Flash size as 4 GB (per chip select) or 8 GB (total device capacity across CS5 and CS6)? I modified the T2081QDS_init_core.tcl file according to the NAND Flash configuration on CS5 with a 4 GB size. When running the diagnostic test to read the Manufacturer ID and Device ID, I encounter following errors in the console.   I have attached the T2081QDS_init_core.tcl and MT29F64G08AECAB.xml files for your reference. Could you please review the configuration and provide the correct procedure to access the NAND Flash device using the T2081 processor? Regards, Vimal. QorIQ T2 Devices Re: Accessing MT29F64G08AECAB NAND Flash on T2081 Processor Hello, The most likely causes of your current timeout are: wrong chip-select index in the TCL , IFC clock not initialized , CSOR page/block geometry mismatch , timing too aggressive , or an XML entry pointing to an algorithm that does not implement the correct NAND ID sequence . If you share the actual XML and the modified T2081QDS_init_core.tcl CS5/CS6 sections, I can check the fields and register values directly. Use 4 GB per Flash Programmer target/chip select, bring up CS5 alone first, and debug the ID timeout as an IFC initialization/algorithm/geometry issue rather than as an 8 GB XML-size issue.   Regards Re: Accessing MT29F64G08AECAB NAND Flash on T2081 Processor Hi @Bio_TICFSL , Thanks for your response, We tried using Chip Select 5 (CS5) to access the 4 GB NAND flash, but we are still facing the same issue that was mentioned previously. I have attached the T2081QDS_init_core.tcl file and the xml file in text format for your reference. Could you please review these files and the configuration values, and provide the appropriate solution? Regards, Vimal. Re: Accessing MT29F64G08AECAB NAND Flash on T2081 Processor Hi,   I am following up on my previous reply, as I have not yet received a response.   I have some doubts regarding the timing parameters of the MT29F64G08AECAB NAND Flash. Please refer to the timing table in the attached datasheet image. Which NAND timing mode should be used with the NXP T2081 IFC interface?   How are the corresponding input clock cycles derived from these timing values?   Can you please give the suggestions to access the NAND Flash (MT29F64G08AECAB) through IFC from the NxP T2081 Processor? Regards, Vimal.

我想使用 Flexio 作为特殊的 SPI，同时输出 20 位 MOSI 信号。 需要同时控制 20 个芯片 DAC，我想使用 Flexio 作为特殊的 SPI 来控制这些 DAC 设备。如下所示： 一个 cs， 一声钟响， 使用 20 个 MOSI 板，通过 20 个引脚同时向 20 个 DAC 设备输出 DAC 值，请问可以提供 MCUEXPROS 代码和项目吗？ 谢谢您！ 回复： I want to use flexio to work as a special spi, 20bit mosi output at the same time 这个问题太难了，是不是没人能给出任何建议？ 回复： I want to use flexio to work as a special spi, 20bit mosi output at the same time 1、cs拉低级别 2、每次传输20通道MOSI，每个通道传输一位，一次传输使用一个移位寄存器。 3、传输8次，使用全部8个移位寄存器，每个通道传输8位。 4、步骤 2、3 是一次 DMA 传输。使用 3 倍的 DMA 来传输每个通道的 24 位数据，因为 DAC 芯片是 24 位的。 5、拉高 cs。 这样可以吗？ 回复： I want to use flexio to work as a special spi, 20bit mosi output at the same time 有人在吗？ Re: I want to use flexio to work as a special spi, 20bit mosi output at the same time 我使用的芯片是mcxn947。 回复： I want to use flexio to work as a special spi, 20bit mosi output at the same time 嗨@justdomyself 对于类似的实现，我建议查看 FlexIO QSPI 应用笔记 AN14175 和 MCUXpresso SDK 中的 FlexIO SPI DMA 示例。 AN14175 示例演示了如何使用 FlexIO 定时器和移位器创建自定义串行接口，这更接近于您使用一个时钟和多个数据输出同时驱动 20 个 DAC 通道的要求。 FlexIO SPI DMA 示例对于理解 FlexIO 定时器、移位器和 DMA 的基本配置也很有用。 BR 哈里 回复： I want to use flexio to work as a special spi, 20bit mosi output at the same time AN14175    对应的工程代码在哪个位置？从哪下载？ 回复： I want to use flexio to work as a special spi, 20bit mosi output at the same time 导入的时候报错： 编译的时候报错： debug 的时候报错： 执行 BOARD_PowerMode_OD   。debug直接崩溃报上图错误。 能不能给个新一点的可以用的工程，  我的软件版本：MCUXpresso IDE v25.6 [Build 136] [2025-06-27] 回复： I want to use flexio to work as a special spi, 20bit mosi output at the same time 嗨@justdomyself 搜索 | 恩智浦半导体 请在NXP官方网站上搜索AN14175。 您可以点击关联文件：AN14175SW 下载该软件。 BR 哈里

S32K344EVB-T172：无法连接到板载 OpenSDA 调试器 你好， 我正在使用S32K344EVB-T172 ，但无法连接到板载OpenSDA/PEmicro调试器。 有时，当我连接调试 USB电缆时，调试 LED 灯不会亮起，PC 也检测不到板载调试器，导致我无法启动调试会话。 我已经尝试过了： 多根USB数据线 不同的 USB 端口 重置并重启电路板 测试时未连接任何外部硬件 之前有人遇到过这个问题吗？对于板载 OpenSDA 调试器，是否有推荐的恢复程序、固件更新或硬件/跳线检查方法？ 谢谢！ Re: S32K344EVB-T172: Unable to Connect to the Onboard OpenSDA Debugger 感谢您的反馈， 是的，我已经将PEmicro驱动程序更新到最新版本。我之前能够成功地对 EVB 进行烧录和调试，但最近板载 OpenSDA 调试器有时无法被检测到，因为连接调试 USB 后调试 LED 灯不会亮起。 我还确认跳线已按照 S32K3X4EVB-T172 快速入门指南正确设置。请问是否建议进行其他检查或采取 OpenSDA 固件恢复步骤，或者这是否可能表明存在硬件问题？ Re: S32K344EVB-T172: Unable to Connect to the Onboard OpenSDA Debugger 嗨@SourabhJ 您是否已将 PEmicro 驱动程序更新到最新版本？您之前是否成功刷写过EVB？ 您能否也确认一下跳线是否按照MCU 汽车板快速入门指南中的“在 S32K3X4EVB-T172 评估板上设置跳线”部分所述进行配置？ BR，VaneB Re: S32K344EVB-T172: Unable to Connect to the Onboard OpenSDA Debugger 嗨@SourabhJ 请问是否只有 LED D14 和 D15 不亮，还是电压调节器旁边的三个 LED 也都不亮？ 如果您可以使用外部调试器，例如 PEMicro Multilink 或 SEGGER J-Link，能否尝试通过板上的 J12（20 针 Cortex 调试）连接器进行连接？这将有助于我们验证 S32K344 MCU 是否仍然能够正常响应，而无需依赖板载调试器。 另外，在出现此问题之前，最后写入板的应用程序或固件是什么？

S32K344EVB-T172: Unable to Connect to the Onboard OpenSDA Debugger Hello, I am using the S32K344EVB-T172 and am unable to connect to the onboard OpenSDA/PEmicro debugger. Sometimes, when I connect the Debug USB cable, the Debug LED does not turn ON, and the onboard debugger is not detected by the PC, preventing me from starting a debug session. I have already tried: Multiple USB data cables Different USB ports Resetting and power cycling the board Testing with no external hardware connected Has anyone encountered this issue before? Is there a recommended recovery procedure, firmware update, or hardware/jumper check for the onboard OpenSDA debugger? Thank you. Re: S32K344EVB-T172: Unable to Connect to the Onboard OpenSDA Debugger Thank you for your response. Yes, I have updated the PEmicro drivers to the latest version. I was previously able to flash and debug the EVB successfully, but recently the onboard OpenSDA debugger is not detected at times because the Debug LED does not turn ON after connecting the Debug USB. I have also verified that the jumpers are correctly set as per the S32K3X4EVB-T172 Quick Start guide. Could you please advise if any additional checks or OpenSDA firmware recovery steps are recommended, or if this could indicate a hardware issue? Re: S32K344EVB-T172: Unable to Connect to the Onboard OpenSDA Debugger Hi @SourabhJ  Have you updated the PEmicro drivers to the latest version? Were you previously able to flash the EVB successfully? Could you also verify that the jumpers are configured as described in the "Set Up Jumpers in the S32K3X4EVB-T172 Evaluation Board" section of the MCU Automotive Board Quick Starts? BR, VaneB Re: S32K344EVB-T172: Unable to Connect to the Onboard OpenSDA Debugger Hi @SourabhJ  Could you please confirm whether only LEDs D14 and D15 are not turning on, or if the three LEDs located next to the voltage regulators are also OFF? If you have access to an external debugger, such as a PEMicro Multilink or SEGGER J-Link, could you try connecting through the J12 (20-pin Cortex Debug) connector on the board? This would help us verify whether the S32K344 MCU is still responding properly, independent of the onboard debugger. Also, what was the last application or firmware that was programmed onto the board before this issue started to occur?

访问T2081处理器上的MT29F64G08AECAB 与非闪存 您好， 我正在尝试使用T2081 处理器访问MT29F64G08AECAB NAND Flash 。 与非闪存设备的总容量为8 GB，CE1（芯片使能 1）和CE2（芯片使能 2）分别通过CS5和CS6连接到IFC 控制器。 CS5用于连接到CE1 的4 GB 与非闪存。 CS6用于连接到CE2 的4 GB 与非 Flash。 此与非设备的XML闪存配置文件不在以下路径中： {CodeWarrior}\PA\bin\plugins\support\Products\ProductData\FPDevices.mwpdb\FP 因此，我参考文档《 Power Architecture Processors Flash Programmer 应用笔记》（AN4349）创建了一个新的 XML 文件。 我有以下几个问题： 对于 Flash Programmer 配置文件 (.xml)，我应该将 与非 Flash 大小配置为4 GB （每个片选）还是8 GB （CS5 和 CS6 之间的设备总容量）？ 我根据CS5上4 GB容量的 与非 Flash 配置修改了 T2081QDS_init_core.tcl 文件。 运行诊断测试以读取制造商 ID和设备 ID时，我在控制台中遇到以下错误。   我已附上 T2081QDS_init_core.tcl 和 MT29F64G08AECAB.xml 文件供您参考。 请您审核配置，并提供使用T2081 处理器访问 与非 闪存设备的正确步骤？ 此致， 维马尔。 QorIQ T2 设备 Re: Accessing MT29F64G08AECAB NAND Flash on T2081 Processor 你好， 当前超时的最可能原因是： TCL 中的片选索引错误、 IFC 时钟未初始化、 CSOR 页/块几何不匹配、时序过于激进，或者XML 条目指向的算法没有实现正确的 NAND ID 序列。如果您能分享实际的 XML 和修改后的 T2081QDS_init_core.tcl CS5/CS6 部分，我可以直接检查字段和寄存器值。 每个 Flash Programmer 目标/片选使用 4 GB，首先单独启动 CS5，并将 ID 超时作为 IFC 初始化/算法/几何问题进行调试，而不是作为 8 GB XML 大小问题。   此致 Re: Accessing MT29F64G08AECAB NAND Flash on T2081 Processor 你好@Bio_TICFSL ， 谢谢你的回复。 我们尝试使用芯片选择 5 (CS5) 来访问 4 GB 与非闪存，但我们仍然面临之前提到的相同问题。 我已将T2081QDS_init_core.tcl文件和xml文件以文本格式附上，供您参考。 请您查看这些文件和配置值，并提供相应的解决方案？ 此致， 维马尔。 Re: Accessing MT29F64G08AECAB NAND Flash on T2081 Processor 您好，   我尚未收到回复，因此在此跟进我之前的回复。   我对MT29F64G08AECAB 与非 Flash 的时序参数有一些疑问。请参考附件数据表图片中的时序表。 NXP T2081 IFC 接口应该使用哪种与非时序模式？   如何根据这些时序值得出相应的输入时钟周期？   请问如何通过 IFC 从 NxP T2081 处理器访问与非闪存 (MT29F64G08AECAB)？ 此致， 维马尔。

S32K144 SRTCチャネルでGPT通知コールバックがトリガーされない - MCAL RTM 1.0.6(AUTOSAR 4.2)+ EB NXPチームの皆様、こんにちは。 私は以下のツールを使ってS32K144プロジェクトに取り組んでいます。 MCALパッケージ:S32K1XX_MCAL4_2_RTM_1_0_6 AUTOSARバージョン:4.2.2 EB Tresos バージョン: 29.0 デバイス: S32K144 タイマー自体は正しく動作しているように見えるのですが、GPT通知コールバックがトリガーされないという問題が発生しています。 GPT設定 GPTチャネルはEB Tresosで次のように設定されています: ハードウェアモジュール:SRTC チャネル:SRTC_0_CH_0 モード:連続 通知:有効化済み 外部空虚Gpt_Notification(空虚); 静的 CONST(Gpt_ChannelConfigType, GPT_CONST) Gpt_InitChannelPB[1] = { { (ブール値)誤り、 &Gpt_Notification、 ... (Gpt_ChannelModeType)(GPT_CH_MODE_CONTINUOUS)、 { (uint8)(SRTC_0_CH_0) (uint8)(GPT_SRTC_MODULE)、 ... } } }; Gpt_GetTimeElapsed()(アプリケーションコードで使用)によって返される値は、実行中に継続的に増加し、以下を示します: GPTの初期化に成功しました。 GPTタイマーが正常に起動しました。 SRTCタイマーは正しくカウントしています。 しかし： Gpt_Notification() は呼び出されません。 Gpt_Notification() 関数内のブレークポイントは一度もヒットしません。 もう少し詳しく教えていただけますか: S32K1XX_MCAL4_2_RTM_1_0_6の SRTC_0_CH_0 で GPT 通知に既知の問題はありますか? SRTCベースのGPTは、GPTモジュール構成以外に追加のNVICや割り込み設定が必要ですか? あるいは見落としているかもしれない他の点。 よろしくお願いいたします。 アイシュワリヤー Re: S32K144 GPT Notification Callback Not Triggering on SRTC Channel - MCAL RTM 1.0.6 (AUTOSAR 4.2) こんにちは、 @Aishwr チェックしてください： EB Tresos の GptIsrEnable - Gpt に移動 -> GptHwConfiguration -> GptHw割り込みチャネル。SRTC_0_CH_0 のエントリを探してください。GptIsrEnableとGptChannelIsUsedの両方が有効になっていることを確認してください。これら両方のデフォルト値はfalseなので、明示的に有効にしないとSRTCチャネルのISRはアクティブになりません。 Gpt_EnableNotification()をアプリケーションコード入力 - EB Tresosの通知機能の設定だけでは十分ではありません。API Gpt_EnableNotification(GptConf_GptChannelConfiguration_ )は、Gpt_StartTimer()の後にアプリケーション内で明示的に呼び出される必要があります。この電話がなければ、タイマーが正しく作動してもドライバは通知を届けません。 割り込みコントローラの初期化 – ドライバーの偏差SWS_Gpt_00355およびユーザーマニュアルで言及されているSWS_Gpt_00356、統合コードはGPTドライバを使用する前にNVICでRTC/SRTC割り込みラインを有効にする必要があります。これはGpt_Init()では行われません。これが起動コードまたは統合コードで行われているかどうか、また、Gpt_StartTimer() が呼び出される前に行われているかどうかを確認してください。 よろしくお願いいたします。 ルーカス

RPMsg-Lite (3.1.2) ライブラリと 6.18 カーネルバージョンの互換性 こんにちは、 私はプロジェクトの一つでimx8 Nanoを使っており、M7コアにはRPMsg-Lite(3.1.2)が搭載されています。現在、A53コアのLinuxカーネルを6.18にアップグレードしています。RPMsg-Lite(3.1.2)はこのLinuxカーネルバージョン6.18と互換性がありますか?それともRPMsgライブラリファイルの更新が必要ですか? 敬具 ヤドゥナート・R Re: RPMsg-Lite (3.1.2) lib compatability with 6.18 Kernel version こんにちは @Yadunath。 NXPサポートにご連絡いただきありがとうございます! 問題なく動作するはずです。しかし、すべてのBSPとMCUXpresso SDKsの組み合わせを確認できる内部互換性マトリックスは持っていません。 どのBSPバージョンとMCUXpresso SDKのバージョンを使っているのか教えていただけますか?自分の側でこれを正当化しようとCAN努力します。 よろしくお願いします、 チャビラ

Crystal oscillator waveform abnormality Hello, @lukaszadrapa Our company is using your FS32K144HFT0MLHT MCU. The waveform is abnormal when using an 8MHz passive crystal oscillator (AV08000009). Is this waveform acceptable for your company's MCU? Will it affect the normal operation of the MCU? Re: 晶振波形异常 Hi @Kyp  The oscilloscope screenshot does not appear to show the actual 8 MHz crystal waveform. The displayed frequency (~256 Hz) is inconsistent with the expected oscillator frequency and is most likely caused by aliasing due to the selected oscilloscope timebase and sampling rate. Therefore, it is not possible to assess the crystal oscillator quality from this measurement alone. A significantly faster timebase should be used to observe the actual oscillator waveform. Regards, Lukas Re: 晶振波形异常 HI, lukaszadrapa We apologize, we retested the waveform, and the image is as follows. Please analyze this and offer any suggestions.

IMX95ブートカウント管理 こんにちは、 最近、imx95 19x19 EVKボードの開発に取り組んでいて、ディストリビューションのアップデート/リカバリーにブートカウント マネジメントの仕組みを実装したいと考えています。 TRMを調べてみたところ、GPR（汎用レジスタ）はBBNSM内にあり、SCMIプロトコル（M33上で動作するSMへのリクエスト）を介してアクセスできることがわかりました。u-bootでは、arch/arm/mach-imx/imx9/scmi/soc.cで親切にAPIを用意しており、scmi_set_bbnsm_gpr scmi_get_bbnsm_gpr bootcount_store()/_load()を問題なく実装できました。 しかし、カーネルにはそのようなAPIは存在しません！(成功した起動後にLinuxユーザー空間からブートカウントをリセットしたいと思っています。) さらに、あなたのドキュメントでCyber Resilient Recovery Module(CRRM)を見かけたのですが、ディストリビューションアップデートのために自己管理のブートカウントが本当に必要かどうか疑問に思っています。 そこで、あなたに以下の質問があります。 なぜカーネル内でGPRアクセス用のSCMI APIをサポートしていないのですか?CRRMがGPRの一つを使っているからですか? CRRMを使用する場合、ディストリビューションのアップデート管理にブートカウントを設けるのは理にかなっていますか？はいの場合、GPR以外でブートカウントを保存する場所として推奨される場所はありますか？(またはGPRにアクセスする他の方法など) どんな回答でも大変ありがたく思います。 SoC: i.MX 95 (19x19 LPDDR5 EVK) BSP: LF6.18.20_2.0.0 ありがとうございました。 アブデル Re: IMX95 bootcount managment こんにちは、 @Chaviraさん 貴重なご説明をありがとうございました。 GPRの使用は問題ありませんが、NXPのカーネル側でGPRアクセスを追加する公式ドライバはありますか? カーネルソースのドライバ/ファームウェア/arm_scmi/ベンダーズ/IMXの項目でimx-sm-bbm.cが確認できますGPRコマンドを定義しますが、実装はしません!! enum scmi_imx_bbm_protocol_cmd { IMX_BBM_GPR_SET = 0x3、 IMX_BBM_GPR_GET = 0x4、 IMX_BBM_RTC_ATTRIBUTES = 0x5、 IMX_BBM_RTC_TIME_SET = 0x6、 IMX_BBM_RTC_TIME_GET = 0x7、 IMX_BBM_RTC_ALARM_SET = 0x8、 IMX_BBM_BUTTON_GET = 0x9、 IMX_BBM_RTC_NOTIFY = 0xA、 IMX_BBM_BUTTON_NOTIFY = 0xB、 };   リストされているコマンドはすべて実装するが、GPRコマンドだけは実装しないという決定には、何か理由があるのでしょうか？私は、独自の実装に頼る前に、NXPが意図するアプローチに沿うことを好みます。   よろしくお願いいたします。 アブデル Re: IMX95 bootcount managment こんにちは、 @Abder さん。 詳細な調査をありがとうございました。 簡単に言うと、CRRMとROMリカバリはブートカウント機構を置き換えるものではありません。破損や無効なブートイメージからの復旧は助けますが、Linuxやアプリケーションが正常に起動したかどうかは判別できません。OTAアップデートソリューションの場合、アップデートの失敗を検出し、自動的にロールバックを実行するために、ブートカウント機能が引き続き推奨されます。 BBNSM GPRに関しては、U-BootはNXP固有のSCMI関数を通じてアクセスを提供しますが、Linuxは現在同等のインターフェースを公開していません。これらのレジスタにLinuxでアクセスが必要な場合は、カスタムカーネルドライバーやSCMIベンダー拡張が必要になるでしょう。 あなたのユースケースでは、すでにU-Bootで動作しているBBNSM GPRをブートカウントストレージとして使い続けることをお勧めします。CRRMのリカバリーとブートカウント管理は異なる目的を果たしており、代替案ではなく補完的なメカニズムとみなすべきです。 よろしくお願いします、 チャビラ

データキャッシュを有効にする こんにちは、 NXP FRDM-MCXN947 MCU で TFLite AI モデルの推論時間とパフォーマンスをテストしています。NPU を使用するとパフォーマンスは良好になりますが、使用しない場合は推論時間が同程度遅くなります。データ キャッシュを有効にすることで、他の MCU の推論時間を短縮できました。NXP MCU で D キャッシュを有効にする方法を知りたいです。その他のパフォーマンス向上戦略も歓迎します。 MCX N NPU|ML Re: Enabling Data Cache データ キャッシュを有効にすると、ワークフローが大幅に高速化され、反復的なプロセッシングが削減されます。効果的な計画を立てたいと考えている人にとって、ペルソナ融合戦略は、結果を予測し、結果を最適化する明確な方法を提供します。適切な要素を組み合わせると、予想外の効率がCANにつながるというのは興味深いことです。このアプローチにより、複雑なデータの管理がはるかに容易になります。 Re: Enabling Data Cache 面白い！コンパイラの最適化フラグを試しましたか?多くの場合、最適化を強化すると (例: -O3)、NPU がアクティブでないときにコードの速度が大幅に向上することがあります。また、D-Cache に関しては、MCXN947 に特有の CACHE_Enable または同様の関数について SDKs ドキュメントを確認してください。最適化は、多くの場合、 Slope Gameのように、最高のパフォーマンスを得るためにコードを最適化し、ハードウェアの制限とのバランスを取る作業になることに注意してください。幸運を！ Re: Enabling Data Cache こんにちは@ge0rgeth0mas CACHE64 モジュールは、FlexSPI アクセスをキャッシュするために使用されます。 必要に応じて、lpcache を有効にするだけです。 BR ハリー Re: Enabling Data Cache NXP FRDM-MCXN947 で TFLite AI モデルを探索していただいているようで、とてもうれしく思います。D-Cache を有効にすると、パフォーマンスが大幅に向上します。効率性を高めるために、モデルのサイズを最適化したり、モデルを量子化したりすることも検討してください。パフォーマンスといえば、 Snow Rider 3Dゲームなどのゲーム アプリケーションとの統合を試したことがありますか?これは、セットアップの機能をテストする楽しい方法になるかもしれません。 Re: Enabling Data Cache こんにちは、ハリー。 あなたがおっしゃったように、リファレンス・マニュアルとドライバを確認していました。 気づいたのですが * fsl_cach_lpcac.hL1CACHE_EnableCodeCache()を含む そして * fsl_cache.hCACHE64_EnableCache(CACHE64_CTRL_Type *base)が含まれています CACHE64はデータ キャッシュ、LPCAC は命令キャッシュでしょうか? Re: Enabling Data Cache こんにちは、ハリー。 CACHE64はデータ キャッシュ、LPCAC は命令キャッシュでしょうか? Re: Enabling Data Cache こんにちは@ge0rgeth0mas MCX Nx4x リファレンス・マニュアルの第 5 章を参照してください。 キャッシュ関連のAPIについて。 MCXN947 SDK の fsl_cache_lpcac.h を参照できます。 BR ハリー Re: Enabling Data Cache とても魅力的な仕事ですね！私は以前にも同様の最適化の課題に取り組んだことがあります。TFLite モデルに対してさまざまな量子化手法を試しましたか?場合によっては、NPU が作動していない場合でも、小さな調整で違いが生じることがあります。テンポの速いアクションといえば、 「バスケットボール スターズ」をプレイしたことを思い出します。AIの最適化と同様に、素早い反射神経と戦略が求められます。コーディングから休憩したいときに、楽しい気晴らしになるかもしれません。 Re: Enabling Data Cache FRDM-MCXN947に関する興味深い研究ですね！様々なパフォーマンス最適化を模索されているのは素晴らしいですね。私はその特定のMCUを使ったことはありませんが、データキャッシュを有効にすると、多くの場合、確実に効果があります。組み込み開発に特化したコミュニティや、皮肉にもSuika Game !のようなゲームの文脈で同様の最適化の課題について議論しているコミュニティから、役立つ洞察が得られるかもしれません。ゲーム開発における効率化のアプローチが、思いがけず他の分野にもうまく応用できる場合がある。プロジェクトの成功をお祈りしています！ Re: Enabling Data Cache この問題を共有していただきありがとうございます。ハードウェアアクセラレーションは多くの注目を集めていますが、エッジAIアプリケーションにおいてCPU側の最適化は依然として非常に重要です。キャッシュ構成、メモリ配置、CMSIS-NN最適化、コンパイラフラグなどは、間違いなく検討する価値のある分野です。これは 『ドリフトボス 』のようなゲームでスキルを段階的に向上させるのと同じ考え方で、小さな調整が時間をかけてより良い結果をもたらします。 Re: Enabling Data Cache NPUの測定結果は有望に見えますし、CPUとの差は確かにキャッシュやメモリ配置の問題を示している可能性があります。D-Cacheを有効にするだけでなく、モデルのテンソルや重みが高速SRAMに配置されているか、コンパイラ最適化フラグの確認、個々の演算子のプロファイリングでボトルネックを特定しましょう。CMSIS-NNカーネルをTFLiteのデフォルト実装と比較することも役立つかもしれません。Slope Unblockedの最適化と同様に、メモリアクセスの小さな変更はレスポンスを大幅に向上させます。

電気自動車のパワートレイン設計エンジニアになるには？ EVパワートレイン設計エンジニアとして、どのようにすればより良く、雇用に適しているか、どんなツールに慣れておけばいいでしょうか?学んだことをよりよくアピールするためにポートフォリオを作るなど、できることはありますか? 理解や練習に役立つオンラインの練習課題や教材はありますか? 私の経歴：私は電気自動車業界に全くの初心者で、ゼロからスタートします。私にとってはキャリアチェンジです。機械工学の学位を持っています。しかしここ数年は別のキャリアをしており、エンジニアとして働いたことはなく、EVにはずっと情熱を持っていました。 SO、戻ってギャップを埋めるために EVデザインについてもっと学ぶためのコースを受講しています。タイトルは「Evパワートレインデザインと検証の修士課程」です。主にMATLAB Simulinkを使ったモデリングで、EVに関する実地試験はごくわずかです。 オルタネータ・レギュレータ