Multi Source Translation Content

cancel
Showing results for 
Show  only  | Search instead for 
Did you mean: 

Multi Source Translation Content

Discussions

Sort by:
S32G3 は RGMII を使用して、RGMII チャネルを持つ別の MCU と相互接続します。 こんにちは S32G399のRGMIIチャネルを使って、別のMCUのRGMIIと通信したいのですが、これは可能ですか?相互接続時にTXチャネルとRXチャネルをクロス接続する必要がありますか? Snipaste_2026-03-04_16-00-17.png       ゴールドVIP Re: S32G3使用RGMII与另一个具有RGMII通道的MCU互联通讯 こんにちは、 @MichaelTao こんにちは 1. 理論的には、これは実現可能です。 2. 相互接続する場合はクロス接続が必要です。 BR チェイン
View full article
IMXRT1176 FBB_DISABLEヒューズはすでに設定されています こんにちは、 i.MX-RT1170 MCU を搭載した新しいカスタム ボードがいくつかあるのですが、ヒューズを確認すると、空になっているはずです。これらすべてのアドレスにはFBBを無効にするヒューズFBB_DISABLE[4]が設定されています。デフォルトではすべてのヒューズが設定されていないと予想していました。設定を解除することはできないからです。 ここで何が起こっているのですか? よろしくお願いいたします。 エイドリアン Re: IMXRT1176 FBB_DISABLE Fuse is already set @Gavin_Jiaご返信ありがとうございます。わかりました。 このヒューズが設定されていないボードもいくつかありました。しかし、これらは別の部品番号であった可能性があります。 このヒューズが設定されている部品番号と設定されていない部品番号のリストはありますか? Re: IMXRT1176 FBB_DISABLE Fuse is already set こんにちは@bia-bonobo さん、 NXP MIMXRTシリーズにご興味をお持ちいただきありがとうございます。 FBB_DISABLE は工場で設定されており、チップの部品番号に関連しています。フラグビットのように機能します。データシート/RM の注記を参照してください。 よろしくお願いします、 ギャビン   Re: IMXRT1176 FBB_DISABLE Fuse is already set こんにちは@bia-bonobo さん、 より正確な説明は、FBB_DISABLE はチップ自体に固有のものであり、工場で構成されているということです。RT1170 をオーバードライブ モードで動作させる必要がある場合、まず FBB_DISABLE を読み取り、次に FBB を有効にするかどうかを判断する必要があります。 部品番号に対応する公開リストはありません。これはプロセス/チップ自体の特定の特性によって異なります。したがって、データシートに記載されているように、ソフトウェア フローは最初に FBB_DISABLE を読み取る必要があります。 よろしくお願いします、 ギャビン Re: IMXRT1176 FBB_DISABLE Fuse is already set 分かりました。ありがとうございます!
View full article
imx8m reset without WDOG_B signal usage Hi, i have a problem with the watchdog operation on our custom imx8m board. Our board does NOT use the WDOG_B signal for PMIC reset and we are not able to change this. Resetting the board in u-boot works like given in the reference manual: Setting the 0x3028000 register to e.g. 0x14 resets the SOC and I get also watchdog timeout as the source of the reset in the status register. Also asserting the SRS bit resets the SOC and gives the correct reset source in the status register. After booting Linux this no longer works - after forcing a watchdog timeout the SOC just freezes. The voltage sources are as required for SOC startup so this should not be a problem. We boot from EMMC and the RST pin is connected. Any hints what else I can check or anyone with same setup (no WDOG_B signal to PMIC)? Regards,  Wolfgang i.MX 8M | i.MX 8M Mini | i.MX 8M Nano Yocto Project Re: imx8m reset without WDOG_B signal usage Adding this reply because I managed to fix the same issue via software: Custom board w/IMX8MN + PCA9450 Custom Linux distro using KConfig Reset cmd works in U-Boot Any Linux watchdog command (reboot, etc.) hangs but doesn't reset the system GPIO2 (WDOG-B) pin doesn't respond to Linux watchdog commands In my case, there were 2 problems: I didn't have the correct WDT driver enabled in KConfig (CONFIG_IMX2_WDT/imx2_wdt.c). So the kernel wasn't able to correctly process the watchdog commands. The PCA9450 driver in the mainline kernel (pca9450-regulator.c) doesn't correctly handle the reset control register options - specifically there's no way to do a full cold-reset.  My design requires the PCA9450 to cycle power in all domains, but the driver won't cycle power to the LDO1/2 domains, even during a reset.  The PCA6450 data sheet provides an option for cycling power in all domains, it's just not handled in the mainline kernel driver.  Here's a code snippet taken from the probe function: if (of_property_read_bool(i2c->dev.of_node, "nxp,wdog_b-warm-reset")) reset_ctrl = WDOG_B_CFG_WARM; else reset_ctrl = WDOG_B_CFG_COLD_LDO12;   There's an option missing for "WDOG_B_CFG_COLD."  In my case, I just hardcoded it into my own version of the driver and dumped it into the compile tree manually.  It's super-hacky but it worked as a proof-of-concept.  Not sure if there's anyone out there with a Kernel Maintainer's ear, but I'm just a front-end guy...   tl;dr:  1) Ensure you are compiling the correct WDT driver in the kernel, and 2) if you're using the PCA9450 PMIC, check the regulator driver to make sure it's giving you the full cold-reset flow.   Hope that helps someone! Re: imx8m reset without WDOG_B signal usage I recently ran into this and found it related to PSCI cpu-idle. If you disable CONFIG_ARM_PSCI_CPUIDLE, or boot with cpuidle.off=1 which disables cpuidle in general I found the system warm resetting as expected. I'm not sure what causes this however. Re: imx8m reset without WDOG_B signal usage @siva_prabhakara Did you ever find a firmware solution to the issue? Re: imx8m reset without WDOG_B signal usage Hi, I'm having the same issue on a custom imx8mm-based board.  Uboot 'reset' command works as expected, but linux 'reboot' command hangs without any specific error output. Has anyone figured out how to work around this issue without hardware modifications? Thanks in advance, Justin D. Re: imx8m reset without WDOG_B signal usage Hi Siva, just like with Wolfgang. After we "fixed", or let me say optimized, the hardware we didn't investigate any more time to this issue. We still use the kernel 5.4.47. Meanwhile a newer version is available. Maybe there is a fix included. But honestly, I wouldn't expect it. If you find any software fix the solution is still interesting. Best regards Cedric Re: imx8m reset without WDOG_B signal usage @cedric_starke i also bumped to the same issue on imx8mm(5.4 kernel), were you or anyone able to identify the software issue here? Re: imx8m reset without WDOG_B signal usage Hi Wolfgang, thanks for your answer. That's the same way we use to get the reboot work. Luckily we already intended this in the PCB layout with a unequipped bridge. In the next version we will insert this bridge. But in my opinion it is a software issue of the imx8m mini package. Because uboot can do the reset without the POR_B signal and the imx8m nano also in uboot AND linux. We tested this with the 4.14.98 and 5.4.47 version. In both the same "problem". This just as information for anybody else who reads this thread. If anybody finds the software bug feel free to post her, because we are still interested in the correct solution. Best regards Cedric Re: imx8m reset without WDOG_B signal usage Hi Cedric, we did not found/search for a solution but connected the WDOG_B pin via a 100k PU to the  SOC reset pin (POR_B) in the next redesign. This way we can reset the SOC by watchdog without touching the PMIC. Regards, Wolfgang Re: imx8m reset without WDOG_B signal usage Hello @wolfgang_baer , I know, the issue is not really new, but we have the same problem with our imx8m mini and I just want to ask for your solution of this problem? We additionally figured out that this just happens with the imx8m mini. We use the same PCB for the imx8m nano and this SOC is able to reboot correctly. So, if you can share your last state with us we would be grateful. Best regards Cedric Re: imx8m reset without WDOG_B signal usage Hi guys, Try to get out SRSR Reset Status Register (0x3039005c). Well it works, but it looks like it never changes status. No matter how I boot/reboot/reset/poweroffon/wdog/ the i.mx8mm src_reg srsr is every time 0x01. Is there a known issue, that it is not working properly? Or am I doing something wrong? u-boot-imx_2019.04 u32 get_imx_reset_cause(void) { struct src *src_regs = (struct src *)SRC_BASE_ADDR; if (reset_cause == -1) { printf("0 src_regs %.8x \n", src_regs); printf("0 src_regs %.8x \n", &src_regs); printf("0 src_regs->srsr %.8x \n", src_regs->srsr); printf("0 src_regs->srsr %.8x \n", &src_regs->srsr); reset_cause = readl(&src_regs->srsr); printf("1 reset cause %.8x \n", reset_cause); /* preserve the value for U-Boot proper */ #if !defined(CONFIG_SPL_BUILD) && !defined(CONFIG_ANDROID_BOOT_IMAGE) /* We will read the ssrs states later for android so we don't * clear the states here. */ writel(reset_cause, &src_regs->srsr); printf(" 2 write reset cause %.8x \n", &src_regs->srsr); printf(" 2 read reset cause %.8x \n", src_regs->srsr); #endif writel(reset_cause, &src_regs->srsr); printf(" 3 2write reset cause %.8x \n", &src_regs->srsr); printf(" 3read reset cause %.8x \n", src_regs->srsr); } return reset_cause; } thanks for your help. Re: imx8m reset without WDOG_B signal usage Hi Reyhaneh, I am sorry – no. I have not managed to get a solution regarding this issue. Basically NXP states to reset the PMIC – however this is a no go for us too. If we found a solution I will report it here. Regards, Wolfgang Re: imx8m reset without WDOG_B signal usage Hi Wolfgang, I also have the same problem. Did you find any answer for that? Regards, Reyhaneh Re: imx8m reset without WDOG_B signal usage Hello,   Let me look at the schematic. I will create request for it.  Regards, Yuri. Re: imx8m reset without WDOG_B signal usage Hi Yuri, yes, we are using the latest Version of the DDR Tool (V2.10) with the latest Excel sheet for LPDDR4 (v23). The stress test works on our board without issues. The same effect I can also see on the EVK board if I disable the WDOG_B assert functionality: - Watchdog works on the u-boot prompt -> it resets the device - After booting to linux prompt -> the same watchdog call does just stall/freeze the device Regards, Wolfgang Re: imx8m reset without WDOG_B signal usage Hello,   Since  for i.MX8M the SPL contains the codes for DDR PHY and DDR controller initialization and DDR PHY training, usually it is recommended to use the recent firmware from the the DDR Tool; it should provide all the required initialization.   Also, it makes sense to get the Stress test working. https://community.nxp.com/docs/DOC-340179  Regards, Yuri. Re: imx8m reset without WDOG_B signal usage Hi Yuri, a simple mtest in u-boot for the memory shows no errors. Also the DDR-Tool stress-tests done during board bring up showed now errors. Do you have a hint regarding documentation / changes for the memory commands you mentioned in your first post? Thanks, Wolfgang Re: imx8m reset without WDOG_B signal usage Hello,   Is it possible to run simple memory test of U-boot - in order to exclude memory issue? Regards, Yuri. Re: imx8m reset without WDOG_B signal usage Hi Yuri, thanks for your fast response. I know it is recommended to remove power but as said this no option for us currently. Regarding memory. Do you mean to perform the mentioned commands in the LPDDR4 initialization code in SPL? Do you have any hints about documentation of these commands as I am currently just using the DDR Tool generated initialization code in the SPL DDR initialization. Do you also have a clue why it does work in u-boot (at command prompt) but not after loading of Linux? What could be the difference here regarding memory? Thanks, your help is really appreciated, Wolfgang Re: imx8m reset without WDOG_B signal usage Hello,      It is recommended to remove power (voltage) to all components on the board, even in case a processor reset, since some external devices, such as eMMC, SD, QSPI, DDR) may stay in non predictable state; as result system boot does not work.     In Your case, I think, memory is the reason. Perhaps it is necessary to issue PreCharge All command at the beginning of the LPDDR initialization and to reset the READ FIFO Pointers.   Have a great day, Yuri ------------------------------------------------------------------------------- Note: - If this post answers your question, please click the "Mark Correct" button. Thank you! - We are following threads for 7 weeks after the last post, later replies are ignored Please open a new thread and refer to the closed one, if you have a related question at a later point in time.
View full article
i.MX RT1061 串行非 Quadspi 或非 闪存启动 您好, 我有一个使用 i.MX RT1061 和W25Q128JVSIQ外置闪存的项目。我希望也能支持W25Q128JVSIM(视可用性而定)。不过,W25Q128JVSIM并没有将 QE 位(Quad Enable)锁定为启用状态。在尝试从它启动时,我看到我假设启动ROM在没有先启用Qe-bit的情况下尝试执行快速读取Quad I/O(参见发送的前两个命令的屏幕截图)。 MulattoKid_0-1770640822712.png MulattoKid_1-1770640842174.png 它似乎首先读取了 FlexSPI 配置块(这在意料之中),但随后四重读取失败,什么也没发生(引导加载程序未启动)。 我怀疑我必须确保在生产过程中启用 Qe-bit 才能正常工作,但我很好奇 i.MX RT1061 是否支持从非 Quadspi NOR 闪存启动?似乎只支持 Quad 和 Octal 闪存(请参见 BOOT_CFG1 熔丝的屏幕截图)? MulattoKid_2-1770641093126.png 谢谢, Daniel i.MX RT106x Re: i.MX RT1061 Serial non-QuadSPI NOR flash boot 你好,@Habib_MS、 感谢您的答复! 嗯......我的理解是,只有在调用flexspi_nor_get_config 时才会应用quad_mode_setting,我是不是理解错了? 是否有办法通过 FlexSPI 配置块将 BootROM 配置为以 QuadSPI 方式访问闪存? 谢谢, Daniel Re: i.MX RT1061 Serial non-QuadSPI NOR flash boot 你好,@MulattoKid、 支持从非(串行)-QuadsPI NOR 闪存启动。有关支持哪些闪存设备的更多详细信息,请参阅 RM 中第 9.6 章 “启动设备”。我还知道您在图像中突出显示了 BOOT_CFG1[3:2] 位。这些字段由自动探测机制使用,如其定义所述。因此,这些位仅提供有关闪存设备的其他信息,而不是控制其配置。 关于 QSPI 或非 闪存的 QE 位配置:通常,选择正确的启动选项配置就足够了。 Habib_MS_0-1770669548560.png BR Habib Re: i.MX RT1061 Serial non-QuadSPI NOR flash boot 你好 @dafela, 你可以使用我之前的消息中提到的配置,使用 FlexSPI 或非 API 来启用 QE 位。有关启用 QE 位的不同方法的更多详情,请参阅本帖第 19 项。 有关 FlexSPI ROM API 的更多信息,请参见 RM 第 9.13.2 节。 另一方面,如果您需要使用 J-Link 的指导,本篇文章提供了一个总体概述和几个有用的注意事项,或许对您有所帮助。 BR Habib Re: i.MX RT1061 Serial non-QuadSPI NOR flash boot 我找到了为什么 bootROM 在读取 FCB 后立即发送四重READ命令:这是因为我们的引导加载程序在 FCB 中指定了自定义 LUT。更改读取 LUT 条目也会改变 SPI 流量。 如前所述,我之所以研究这个问题,是因为我希望能够同时支持 W25Q128JVSIQ 和 W25Q128JVSIM,而 W25Q128JVSIM 出厂默认设置中没有设置 QE 位。我想在我们自己的生产过程中设置 QE 位。我一直在研究的方法是使用 JLink 脚本直接控制 FLexSPI 外设。不过,我遇到了一些麻烦。 我有一个用于读出 W25Q128JVSIM 的状态寄存器-2 的命令序列,但它只有在 MCU 首次启动到我们的应用程序时才起作用(除非 QE 位已被设置,否则 MCU 无法启动)。如果闪存是空的,而 bootROM 没有任何东西可以启动,那么 jLink 脚本就不起作用,所以我想知道配置 FlexSPI 外围设备是否需要额外的设置? 以下是供参考的脚本: ExitOnError 1 Device MIMXRT1061xxx5B SelectInterface SWD Speed 4000 Connect halt // Enable clock w4 0x400FC078, 0xFFFFFFFF // Reset module w4 0x402A8000, 0x00000002 sleep 20 w4 0x402A8000, 0x00000000 sleep 20 // Clear errors w4 0x402A8014, 0xFFFFFFFF w4 0x402A80B4, 0xFFFFFFFF sleep 20 // 2) Update LUT to include Read Status Register 2 and Write Status Register 2 commands w4 0x402A8018, 0x5AF05AF0 // Write magic value (i.MX RT1060 reference manual rev3, p.1612) sleep 20 w4 0x402A801C, 0x2 // Unlock LUT (i.MX RT1060 reference manual rev3, p.1612) sleep 20 // LUT entry structure (i.MX RT1060 reference manual rev3, p.1709): // [31:26] = opcode1 // [25:24] = num_pads1 // [23:16] = operand1 // [15:10] = opcode0 // [ 9: 8] = num_pads0 // [ 7: 0] = operand0 // #include // // #define OPERAND_0(x) (x << 0) // #define NUMPADS_0(x) (x << 8) // #define OPCODE_0(x) (x << 10) // #define OPERAND_1(x) (x << 16) // #define NUMPADS_1(x) (x << 24) // #define OPCODE_1(x) (x << 26) // // #define kFLEXSPI_Command_STOP 0x0 // #define kFLEXSPI_Command_SDR 0x1 // #define kFLEXSPI_Command_RADDR_SDR 0x2 // #define kFLEXSPI_Command_WRITE_SDR 0x8 // #define kFLEXSPI_Command_READ_SDR 0x9 // #define kFLEXSPI_1PAD 0x0 // // #define FLEXSPI_LUT_SEQ(cmd0, pad0, op0, cmd1, pad1, op1) (OPERAND_0(op0) | NUMPADS_0(pad0) | OPCODE_0(cmd0) | OPERAND_1(op1) | NUMPADS_1(pad1) | OPCODE_1(cmd1)) // // int main() // { // printf("WriteEnable: 0x%08X\n", FLEXSPI_LUT_SEQ(kFLEXSPI_Command_SDR, kFLEXSPI_1PAD, 0x06, kFLEXSPI_Command_STOP, kFLEXSPI_1PAD, 0)); // printf("ReadStatusRegister2: 0x%08X\n", FLEXSPI_LUT_SEQ(kFLEXSPI_Command_SDR, kFLEXSPI_1PAD, 0x35, kFLEXSPI_Command_READ_SDR, kFLEXSPI_1PAD, 0x04)); // printf("WriteStatusRegister2: 0x%08X\n", FLEXSPI_LUT_SEQ(kFLEXSPI_Command_SDR, kFLEXSPI_1PAD, 0x31, kFLEXSPI_Command_WRITE_SDR, kFLEXSPI_1PAD, 0x04)); // // return 0; // } // Each command sequence in the LUT is 4 entires with each entry being 4 bytes (one word) w4 0x402A82E0, 0x24040435 // LUT[14 * 4] = Read Status Register-2 command sequence sleep 20 w4 0x402A8018, 0x5AF05AF0 // Write magic value (i.MX RT1060 reference manual rev3, p.1612) sleep 20 w4 0x402A801C, 0x1 // Lock LUT (i.MX RT1060 reference manual rev3, p.1612) sleep 20 // Read Status Register-2 w4 0x402A8080, 0x80000000 // Clear sequence pointer for port A w4 0x402A8014, 0x1F // Clear pending status w4 0x402A80A0, 0x0 // Set base address w4 0x402A80B8, 0x1 // Reset RX FIFO w4 0x402A80A4, 0xE0001 // SEQID=14, SEQNUM=1, 1 byte w4 0x402A80B0, 0x00000001 // Trigger IP command sleep 50 Re: i.MX RT1061 Serial non-QuadSPI NOR flash boot 谢谢,我会看看的
View full article
TDA8035 运行模式下的 IDD (INTF) 电流消耗 大家好,团队, 当 TDA8035 处于运行模式时,VDD (INTF) = 3.3 V 时 VDD (INTF) 的近似功耗是多少? 顺祝商祺! 西尔万 Re: TDA8035 IDD(INTF) current consumption in active mode 你好@sylvainbouriot TDA8035 的大电流通路(板卡电源、VCC 限流、DC/DC)均位于 VDDP 中,与 VDD (INTF) 无关。 VDD (INTF) 主要负责数字控制逻辑、I/O 参考和时钟分频控制。其功耗非常低。 运行模式下的 IDD (INTF) 通常在 1 到 3 mA(典型值)的范围内。
View full article
IBIS Model of MWCT2016 Hi NXP Team,    We need the IBIS model for MWCT2016 MCU. We want to check for cross coupling in I2C line. For this we need IBIS model  for  simulation purposes. Re: IBIS Model of MWCT2016 Hi @diwakar1307  MWCT2016 is equivalent of S32K312 MCU, so you can refer to this hardware design package: https://www.nxp.com/webapp/Download?colCode=S32K3_HW-DesignPackage Use following IBIS files: lukaszadrapa_0-1770639889814.png Regards, Lukas
View full article
Cortex-M33 における i.mx93 LPSPI + eDMA の問題 私はTria i.MX9332 (B1 シリコン) SMARC モジュールを使用しており、 Cortex-M33 上の eDMA で LPSPI6 を使用しようとしていますが、動作しません。 開発環境 VSコード 1.109.0 VS Code拡張機能26.1.56用のMCUXpresso SDK 25.09.00 ハードウェア カスタムキャリアボード上のTria SM2S-IMX93 SPI (LPSPI6) 経由でコネクテッドされたILI9341コントローラを備えた LCD 現在の状況 DMA なしで LPSPI6を使用すると、ディスプレイは正常に動作します。 スループットを向上させるためにLPSPI6 + eDMAに切り替えようとしていますが、完了通知を取得できません。 問題 DMA ベースの転送は開始されたように見えますが、転送の終了時にLPSPI DMA 完了コールバックを受信しません。 詳細および関連するコード/構成は添付ファイルにあります。 何が欠けているのか、またはコールバックがトリガーされない理由を誰か指摘してもらえますか? Re: i.mx93 LPSPI + eDMA problem on Cortex-M33 こんにちは@albi84 EDMAを使用したLPDPIの設定については、添付のパッチファイルを参照してください。 BR Re: i.mx93 LPSPI + eDMA problem on Cortex-M33 サンプルコードをありがとうございます。例を確認することで、うまく動作するようになりました。 Re: i.mx93 LPSPI + eDMA problem on Cortex-M33 こんにちは、 LPSPI と eDMA のスケルトンを共有していただけますか? ありがとうございます。 Re: i.mx93 LPSPI + eDMA problem on Cortex-M33 これはスケルトンではなく、私が実際に使用するコードです。これは役に立ちますか?
View full article
SPT 制限: RT1189 に複数の実行可能イメージを追加できない こんにちは、 私は i.MX RT1189 EVK を使用しており、ブートローダと CM7 コア上で実行されるアプリケーションで構成される 2 段階のセットアップを採用しています。RT1189 BootROM は CM33 コア上で実行されるため、CM33 トリガー アプリケーションを使用して CM7 コアを起動し、ブートローダーを起動します。セキュア プロビジョニング ツール (SPT) を使用して、最初に CM33 トリガー アプリケーションのみをメイン実行可能ファイルとしてロードし、「追加イメージ」タブの下にブートローダーを追加しました。画像に署名した後、このセットアップは期待どおりに機能しました。 しかし、アプリケーション ファームウェアを追加の実行可能ファイルとして含めようとしたところ、ツールが複数の実行可能イメージをサポートしていないことがわかりました。アプリケーション バイナリを「データ」として扱うことはできますが、データ エントリには実行可能な署名が付いておらず、安全で認証された実行が必要になるという懸念があります。SPT を使用して複数の実行可能イメージを追加する方法はありますか?あるいは、アプリケーションをデータとして追加した場合、それに署名を添付することは可能ですか?画像を結合するという選択肢があることは承知していますが、このアプローチは現在の実装には適していません。 SPTツールキット#iMXRT1189 #CM7 Re: SPT Limitation: Unable to Add Multiple Executable Images for RT1189 こんにちは、カンさん SPT v25.12を使用しています。ご返信をお待ちしております。ご協力ありがとうございます。 Re: SPT Limitation: Unable to Add Multiple Executable Images for RT1189 こんにちは@anand_s 、 どの SPT バージョンを使用していますか?詳細を教えていただけますか? すてきな一日を、 カン --------------------------------------------------------------------------------- 注記: - この投稿があなたの質問への回答である場合は、「正解としてマーク」ボタンをクリックしてください。ありがとう! - スレッドは最後の投稿から7週間フォローされます。それ以降の返信は無視されます。 後ほど関連する質問がある場合は、新しいスレッドを開いて、閉じたスレッドを参照してください。 --------------------------------------------------------------------------------- Re: SPT Limitation: Unable to Add Multiple Executable Images for RT1189 こんにちは@anand_s 、 情報ありがとうございます!SPT の場合、複数のイメージが追加されると最初のイメージのみが署名されます。すべてのイメージに署名する必要がある場合は、最初に nxpimage ツール (例: nxpimage utils binary-image export) を使用して、それらを 1 つのイメージに結合する必要があるかもしれません。 すてきな一日を、 カン --------------------------------------------------------------------------------- 注記: - この投稿があなたの質問への回答である場合は、「正解としてマーク」ボタンをクリックしてください。ありがとう! - スレッドは最後の投稿から7週間フォローされます。それ以降の返信は無視されます。 後ほど関連する質問がある場合は、新しいスレッドを開いて、閉じたスレッドを参照してください。 ---------------------------------------------------------------------------------
View full article
Android 11で拡張されたOV5640カメラのプレビュー Android 11 (android-11.0.0_2.6.0) を実行している i.MX8MP を搭載した OV5640 カメラ (MIPI-CSI) を使用しています。カメラは正常に動作しますが、カメラ アプリケーションのプレビューが引き伸ばされます。カメラで撮影した写真は正しいアスペクト比を持ち、プレビューのみが引き伸ばされます。1280x720 ディスプレイを使用しています。 何が問題なのか、何かアイデアはありますか?カーネルドライバー?Libcamera? Re: OV5640 Camera Preview Stretched in Android 11 こんにちは、 これはプレビュー間のアスペクト比の不一致です。Android カメラのソースコードでカメラ パラメータを変更することをお勧めします。これについては、「Android ユーザー ガイド」のセクション 8.1 カメラ設定で確認できます。 よろしくお願いいたします。 Re: OV5640 Camera Preview Stretched in Android 11 どのカメラパラメータを変更すればよいですか?Android ユーザーズ ガイドのセクション 8.1 でカメラの設定について説明されていますが、プレビューの問題が発生しています。撮影された画像のアスペクト比は正しく、カメラの設定が正確であることを示しています。この問題はアプリケーション内のカメラ プレビューに限定されており、カメラ自体ではなく、ディスプレイのサイズやスケーリングに関連している可能性があることを示しています。何か提案はありますか? Re: OV5640 Camera Preview Stretched in Android 11 この問題は、HAL(ハードウェア抽象化レイヤー)またはcamera_config.xmlのアスペクト比の不一致が原因である可能性があります。要求されているプレビュー解像度がディスプレイの 16:9 比率と一致しない場合。カメラの HIDL 実装をチェックして、StreamConfigurationMap が切り取りや伸縮なしでセンサの出力と一致するプレビュー サイズを提供していることを確認します。 Re: OV5640 Camera Preview Stretched in Android 11 カメラの設定を確認しましたが、すべて問題ないようです。一つ気づいた点があります。カメラのプレビュー画面は、カメラの向きとディスプレイの向きが異なる場合にのみ引き伸ばされます。画面の向きを0に設定すると、プレビューは正常に表示されます。しかし、私たちのデザインではカメラを回転させる必要があるため、90度に設定しています。 Camera2アプリ内の問題のようですが、原因について何かアイデアはありますか?
View full article
在自定义 i.MX95 板上 “启动内核...” 后 Debian 13 内核挂起 你好 我们目前正在定制的基于 i.MX 95 的板上测试 Debian 13。 构建成功完成,所有必需的二进制文件(uboot、内核和 rootfs)均已生成并使用 SD 卡闪存到主板上。在 U-Boot 之前,板可以正常启动,而且 U-Boot 日志显示正常。但是,在出现"启动内核...... "的信息后,系统会无限期挂起,控制台上也不会再打印内核日志。 我们曾尝试启用早期的主机输出,但从 U-Boot 移交后仍未观察到内核输出。 请查看随附的启动日志以供参考。 如果您能就定制 i.MX95 板上出现此问题的可能原因或推荐的调试步骤提供指导,我们将不胜感激。 感谢您的支持。 致以最崇高的敬意, Maruti Naik Re: Debian 13 Kernel Hang After 'Starting kernel...' on Custom i.MX95 Board 你好,查维拉、 感谢您的反馈, 我们已经在我们的自定义主板上成功移植和验证了 Linux 6.12.20 和 Android 15.0.0_2.0.0 BSP。对于 Debian 13,我们使用相同的 BSP 改编和系统管理器 (SM) 配置,因为板的硬件配置没有改变。 这些映像使用 FlexBuild 生成,并使用我们平台的标准恩智浦闪存程序闪存。根据我们的分析,这个问题似乎与 U-Boot 有关。解决方法是,当我们使用 Linux BSP 中的 flash.bin 时,主板可以完全启动并按预期运行。但是,当我们使用通过 FlexBuild 生成的 Debian 13 flash.bin 时,会遇到启动问题。 这表明 Debian 13 U-Boot 与 Linux 电路板支持包 U-Boot 相比可能存在配置不匹配或差异。请与我们联系,告知是否有任何特定于 Debian 13 的已知 U-Boot 配置更改,或者在使用 FlexBuild 生成 flash.bin 时是否需要进行其他修改。 致以最崇高的敬意, Maruti Re: Debian 13 Kernel Hang After 'Starting kernel...' on Custom i.MX95 Board 嗨,@Maruti、 感谢您联系恩智浦支持中心! 为了进一步帮助您,请您提供以下信息? 你是如何生成图像并将其闪存到板上的? 您是否根据自定义板的硬件配置正确移植了电路板支持包。?系统管理器 (SM) 的配置是否正确以匹配定制板上的硬件? 致以最崇高的敬意, Chavira Re: Debian 13 Kernel Hang After 'Starting kernel...' on Custom i.MX95 Board 我们可以使用 Debian 13 编译的二进制文件启动板,而不会出现任何问题。 目前,我正在测试 3.4.5 版Debian 13 用户指南中的 GoPoint 演示。我以 debian 用户身份登录。 运行后: debian@imx95ig61m:~$systemctl stop gdm&& systemctl start weston ==== AUTHENTICATING FOR org.freedesktop.systemd1.manage-units==== 停止 "gdm.service "需要身份验证。 验证身份: debian ==== 验证完成 ==== ==== 验证 org.freedesktop.systemd1.manage-units==== 启动 "weston.service "需要身份验证。 验证身份: debian ==== 验证完成 ==== 屏幕就会变成空白,什么也不显示。 请问 weston.ini 中是否需要其他配置才能使 Weston 和 GoPoint 演示正常工作? 我们使用的是 1024x600 分辨率的 lvds 显示器。 Re: Debian 13 Kernel Hang After 'Starting kernel...' on Custom i.MX95 Board 嗨,@Maruti、 对不起,我的回复晚了--我们的社区跟踪系统遇到了一些问题。 您还需要帮助吗?
View full article
[LEAR]: 更新された ERR010777 回避策と既存の MCAL への影響に関する説明 こんにちは、チームの皆さん これは重複したトピックであり、次の場所でも利用可能です: https://community.nxp.com/t5/S32K1-KEA-Internal-Community/LEAR-Clarification-on-Updated-ERR010777-Workaround-and-Impact-on/td-p/2296435 リアは尋ねている。 ---------------------------------------------------------------------------------------- 新しいリリース S32K146 エラッタでは、ERR010777 に関する更新が行われました。 ERR010777 の以前のバージョンでは、SCG_RCCR または SCG_HCCR から SCS フィールドを 2 回読み取ることによって、システム クロック スイッチの完了を確認することが推奨される回避策でした。 したがって、私たちのソフトウェア実装では、この回避策をMcu_SCG.cに組み込んでいます。ファイル (AUTOSAR MCAL パッケージの一部)。 改訂されたエラッタでは、回避策が変更されました。ソフトウェアは、SCG_CSRレジスタからSCSフィールドを読み取り、2つの連続した同一の値を確認するようになりました。 以来 Mcu_SCG.c NXP が提供する MCAL パッケージの一部であるため、次の点をお知らせください。 更新された ERR010777 では、SCG_CSR[SCS] を使用した修正された回避策を含む NXP の新しい MCAL パッケージを統合する必要がありますか? または、以前に実装された回避策 (RCCR/HCCR の二重読み取り) を使用して、既存の MCAL バージョンを引き続き使用しても問題ありませんか? ----------------------------------------------------------------------------------- BR ステファノ 優先度: 高 RTD 出典: 直接お客様 Re: [LEAR]: Clarification on Updated ERR010777 Workaround and Impact on Existing MCAL] このスレッドは元のスレッドでサポートされていました: https://community.nxp.com/t5/S32K1-KEA-Internal-Community/LEAR-Clarification-on-Updated-ERR010777-Workaround-and-Impact-on/td-p/2296435 このコミュニティのこのThreadを閉じました。
View full article
如何在 CanIf User RxIndication 回调中获取 CAN ID? 你好,我使用的是带有 SW32K1_S32M24x_RTD_R21-11_3.0.0 的 S32K144,并已将 CanIf 配置为使用自定义回调函数。 我的配置: CanIfRxPduUserRxIndicationName 设置为"Service_CanIf_RxIndication" 当收到 CAN 消息时,CanIf_RxIndication() 将调用该回调。 问题 我注意到在 CanIf_RxIndication() 中,CAN ID 可通过 Mailbox->CanId 参数获得。但是,在我的 Service_CanIf_RxIndication() 回调中,我只能接收到 PduId,而无法检索到实际的 CAN ID。此外,我还注意到 CanIf.h 标题状态:" 短截线版本-此文件仅包含示例代码。" 我的问题 1.我能修改或替换 CanIf.c 吗?短截线代码? 自 CanIf.h 起 明确表示它是 " 短截线 版本 " 和 " 示例代码 ",修改 Canif.c 以将 CAN ID 传递给用户回调是否可以接受? 2。修改短截线代码会违反 AUTOSAR 架构吗? 如果我自定义 CanIF 短截线实现,这是否会破坏 AUTOSAR 合规性或导致任何兼容性问题? 3.是否有其他解决方案? 有没有推荐的方法可以在不修改CanIF源代码的情况下将CAN ID传递给上层回调? 环境 MCU: S32K144 RTD 版本:SW32K1_S32M24x_RTD_R21-11_3.0.0 集成开发环境S32 Design Studio 3.6 感谢您的帮助! Re: How to get CAN ID in CanIf User RxIndication callback? 你好,@Soratari、 Q1。是的,短截线模块是用来编辑/替换的。由于 Canif 模块是一个短截线,它只提供了 CAN 驱动程序所需的头文件,例如 CANIF_CBK.H。 Q2. 不,只要您遵守指南,不更改标准化函数名、变量等,就不会违反 ASR 架构。 Q3。通常,短截线模块用于测试目的。您应该使用第三方供应商(如 Elektrobit (EB)、Vector 等)提供的 CanIf、EthIf& LinIf。不过,出于调试目的,可以自行修改。 致以最诚挚的问候, Julián
View full article
i.MX8M Plus – Ethernet PHY (Marvell 88E1512) Link Not Coming Up on Custom DDR4 Board Hi Team, I am working on a custom i.MX8M Plus DDR4 board and facing an issue with Ethernet PHY link-up. Hardware details: SoC: i.MX8M Plus PHY: Marvell 88E1512 Interface: RGMII-ID Board: Custom design Issue description: I am unable to bring up the Ethernet PHY link. While probing the PHY clocks using an oscilloscope: TX_CLK = 125 MHz RX_CLK = 125 MHz So the PHY clocks appear to be present and stable, but the PHY link does not come up and I am unable to ping the PHY. Also attached the Kernel log for reference.  Steps performed: mount -t proc proc /proc mount -t sysfs sysfs /sys mount -t devtmpfs devtmpfs /dev ifconfig eth1 192.168.5.1 up [ 54.807828] imx-dwmac 30bf0000.ethernet eth1: Register MEM_TYPE_PAGE_POOL RxQ-0 [ 54.815831] imx-dwmac 30bf0000.ethernet eth1: Register MEM_TYPE_PAGE_POOL RxQ-1 [ 54.823833] imx-dwmac 30bf0000.ethernet eth1: Register MEM_TYPE_PAGE_POOL RxQ-2 [ 54.831900] imx-dwmac 30bf0000.ethernet eth1: Register MEM_TYPE_PAGE_POOL RxQ-3 [ 54.839831] imx-dwmac 30bf0000.ethernet eth1: Register MEM_TYPE_PAGE_POOL RxQ-4 [ 54.892291] imx-dwmac 30bf0000.ethernet eth1: PHY [stmmac-1:01] driver [Marvell 88E1510] (irq=POLL) [ 54.901504] imx-dwmac 30bf0000.ethernet eth1: No Safety Features support found [ 54.908774] imx-dwmac 30bf0000.ethernet eth1: IEEE 1588-2008 Advanced Timestamp supported [ 54.917533] imx-dwmac 30bf0000.ethernet eth1: registered PTP clock [ 54.924316] imx-dwmac 30bf0000.ethernet eth1: configuring for phy/rgmii-id link mode [ 54.932963] 8021q: adding VLAN 0 to HW filter on device eth1   The above procedure working on i.MX8MPLUS EVK and able to ping the PHY. Observations / Questions: PHY clocks are present (125 MHz TX/RX). PHY driver is detected, but link never comes up. Is there any known device tree, strap configuration, or RGMII delay requirement specific to Marvell 88E1512 on i.MX8M Plus? Any recommended PHY register checks or debug steps to further isolate the issue? Any guidance or pointers would be greatly appreciated. Thanks in advance. Re: i.MX8M Plus – Ethernet PHY (Marvell 88E1512) Link Not Coming Up on Custom DDR4 Board Hello @NXP_USER_05  I  hope you are doing very well. Could you please share your device tree? Also, if possible the related schematic. Best regards, Salas. Re: i.MX8M Plus – Ethernet PHY (Marvell 88E1512) Link Not Coming Up on Custom DDR4 Board HI @Manuel_Salas , Below attached the schematic and here is the Device tree. &eqos { pinctrl-names = "default"; pinctrl-0 = <&pinctrl_eqos>; phy-mode = "rgmii-id"; phy-handle = <&ethphy0>; snps,force_thresh_dma_mode; snps,mtl-tx-config = <&mtl_tx_setup>; snps,mtl-rx-config = <&mtl_rx_setup>; status = "okay"; mdio { compatible = "snps,dwmac-mdio"; #address-cells = <1>; #size-cells = <0>; ethphy0: ethernet-phy@1 { compatible = "ethernet-phy-ieee802.3-c22"; reg = <1>; reset-gpios = <&gpio4 22 GPIO_ACTIVE_LOW>; reset-assert-us = <10000>; reset-deassert-us = <80000>; realtek,clkout-disable; }; }; mtl_tx_setup: tx-queues-config { snps,tx-queues-to-use = <5>; queue0 { snps,dcb-algorithm; snps,priority = <0x1>; }; queue1 { snps,dcb-algorithm; snps,priority = <0x2>; }; queue2 { snps,dcb-algorithm; snps,priority = <0x4>; }; queue3 { snps,dcb-algorithm; snps,priority = <0x8>; }; queue4 { snps,dcb-algorithm; snps,priority = <0xf0>; }; }; mtl_rx_setup: rx-queues-config { snps,rx-queues-to-use = <5>; snps,rx-sched-sp; queue0 { snps,dcb-algorithm; snps,priority = <0x1>; snps,map-to-dma-channel = <0>; }; queue1 { snps,dcb-algorithm; snps,priority = <0x2>; snps,map-to-dma-channel = <1>; }; queue2 { snps,dcb-algorithm; snps,priority = <0x4>; snps,map-to-dma-channel = <2>; }; queue3 { snps,dcb-algorithm; snps,priority = <0x8>; snps,map-to-dma-channel = <3>; }; queue4 { snps,dcb-algorithm; snps,priority = <0xf0>; snps,map-to-dma-channel = <4>; }; }; }; &fec { pinctrl-names = "default"; pinctrl-0 = <&pinctrl_fec>; phy-mode = "rgmii-id"; phy-handle = <&ethphy1>; fsl,magic-packet; status = "okay"; mdio { #address-cells = <1>; #size-cells = <0>; ethphy1: ethernet-phy@1 { compatible = "ethernet-phy-ieee802.3-c22"; reg = <1>; eee-broken-1000t; reset-gpios = <&gpio4 2 GPIO_ACTIVE_LOW>; reset-assert-us = <10000>; reset-deassert-us = <80000>; realtek,aldps-enabl realtek,clkout-disable; }; }; }; Thank You. Re: i.MX8M Plus – Ethernet PHY (Marvell 88E1512) Link Not Coming Up on Custom DDR4 Board Hello @NXP_USER_05  I saw in your device tree definitions like: realtek,aldps-enable; realtek,clkout-disable; Those are definitions for Realtek PHY but you are using Marvell 88E1512. Please try removing the realtek properties. Best regards, Salas. Re: i.MX8M Plus – Ethernet PHY (Marvell 88E1512) Link Not Coming Up on Custom DDR4 Board Hi @Manuel_Salas  I am working on an i.MX8M Plus DDR4 custom board and I am able to successfully boot the system entirely from QSPI flash (32MB). My current boot components are: flash.bin (U-Boot) Image.gz (Linux kernel) imx8mp-ddr4-evk.dtb core-image-minimal-initramfs.cpio.gz Since my board does not have SD card or eMMC, I am using initramfs as the root filesystem. Now I want to include gcc inside core-image-minimal-initramfs.cpio.gz, so that I can compile applications directly on the target without relying on any external storage. Changed the conf/local.conf and then build using command       $bitbake core-image-minimal-initramfs Also attached the local.conf file for your reference. It generated core-image-minimal-initramfs.cpio.gz but in bin/ and usr/bin respective folders gcc is not present and getting like below after booting kernel and cpio.gz. ~ # gcc /bin/sh: gcc: not found ~ # ls bin dev home init.d media proc run sys usr boot etc init lib mnt root sbin tmp var Could you please advise: What is the correct Yocto method to include gcc in an initramfs image? Are there any recommended configurations or limitations when using gcc inside initramfs (RAM usage, image size, etc.)? Any guidance or reference to NXP-supported Yocto practices would be very helpful. Thank You.
View full article
从中断处理程序进行 I/O 操作 本问题的相关参数如下: 1。IDE:适用于 ARM v 2.2 的 S32 DS(是的,我知道这个已经过时了,但是有问题的产品也是;我们需要支持现有代码) 2.芯片:S32K148 3.操作系统视窗 11 4.系统操作系统:裸机 在 ISR 中尝试执行任何类型的 SPI 主传输都会挂起,通常被中断的 API 是阻塞 I/O(I2C 或 SPI)调用。 在阻塞调用(调用 LPSPI_DRV_MasterTransferBlocking())中,通话挂起是因为 SysTick 中断似乎没有发生,因此 MCU 无法感知时间流逝。 在非阻塞调用(LPSPI_DRV_MasterTransfer(),然后是 LPSPI_DRV_MasterGetTransferStatus(SPI1,&byte_remaining))中,byte_remaining 保持原值。我尝试在调用 LPSPI_DRV_MasterAbortTransfer() 进行异步传输之前,添加对 LPSPI_DRV_MasterAbortTransfer(SPI1) 的调用,但结果还是一样。 关于一个半相关的问题,是什么触发了 SysTick_Handler()?我的直觉告诉我,它应该一直运行,每 1 毫秒增加一次刻度计数,但在其正文中设置一个断点似乎只能在某些时间触发。奇怪的是,即使阻塞性 SPI 传输成功,有时也不会触发,如果系统定时器之前未触发,则应触发系统定时器。 另一个半相关的问题是,在 SPI 的 S32 Cookbook 示例代码中,没有使用 SDK 提供的应用程序接口;这些示例直接完成了所有寄存器位操作。是否有更接近生产价值代码的示例,因为它们至少调用了恩智浦的应用程序接口,而不是重新发明轮子? Re: Doing I/O from an interrupt handler 你好@PetrS 非常感谢。中断优先级确实解决了这个问题。不过,我有一个问题: 我同意在 ISR 中阻塞不是一个好主意,但在单线程应用程序中又有什么办法呢?我可以在应用程序上下文中旋转,直到 SPI 传输完成。这将允许其他 I/O 中断发生(我的理解是,负优先级中断无论如何都会触发;当进入正优先级 ISR 时,它们不会被禁用)。但是在我的情况下,进行重叠的 I/O 既不可能,也不可取。 1.这是不可能的,因为 S32K148 是所有总线的总线主控器。因此,如果它在 ISR 中进行 SPI 传输,则可能无法驱动另一条 I/O 总线,因此无法触发中断。 2.这并不可取,因为 ISR 之间可能存在共享全局,所以我不想在当前 I/O 完成之前启动新的 I/O。 对于单线程裸机应用程序,您建议如何处理这种情况? Re: Doing I/O from an interrupt handler 您好, 好吧,那么只需中断优先级就能导致这种行为。阻塞 API 会挂起的原因很简单,如果两个中断具有相同的优先级,那么当 GPIO ISR 处于活动状态时,LPSPI ISR 就无法运行。阻塞调用等待 ISR 完成传输并发布信号,但在 GPIO ISR 退出之前,ISR 永远不会获得 CPU 时间。SDK 的驱动程序确实在 LPSPI 中断中完成传输,然后才发布信号量以释放屏蔽调用,因此同等优先级 ISR 将以这种方式使传输陷入僵局。 非阻塞 API 的行为相同:如果从具有相同优先级的 GPIO ISR 调用,LPSPI ISR 无法抢占它的优先级,因此 byte_remaining 永远不会改变,因为驱动程序状态机永远不会被 LPSPI IRQ 服务。只有将 LPSPI 提高到更高优先级(数值较低)后,LPSPI 中断才会立即触发,完成传输,并允许阻塞和非阻塞 API 按预期工作。尝试 /* 在 Cortex-M 上,数字越小优先级越高 */ INT_SYS_SetPriority(SysTick_IRQn, 0); // 如果依赖于 tick 超时 INT_SYS_SetPriority(LPSPI1_IRQn, 1); // 必须高于 GPIO INT_SYS_SetPriority(PORTC_IRQn, 2); // 您按钮的 PORTx IRQ   注意:无论优先级如何修正,建议还是不要在 ISR 中使用阻塞的 SPI API,同样也不要在 ISR 中等待非阻塞传输完成。S32K LPSPI 驱动程序在其中断处理程序中进行传输,长时间的 ISR 会阻止其他中断运行。   BR, Petr Re: Doing I/O from an interrupt handler 您好, S32K1 SDK 无法阻止 ISR 的 I/O。LPSPI_DRV_MasterTransferBlocking() 等待 OSIF semaphore;在 ISR 上下文中,没有地方可以阻塞,也没有 tick/time base 可以前进,因此会挂起。使用非阻塞 API(LPSPI_DRV_MasterTransfer),在 LPSPI ISR/回调中完成传输,然后向任务/主循环发出信号。此外,SysTick 会在定时器结束时触发,但其处理程序只有在未被屏蔽且具有足够的 NVIC 优先级时才会运行--因此,如果设置了 PRIMASK 或处于更高优先级的 ISR 中,它将被推迟。 烹饪手册项目特意采用轻量级设计,直接展示外围设备的使用,而不使用更高级别的驱动程序抽象;这些项目旨在作为学习的起点,而非生产使用。如果您需要恩智浦驱动程序风格的示例,请参考 SDK 或 RTD 驱动程序/示例项目,而不是烹饪手册。   BR, Petr Re: Doing I/O from an interrupt handler 您好, 即使它现在 "工作 "了,你仍然不应该在 ISR 内进行 SPI 传输。 如果你以后改变了优先级,或添加了另一个外设,你可以很容易地重新创建刚刚诊断出的死锁状态。 最安全的设计是始终缩短 ISR,将真正的工作推迟到主循环。 仅将 ISR 用作触发信号;在 main () 中同步执行 SPI 传输,或者在 ISR 中启动但由 LPSPI ISR 完成的非阻塞传输,主等待完成标志。 BR, Petr
View full article
请求:为 CMS ECDH 在 SIMW Top PKCS#11 (SE05X) 中实施 C_UnwrapKey 功能 您好,NXP团队, 我们需要在 SE05X SDK PKCS#11 中实现的 C_UnwrapKey (AES-密码块链接(CBC)/AES-密码块链接(CBC)-PAD) 才能在 SE05X 上启用 CMS ECDH 仅限句柄的解密。 目前,在 sss_pkcs11_pal_core.c 中,C_UnwrapKey 返回 CKR_FUNCTION_NOT_SUPPORTED。该流程需要使用派生的 AES 句柄加上来自 CMS 的 16 字节 IV 在代币上解包 CMS CEK。 Regards Vishwa Re: Request: Implement C_UnwrapKey in SIMW Top PKCS#11 (SE05X) for CMS ECDH 你好, 总体思路是我们要使用带有 EC 密钥的 OpenSSL CMS 来加密和解密数据。 为了便于参考,下面列出了 OpenSSL 命令。 pkcs11-tool --module /usr/lib/libsss_pkcs11.so --slot 1 --keypairgen --key-type EC:prime256v1 --label"sss:20202022" OPENSSL_CONF=engine.conf openssl req -engine pkcs11 -new -key"pkcs11:object=sss:20202022;type=private" -keyform engine -out ec_req.pem -x509 -subj"/CN=Test EC" -days 365 OPENSSL_CONF=engine.conf openssl x509 -engine pkcs11 -signkey"pkcs11:object=sss:20202022;type=private" -keyform engine -in ec_req.pem -out ec_cert.pem openssl cms-encrypt-二进制-outform DER-aes128-in smcont.txt-recip ec_cert.pem out-out test_ec.cms openSSL_conf=engine.conf openssl cms-解密-二进制-inform DER-engine pkcs11-keyform 引擎-inkey " pkcs11:object=ss:20202022;type=private "-recip ec_cert.pem-in test_ec.cms 输出 smtst.txt Re: Request: Implement C_UnwrapKey in SIMW Top PKCS#11 (SE05X) for CMS ECDH 你好@vishwaec08, 我已将您的功能请求转给专家团队,一旦有任何反馈,我将通知您。 感谢您的耐心等待! 祝您愉快, Kan ------------------------------------------------------------------------------- 注: - 如果本帖回答了您的问题,请点击"标记正确" 按钮。谢谢! - 我们会在最后一次发帖后的 7 周内跟踪主题,之后的回复将被忽略 如果您以后有相关问题,请打开一个新主题并参考已关闭的主题。 -------------------------------------------------------------------------------
View full article
オンラインカスタマーサービスWeChat:xins4698; マルボロ社のゲーム登録リンク、ダウンロード、アカウント申請ウェブサイト。 オンラインカスタマーサービスWeChat:xins4698; マルボロ社のゲーム登録リンク、ダウンロード、アカウント申請ウェブサイト。 一般的な グラフィック LPCオープン 周辺機器 USB ユーザーコンテンツ 中国語ユーザーフォーラム
View full article
オンラインカスタマーサービスWeChat:xins4698。ポイントの入出金申請やゲーム手続きに関するお問い合わせは、マルボロ社の現地管理事務所まで直接ご連絡ください。 オンラインカスタマーサービスWeChat:xins4698。ポイントの入出金申請やゲーム手続きに関するお問い合わせは、マルボロ社の現地管理事務所まで直接ご連絡ください。 LPCマーケティング LPC11xx LPC12xx lpc13xx lpc15xx LPC51Uxx LPC546xx LPC54xxx LPC55xx LPC800
View full article
iMX93の全コアにZephyrを搭載 こんにちは、 iMX93 のすべてのコアで RTOS を実行したいと考えています。それは可能ですか? Zephyr の Web サイトを見ると、FRDM-IMX93 ボードの M33 コアで Zephyr を実行するプロジェクトがあるようです。また、A55 コアで Zephyr を実行するプロジェクトもあります。 しかし、両方実行することはできますか?両方の A55 プロセッサで別々の Zephyr プロジェクトを実行できますか? チップの初期化はどのように機能しますか。クロックやメモリコントローラの初期化のようなものですか?誰がそんなことをするのでしょうか? 不可能な場合は、MCUXPresso を使用して M33 コア上で RTOS を実行し、チップを初期化することはできますか?両方の A55 コアに Zephyr を使用しますか? すべてのコアで RTOS を実行する方法は何ですか? Re: Zephyr on all cores of a iMX93 こんにちは@simmania 2x A55 で実行される 2 つの Zephyr プロジェクトの場合、これはサポートされません。サポートされているフレームワークは、Linux を実行する A55 --> Jailhouse --> Zephyr を実行するその他の A55 であるため、Jailhouse がハードウェアのアイソレータを管理する必要があります。 不可能な場合は、MCUXPresso を使用して M33 コア上で RTOS を実行し、チップを初期化することはできますか?両方の A55 コアに Zephyr を使用しますか? --> i.MX93は、ブートROMからM33を起動する低消費電力ブートをサポートしています。目的を達成するには、SDKのコードを大幅に書き換える必要があります。根本的な問題は、DDRを誰が初期化するかです。ドキュメントによると、U-Bootを維持するのが最適な選択です。U-BootはM33とA55プロセッサの両方でZephyrを同時にロードできるためです。 https://docs.zephyrproject.org/latest/boards/nxp/imx93_evk/doc/index.html よろしくお願いします、 志明 Re: Zephyr on all cores of a iMX93 NXPの社員によると、銛を使えば可能だという。 NXPのテクニカルサポートは、それは不可能だと言っています。 非常に紛らわしい。 Re: Zephyr on all cores of a iMX93 iMX93のAコアとmコアの両方がZephyrリリースをサポートしています。ZephyrランディングページにアクセスしてMPU Zephyr使用ガイドを入手してください。Aコアとmコアの両方でZephyrを同時に実行したい場合は、NXPのHarpoonリリースを探してください。 https://www.nxp.com/design/design-center/software/embedded-software/zephyr-os-for-edge-connected-devices:ZEPHYR-OS-EDGE Re: Zephyr on all cores of a iMX93 Harpoonのドキュメントで、以下の記述を見つけました。 Harpoonは、Linuxディストリビューション上で並列動作する1つ(または複数)のCortex-Aコア上で動作するRTOS上で、リアルタイム処理能力が要求されるアプリケーションを開発するための環境を提供し、64ビットArmアーキテクチャを活用して高いパフォーマンスを実現します。 つまり、一部のコアではまだLinuxが必要なのです。つまり、iMX93の全コアでZephyrを実行することは不可能のようだ。 Re: Zephyr on all cores of a iMX93 @simmania コアユーザーガイドはこちら UG10199:NXP MPU Cortex-Aコア Zephyrユーザーガイド | NXPセミコンダクターズ Zephyrのウェブページには、すでに93 Aコアとmコアのサポートについて記載されています。 i.MX93 EVK — Zephyrプロジェクトドキュメント 銛ユーザーガイド UG10170:Harpoonユーザーガイド|NXPセミコンダクターズ Re: Zephyr on all cores of a iMX93 ご回答ありがとうございます。 しかし、私たちはまだiMX93を使った開発を行っておらず、私たちにとってはまだ明確な答えが出ていません。 私たちは現在、新しいプロジェクトで使用するハードウェアを選定しているところです。今私たちが知りたいのは、Linuxを必要とせずにZephyrをすべてのコアで実行できるかどうかだけです。 Re: Zephyr on all cores of a iMX93 @simmania 1 つの A コアで Harpoon を実行し、別の A コアで Zephyr を実行し、mcore で Zephyr を実行することもできます。あるいは、A コアでネイティブ Zephyr を実行し、mcore Zephyr を実行する BootROM を使用することもできます。 プログラム flash.bin を UUU を使用して SD/eMMC に書き込む — MCUXpresso SDK ドキュメントを参照してください。 ステップ4でzephyr.binをimx-mkimage/i.MX9のm33_image.binにコピーしてフラッシュbinを作成します 対応するLinux BSPリリースからブートイメージとimx-mkimageソースリポジトリを入手してください。imx-mkimage/i.MX9に配置する必要のあるブートイメージは以下のとおりです。 - u-boot-imx93evk.bin-sd (rename to u-boot.bin) - u-boot-spl.bin-imx93evk-sd (rename to u-boot-spl.bin) - bl31-imx93.bin (rename to bl31.bin) - mx93a0-ahab-container.img - lpddr4_dmem_1d_v202201.bin - lpddr4_dmem_2d_v202201.bin - lpddr4_imem_1d_v202201.bin - lpddr4_imem_2d_v202201.bin Re: Zephyr on all cores of a iMX93 実際、私はついにFRDM iMX93上で、両方のA55コアを使用してSMPでZephyrを動作させることに成功しました。鍵は「```west flash -r spsdk``` でした」でした。 Re: Zephyr on all cores of a iMX93 リアルタイムエッジソフトウェアユーザーガイドの第3.3章「柔軟なリアルタイムシステム」を参照してください。 表30は、i.MX 93プラットフォーム上で実行可能なすべてのAMPシステムを示しています。 Screenshot 2026-05-25 104822.jpg また、 hetogeneous-multicore は、これらの可能なすべての AMP システムを実行するためのハローワールドの例を提供します。たとえば、i.MX 93 は構築でき、Realtime Edge も次の事前構築済みバイナリ イメージを提供します。 Screenshot 2026-05-25 105419.jpg i.MX93の各Cortex-Aコアで2つのZephyrを実行するための重要な技術的ポイント: 1. リソースの割り当て 第3.3.2.2章の技術的なポイントを参照し、リソースの競合を避けるために、これら2つのZephyrインスタンスには異なるUARTとRAMメモリを使用してください。 heterogeneous-multicoreを使用せずに Zephyr のサンプルを構築することもできますが、リソース割り当ての方法についてはheterogeneous-multicoreを参照することができます。 2. 起動方法 現在、ubootコマンドを使用してこれら2つのZephyrインストールを起動できます。最初のZephyrは「cpu release」コマンドを使用して起動し、次に「go」コマンドを使用して起動します。詳細については、ユーザーガイドを参照してください。 また、Real-time Edgeで提供されるCortex-Aコアの統合ライフマネジメントをサポートするには、TF-A、U-BootなどのReal-time Edgeリポジトリを使用する必要があります。 そして、次回のRealtime Edgeリリース(7月リリース予定)では、「高速起動」という新機能が提供されます。この新機能により、TF-Aはこれら2つのZephyrインスタンスを1秒未満で起動できるようになります。 この件に関して他に何かお手伝いが必要な場合は、遠慮なくお知らせください。ありがとうございます。 Re: Zephyr on all cores of a iMX93 それは素晴らしいですね! 銛を使う?しかし、Harpoonのドキュメントにはこう書かれている。 「システムはLinux上で起動し、Jailhouseハイパーバイザがハードウェアを分割して、LinuxとゲストRTOSを並行して実行します。」 私たちは、LinuxなしでZephyrがすべてのコアで動作することを望んでいます。 Re: Zephyr on all cores of a iMX93 答えはイエスですが、これ以上の詳細情報は提供できません。さらに質問がある場合は、 @Jiafei_Pan までお問い合わせください。 Re: Zephyr on all cores of a iMX93 同時に2つのZephyrアプリケーションを実行することについて話しているのですか、それともSMPを使用して両方のコアをスケジューリングに利用できるようにしているアプリケーションについて話しているのですか? 2番目のケースには非常に興味があるのですが、うまく動作させることができません。 Re: Zephyr on all cores of a iMX93 @Jiafei_Pan さん、Harpoon を導入せずに A コアと mcore 上で 2 つの Zephyr を実行できるようにする方法について何か情報を提供していただけますか。ありがとう!
View full article
IMX8MP DDR4 自定义板::你处于紧急模式。 您好, 我使用的是 i.MX8M Plus DDR4 自定义主板。我正在加载Image.gz、DTB 和rootfs (cpio.gz)从 SD 卡到 DDR,然后从 DDR 启动内核和根文件系统。 加载根文件系统后,我看到以下信息: 您已进入紧急模式。登录后,键入"journalctl -xb" 了解详情。 按 Enter 进行维护 (或按 Control-D 继续): [ 12.946854] random: crng init done. 我附上了完整的启动日志供你参考。 以下是我用来将图像从 SD 卡加载到 DDR 的 U-启动 命令: ================== 从 SD 卡加载到 DDR ================== fatload mmc${mmcdev}:1${loadaddr} Image.gz fatload mmc${mmcdev}:1${fdt_addr} imx8mp-ddr4-evk.dtb fatload mmc${mmcdev}:1${initrd_addr} cpio.gz setenv bootargs console=${console},${baudrate} earlycon=${earlycon},${baudrate} rdinit=/sbin/init booti${loadaddr} ${initrd_addr} ${fdt_addr} ============================================================== 我的问题是 如何才能获得正常的 root 登录提示,如: root@imx8mp- ddr4 -evk:~? 为避免进入紧急模式,是否建议修改引导参数? 如能提供任何指导或建议,将不胜感激。 感谢并致意 巴德瓦杰 Re: IMX8MP DDR4 Custom board :: You are in emergency mode. 你好 能否请您分享整个日志? 顺祝商祺! Re: IMX8MP DDR4 Custom board :: You are in emergency mode. 你好@JorgeCas、 请在下面找到随附的完整日志以供您参考。 谢谢!
View full article
FreeMASTER 插件配置失败 zuozuo_0-1767950109136.png 我成功进行了图 1 所示的 CAN 通信连接测试,但在单击 "确定 "后,出现了图 2 所示的故障。如何解决这个问题? zuozuo_1-1767950217655.png 此外,我曾使用 mbdt 在 S32K344 上进行 freemaster 开发,但在轮询模式 CAN 通信中我没有成功。不支持吗?如果支持,能否提供样本,最好是 S32K3 系列的样本? Re: FreeMASTER Plugin Config Failure 嗨,@zuozuo、 您的主要开发环境是 MATLAB 还是 S32 Design Studio? 如果是后一种情况,您是否尝试过 FreeMASTER 驱动程序更新网站附带的示例应用程序? 如果你使用的是 MATLAB,一个专用的团队正在处理 Matlab 工具箱,我会将你的查询移至 MBDT 社区空间。 Re: FreeMASTER Plugin Config Failure 现在我还实现了轮询模式并测试了基于 can 的 freemaster 的连接。效果与上图相同。我会继续寻求帮助 Re: FreeMASTER Plugin Config Failure 我在另一台装有较早版本 PC 端软件的电脑上快速运行了该软件,结果运行正常。于是我手动将连接字符串复制到选项字段,结果成功了。所以问题要么出在 1.16.0 上,要么出在 PC 管理程序上。 Re: FreeMASTER Plugin Config Failure 你好 可以尝试在系统中重新注册 CAN 通信插件。请关闭 FreeMASTER,并导航至安装位置。然后以管理员身份运行 register.bat"" 。更多详情,请参阅 本论坛早些时候的 一个 帖子 。 MichalH_0-1768547086259.png Michal Re: FreeMASTER Plugin Config Failure 嗨,米哈尔 感谢您的提示,但似乎不起作用。通过粘贴纯文本字符串,我可以打开端口。我有一台旧版本的 Freemaster 3.2 电脑,升级到最新版本后就不能再用了。我以管理员身份运行了 register.bat,但出现了同样的错误信息。现在有两台电脑都出现了同样的错误。 Re: FreeMASTER Plugin Config Failure 我使用 matlab 工具链为 freemaster 生成底层驱动程序代码。当前,轮询模式和中断模式都可以成功连接主机,并且从属计算机没有问题。唯一的问题是,freemaster 主机无法在 freemaster 主机项目中保存自己的配置选项。 Re: FreeMASTER Plugin Config Failure 我使用 mbed 工具链为 freemaster 生成底层驱动程序代码。当前,轮询模式和中断模式都可以成功连接主机,并且从属计算机没有问题。唯一的问题是,freemaster 主机无法在 freemaster 主机项目中保存自己的配置选项。 Re: FreeMASTER Plugin Config Failure 您好,根据您图片中显示的方法,我使用的是 freemaster3.2主机的版本。我在 Windows 11 和 Windows 10 电脑上都试过,但都无法正常工作、 Re: FreeMASTER Plugin Config Failure 您好 CAN 插件版本 1.16.0(在 FreeMASTER 3.2.6.3 中)此外,还为 ZLG 和其他一些供应商增加了 CAN-FD 支持。它还增加了对新的 ZLG ZCAN 库的支持。 运行 registrer.bat 之后,我们就可以确定插件已在系统中正确注册。 我无法复制您遇到的问题。就我而言,ZCAN 设备的连接字符串通常出现:drv=zCAN;端口 = 1;比特率 = 500000;cmdid=0x7aa;rspid=0x7aa;rspid=0x7aa;tmo=50 0 MichalH_1-1768808840834.png 请尝试以下方法: 手动将 ZCAN 字符串粘贴到 "选项 "对话框,然后打开插件配置。然后关闭它,不做任何更改。还会显示错误吗? 作为实验,尝试启用 USBCANFD_200U 设备的 CAN-FD 模式,然后按确定。 尝试选择另一个 CAN 驱动程序,例如 IXXAT,即使你没有任何物理设备,也要按确定。 如果这三种情况都显示错误,请告诉我。 谢谢, Michal Re: FreeMASTER Plugin Config Failure 你好 zuozuo, ,我也遇到了同样的问题。请与我分享任何示例模型,或者告诉我如何解决这个问题。 我还注意到一件事, ,当只有一个 CAN 实例,只有一个 TX 和 Rx CAN 对象 ID 时,它可以工作,但当我们添加更多 CAN 实例,每个实例都有 TX CAN 对象 ID 和 Rx CAN 对象 ID 时,它就不能工作了,如果您有解决方案,请与我分享。 谢谢。 Re: FreeMASTER Plugin Config Failure 谢谢您的答复。我测试了上述三个步骤,每个步骤都会报错:"插件配置对话框失败。尝试手动指定 connectstring" 。此外,我还在管理员模式下运行了 register.bat。 Re: FreeMASTER Plugin Config Failure 你好! 1.我手动将您提供的信息添加到命令栏,然后点击"configure" ,输入后,我点击"ok" ,一切正常。2.自从我手动正确添加了您提供的命令信息后,一切都正常了。无论我选中还是取消选中"canfd" 都是正常的,即使我清除命令行,重新配置,然后点击"ok" ,一切仍然正常。3.我使用 Kvaser,一切正常 Re: FreeMASTER Plugin Config Failure 我正在使用 PEAK CAN,但仍然面临这个问题。 能否共享仿真模型。我的 S32DS 工作室示例正在 Design Studio 中运行。 Re: FreeMASTER Plugin Config Failure 我使用 kvaser 进行 CAN 连接和测试,一切正常;但当我使用 zlg 驱动程序时,就会出现上述问题。 Re: FreeMASTER Plugin Config Failure 你好 我们正在努力分析和解决这个问题,但遗憾的是,我们无法在任何测试平台上复制这个问题。在修复之前,请使用手动编辑的连接字符串。 有一个问题:选择 ZLG/ZCAN 驱动程序时,按插件对话框中的取消按钮是否会出现错误? 谢谢, Michal Re: FreeMASTER Plugin Config Failure 我使用的是 PEAK CAN Re: FreeMASTER Plugin Config Failure 你好 我们已发现 FreeMASTER CAN 插件中的问题,并正在进行修复。插件似乎在内部依赖于 Kvaser CAN 驱动程序,当 Kvaser 软件丢失时,插件无法正常工作。即使使用 ZLG 或其他 CAN 接口,似乎也需要 Kvaser 文件。 在即将发布的FreeMaster 3.2.7中发布该修复程序之前,一种快速的解决方法是将最新的Kvaser驱动程序包安装到您的Windows系统上。您可以在这里下载 Kvaser 驱动程序。 感谢所有报告过该问题并描述过症状的人。 如果安装最新的 Kvaser 驱动程序仍无法解决问题,请回复此消息。 谢谢, Michal Re: FreeMASTER Plugin Config Failure 是的,它很有用。 Re: FreeMASTER Plugin Config Failure 你好 理论上是的,即使你使用的是PEAK设备,你也可能需要安装Kvaser驱动程序。无论选择哪种设备,对某些 Kvaser 文件的依赖都会导致在创建连接字符串时插件配置对话框失败。 幸运的是,PEAK或其他设备不会出现该问题,但如果确实如此,安装Kvaser驱动程序总是有帮助的。 这一问题将在未来的 FreeMASTER 版本中得到修复。 Michal Re: FreeMASTER Plugin Config Failure 即使是 PEAK-CAN 也需要这样做吗? Re: FreeMASTER Plugin Config Failure 请注意,3.2.7 版本已经发布。本帖讨论的问题现已得到解决。 Michal
View full article