IMX95 15x15パッケージDDR5に関する問題 こんにちは、 NXPさん 現在、.imx95 15x15パッケージのDDR5をデバッグしているのですが、問題が発生しました。DDR5: RS2G32LO5D4FB-31BT 1. Configを使用しましたi.MX 26.06 用ツール、検証、lpddr5_timing.c でコンパイルされた .bin ファイルを使用、フラッシュ中に、M33 コアは DDR... を表示しました。OEI: 完了、エラー = -1 2. DDRの速度を1866 MT/sに下げましたが、それでも-1のエラーが発生しました。 3. SDKにはIMX9596 15x15 DDR5の公式バージョンが含まれていないことに気づきました。 yrj_0-1786433338089.png yrj_1-1786433341485.png Re: imx95 15x15封装 DDR5的问题 こんにちは、 @yrj さん IMX95はDDR5をサポートしていません。 B.R Re: imx95 15x15封装 DDR5的问题 こんにちは@pengyong_zhang LPDDR5に対応していますか？ Re: imx95 15x15封装 DDR5的问题 部品はLPDDR5です。回路図を確認する必要があるかもしれません。 Re: imx95 15x15封装 DDR5的问题 こんにちは、 @yrjさん はい、LPDDR5とLPDDR4Xに対応しています。 B.R

Plans for Mbed TLS 4.x / PSA Crypto driver support for SE05x in Plug & Trust Middleware? Hello, does NXP plan to integrate support for Mbed TLS 4.x in the Plug & Trust Middleware? SE050 Re: Plans for Mbed TLS 4.x / PSA Crypto driver support for SE05x in Plug & Trust Middleware? Hi @ph-yac , Mbed TLS 4.x is being considered for the Q1 2027 release. Have a great day, Kan ------------------------------------------------------------------------------- Note: - If this post answers your question, please click the "Mark Correct" button. Thank you! - We are following threads for 7 weeks after the last post, later replies are ignored Please open a new thread and refer to the closed one, if you have a related question at a later point in time. -------------------------------------------------------------------------------

OX05B1S GMSL2 相机，配备 MAX96717/MAX96724，搭载于 i.MX95 上 您好，NXP团队： 我们正在测试运行 Linux 的 i.MX95 19x19 EVK 上的 OX05B1S GMSL2 相机。 设置： OX05B1S 相机 - MAX96717 - GMSL2 - MX95MBDESER01 MAX96724 - i.MX95 MX95MBDES10001 套件附带的 OX03C10 摄像头与相同的解串器板配合使用，并且可以使用 cam -l 命令查看。 但是，cam -l 并未列出配备 MAX96717 的 OX05B1S 相机。 BSP包含ox05b1s.ko，max96724.ko，max96717_lib.ko，以及 OX05B1S DTB 文件。 OX05B1S DTB 似乎描述了直接的 MIPI 连接，而 OX03C10 DTB 包含 MAX96724 拓扑结构。 NXP是否为这种配置提供参考设备树配置？ OX05B1S - MAX96717 - MAX96724 - i.MX95 如果不行，请问要将这款 OX05B1S GMSL2 相机与 MX95MBDESER01 板配合使用，需要进行哪些更改？ 谢谢！ 此致， 塔伦 Re: OX05B1S GMSL2 camera with MAX96717/MAX96724 on i.MX95 谢谢你的解释。我们了解到，目前的 电路板支持包 正式支持通过直接 MIPI-CSI 接口实现的 OX05B1S，而 MAX96717/MAX96724 SerDes 支持则用于 OX03C10。 我们使用 OX05B1S 相机模块，该模块通过 MAX96724 解串器连接到 i.MX95，并带有 MAX96717 串行器。GMSL2 链路锁定成功，MAX96717 可通过远程 I2C 通道访问。 目前 电路板支持包 是否不支持 OX05B1S + MAX96717 + MAX96724，这意味着需要自定义驱动程序/设备树集成？或者是否有针对这种组合的参考实现或补丁？ Re: OX05B1S GMSL2 camera with MAX96717/MAX96724 on i.MX95 当前 电路板支持包 支持使用 MIPI_CSI miniSAS 连接器直接连接 i.MX95 板的 OX05B1S 传感器。Omnivision OX03C10 传感器可通过以下供应商提供的串行器/解串器解决方案在 i.MX 95 上获得支持： • Analog Devices：MAX96717/MAX96724 • 德州仪器：DS0UB953/DS0UV960 更多详细信息，请参阅第 6.1.3 章。相机参考手册 https://www.nxp.com/docs/en/reference-manual/RM00293.pdf Re: OX05B1S GMSL2 camera with MAX96717/MAX96724 on i.MX95 是的，请参考驱动程序 MX95mbcam.c如果使用 OX03C10 驱动程序，并且需要更换摄像头，则必须完全更换该驱动程序。 https://github.com/nxp-imx/linux-imx/blob/lf-6.18.y/drivers/media/i2c/mx95mbcam.c

OVおよびUVシナリオにおける電圧注入テストと関連する挙動 コミュニティの皆様、こんにちは。 SBC FS4503は、当社のプロジェクトの一つで使用されており、OV/UV条件下向けに以下のように構成されています。 VCCA、VCORE、VAUXは、FS0BにはOV条件下でのみ影響を与え、UV条件下ではRSTBとFS0Bの両方に影響を与えるように構成されています。 電圧注入テストは、第１の電源からSBCに12Vの入力電圧を供給しながら、第２の電源を使用してVCORE、VAUX、VCCAピンに電圧を注入することによって実施しました。 試験結果は以下のとおりです。 1. VAUX OV - FS0B をアサートします。 2. VAUX UVトリガーリセット 3. VCORE OV - データシートに記載されているように、FS0B をアサートしますが、VCORE はカットオフされます。 4. VCORE UVトリガーリセット 5. VCCA OV- FS0B をアサートするが、VCORE が短時間プルダウンされ、リセットされる。 6. VCCA UV-トリガーリセット。 VPRE-OV - データシートにはレギュレーターがオフになっていると記載されており、リセットが観察されています。 以下はクエリです。 1. ベンチテスト手順は有効か?OV条件下ではそれぞれのピンに約5.5V、UV条件下では約3.5Vがピンに注入されました。 2. VCCAのOV状態での観察は許容されるか? 3. VPREでOV状態が発生した場合、データシートにはレギュレーターがオフになっていると記載されていますが、これによりVCOREの電源も遮断されますか? ありがとうございました。 アディティヤ Re: Voltage injection tests for OV and UV scenarios and associated behavior 1. ベンチテストの手順は有効ですか？ここで、OV条件では約5.5Vがそれぞれのピンに注入され、UV条件では約3.5Vがピンに注入された。 [gw]OVは5.5V以上の電圧を使用し、UVテストは3V未満にする必要があります。 また、濾過時間と反応時間の要件も満たす必要があります。 2. VCCA OV条件での観察結果は許容範囲内ですか？ [gw]2番目の電源（0V電圧）はVCCAピンを通して逆方向に供給され、VPRE/VCOREループに障害を引き起こしますか？ このVCCA OV検査中にVPREをモニタリングしましたか？ 3. VPREでOV状態が発生した場合、データシートにはレギュレーターがオフになっていると記載されていますが、これによりVCOREの電源も遮断されますか? [gw]はい、VCOREはVPREによって提供されます。 Re: Voltage injection tests for OV and UV scenarios and associated behavior こんにちは@guoweisunさん ご回答ありがとうございます。これは役に立つ。 以下に私の質問事項を記載します。 [gw]2番目の電源（0V電圧）はVCCAピンを通して逆方向に供給され、VPRE/VCOREループに障害を引き起こしますか？ このVCCA OV検査中にVPREをモニタリングしましたか？ [ab]: VPREは監視されていませんでした。新たな検査で監視していきます。VCCAピンを通じたリバース電源とはどういう意味か教えていただけますか? [gw]OVは5.5V以上の電圧を使用し、UVテストは3V未満にする必要があります。 「また、ろ過時間と反応時間の要件も満たす必要があります。」 [ab]: この作業を手動で行っているため、OV CASEではフィルター時間100〜200us、反応時間314usが満たされています。 以下は追加の質問です。 1. OV/UVはどのように検出されますか？SBCで使用されるサンプリングレートはどれくらいですか？ 2. 濾過時間と反応時間の重要性は何ですか？ 2. いずれかのピンで過電圧/低電圧障害を検出するまでに、いくつの不良サンプルが許容されますか？ ありがとうございました。 アディティヤ Re: Voltage injection tests for OV and UV scenarios and associated behavior こんにちは、アディティヤさん Q：VPREは監視されていませんでした。新たな検査で監視していきます。VCCAピンを通じたリバース電源とはどういう意味か教えていただけますか? [gw] VCCAが正常に動作し、内部FETがオンの場合、下流側の高電圧がVPREピンに逆流します。  以下に、追加の質問をいくつか示します。 OV/UVはどのように検出されますか、SBCで使用されるサンプリングレートはどれくらいですか？ [gw]このような仕様はありませんが、代わりにフィルタ時間があります。 フィルター時間と反応時間の意味は何でしょうか?[GW]これらの仕様はデータシートの表6で確認できます。 いずれかのピンで過電圧/過電圧障害を検出するまでに、いくつの不良サンプルが許容されますか？[gw]UV/OV状態が検出された場合は、警告サインとして扱うべきです。

Voltage injection tests for OV and UV scenarios and associated behavior Hello Community,  SBC FS4503 is used in one of our projects and configured as below for OV / UV conditions. VCCA, VCORE and VAUX are configured to have impact on FS0B only in an OV condition and an impact on RSTB and FS0B both in case of an UV condition. Voltage injection test was performed by injecting voltages at the VCORE, VAUX and VCCA pins by using a second power supply while the first power supply provided 12V input to the SBC.  Results of the test as below: 1. VAUX OV - Asserts FS0B, 2. VAUX UV- Triggers RESET 3. VCORE OV- Asserts FS0B but VCORE is cut off, as mentioned in the data sheet. 4. VCORE UV- Triggers RESET 5. VCCA OV- Asserts FS0B, but VCORE is pulled down for a short time, and hence reset 6. VCCA UV- Triggers RESET. VPRE- OV - Datasheet mentions regulator is switched off, and we observe a RESET. Below are the queries: 1. Is the Bench test procedure valid? Where, for OV conditions around 5.5V was injected on the respective pin and for UV conditions around 3.5V was injected on the pins. 2. Is the observation with VCCA OV condition acceptable? 3. When an OV condition occurs at VPRE, the datasheet mentions the regulator is switched off, does this cut-off the VCORE supply as well? Thank you, Aditya Re: Voltage injection tests for OV and UV scenarios and associated behavior 1. Is the Bench test procedure valid? Where, for OV conditions around 5.5V was injected on the respective pin and for UV conditions around 3.5V was injected on the pins. [gw]OV should use voltage above 5.5V, UV test should be lower than 3V. Also need meet the filter time and reaction time requirement. 2. Is the observation with VCCA OV condition acceptable? [gw]Does the second power supply(OV voltage) reverse-supply through the VCCA pin, causing disturbances in the VPRE/VCORE loop? Did you monitor the VPRE during this VCCA OV test？ 3. When an OV condition occurs at VPRE, the datasheet mentions the regulator is switched off, does this cut-off the VCORE supply as well? [gw]Yes, VCORE is provided by VPRE. Re: Voltage injection tests for OV and UV scenarios and associated behavior Hello @guoweisun ,  Thank you for the response. This is helpful.  Please find my queries below: [gw]Does the second power supply(OV voltage) reverse-supply through the VCCA pin, causing disturbances in the VPRE/VCORE loop? Did you monitor the VPRE during this VCCA OV test？ [ab]: VPRE was not monitored. I will monitor it with new tests. Could you please help me understand what is meant by reverse-supply through VCCA pin? [gw]OV should use voltage above 5.5V, UV test should be lower than 3V. "Also need meet the filter time and reaction time requirement." [ab]: As I am performing this activity manually, the filter time of 100-200us and reaction time of 314us are satisfied for the OV cases.  Below are some additional queries,  1. How is OV/ UV detected, what is the sampling rate used by the SBC? 2. What is the significance of the filter time and reaction time? 2. How many not ok samples are allowed before detecting an OV/ UV fault on any of the pins? Thank you, Aditya Re: Voltage injection tests for OV and UV scenarios and associated behavior Hi Aditya Q: VPRE was not monitored. I will monitor it with new tests. Could you please help me understand what is meant by reverse-supply through VCCA pin? [gw] If VCCA is operating normally and the internal FET is ON, a high voltage on the downstream side back feed into the VPRE pin.  . Below are some additional queries,  How is OV/ UV detected, what is the sampling rate used by the SBC?[gw]There is no this kind of specification but instead of a filter time. What is the significance of the filter time and reaction time?[gw]You can see these spec in datasheet Table6. How many not ok samples are allowed before detecting an OV/ UV fault on any of the pins?[gw] Once a UV/OV condition is detected, it should be treated as a warning sign.

Plug & Trust MiddlewareにおけるSE05x向けMbed TLS 4.x / PSA Cryptoドライバのサポート計画はありますか？ こんにちは、 NXPはPlug & TrustミドルウェアにMbed TLS 4.xのサポートを統合する予定ですか? SE050 Re: Plans for Mbed TLS 4.x / PSA Crypto driver support for SE05x in Plug & Trust Middleware? こんにちは、@ph-yac さん。 Mbed TLS 4.xは2027年第1四半期のリリースとして検討されています。 すてきな一日を、 カン ------------------------------------------------------------------------------- 注記： この投稿があなたの質問への回答になっている場合は、「正解としてマーク」ボタンをクリックしてください。ありがとうございます! - 前回の投稿から7週間Threadをフォローしており、その後の返信は無視しています もし後で関連する質問があれば、新しいThreadを開き、閉じたThreadを参照してください。 -------------------------------------------------------------------------------

无法在 AUTOSAR 操作系统中为 S32K144 配置任务和 ISR 您好， 我目前正在将 AUTOSAR OS 集成到 S32K144 MCU 上，并且已经安装了S32K_AUTOSAR_OS_4_0_98_RTM_1_0_0 DTM软件包。 将 OS 模块导入EB tresos后，我在配置编辑器中只能看到OSCounter容器。但是，操作系统用户手册描述了其他配置元素，例如任务、中断服务例程和其他操作系统对象。 请问您能否澄清一下： 为什么只有 OSCounter 配置在 EB tresos 中可见？ 启用任务和中断服务例程配置是否需要额外的插件、许可证或配置步骤？ 创建和配置 S32K144 AUTOSAR 操作系统的任务和中断服务例程的正确步骤是什么？ 另外，我还想配置任务、中断服务例程和操作系统相关的配置。 任何指导或示例项目都将不胜感激。 谢谢！ Re: Unable to Configure Tasks and ISRs in AUTOSAR OS for S32K144 嗨@Julián_AragónM ， 感谢您的回复。 目前我使用的是 EB Tresos 的 v29.0.0 版本。 Devi_55_0-1786076176743.png 请问您能否推荐一个与此 EB tresos 版本兼容的合适的RTD 版本？ 感谢您的支持。 此致 黛薇 Re: Unable to Configure Tasks and ISRs in AUTOSAR OS for S32K144 嗨@Devi_55 ， SW32K14-OS401-RTM-1.0.0 b4.0.98 是旧版软件，已停止维护。强烈建议您升级到更新的 RTD（ S32K1 实时驱动）。如需任何帮助或支持，请联系您的 恩智浦代表。 安装 SW32K14-OS401-RTM-1.0.0 b4.0.98 RTM 后，我可以看到下面包含的所有组件。 Julin_AragnM_0-1786054248282.png 此软件软件包的发布说明中提到了 EB Tresos v21.0.0，请确认您使用的是此版本。 EB tresos Studio 21.0.0 b160607-0933 此致， 朱利安 Re: Unable to Configure Tasks and ISRs in AUTOSAR OS for S32K144 嗨@Devi_55 ， 最新发布的 S32K1 实时驱动程序 ( S32K1_S32M24x 实时驱动程序 AUTOSAR R21-11 版本 3.0.0 QLP07 ) 使用 EB Tresos v29.0.0： Julin_AragnM_0-1786119367226.png 此致， 朱利安 Re: Unable to Configure Tasks and ISRs in AUTOSAR OS for S32K144 你好@Julián_AragónM ， 我已经安装了S32K1_S32M24x 实时驱动程序 AUTOSAR R21-11 版本 3.0.0 QLP07软件包，该软件包与EB tresos v29.0.0兼容。然而，在查看了可用的插件后，我发现缺少一些预期的模块，例如OS、ADC、Port、Dio、Spi、Can、Mcu和其他 MCAL 元器件。 如果我需要访问完整的 MCAL 驱动程序集以及 AUTOSAR 操作系统，请问我应该使用哪个 RTD/AUTOSAR 软件包？ 如果兼容性要求使用不同版本的EB tresos ，我愿意安装并使用推荐的版本。 我希望您能指导我选择适合 S32K144 的软件包和工具链。 Devi_55_0-1786339741286.png 谢谢。 此致， 黛薇 Re: Unable to Configure Tasks and ISRs in AUTOSAR OS for S32K144 你好 很抱歉，这是我的疏忽。 RTD 3.0.0QLP07是 RTD 驱动程序的加密版本， QLP06包含所有基础驱动程序（Adc、Can、Os 等）： Julin_AragnM_1-1786379905338.png 此致， 朱利安 Re: Unable to Configure Tasks and ISRs in AUTOSAR OS for S32K144 你好@Julián_AragónM 感谢您的回复。 我将用提到的RTD版本进行验证。 谢谢 此致， 黛薇

AUTOSAR OSでタスクやISRを設定できないS32K144 こんにちは、 現在、S32K144 MCUにAUTOSAR OSを統合しており、 S32K_AUTOSAR_OS_4_0_98_RTM_1_0_0 DTM パッケージをインストールしています。 OSモジュールを EB Tresosにインポートした後、設定エディタで OSCounter コンテナしか見えません。しかし、OSユーザーマニュアルには タスク、 ISR、その他のOSオブジェクトなどの追加設定要素が記載されています。 もう少し詳しく教えていただけますか: EB tresos で OSCounter の設定しか表示されないのはなぜですか？ タスクとISRの設定を有効にするために、追加のプラグイン、ライセンス、または設定手順が必要ですか？ S32K144 AUTOSAR OSのタスクおよびISRの作成および設定の正しい手順は何ですか? また、タスク、ISR、およびOS関連の設定も行いたいです。 何かご指導や参考となるプロジェクト例があれば、大変ありがたく思います。 よろしくお願いします。 Re: Unable to Configure Tasks and ISRs in AUTOSAR OS for S32K144 こんにちは、@Julián_AragónM さん。 ご回答ありがとうございます。 現在、私はEB Tresosのv29.0.0バージョンを使用しています。 Devi_55_0-1786076176743.png このEBトレソリリースに対応している 適切なRTDバージョン を教えていただけますか? 再開まで今しばらくお待ちください。 よろしくお願いいたします。 デヴィ Re: Unable to Configure Tasks and ISRs in AUTOSAR OS for S32K144 こんにちは、@Devi_55 さん。 SW32K14-OS401-RTM-1.0.0 b4.0.98はレガシーソフトウェアであり、現在はメンテナンスされていません。新しいRTD(S32K1用リアルタイム・ドライバ)への移行を強く推奨します。さらなる支援やサポートが必要な場合は、NXPの担当者までご連絡ください。 SW32K14-OS401-RTM-1.0.0 b4.0.98 RTMをインストールした後、以下に含まれているすべてのものが見えます。 Julin_AragnM_0-1786054248282.png このSWパッケージのリリースノートにはEB Tresos v21.0.0が記載されています。このビルドを使っていることを確認してください。 EB tresos Studio 21.0.0 b160607-0933 よろしくお願いします、 ジュリアン Re: Unable to Configure Tasks and ISRs in AUTOSAR OS for S32K144 こんにちは、@Devi_55 さん。 S32K1(S32K1_S32M24xリアルタイム・ドライバ AUTOSAR R21-11 バージョン3.0.0 QLP07)の最新リリースはEB Tresos v29.0.0を使用しています: Julin_AragnM_0-1786119367226.png よろしくお願いします、 ジュリアン Re: Unable to Configure Tasks and ISRs in AUTOSAR OS for S32K144 こんにちは 申し訳ありません。私の不手際でした。 RTD 3.0.0QLP07 はRTDドライバの暗号リリースであり、 QLP06にはすべての基本ドライバ(Adc、CAN、OSなど)が含まれています。 Julin_AragnM_1-1786379905338.png よろしくお願いします、 ジュリアン Re: Unable to Configure Tasks and ISRs in AUTOSAR OS for S32K144 こんにちは、 @Julián_AragónM さん、 私は S32K1_S32M24xリアルタイム・ドライバ AUTOSAR R21-11 バージョン3.0.0 QLP07 パッケージをインストールしており、 これはEB tresos v29.0.0と互換性があります。しかし、利用可能なプラグインを確認したところ 、OS、ADC、Port、Dio、Spi、Can、MCU、その他のMCALコンポーネントなど、いくつかの期待されるモジュールは見つかりませんでした。 MCALドライバーの全セットとAUTOSAR OSの両方にアクセスする必要がある場合、どのRTD/AUTOSARパッケージを使うべきか教えていただけますか? 互換性のために別のバージョンのEB tresosが必要な場合は、推奨バージョンをインストールして使用する用意があります。 S32K144に適したパッケージやツールチェーンについてご指導いただけると助かります。 Devi_55_0-1786339741286.png ありがとう。 よろしくお願いします、 デヴィ Re: Unable to Configure Tasks and ISRs in AUTOSAR OS for S32K144 こんにちは、@Julián_AragónM さん ご回答ありがとうございます。 記載されているRTDバージョンで確認してみます。 ありがとう よろしくお願いします、 デヴィ

用于 FEM 控制的 IW610 RF_CNTL 引脚 您好， 我希望将 IW610 与外部前端模块 (FEM) 配合使用。根据数据表（见附图），IW610 具有 RF_CTRL 引脚，可用于 FEM 等元器件 但是，没有说明这些引脚的确切功能（我假设一个在射频 Tx 时为高电平，一个在射频 Rx 时为高电平）。请问在哪里可以找到这方面的信息？ 或者这是可以在驱动程序中自定义和设置的东西吗？ 谢谢！ 伊恩 Re: IW610 RF_CNTL Pins for FEM Control 你好@iain_hpsnz 该文件属于机密文件，您可以向 nxp 提交一份申请，与我们签署保密协议。然后你就可以进入了。 顺祝商祺！ 肖恩 Re: IW610 RF_CNTL Pins for FEM Control 嘿，肖恩、 谢谢你这么快就回复我。设计指南听起来很有趣，我也想看看，但当我点击你的链接时，却出现了错误： 您的用户名没有足够的权限继续下载。 知道为什么会这样吗？ 我们的案例很小，每年可能只有 100 个单位，所以我假设你认为这不值得花时间。 如果是这样，是否意味着我完全无法使用这种有限元控制功能？是否无法通过现有驱动程序或现有示例进行设置？ 我注意到 IC 有板载 PA/LNA 来行动为内部 FEM ——这可以通过驱动器控制吗？ 谢谢！ 伊恩 Re: IW610 RF_CNTL Pins for FEM Control 你好@iain_hpsnz 我们在设计指南中提供了一些参考设计，如果你想要类似的配置，你可以按照设计指南进行设计：https://www.nxp.com/webapp/Download?colCode=AN14419& apptype =License。 对于定制设计，我们没有版本有关 FEM CTRL 引脚的指南。您需要将项目信息和设计发送给 nxp。我们将对您的案例和设计进行评估。然后为您定制有限元控制校准文件。但这会浪费时间和项目申请量。不推荐使用。 顺祝商祺！ 肖恩 Re: IW610 RF_CNTL Pins for FEM Control 您好，恩智浦 我也需要同样的信息。 很奇怪，你们出售的评估板具备使用外接天线的功能，但如何切换到使用外接天线却是机密信息。 我应该在哪里/如何签署保密协议？ 问候 托尼

SJA1105S+TJA1120A+RTL8211FI RTL8211FIはMDIO/MDCを通じてPHYアドレスを取得し、通常通りインターネットにアクセスできますが、両TJA1120AはMDIO/MDC経由でPHYアドレスを取得したり、通常インターネットにアクセスしたりすることはできません。その理由は？調整や変更が必要なハードウェアはありますか？ 1. NXP i.MX95 SOCを使用して、3つのネットワークカードPHY（1つのRTL8211FIと2つのTJA1120A）を外部に接続します。ここで、2つのTJA1120AはSJA1105Sを介して外部拡張されます。 2. リソースの割り当て： （１）NXP i.MX95のENET1をRTL8211FIに割り当てます（PHYアドレスは001です）。 （２）NXP i.MX95のENET2をSJA1105Sに割り当て、SJA1105SのRGMII1を最初のTJA1120A（PHYアドレス002）に割り当て、SJA1105SのRGMII2を2番目のTJA1120A（PHYアドレス004）に割り当てます。 3. 回路図についてはPDFファイルを参照してください。 Re: SJA1105S+TJA1120A+RTL8211FI こんにちは、 @leven さん。 回路図のレビューから、TJA1120Aデバイスに接続されたMDIO/MDCインターフェースの電圧レベルが問題の一つと考えられます。   TJA1120A VDDIOは1.8Vドメインに接続されているようです。したがって、TJA1120Aに接続されたMDIOおよびMDC信号もこの1.8 V I/Oドメインと互換性があるはずです。   しかし、回路図では、TJA1120AデバイスへのMDIO/MDC信号はU20レベルトランスレータを経由してルーティングされているように見える。ENET1_MDIO_BUF/ENET1_MDC_BUF側はTJA1120Aデバイスに向かって接続されており、レベルシフターの3.3V側にあるようです。これは不一致を引き起こします。なぜなら、TJA1120AのMDIO/MDCピンは1.8VのVDDIOドメインを基準としているからです。   これが、RTL8211FIには正しくアクセスできる一方で、TJA1120AデバイスはMDIO上で検出できない理由かもしれません。RTL8211FIのMDIO/MDC接続は1.8V側にあるようで、これは設定されているI/O電圧と一致しています。   TJA1120AのMDIOおよびMDCの電圧レベルをオシロスコープで直接確認してください。もし3.3Vで駆動され、TJA1120A VDDIOが1.8Vの場合、ハードウェア接続を調整して、MDIO/MDC信号がTJA1120A VDDIOと同じ電圧領域を使用するようにする必要があります。 よろしくお願いいたします。 パベル

NHS3100W8A1V 晶圆图文件 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 请问您能帮我提供 NHS3100W8A1V 的晶圆映射文件吗？ Re: Wafer map file for SL3S1206FUD2/HA SL3S1206FUD2/HA，我想获取该产品的对应电子晶圆图文件以确认（芯片状态），因为晶圆图显示了特定晶圆中的良品和不良品，所以它仅对该特定晶圆有效。 Re: Wafer map file for NHS3100W8A1V <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 你好， 晶圆映射可以显示特定晶圆中的好样品和坏样品，因此它仅对该特定晶圆有效。 这不是一份通用文件。顾客购买威化饼时即可获得。 请查收附件中的产品信息资质信息包。 祝你有美好的一天。 顺祝商祺！ 伊万。 ----------------------------------------------------------------------------------------------------------------------- 注：如果此回复解答了您的问题，请点击“正确答案”按钮。谢谢！ -----------------------------------------------------------------------------------------------------------------------

s32k312 configure error When I open the S32K312 project, it shows that it can't generate code. I feel like my SDK is fine, not sure what the reason is. But my friend is ok, he is used 3.6.4 version, i used 3.6.1 xiaodinghuang_2-1786612023313.png Re: s32k312 configure error Spoiler (Highlight to read) xiaodinghuang_0-1786671953881.png this is error log,but i dont find good solution this is error log,but i dont find good solution Re: s32k312 configure error no, i never change s32ds configure, the project is migrated from others, RTD is SW32K3_RTD_4_4_2_0_2_D2211, is same with the project, i open my local project is ok Re: s32k312 configure error Hi @xiaodinghuang  Which RTD version are you currently using? If you hover the mouse pointer over the error message, do you see any more detailed description of the error? Was the project created from scratch in S32DS 3.6.1, imported from an RTD example, or migrated from a different S32DS version? Have there been any recent changes to the project  or your S32DS installation before this issue started occurring? BR, VaneB Re: s32k312 configure error Hi @xiaodinghuang  Thank you for sharing the information. Please note that RTD version 2.0.2 is not officially compatible with S32DS 3.6.x releases. This RTD version was developed and validated specifically for S32DS 3.4, so using it with a newer S32DS version is not recommended. We cannot guarantee correct functionality or behavior, as this combination was not tested or qualified. To avoid potential compatibility issues, we recommend using the RTD version with the S32DS release for which it was originally designed and validated.

SJA1105S+TJA1120A+RTL8211FI The RTL8211FI can obtain the PHY address through MDIO/MDC and access the internet normally, but the two TJA1120A cannot obtain the PHY address through MDIO/MDC nor access the internet normally. What is the reason for this? Is there any hardware that needs to be adjusted or modified? 1. Utilize the NXP i.MX95 SOC to externally connect three network card PHYs: one RTL8211FI and two TJA1120A, where the two TJA1120A are externally expanded through SJA1105S. 2. Resource allocation: (1) Assign ENET1 of NXP i.MX95 to RTL8211FI (PHY address is 001) (2) Assign ENET2 of NXP i.MX95 to SJA1105S, assign RGMII1 of SJA1105S to the first TJA1120A (PHY address 002), and assign RGMII2 of SJA1105S to the second TJA1120A (PHY address 004) 3. Please refer to the PDF for the schematic diagram Re: SJA1105S+TJA1120A+RTL8211FI Hello @leven , From the schematic review, one possible issue is the voltage level on the MDIO/MDC interface connected to the TJA1120A devices.   The TJA1120A VDDIO appears to be connected to the 1.8 V domain. Therefore, the MDIO and MDC signals connected to the TJA1120A should also be compatible with this 1.8 V I/O domain.   However, in the schematic the MDIO/MDC signals to the TJA1120A devices appear to be routed through the U20 level translator. The ENET1_MDIO_BUF / ENET1_MDC_BUF side, which is connected toward the TJA1120A devices, appears to be on the 3.3 V side of the level shifter. This would create a mismatch, because the TJA1120A MDIO/MDC pins are referenced to the 1.8 V VDDIO domain.   This may explain why the RTL8211FI can be accessed correctly, while the TJA1120A devices cannot be detected over MDIO. The RTL8211FI MDIO/MDC connection appears to be on the 1.8 V side, which matches its configured I/O voltage.   Please check the MDIO and MDC voltage levels directly on the TJA1120A pins with an oscilloscope. If they are driven at 3.3 V while the TJA1120A VDDIO is 1.8 V, the hardware connection should be corrected so that the MDIO/MDC signals use the same voltage domain as the TJA1120A VDDIO. Best regards, Pavel

s32k312 配置错误 当我打开 S32K312 项目时，它显示无法生成代码。我觉得我的SDK没问题，不知道是什么原因。但我朋友没事，他用的是 3.6.4 版本。版本，我使用的是 3.6.1 xiaodinghuang_2-1786612023313.png Re: s32k312 configure error 剧透 （高亮部分可供阅读） xiaodinghuang_0-1786671953881.png 这是错误日志，但我找不到合适的解决方案。 这是错误日志，但我找不到合适的解决方案。 Re: s32k312 configure error 不，我从未更改过S32DS配置，该项目是从其他地方迁移过来的，RTD是SW32K3_RTD_4_4_2_0_2_D2211，与项目中的RTD相同，我打开本地项目也没问题。 Re: s32k312 configure error 嗨@小丁黄 您目前使用的是哪个版本的RTD？ 如果将鼠标指针悬停在错误信息上，是否可以看到更详细的错误描述？ 该项目是否完全使用 S32DS 3.6.1 版本创建？是从 RTD 示例导入的，还是从不同的 S32DS 版本迁移的？ 在出现此问题之前，项目或您的 S32DS 安装最近是否有任何更改？ BR，VaneB Re: s32k312 configure error 嗨@小丁黄 感谢您分享信息。 请注意，RTD 版本 2.0.2 与 S32DS 3.6.x 不正式兼容。版本.此 RTD 版本是专门为 S32DS 3.4 开发和验证的，因此不建议将其与较新的 S32DS 版本一起使用。 由于该组合未经测试或验证，我们无法保证其功能或行为的正确性。为避免潜在的兼容性问题，我们建议将 RTD 版本与最初设计和验证该版本的 S32DS 版本一起使用。

NHS3100W8A1Vのウェハマップファイル <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> NHS3100W8A1V用のウェーハマップファイルを手伝ってもらえますか? Re: Wafer map file for SL3S1206FUD2/HA SL3S1206FUD2/HA、この製品の対応する電子ウェハーマップファイル(良好/ダイの状態)を確認したいのですが、ウェハーマッピングは特定のウェハー内の良好・不良サンプルを示すため、そのウェハにのみ有効です。」 Re: Wafer map file for NHS3100W8A1V <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> こんにちは、 ウェハーマッピングは特定のウェハー内の良質サンプルと不良サンプルを示すため、そのウェハにのみ有効です。 これは一般的な文書ではありません。顧客はウェハースを購入するときにそれを手に入れます。 添付の製品情報認証情報パッケージをご覧ください。 良い一日を。 よろしくお願いいたします。 イワン。 ----------------------------------------------------------------------------------------------------------------------- 注：この記事があなたの質問への回答になっている場合は、「正解」ボタンをクリックしてください。ありがとうございます！ -----------------------------------------------------------------------------------------------------------------------

SL3S1206FUD2/HA SL3S1206FUD2/HA，我想获取该产品的对应电子晶圆图文件以确认（芯片状态），因为晶圆图显示了特定晶圆中的良品和不良品，所以它仅对该特定晶圆有效。

s32k312 設定エラー S32K312プロジェクトを開くと、コードが生成できないと表示されます。SDKは問題ない気がしますが、理由はよくわかりません。でも私の友達は大丈夫で、彼は3.6.4を使っていますバージョン3.6.1を使用しました xiaodinghuang_2-1786612023313.png Re: s32k312 configure error ネタバレ （ハイライトして読む） xiaodinghuang_0-1786671953881.png これはエラーログですが、良い解決策が見つかりません これはエラーログですが、良い解決策が見つかりません Re: s32k312 configure error いいえ、s32dsの設定は変更していません。プロジェクトは他のプロジェクトから移行したもので、RTDはSW32K3_RTD_4_4_2_0_2_D2211で、プロジェクトと同じです。ローカルプロジェクトを開いても問題ありません。 Re: s32k312 configure error こんにちは@xiaodinghuang 現在使用しているRTDのバージョンは何ですか？ エラーメッセージにマウスカーソルを合わせると、エラーに関するより詳細な説明が表示されますか？ このプロジェクトはS32DS 3.6.1でゼロから作成されたものですか？RTDのサンプルからインポートされたものですか、それとも別のS32DSバージョンから移行されたものですか？ この問題が発生する前に、プロジェクトまたはS32DSのインストールに何か変更がありましたか？ BR、VaneB Re: s32k312 configure error こんにちは@xiaodinghuang 情報共有ありがとうございます。 RTDバージョン2.0.2はS32DS 3.6.xと公式には互換性がないことにご注意ください。リリース。このRTDバージョンはS32DS 3.4向けに開発・検証されたものであったため、新しいS32DSバージョンでの使用は推奨されません。 この組み合わせはテストや資格認定を受けていないため、正しい機能や挙動を保証することはできません。互換性の問題を回避するため、RTDバージョンは、元々設計および検証されたS32DSリリースで使用することをお勧めします。

RT1170 NVCC_XXX電源シーケンスと未使用のIOバンク こんにちは、 1 - 未使用の IO バンク NVCC_XXX の電源を、DCDC_IN と Pswitch がオン (コアもオン) の状態でオフにしても安全かどうかを尋ねています。未使用の IO バンク ピンは外部から駆動されていないものとします。 2 - また、他のIOバンクをオフにした状態で、IO状態を維持するためにIOバンクを1つだけオンにしておくことは問題ないでしょうか？ 前もって感謝します Re: RT1170 NVCC_XXX power sequence and unsued IO banks こんにちは、@Marwan。 未使用の電源グループの電源を切断しようと考えていると理解しています。私の理解は正しいでしょうか？ 最適な方法は、対応するNVCC_xxx電源を常時供給し、使用されていないGPIOをフローティング状態にしておくことです。しかし、RT1170は柔軟なPower Architectureを備えており、特定のドメインをダウンして全体の消費電力を削減できます。 RT1170の電源アーキテクチャと低消費電力アーキテクチャ設計について詳しく説明されているAN13148を参照することをおすすめします。AN13104も有用な参考資料であり、電力ドメインとLP状態に関する有用な情報を提供しています。 さらに、カスタムボードを開発する場合は、 MIMXRT1160/1170 のハードウェア開発ガイドを参照することを強くお勧めします。この文書は、ファーストパス成功を確保し、ボードのブランクアップ問題を避けるためのボードレイアウト推奨事項やデザインチェックリストに関する情報を提供します。 BR ハビブ Re: RT1170 NVCC_XXX power sequence and unsued IO banks ご返信と参考資料をありがとうございます。 その通りです。使用しないIOバンクはオフにしておきたいのですが、推奨されないとは明確に記載されていませんが、参照した文書の行間から私が理解した内容はそういうことです。 2つ目の質問について： DCDC_IN と DCDC_PSWITCHが オフ（接地）になっている間（SNVSとIOバンクを除くすべてのドメインがオフになっている間）、IOバンクを 常にオン （IOの状態を維持し、外部から駆動されないようにするため）にしておくのはどうでしょうか？ MCUはホストではないので、この質問をするのは、MCUがSNVSモードの間、IOが外部から駆動されるのを防ぐためです。 敬具 マルワン Re: RT1170 NVCC_XXX power sequence and unsued IO banks こんにちは、 @Marwan さん。 ご説明ありがとうございます。 ご質問をよりよく理解するために、「IOバンクを常にオンにする」という言葉で、具体的に何を指しているのか教えていただけますか?各I/Oバンクに関連付けられたNVCC_xxx電源レールに継続的に電力を供給することを指しているのでしょうか？ 最適な方法は、対応するNVCC_xxx電源を常時供給し、使用されていないGPIOをフローティング状態にしておくことです。Setpoint機能を使うことを強くおすすめします。パワーモードスイッチがより簡単で安全になります。 DCDCを無効にしつつ、SNVS電源のみをアクティブにする可能性について。もしあなたのアプリケーションがM7を使う必要があり、外部PMICを使わない場合は、DCDCを無効にすることはできません。M7はWAKEUPMIXドメインに属しており、このドメインはVDD_SOC_INによって電源供給され、 AN13104の第2章「RT1170電源ドメイン」で述べられているようにDCDCによって直接供給されているからです。 消費電力を最小限に抑えることが目的であれば、SNVSドメインのみに電力を供給したまま、デバイスを低電力状態に移行させるためにSetpointsを使用することを検討してください。詳細については、表4.1.5を参照してください。データシートの「標準的な電源モード供給電流」を参照して、さまざまな設定値構成を確認してください。 さらに、 AN13104には、ウェイクアップソースの設定方法を示す実践的な例が含まれています。実装の際の参考として、第4.9章「ウェイクアップソースの設定」が役立つかもしれません。 最後に、IO状態を維持するためにはSSARCが有用かもしれません。デフォルトでは、ペリフェラルが属する電力ミックスが電源が切れている場合、ペリフェラルの構成は失われ、再初期化されるまで直接使用できません。しかしSSARCでは、電源オフ前に機能モジュールのレジスタをメモリに保存し、モジュールの電源を入れた後にメモリからレジスタを復元できます。これはAN13104の第4.14章「ウェイクアップ後の周辺機器の状態」にも記載されています。「ssarc_software_trigger_cm7」と呼ばれるペリフェラル機能を示すSDKの例があれば参考にできます。 BR ハビブ Re: RT1170 NVCC_XXX power sequence and unsued IO banks 詳しい説明をありがとうございます。 添付の図をご確認ください。 power diagram.png 私の目標は SNVSモード(スイッチ以降はすべてオフ)にして、他の回路の状態を維持するためにNVCC_XX SNVSもオンにしておくことです。 これは可能でしょうか、それとも RT1170のMCUにダメージを与えますか? NVCC_XXをオンにしたままにする場合、余分なリーク電流を防ぐためにIOを適切に設定する必要があることは理解しています。 よろしくお願いいたします。ご協力に感謝いたします。 Re: RT1170 NVCC_XXX power sequence and unsued IO banks こんにちは、 @Marwan さん。 外部PMICを使用する予定だと理解しています。私の理解は正しいでしょうか？ その場合は、外部PMICをRT1170、特にPF5020と外部PMICのインターフェース方法を説明している AN13213を参照してください。PF5020は、Hardware開発ガイドMIMXRT1160の第3.2章「外部PMICの使用」で推奨されているPMICです。このアプリノートでは、推奨される接続方法は以下のとおりです。 Habib_MS_1-1784839522098.png また、ハードウェア開発ガイドの表2と表3を確認することをお勧めします。これらの表には、外部PMICの使用に関する有用なガイダンスと、SNVSドメインに関連する推奨事項が記載されています。 さらに、SDKの例power_mode_switch_bm_pmic_rt1xxx_core0役立つかもしれません。この例では、外部PMICと設定値構成を組み合わせて、異なる低電力状態間を遷移させる方法を示します。サンプルの動作方法の詳細については、READMEファイルをご覧ください。 最後に、 AN13104の第4章13「低消費電力モードにおけるペリフェラルの状態」のレビューをお勧めします。ここでは、デバイスが低消費電力状態にある場合のペリフェラルの動作について説明しています。 BR ハビブ Re: RT1170 NVCC_XXX power sequence and unsued IO banks こんにちは、 @Marwan。 はい、NVCC_xxxレールは外部電源から電力を供給し続けることができます。図14-2「RMのPower Architecture」に示されています。   Habib_MS_1-1785189559143.png ただし、この構成では、CM7が存在するWAKEUPMIXドメインに電力を供給するため、DCDC電源も引き続き必要となることにご注意ください。さらに、予期せぬ動作を避けるため、データシートのセクション4.2.1「電源の要件と制限」に記載されている電源投入シーケンスが正しく実装されていることを確認してください。 最後に、 MIMXRT1160/1170のハードウェア開発ガイドを参照することを強くお勧めします。この文書には、成功するボード設計を確保し、故障を防ぐための重要な設計ガイドライン、レイアウト推奨事項、ハードウェアチェックリストが含まれています。 BR ハビブ Re: RT1170 NVCC_XXX power sequence and unsued IO banks いいえ、外部PMICは使いません。共有されたブロック図は私には合っています。ただ、DCDC_IN中は 電源がオンで、MCUがSNVSモードNVCC_XXX時はオフ(接地)されているか確認したいだけです。 これは可能ですか？ 敬具 Re: RT1170 NVCC_XXX power sequence and unsued IO banks 私の理解では、一部のIOバンクはオンにして他はオフにするのは推奨されていません。 また、スリープ時の消費電力を抑えるためには、すべての機器の電源を切り、SNVSバンクだけをオンにしておく方が良いでしょう。 ご尽力いただきありがとうございます。

SJA1105S+TJA1120A+RTL8211FI RTL8211FI 可以通过 MDIO/MDC 获取 PHY 地址并正常访问互联网，但两个 TJA1120A 既不能通过 MDIO/MDC 获取 PHY 地址，也不能正常访问互联网。这是什么原因造成的？是否有任何硬件需要调整或改装？ 1. 利用 NXP i.MX95 SoC 外部连接三个网卡 PHY：一个 RTL8211FI 和两个 TJA1120A，其中两个 TJA1120A 通过 SJA1105S 进行外部扩展。 2. 资源分配： （1）将 NXP i.MX95 的 ENET1 分配给 RTL8211FI（PHY 地址为 001） （2）将 NXP i.MX95 的 ENET2 分配给 SJA1105S，将 SJA1105S 的 RGMII1 分配给第一个 TJA1120A（PHY 地址 002），将 SJA1105S 的 RGMII2 分配给第二个 TJA1120A（PHY 地址 004）。 3. 原理图请参见PDF文件。 Re: SJA1105S+TJA1120A+RTL8211FI 你好@leven ， 从原理图审查来看，一个可能的问题是连接到 TJA1120A 器件的 MDIO/MDC 接口上的电压电平。   TJA1120A VDDIO 似乎连接到了 1.8 V 功能域。因此，连接到 TJA1120A 的 MDIO 和 MDC 信号也应与此 1.8 V I/O 功能域兼容。   然而，在原理图中，到 TJA1120A 器件的 MDIO/MDC 信号似乎是通过 U20 电平转换器路由的。连接到 TJA1120A 设备 的 ENET1_MDIO_BUF / ENET1_MDC_BUF 侧似乎位于电平转换器的 3.3 V 侧。这将造成不匹配，因为 TJA1120A MDIO/MDC 引脚参考的是 1.8 V VDDIO 域。   这或许可以解释为什么 RTL8211FI 可以被正确访问，而 TJA1120A 设备却无法通过 MDIO 检测到。RTL8211FI MDIO/MDC 连接似乎位于 1.8 V 侧，这与其配置的 I/O 电压相符。   请用示波器直接检查 TJA1120A 引脚上的 MDIO 和 MDC 电压电平。如果 MDIO/MDC 信号在 3.3V 电压下驱动，而 TJA1120A VDDIO 为 1.8V，则应纠正硬件连接，使 MDIO/MDC 信号使用与 TJA1120A VDDIO 相同的电压域。 顺祝商祺！ 帕维尔

Wafer map file for NHS3100W8A1V Could you help me with wafer map file for NHS3100W8A1V, please? Re: Wafer map file for SL3S1206FUD2/HA SL3S1206FUD2/HA，I would like to obtain the corresponding electronic wafer map file for this product to confirm (the good/die status), because a wafer mapping indicates the good and bad samples in a specific wafer, so it is only valid for that specific wafer." Re: Wafer map file for NHS3100W8A1V Hello, A wafer mapping indicates the good and bad samples in a specific wafer, so it is only valid for that specific wafer. It is not a generic document. The customer gets it when he/she buys the wafer. Please find the Product Information Qualification Information Package attached. Have a good day. Best regards, Ivan. ----------------------------------------------------------------------------------------------------------------------- Note: If this post answers your question, please click the Correct Answer button. Thank you! -----------------------------------------------------------------------------------------------------------------------