Multi Source Translation Content

キャンセル
次の結果を表示 
表示  限定  | 次の代わりに検索 
もしかして: 

Multi Source Translation Content

ディスカッション

ソート順:
Changing MCU from LPC54S018J4M to LPC54S018J2M in MCUXpresso Hi everybody, I developed a project with MCUXpresso using the evaluation board for above mentioned MCUs. The eval board carries a LPC54S018J4M and my custom board carries the LPC54S018J2M which is essentially the same except the different size of the flash memory (2 / 4 MB) I compared the startup files in SDKs for both processors and they're exactly the same, i.e. both have the SPI descriptor for 4MB flash inside /* SPI Descriptor - Winbond W25Q32JV */ Is it safe to just change the memory size in the Memory Details, first line, from 0x400000 to 0x200000? Best regards, Rainer Re: Changing MCU from LPC54S018J4M to LPC54S018J2M in MCUXpresso Hi @hfuhruhurr  Thank you for the post! The recommendation always will be to select the specific device/package you are using in your project.  Please create a new project, select the correct device package, and then copy your existing source files, project settings, and configurations into the new project. This will help ensure that all device-specific settings are generated correctly for the selected package and may resolve any configuration-related issues. Also, you could change the MCU selected: How to Change MCU with MCUXpresso Hope this information helps! Re: Changing MCU from LPC54S018J4M to LPC54S018J2M in MCUXpresso Dear Carlos, thanks for your response. I am aware of the recommended way but wanted to avoid this and therefore asked for this specific model since ... well I outlayed my reasoning in the original post. I just did what I had in mind (changing the memory in the map from 4MB to 2MB) and it works flawlessly. Best regards, Rainer
記事全体を表示
32-Bit Parallel Receive on Rising Edge Pin (FRDM-MCXN947) I am currently trying to configure a 32-bit parallel Shifter to receive data from an external device with one of the pins (FLEX_D4/DATA_VALID) being used as a signal to Shift in the data.  The progress I have made has allowed me to read in the 32-bit data when DATA_VALID has triggered and move the data into an eDMA Ping-Pong buffer. I am currently testing through Printf statements of reading the buffer data to a console and if the Shifter has any errors (usually indicating Overrun according to the datasheet) they will print to the console as well.  I believe my main issue is with the TimerConfig as it is triggering the Shifter to read too many times on one rising edge of DATA_VALID but I have not found a configuration that allows me to read only once while actually moving the correct data.  Console Output:  Reading Buffer A: 0x3fffefff Shifter Error Code: 0x8 Shifter Status: 0x0 SHIFTSDEN: 0x8 DMA CSR: 0x0 DMA Error: 0x0 TCD BITER: 0x2 CSR: 0x12 CH_MUX: 0x40 Reading Buffer B: 0x3fffefff Shifter Error Code: 0x8 Shifter Status: 0x0 SHIFTSDEN: 0x8 DMA CSR: 0x0 DMA Error: 0x0 TCD BITER: 0x2 CSR: 0x12 My FLEX_IO setup is attached. Thank you. Clock|Timers Communication & Control(I3C | I2C | SPI | FlexCAN | Ethernet | FlexIO) Development Board MCXN Re: 32-Bit Parallel Receive on Rising Edge Pin (FRDM-MCXN947) Update: I was able to deduce that "kFLEXIO_TimerDisableOnTriggerFallingEdge" was keeping my CPU in the callback. I believe I want to disable after a Timer Compare but with this option SHIFTBUF only reports a value of 0x0 but with no SHIFTERR flag.  Re: 32-Bit Parallel Receive on Rising Edge Pin (FRDM-MCXN947) Hi  @Flexin_On_The_IO  Thank you for your post! Could you please share the current behavior you see in your register?  Which test data are you trying to receive and what you currently get?  Could you please share which MCXN are you using?  Is it a custom board? if not, please specify the board you are using Re: 32-Bit Parallel Receive on Rising Edge Pin (FRDM-MCXN947) Hi @carlos_o thank you for the reply! I was able to get the Timer reading on DATA_VALID edge like I wanted but did not update the thread. My current code is attached. The problem I am facing now is getting the FlexIO to keep up with other devices. In my current setup I am basically sampling DATA_VALID and at higher speeds, the Shifter can get Overrun. My thinking is that my design requires a shared clock between the MCX & host device that would be sending the 32-bit data. I can use a pin within the 32-bit data bus to be this signal so I do not need to breakup the FlexIO pins. Any input on this idea would be welcome! To answer your previous questions: 1. The registers are populating as intended at lower speeds. On every DATA_VALID falling edge, the SHIFTBUF stores data from the 32 Pins and the EDMA transfers to my Ping-Pong buffer via a Scatter-Gather method. 2. I am simulating input through an Analog Discovery 2, since that only has 16 data pins I am just writing the upper values of the 32-bits, simulating a clock on the DATA_VALID pin, and tying the unused pins down. Test data is matching correctly at low speeds. 3. I am using the FRDM-MCXN947 Re: 32-Bit Parallel Receive on Rising Edge Pin (FRDM-MCXN947) Hi @Flexin_On_The_IO  Apologize the late reply,  Could you please specify the speeds you are trying to achieve?  You could review AN14284: Timing Parameter Tuning for FlexIO Emulated Interface, this app note could have some helpful information to your goal.    Re: 32-Bit Parallel Receive on Rising Edge Pin (FRDM-MCXN947) Hello again, @carlos_o  The bare minimum speed I am trying to reach is 18.5MHz. I can confirm the Shifter does keep up at around 6.25MHz but I was having issues at higher speeds due to my hardware limitations :P.  Below is my Analog Discovery 2 waveform where I am just providing the MCLK signal, a binary counter for the data (12-bit only due to low pin count on AD2), and manually controlling the DATA_VALID signal.  When I get to higher frequencies (20 MHz) I realize the AD2 cannot actually provide a decent square wave and may be causing my FRDM to trigger undesired Shifts due bad signal integrity.  I was looking at the file you sent me and I think it may be a solution to an issue I want to take care of. If DATA_VALID rises/falls at the same time as MCLK I believe it misses the a Shift of data since the clock was not able to fully decrement. My main question is do the Shifters usually require a delayed clock/Timer in order to complete their full shift cycle even after the Trigger from the other device has gone low? My current setup requires the DATA_VALID to remain high between MCLK edges to not miss the data.
記事全体を表示
How to force 32-bit instructions (avoiding 16-bit Thumb) on i.MXRT1170 EVKB using Arm FuSa Compiler Hi Everyone, I am currently working on a Proof of Concept (PoC) project using the NXP MIMXRT1176DVMAA processor on an i.MXRT1170 EVKB board. My development environment consists of MCUXpresso IDE with the safety-certified Arm Compiler for Embedded FuSa.During compilation, I want to avoid the generation of 16-bit instructions and force the toolchain to emit only 32-bit instructions.I understand that the Thumb-2 (T32) instruction set natively mixes 16-bit and 32-bit instructions by default to balance performance and code size. However, for our project requirements, we need every single generated instruction to be exactly 32 bits wide. Could anyone kindly guide me on how to configure the compiler or toolchain options in MCUXpresso IDE to enforce 32-bit wide instruction generation? Thank you, Karthi Re: How to force 32-bit instructions (avoiding 16-bit Thumb) on i.MXRT1170 EVKB using Arm FuSa Compi Hi @KD7 , Thanks for your interest in NXP MIMXRT series! On RT1170 / Cortex-M7, this is not supported as a global compiler setting. The core executes ARMv7-M Thumb/T32 code, and T32 is inherently mixed 16-bit/32-bit. The A32 -marm option would be the fixed 32-bit instruction set option, but it is not valid for M-profile targets. For hand-written assembly only, .W can force selected T32 instructions to 32-bit encodings where valid, but it cannot force all compiler-generated C/C++ instructions to be 32-bit. ARM may provide more information on this topic. Thanks and best regards, Gavin
記事全体を表示
如何使用 Arm FuSa 编译器在 i.MXRT1170 EVKB 上强制执行 32 位指令(避免使用 16 位 Thumb 指令集) 大家好, 我目前正在使用 NXP MIMXRT1176DVMAA 处理器在 i.MXRT1170 EVKB 板上进行概念验证 (PoC) 项目。 我的开发环境由 MCUXpresso IDE 和经过功能安全认证的 Arm 嵌入式 FuSa 编译器组成。在编译过程中,我希望避免生成 16 位指令,并强制工具链只生成 32 位指令。我知道 Thumb-2 (T32) 指令集默认情况下会混合使用 16 位和 32 位指令,以平衡性能和代码大小。但是,根据我们的项目要求,我们需要生成的每一条指令都正好是 32 位宽。 请问哪位好心人可以指导我如何在 MCUXpresso IDE 中配置编译器或工具链选项,以强制生成 32 位宽的指令? 谢谢你, 卡尔蒂 Re: How to force 32-bit instructions (avoiding 16-bit Thumb) on i.MXRT1170 EVKB using Arm FuSa Compi 嗨@KD7 , 感谢您对 NXP MIMXRT 系列产品的关注! 在 RT1170 / Cortex-M7 上,不支持将此作为全局编译器设置。该内核执行 ARMv7-M Thumb/T32 代码,而 T32 本质上是 16 位/32 位混合的。A32 -marm 选项是固定的 32 位指令集选项,但对 M我的目标无效。 仅对于手写汇编,.W 可以强制选定的 T32 指令在有效的情况下使用 32 位编码,但它不能强制所有编译器生成的 C/C++ 指令都是 32 位的。 ARM可能会提供更多相关信息。 谢谢,并致以最诚挚的问候! 加文
記事全体を表示
MCUXpresso Secure Provisioning Tool (SEC) version 26.06 now available What's new in SEC v26.06? Support new processors: - MCX A series extended with MCX A557 variant - MCX N series extended with MCX N246 variant - New MCX NxxxT processors: MCX N246T/N247T/N527T/N536T/N537T/N546T/N547T/N556T/N557T/N946T/N947T - New MCX C processors: MCXC151, MCXC161, MCXC162 - i.MX952 A0 processor with Cortex-M debug support (unsigned only, serial downloader) MCX A28x/45x/5xx: Added FlexSPI NOR support; added signed & encrypted boot support for ECC and PQC ML-DSA MCX E31x: Added key catalog configuration, SMR region configuration and reset core configuration.  Added debug access protection (ADKP) for OEM_PROD and IN_FIELD life cycles MCX L25x: Added Secure Installer support for signed boot and more ! Known issues and limitations Troubleshooting Downloads  To download the installer, please login to our download site via: https://nxp.com/mcuxpresso/secure Useful links: Release Notes: MCUXpresso Secure Provisioning Tool (SEC) release notes Fact Sheet: MCUXpresso Secure Provisioning Tool Fact Sheet announcement
記事全体を表示
Create Key & Certificate for HTTPS Server using IP on Windows Introduction HTTP is a protocol used to enable communication between web browsers and servers. A secure variation of this protocol is HTTPS, which adds encryption to protect data exchanged between the client and the server. This ensures that even if someone intercepts the communication, they cannot understand the transmitted information. In embedded systems and MCU-based applications, libraries such as mbedTLS are commonly used to implement secure communication. These libraries rely on cryptographic keys and digital certificates. For production environments, certificates are typically signed by a Certificate Authority (CA), which guarantees their authenticity and allows web browsers to trust the connection. However, when a certificate is generated manually (self-signed), web browsers do not inherently trust it. Despite this, self-signed certificates are a practical option for internal or development use cases, since the communication remains encrypted. Additionally, it is possible to configure client devices to trust these certificates when required.   Download OpenSSL First, verify whether OpenSSL is installed on your system. If not, it must be downloaded and installed. To check if OpenSSL is already installed, run next line in command prompt: openssl --version If the command is not recognized, OpenSSL is not installed. If OpenSSL is not already installed on your system, you can easily find installation instructions by searching the web for your specific operating system. There are many reliable step‑by‑step guides available for Windows, Linux, and macOS that explain how to download, install, and verify OpenSSL properly. Following an up‑to‑date guide for your OS will help ensure the installation is completed correctly and securely.   Preparation Select a folder where all keys and certificates will be stored. Open a command prompt in this folder and proceed with the following steps.   Create Keys NOTE: Please replace %%Name%% according to your preference. Create a private key for the Server Certificate openssl genrsa -out %%KeyName%%.key 2048 Create a private key to simulate Certificate Authority (CA) openssl genrsa -out %%CAKeyName%%.key 2048 Create Certificate Authority Generate a self-signed CA certificate: openssl req -x509 -new -nodes -key %%CAKeyName%%.key -sha256 -days 3650 -out %%CAName%%.crt Create Server Certificate Config file to request certificate Create a configuration file named %%ConfigFileName%%.cnf using the following template, this can be created with Notepad. [req] default_bits = 2048 prompt = no distinguished_name = dn req_extensions = v3_req [dn] C=%%Country%% ST=%%State%% L=%%City%% O=%%Owner%% OU=%%Division%% CN=%%CommonName%% [v3_req] subjectAltName = @alt_names [alt_names] IP.1 = %%ServerIP%% Generate Certificate Signing Request (CSR) openssl req -new -key %%KeyName%%.key -out %%CertificateRequestName%%.csr -config %%ConfigFileName%%.cnf Sign Certificate with simulated CA openssl x509 -req -in %%CertificateRequestName%%.csr -CA %%CAName%%.crt -CAkey %%CAKeyName%%.key -CAcreateserial -out %%CertificateName%%.crt -days 365 -extensions v3_req -extfile %%ConfigFileName%%.cnf Prepare to use with mbedTLS Convert private Key to DER (Distinguished Encoding Rules) openssl rsa -in %%KeyName%%.key -outform DER -out %%KeyName%%_key.der Convert Certificate to DER (Distinguished Encoding Rules) openssl x509 -in %%CertificateName%%.crt -outform DER -out %%CertificateName%%.der Convert Key DER to array in a source file xxd -i %%KeyName%%_key.der > %%KeyName%%_key.c Convert Certificate DER to array in a source file xxd -i %%CertificateName%%.der > %%CertificateName%%_cert.c Install CA Certificate (Optional – Avoid Browser Warnings) To prevent browser warnings, install the CA certificate on the client device (PC, phone, etc.). Double-click the CA certificate file (.crt). Click Install Certificate. Select Local Machine. Choose Place all certificates in the following store. Click Browse and select Trusted Root Certification Authorities. Click Next → Finish. After this step, the system will trust certificates signed by this CA.
記事全体を表示
MCUXpresso Config Tools 26.06 Now Available We are pleased to announce that MCUXpresso Config Tools 26.06 are now available. Downloads Also via installer in MCUXpresso for VS Code https://marketplace.visualstudio.com/items?itemName=NXPSemiconductors.mcuxpresso In order to use it with other toolchains, download the installer for all platforms, please login to our download site via:  https://www.nxp.com/mcuxpresso/config Please refer to https://docs.mcuxpresso.nxp.com/config/latest/ for installation and quick start guides. For online version, login into MCUXpresso site: MCUXpresso WEB Release Notes Full details at https://docs.mcuxpresso.nxp.com/config/latest/ Version 26.06 Update for the latest NPI support
記事全体を表示
Config Tools for i.MX 26.06 Now Available We are pleased to announce that Config Tools for i.MX 26.06 are now available. Downloads & links To download the installer for all platforms, please login to our download site via:  https://www.nxp.com/design/designs/config-tools-for-i-mx-applications-processors:CONFIG-TOOLS-IMX Please refer to  Documentation  for installation and quick start guides. For further information about DDR config and validation, please go to this  blog post. Release Notes Full details on the release (features, known issues...) Version 26.06 DDR tool – NXP-validated memory configurations for multiple vendors is available System Manager – extended CLI support for a headless setting
記事全体を表示
S32K388 GMAC0 lwIP FreeRTOS S32DS36 RTD600 Debug Error Dear 1. The original project was developed based on S32DS3.5 + RTD5.0.0, Build OK & Run OK 2. Development requires basic RTD 6.0.0. Development environment: S32DS 3.6.2 + RTD 6.0.0 + TCPIP_STACK_3.0.0 + FreeRTOS_11.1.0_6.0.0 3. RTD5.0.0 and RTD6.0.0 have significant differences, so projects based on the original RTD5.0.0 cannot be used. Instead, refer to the example code provided in the forum ( Example: S32K388 GMAC0 lwIP FreeRTOS S32DS 3.6.1 RTD600 ). 4. Modify the corresponding PIN according to your hardware platform as follows:          5. Debugging the example code revealed that some initialization steps failed, as follows:    6. If the corresponding code is masked, the program can run, but the PHY address cannot be found. The attached file contains a debug example. I'm not sure if the reference example provided on the forum has been modified, or if I only modified the PIN definition, or if there's some other configuration error. Re: S32K388 GMAC0 lwIP FreeRTOS S32DS36 RTD600 Debug Error Hi, Petrs Hello, you are absolutely right. I am indeed using my own hardware platform. During RTD 5.0.0 debugging, I was able to ping successfully using the example code provided on the official website. When using RTD 6.0.0 in person, I followed the same approach, mainly changing the PIN and discovering the code.The program failed to run. The attached file is based on my own hardware RTD 5.0.0 (S32DS3.5 + RTD 5.0.0 + TCPIP_STACK_2.0.0) and can ping. The example code is OK, but I'm not sure if the clock configuration is incorrect. Could you please provide some assistance? Re: S32K388 GMAC0 lwIP FreeRTOS S32DS36 RTD600 Debug Error Hi, It seems you only changed the MDIO/MDC pins compared to the community example you referred to. Does this mean you are using your own custom-designed board? I tested your project on the S32K388EVB-Q289, and the MCU initialization completed successfully. The PHY address was not detected because the MDIO/MDC signals are connected to different pins on the EVB. After changing the MDIO/MDC pins to PTD16/PTD17, the PHY address was correctly obtained. BR, Petr
記事全体を表示
What kind of port does the T Embed have? I have the standard model T Embed, but i have no Idea what kind of port it has (the other port, not usb c), because the official site says its a grove port, the lilygo Wiki site says its a qwiic port. Can anyone help me please? Boot ROM|Booting | Flash Re: What kind of port does the T Embed have? Hello @papaku , The T‑Embed is not an NXP product, so this may be outside the scope of our support. Thank you for your understanding. BR Celeste
記事全体を表示
调用 SDK 闪存 API,但 S32K144 的 D_Flash 中缺少一些数据 大家好: 我在我的项目(S32K144)中调用 SDK flash init API,然后调用 Flash erase 和 Flash write。然后我发现 Flash 中的一些数据变成了 0xFF。然后我尝试在 Flash 初始化和 Flash 擦除/写入之间添加延迟,然后数据就正常了。然后我尝试检查 while (!(FTFC->FSTAT & FTFC_FSTAT_CCIF_MASK)); 而不是使用延迟函数。但它还是失败了。所以,我想知道是否需要延迟一段时间,等待闪存模块在硬件层完成初始化。 BR 洛基 Re: Call SDK flash API and some data in D_Flash missing of S32K144 嗨@Loky , 你使用的是哪个驱动程序版本? 不建议使用旧版 SDK 驱动程序;应改用 RTD 驱动程序。 Flash_Init 函数不会修改闪存内容。 擦除和写入功能已经在内部轮询 CCIF 标志,因此无需在应用程序代码中轮询它。 您观察到的现象可能与缓存或闪存预取缓冲区有关。请尝试禁用它们(PCCCR、OCMDR0),并检查问题是否仍然存在。 此致, 丹尼尔 Re: Call SDK flash API and some data in D_Flash missing of S32K144 嗨,丹尼尔: 这是我们目前使用的SDK Flash驱动程序版本。我的同事告诉我,S32K144 只有 SDK Flash 驱动程序,没有 RTD 驱动程序。能否简要解释一下SDK驱动程序出了什么问题?如果您有S32K144 RTD驱动程序,能否分享给我? 我尝试了您提到的方法(禁用缓存),但没有成功。 当上电复位或低压检测RESET时,我会将一些信息记录到闪存中,并且同一扇区中还有一些其他数据。我将读取所有行业数据,更新信息并重写该行业相关内容。但我有一些新的发现。我发现读取闪存之前数据就已经是 0xFF 了。如果在执行擦除或写入指令时闪存意外断电,再次上电后,该扇区中的数据是否会变为 0xFF?我会继续调查这个问题,也许是我的软件出现了漏洞。 BR 洛基 Re: Call SDK flash API and some data in D_Flash missing of S32K144 嗨@Loky , 该SDK是过时的软件。NXP 现在提供 RTD 驱动程序,其中也包括 Flash 驱动程序,包括 MCAL 层和与传统 SDK 等效的底层 IP 层。 您可以点击此处下载RTD软件包: https://www.nxp.com/webapp/swlicensing/sso/downloadSoftware.sp?catid=SW32K1-RTD44-D 请确保您使用的是 RTD 发行说明中指定的兼容版本的 S32 Design Studio。 你是否也禁用了预取缓冲区? OCMDR0 – 程序闪存预取缓冲区 OCMDR1 – 数据闪存预取缓冲区 如果在擦除或编程操作进行期间闪存意外断电,NXP 无法保证数据完整性。受影响的闪存内容将变为未定义状态,并且可能包含 ECC 错误。 考虑使用模拟 EEPROM 功能。 它是为此目的而优化的。 请参阅 AN11983 – 使用 S32K1xx EEPROM 功能 https://www.nxp.com/docs/en/application-note/AN11983.pdf 第五章 S32K1xx 电压骤降检测 第六章 S32K1xx 新快速写入模式 此致, 丹尼尔 Re: Call SDK flash API and some data in D_Flash missing of S32K144 嗨,丹尼尔: 谢谢你寄来的RTD包裹,我明天会查看。 我还没试过禁用预取缓冲区。你是说在擦除并写入闪存之前,我应该同时禁用缓存和预取吗?我也会试试。 是的,我今天确实遇到了一个无法纠正的 ECC 错误,它触发了硬故障。除了在设备通电后再次擦除该扇区之外,还有其他方法可以解决这个 ECC 问题吗?我认为这种方法不适用于我目前的软件设计。 谢谢你的建议。我将与同事们讨论模拟EEPROM。 BR 洛基 Re: Call SDK flash API and some data in D_Flash missing of S32K144 嗨,丹尼尔: 我很高兴地告诉大家,我们已经找到了根本原因,因为在断电期间 VCC-5v 不稳定,MCU 在低电压下反复 RESET,导致软件在初始化期间擦除闪存,但无法写入闪存。 BR 洛基
記事全体を表示
LLCE + PFE CAN2ETHを使用した時の時間デターミニスティック(TAS)トラフィックのベストプラクティス NXPチームの皆様、こんにちは。 私たちは、HPCにコネクテッドされたゾーンコントローラとしてS32G399Aを用いる ゾーンアーキテクチャ に取り組んでいます 現在のアーキテクチャ: 現在、GMACは完全なTime-Aware Shaper(TAS / 802.1Qbv)サポートと完全なTSN機能を備えています。 DDSはこのGMACパス上で動作し、サービス指向トラフィックに関して良好な時間決定性を確保しています。 新たな探査: AN13423で説明された公式のNXP LLCE + PFEサンプルアプリケーション(CAN2ETH / ETH2CAN)を成功裏に立ち上げてテストしました。 目的は、選択された高周波・低遅延CAN信号をLLCE→PFE(IEEE1722 AVTP over UDP)を通じてECUから直接オフロードし、ゾーンコントローラのCPU負荷とレイテンシを削減することです。 コミュニティの議論から、PFEは802.1AS-Rev(時間同期)のみをサポートしており、GMACとは異なりTime-Aware Shaper(802.1Qbv / TAS)やフレームプリエンプションをサポートしていないことが分かっています。 質問/ガイダンス依頼: LLCEはPFEと密接に統合されているため(PFE_HIF3を使用)、このシナリオにおけるNXPの推奨するベストプラクティスは何ですか? NXPが提供するPFEのソースコードを使ったりカスタマイズしたりすることで、PFEでTASサポートを有効にすることは可能でしょうか?(NXPがPFEのソースコードを提供しているのを見ましたが、これでTAS機能の追加や有効化に役立つでしょうか?) PFEでTASを有効化できない場合、LLCE + PFEトラフィックの強固な時間決定性を実現するためのNXPの推奨ベストプラクティスCAN2ETH何でしょうか? 重要な時間敏感なCAN信号は引き続きGMAC + TAS経路を使い、非クリティカルまたは大量の信号のみがLLCE + PFEを使うべきでしょうか? 推奨される方法は、PFEポートの下流にある外部TSNスイッチ(例えばSJA1110)に依存して、トンネルされたトラフィックの完全なTASスケジューリングを提供することでしょうか? 将来的にPFEでTASサポートを追加する計画やファームウェアアップデートはありますか? GMACとPFEの適切な分岐を決めつつ、セーフティに関わる決定性やハードリアルタイム信号の決定性を損なわないことを望んでいます。 公式なガイダンスやリファレンス・デザイン、構成のおすすめがあれば大変助かります。 お手数ですが、よろしくお願いいたします。 よろしくお願いいたします。 アルサル・イマーム SDVアーキテクト @ GK Automobiltechnologie (Disrupt) ゴールドVIP Re: Best practice for time-deterministic (TAS) traffic when using LLCE + PFE CAN2ETH こんにちは、アルサリマム ご連絡と詳細な情報提供をありがとうございました。 ご質問を拝受いたしました。確認のお手伝いをさせていただきます。 BR ジョーイ Re: Best practice for time-deterministic (TAS) traffic when using LLCE + PFE CAN2ETH こんにちは、arsalimam AUTOSAR_MCAL_ETH_43_PFE_UM.pdf を参照してください。PFE MCALドライバはTime Awareシェイパーをサポートしており、シェーパーは電子データ内で設定可能です。 この情報があなたの助けになれば幸いです。 BR ジョーイ Re: Best practice for time-deterministic (TAS) traffic when using LLCE + PFE CAN2ETH こんにちは、Joey_zさん。 迅速なご対応と、AUTOSAR_MCAL_ETH_43_PFE_UM.pdf をご紹介いただき、ありがとうございました。ご説明ありがとうございます。PFE MCALドライバのドキュメントを確認し、時間認識シェイパー(TAS / 802.1Qbv)の設定をEB(Elektrobit)ツールで検討します。 簡単な追加質問ですが、PFE MCALドライバーはフレームプリエンプション(IEEE 802.1Qbu / 802.3br)もサポートしていますか?もしそうなら、ユーザーマニュアルの該当セクションやTASと併用するための設定ガイダンスを共有していただければ幸いです。 GMACとLLCE+PFEのトラフィック分割を最終決定する前に、PFEパスで利用可能なTSN機能セットを完全に理解しようとしています。改めてサポートありがとうございます。 よろしくお願いいたします。 Re: Best practice for time-deterministic (TAS) traffic when using LLCE + PFE CAN2ETH こんにちは、アルサリマム 簡単な追加質問ですが、PFE MCALドライバーはフレームプリエンプション(IEEE 802.1Qbu / 802.3br)もサポートしていますか? >>>PFEはサポートしていません。 BR ジョーイ
記事全体を表示
S32k388 ブートROM リファレンスマニュアルにはBoot ROMについて言及がありますが、それ以上の情報はありません。 RMは、32KBのブートROMが5つ利用可能であるとだけ述べています。 ブートROMが重要になるのはどの時点か。sbafが実行される前にHSEによってここから実行されるファームウェアはありますか? Re: S32k388 Boot ROM こんにちは、 @Ars_ さん。 起動はsBAFで管理されており、これは実際には内部フラッシュコードです。これらのブートROMセクションはHSE(環境・安全・衛生)用途向けです。 社内の議論から、説明の変更リクエストがあったことがわかりました。この修正がいつ適用されるか確認するためにスレッドを更新します。 よろしくお願いします、 ジュリアン
記事全体を表示
FRDM-i.MX95 EVK の Ubuntu インストール ガイド (Ubuntu 22.04/24.04) こんにちは、 現在 FRDM-i.MX95 EVK を使っていて、このプラットフォームで Ubuntu(22.04または24.04) を動かしたいと考えています。 i.MX8MPにUbuntuをインストールするための以下のガイドを見つけました: https://community.nxp.com/t5/i-MX-Processors/How-to-install-ubuntu-on-imx8mp/td-p/1744295 私の質問は以下のとおりです。 このi.MX8MPガイドで説明されている手順をFRDM-i.MX95 EVKで使ってもいいですか? i.MX95向けに公式にサポートされているUbuntuイメージやBSPはありますか? もし直接互換性がない場合、i.MX95でUbuntuを動かす際に推奨される方法は何でしょうか? (例:Yocto + Ubuntu rootfs、またはプリビルドイメージなど) ブートローダー、カーネル、デバイスツリー、GPU/NPUのサポートなど、既知の制限や違いはありますか? i.MX95上でUbuntuを動作させるためのガイダンスや参考資料があれば、ぜひ教えていただきたいです。 事前に感謝いたします。 よろしくお願いします、 ジャック Re: Ubuntu installation guide for FRDM-i.MX95 EVK (Ubuntu 22.04/24.04) こんにちは、 @JK-IMXさん。 Ubuntu OSのサポートは終了しました。現在、私たちはDebian OSをサポートしています。Debianシステムに関する情報については、下記のリンクを参照してください。 https://www.nxp.com/design/design-center/software/embedded-software/linux-software-and-development-tools/nxp-debian-linux-sdk-distribution-for-i-mx-and-layerscape:NXPDEBIAN BR
記事全体を表示
SDKのフラッシュAPIと、欠けているデータD_Flash呼び出S32K144 チームの皆さん、こんにちは。 プロジェクト(S32K144)でSDKのflash init APIを呼び出し、その後Flash消去とFlash書き込みを呼び出します。その後、フラッシュメモリ内の一部のデータが0xFFになっていることに気づきました。そこで、フラッシュ初期化とフラッシュ消去/書き込みの間に遅延時間を追加してみたところ、データが正常になりました。そして、遅延関数を使用する代わりに、while (!(FTFC->FSTAT & FTFC_FSTAT_CCIF_MASK)); をチェックしてみます。しかし、それでも失敗に終わった。SO、ハードウェア層でフラッシュモジュールの初期化が完了するまで待つ時間を少し遅らせなければならないのかもしれません。 BR ロキー Re: Call SDK flash API and some data in D_Flash missing of S32K144 こんにちは、 @Loky さん。 どのドライバーバージョンを使っていますか? レガシーSDKドライバの使用は推奨されません。RTDドライバを使うべきです。 Flash_Init関数はフラッシュメモリの内容を変更しません。 消去・書き込み機能はすでに内部でCCIFフラグをポーリングしているので、アプリケーションコード内でポーリングする必要はありません。 観察された動作は、キャッシュまたはフラッシュのプリフェッチバッファに関連している可能性があります。PCCCRとOCMDR0を無効にして、問題が解決するかどうか確認してください。 よろしくお願いいたします。 ダニエル Re: Call SDK flash API and some data in D_Flash missing of S32K144 こんにちは、ダニエルさん。 これが現在使っているSDKのFlashドライバーバージョンです。同僚によると、S32K144はSDK Flash Driverしかなく、RTDドライバーはないそうです。SDKドライバーの何が問題なのか簡単に説明してもらえますか?もしS32K144 RTDドライバをお持ちなら、共有していただけますでしょうか。 ご指摘の方法(キャッシュを無効にする)を試してみましたが、うまくいきませんでした。 電源投入リセットまたはLVDリセット時に、フラッシュメモリにいくつかの情報を記録し、同じセクターに他のデータも記録します。私はすべてのセクターデータを読み込み、情報を更新してセクター向けに書き直します。しかし、いくつか新たな発見がありました。フラッシュメモリを読み取る前に、データが既に0xFFになっていることが分かりました。消去命令または書き込み命令の実行中にフラッシュメモリの電源が誤ってオフになった場合、電源を再びオンにしたときにセクター内のデータが0xFFになるのでしょうか?この問題を引き続き調査します。もしかしたらソフトウェアのバグかもしれません。 BR ロキー Re: Call SDK flash API and some data in D_Flash missing of S32K144 こんにちは、ダニエルさん。 RTDパッケージありがとうございます。明日確認してみます。 プリフェッチバッファを無効にしたことは一度もありません。フラッシュメモリの消去と書き込みの前に、キャッシュとプリフェッチの両方を無効にすべきということでしょうか? それも試してみます。 はい、訂正不能なECCに遭遇し、本日ハードフォルトが発生しました。デバイスの電源を入れた後にこのセクターを再度消去する以外に、このECCの問題を解決する方法はありますか?この方法は現在のソフトウェア設計には当てはまらないと思います。 ご提案ありがとうございます。エミュレートされたEEPROMについて、同僚と話し合います。 BR ロキー Re: Call SDK flash API and some data in D_Flash missing of S32K144 こんにちは、 @Loky さん。 SDKはレガシーソフトウェアです。NXPは現在、RTDドライバを提供しており、これにはフラッシュドライバも含まれており、MCAL層とレガシーSDKに相当する低レベルIP層の両方が含まれています。 RTDパッケージはこちらからダウンロードできます: https://www.nxp.com/webapp/swlicensing/sso/downloadSoftware.sp?catid=SW32K1-RTD44-D RTDリリースノートに記載された互換性のあるS32 Design Studioバージョンを使用していることを確認してください。 プリフェッチバッファも無効にしましたか? OCMDR0 – プログラムフラッシュプリフェッチバッファ OCMDR1 – データフラッシュプリフェッチバッファ 消去やプログラム操作中にフラッシュが予期せず電源が切れた場合、NXPはデータの整合性を保証できません。影響を受けるフラッシュメモリの内容は未定義となり、ECCエラーが含まれる可能性があります。 エミュレートEEPROM機能の使用を検討してください。 この目的に最適化されています。 AN11983 – S32K1xx EEPROM機能の使用を参照してください。 https://www.nxp.com/docs/en/application-note/AN11983.pdf 第5章 S32K1xx ブラウンアウト検出 第6章 S32K1xx 新しいクイックライティングモード よろしくお願いいたします。 ダニエル Re: Call SDK flash API and some data in D_Flash missing of S32K144 こんにちは、ダニエルさん: 原因が特定できて嬉しいです。VCC-5Vは電源オフ時に不安定で、MCUが低電圧で繰り返しリセットされるため、ソフトウェアは初期化時にフラッシュを消去するものの、フラッシュの書き込みはできません。 BR ロキー
記事全体を表示
S32K388 GMAC0 lwIP FreeRTOS S32DS36 RTD600 Debug Error Dear     1、原来的工程基于S32DS3.5 + RTD5.0.0开发,Build Ok & Run OK     2、基于开发需要必须基本RTD6.0.0开发,开发环境:S32DS3.6.2 + RTD6.0.0 + TCPIP_STACK_3.0.0 + FreeRTOS_11.1.0_6.0.0    3、RTD5.0.0与RTD6.0.0变化较大,不能使用原RTD5.0.0的工程,只好参考论坛提供的例程(示例 S32K388 GMAC0 lwIP FreeRTOS S32DS 3.6.1 RTD600)    4、根据自己硬件平台修改相应PIN如下:           5、Debug 例程,发现部分初始化过不去,如下:    6、如果把相应代码Mask掉,虽然程序可以Run,但是PHY Address都找不到 附件是Debug的例程,不清楚是不是论坛提供的参考例程存在修改之处,是不是我仅仅修改PIN定义,是不是始终之类配置错误? Re: S32K388 GMAC0 lwIP FreeRTOS S32DS36 RTD600 Debug Error Hi,Petrs    您好,你说的非常正确,我的确使用的硬件平台是自己的    在RTD5.0.0 Debug时候我也基于官网提供例程是可以ping OK    当面使用RTD6.0.0我也是基于同样的思路,主要就是修改PIN,发现Code Run不下去    附件是基于自己硬件 RTD5.0.0(S32DS3.5+RTD5.0.0+TCPIP_STACK_2.0.0)完成可以ping OK的例程,不清楚是不是时钟配置不正确,能否给协帮助? Re: S32K388 GMAC0 lwIP FreeRTOS S32DS36 RTD600 Debug Error 您好, 看来你只是更改了 MDIO/MDC 引脚,而没有参考社区示例。 这是否意味着您使用的是自己定制设计的板? 我在 S32K388EVB-Q289 上测试了您的项目,MCU 初始化成功完成。 由于 MDIO/MDC 信号连接到 EVB 上的不同引脚,因此未检测到 PHY 地址。将 MDIO/MDC 引脚改为 PTD16/PTD17 后,正确获取了 PHY 地址。 BR,彼得
記事全体を表示
S32k388 Boot ROM There is mention of Boot ROM in the reference manual, but no further information is available. RM just says five instances of 32kb boot rom is available  At what point boot rom becomes relevant. Is there a firmware that run from here by the HSE even before sbaf is ran  Re: S32k388 Boot ROM Hi @Ars_, Booting in managed by sBAF which is actually code in internal FLASH. These Boot ROM sections are for HSE use. From an internal discussion, I can see that there was a request to modify the description, I will bump the thread to see when this fix will be applied. Best regards, Julián 
記事全体を表示
S32K388 GMAC0 lwIP FreeRTOS S32DS36 RTD600 デバッグエラー 親愛なる 1. 元のプロジェクトは S32DS3.5 + RTD5.0.0 ビルドに基づいて開発されました。OK & 実行OK 2. 開発には基本RTD 6.0.0が必要です。開発環境:S32DS 3.6.2 + RTD 6.0.0 + TCPIP_STACK_3.0.0 + FreeRTOS_11.1.0_6.0.0 3. RTD5.0.0とRTD6.0.0には大きな違いがあるため、元のRTD5.0.0に基づいたプロジェクトは使用できません。代わりに、フォーラムで提供されているサンプルコードを参照してください(例:S32K388 GMAC0 lwIP FreeRTOS S32DS 3.6.1 RTD600 )。 4. ハードウェアプラットフォームに応じて、対応するPINを以下のように変更してください。          5. サンプルコードのデバッグを行った結果、以下のような初期化手順の一部が失敗していることが判明しました。    6. 対応するコードがマスクされている場合、プログラムは実行できますが、PHYアドレスを見つけることはできません。 添付ファイルにはデバッグ用の例が含まれています。フォーラムで提供されている参照例が変更されているのか、私がPIN定義だけを変更したのか、あるいは他の設定エラーがあるのかが分かりません。 Re: S32K388 GMAC0 lwIP FreeRTOS S32DS36 RTD600 Debug Error こんにちは、 あなたが参照したコミュニティの例と比較すると、MDIO/MDCピンのみを変更したようですね。 これはつまり、ご自身で設計されたカスタムボードを使用しているということですか? S32K388EVB-Q289であなたのプロジェクトをテストし、MCUの初期化は無事完了しました。 PHYアドレスは検出されませんでした。なぜならMDIO/MDC信号がEVB上の異なるピンに接続されているからです。MDIO/MDCピンをPTD16/PTD17に変更したところ、PHYアドレスが正しく取得できた。 BR、ペトル Re: S32K388 GMAC0 lwIP FreeRTOS S32DS36 RTD600 Debug Error こんにちは、ペトルス こんにちは。おっしゃる通りです。確かに私は独自のハードウェアプラットフォームを使用しています。RTD 5.0.0のデバッグ中に、公式サイトに掲載されているサンプルコードを使用してpingを正常に実行できました。 RTD 6.0.0を実際に使用した際も、主にPINを変更してコードを見つけるという同じ手順を踏みました。 プログラムの実行に失敗しました。添付ファイルは、私のハードウェアRTD 5.0.0(S32DS3.5 + RTD 5.0.0 + TCPIP_STACK_2.0.0)に基づいており、pingを実行できます。サンプルコードは問題ないのですが、クロックの設定が間違っているのではないかと考えています。何かアドバイスをいただけないでしょうか?
記事全体を表示
Ubuntu installation guide for FRDM-i.MX95 EVK (Ubuntu 22.04/24.04) Hello, I am currently working with the FRDM-i.MX95 EVK and would like to run Ubuntu (22.04 or 24.04) on this platform. I found the following guide for installing Ubuntu on the i.MX8MP: https://community.nxp.com/t5/i-MX-Processors/How-to-install-ubuntu-on-imx8mp/td-p/1744295 My questions are: Can I follow the same procedure described in this i.MX8MP guide for the FRDM-i.MX95 EVK? Are there any officially supported Ubuntu images or BSPs available for i.MX95? If not directly compatible, what would be the recommended approach to run Ubuntu on i.MX95? (e.g., Yocto + Ubuntu rootfs, or any prebuilt images) Are there any known limitations or differences (e.g., bootloader, kernel, device tree, GPU/NPU support) that I should be aware of? I would really appreciate any guidance or references for running Ubuntu on i.MX95. Thank you in advance. Best regards, Jack Re: Ubuntu installation guide for FRDM-i.MX95 EVK (Ubuntu 22.04/24.04) Hi @JK-IMX  We no longer support Ubuntu OS.  We now support Debian OS. Please refer to the link below for information about the Debian system. https://www.nxp.com/design/design-center/software/embedded-software/linux-software-and-development-tools/nxp-debian-linux-sdk-distribution-for-i-mx-and-layerscape:NXPDEBIAN B.R
記事全体を表示
FRDM-i.MX95 EVK 的 Ubuntu 安装指南 (Ubuntu 22.04/24.04) 你好, 我目前正在使用FRDM-i.MX95 EVK ,并且想在这个平台上运行Ubuntu(22.04 或 24.04) 。 我找到了以下关于在 i.MX8MP 上安装 Ubuntu 的指南: https://community.nxp.com/t5/i-MX-Processors/How-to-install-ubuntu-on-imx8mp/td-p/1744295 我的问题是: 我可以按照 i.MX8MP 指南中描述的步骤来操作 FRDM-i.MX95 EVK 吗? 是否有官方支持的适用于 i.MX95 的 Ubuntu 镜像或 BSP? 如果不能直接兼容,那么在 i.MX95 上运行 Ubuntu 的推荐方法是什么? (例如,Yocto + Ubuntu rootfs,或任何预构建的映像) 是否存在我应该注意的已知限制或差异(例如,引导加载程序、内核、设备树、GPU/NPU 支持)? 我非常感谢您能提供任何关于在 i.MX95 上运行 Ubuntu 的指导或参考资料。 提前谢谢您。 此致, 杰克 Re: Ubuntu installation guide for FRDM-i.MX95 EVK (Ubuntu 22.04/24.04) 你好@JK-IMX 我们已停止对Ubuntu操作系统的支持。我们现在支持 Debian 操作系统。有关 Debian 系统的信息,请参阅以下链接。 https://www.nxp.com/design/design-center/software/embedded-software/linux-software-and-development-tools/nxp-debian-linux-sdk-distribution-for-i-mx-and-layerscape:NXPDEBIAN BR
記事全体を表示