NDAに関する質問 こんにちは、NXPさん。 データシートのNDAは企業だけが申請できますかSJA1105PQRS_SDS?私は独立系でモータ制御ソリューションを開発しています。FUTURE、会社を設立するかもしれません。

Impossible to integrate GUI Guider in FreeMaster Dear All In the FreeMASTER web page it is indicated that GUI Giider supports Widget creation in FreeMAster, but the available FreeMaster Version 2.01 and also the video: https://community.nxp.com/t5/MCUXpresso-Training-Hub/FreeMASTER-Gui-Guider-integration/ta-p/1924225 Indicate how to integrate GUI Guider in FreeMASTER, however there is no  "link to FreMASTER server" nor any reference to FreeMASTER Configuration in GUI Guider 2.01. Furthermore NODE Red is not supported by FREEMaster (it is by the light version only). So there is no way to create nice widget in FreeMaster Is it correct ? Regard  Paolo Is it possible to use GUI Guider in FreeMASTER, and how ? Can you point me to the right video/app note ? Thanks  Paolo Re: Impossible to integrate GUI Guider in FreeMaster Dear All From internal NXP ticketing system it results that Gui Guider 2.01 can not integrated in FreeMaster, only the next Version will be. At the moment we must use Gui Guider 2.01 v1.10 Regards Paolo

Grypto用のS32K312mcal構成が、対応するメモリに存在しません。 こんにちは： このコードは、ドライバとしてmcal（RTD 5.0）とHSE（HyperSE 0.6.0）を使用しています。mcalによって生成されたコードを使用してgryptoサービスを呼び出すと、すべて応答が返されます。 #define HSE_SRV_RSP_NOT_SUPPORTED (( hseSrvResponse_t ) 0xAA55A11EUL ) /**< @brief サポートされていない操作または機能です。 */ 次に、HSEインターフェースを直接呼び出してみたところ、問題なく動作しました。なぜでしょうか？対応するデータは「no」フィールドに格納されるべきではないでしょうか？ キャッシュ可能な場所を地図上で確認したところ… これがこのセクションに何も表示されない理由でしょうか？また、これは私が普段使っているものとは違います。 それは重要ですか？ このメッセージをご覧になった方は、私の質問にお答えいただき、mcalコードを正しく使用する方法についての解決策をご提示ください。 どうもありがとうございます。 Re: S32K312mcal配置Grypto不在对应的内存 こんにちは、@li5920o Crypto_43_HSE_MemMap.h によると、CRYPTO_43_HSE_START_SEC_VAR_SHARED_CLEARED_UNSPECIFIED_NO_CACHEABLE は変数を .mcal_shared_bss に強制的に書き込むはずです。 マップファイルによると、そのようなセクションはリンカーファイルに存在します。 コンパイラの設定に何らかの問題があるようです。すべてのコンパイラ設定のスクリーンショットを撮ってもらえますか?特に： Cコンパイラ - 最適化 Cコンパイラ - その他 Cコンパイラ - プリプロセッサ コンソールからのビルドログや、プロジェクト内の*.argsファイルも送ってもらえますか?ビルド前にプロジェクトをクリーンアップしてください。ありがとう。 よろしくお願いいたします。 ルーカス Re: S32K312mcal配置Grypto不在对应的内存 こんにちは、ご返信ありがとうございます。 添付ファイルには、引数ファイルとスクリーンショットが含まれています。 ビルドログは/console_logフォルダにあります。 構成設定は基本的に変更されていません。唯一の変更点はおそらくGCCのバージョンです（変更の理由：最初にダウンロードしたとき、GCCバージョン11.4をインストールするとコンパイルされたファイルの実行に頻繁に問題が生じたため、代わりにバージョン10.2をダウンロードしました）。 ご返信いただき、改めてありがとうございました。 Re: S32K312mcal配置Grypto不在对应的内存 こんにちは、ご返信ありがとうございます。 ご提案いただいたとおりOSの最適化を有効にしましたが、問題は解決しませんでした。 そこで、以下の2つの設定オプションを無効にしようとしていたところ、偶然にも`-fdata-sections`を無効にすることで正しいデータ設定が得られることを発見しました。CMAC署名と検証は既にテスト済みで、成功しています。 さて、もう一つ疑問なのは、このオプションを無効にすることが解決策だとしたら、システム全体に他に何か影響が出るだろうか、ということです。 デフォルトで有効になっているようです。 ご返信いただき、誠にありがとうございます。 Re: S32K312mcal配置Grypto不在对应的内存 こんにちは、@li5920o 返信が遅れて申し訳ありません。こちらでは祝日がありました。 最適化レベル-O0を使っているのがわかります。しかし、RTDは-Osレベルで開発およびテストされました。 -Os オプションの使用を強くお勧めします。-O0が似たような問題を引き起こす可能性があることはすでに見ました。この構成が効果があるか試してみていただけますか? よろしくお願いいたします。 ルーカス

FreeMaster 无法集成 GUI Guider。 各位 FreeMASTER 网页上指出 GUI Giider 支持在 FreeMASTER 中创建小部件，但目前可用的 FreeMASTER 版本为 2.01，并且视频中也提到了这一点： https://community.nxp.com/t5/MCUXpresso-Training-Hub/FreeMASTER-Gui-Guider-integration/ta-p/1924225 请说明如何将 GUI Guider 集成到 FreeMASTER 中，但是 GUI Guider 2.01 中既没有“FreeMASTER 服务器链接”，也没有任何关于 FreeMASTER 配置的参考资料。此外，FREEMaster 不支持 NODE Red（仅轻量版支持）。所以，在FreeMaster中无法创建美观的小部件。 这样说对吗？ 看待 保罗 FreeMASTER 中是否可以使用 GUI Guider？如果可以，该如何操作？你能帮我找到相关的视频/应用说明吗？ 谢谢 保罗 Re: Impossible to integrate GUI Guider in FreeMaster 各位 根据 NXP 内部的工单系统显示，Gui Guider 2.01 无法集成到 FreeMaster 中，只有下一个版本才能集成。目前我们必须使用 GUI Guider 2.01 v1.10。 此致 Paolo

LS1021AのIFCインターフェースのip_clk周波数帯を教えていただけますか? こんにちは、 規格書、ARM、チェックリストなどのLS1021AのIFCインターフェースのip_clk周波数帯域が見つかりません。教えていただけますか? よろしくお願いいたします！ よろしくお願いいたします！ ジェイソン QorIQ LS1デバイス Re: Could you please tell me the ip_clk frequency range for IFC interface of LS1021A? LS1021A の IFC ip_clk には、個別に指定された最小/最大周波数範囲はありません。ip_clkは内部IFCモジュールクロックであり、プロセッサのプラットフォームクロックに等しいです。これはインターフェースピンクロックではありません。データシートには、IP_CLKが内部にあり、インターフェースのピンには利用できないと明記されています。 標準のLS1021Aクロック構成の場合： リファレンス・マニュアルでは、プラットフォームPLLが300 MHzのプラットフォームクロックを生成すると説明されており、文書化されたRCWの例ではSYSCLK = 100 MHz(SYS_PLL_RAT = 3)が用いられ、ip_clk = 300 MHzとなります。

NDA Question Hello NXP, Can only companies apply for NDA for SJA1105PQRS_SDS datasheet ? I'm an independent developing motor controls solutions. I may form a company in the future.

FS85 stuck in INIT_FS forever when OTP_CFG_ASIL.WD_DIS = 1 — is this expected? Hi, We're bringing up a board with the FS85 (fail-safe SBC) and the fail-safe state machine never leaves INIT_FS (FS_STATES.FSM_STATE stays at 6 / INIT_FS indefinitely, even though the MCU sends a continuous watchdog refresh at the configured window period). Per the datasheet (Rev 9, §14.3, p.18): "The first good watchdog refresh closes the INIT_FS." On our part, OTP_CFG_ASIL.WD_DIS = 1 (watchdog monitoring disabled by OTP). Supporting register reads while stuck (all consistent with the watchdog evaluation logic simply never running): FS_I_WD_CFG.WD_ERR_CNT = 0, WD_RFR_CNT = 0 (never move) FS_DIAG_SAFETY.BAD_WD_DATA = 0, BAD_WD_TIMING = 0 (never latch) FS_STATES.REG_CORRUPT = 0, OTP_CORRUPT = 0 (ruling out an INIT_FS register/register_NOT mismatch) Question: Is it expected/documented that WD_DIS = 1 structurally prevents ever leaving INIT_FS (since the "good watchdog refresh" event that closes INIT_FS can never be generated when the WD is OTP-disabled)? Or is there an alternate documented path to close INIT_FS and reach NORMAL_FS when the watchdog is disabled by OTP? Datasheet section 14.1/14.3 states VALID_WD = 0 "when the WD is disabled by OTP", but doesn't explicitly state the consequence on the INIT_FS -> WAIT_ABIST2 transition. Any clarification, or a pointer to the relevant application note, would be appreciated. Thanks, Sophie FS85&FS84 Re: FS85 stuck in INIT_FS forever when OTP_CFG_ASIL.WD_DIS = 1 — is this expected? Hello sobo Good day! During my research, I found information on a similar case, and I am reviewing it with a colleague who was responsible for its review; however, given the nature of the case, you will need to open a ticket on our official website so that we can share information more freely and securely. Thanks for your understanding. Have a great day and best of luck.

S32K344 Kicadの記号とパッケージ こんにちは、 S32K344 MCUファミリー用のKiCadライブラリ(回路図記号、フットプリント、3Dモデル(STEP)などは利用可能でしょうか? ありがとう。 Re: S32K344 Kicad symbols and footprints ありがとう。 そこで、kicadのシンボル、フットプリント、3Dモデルを自分で設計しなければならないと考えています。 Re: S32K344 Kicad symbols and footprints こんにちは、 @manu_fenixecu さん。 S32K3の場合、CADENCE Allegro用の3D STEPファイルや記号とパッケージを提供しています。ハードウェア設計パッケージでご覧いただけます: https://www.nxp.com/webapp/Download?colCode=S32K3_HW-DesignPackage よろしくお願いいたします。 ルーカス

Issue regarding booting A53 core after booting M7 core on IMX8MP. After starting the M7, I try to continue the normal boot process: boota mmc1 or boot At this point, AAOS does not boot correctly.If I doesn't  start the M7 and directly execute:boota mmc1, AAOS boots normally. Therefore, the problem appears to be related to starting the Cortex-M7 before booting the Cortex-A53/AAOS. It shows an Asynchronous System Error  Re: Issue regarding booting A53 core after booting M7 core on IMX8MP. Hello @Siva_Sachu  Hope you are doing very well. Could you please share steps to reproduce the issue? Are you starting M7 in U-boot? Best regards, Salas.

FlexIO BiSS-Cマスター:MAクロックカウントがACK期間に適応できず、CRCが2.5 MHzで故障します SDKの flexio_biss_polling_transfer例で、BiSS-C絶対エンコーダ(24ビットST + 16ビットMT)と通信 するために、この MIMXRT1186を使って います。 問題： 500 kHz では CRCが通過し位置データも正確です。 2.5 MHz では 、CRCは必ず失敗します。エンコーダのACK周期は約 11.8 µs で 、これは2.5 MHzでは約 30 MAクロック周期 に相当します 。 オシロスコープによる観測結果から、FlexIOマスターはACK期間を調整することなく、フレームの最初から一定数のMAクロックを送信していることが分かります。30ビットのACK低レベル信号が64ビット受信シフターにサンプリングされ、実際のSTART + SCDデータがシフトウィンドウの外に押し出されてしまいます。FLEXIO_BISS_CalFrameHeadLen()は 12 ～ 34 の値を返し、BISS_VerifyFrame() によるキャリブレーションが失敗します。 BiSS-Cについて私が理解していること： このプロトコルでは、エンコーダが内部ステートマシンを進め、最終的にACKを終了してSTARTビットを送信するためにクロックが必要となるため、ACK中もMAが動作し続ける必要がある。したがって、正しいマスター振る舞いは次の通りです: MAは、ACK中も含め、フレームの開始時からクロックを送信し続けます。 マスターモニターはSLを監視します。 マスターは、既に送信されたMAクロックの数を継続的にカウントします。SLがハイになると（ACKが終了し、STARTビットが到着すると）、マスターはACKによって消費されたクロック数を記録し、フレームを完了するために必要なクロック数を計算します。 質問： FlexIOのタイマーは固定されたタイマーコンペア値を使い、あらかじめ決められたクロック数を一度に送信します。上記の適応動作、つまりフレーム中のSLエッジに基づいて残りのMAクロック数を動的に調整するFlexIOの仕組みはありますか? 具体的には： FlexIOのタイマーはSLエッジをトリガーとして使い、タイマーを停止、リセット、または再ロードすることで、マスターがACK終了を判別し、残りのクロックを送信できるようにできますか? もしFlexIOがこれをできない場合、NXPは長時間のACK対応をサポートするBiSS-Cマスター(例:eFlexPWM、LPSPI、またはFPGAベースのソリューション)をどのように実装することを推奨していますか? 設定： MCUXpresso SDK for MIMXRT1186 ドライバ: fsl_flexio_biss.c / .h オシロスコープでMA（D02）とSL（D00）をモニタリング ご指導いただければ幸いです。 回复： FlexIO BiSS-C master: MA clock count cannot adapt to ACK period, CRC fails at 2.5 MHz @rejust様、 ご回答ありがとうございます。これは、同じ問題に直面している他の人々にとって非常に役立つでしょう。   よろしくお願いいたします。 シェリー     回复： FlexIO BiSS-C master: MA clock count cannot adapt to ACK period, CRC fails at 2.5 MHz 追記：NXP社は、この問題を解決する公式サンプルを公開しました。 AN15161 — FlexIOがMCX A366上で実装したBiSS-Cインターフェース プロジェクト:an-mcxa366-bissc-interface-using-flexio(NXPアプリケーションコードハブ)

S32K344 KiCad符号和封装 你好， 是否有适用于 S32K344 MCU 系列的 KiCad 库，包括原理图符号、封装和 3D 模型（STEP）？ 谢谢。 Re: S32K344 Kicad symbols and footprints 谢谢。 所以我想我必须自己设计 KiCad 符号、封装和 3D 模型。 Re: S32K344 Kicad symbols and footprints 你好@manu_fenixecu 对于 S32K3，我们提供 CADENCE Allegro 的 3D STEP 文件、符号和封装。可以在硬件设计包中找到： https://www.nxp.com/webapp/Download?colCode=S32K3_HW-DesignPackage 此致， Lukas

IMX8MPにおいて、M7コア起動後にA53コアを起動する際の問題。 M7を起動した後、通常のブートプロセスを継続しようとします: boota mmc1または boot この時点では、AAOSは正しく起動しません。M7を起動せずに直接boota mmc1を実行すると、 AAOSは正常に起動します。 したがって、この問題はCortex-A53/AAOSを起動する前にCortex-M7を起動したことに関係しているようです。 非同期システムエラーが表示されています。 Re: Issue regarding booting A53 core after booting M7 core on IMX8MP. こんにちは、 @Siva_Sachu さん。 お元気でお過ごしのことと思います。 問題を再現するための手順を共有していただけますか? U-bootでM7を起動していますか？ よろしくお願いいたします。 サラス。

FlexIO BiSS-C master: MA clock count cannot adapt to ACK period, CRC fails at 2.5 MHz I'm using the MIMXRT1186 with the SDK's flexio_biss_polling_transfer example to communicate with a BiSS-C absolute encoder (24-bit ST + 16-bit MT). Problem: At 500 kHz, CRC passes and position data is correct. At 2.5 MHz, CRC always fails. The encoder's ACK period is about 11.8 µs, which equals roughly 30 MA clock periods at 2.5 MHz. Oscilloscope observation shows that the FlexIO master sends a fixed number of MA clocks from the very beginning of the frame, without adjusting for the ACK period. The 30 ACK low-level bits are sampled into the 64-bit receive shifter, pushing the actual START + SCD data out of the shift window. FLEXIO_BISS_CalFrameHeadLen() returns values between 12 and 34, and BISS_VerifyFrame() calibration fails. What I understand about BiSS-C: The protocol requires MA to keep running during ACK, because the encoder needs those clocks to advance its internal state machine and eventually end ACK and send the START bit. So the correct master behavior is: MA keeps sending clocks from the start of the frame, including during ACK. The master monitors SL. The master continuously counts the MA clocks already sent. When SL goes high (ACK ends, START bit arrives), the master records how many clocks were consumed by ACK, then calculates how many more clocks are needed to complete the frame. My question: FlexIO's timer uses a fixed timerCompare value to send a predefined number of clocks in one shot. Is there any FlexIO mechanism to support the adaptive behavior above, i.e., dynamically adjusting the number of remaining MA clocks based on the SL edge during a frame? Specifically: Can FlexIO's timer use the SL edge as a trigger to stop, reset, or reload the timer, so that the master can determine when ACK has ended and then send the remaining clocks? If FlexIO cannot do this, what does NXP recommend for implementing a BiSS-C master that supports long ACK periods (e.g., eFlexPWM, LPSPI, or an FPGA-based solution)? Setup: MCUXpresso SDK for MIMXRT1186 Driver: fsl_flexio_biss.c / .h Oscilloscope monitoring MA (D02) and SL (D00) Thanks for any guidance. 回复： FlexIO BiSS-C master: MA clock count cannot adapt to ACK period, CRC fails at 2.5 MHz Update: NXP has released an official example that solves this issue. AN15161 — BiSS-C Interface Implemented by FlexIO on MCX A366 Project: an-mcxa366-bissc-interface-using-flexio (NXP Application Code Hub) 回复： FlexIO BiSS-C master: MA clock count cannot adapt to ACK period, CRC fails at 2.5 MHz Dear @rejust , Thank you for your response. This will be very helpful to others facing the same issue.   Best Regards, Shelly    

在 IMX8MP 上启动 M7 核心后，启动 A53 核心时出现问题。 启动 M7 后，我尝试继续正常的启动过程：boota mmc1或 boot 此时，AAOS 无法正常启动。如果我不启动 M7，而是直接执行 `boota mmc1` 命令， AAOS 则可以正常启动。 因此，问题似乎与在启动 Cortex-A53/AAOS 之前启动 Cortex-M7 有关。 它显示异步系统错误。 Re: Issue regarding booting A53 core after booting M7 core on IMX8MP. 你好@Siva_Sachu 希望你一切都好。 请问能否提供重现问题的步骤？ 您是在 U-boot 中启动 M7 吗？ 顺祝商祺！ 萨拉斯。

PTN3460 支持 大家好， PTN3460I 的数据手册中提到了“I2C 总线实用程序和固件及 EDID 更新编程指南”文档。我找不到与I2C总线实用程序和EDID更新工具相关的文档。 此外，我们能否使用 DP Aux 刷新 PTN3460I 的内部闪存？如果是这样，是否有相应的工具？PTN3460（Flash-over-AUX）工具仅用于固件更新，还是也可用于EDID更新？ Re: PTN3460 Support 您好， PTN3460I 数据手册中引用的文档“I2C 总线实用程序和固件及 EDID 更新编程指南”对应于 AN11606 – PTN3460I 编程指南（适用于 PTN3460I）和 AN11128 – PTN3460 编程指南（适用于商用 PTN3460）。两者均可在NXP.com上公开获取： AN11606 – PTN3460I 编程指南（修订版 1.4） — 涵盖 I²C 总线配置表结构、EDID 编程（最多 7 个 EDID 数据结构）、所有寄存器定义，以及通过 I²C 将 EDID 和配置数据写入 PTN3460I 内部闪存的逐步程序。 AN11128 – PTN3460 编程指南（修订版 1.8） — 商用 PTN3460BS 变体的等效文档。 关于您提出的有关 DP AUX 接口和 Flash-over-AUX (FoA) 工具的问题： 通过 DP AUX 接口对内部闪存进行编程：是的，PTN3460I 支持通过 DP AUX 通道对其内部闪存进行编程。可以通过 I²C 总线接口或 DP AUX 访问寄存器。 Flash-over-AUX (FoA) 工具范围：PTN3460/PTN3460I 有两种独立的 FoA 工具： FoA 固件更新程序（PTN3460IBS 固件 F2 的独立工具）——专门用于通过 DP AUX 通道进行固件版本升级。 FoA EDID 更新程序 — 一个专门用于通过 DP AUX 通道进行 EDID 更新的独立实用程序。 请查收下方附件。 BRs，托马斯

CLEV6630B eval board(OM26630FDK) I got PDf files of CLEV6630B eval board(OM26630FDK) can I get altium pcb files of the same for use in our custom design? Re: CLEV6630B eval board(OM26630FDK) Hello @R_Tony, Hope you are doing well. My apologies, the only design files available for this device are the CLRC6630B schematics and layout, available in PDF format. I apologize for the inconvenience. Regards, Eduardo.

GUI GUIDER 2.0界面优化建议 hi： 1.事件缩放之后，连接的箭头位置没有跟随，是错位的； 2.事件中的这些内容，包括其他的是否也可以支持中文，或者支持鼠标悬浮显示中文说明； 回复： GUI GUIDER 2.0界面优化建议 嗨@ALVAN 感谢您提出的宝贵建议。我会将您的反馈转达给我们的 GUI 指导团队，供他们进一步审查和考虑。   BR 哈里

为 IMX8 Nano 处理器实现 USB 尝试为 imx8 nano 实现 USB 功能，评估板布局显示 ID 引脚为浮空导线。它能在主机模式下工作吗？因为主机模式下 id 必须等于 0。 Re: implementing usb for imx8 nano processor 你好@Jayesh2408 希望你一切都好。 是的，只要通过软件强制控制器行为，浮空 ID 引脚在仅主机模式下也能完美工作。 您只需将设备树中的dr_mode属性从“ otg ”更改为“ host ”即可： &usbotg1 { dr_mode = "host"; hnp-disable; srp-disable; adp-disable; usb-role-switch; disable-over-current; samsung,picophy-pre-emp-curr-control = <3>; samsung,picophy-dc-vol-level-adjust = <7>; status = "okay"; port { usb1_drd_sw: endpoint { remote-endpoint = <&typec1_dr_sw>; }; }; }; 顺祝商祺！ 萨拉斯。

IMX8ナノプロセッサ向けのUSB実装 iMX8 NanoにUSBを実装しようとしていますが、評価ボードのレイアウトではIDピンの配線がフローティング状態になっています。ホストモードでも動作しますか？ホストモードではidを0にする必要があるからです。 Re: implementing usb for imx8 nano processor こんにちは、@Jayesh2408さん お元気でお過ごしのことと思います。 はい、フローティングIDピンはホストオンリーモードでは、ソフトウェアでコントローラーの動作を強制すれば問題なく動作します。 デバイスツリーの dr_mode プロパティを「otg」から「host」に変更すればいいです。 &usbotg1 { dr_mode = "host"; hnp-disable; srp-disable; adp-disable; usb-role-switch; disable-over-current; samsung,picophy-pre-emp-curr-control = <3>; samsung,picophy-dc-vol-level-adjust = <7>; status = "okay"; port { usb1_drd_sw: endpoint { remote-endpoint = <&typec1_dr_sw>; }; }; }; よろしくお願いいたします。 サラス。

i.MX93 power sequencing I am designing a low power PCB based around the i.MX93 and its recommended PMIC (PCA9451). The AN13917 power consumption measurement document suggests that in its lowest power mode (section 6.7.8) the SoC+DRAM power consumption should be ~174mW. However, the current measurements in the document are taken after the PMIC, so do not include any efficiency losses.  When calculating the actual expected power consumption, the vdd_ana_0p8 rail stands out as a very high consumer of energy. The 16.5mA current draw on this rail causes 69mW dissipation in the PMIC LDO (from a 5V input). This is ~60% of the efficiency losses. I would like to power this rail from a separate SMPS module (TI TPSM82821) to reduce these losses, however the i.MX93 datasheet has no definition of Tstep or Toff_step in the power rail sequencing requirements. Are there actually any timing requirements, or only sequencing? Would it be sensible to use VDD_SOC as the enable trigger (via a comparator) for the external SMPS, or are there better options to use? I'm assuming that the 0V8 will discharge faster than VDD_SOC during power down as the TPMS82821 has an output active discharge function. Re: i.MX93 power sequencing Hello, There is a time for Tstep or Toff_step in Table 6. PWRUP mode: tSTEP (Time to next power rail ON from prev rail POK):  2 ms tOFF_STEP (Time to next power rail off from prev rail off): 8 ms Also, you can use VDD_SOC as reference to trigger external regulator in power-up/power-off sequences. Best regards.