Multi Source Translation Content

キャンセル
次の結果を表示 
表示  限定  | 次の代わりに検索 
もしかして: 

Multi Source Translation Content

ディスカッション

ソート順:
Crystal oscillator waveform abnormality Hello, @lukaszadrapa Our company is using your FS32K144HFT0MLHT MCU. The waveform is abnormal when using an 8MHz passive crystal oscillator (AV08000009). Is this waveform acceptable for your company's MCU? Will it affect the normal operation of the MCU? Re: 晶振波形异常 Hi @Kyp  The oscilloscope screenshot does not appear to show the actual 8 MHz crystal waveform. The displayed frequency (~256 Hz) is inconsistent with the expected oscillator frequency and is most likely caused by aliasing due to the selected oscilloscope timebase and sampling rate. Therefore, it is not possible to assess the crystal oscillator quality from this measurement alone. A significantly faster timebase should be used to observe the actual oscillator waveform. Regards, Lukas Re: 晶振波形异常 HI, lukaszadrapa We apologize, we retested the waveform, and the image is as follows. Please analyze this and offer any suggestions.
記事全体を表示
TJA1120A RGMII Mode- Delay Config This is the Device-Tree for TJA1120A - cpsw_port1, cpsw3g_phy0 &cpsw_port1 { status = "okay"; phy-mode = "rgmii-txid"; phy-handle = <&cpsw3g_phy0>; }; &cpsw_port2 { status = "okay"; phy-mode = "rgmii"; phy-handle = <&cpsw3g_phy1>; }; &cpsw3g_mdio { status = "okay"; pinctrl-names = "default"; pinctrl-0 = <&main_mdio1_pins_default>; cpsw3g_phy0: ethernet-phy@0 { compatible = "ethernet-phy-id001b.b031"; reg = <4>; }; cpsw3g_phy1: ethernet-phy@1 { compatible = "ethernet-phy-id0022.1620"; reg = <0>; txc-skew-ps = <900>; rxc-skew-ps = <900>; rxd0-skew-ps = <420>; rxd1-skew-ps = <420>; rxd2-skew-ps = <420>; rxd3-skew-ps = <420>; txd0-skew-ps = <420>; txd1-skew-ps = <420>; txd2-skew-ps = <420>; txd3-skew-ps = <420>; rxdv-skew-ps = <420>; txen-skew-ps = <420>; }; }; Here we give "rgmii-txid" as phy-mode for TJA1120A. But when I read register RGMII_TXC_DELAY_CONFIG, it reads 0x0014 which means no delay(15th bit), and RGMII_RXC_DELAY_CONFIG reads 0x8014 with means delay is set(15th bit).  Also if i change phy-mode to "rgmii-rxid" in DT, RGMII_RXC_DELAY_CONFIG reads 0x0014, and RGMII_TXC_DELAY_CONFIG reads 0x8014. I just tried setting "rgmii" in DT and then setting these registers using phytool, it had reflected perfectly and started pinging then RGMII_RXC_DELAY_CONFIG 15th bit set to HIGH and RGMII_TXC_DELAY_CONFIG 15th bit set to LOW. I wish to understand why this reversal happen at DT configuration of phy-mode. For our AM62A7 based ECU, internal delay on RX_Clock is needed by PCB, so it set "rgmii-txid". Its working perfectly fine. Also I would like to know the use of Pin Strapping for this PHY-Mode, if DTS takes care of it. Re: TJA1120A RGMII Mode- Delay Config Hi, Based on the TJA1120A documentation, the RGMII delay configuration can be a bit confusing because the register names and the delay described inside the register do not directly match. Please refer to the RGMII_RXC_DELAY_CONFIG/RGMII_TXC_DELAY_CONFIG registers bit description within device DS: 0xAFCC RGMII_RXC_DELAY_CONFIG: bit 15 = enables internal TXC delay 0xAFCD RGMII_TXC_DELAY_CONFIG: bit 15 = enables internal RXC delay   So, when checking the configuration, the important point is the actual register bit description and the final register read-back value after initialization. Also note that pin strapping only defines the default configuration after reset. The software driver can overwrite this later via MDIO, so the effective configuration should be verified by reading back the registers after the system has booted. Please also make sure that the same RGMII clock delay is not enabled on both MAC and PHY side unless this is intended by the board timing design. BR, Petr
記事全体を表示
从 SPI-MRAM (MR25H40) 启动 LPC54S018。 我购买了 EVB LPC54S018M-EVK,其中包含 LPC54S018,并将其连接到 SPI-MRAM 芯片 = MR25H40。 我需要将固件从 SPI-MRAM (MR25H40) 加载到 LPC54S018 中。我将 MRAM 连接到了 FLEXCOMM9。我的固件可以正常地对这个 MRAM 进行数据读写操作——没问题。但我无法从中启动MCU。 从示波器上,我看到(RESET后)微控制器的启动 ROM 代码开始以默认速度 = 12 MHz 与 MRAM 通信(启动 ROM 向其发送唤醒命令(操作码 = 0xAB),然后三次发送“读取 JEDEC-ID”命令(操作码 = 0x9F))。此后,SPI 上不再发生任何活动。唤醒命令由 MRAM 正常处理,但存储器不支持“读取 JEDEC-ID”命令(根据 MRAM 的数据手册)。我原以为,由于没有收到“读取 JEDEC-ID”命令的响应,启动 ROM 代码会继续以默认速度启动。但不知何故,在三次尝试“读取 JEDEC-ID”后,启动过程被取消。 我尝试将 LPC54S018 的 ISP 引脚设置为以下状态: 1) 或 ISP0 = 高,ISP1 = 高,ISP2 = 高; 2) 或 ISP0 = 高,ISP1 = 低,ISP2 = 高。 情况依旧没有改变——微控制器无法启动。 是否有办法在不等待“读取 JEDEC-ID”命令的响应的情况下,继续从 SPI 存储器启动 LPC54S018? PS:我附上了加载过程的示波图。 Re: Boot LPC54S018 from SPI-MRAM (MR25H40). 看来无法从 SPI-MRAM (MR20H40/MR25H40) 启动 LPC540xx。因为 SPI-MRAM 不支持“读取 JEDEC-ID”命令。 😞😞 但 SPI-FRAM(与 SPI-MRAM 不同)支持“读取 JEDEC-ID”命令。我已将 SPI-MRAM 更换为 SPI-FRAM (FM25V05),并成功启动了我的 LPC54S018!但是,在 FM25V05 中,固件应该从地址 0x0001 开始,而不是从 0x0000 开始。在执行“读取 JEDEC-ID”命令后,LPC540xx 启动 ROM 首先向 SPI 存储器发送 READ命令 0x03,地址为 24 位。如果读取失败,则发送带有 32 位地址的 READ命令 0x03。FM25V05 具有 16 位地址。但是,如果将启动映像移至地址 0x0001,即使从 FM25V05 启动,LPC540xx 也能成功启动。启动 ROM 使用 24 位读取命令进行启动,因此会跳过读取的第一个字节。 请参见附图示波图。 稍后我会尝试从 CY15B104QN(SPI-FRAM)启动,它具有 24 位寻址。 Re: Boot LPC54S018 from SPI-MRAM (MR25H40). 是的。接下来,我尝试从 CY15B104QN-50SXI SPI-FRAM 启动。它不起作用 😞 无法从 CY15B104QN 启动。虽然该芯片响应“读取 JEDEC-ID”命令。但 CY15B104QN 以相反的字节顺序输出 JEDEC-ID:"00,2C,C2,7F,7F,7F,7F,7F,7F"(十六进制)。这大概就是为什么启动 ROM LPC54018 无法从中启动的原因。 FM25V05 输出 JEDEC-ID,格式为:"7F,7F,7F,7F,7F,7F,C2,23,00"(十六进制) - LPC54018 启动 ROM 接受它并启动。但是 FM25V05 的容量太小,无法满足我的项目需求。 现在我尝试从 FM25V20A 启动。我希望它能从那里启动。 PS:CY15B104QN 属于新一代 SPI-FRAM 芯片——“EXCELON™”F-RAM(英飞凌)。显然,LPC54018 引导加载程序不支持它们。 Re: Boot LPC54S018 from SPI-MRAM (MR25H40). 嗨@jcxz 很高兴听到您的板已成功启动。 您还有其他问题或疑虑吗? 谢谢! BR 爱丽丝 Re: Boot LPC54S018 from SPI-MRAM (MR25H40). 我成功地从 FM25V20A-G 启动了 LPC54018! LPC54018 MRAM/FRAM 启动能力检查的最终结果: 1. 从 SPI-MRAM (MR25H40) 启动:失败。可能原因 = 不支持 JEDEC-ID 读取命令。 2. 从 SPI-FRAM CY15B104QN 启动,JEDEC-ID = "00,2C,C2,7F,7F,7F,7F,7F,7F" (十六进制):失败。可能的原因 = 启动 ROM 无法识别 JEDEC-ID。 3. 从 SPI-FRAM FM25V20A-G 启动,JEDEC-ID = "7F,7F,7F,7F,7F,7F,C2,25,08" (十六进制):成功。可能的原因 = 启动 ROM 识别 JEDEC-ID。 4. 从 SPI-FRAM FM25V05 启动,JEDEC-ID = "7F,7F,7F,7F,7F,7F,C2,23,00" (十六进制):成功。可能的原因:启动 ROM 识别了 JEDEC-ID。但是,启动映像必须位于地址 1(而不是 0)。 但CY15B104QN系列内存是较新的产品。它取代了过时的FM25Vxx。因此,我想使用 CY15B104QN。为什么不支持从 CY15B104QN 启动?未来 LPC540xx 版本是否会增加从 CY15B104QN(或该系列的其他芯片)启动的功能?
記事全体を表示
MCUXpresso Secure Provisioning Tool バージョン 26.06 での IMX95 の使用 私はgithubからimx-oei-masterをダウンロードし、makeコマンドを使ってoei-m33-ddr.binとoei-m33-tcm.binを生成しました。そして、添付画像のようなイメージを構築しようと試みました。 いくつか質問があります。 1. 私の設定は正しいですか? 2. 「タイプ」では、多くの項目を見ました。どれを選べばいいのか分かりません。 3. 「ロードアドレス」と「エントリポイント」の設定は正しいでしょうか?oei-m33-ddr.map には CM33_TCMU_OFFSET = 0x1ffc0000 しか見当たりませんでした。lpddr5についても見ていなかった 4. 「画像タイプ」でも多くのアイテムを見ました。どれを選べばいいのか分かりません。ところで、「タイプ」と「画像タイプ」の違いは何ですか? 5. 「コンテナセット」では、「プライマリ画像」と「セカンダリ画像」のどちらを選択すればよいですか? Re: Using IMX95 in MCUXpresso Secure Provisioning Tool Version 26.06 i.MX95のブートイメージの構築についてはこちらのガイダンスを参照してください: https://docs.mcuxpresso.nxp.com/secure/26.06/06_processor_specific_workflow.html#i-mx-95-bootable-image-examples 必要な画像に関する詳細な説明とスナップショットが記載されています。 また、ddrクイックブートバイナリは、i.MX95 B0デバイスに対して「OEI DDR no QB」画像を追加することで選択可能であることにもご注意ください。       Re: Using IMX95 in MCUXpresso Secure Provisioning Tool Version 26.06 迅速なご返信ありがとうございます。
記事全体を表示
S32K388 HSE_SWT 重启以进行新芯片刷写。 我有一块全新的 S32K388,我正在尝试用一些全新的固件(不是 AUTOSAR 也不是 RTD)刷入它。我已将 IVT 设置为仅启动 core0,并且已将 hse_fw_header_start_address 设置为零。 但这种配置似乎会导致 MC_RGM DES 报告 RESET: 0x00000041 和 MC_RGM FES 报告 0x00010000,根据我对 S32K3XXRM 的了解,这意味着 HSE 看门狗超时导致基于升级的破坏性 RESET。 有趣的是,当我连接 J-Link 时,这种现象似乎就消失了,但我似乎找不到从我的固件中禁用或维护 SWT 的方法。我需要为 S32K388 下载/安装标准 HSE 固件吗? 为什么S32K388需要这个功能,而S32K344不需要? Re: S32K388 HSE_SWT Reboot for Fresh Chip flashing 经过进一步测试——如果我在读取 MC_RGM FES/DES 标志后将其全部清除(这样它们就不会在启动后保持不变),启动循环开始返回:FES: 0x00010000,偶尔返回 DES: 0x00000040(但大多数情况下返回 DES: 0x00000000)。 为了更清楚地说明原帖内容,我已将 IVT 中的启动配置字设置为 0x00000001 - 根据我的理解,这似乎意味着只设置了 CM7_0_ENABLE,而根本不应该有任何 HSE/SWT_0 设置? Re: S32K388 HSE_SWT Reboot for Fresh Chip flashing 万一我的另一条评论最终证明并不能解决问题: 我使用的芯片型号为 S32K388HHMJBS 0P39J CTAJ2507E - 如果您需要我读取某些寄存器以获取特定芯片信息,请告诉我。 HSE固件从未安装过——这是一台全新出厂的设备,我只刷入了自己的裸机代码。 对于 IVT: hseFwHeaderStartAddr 为零 recovery_app_start_address 为零 我不确定应该从 IVT 中提供哪些字段,但除了头部设置为 0x5AA55AA5、boot_config 设置为 1 以及 cm7_0_start_address 设置为中断向量表之外,其他字段基本上都为零。 我在原帖中已经提供了我得到的DES和FES值,但如果这些信息不够清晰,请告诉我。 我会尽量上传这段代码——我需要获得公开发布这段代码的许可。 Re: S32K388 HSE_SWT Reboot for Fresh Chip flashing 更正一下——我上面评论中的最后一句话应该是“HSE_CLK 频率为 160MHz,AIPS_SLOW_CLK 频率为 40MHz”。 Re: S32K388 HSE_SWT Reboot for Fresh Chip flashing 根据这篇帖子: https://community.nxp.com/t5/S32K/What-does-it-mean-HSE-SWT-RST-on-S32K311/mp/1955147 这是来自旧版 S32K3XXRM 的 S32K3xx_DCF_clients.xlxs 的图像: https://community.nxp.com/t5/S32K/S32K388-HSE-No-Response-Error/mp/2090937/highlight/true ?lightbox-message-images-2090937=336074i0A601700196531EB#M48394 我似乎通过在 UTEST 内存扇区中写入 0x40000101 0x00100006 到 0x1B000770(将“2”放入 HSE_CLK_MODE_AND_GSKT_CTRL)解决了我的问题。 在当前版本的 S32K3xx_DCF_clients.xlxs 中,HSE_CLK_MODE_AND_GSKT_CTRL 的描述如下: 但在 S32K3XXRM 中,我找不到关于垫片配置中应该如何配置的参考信息(最接近的似乎是“HSE_B”,但表格中提到的是一个不可能的 1:1 配置): 这只是文档更新失败吗?如果我使用 Option A++ 时钟(CORE_CLK 为 160MHz,AIPS_SLOW_CLK 为 40MHz),那么 HSE_CLK_MODE_AND_GSKT_CTRL 中是否应该设置 1:4 的比例? Re: S32K388 HSE_SWT Reboot for Fresh Chip flashing 请问您能否提供以下信息: 所使用的S32K388芯片的具体零件编号和版本号。 确认设备上是否曾经安装过 HSE 固件(或者这是否是一台完全空白/出厂全新的设备)。 IVT 配置,特别是 hseFwHeaderStartAddr、appBootAddr 和任何其他与 HSE 相关的 IVT 字段的值。 RESET后的完整RESET状态寄存器转储(MC_RGM_DES、MC_RGM_FES 和任何其他相关的RESET寄存器)。 无论问题是出现在多个设备上还是仅出现在单个板上。 一个能够重现该问题的最小项目/应用程序,或者至少是 RESET 发生之前执行的启动代码序列。 目前尚不清楚重置是由 HSE/SBAF、应用程序问题还是设备配置问题引起的,因此上述信息将有助于确定根本原因。 Re: S32K388 HSE_SWT Reboot for Fresh Chip flashing 据我们所知,这已经解决了这个问题。我希望文档能够更新,以反映选项 A++ 需要更换此垫片@davidtosenovjan
記事全体を表示
TJA1120A RGMII 模式 - 延迟配置 这是 TJA1120A 的设备树 - cpsw_port1,cpsw3g_phy0 &cpsw_port1 { status = "okay"; phy-mode = "rgmii-txid"; phy-handle = <&cpsw3g_phy0>; }; &cpsw_port2 { status = "okay"; phy-mode = "rgmii"; phy-handle = <&cpsw3g_phy1>; }; &cpsw3g_mdio { status = "okay"; pinctrl-names = "default"; pinctrl-0 = <&main_mdio1_pins_default>; cpsw3g_phy0: ethernet-phy@0 { compatible = "ethernet-phy-id001b.b031"; reg = <4>; }; cpsw3g_phy1: ethernet-phy@1 { compatible = "ethernet-phy-id0022.1620"; reg = <0>; txc-skew-ps = <900>; rxc-skew-ps = <900>; rxd0-skew-ps = <420>; rxd1-skew-ps = <420>; rxd2-skew-ps = <420>; rxd3-skew-ps = <420>; txd0-skew-ps = <420>; txd1-skew-ps = <420>; txd2-skew-ps = <420>; txd3-skew-ps = <420>; rxdv-skew-ps = <420>; txen-skew-ps = <420>; }; }; 这里我们将“rgmii-txid”指定为 TJA1120A 的 phy-mode。 但是当我读取寄存器RGMII_TXC_DELAY_CONFIG 时,读取到的是 0x0014,这意味着没有延迟(第 15 位),而RGMII_RXC_DELAY_CONFIG读取到的是 0x8014,这意味着延迟已设置(第 15 位)。 另外,如果我在 DT 中将 phy-mode 更改为“rgmii-rxid”,则RGMII_RXC_DELAY_CONFIG读取 0x0014, RGMII_TXC_DELAY_CONFIG读取 0x8014。 我刚刚尝试在 DT 中设置“rgmii”,然后使用 phytool 设置这些寄存器,它完美地反映了并开始 ping,然后将RGMII_RXC_DELAY_CONFIG第 15 位设置为高电平,将RGMII_TXC_DELAY_CONFIG第 15 位设置为低电平。 我想了解为什么在 phy-mode 的 DT 配置下会发生这种反转。 对于我们基于 AM62A7 的 ECU,PCB 需要对 RX_Clock 进行内部延迟,因此设置了“rgmii-txid”。目前运行正常。 另外,我还想知道这种 PHY 模式下引脚连接是否可用,以及 DTS 是否负责处理。 Re: TJA1120A RGMII Mode- Delay Config 您好, 根据 TJA1120A 文档,RGMII 延迟配置可能会让人有些困惑,因为寄存器名称和寄存器内部描述的延迟并不直接匹配。 请参阅设备 DS 中的 RGMII_RXC_DELAY_CONFIG/RGMII_TXC_DELAY_CONFIG 寄存器位描述: 0xAFCC RGMII_RXC_DELAY_CONFIG:位 15 = 启用内部 TXC 延迟 0xAFCD RGMII_TXC_DELAY_CONFIG:位 15 = 启用内部 RXC 延迟   因此,在检查配置时,重点是实际的寄存器位描述和初始化后最终的寄存器读取值。 另请注意,引脚绑定仅定义 RESET 后的默认配置。软件驱动程序稍后可以通过 MDIO 覆盖此设置,因此应在系统启动后通过读取寄存器来验证有效配置。 另外,请确保 MAC 端和 PHY 端没有同时启用相同的 RGMII 时钟延迟,除非这是电路板时序设计所要求的。 BR,彼得
記事全体を表示
RT1010/RT1011 フレキシオEDMA 私はiMX RT1011 Nano Kitを使用しています 素敵なボード シフター0から8ビット並列処理用にEDMA Flexioをセットアップしようとしています タイマー0を30MHzに設定。EDMAにより512バイト(リクエストごとに1バイト)を送信。 コード: FLEXIO_DEV->SHIFTCTL[TX_SHIFTER] = FLEXIO_SHIFTCTL_TIMESEL(WR_TIMER) | FLEXIO_SHIFTCTL_TIMPOL(0U) | FLEXIO_SHIFTCTL_PINCFG(3U) /* 出力 */ | FLEXIO_SHIFTCTL_PINSEL(DATA_PIN_START) | FLEXIO_SHIFTCTL_PINPOL(0U) | FLEXIO_SHIFTCTL_SMOD(2U); /* 送信 */ /* タイマー0: WRストローブ、1バイトあたり1パルス * TIMCMP下位バイト = (flexio_clk / (2*wr_clk)) - 1 * TIMCMP[15:8] = (beats*2)-1 = 1 (シフタロードごとに1バイト) */ timDiv = (flexioClk_Hz / (2U * wrClock_Hz)); if (timDiv != 0U) { timDiv -= 1U; } timDiv &= 0xFFU; FLEXIO_DEV->TIMCMP[WR_TIMER] = (1U << 8U) | timDiv; FLEXIO_DEV->TIMCFG[WR_TIMER] = FLEXIO_TIMCFG_TIMOUT(1U) | FLEXIO_TIMCFG_TIMDEC(0U) | FLEXIO_TIMCFG_TIMRST(0U) | FLEXIO_TIMCFG_TIMDIS(2U) /* 比較時に無効化 */ | FLEXIO_TIMCFG_TIMENA(2U) /* トリガーがハイのときに有効化 */ | FLEXIO_TIMCFG_TSTOP(0U) | FLEXIO_TIMCFG_TSTART(0U); FLEXIO_DEV->TIMCTL[WR_TIMER] = FLEXIO_TIMCTL_TRGSEL((4U * TX_SHIFTER) + 1U) /* シフター0フラグ */ | FLEXIO_TIMCTL_TRGPOL(1U) /* アクティブロー */ | FLEXIO_TIMCTL_TRGSRC(1U) /* 内部 */ | FLEXIO_TIMCTL_PINCFG(3U) /* 出力 */ | FLEXIO_TIMCTL_PINSEL(WR_PIN) | FLEXIO_TIMCTL_PINPOL(1U) /* WR アクティブロー */ | FLEXIO_TIMCTL_TIMOD(1U); /* デュアル 8 ビット ボー/ビット */ /* Shifter0からのDMAリクエストを有効にする */ FLEXIO_DEV->SHIFTSDEN |= (1U << TX_SHIFTER); /* FlexIOを有効にする */ FLEXIO_DEV->CTRL |= FLEXIO_CTRL_FLEXEN_MASK; ロジックアナライザで信号を確認しました 見た目は私と似ているが、512パックの一部でデータが欠落している。 つまり、例えば200バイト送信して、その後送信を停止し、512バイトすべて送信するということです。 ツァヒ Re: RT1010/RT1011 FLEXIO EDMA こんにちは、 @TZAHI さん。 私たちの製品にご関心を寄せ、コミュニティをご利用いただき、本当にありがとうございます。 最も可能性の高い確認方向は、eDMAが30 MHz WRクロックでFlexIO SHIFTBUFを十分に速く連続的に補充できるかどうかです。 現在のリクエストあたり1バイトの構成では、DMA要求レートは非常に高くなる可能性があります。これはeDMA、バス仲裁、FlexIOのSHIFTBUFリフィルタイミングには厳しい場合があります。 考えられる症状としては、TXシフトレバーのアンダーランが挙げられます。転送が失敗した場合は、FlexIOを再初期化またはクリアする前に、まずSHIFTERRをすぐに確認してください。 可能であれば、CPU/バスクロックを上げるか、WRクロックを30MHz未満(例えば20MHzまたは10MHz)に下げてみてください。より低いWRクロックで転送が安定する場合、問題はDMA/FlexIOのリフィルタイミングに関連している可能性が高い。 お役に立てれば幸いです。 よろしくお願いいたします。 5月
記事全体を表示
S32DS.3.x IDE virus checked and deleted While installing and updating the S32DS.3.5 IDE, I get Alyac virus check and delete it. Have these symptoms been known? Is there a solution to what caused it? Re: S32DS.3.x IDE virus checked and deleted Hi,  to be honest, for me it is very first time when I see such message. It is possible that the installer has been corrupted on your side or there is an issue with the antivirus software.  Re: S32DS.3.x IDE virus checked and deleted Ransomware detected and deleted messege
記事全体を表示
KE1 ECC RAM シングルビット訂正 ECCに関していくつか質問があります。 現在、MCM_LMFARを使用してECCが障害を引き起こした場所を特定し、そのアドレスを使用して読み取りと書き込みを行い、障害を修正しています。 質問: 1. ECCにはビットを自動修正する機能がありますか?それとも、修正するためには本当にこのアドレスへの読み書きを実行する必要があるのでしょうか? 2. 自動修正機能がない場合、読み書き修正メカニズムを実行する際にバイトアライメントを補正する必要がありますか?現在、MCM_LMFARで示されるアドレスに対して4バイトの読み書き処理を実行しています。MCM_LMFARが常に4バイト境界に揃ったアドレスを表示するとは限らないため、これは危険だと感じています。 Re: KE1 ECC RAM Single Bit Corrrection こんにちは、 @sean_dvorscak さん、 投稿ありがとうございます。 KE1ファミリの中でどのデバイスを使っているのか教えていただけますか? これにより、関連するドキュメントをより正確に見つけたり、同じデバイスで検証を行うのに役立ちます。 BR セレステ Re: KE1 ECC RAM Single Bit Corrrection 型番はKE18F512VLH16です。 ご助言ありがとうございます。 Re: KE1 ECC RAM Single Bit Corrrection 確認と情報提供ありがとうございます。 はい、訂正不可能なビットエラーの処理方法は異なります。 Re: KE1 ECC RAM Single Bit Corrrection もう一つ質問があります。 自動ハードウェアECC補正機能はデフォルトで有効になっていますか?MCMレジスタの中には、無効化・有効化できる機能を示すようなビットは特に見当たりません。 Re: KE1 ECC RAM Single Bit Corrrection こんにちは、 @sean_dvorscak さん、 ご返信ありがとうございます。 ですので、あなたの質問に答えてください: 1. ECCにはビットを自動修正する機能がありますか?それとも、修正するためには本当にこのアドレスへの読み書きを実行する必要があるのでしょうか? ->> はい、ECCはシングルビットエラーのハードウェア訂正をサポートしています。したがって、訂正データを取得するためにソフトウェアの読み書きシーケンスは必要ないはずです。 2. 自動修正機能がない場合、読み書き修正メカニズムを実行する際にバイトアライメントを補正する必要がありますか?現在、MCM_LMFARで示されるアドレスに対して4バイトの読み書き処理を実行しています。MCM_LMFARが常に4バイト境界に揃ったアドレスを表示するとは限らないため、これは危険だと感じています。 ->> オプションのスクラブを実装する場合は、アクセスを実際のアクセスサイズやスクラブの粒度に基づいてアライメントし、生の MCM_LMFAR 値に盲目的に合わせないでください。また、アドレスを適切にアラインメントし、アクセスサイズが有効であることを確認しない限り、固定4バイトのアクセスは使わないでください。 実際、マルチビット/非訂正ECCイベントの場合、読み書きでデータを修復できるとは限らず、データを破損として扱い、適切な適切な元から回復するか、影響を受けたメモリを再初期化する必要があります。 お役に立てば幸いです。 BR セレステ --------------------------------------------------------------------------------------------------------------------- 注:この投稿があなたの質問への回答になっている場合は、「解決策として承認」ボタンをクリックしてください。ありがとう! --------------------------------------------------------------------------------------------------------------------- Re: KE1 ECC RAM Single Bit Corrrection はい、リセット後、ECCチェック/生成はデフォルトで有効になります。 Re: KE1 ECC RAM Single Bit Corrrection さらに質問があります。 ハードウェアはメモリセル内のデータを修正するのか、それとも読み出しデータのみを修正するのか? AN5335の例では、読み出しデータは0~1の範囲で補正されていますか?つまり、実際に値をクリアするには、修正した値をRAMに書き戻す必要があるということだ。 RAMメモリセルのデータが修正されなければ、1ビットの誤りが2ビットの誤りに悪化する恐れがあります。 Re: KE1 ECC RAM Single Bit Corrrection こんにちは、 @sean_dvorscak さん、 このThreadはすでに閉じられていることに気づきました。この問題をより良く追跡し、フォローアップするために、新しい投稿を作成してもらえますか?ご協力ありがとうございました。   BR セレステ
記事全体を表示
S32 Design StudioでSDKをインストールするS32K144EVB こんにちは、 今日はS32 Design Studioをインストールして、S32K144EVB基板を評価しました。小さなテストをしたいのですが、マニュアルを読んでみると、新しいアプリケーションプロジェクトを作成する際に「SDK」ボタンをクリックすると、S32 SDKは表示されません。 ボード用のSDKをインストールする方法 ありがとうございます。 Re: How install S32K144EVB SDK in S32 Design Studio こんにちは、 @ptcaosさん まず、S32DS IDEsに対応したソフトウェアをダウンロードする必要があります。サポートされているIDEバージョンは、ソフトウェアのリリースノート文書に記載されています。 この例では、S32K1デバイス向けに提供されている最新のRTDリリースを使用します。 S32K1_S32M24x_RTD_R21-11_3.0.0_D2503_DesignStudio_updatesite.zip をダウンロードしてください。このパッケージは、 S32K1のリアルタイム・ドライバ →オートモーティブSW - S32K1_S32M24x - Cortex-Mのリアルタイム・ドライバ→ S32K1_S32M24x AUTOSAR R21-11バージョン3.0.0の項目で見つけることができます。 S32 Design Studio 3.6.xでは、ヘルプ → S32DS 拡張機能とアップデートに移動します。 S32DS拡張機能とアップデートウィンドウで、右下隅にある「アップデートサイトの追加」をクリックします。 .zipファイルを選択してください以前にダウンロードしたファイル。追加されると、そのパッケージは利用可能な拡張機能やアップデートのリストに表示されます。 インストールしたいパッケージを選択して「 インストール/更新」をクリックします。 使用許諾契約に同意して、「完了」をクリックしてください。 インストールが成功すると、S32DSは変更を有効にするためにIDEの再起動を促します。 重要: 新しいプロジェクトを作成する際は、インストール済みのRTDパッケージと互換性のあるツールチェーンバージョンを選択してください。例えば、RTD 3.0.0NXP GCC 10.2.0を使用して開発およびテストされました。この情報は、該当するリリースノートに記載されています。 BR、VaneB Re: How install S32K144EVB SDK in S32 Design Studio ネタバレ (ハイライトして読む) こんにちは、 @VaneBさん インストールしました S32K1_S32M24X リアルタイムドライバーバージョン 3.0.0QLP07はあなたが説明した手順と同じことをしていますが、「新しいS32DSアプリケーションプロジェクト」を作成するとSDKsが利用できません。 スクリーンショットを2枚添付します。1枚はプロセッサの選択メニューで撮ったもので、もう1枚は「SDKs」ボタンを押して撮ったものです。 ありがとう。 こんにちは、リアルタイム・ドライバのバージョン3.0.0 S32K1_S32M24XインストールしましたQLP07はあなたが説明した手順と同じことをしていますが、"新しいS32DSアプリケーションプロジェクト"を作成するとSDKsが利用できません。スクリーンショットを2枚添付します。1枚はプロセッサの選択メニューで撮ったもので、もう1枚は"SDKs"ボタンを押して撮ったものです。ありがとうございます。 Re: How install S32K144EVB SDK in S32 Design Studio こんにちは、 @ptcaosさん Arm Release バージョン10.2 ビルド1728用にNXP GCCをインストールしてください。 これによりRTD 3.0.0になるはずですGCC 10.2をプロジェクトのツールチェーンとして選択すれば、新しいプロジェクトを作成する際にSDKオプションとして利用可能です。 Re: How install S32K144EVB SDK in S32 Design Studio こんにちは、 @ptcaos さん、 私も全く同じ問題を抱えていましたが、 @VaneBさんが提案してくれた解決策が私にも有効でした。 Arm Release 10.2ビルド1728用のNXP GCC をインストールし 、プロジェクト作成時に ツールチェーンとして GCC 10.2 を選択し ました。その後、 RTD 3.0.0がSDKオプションとして利用可能になりました 。 重要な点は、RTDのインストールだけでは不十分であり、対応するGCC 10.2ツールチェーンもインストールして選択する必要があるということです。 NXPテクニカルサポートの皆様、解決策をありがとうございました!
記事全体を表示
S32 Design Studio S32 Design Studio v2.0をインストールしようとしています。S32 design studio v2.0をインストールすると、このファイルをライセンス申請に持って行request.xml、パソコンに保存Activation.xml送信されます。インストール画面に戻るとタイムアウトが発生し、Activation.xml ファイルを追加できません。彼らが許可した時間内にこれをどうすればいいですか? Re: S32 design Studio こんにちは、 アクティベーションリクエストに固有マシンIDが欠落しています。このIDがなければS32DSは起動できません。別のPCマシンでの最初の試行時に、そのIDが含まれており、アクティベーションは正常に完了しました。 仮想マシンを使用している場合、「マシンUIDが見つかりません」というエラーがよく発生します。場合によっては、OSのセキュリティポリシーがS32SDをブロックしてOSからそのようなIDを取得することもあります。c:\ProgramData\FLEXnet\フォルダの内容をバックアップして削除し、再度インストールを試してみてください。
記事全体を表示
i.MX95 EVKベースボード設計に関する疑問 これはIMX95ボードに12Vの電源入力がどのように取り込まれるかの回路図です。この設計には少し疑問があります... 1. なぜ20Aのヒューズが2本並列に接続されているのか、40Aの定格電流で行われているのか、それは良い方法なのか? 2. Q2が「オン」のとき、Q2のゲートはGNDに接続されますが、Q2を「オフ」にする際はゲートは浮遊状態のままになります。これは信頼できるのでしょうか?ゲートピンはソース電圧までプルアップすべきでしょうか? Re: Doubt regarding i.MX95 EVK base board design 40Aのヒューズを使わないのはなぜですか?サイズ制限のためですか? Re: Doubt regarding i.MX95 EVK base board design Q1。突入電流が20Aを超えるため、20A定格のヒューズを2枚(小型サイズ1206)で使用し、コスト効率の高い電流定格を提供するのが良い方法です。 Q2.Q2がオフのとき、そのゲートピンは浮かんだままではなく、100Khmsの抵抗(R197)でソースピンと同じ電源レールに引き上げられ、完全にオフにできます。 Re: Doubt regarding i.MX95 EVK base board design もし40A定格の小型ヒューズを調達できれば、20Aの20Aヒューズをそれに交換できるでしょう。ヒューズ保護が不要な場合は、ヒューズもショートさせることができます。
記事全体を表示
RAppID Init for MPC564xL 的许可证 RAppID 已下载,但信息显示为 E0002,如下所示,这是什么意思?
記事全体を表示
license for RAppID Init for MPC564xL The RAppID has been downloaded while the information show E0002 as below, what does this means
記事全体を表示
asoc-simple-card: カーネル6.18.xへのアップグレード後に解析エラーが発生 こんにちは、 以下は、カーネル6.6.52用の私の動作するDTです。 / { codec: max98357a@0{ compatible = "maxim,max98357a"; #sound-dai-cells = <0>; pinctrl-names = "default"; pinctrl-0 = <&sdmode_en>; sdmode-gpios = <&gpio4 28 GPIO_ACTIVE_HIGH>; status = "okay"; }; sound { compatible = "simple-audio-card"; simple-audio-card,name = "SAI3 MAX98357A"; simple-audio-card,format = "i2s"; simple-audio-card,widgets = "Speaker","Speakers"; simple-audio-card,routing = "Speakers","Speaker"; simple-audio-card,bitclock-master = <&cpu_dai>; simple-audio-card,frame-master = <&cpu_dai>; cpu_dai: simple-audio-card,cpu { sound-dai = <&sai3>; clocks = <&clk IMX8MP_CLK_SAI3>; clock-names = "mclk"; //system-clock-frequency = <&clk IMX8MP_CLK_AUDIOMIX_SAI3_MCLK1>; dai-tdm-slot-num = <2>; dai-tdm-slot-width = <32>; }; codec_dai: simple-audio-card,codec { sound-dai = <&codec>; //clocks = <&clk IMX8MP_CLK_SAI3>; }; }; }; &sai3{ pinctrl-names = "default"; pinctrl-0 = <&pinctrl_sai3>; #sound-dai-cells = <0>; clocks = <&audio_blk_ctrl IMX8MP_CLK_AUDIOMIX_SAI3_IPG>, <&clk IMX8MP_CLK_DUMMY>, <&audio_blk_ctrl IMX8MP_CLK_AUDIOMIX_SAI3_MCLK1>, <&clk IMX8MP_CLK_DUMMY>, <&clk IMX8MP_CLK_DUMMY>, <&clk IMX8MP_AUDIO_PLL1_OUT>, <&clk IMX8MP_AUDIO_PLL2_OUT>; clock-names = "bus", "mclk0", "mclk1", "mclk2", "mclk3", "pll8k", "pll11k"; assigned-clocks = <&clk IMX8MP_CLK_SAI3>, <&clk IMX8MP_AUDIO_PLL1>, <&clk IMX8MP_AUDIO_PLL2>; assigned-clock-parents = <&clk IMX8MP_AUDIO_PLL2_OUT>, <&clk IMX8MP_AUDIO_PLL1_OUT>; // Try common MCLK rates that divide well to 48 kHz multiples // Option A: 24.576 MHz (very common for MAX98357A + 48 kHz) assigned-clock-rates = <24576000>, // PLL2 for 48 kHz <22579200>; // PLL1 for 44.1 kHz // Option B (if 44.1 kHz needed later): use PLL1 + 22579200 //assigned-clock-rates = <22579200>; fsl,sai-asynchronous; fsl,sai-mclk-direction-output; status = "okay"; }; カーネルを6.18.20に変更した後、SAI3がプローブされず、サウンドカードが認識されなくなりました。 ブートログには以下の通りです: プラットフォームサウンド:ディファードプローブ 保留中:asoc-simple-card: parse error カーネル6.6.52から6.18.xへの変更で、DT構文にはどのような変更がありますか?関連する情報は何も見つかりませんでした。構文解析エラーをどう調査すればいいですか? i.MX 8M | i.MX 8M Mini | i.MX 8M Nano Linux Yocto Project Re: asoc-simple-card: parse error after upgrading to kernel 6.18.x こんにちは、 DMESGのログを共有していただけますか? よろしくお願いいたします。 Re: asoc-simple-card: parse error after upgrading to kernel 6.18.x こんにちは、ホルヘさん。 dmesgログと実行中のデバイスツリー(./dtc -I fs -O dts /proc/device-tree > /tmp/running.dts)添付。 Re: asoc-simple-card: parse error after upgrading to kernel 6.18.x こんにちは、 私は一歩前進した。カーネル設定オプションCONFIG_IMX_AIPSTZ=yを有効にした後、サウンドカードデバイスが使用可能になりました。 sai3ノードはaips5のサブノードであるため、デバイスツリーでaips5も有効にする必要がありました。 &aips5 { status = "okay"; }; 次のようなエラーメッセージが表示されました。 [ 13.081746] fsl-sai 30c30000.sai: ASoC error (-110): at snd_soc_dai_hw_params() on sai-tx-rx [ 13.090223] sai-tx-rx-HiFi: ASoC error (-110): at __soc_pcm_hw_params() on sai-tx-rx-HiFi speaker-test -c 2 -r 48000 -t sine 2>&1 | head -20 [ 31.368187] fsl-sai 30c30000.sai: ASoC error (-110): at snd_soc_dai_hw_params() on sai-tx-rx [ 31.376682] sai-tx-rx-HiFi: ASoC error (-110): at __soc_pcm_hw_params() on sai-tx-rx-HiFi Unable to set hw params for playback: Connection timed out speaker-test 1.2.11 Playback device is default Stream parameters are 48000Hz, S16_LE, 2 channels Sine wave rate is 440.0000Hz Rate set to 48000Hz (requested 48000Hz) Buffer size range from 24 to 131072 Period size range from 12 to 16383 Periods = 4 Setting of hwparams failed: Connection timed out Re: asoc-simple-card: parse error after upgrading to kernel 6.18.x 了解しました。音声は正常に動作しています。 私のカーネル設定: CONFIG_SND_IMX_SOC=m CONFIG_SND_IMX_SOC=m CONFIG_SND_SOC_FSL_SAI=m CONFIG_SND_SOC_FSL_UTILS=m CONFIG_IMX_AIPSTZ=y デバイスツリーの部分: /{ codec: max98357a@0{ compatible = "maxim,max98357a"; #sound-dai-cells = <0>; pinctrl-names = "default"; pinctrl-0 = <&sdmode_en>; sdmode-gpios = <&gpio4 28 GPIO_ACTIVE_HIGH>; status = "okay"; }; sound { compatible = "simple-audio-card"; status = "okay"; simple-audio-card,name = "SAI3 MAX98357A"; simple-audio-card,format = "i2s"; simple-audio-card,widgets = "Speaker", "Speaker Ext"; simple-audio-card,routing = "Speaker Ext", "Speaker"; simple-audio-card,bitclock-master = <&cpu_dai>; simple-audio-card,frame-master = <&cpu_dai>; cpu_dai: simple-audio-card,cpu { sound-dai = <&sai3>; clocks = <&clk IMX8MP_CLK_SAI3>; clock-names = "mclk"; //system-clock-frequency = <&clk IMX8MP_CLK_AUDIOMIX_SAI3_MCLK1>; dai-tdm-slot-num = <2>; dai-tdm-slot-width = <32>; }; codec_dai: simple-audio-card,codec { sound-dai = <&codec>; }; }; }; &sdma2 { status = "okay"; fsl,sdma-ram-script-name = "imx/sdma/sdma-imx7d.bin"; }; &aips5 { status = "okay"; }; &audio_blk_ctrl { status = "okay"; assigned-clocks = <&clk IMX8MP_AUDIO_PLL1>, <&clk IMX8MP_AUDIO_PLL2>; assigned-clock-rates = <393216000>, <361267200>; }; &sai3{ pinctrl-names = "default"; pinctrl-0 = <&pinctrl_sai3>; #sound-dai-cells = <0>; assigned-clocks = <&clk IMX8MP_CLK_SAI3>; assigned-clock-parents = <&clk IMX8MP_AUDIO_PLL1_OUT>; assigned-clock-rates = <12288000>; clocks = <&audio_blk_ctrl IMX8MP_CLK_AUDIOMIX_SAI3_IPG>, <&clk IMX8MP_CLK_DUMMY>, <&audio_blk_ctrl IMX8MP_CLK_AUDIOMIX_SAI3_MCLK1>, <&audio_blk_ctrl IMX8MP_CLK_AUDIOMIX_SAI3_MCLK2>, <&audio_blk_ctrl IMX8MP_CLK_AUDIOMIX_SAI3_MCLK3>; clock-names = "bus", "mclk0", "mclk1", "mclk2", "mclk3"; dmas = <&sdma2 4 2 0>, <&sdma2 5 2 0>; dma-names = "rx", "tx"; fsl,sai-asynchronous; fsl,sai-mclk-direction-output; status = "okay"; }; デバイスツリーのベースはimx8mp.dtsiです。
記事全体を表示
PCA9640A ドライバのソースコードおよびuPowerファームウェアソフトウェアパッケージ こんにちは、 現在はiMX8ULPプロセッサを搭載したカスタムハードウェアを使用し、PMIC PCA9640A使っています。 キャリアカードの要件に合わせてPMICのソースコードにいくつか変更を加えなければなりません。 確認中に、 https://www.nxp.com/docs/en/user-guide/uPower_USERS_GUIDE.pdf のドキュメントに従って uPower.bin をカスタムビルドするためのドキュメントを見つけました。 この文書では、riscvを使用してクロスコンパイルすることについて言及されています。詳細はセクション10.3.1「uPowerソフトウェアビルド環境の準備」を参照してください ここで言及されているのは、NXPのリリースパッケージにはPCA9460ドライバーのソースコードと基本的なuPowerファームウェアの静的ライブラリが含まれています。ユーザーが他のPMICチップを使用する場合、PMICドライバーの移植は難しくありません。 このソフトウェアパッケージを、PCA9460ドライバーのソースコードとuPowerファームウェアのスタティックライブラリが入っている場所がわかりません。 このソフトウェアパッケージを正しく入手する方法を教えてください。SOすれば、適切に改造がCANできます。 よろしくお願いいたします。 アジット・アリ Re: PCA9640A driver source code and uPower firmware software package こんにちは、 @Ajith_Ali さん。 お元気でお過ごしのことと思います。 もちろんです。Embedded Linux for i.MX Applications Processors のウェブページをご覧ください。 uPowerファームウェア移植キット1.3.1があります。 中にはPMIC_driverの移植ガイドとuPowerファームウェアのバイナリファイルが含まれています。 uPowerファームウェアポーティングキット1.3.1の直接ダウンロードリンク。 よろしくお願いいたします。 サラス。
記事全体を表示
对 i.MX95 EVK 底板设计存在疑问 这是imx95板12V电源输入的原理图,我对这个设计有一些疑问…… 1. 为什么两个 20A 的熔丝要并联?是为了达到 40A 的额定电流吗?这样做是好的做法吗? 2. 当 Q2 处于“开”状态时,Q2 的栅极连接到 GND;但当 Q2 处于“关”状态时,栅极处于浮空状态。这样做可靠吗?是否应该将栅极引脚上拉至源极电压? Re: Doubt regarding i.MX95 EVK base board design 为什么不使用40A的熔丝?是因为尺寸限制吗? Re: Doubt regarding i.MX95 EVK base board design Q1. 由于浪涌电流大于 20A,因此使用 2 个额定电流为 20A 的小尺寸(1206)熔丝来提供更高的电流额定值是一种经济有效的好做法。 Q2.当 Q2 关闭时,其栅极引脚不会浮空,而是通过 100K 欧姆电阻 (R197) 上拉至与其源极引脚相同的电源轨,以便将其完全关闭。 Re: Doubt regarding i.MX95 EVK base board design 如果能找到额定电流为 40A 的小尺寸熔丝,就可以用它替换掉原来的 2 个 20A 熔丝。如果不需要熔丝保护,也可以将熔丝短路。
記事全体を表示
S32DS.3.xIDE病毒已检查并删除 在安装和更新 S32DS.3.5 IDE 时,我遇到了 Alyac 病毒检查并将其删除的情况。这些症状之前有人知道吗?造成这种情况的原因是什么?有没有解决办法? Re: S32DS.3.x IDE virus checked and deleted 你好, 说实话,我还是第一次看到这样的信息。可能是您的安装程序已损坏,或者防病毒软件存在问题。 Re: S32DS.3.x IDE virus checked and deleted 检测到勒索软件并删除了邮件
記事全体を表示
PCA9640A driver source code and uPower firmware software package Hi, Currently I am using custom hardware with iMX8ULP processor and I am using PCA9640A PMIC. I have to modify some changes in the PMIC source code according to my career card requirement. While checking I found a document to custom build uPower.bin following the document https://www.nxp.com/docs/en/user-guide/uPower_USERS_GUIDE.pdf In this document, it has been mentioned to cross compile using riscv. Please refer section 10.3.1 Preparing the uPower software build environment  Here it is been mentioned that NXP release a package includes the PCA9460 driver source code and basic uPower firmware static library. If the user uses other PMIC chips, it is not difficult to port the PMIC driver. I am not sure where to get this software package with PCA9460 driver source code and uPower firmware static library. Please help me in the right way to get this software package so that i can do my modifications accordingly. Regards, Ajith Ali Re: PCA9640A driver source code and uPower firmware software package Hello @Ajith_Ali  Hope you are doing very well. Sure, please take a look to the Embedded Linux for i.MX Applications Processors web page. There is the uPower Firmware Porting Kit 1.3.1: Inside is the PMIC_driver Porting guide and the uPower firmware binaries. Direct download link of the uPower Firmware Porting Kit 1.3.1. Best regards, Salas.
記事全体を表示
PCA9640A 驱动程序源代码和 uPower 固件软件包 您好, 目前我使用的是定制硬件,处理器为 iMX8ULP,电源管理芯片为 PCA9640A。 根据我的职业卡要求,我需要对 PMIC 源代码进行一些修改。 在查找资料时,我找到了一份关于如何按照文档https://www.nxp.com/docs/en/user-guide/uPower_USERS_GUIDE.pdf自定义构建 uPower.bin 的文档。 本文档中提到了使用 riscv 进行交叉编译。请参阅10.3.1 节“准备 uPower 软件构建环境”。 这里提到,NXP 发布的软件包包含 PCA9460 驱动程序源代码和基本的 uPower 固件静态库。如果用户使用其他 PMIC 芯片,移植 PMIC 驱动程序并不困难。 我不确定在哪里可以找到包含 PCA9460 驱动程序源代码和 uPower 固件静态库的软件包。 请帮我找到获取这个软件包的正确方法,以便我能进行相应的修改。 此致, 阿吉特·阿里 Re: PCA9640A driver source code and uPower firmware software package 你好@Ajith_Ali 希望你一切都好。 当然,请查看i.MX 应用处理器的嵌入式 Linux网页。 uPower固件移植工具包1.3.1: 其中包含 PMIC_driver 移植指南和 uPower 固件二进制文件。 uPower固件移植套件1.3.1的直接下载链接。 顺祝商祺! 萨拉斯。
記事全体を表示