Multi Source Translation Content

キャンセル
次の結果を表示 
表示  限定  | 次の代わりに検索 
もしかして: 

Multi Source Translation Content

ディスカッション

ソート順:
MVR5510AMDALES 的 OTP 你好, 想澄清一下 MVR5510AMDALES,如果在我们的一个带有预先配置的 OTP 寄存器设置 的设计中使用 ASILD 版本的 IC 我们可以通过外部 I2C 设备和恩智浦图形用户界面修改其中一些设置吗?还是这是恩智浦出厂的一次,由于某些熔丝设置(即写入保护),我们将无法修改寄存器? 那么,如果我们想要自定义寄存器设置,就必须购买没有预配置的集成电路? 谢谢 Re: OTP of MVR5510AMDALES 您好 vrathiraj 日安 你说得对,VR5510 具有防止覆盖 OTP 配置的**网络安全**功能。如果您愿意,可以购买空白版本进行测试。 问题是,我们不会大量销售空白版本,因为我们不建议大众市场使用这些版本。因此,我建议您在确定了所需的 OTP 配置后,再回到我们这里开票,这样我们可以私下进行更多讨论。 在该票据中,我们可以执行预引导,要求在 VR5510 中加载您想要的 OTP 配置 需要说明的是,我们的销售团队和法律团队会对预申请进行审核。因此,要使一个项目为恩智浦带来利润,通常需要较大的订单量或跨越数年的项目预测。创建预引导并不能保证销售团队会与您联系。 在这种情况下,我只建议您查看我们提供的 OTP 配置,然后选择最适合您需求的配置。 希望这些信息对您有所帮助,如果您还需要其他帮助,请告诉我。 祝你愉快,好运连连。
記事全体を表示
JN5169例外プロセッシングのためのスタックプッシュとスタックポップ ハイ 顧客は例外に遭遇し、スタックの内容を分析したいと考えていましたが、JN5169のRISCコアに関するドキュメントが見つからず、コアレジスタをプッシュするシーケンスがわかりませんでした。 例外プロセッシングのためにレジスタをプッシュするシーケンスを提供してくれる人はいますか?顧客は、これを説明する文書を探しています。 よろしくお願いします! デレク
記事全体を表示
请求提供信息:S32K312 MCU 安全调试 您好,NXP团队, 我们的团队目前正在开发一个使用 S32K312 MCU 的控制器。在生产阶段,我们正在实施安全调试和配置锁定功能。 我们观察到,当网络安全处于激活状态时,执行 S32_SDAP_WRITE.cmm 脚本(由恩智浦提供)或输入安全调试密码可允许临时调试器访问。 我们要求提供有关设备从 " 网络安全启用 " 状态转换到 " 临时安全调试访问 " 状态时内存地址和寄存器值的具体变化的详细信息。 具体来说,我们想知道哪些寄存器或内存映射位置反映了这种转变。例如 网络安全激活状态:例如,地址 0x40000000 = 1 / HSM 安全调试寄存器 = 1 临时调试启用状态:例如,地址 0x40000000 = 0 / HSM 安全调试寄存器 = 0 您能否提供相关寄存器(例如HSE(硬件安全引擎)或注册状态中的寄存器)的列表,以表明安全调试会话当前是否经过身份验证和处于活动状态? 顺祝商祺! Re: Request for information: S32K312 MCU Secure Debug 你好@jeongwoo S32K3xx 参考手册(修订版)第 82.5.7 节12) 详细描述了调试身份验证序列。 此外,还有一份专用的应用笔记解释了解锁设备应遵循的程序。该文档可从 S32K3 产品网页的文档 → 安全文档 → S32K3xx 安全调试启用指南中下载。 BR、VaneB
記事全体を表示
S32K142 JLINKプログラムが失敗しました こんにちは、みんな、   CPU停止タイムアウトエラーが発生し、正常にプログラムできない不良基板がいくつかあります。   私はJ-Linkデバッガーと最新のJ-Flashソフトウェアを使用しています。デバイスS32K142(セキュリティを許可)を選択しましたが、「接続」をクリックすると必ず接続に失敗します。詳細なJ-Flashログは以下のとおりです。 接続中... - プローブ/プログラマデバイスにUSB経由で接続 0 - プローブ/プログラマーファームウェア: J-Link V12 コンパイル日: 2026年3月26日 10:14:53 - プローブ/プログラマー シリアル番号: 602004248 - デバイス「S32K142 (ALLOW セキュリティ)」が選択されました。 - 目標インターフェース速度:4000 kHz(固定) - VTarget = 3.328V - ConfigTargetSettings() 開始 - ConfigTargetSettings() 終了 - 30マイクロ秒かかりました - InitTarget() 開始 - SWDが選択されました。JTAGからSWDへの切り替えシーケンスを実行しています。 - デバイスのセキュリティが解除されます。 - CPU停止中にタイムアウトが発生しました。 - InitTarget() 終了 - 1.97秒かかりました - ID 0x2BA01477 の SW-DP が見つかりました - DPIDR: 0x2BA01477 - CoreSight SoC-400以前のバージョン - APマップをスキャンして、利用可能なすべてのAPを検出します - AP[2]: APマップの終端に達したため、APスキャンを停止しました - AP[0]: AHB-AP (IDR: 0x24770011、ADDR: 0x00000000) - AP[1]: JTAG-AP (IDR: 0x001C0000、ADDR: 0x01000000) - APマップを反復処理して、使用するAHB-APを見つける - AP[0]: スキップされました。CPUIDレジスタを読み取れませんでした - AP[1]: スキップされました。AHB-APではありません CPUへの接続に失敗しました。リセット状態で接続を実行します。 - DPIDR: 0x2BA01477 - CoreSight SoC-400以前のバージョン - APマップをスキャンして、利用可能なすべてのAPを検出します - AP[2]: APマップの終端に達したため、APスキャンを停止しました - AP[0]: AHB-AP (IDR: 0x24770011、ADDR: 0x00000000) - AP[1]: JTAG-AP (IDR: 0x001C0000、ADDR: 0x01000000) - APマップを反復処理して、使用するAHB-APを見つける - AP[0]: スキップされました。CPUIDレジスタを読み取れませんでした - AP[1]: スキップされました。AHB-APではありません Coresightの設定でコアが見つかりませんでした - ConfigTargetSettings() 開始 - ConfigTargetSettings() 終了 - 4マイクロ秒かかりました - InitTarget() 開始 - SWDが選択されました。JTAGからSWDへの切り替えシーケンスを実行しています。 - デバイスのセキュリティは解除されます。 - CPU停止中にタイムアウトが発生しました。 - InitTarget() 終了 - 所要時間 1.30秒 - ID 0x2BA01477 の SW-DP が見つかりました - DPIDR: 0x2BA01477 - CoreSight SoC-400以前のバージョン - APマップをスキャンして、利用可能なすべてのAPを検出します - AP[2]: APマップの終端に達したため、APスキャンを停止しました - AP[0]: AHB-AP (IDR: 0x24770011、ADDR: 0x00000000) - AP[1]: JTAG-AP (IDR: 0x001C0000、ADDR: 0x01000000) - APマップを反復処理して、使用するAHB-APを見つける - AP[0]: スキップされました。CPUIDレジスタを読み取れませんでした - AP[1]: スキップされました。AHB-APではありません CPUへの接続に失敗しました。リセット状態で接続を実行します。 - DPIDR: 0x2BA01477 - CoreSight SoC-400以前のバージョン - APマップをスキャンして、利用可能なすべてのAPを検出します - AP[2]: APマップの終端に達したため、APスキャンを停止しました - AP[0]: AHB-AP (IDR: 0x24770011、ADDR: 0x00000000) - AP[1]: JTAG-AP (IDR: 0x001C0000、ADDR: 0x01000000) - APマップを反復処理して、使用するAHB-APを見つける - AP[0]: スキップされました。CPUIDレジスタを読み取れませんでした - AP[1]: スキップされました。AHB-APではありません Coresightの設定でコアが見つかりませんでした エラー:接続に失敗しました。 ターゲットへの接続を確立できませんでした。 一般的なトラブルシューティングガイド: https://kb.segger.com/J-Link_Troubleshooting - エラー: 接続に失敗しました さらに、一括消去処理中にロジックアナライザを用いてSWD通信波形をキャプチャしたところ、その動作シーケンスは以下のとおりであった。   MDM-APステータス読み取り = 0x34 MDM-APステータス読み取り = 0x36 MDM-AP制御を書き込む = 0x10 MDM-AP制御を書き込む = 0x01 MDM-AP制御を書き込む = 0x08 MDM-APステータス読み取り値 = 0x35   どなたか、このプログラミングおよび接続障害の原因となりうる要因を分析するお手伝いをしていただけませんか?どうもありがとうございます。
記事全体を表示
情報提供依頼:S32K312 MCUのセキュアデバッグ NXPチームの皆様、こんにちは。 当チームは現在、S32K312 MCUを使用したコントローラを開発中です。実運用段階に向けて、セキュアデバッグ機能と構成ロック機能を実装します。 サイバーセキュリティが有効になっている場合、NXPが提供するS32_SDAP_WRITE.cmmスクリプトを実行したり、セキュアデバッグパスワードを入力したりすると、一時的にデバッガにアクセスできることが確認されています。 デバイスが「サイバーセキュリティ有効」状態から「一時的なセキュアデバッグアクセス」状態に移行する際に、メモリアドレスとレジスタ値に具体的にどのような変更が生じるかについて、詳細な情報をご提供ください。 具体的には、どのレジスタまたはメモリマップドアドレスがこの変化を反映しているのかを知りたい。例えば: サイバーセキュリティのアクティブ状態:例:アドレス0x40000000 = 1 / HSMセキュアデバッグレジスタ = 1 一時的なデバッグ有効状態:例:アドレス 0x40000000 = 0 / HSM セキュアデバッグレジスタ = 0 セキュアデバッグセッションが現在認証されアクティブであるかどうかを示す関連レジスタ(HSE(ハードウェアセキュリティエンジン)やレジスタステータスなど)のリストを提供していただけますか? よろしくお願いいたします。 Re: Request for information: S32K312 MCU Secure Debug こんにちは、 @jeongwoo S32K3xx リファレンス マニュアル (Rev.12)はデバッグ認証シーケンスを詳細に説明します。 さらに、デバイスのロックを解除するための手順を説明する専用のアプリケーションノートも用意されています。このドキュメントは、S32K3製品のウェブページから「ドキュメント」→「セキュアファイル」→「S32K3xxセキュアデバッグ有効化ガイド」の順にダウンロードできます。 BR、VaneB
記事全体を表示
stack pushing and popping for JN5169 exception processing Hi Customer met an exception, wanted to analyze the stack content, but cannot find the document for the RISC core of JN5169 , so do not know the sequence to push core registers.  who can help to provide the sequence to push register  for exception processing?  Customer wants to find the document to describe this.  Thanks! Derek  
記事全体を表示
S32K142 JLINK program failed Hello everyone,   I have several faulty boards which fail to be programmed normally with CPU halt timeout error.   I use J-Link debugger and the latest J-Flash software. I choose device S32K142 (allow security), but the connection always fails after clicking Connect. The detailed J-Flash log is shown below: Connecting ... - Connecting via USB to probe/ programmer device 0 - Probe/ Programmer firmware: J-Link V12 compiled Mar 26 2026 10:14:53 - Probe/ Programmer S/N: 602004248 - Device "S32K142 (ALLOW SECURITY)" selected. - Target interface speed: 4000 kHz (Fixed) - VTarget = 3.328V - ConfigTargetSettings() start - ConfigTargetSettings() end - Took 30us - InitTarget() start - SWD selected. Executing JTAG -> SWD switching sequence. - Device will be unsecured now. - Timeout while halting CPU. - InitTarget() end - Took 1.97s - Found SW-DP with ID 0x2BA01477 - DPIDR: 0x2BA01477 - CoreSight SoC-400 or earlier - Scanning AP map to find all available APs - AP[2]: Stopped AP scan as end of AP map has been reached - AP[0]: AHB-AP (IDR: 0x24770011, ADDR: 0x00000000) - AP[1]: JTAG-AP (IDR: 0x001C0000, ADDR: 0x01000000) - Iterating through AP map to find AHB-AP to use - AP[0]: Skipped. Could not read CPUID register - AP[1]: Skipped. Not an AHB-AP - Attach to CPU failed. Executing connect under reset. - DPIDR: 0x2BA01477 - CoreSight SoC-400 or earlier - Scanning AP map to find all available APs - AP[2]: Stopped AP scan as end of AP map has been reached - AP[0]: AHB-AP (IDR: 0x24770011, ADDR: 0x00000000) - AP[1]: JTAG-AP (IDR: 0x001C0000, ADDR: 0x01000000) - Iterating through AP map to find AHB-AP to use - AP[0]: Skipped. Could not read CPUID register - AP[1]: Skipped. Not an AHB-AP - Could not find core in Coresight setup - ConfigTargetSettings() start - ConfigTargetSettings() end - Took 4us - InitTarget() start - SWD selected. Executing JTAG -> SWD switching sequence. - Device will be unsecured now. - Timeout while halting CPU. - InitTarget() end - Took 1.30s - Found SW-DP with ID 0x2BA01477 - DPIDR: 0x2BA01477 - CoreSight SoC-400 or earlier - Scanning AP map to find all available APs - AP[2]: Stopped AP scan as end of AP map has been reached - AP[0]: AHB-AP (IDR: 0x24770011, ADDR: 0x00000000) - AP[1]: JTAG-AP (IDR: 0x001C0000, ADDR: 0x01000000) - Iterating through AP map to find AHB-AP to use - AP[0]: Skipped. Could not read CPUID register - AP[1]: Skipped. Not an AHB-AP - Attach to CPU failed. Executing connect under reset. - DPIDR: 0x2BA01477 - CoreSight SoC-400 or earlier - Scanning AP map to find all available APs - AP[2]: Stopped AP scan as end of AP map has been reached - AP[0]: AHB-AP (IDR: 0x24770011, ADDR: 0x00000000) - AP[1]: JTAG-AP (IDR: 0x001C0000, ADDR: 0x01000000) - Iterating through AP map to find AHB-AP to use - AP[0]: Skipped. Could not read CPUID register - AP[1]: Skipped. Not an AHB-AP - Could not find core in Coresight setup - ERROR: Failed to connect. Could not establish a connection to target. General troubleshooting guide: https://kb.segger.com/J-Link_Troubleshooting - ERROR: Connect failed Furthermore, I captured SWD communication waveforms with a logic analyzer during mass erase process, and the operation sequence is as below:   Read MDM-AP Status = 0x34 Read MDM-AP Status = 0x36 Write MDM-AP Control = 0x10 Write MDM-AP Control = 0x01 Write MDM-AP Control = 0x08 Read MDM-AP Status = 0x35   Could anyone kindly help analyze the possible reasons causing this programming and connection failure? Thank you very much.
記事全体を表示
S32K142 JLINK 程序失败 大家好   我有几块有故障的主板由于CPU暂停超时错误而无法正常编程。   我使用 J-Link 调试器和最新的 J-Flash 软件。我选择设备 S32K142(允许网络安全),但是单击 “连接” 后连接总是失败。详细的 J-Flash 日志如下所示:正在 连接... -通过 USB 连接到探头/编程器设备 0 -探测器/编程器固件:J-Link V12 已编译 2026 年 3 月 26 日 10:14:53 -探测器/编程器 S/N:602004248-设备 " S32K142(允许网络安全)" 已选中。 - 目标接口速度: 4000 kHz(固定) - VTarget = 3.328V - ConfigTargetSettings() start - ConfigTargetSettings() end - Took 30us - InitTarget() start - SWD 已选定。执行 JTAG -> SWD 切换序列。 -设备现在将处于不安全状态。 -停止 CPU 时超时。 -initTarget () 结束-花了 1.97 秒 -找到 ID 为 0x2ba01477 的 SW-DP -DPIDR:0x2ba01477-CoreSIGHT SoC-400 或更早版本 -扫描 AP 地图以查找所有可用 AP -AP [2]:AP [0]:AHB-AP(IDR:0x24770011,ADDR:0x00000000) -AP [1]:JTAG-AP(IDR:0x001C0000,地址:0x01000000)-遍历 AP 地图寻找可供使用的 AHB-AP-AP [0]:已跳 过。 无法读取 CPUID 寄存器 - AP[1]:跳过。不是 AHB-AP - 连接 CPU 失败。在重置下执行连接。 - DPIDR: 0x2BA01477 - CoreSight SoC-400 或更早版本 - 扫描 AP 映射以查找所有可用 AP - AP[2]:由于已到达 AP 地图的尽头,因此停止 AP 扫描 - AP[0]:AHB-AP (IDR: 0x24770011, ADDR: 0x00000000) - AP[1]:JTAG-AP (IDR: 0x001C0000, ADDR: 0x01000000) - 正在遍历 AP 映射以查找要使用的 AHB-AP - AP[0]:跳过。无法读取 CPUID 寄存器 - AP[1]:跳过。不是 AHB-AP - 无法在 Coresight 设置中找到内核 - ConfigTargetSettings() 开始 - ConfigTargetSettings() 结束 - 耗时 4us - InitTarget() 开始 - 已选择 SWD。执行 JTAG -> SWD 切换序列。 -设备现在将处于不安全状态。 -停止 CPU 时超时。 -initTarget () 结束-花了 1.30 秒 -找到 ID 为 0x2ba01477 的 SW-DP-DPIDR:0x2ba01477 -CoreSIGHT SoC-400 或更早 版本-扫描 AP 地图以查找所有可用 AP -AP [2]:AP [0]:AHB-AP (IDR: 0x24770011,地址:0x24770011,地址:0x24770011,地址:0x24770011,地址:0xx00000000) -AP [1]:JTAG-AP(IDR:0x001C0000,地址:0x01000000) -遍历 AP 地图寻找可供使用的 AHB-AP-AP [0]:已跳 过。 无法读取 CPUID 寄存器 - AP[1]:跳过。不是 AHB-AP - 连接 CPU 失败。在重置下执行连接。 - DPIDR: 0x2BA01477 - CoreSight SoC-400 或更早版本 - 扫描 AP 映射以查找所有可用 AP - AP[2]:由于已到达 AP 地图的尽头,因此停止 AP 扫描 - AP[0]:AHB-AP (IDR: 0x24770011, ADDR: 0x00000000) - AP[1]:JTAG-AP (IDR: 0x001C0000, ADDR: 0x01000000) - 正在遍历 AP 映射以查找要使用的 AHB-AP - AP[0]:跳过。无法读取 CPUID 寄存器 - AP[1]:跳过。不是 AHB-AP - 无法在 Coresight 设置中找到内核 - ERROR:连接失败。 无法与目标建立连接。 一般故障排除指南:https://kb.segger.com/J-Link_Troubleshooting - ERROR:连接失败 此外,我在大规模擦除过程中使用逻辑分析仪捕获了 SWD 通信波形,操作顺序如下:   读取 MDM-AP 状态 = 0x34 读取 MDM-AP 状态 = 0x36 写入 MDM-AP 控制 = 0x10 写入 MDM-AP 控制 = 0x01 写入 MDM-AP 控制 = 0x08 读取 MDM-AP 状态 = 0x35   谁能帮忙分析一下导致编程和连接失败的可能原因?非常感谢。
記事全体を表示
针对 JN5169 异常处理的堆栈推送和弹出 HI 客户遇到异常情况,想分析堆栈内容,但找不到 JN5169 的 RISC 内核文档,因此不知道推送内核寄存器的顺序。 谁能帮助提供推送注册异常处理的顺序? 客户希望找到相关文件。 谢谢您! 德里克
記事全体を表示
OTP of MVR5510AMDALES Hi, Would like some clarification of the MVR5510AMDALES, if use the ASILD versiion of the IC on one of our designs which come with pre-configured OTP register settings Are we able modify some of those settings, via external I2C device and the NXP GUI? Or is this one time from NXP factory and becuase of some of the Fuse settings (ie write protection) we will not be able to modifiy the registers? Then if we wanted custom register settings we would have to get ICs that are not pre-configured? Thanks  Re: OTP of MVR5510AMDALES Hello vrathiraj Good day! You are correct, the VR5510 has a security feature that prevents overwriting the OTP configuration. If you wish, you can purchase a blank version to perform your tests. The problem with this is that we don't sell large quantities of blank versions, as these aren't recommended for the mass market. Therefore, I recommend that once you have defined the OTP configuration you want, you come back to us and open a ticket so we can discuss it more privately. In that ticket we can perform a pre-lead, where we will request that the OTP configuration you want be loaded in the VR5510 Something important to clarify is that pre-leads are reviewed by our sales and legal teams. Therefore, for a project to be profitable for NXP, it generally requires a large order quantity or a project forecast spanning several years. Creating a pre-lead does not guarantee that the sales team will contact you. In that case, I would only recommend that you review the OTP configurations we offer and select the one that best suits your needs. I hope this information has helped you, please let me know if you need help with anything else. Have a great day and best of luck.
記事全体を表示
Arm用S32DSでは、スローアクティベーションを取得できません(FNPエラー)。 こんにちは、Ubuntu 25.10 上で S32DS for Arm をインストールする際に問題が発生しています。 インストール中にオンライン/オフラインの有効化をクリックしても、FNPエラー2が発生します。 ./S32DS_ARM_Linux_v2.2.bin としてインストールしています フォーラムで紹介されていたlicfix.zipの手順に従ってみましたが、うまくいきませんでした。 BR ミハル
記事全体を表示
Request for information: S32K312 MCU Secure Debug Hello NXP Team, Our team is currently developing a controller using the S32K312 MCU. For the production phase, we are implementing Secure Debug and Configuration Lock features. We have observed that when Cybersecurity is active, executing the S32_SDAP_WRITE.cmm script (provided by NXP) or entering the Secure Debug password allows temporary debugger access. We are requesting detailed information regarding the specific changes in memory addresses and register values when the device transitions from a "Cybersecurity Enabled" state to a "Temporary Secure Debug Access" state. Specifically, we would like to know which registers or memory-mapped locations reflect this transition. For example: Cybersecurity Active State: e.g., Address 0x40000000 = 1 / HSM Secure Debug Register = 1 Temporary Debug Enabled State: e.g., Address 0x40000000 = 0 / HSM Secure Debug Register = 0 Could you provide a list of the relevant registers (such as those in the HSE (Hardware Security Engine) or Register Status) that indicate whether the Secure Debug session is currently authenticated and active? Best regards, Re: Request for information: S32K312 MCU Secure Debug Hi @jeongwoo  Section 82.5.7 of the S32K3xx Reference Manual (Rev. 12) describes the debug authentication sequence in detail. Additionally, there is a dedicated application note that explains the procedure to follow in order to unlock the device. This document can be downloaded from the S32K3 product webpage under Documentation → Secure Files → S32K3xx Secure Debug Enablement Guide. BR, VaneB
記事全体を表示
The LIN communication issue using the FS6500 chip Hello, currently I am using the LIN communication module based on the FS6500 chip, and the MCU is set to slave mode. I noticed that the LIN communication would be disconnected after a period of time. After referring to the FS6500 manual, I found that when the FS6500 acts as a LIN slave transceiver, the LIN bus pins do not require a 1KΩ resistor and a diode. However, when I looked at the engineering schematic, I noticed that there is a 1KΩ resistor and a diode at one end of the LIN bus. Could this affect my LIN communication? I look forward to your response. Thank you. Re: The LIN communication issue using the FS6500 chip Hello @Aoyng, I have just replied in the other thread you mentioned: https://community.nxp.com/t5/S32K/The-S32K314-uses-the-LPUART-to-configure-as-a-LIN-slave/m-p/2365972/highlight/false#M58611 The presence of the diode and pull-up resistor can indeed contribute to the framing errors you are observing on the LIN bus. Could you try removing these components from the PCB (or isolating them) and check if the issue persists? BR, Daniel Re: The LIN communication issue using the FS6500 chip Hello, here's the situation. I reviewed the LIN section of the FS6500 manual and learned that when the LIN configuration of this chip is in slave mode, the external pins connected to the LIN bus do not require a 1kΩ resistor or a diode. However, in my hardware design circuit diagram, I have designed a 1kΩ resistor and a diode. So I'm wondering if this will have an impact on the communication. And I'm the person who replied to your post about restoring other LIN communication issues yesterday. Because the current LIN communication will disconnect after a period of time, and I have no clue at the moment. That's why during the troubleshooting process, I came across the relevant design of FS6500, suspecting if it's a hardware problem. I'm looking forward to your further understanding of my LIN communication issue in other posts and by combining this post. I'm grateful and looking forward to your help, as it's very important to me.This is the question I raised for you in another post. You can take a look at it. These are all issues resulting from one problem. The post title:The S32K314 uses the LPUART to configure as a LIN slave communication interrupt. Re: The LIN communication issue using the FS6500 chip Hi @Aoyng, Can you specify the period of time?  Do you monitor the bus with an oscilloscope? What schematic do you mean?  Thank you, BR, Daniel
記事全体を表示
FS6500チップを使用したLIN通信の問題 こんにちは。現在、FS6500チップをベースにしたLIN通信モジュールを使用しており、MCUはスレーブモードに設定されています。LIN通信が一定時間後に切断されることに気づきました。FS6500のマニュアルを参照したところ、FS6500がLINスレーブトランシーバーとして動作する場合、LINバスピンには1KΩの抵抗とダイオードは不要であることが分かりました。しかし、エンジニアリング回路図を見てみると、LINバスの一端に1KΩの抵抗とダイオードがあることに気づきました。これは私のLIN通信に影響を与える可能性がありますか?ご回答をお待ちしております。ありがとう。 Re: The LIN communication issue using the FS6500 chip こんにちは、 @Aoyng さん。 あなたが言及した別のThreadに返信しました。 https://community.nxp.com/t5/S32K/The-S32K314-uses-the-LPUART-to-configure-as-a-LIN-slave/mp/2365972/highlight/false#M58611 ダイオードとプルアップ抵抗の存在は、LINバス上で観測されているフレーミングエラーの一因となる可能性があります。 これらの部品を基板から取り外して(または分離して)、問題が解決するかどうか確認していただけますか? BR、ダニエル Re: The LIN communication issue using the FS6500 chip こんにちは、状況はこうです。FS6500のマニュアルのLINセクションを確認したところ、このチップのLIN構成がスレーブモードの場合、LINバスに接続されている外部ピンには1kΩの抵抗器やダイオードは不要であることが分かりました。しかし、私のハードウェア設計回路図では、1kΩの抵抗器とダイオードを設計しました。だから、これがコミュニケーションに影響を与えるかどうか気になっています。そして、昨日あなたが投稿した、他のLIN通信問題の復旧に関する記事に返信したのが私です。現在のLIN通信は一定時間後に切断されてしまうのですが、現時点ではその原因が全く分かりません。そのため、トラブルシューティングの過程で、ハードウェアの問題ではないかと疑い、FS6500の関連設計図にたどり着きました。他の投稿や今回の投稿と合わせて、私のLIN通信の問題についてより深くご理解いただけることを期待しています。大変ありがたいですし、ご協力いただけることを楽しみにしています。私にとって非常に重要なことなので。これは私が別の投稿であなたに質問した内容です。ご覧になってみてください。これらはすべて、一つの問題から生じた諸問題である。投稿タイトル: S32K314はLPUARTを使用してLINスレーブ通信割り込みとして構成します。 Re: The LIN communication issue using the FS6500 chip こんにちは、 @Aoyng さん。 期間を具体的に指定していただけますか? バスをオシロスコープで監視していますか? どの回路図のことですか? ありがとうございました。 BR、ダニエル
記事全体を表示
适用于 Arm 的 S32DS,无法激活投掷(FNP 错误) 你好,我在 Ubuntu 25.10 下使用 S32DS 安装 Arm 时遇到了问题。 在安装过程中,即使我点击激活在线/离线,也会出现 FNP 错误 2。 安装为 ./S32DS_ARM_Linux_v2.2.bin 尝试按照论坛上提到的 licfix.zip 的说明进行操作,但没有成功。 BR Michal
記事全体を表示
S32DS for Arm, not possible to get throw activation (FNP error) Hello, I am having problems with S32DS for Arm instalation under Ubuntu 25.10. During installation even i click activate online/offline, I get FNP error 2. Installing as ./S32DS_ARM_Linux_v2.2.bin Tried to follow instructions with licfix.zip mentioned here on forum, but no luck. BR Michal
記事全体を表示
LLCE CAN I created the sample project Can_Llce_DS_Loopback_S32G274A_M7, which is already able to communicate with the external CAN box, using LLCE CAN0. I then modified the configuration of this project to keep only the five channels of LLCE CAN that I wanted, and the configuration details are as follows: During the configuration process I only deleted the corresponding error, after the configuration is completed there is only a clock warning in the configuration screen, but this warning itself is in the version that can communicate so it is not a problem. I have uploaded my modified project, please help me to see what the problem is that I can't communicate.
記事全体を表示
LPC54605J256BD100 Won't attach USB clock Hi, my custom board will not attach the clock.  I have been trying for weeks to get this to work.  I cannot.  I cannot find any results anywhere online, which will tell me how to successfully attach the USB1 clock.  Surely there must be a logical set of instructions which will attach it properly, somewhere? All the config tools are set correctly with the correct frequencies and selections for it to work properly, but it does not. Several manual steps have been undertaken in main, in order to try to fix the obvious shortcomings of the gui tool.  This has not helped.  Probably the order and timing is incorrect.  As there are so many, and the order is very particular, I am not surprised if it is very incorrect. Please, can somebody tell me where I am going wrong with the set up?   I want to have USB working on this device.  This is beyond frustrating at this point.  Thanks. Main - int main(void) { vPortDefineHeapRegions(xHeapRegions); BOARD_InitBootPins(); BOARD_InitBootClocks(); BOARD_InitBootPeripherals(); BOARD_InitUSB1HS_USBPLL_Only(); SEGGER_RTT_Init(); PRINTF("System Booting...\r\n"); PRINTF("Core clock = %lu Hz\r\n", CLOCK_GetFreq(kCLOCK_CoreSysClk)); /* 1. POWER DOMAINS FIRST */ POWER_DisablePD(kPDRUNCFG_PD_VD2_ANA); POWER_DisablePD(kPDRUNCFG_PD_VD3); POWER_DisablePD(kPDRUNCFG_PD_VD5); POWER_DisablePD(kPDRUNCFG_PD_USB_PLL); POWER_DisablePD(kPDRUNCFG_PD_USB1_PHY); /* Power up the PHY LDO (Bit 24) which is often separate from the PHY logic */ SYSCON->PDRUNCFGCLR[0] = (1U << 24); SDK_DelayAtLeastUs(15000, SystemCoreClock); while (!(SYSCON->USBPLLSTAT & 0x1)); // Wait for hardware lock /* 2. THE MANUAL CLOCK FIX */ PRINTF("Applying Manual Clock Fix...\r\n"); // IMPORTANT: Ensure AHB clock is OFF so the divider logic is 'unloaded' SYSCON->AHBCLKCTRLCLR[2] = (1U << 18); SYSCON->USB1CLKDIV |= (1U << 30); // Halt divider SYSCON->USB1CLKSEL = 7U; // "Disable" (Park at None) for (volatile int i = 0; i < 1500; i++) { __asm("NOP"); } SYSCON->USB1CLKSEL = 2U; // Target: USBPLL (288MHz) SYSCON->USB1CLKDIV = (1U << 30) | 5U; // Target: Div by 6 (48MHz) for (volatile int i = 0; i < 1500; i++) { __asm("NOP"); } SYSCON->USB1CLKDIV &= ~(1U << 30); // Release Halt PRINTF("POST-FIX USB1CLKSEL: 0x%08lX\r\n", SYSCON->USB1CLKSEL); PRINTF("POST-FIX USB1CLKDIV: 0x%08lX\r\n", SYSCON->USB1CLKDIV); /* 3. HARDWARE ENABLE & RESET PULSE */ // Now that the clock is stable, turn on the AHB interface SYSCON->AHBCLKCTRLSET[2] = (1U << 18); //Pulse Reset to sync the controller to the 48MHz clock SYSCON->PRESETCTRLSET[2] = (1U << 18); for (volatile int i = 0; i < 1000; i++) { __asm("NOP"); } SYSCON->PRESETCTRLCLR[2] = (1U << 18); /* 5. FINAL DIAGNOSTICS BEFORE INIT */ PRINTF("\r\n--- PRE-INIT DIAGNOSTICS ---\r\n"); PRINTF("USB1CLKSEL : 0x%08lX\r\n", SYSCON->USB1CLKSEL); PRINTF("USB1CLKDIV : 0x%08lX\r\n", SYSCON->USB1CLKDIV); PRINTF("USBHSH->PORTSC1 : 0x%08lX\r\n", USBHSH->PORTSC1); PRINTF("PDRUNCFG : 0x%08lX\r\n", SYSCON->PDRUNCFG); /* --- 1. FORCE PHY CONFIG --- */ // 16: Host Mode, 17: Clock Valid, 21: Force VBUS, 23: Force 48MHz Lock USBHSH->PORTMODE |= (1U << 16) | (1U << 17) | (1U << 21) | (1U << 23); /* --- 2. FINAL HARDWARE RESET PULSE --- */ SYSCON->PRESETCTRLSET[2] = (1U << 18); for (volatile int i = 0; i < 5000; i++) { __asm("NOP"); } SYSCON->PRESETCTRLCLR[2] = (1U << 18); /* --- 3. STABILIZATION DELAY --- */ SDK_DelayAtLeastUs(10000, SystemCoreClock); /* --- 4. PRE-INIT DIAGNOSTICS --- */ PRINTF("\r\n--- FINAL HW CHECK ---\r\n"); PRINTF("USBHSH->USBSTS: 0x%08lX\r\n", USBHSH->USBSTS); PRINTF("USBHSH->USBCMD: 0x%08lX\r\n", USBHSH->USBCMD); PRINTF("USBHSH->PORTMODE: 0x%08lX\r\n", USBHSH->PORTMODE); /* 2. Re-sync the clock tree variables */ SystemCoreClockUpdate(); /* 3. Manually toggle the USB1 Clock Gate */ // SYSCON->AHBCLKCTRLSET[2] = (1U << 18); // Ensure AHB is on status_t clkStatus = CLOCK_EnableUsbhs0HostClock(kCLOCK_UsbSrcUsbPll, 48000000U); PRINTF("Clock enable returned: %d\r\n", clkStatus); PRINTF("USB PLL freq = %lu Hz\r\n", CLOCK_GetFreq(kCLOCK_UsbPll)); PRINTF("USB1CLK freq = %lu Hz\r\n", CLOCK_GetFreq(kCLOCK_UsbClk)); /* 6. STACK INIT */ usb_status_t status = USB_HostInit(CONTROLLER_ID, &g_HostHandle, USB_HostEvent); if (status != kStatus_USB_Success) { PRINTF("USB_HostInit failed with status %d\r\n", status); }
記事全体を表示
SJA1110 Initialization or Configuration question Hi Nxp experts, I try to use SJA1110DEL/1Y with S32K344, the hardware was designed as below where can I get the software user manual for SJA1110? and I searched in the community, found  SJA1110: S32DS software initialization of SGMII1 how can I get the above SDK resource?  Thanks
記事全体を表示
osm-imx93 build failing due to parsec package fetch errors Hi NXP, i am trying to build image for osm-imx93 from scarthgap. Getting below fetch errors Summary: 2 tasks failed: /home/ubuntu/imx93-yocto-bsp/sources/meta-security/meta-parsec/recipes-parsec/parsec-tool/parsec-tool_0.7.0.bb:do_fetch /home/ubuntu/imx93-yocto-bsp/sources/meta-security/meta-parsec/recipes-parsec/parsec-service/parsec-service_1.3.0.bb:do_fetch Summary: There were 10 WARNING messages. Summary: There were 4 ERROR messages, returning a non-zero exit code. ^C ~//imx93-yocto-bsp/build$ when i tried fetch for parsec-tool getting below error imx93-yocto-bsp/build$ bitbake -c fetch parsec-tool ERROR: Logfile of failure stored in: /home/ubuntu/imx93-yocto-bsp/build/tmp/work/armv8a-poky-linux/parsec-tool/0.7.0/temp/log.do_fetch.1966123 ERROR: Task (/home/ubuntu/imx93-yocto-bsp/sources/meta-security/meta-parsec/recipes-parsec/parsec-tool/parsec-tool_0.7.0.bb:do_fetch) failed with exit code '1' NOTE: Tasks Summary: Attempted 2 tasks of which 1 didn't need to be rerun and 1 failed. Summary: 1 task failed: /home/ubuntu/imx93-yocto-bsp/sources/meta-security/meta-parsec/recipes-parsec/parsec-tool/parsec-tool_0.7.0.bb:do_fetch Summary: There were 7 WARNING messages. Summary: There were 2 ERROR messages, returning a non-zero exit code. am i missing any configurations. Please suggest  Re: osm-imx93 build failing due to parsec package fetch errors Hi @Vijay_U, Thank you for contacting NXP Support! This error is typically related to a proxy or firewall configuration issue. A known workaround that has resolved the issue on some systems is to add the following line to your local.conf file: FETCHCMD_wget = "/usr/bin/env wget -t 2 -T 30 --user-agent='bitbake/2.0'" Please try this on your side and let me know if the issue is resolved or if you observe any changes. Best regards, Chavira
記事全体を表示