Multi Source Translation Content

cancel
Showing results for 
Show  only  | Search instead for 
Did you mean: 

Multi Source Translation Content

Discussions

Sort by:
Dynamic I2C Slave Address Configuration on i.MX95 LPI2C Hello Experts, I am working on the i.MX95 platform and using the LPI2C controller in I2C slave mode under Linux. Currently, the I2C slave address is defined statically in the Device Tree. My requirement is to determine the slave address dynamically based on an external GPIO input (for example, a board ID or address-select GPIO) instead of hardcoding it in the Device Tree. I would like to know: Does the i.MX95 LPI2C hardware support changing the I2C slave address dynamically at runtime? Does the NXP BSP/Linux LPI2C slave driver support updating the slave address after boot, or would it require driver modifications? Is there any recommended mechanism from the SoC or BSP perspective to select the slave address based on an external GPIO before or during slave registration? Are there any reference implementations or examples demonstrating dynamic I2C slave address configuration? Any guidance or recommended approach would be appreciated. BR, Arun Kumar Re: Dynamic I2C Slave Address Configuration on i.MX95 LPI2C Hello, 1. Yes, is possible with LPI2C module of i.MX95. 2. No, driver modifications are needed. The current NXP BSP Linux driver supports both master and slave modes but, the slave address is read once from the Device Tree. 3. The best approach for this modify driver to read the GPIO address and change line during probe. https://github.com/nxp-imx/linux-imx/blob/b096ce610e956cc2596006343df8a2a26ed6e019/drivers/i2c/busses/i2c-imx-lpi2c.c 4. We have an slave DTS example that uses i2c-imx-lpi2c.c driver but the address cannot be changed in runtime using GPIOs. You can take a look in the next link: https://github.com/nxp-imx/linux-imx/blob/74521e3f425001c27a54323ee8de4f7c59ee88dc/arch/arm64/boot/dts/freescale/imx95-15x15-evk-i2c-spi-slave.dts Best regards.
View full article
S32K388 TCP/IP 协议栈 5.0.0 无法正常工作 嗨@PavelL , 我之前使用以下配置成功运行了 TCP/IP 协议栈示例项目: • S32KDS 版本 3.6.5 • RTD(实时驱动程序)版本 7.0.0 • TCP/IP协议栈版本4.0.0 但是,升级到以下版本并执行相同的设置步骤后,却无法正常工作: • S32KDS 版本 3.6.8 • RTD(实时驱动程序)版本 7.0.1 • TCP/IP协议栈版本5.0.0 我已附上我的项目。再次感谢你的帮助。 Re: S32K388 TCP/IP stack 5.0.0 not working 你好@James_Zhang_SE , 我需要时间进行调查。我会尽力在本周内回复。 感谢您的理解。 顺祝商祺! 帕维尔 Re: S32K388 TCP/IP stack 5.0.0 not working 你好@James_Zhang_SE , 由于工作繁忙,回复有所延迟,敬请谅解。 根本原因是 EthIf_Cfg.c正如我们之前在这个帖子中讨论过的,S32K388 TCP/IP 堆栈 4.0.0 在编译时缺少 lwip 文件夹 该示例现在在我的 S32K388EVB-Q289 上运行正常。 总之,我对你的项目做了很多修改,但最关键的是 EthIf_Cfg 文件。所有修改后的文件都可以在附件的压缩包中找到。您可以自行查看更改。 请注意,所提供的代码不提供任何担保。 用补丁替换文件后,请不要忘记执行代码更新。 顺祝商祺! 帕维尔
View full article
S32K388 TCP/IPスタック5.0.0が動作しません こんにちは、 @PavelL さん。 以前は、以下の設定でTCP/IPスタックのサンプルプロジェクトを実行することができました。 • S32KDS バージョン 3.6.5 • RTD(リアルタイム・ドライバ)バージョン7.0.0 • TCP/IPスタック バージョン 4.0.0 しかし、以下のバージョンにアップグレードして同じセットアップ手順を実行したところ、動作しなくなりました。 • S32KDS バージョン 3.6.8 • RTD (リアルタイム・ドライバ) version 7.0.1 • TCP/IPスタック バージョン 5.0.0 プロジェクトを添付しました。改めてご協力ありがとうございました。 Re: S32K388 TCP/IP stack 5.0.0 not working こんにちは、 @James_Zhang_SE さん、 調査に時間が必要です。今週中に返信できるよう最善を尽くします。 ご理解いただきありがとうございます。 よろしくお願いいたします。 パベル Re: S32K388 TCP/IP stack 5.0.0 not working こんにちは、 @James_Zhang_SE さん、 業務量が多く返信が遅れてしまい、申し訳ございません。 根本原因はEthIf_Cfg.cです。、このThreadですでに議論したように、tcpip stack 4.0.0 S32K388コンパイル中に lwip フォルダが欠けています このサンプルは、私のS32K388EVB-Q289で現在正常に動作しています。 とにかく、あなたのプロジェクトに多くの変更を加えましたが、最も重要なのは EthIf_Cfg ファイルです。すべての修正ファイルは添付のzipファイルで見つけることができます。変更内容はご自身で確認していただいても構いません。 提供されたコードには一切保証が付いておらず、保証もございませんのでご注意ください。 パッチでファイルを置き換えた後は、必ずコードの更新を行ってください。 よろしくお願いいたします。 パベル
View full article
I want to use flexio to work as a special spi, 20bit mosi output at the same time 20 chip dac need  to be controled  at the same time , I want to use flexio  to work as special spi,  to control the dac device. deltails as below: one  cs , one clk,  20 mosi,   use 20 pins,  to  output dac values to  20 dac devices at the  same time , can you give the  mcuexpross code  and project ? thanks! 回复: I want to use flexio to work as a special spi, 20bit mosi output at the same time Is  the  question two hard  lead to  there is nobody  can give  any suggestions  ? 回复: I want to use flexio to work as a special spi, 20bit mosi output at the same time 1、 cs pull low level 2、flexio transmit 20 channel mosi evrytime, every channel transmit one bit,  one transmit use one shift register, 3、transmit 8 times use all the 8 shift registers , and every channel transmit  8 bits。 4、step 2 、3 is one  dma  transmit.  use  3 times of dma to transmit 24bit  data every channel, because  the dac chipi is  24bits. 5、pull cs high。 can  this work ok? 回复: I want to use flexio to work as a special spi, 20bit mosi output at the same time is   there anybody ? Re: I want to use flexio to work as a special spi, 20bit mosi output at the same time the  chip i use is mcxn947. 回复: I want to use flexio to work as a special spi, 20bit mosi output at the same time Hi @justdomyself  For a similar implementation, I recommend checking the FlexIO QSPI application note AN14175 and the FlexIO SPI DMA examples in the MCUXpresso SDK. The AN14175 example demonstrates how to use FlexIO timers and shifters to create custom serial interfaces, which is closer to your requirement of driving 20 DAC channels simultaneously with one clock and multiple data outputs. The FlexIO SPI DMA example is also useful for understanding the basic FlexIO timer, shifter, and DMA configuration. BR Harry 回复: I want to use flexio to work as a special spi, 20bit mosi output at the same time Where is the project code for AN14175 located? Where can I download it? 回复: I want to use flexio to work as a special spi, 20bit mosi output at the same time Hi @justdomyself  Search | NXP Semiconductors Please search AN14175 in the NXP official website. And you can click the Associated File: AN14175SW to download the software. BR Harry 回复: I want to use flexio to work as a special spi, 20bit mosi output at the same time An error occurred during import: An error occurred during compilation: An error occurred during debugging: When executing BOARD_PowerMode_OD, the debug function crashes immediately with the error shown in the image above. Could you provide a newer, working project? My software version: MCUXpresso IDE v25.6 [Build 136] [2025-06-27]
View full article
我想使用 Flexio 作为特殊的 SPI,同时输出 20 位 MOSI 信号。 需要同时控制 20 个芯片 DAC,我想使用 Flexio 作为特殊的 SPI 来控制这些 DAC 设备。如下所示: 一个 cs, 一声钟响, 使用 20 个 MOSI 板,通过 20 个引脚同时向 20 个 DAC 设备输出 DAC 值,请问可以提供 MCUEXPROS 代码和项目吗? 谢谢您! 回复: I want to use flexio to work as a special spi, 20bit mosi output at the same time 这个问题太难了,是不是没人能给出任何建议? 回复: I want to use flexio to work as a special spi, 20bit mosi output at the same time 1、cs拉低级别 2、每次传输20通道MOSI,每个通道传输一位,一次传输使用一个移位寄存器。 3、传输8次,使用全部8个移位寄存器,每个通道传输8位。 4、步骤 2、3 是一次 DMA 传输。使用 3 倍的 DMA 来传输每个通道的 24 位数据,因为 DAC 芯片是 24 位的。 5、拉高 cs。 这样可以吗? 回复: I want to use flexio to work as a special spi, 20bit mosi output at the same time 有人在吗? Re: I want to use flexio to work as a special spi, 20bit mosi output at the same time 我使用的芯片是mcxn947。 回复: I want to use flexio to work as a special spi, 20bit mosi output at the same time 嗨@justdomyself 对于类似的实现,我建议查看 FlexIO QSPI 应用笔记 AN14175 和 MCUXpresso SDK 中的 FlexIO SPI DMA 示例。 AN14175 示例演示了如何使用 FlexIO 定时器和移位器创建自定义串行接口,这更接近于您使用一个时钟和多个数据输出同时驱动 20 个 DAC 通道的要求。 FlexIO SPI DMA 示例对于理解 FlexIO 定时器、移位器和 DMA 的基本配置也很有用。 BR 哈里 回复: I want to use flexio to work as a special spi, 20bit mosi output at the same time AN14175    对应的工程代码在哪个位置?从哪下载? 回复: I want to use flexio to work as a special spi, 20bit mosi output at the same time 导入的时候报错: 编译的时候报错: debug 的时候报错: 执行 BOARD_PowerMode_OD   。debug直接崩溃报上图错误。 能不能给个新一点的可以用的工程,  我的软件版本:MCUXpresso IDE v25.6 [Build 136] [2025-06-27] 回复: I want to use flexio to work as a special spi, 20bit mosi output at the same time 嗨@justdomyself 搜索 | 恩智浦半导体 请在NXP官方网站上搜索AN14175。 您可以点击关联文件:AN14175SW 下载该软件。 BR 哈里
View full article
T Embed 使用的是哪种接口? 我有一台标准的 T 型嵌入式开发板,但我不知道它用的是哪种接口(不是 USB-C 接口),因为官方网站说它是 Grove 接口,而 Lilygo Wiki 网站说它是 Qwiic 接口。请问有人可以帮帮我吗? Re: What kind of port does the T Embed have? 你好, 由于该设备并非 NXP 产品,我建议您直接联系 Lilygo 支持部门,提供元器件零件编号,您可以与他们一起查看引脚图或物料清单。 顺祝商祺!
View full article
What kind of port does the T Embed have? I have the standard model T Embed, but i have no Idea what kind of port it has (the other port, not usb c), because the official site says its a grove port, the lilygo Wiki site says its a qwiic port. Can anyone help me please? Re: What kind of port does the T Embed have? Hello, Since the device is not an NXP product, I would recommend you contact directly the Lilygo support to share the component part number, you could check the pin diagram or BOM with the page and them. Best Regards
View full article
Flexioを特殊なSPIとして、同時に20ビットMOSI出力として動作させたい。 20個のチップDACを同時に制御する必要があるため、Flexioを特別なSPIとして使用してDACデバイスを制御したいと考えています。詳細は以下の通りです。 1つのcs、 1クリック、 20 MOSI、20ピンを使って、同時に20台のDACデバイスにDAC値を出力します。MCUEctrossのコードとプロジェクトを教えてもらえますか? ありがとうございます! 回复: I want to use flexio to work as a special spi, 20bit mosi output at the same time この質問は難しいもので、誰も提案できないのでしょうか? 回复: I want to use flexio to work as a special spi, 20bit mosi output at the same time 1、csプル低レベル 2、フレキシオは20チャネルを常に送信し、各チャネルは1ビットを送信し、1回送信は1シフトレジスタを使用します。 3、送信8回 8つのシフトレジスタすべてを使い、各チャンネルは8ビットを送信します。 4、ステップ2、3は1回のDMA送信です。DACのchipiは24ビットなので、各チャネルで24ビットデータを3回送信します。 5.CSを高く引く。 これでうまくいくのでしょうか? 回复: I want to use flexio to work as a special spi, 20bit mosi output at the same time 誰かいますか? Re: I want to use flexio to work as a special spi, 20bit mosi output at the same time 私が使用しているチップはmcxn947です。 回复: I want to use flexio to work as a special spi, 20bit mosi output at the same time こんにちは、 @justdomyself 同様の実装としては、FlexIO QSPIのアプリケーションノートAN14175とMCUXpresso SDK内のFlexIO SPI DMA例を確認することをお勧めします。 AN14175例はFlexIOタイマーとシフターを使ってカスタムシリアルインターフェースを作成する方法を示しており、1クロックと複数のデータ出力で20のDACチャネルを同時に駆動するというあなたのニーズにより近いものです。 FlexIO SPI DMAのサンプルは、FlexIOの基本的なタイマー、シフター、およびDMA構成を理解する上でも役立ちます。 BR ハリー 回复: I want to use flexio to work as a special spi, 20bit mosi output at the same time AN14175のプロジェクトコードはどこにありますか?どこからダウンロードできますか? 回复: I want to use flexio to work as a special spi, 20bit mosi output at the same time インポート中にエラーが発生しました。 コンパイル中にエラーが発生しました。 デバッグ中にエラーが発生しました。 BOARD_PowerMode_ODを実行すると、デバッグ関数が上記の画像に示すエラーで即座にクラッシュします。 より新しい、動作するプロジェクトを提供していただけますか? 私のソフトウェアバージョン:MCUXpresso IDE v25.6 [ビルド 136] [2025-06-27] 回复: I want to use flexio to work as a special spi, 20bit mosi output at the same time こんにちは、 @justdomyself 検索 |NXP Semiconductors NXP公式ウェブサイトでAN14175を検索してください。 そして、関連ファイル:AN14175SWをクリックするとソフトウェアをダウンロードできます。 BR ハリー
View full article
MPLS内部IP上のDPAA2 DPDK RSSハッシュ こんにちは、 SolidRun LX2160A Clearfog CXでDPDKを使ってDPAA2のRSS機能をテストしています。 例えばMPLSラベルやPPPoEの内部IPでハッシュ化できることがわかりました。 しかし、MPLS内部IPアドレスに対してハッシュ化できないようですが、私の理解は正しいでしょうか? これは少し驚きました。なぜなら: - MPLSヘッダーが何かを知っているのは、MPLSラベル上でハッシュ化できるからです - PPPoEの内側IPをハッシュ化できるため、内部IPを取得する方法を知っています MPLSの内部IPでハッシュ化がサポートされているかどうか確認してもらえますか? 私はNXP DPAA2やNXP全般についてかなり初心者なので、技術的な言葉を教えてもらえますか? ありがとうございます。 Re: DPAA2 DPDK RSS Hash on MPLS Inner IP はい — あなたの理解は、今日testpmdで使われているDPDK DPAA2 PMDに関して正しいです。MPLSラベル自体でのハッシュ処理はサポートされており、PPPoE後の内側IPでのハッシュも動作しますが、MPLSの内側IP RSSはすぐに使えるDPDK RSSモードとして明確に公開されていません。 重要なニュアンスは次のとおりです。 DPAA2ハードウェアは十分に対応可能です。LX2160AパーサーはMPLSを認識し、MPLSラベルスタックを通り抜け、特定の条件下でIPv4/IPv6へと解析を続けることができます。 DPAA2鍵抽出には「内側/最終IP」フィールドもあります。分配鍵機構ではHDR_INDEX = 0xFF 、つまり「最も内側/最後のヘッダー」を用い、ハードウェアは最後のIPヘッダーに対してIPSRC_N / IPDST_Nを定義します。 しかし、公開されたDPDK DPAA2 PMDドキュメントでは、RSSが一般的にサポートされているとのみ記載されており、固定RSSキーや設定不可のRETAなどの制限が記載されています。サポートされているRSSの組み合わせではありません。Linux/SDK向けのハッシュドキュメントには、イーサネット宛先、VLAN、L3プロトコル、IPv4の送信元/送信先、L4ポートなどの通常のフィールドが記載されていますが、「MPLS後のIP」は選択可能なハッシュモードとして記載されていません。 つまり、シリコンの制限ではなく、あなたが使っているDPDK DPAA2 PMDパスのソフトウェアやドライバー露出制限が原因だと思います。   試せることは まず、DPAA2がパケットを「MPLS + 内部IP」として認識していることを確認してください。 ハードウェアパーサーが内部のIPv4ヘッダーを存在としてマークしない場合、内部IP上のRSSは動作しません。 DPDKで、DPAA2 PMDログを有効にします。 コピー --log-level=pmd.net.dpaa2:debug また、受信パケットがアプリケーション内やtestpmdで意味のあるパケットタイプ情報を得られるかどうかも確認してください。例えば、パケットがMPLSのみに分類されているのか、MPLSと内なるIPv4として分類されているのかなどです。 パケットタイプがMPLSで終了すると、ドライバの観点からは内部IPv4が解析されていないため、RSSハッシュは内部IPv4を使用できません。 フローパターンを明確にしてみてください RSSタイプをmplsのみに設定した場合、MPLSフィールドは自動的にハッシュ化されます。内部IPv4ヘッダーを明示的に含むパターンを試してください。 コピー フロー作成 0 イングレス \ パターン eth / mpls / ipv4 / end \ アクション RSS キュー 0 1 終了 タイプ IPv4 終了 / 終了 送信元/宛先IPアドレスを具体的に知りたい場合は、以下も試してみてください。 コピー フロー作成 0 イングレス \ パターン eth / mpls / ipv4 / end \ アクション RSS キュー 0 1 終了 タイプ IP IPv4 終了 / 終了 それが拒否または承認されたにもかかわらず、内部 IPv4 アドレスに基づいて配布されない場合は、PMD が DPAA2 配布キーを「最後の/内部 IP」としてプログラムしていない可能性があります。 パーサーを助けるMPLSラベル値を試してみてください MPLSトラフィックが通常のサービスラベルを使用している場合、パーサはペイロードがIPv4であることを認識しない可能性があります。制御テストとしては、MPLSの明示的NULLラベルを試してください: MPLSラベル0はIPv4明示的NULLを意味します。 MPLSラベル2はIPv6の明示的NULLを意味します。 DPAA2のドキュメントによると、MPLSラベル解釈が有効の場合、ラベル0はIPv4に、label2はIPv6にマッピングされます。 もし内側IP上のRSSがラベル0でのみ動作する場合、問題はRSS自体ではありません。問題は、パーサーがMPLSペイロードがIPであることを知らなかったことです。 この機能が必要な場合、本当の解決策はPMDの作業である可能性が高いです。 DPAA2ハードウェアには、これに必要な概念が備わっています。 HDR_INDEX = 0xFF は「最も内側のヘッダーを使用する」ことを意味します。 IPSRC_NとIPDST_Nは、最後のIPヘッダーの送信元/宛先アドレスです。 MPLSパーサーは適切に設定すればMPLSを超えてIPへと進むことができます。 したがって、ドライバーレベルの実装では、DPNIの配信プロファイルを以下のようにプログラムする必要があるでしょう: 内部/最後の IPv4 送信元アドレス、 内部/最後の IPv4 宛先アドレス、 おそらく内部L4ポート、 MPLS解析パスの後。 実際には、これは単にtestpmdコマンドを変更するだけでなく、DPAA2 DPDK PMDを変更する必要があるかもしれません。 私の結論として、DPAA2ハードウェアは原則として「内側/最終IP」フィールドに到達できますが、MPLS-inner-IP RSSはスタック上で既にサポートされているDPDK DPAA2 PMD機能ではないようです。もし明示的なeth / mpls / ipv4のRSSルールが失敗した場合、別のtestpmdコマンドではなくPMD/パーサー/配布プロファイルの変更が考えられます。
View full article
MPLS 内部 IP 上的 DPAA2 DPDK RSS 哈希 你好, 我正在使用 DPDK 在 SolidRun LX2160A Clearfog CX 上测试 DPAA2 RSS 功能。 我发现它能够对 MPLS 标签和 PPPoE 内部 IP 进行哈希处理。 但是它似乎无法对 MPLS 内部 IP 进行哈希运算,我的理解对吗? 这让我有点惊讶,因为: 它知道什么是 MPLS 报头,因为它能够对 MPLS 标签进行哈希运算。 它知道如何获取内部 IP 地址,因为它能够对 PPPoE 内部 IP 地址进行哈希处理。 请问是否支持对 MPLS 内部 IP 进行哈希处理? 我对 NXP DPAA2 和 NXP 产品都比较陌生,所以您能解释一下您使用的技术术语吗? 谢谢。 Re: DPAA2 DPDK RSS Hash on MPLS Inner IP 是的——您对目前 testpmd 使用的 DPDK DPAA2 PMD 的理解是正确的:支持对MPLS 标签本身进行哈希处理,并且PPPoE 之后对内部 IP进行哈希处理也可以工作,但是MPLS 内部 IP RSS 并没有明确地作为可直接使用的 DPDK RSS 模式公开。 关键的区别在于: DPAA2 硬件功能足够强大:LX2160A 解析器可以识别 MPLS,遍历 MPLS 标签栈,然后在某些条件下继续解析为 IPv4/IPv6。 DPAA2 密钥提取还有“内部/最后一个 IP”字段:分发密钥机制可以使用 HDR_INDEX = 0xFF,表示“最内部/最后一个报头”,硬件为最后一个 IP 报头定义了 IPSRC_N / IPDST_N。 但公开的 DPDK DPAA2 PMD 文档只说 RSS 一般上受支持,并列出了诸如固定 RSS 密钥和不可配置 RETA 之类的限制;它没有列出受支持的 RSS 组合。面向 Linux/SDK 的哈希文档列出了以太网目标、VLAN、L3 协议、IPv4 源/目标和 L4 端口等常规字段,但没有将“MPLS 后的 IP”列为可选的哈希模式。 所以:这不是硅芯片的限制,而是您正在使用的 DPDK DPAA2 PMD 路径中的软件/驱动程序暴露限制。   你可以尝试以下方法 首先确认 DPAA2 将数据包识别为“MPLS + 内部 IP”。 如果硬件解析器未将内部 IPv4 报头标记为存在,则内部 IP 上的 RSS 无法工作。 在DPDK中,启用DPAA2 PMD日志: 复制 --log-level=pmd.net.dpaa2:debug 此外,还要检查应用程序或 testpmd 是否能获取接收到的数据包类型信息,例如数据包是否仅被分类为 MPLS 或 MPLS 加内部 IPv4。 如果数据包类型止于 MPLS,则 RSS 哈希不能使用内部 IPv4,因为从驱动程序的角度来看,内部 IPv4 没有被解析。 尽量在流程模式中做到明确。 如果您只配置了 RSS 类型 mpls,那么自然会对 MPLS 字段进行哈希处理。尝试使用明确包含内部 IPv4 报头的模式: 复制 流创建 0 个入口 \ 模式 eth / mpls / ipv4 / 结束 \ 操作 RSS 队列 0 1 结束 类型 IPv4 结束 / 结束 如果您想要获取源/目标 IP 地址,也可以尝试: 复制 流创建 0 个入口 \ 模式 eth / mpls / ipv4 / 结束 \ 操作 RSS 队列 0 1 结束 类型 IP IPv4 结束 / 结束 如果拒绝或接受,但仍然不根据内部 IPv4 地址进行分发,则 PMD 可能没有将 DPAA2 分发密钥编程为“最后一个/内部 IP”。 尝试使用有助于解析的 MPLS 标签值 如果您的 MPLS 流量使用普通服务标签,解析器可能无法识别有效负载是 IPv4。为了进行受控测试,请尝试使用 MPLS 显式 NULL 标签: MPLS 标签 0 表示 IPv4 显式 NULL。 MPLS 标签 2 表示 IPv6 显式 NULL。 DPAA2 文档指出,启用 MPLS 标签解释时,标签 0 映射到 IPv4,标签 2 映射到 IPv6。 如果内部 IP 上的 RSS 仅对标签 0 有效,那么问题不在于 RSS 本身;问题在于解析器没有被告知您的 MPLS 有效负载是 IP。 如果你需要这个功能,真正的解决方案很可能是PMD作品。 DPAA2硬件具备实现这一目标所需的概念: HDR_INDEX = 0xFF 表示“使用最内层的标头”。 IPSRC_N 和 IPDST_N 是最后一个 IP 报头的源地址/目标地址。 如果配置得当,MPLS 解析器可以超越 MPLS 解析器,扩展到 IP 解析器。 因此,驱动程序级别的实现可能需要对 DPNI 分发配置文件进行编程以提取: 内部/最后一个 IPv4 源地址 内部/最后一个 IPv4 目标地址 可能是内部L4端口, 在 MPLS 解析路径之后。 实际上:这可能需要更改 DPAA2 DPDK PMD ,而不仅仅是更改 testpmd 命令。 我的结论:DPAA2 硬件原则上可以访问“内部/最后一个 IP”字段,但 MPLS-inner-IP RSS 似乎不是您的堆栈上现成支持的 DPDK DPAA2 PMD 功能;如果显式的 eth / mpls / ipv4 RSS 规则失败,可能的解决方案是更改 PMD/解析器/分发配置文件,而不是不同的 testpmd 命令。
View full article
DPAA2 DPDK RSS Hash on MPLS Inner IP Hello, I'm testing DPAA2 RSS capabilities with DPDK on a SolidRun LX2160A Clearfog CX. I've found that it is able to hash on MPLS labels and PPPoE inner IP for example. However it seems to not be able to hash on MPLS inner IP, am I right on this ? This surprise me a bit because: - It know what is a MPLS header because it is able to hash on MPLS labels - It know how to get inner IP because it is able to hash on PPPoE inner IP Could you confirm if it is supported or not to hash on MPLS inner IP ? I'm quite newbie with NXP DPAA2 and NXP in general, so can you please explain your technical words. Thanks. Re: DPAA2 DPDK RSS Hash on MPLS Inner IP Yes — your understanding is correct for the DPDK DPAA2 PMD as used from testpmd today : hashing on the MPLS label itself is supported, and hashing on inner IP after PPPoE can work, but MPLS inner IP RSS is not clearly exposed as a ready-to-use DPDK RSS mode . The important nuance is this: DPAA2 hardware is capable enough : the LX2160A parser can recognize MPLS, walk through an MPLS label stack, and then continue parsing to IPv4/IPv6 under some conditions. DPAA2 key extraction also has “inner/last IP” fields : the distribution key mechanism can use HDR_INDEX = 0xFF , meaning “most inner / last header,” and the hardware defines IPSRC_N / IPDST_N for the last IP header. But the public DPDK DPAA2 PMD documentation only says RSS is supported in general , and lists limitations like fixed RSS key and non-configurable RETA; it does notas a supported RSS combination. The Linux/SDK-facing hashing documentation lists ordinary fields such as Ethernet destination, VLAN, L3 protocol, IPv4 source/destination, and L4 ports, but not “IP after MPLS” as a selectable hash mode. So: not a silicon limitation, but likely a software/driver exposure limitation in the DPDK DPAA2 PMD path you are using.   What you can try First confirm that DPAA2 sees the packet as “MPLS + inner IP” If the hardware parser does not mark the inner IPv4 header as present, RSS on inner IP cannot work. In DPDK, enable DPAA2 PMD logs: Copy --log-level=pmd.net.dpaa2:debug Also check whether received packets get meaningful packet type information in your application or with testpmd , for example whether packets are classified only as MPLS or as MPLS plus inner IPv4. If the packet type stops at MPLS, the RSS hash cannot use inner IPv4 because, from the driver’s point of view, inner IPv4 was not parsed. Try being explicit in the flow pattern If you only configured RSS type mpls , that will naturally hash MPLS fields. Try a pattern that explicitly includes the inner IPv4 header: Copy flow create 0 ingress \   pattern eth / mpls / ipv4 / end \   actions rss queues 0 1 end types ipv4 end / end If you want source/destination IP specifically, also try: Copy flow create 0 ingress \   pattern eth / mpls / ipv4 / end \   actions rss queues 0 1 end types ip ipv4 end / end If that is rejected or accepted but still does not distribute based on the inner IPv4 addresses, then the PMD is probably not programming the DPAA2 distribution key as “last/inner IP.” Try MPLS label values that help the parser If your MPLS traffic uses ordinary service labels, the parser may not know the payload is IPv4. For a controlled test, try MPLS Explicit NULL labels: MPLS label 0 means IPv4 Explicit NULL. MPLS label 2 means IPv6 Explicit NULL. The DPAA2 documentation says label 0 maps to IPv4 and label 2 maps to IPv6 when MPLS label interpretation is enabled . If RSS on inner IP works only with label 0 , then the problem is not RSS itself; the issue is that the parser was not being told that your MPLS payload is IP. If you need this feature, the real fix is likely PMD work The DPAA2 hardware has the concepts needed for this: HDR_INDEX = 0xFF means “use the most inner header”. IPSRC_N and IPDST_N are the source/destination address of the last IP header. The MPLS parser can advance beyond MPLS to IP when configured appropriately. So a driver-level implementation would likely need to program the DPNI distribution profile to extract: inner/last IPv4 source address, inner/last IPv4 destination address, possibly inner L4 ports, after an MPLS parse path. In practical terms: this may require changing the DPAA2 DPDK PMD , not just changing a testpmd command. My conclusion: DPAA2 hardware can in principle reach “inner/last IP” fields, but MPLS-inner-IP RSS does not appear to be a ready-supported DPDK DPAA2 PMD feature on your stack; if explicit eth / mpls / ipv4 RSS rules fail, the likely solution is a PMD/parser/distribution-profile change rather than a different testpmd command.
View full article
MRF13750H 输入匹配设计仿真 您好! 我正在尝试使用 Usimmics 模拟 MRF13750H-915MHz 参考电路板的输入匹配网络(我没有 ADS 或 AWR)。 我使用了与 NXP 数据手册中相同的宽度和长度的走线,但结果与 915MHz 不符。有人知道我哪里做错了吗? 最好的, 路易斯·维拉纽瓦 射频 Re: MRF13750H Input Matching Design Simulation 谢谢你提供的信息! Re: MRF13750H Input Matching Design Simulation 你好 Luis_V 再会! 很遗憾,我没有使用过你正在使用的模拟器,所以无法进行全面比较,但就我所见,我可以告诉你以下几点: 在 ADS/AWR 中,原始布局包括: T型不连续点, 斜接弯头, 开放式效果, 耦合效应。 您的原理图使用了直接连接的理想 MLIN 段。 此外,我了解到 AWR 仿真“考虑”了封装中可能存在的寄生效应。 希望这些信息对您有所帮助,如果您还需要其他帮助,请告诉我。 祝你今天过得愉快,一切顺利。
View full article
i.MX8QXPでの直接フレームバッファ書き込みのサポート こんにちは、NXP チームの皆様、   Soc : iMX8qxpC0mek Linux OS : yocto [Scarthgap L6.6.5] i.MX8QXP Yocto Linuxプラットフォーム上で、ディスプレイへの直接フレームバッファ書き込みがサポートされているかどうかを確認したいと思います。 私たちの要件は、Weston/WaylandコンポジターとHMIアプリケーションが初期化される前の初期起動段階で、グラフィックや画像を直接表示することです。 もう少し詳しく教えていただけますか: /dev/fb0のような直接フレームバッファアクセスがサポートされているかどうか。 Westonを起動せずにDRM/KMSを使って直接ディスプレイを更新できるかどうか。 NXPが直接表示レンダリングのためのリファレンスアプリケーションやサンプルコードを提供するかどうか 必要なカーネル構成、デバイスツリーの変更、またはディスプレイドライバの設定。 コンポジタが後から起動した際に、直接フレームバッファアクセスがWestonと競合する可能性があるかどうか。 i.MX8QXPプラットフォームでの早期表示出力実装の推奨方法を共有してください。 Re: Support for Direct Framebuffer Write to Display on i.MX8QXP こんにちは、@Ram2さん お元気でお過ごしのことと思います。 1. /dev/fb0 (fbdev) はサポートされていますか? いいえ、i.MX 8ではネイティブではありません。NXP i.MX Linux リファレンスマニュアル には、第6.2.2章のフレームバッファが明示されています: フレームバッファドライバーは i.MX 6と i.MX 7でサポートされていますが、i.MX 8ではサポートされていません 2. ウェストンを使わずに直接DRM/KMSアクセス はい、これは正しい、そして推奨されるアプローチです。 i.MX 8では、WestonはDRMバックエンドを使用しているため、アプリケーションが直接DRM/KMSにアクセスする際にはWestonが稼働していない必要があります。 UG10163の第7.3.10.7章のcamテストアプリケーションをご覧ください。 3. NXPリファレンスアプリケーション/サンプルコード SDK_2_9_0_MEK-MIMX8QX\boards\mekmimx8qx\driver_examples\dpu\characterの例を見てみてください。MCUXpresso SDKからダウンロードしてください。 4. カーネル設定、デバイスツリー、ディスプレイドライバ設定 カーネル設定(imx_v8_defconfig内): CONFIG_DRM=y # DRM framework CONFIG_DRM_IMX=y # i.MX DPU DRM driver (drivers/gpu/drm/imx) CONFIG_DRM_IMX_DPU=y # DPU-specific DRM module CONFIG_DRM_IMX_MIPI_DSI_NORTHWEST=y # MIPI DSI (for OLED panel support) CONFIG_DRM_IMX_LDB=y # LVDS Display Bridge 表10をご覧ください。RN00210のカーネルおよびデバイスツリー構成(ビデオディスプレイのセクション)。 5. ウェストンとの対立が後から始まる場合 はい、対立は存在します。 早期起動のDRM/KMSアプリケーションとWestonは/dev/dri/card0の独占制御を争うため、早期アプリケーションはWestonが開始する前にDRMマスターをリリースしなければなりません。 U-Bootのロゴで表示を試してみるのもいいですよ。U-BootはDRM/simplefbでレンダリングされたBMP画像をサポートしています。これによりLinux層間の競合を完全に回避し、可能な限り早いスプラッシュ画面を生成します。 よろしくお願いいたします。 サラス。
View full article
FRDM S32K344MINI-EVB I Have Purchased S32k344mini-EVB Board & Installed sd32 Design Studio,  downloading  this file  S32DS_3.6.0_win32.x86_64.EXE. & Please guide me what others applications needs to be Installed. Thanks & Regards, Ravi Re: FRDM S32K344MINI-EVB Hi @ravirke  All the software required to get started with this device is included in the FRDM Automotive Bundle. Any additional tools that may be needed will depend on the specific features and functionality you plan to implement in your application. BR, VaneB
View full article
FRDM S32K344MINI-EVB 我购买了 S32k344mini-EVB 板并安装了 sd32 Design Studio,下载了此文件 S32DS_3.6.0_win32.x86_64.EXE。请指导我还需要安装哪些其他应用程序。 谢谢,此致敬礼! 拉维 Re: FRDM S32K344MINI-EVB 嗨@ravirke FRDM 汽车套装中包含了开始使用此设备所需的所有软件。所需的其他工具将取决于您计划在应用程序中实现的具体特性和功能。 BR,VaneB
View full article
FRDM S32K344MINI-EVB S32k344mini-EVBボードを購入し、SD32 Design Studioをインストールし、このファイルをダウンロードしましたS32DS_3.6.0_win32.x86_64.EXE。そして、他のアプリケーションをインストールする必要がある場合についてご案内ください。 よろしくお願いいたします。 ラヴィ Re: FRDM S32K344MINI-EVB こんにちは、 @ravirke さん。 このデバイスを使うために必要なすべてのソフトウェアは FRDMオートモーティブバンドルに含まれています。追加で必要になるツールは、アプリケーションに実装予定の具体的な機能や機能によって異なります。 BR、VaneB
View full article
Design tool TEA173X flyback SMPS design tool. Request for send me Power solution Re: Design tool USB-PD3.0 / QC4.0 Smart Charging Design Tool | NXP Semiconductors Design tool for TEA173X is no available currently. You can refer to above link for flyback design.
View full article
MRF13750H 入力マッチング設計シミュレーション こんにちは! Usimmicsを使用してMRF13750H-915MHzリファレンス回路基板の入力整合回路をシミュレートしようとしています(ADSもAWRも持っていません)。 NXPのデータシートに記載されているものと同じ幅と長さの配線を使用していますが、結果は915MHzと一致しません。私が何か間違っている点があれば教えてください。 最高、 ルイス・ビジャヌエバ RF Re: MRF13750H Input Matching Design Simulation 情報ありがとうございます! Re: MRF13750H Input Matching Design Simulation こんにちは、Luis_Vさん 良い一日! 残念ながら、あなたが使っているシミュレータは使ったことがないので完全な比較はできませんが、私が見た限りでは以下の点をお伝えできます: ADS/AWRでは、元のレイアウトには以下が含まれます。 T字管の不連続性、 マイター曲げ、 オープンエンド効果、 カップリング効果。 回路図は理想的なMLINセクションを直接接続しています。 さらに、AWRシミュレーションはパッケージ内に存在する可能性のある寄生効果を「考慮」していると理解しています。 この情報がお役に立てば幸いです。他に何かご不明な点がありましたら、お気軽にお問い合わせください。 良い一日をお過ごしください。幸運を祈ります。
View full article
设计工具 TEA173X回扫式开关电源设计工具。 请发送至 电源解决方案 Re: Design tool USB-PD3.0 / QC4.0 智能充电设计工具 | 恩智浦半导体 目前没有适用于TEA173X的设计工具。 您可以参考上面的链接了解回扫式设计。
View full article
設計ツール TEA173XフライバックSMPS設計ツール。 私に送ってほしい 電源ソリューション Re: Design tool USB-PD3.0 / QC4.0 スマート充電設計ツール |NXPセミコンダクターズ 現在、TEA173Xのデザインツールは利用できません。 フライバック設計については上記のリンクを参照してください。
View full article