PCF85063A PCF85063A这款芯片，配合stm32使用的软件demo资料有吗？我需要的是如何使用该芯片的软件驱动实例，我再移植到我自己的平台上。麻烦给一个驱动的实例资料包到我邮箱，谢谢！ Re: PCF85063A 是的！我的问题已经解决了。非常感谢！ Re: PCF85063A 您好， 对于与 STM32 一起使用的 PCF85063A RTC，有一个基本的软件驱动程序示例。 您可以在 GitHub 上找到它： https://github.com/zild-jhan/PCF85063A-STM32 BRs, Tomas

LS1048ardb SERDES 匹配 DPL 文件 你好 我是恩智浦 Layerscape 硬件的新手，正在使用 LS1048ardb 平台。我想提一下 DPMAC2 以太网设备（我认为这是基本以太网的普遍用法 “eth0”），但是通过阅读恩智浦论坛的各种帖子，我需要一个与 SERDES 相匹配的 DPL 文件。如果没有 DPL 文件，我就会得到预期的 uboot 错误： "fsl-mc：DPL 未部署，DPAA2 以太网不工作" 我在恩智浦论坛上找到了几个生成 "空 "DPL 文件的帖子，使用该 dtb 后，我得到了这个错误： "fsl-mc：部署数据路径布局 ...警告：固件返回错误 (GSR: 0x3f)" 在恩智浦技术支持论坛的一些回复中（针对 ls1088ardb），我通过提供 SERDES 值，恩智浦工程师可以生成一个适当的 DPL 文件。 以下是我从 mii/mdio 和 SERDES 值中收集到的一些信息，希望对您有所帮助： = > mii 设备 MI I 设备：'FSL_MDIO0' '' FSL_MDIO1 ' 当前设备：' FSL_MDIO0 '= > mii 信息 PHY 0x01：OUI = 0x80028，型号 = 0x23，Rev = 0x01，1000BaseT，FDX => mdio 列表 FSL_MDIO0： 1 - TI DP83867<--> DPMAC2@sgmii FSL_MDIO1： 看似相关的Uboot启动数据： 使用 SERDES1 协议：18 (0x12) 使用 SERDES2 协议：13 (0xd) 网：DPMAC2@sgmii [PRIME] fsl-mc：启动管理复杂...成功 fsl-mc：管理综合体已启动（版本：10.12.0，启动状态：0x1）启用 1000BT 全双工/半双工广告 若能得到任何帮助，我将不胜感激。 Re: LS1048ardb SERDES Matched DPL File 您好@brian-wood 感谢您分享您的发现，您已经在 DTS 中添加了下一项，对吗？ >>> &davinci_mdio { phy0：ethernet-phy@0 { //PHY0已定义并传给 phy-handle reg =<0>; ti,rx-internal-delay = ； ti,fifo-depth = ; }; }; & cpsw_port1 { phy-mode ="rgmii-rxid" ； phy-handle =<& phy0>; }; < < < " 我想这与 FSL MC 如何创建网络有关）" 其实不然，它与以太网内存映射有关，但我们无法修改。 遗憾的是，没有一种简单的方法，8( ，你可以省略 DPL，但这不是一个好主意，因为 DPL 的目的不是描述硬件属性，而是描述 MC 应创建的逻辑对象的初始拓扑结构和属性。 BR LFGP Re: LS1048ardb SERDES Matched DPL File 你好，LFGP、 我想感谢您在解决这个问题时提供的建议。我发现了问题；我们使用的是 TI83867 phy，我需要将 “ ti，fifo-depth = < DP83867_PHYCR_FIFO _DEPTH_4_B_NIB >;” 添加到我的 ph y 设备树节点。我现在有以太网了，但还有一个后续问题。 一切就绪后，我看到了一个 "eth0"，但同时也看到了一个 "mac2"（我想这与 FSL MC 的联网方式有关）。是否有一种简单的配置更改方法，可以让一切都变成 "eth0"？还是只有 "Mac2"？ 我没有修改 DPC 文件的权限，所以如果我可以修改 DPL 文件或其他文件，那将会很有帮助。 感谢您的帮助。 Re: LS1048ardb SERDES Matched DPL File 亲爱的@brian-wood, 'PHYAD:0" 意味着 PHY 没有被识别。 请使用下一个链接查看 LS1088 RDB 的 DTS 和 DTSi。 https://github.com/torvalds/linux/blob/master/arch/arm64/boot/dts/freescale/fsl-ls1088a-rdb.dts https://github.com/torvalds/linux/blob/master/arch/arm64/boot/dts/freescale/fsl-ls1088a.dtsi 还请 AN5125 介绍 DTS https://www.nxp.com/docs/en/application-note/AN5125.pdf 如果你的自定义板使用 SERDES 来获取 SGMII 或 RGMII，而没有外部 PHY，那么你的 DTS 将使用 PCS 节点来设置 macX Re: LS1048ardb SERDES Matched DPL File 你好，LFGP、 我决定试试我的 DPL 文件，同时将上游 6.14 Linux 内核切换到与 LSDK1812（几年前他们建立这个平台时使用的）相匹配的恩智浦 4.14 内核，这样我就能在 eth0 上调用 DPMAC2 了。 🙂 但我遇到了一个问题，FSL 管理综合体似乎将 eth0 连接到了 PHY 0，而不是 PHY 1（我相信我在 DTS 中的设置是正确的）。作为一项健全性检查（因为我对使用设备树还很陌生），我使用 PHY 1 的所有设置是否正确： &emdio1 { status ="okay" ； mcp_debug_phy： emdio1_phy@1 { 兼容 ="ethernet-phy-ieee802.3-c22" ； 中断 =<0 2 0x4> ； reg =<0x1> ； phy-connection-type ="sgmii" ； }; }; &dpmac2 { phy-handle =<& mcp_debug_phy> ； phy-connection-type ="sgmii" ； }; 但当我给 eth0 分配了一个 IP 地址后尝试 "ping "时，却没有出现任何错误或 rx/tx 计数增加（使用 ifconfig 进行检查）。当我使用 "ethtool eth0 "时，发现它显示连接到 PHYAD 0： # ethtool eth0 eth0 的设置： 支持的端口：[ ] 支持的链接模式：未报告 支持暂停帧使用：无 支持自动协商：不支持 支持 FEC 模式：未报告 广告链接模式：未报告 广告暂停帧使用：无 广告支持自动协商：无 广告支持的 FEC 模式：未报告 速度：未知！ 双工： 端口：双绞线 PHYAD：0 收发器：内部 自动协商：关闭 MDI-X：Unknown Link detected: no # 我没有更改 "fsl-ls1088a.dtsi "的默认设置、但如果希望使用 PHY 1，这样做对吗？ /* TODO: WRIOP (CCSR?) */ emdio1: mdio@0x8B96000 { /* WRIOP0: 0x8B8_0000, * E-MDIO1: 0x1_6000*/ compatible ="fsl,fman-memac-mdio"; reg =<0x0 0x8B96000 0x0 0x1000>; device_type ="mdio"; little-endian; /* 强制驱动程序进入 LE 模式 */ /* 在 QDS 上不需要，但在 RDB 上需要 */ #address-cells =<1>; #size-cells =<0> ； }; DPL 中是否有什么需要调整的地方，以便连接正确的 PHY？ 非常感谢你们的帮助。 Re: LS1048ardb SERDES Matched DPL File 亲爱的@brian-wood，希望这条信息能让你感觉良好。 我需要澄清一下你的自定义板。 你在定制板中使用 LS1048A 吗？或者你正在使用的 Layerscape 设备是什么？ 您的设计是基于 LS1048ARDB 吗？恩智浦没有 LS1048ARDB。 另一方面，您可以在 DPAA 参考手册中找到 DPL 设置。 BR LFGP Re: LS1048ardb SERDES Matched DPL File 嗨，LFGP， 快速检查一下，这个 ls1048ardb 平台使用的是 2018.09 版本的 uboot 和 10.12.0 版本的 fsl_mc，我可以在这个平台上使用 6.14 Linux 内核吗？我想知道，我在使用 FSL 管理综合体调用 DPL 节点时遇到的恩智浦/FSL 内核驱动程序错误是否是由于 fsl_mc 支持的内容不匹配（并导致 mc_send_command() "不支持的操作 "失败）？ 我已经阅读了前面提到的文档链接，但无法链接到eth0，因为我处于部分状态（由于在Linux内核启动期间启用 DPL 文件时出现 “不支持的操作” 失败）。启动后运行 “ls-listni、restool 等...” 时，我确实看到了同样的 “不支持的操作”，这使我觉得我的 fsl_mc、restool 和 Linux 内核 6.14 版本不匹配。 下面是更多的 uboot 信息，希望对您有所帮助： U-Boot 2018.09 gpu_bl_01Feb2021 tf/cpsw-15234-bl-u-boot a996f0a3（2021 年 2 月 1 日-18:04:24 -0700） SoC：LS1048A Rev1.0 (0x87032110) 时钟配置：CPU0 (A53): 1200 MHz CPU1 (A53): 120 0 MHz CPU2 (A53): 1200 MHz CPU3 (A53): 1200 MHz 总线：500 MHz DDR：1600 MHz RESET 配置字 (RCW)：00000000： 30004014 00000030 00000000 000030 00000000 000010：00000000 0000 0000 0020000 0020000 00000000 000020：02e12980 00000080 00000000 0000000 00000030：00fff054 00000000 00000000 00000000 00000040： 00000000 00000000 0000000 00000040：00000000 00000000 00009：00000000 0000000 00000000 000070：33330002 00009555 I2C：就绪 动态随机存取存储器(DRAM)：根据训练值初始化 DDR 控制器 内存初始化正常，检查 ERR_D ETECT 寄存器后在 DDRC 上没有错误 ERR_DETECT=0 3.9 GiB DDR 3.9 GiB（DDR4，64 位，CL=12，ECC 开 启） 警告：请在 cpo_sample = 0x4b board >/ ddr.c 将优化 cpo **boot_all_cores env var=true... 继续唤醒二级内核从 fbd4b000 开始 所有 (4) 个内核都已启动。 使用 SERDES1 协议：18 (0x12) 使用 SERDES2 协议：13 (0xd) MMC: FSL_SDHC: 0 从闪存加载环境...OK In: serial Out: serial Err: serial Model：Boeing Dual MCP Green V0.2_1 (NXP Layerscape 1048a) Net：DPMAC2@sgmii [PRIME] Warning：DPMAC2@sgmii (eth0) using random MAC address - 16:af:d1:f3:8a:cf crc32+ fsl-mc：启动管理复杂程序...成功 fsl-mc：管理综合体已启动（版本：10.12.0，启动状态：0x1） 启用 1000BT 全双工/半双工广告按任意键停止自动启动：0 Re: LS1048ardb SERDES Matched DPL File 亲爱的@brian-wood、 LS1088A 和 LS1048A 添加新 DPNI 的程序相同，请查看我上一篇文章中的链接。 Re: LS1048ardb SERDES Matched DPL File 感谢你的回复，我已经通读了恩智浦关于这款基于LS1048ardB的定制板的许多文档（我猜有四个GPP内核与LS1088ardB略有不同）。这是一个大约 5 年前开发的平台，我继承了它并将其用于简单的 dpmac2 以太网概念验证。 我添加了一些驱动程序调试代码，可以看到这些 dmesg（从最后一次成功的 fsl_mc 调用到 "不支持的操作 "故障），并认为可能是我的 DPL 文件中的某些设置不正确导致了故障（见所附 DPL dts）： [ 14.200954] FSL_MC_DPRC DPRC.1：BJW：（mc_send_command）FSL MC 响应：0，状态：命令成功完成 (0x0) [ 14.211772] FSL_MC_DPRC DPRC.1：BJW：（dpni_set_pools）FSL MC 调用 mc_send_command() [ 14.226219] fsl_mc_dprc dprc.1：BJW：（mc_send_command）FSL MC 响应：0，状态：不支持的操作 (0xb) [ 14.236254] FSL_DPAA2_ETH DPNI.1：dpni_set_pools() 失败 [ 14.241672] fsl_dpaa2_eth dpni.1：BJW：（dpaa2_eth_bind_dpni）错误：-524 我的 DPL 文件是根据我从恩智浦文档（如https://docs.nxp.com/bundle/GUID-487B2E69-BB19-42CB-AC38-7EF18C0FE3AE/page/GUID-C254A494-0853-4C94-8AD0-7D9C2739B5D3.html）中看到和读到的示例编写的。 我不太确定我可能需要提供哪些信息来帮助根本原因出现 DPMAC2 @sgmii 以太网问题（我能够启动这个平台并使用以太网进行 uboot/tftp），但无法在 Linux 中启动并运行。因此，如果还需要其他信息，我很乐意提供。 Re: LS1048ardb SERDES Matched DPL File 亲爱的@brian-wood， 我想你是指 LS1088ARDB， 如果你想配置 DPMAC2，请按照下一个链接中显示的步骤进行 https://community.nxp.com/t5/Layerscape-Knowledge-Base/LS1088ARDB-LS1088ARDB-PB-How-to-create-a-DPAA2-network-interface/ta-p/1128669

EdgeLock 2GO S32K311 は Edgelock 2Go 対応デバイスですか? Re: Edgelock2Go ハイ https://www.nxp.com/products/security-and-authentication/authentication/edgelock-2go:EDGELOCK-2GO S32K3 はサポート対象製品にリストされていません。 EdgeLock 2GO の同僚に相談したところ、これが計画だが日付はまだ決まっていないと言われました。 よろしくお願いします、 ロビン --------------------------------------------------------------------------------- 注記： - この投稿があなたの質問への回答である場合は、「解決策として承認」ボタンをクリックしてください。ありがとう！ - Threadは最後の投稿から7週間フォローされます。それ以降の返信は無視されます。 後ほど関連する質問がある場合は、新しいThreadを開いて、閉じたThreadを参照してください。 ---------------------------------------------------------------------------------

S32K3 中 100us ADC 采样 亲爱的社区 我目前正在使用S32K3 MCU与EB Tresos 28.2和RTD 4.4.2进行 ADC 数据采集项目。今后一定会更新）。我的目标是每100 微秒对ADC1 通道 S12CH35（用于电机电流测量）进行一次采样，而 ADC1 上的其他通道则以1 毫秒的间隔进行采样。 根据先前的建议（例如，在同一 ADC 实例中针对不同的转换类型利用软件和硬件组合触发信号 S32K344 对 ADC 实例同时使用硬件普通触发信号和硬件注入触发信号），我实现了以下配置： 1 毫秒采样使用软件触发信号 (SW)。 100 µs 采样采用通过 BCTU 和 EMIOS_0_21 进行硬件触发信号。 虽然我成功地从寄存器中检索了采样数据，但我面临着一个关键挑战： 如果 不依赖定期函数调用，就没有访问100微秒采样数据的有效途径 。尽管我尝试使用 PIT 计时器 （每 100 µs 触发信号一次）来读取数据，但这种方法会导致 CPU 负载过大 ，不适合持续运行 。 代码截图： Adc_SetupResultBuffer(AdcGroup_ADC2, ADC2_GroupBuffer); Adc_EnableCTUTrigger(AdcGroup_ADC2, AdcHwTrigger_1); Adc_ReadGroup(AdcGroup_ADC2, ADC2_ResultGroupBuffer); /* Read data fromm Register */ iha_adc_rawval.group1.v_bat_mV = ((AdcBasePtr1->ICDR[4U] & 0xFFFFU) >> 3U) 有什么办法可以解决上述问题？ 顺祝商祺！ 东勋 Re: 100us ADC Sampling in S32K3 你好@dongxun、 为了在 S32K3 上实现高效的 100 µs ADC 采样而不增加 CPU 负担，我建议使用 DMA 将转换结果直接从 BCTU_ADC_DATA_REG 传输到内存缓冲区。 恩智浦社区 示例 S32K312 PIT BCTU ADC DMA with RTD 3.0.0。如果您使用的是 RTD 4.4.2，配置步骤应该类似，只是某些寄存器名称或宏可能略有不同。 还有另一个示例已解决：S32K312 - 使用 DMA 读取多个 ADC 转换 - NXP Community. 顺祝商祺！ 帕维尔

There is an error in the EB tresos clock configuration.    The hardware uses a 25M passive crystal oscillator. When configuring EB tresos, it gives a clock prompt indicating that the frequency is out of range. Is this a configuration error on my part or a bug in EB tresos itself? How should I solve this problem? It is allowed in S32DS. S32 SDK for S32V 回复： There is an error in the EB tresos clock configuration. Hi @harryoceana  To rule out issues caused by missing or incorrect configurations, you can use the Im- and Exporters... in EB Tresos to import the configuration from S32DS. Please refer to the following thread for detailed steps. Tresos computes the wrong QSPI_SFCK_CLK clock frequency 回复： There is an error in the EB tresos clock configuration. Using version 6.0.0 of RTD, this error still exists.   SW32K3_S32M27x_RTD_R21-11_6.0.0_D2506 Re: There is an error in the EB tresos clock configuration. Hi @harryoceana  We highly recommend updating to the latest software and tool versions. Each release includes important bug fixes and improvements that enhance stability and functionality. Re: There is an error in the EB tresos clock configuration. RTD version:SW32K3_RTD_R21-11_3.0.0_P07_D2306 Tresos Studio version: 29.0 Re: There is an error in the EB tresos clock configuration. Hi @harryoceana  To analyze the problem, could you please let me know which specific RTD version and Tresos Studio version you are using? BR, VaneB

FLEXSPI two channel I deploy an application with imxRT1062 with 2 Flash device. One connected to FLEXSpiA port A1 (is used to code storage and running) and the second to FLEXSpiB port B1 (data storage). I have follow this topic https://community.nxp.com/t5/i-MX-RT-Crossover-MCUs/Using-2nd-flexSPI-not-boot-device-to-store-NVM-data/m-p/1284876 and I change this define: #define EXAMPLE_FLEXSPI FLEXSPI2 #define FLASH_SIZE 0x400000 /* 32Mb/4MByte */ #define EXAMPLE_FLEXSPI_AMBA_BASE FlexSPI2_AMBA_BASE #define FLASH_PAGE_SIZE 256 #define EXAMPLE_SECTOR 20 #define SECTOR_SIZE 0x1000 /* 4K */ #define EXAMPLE_FLEXSPI_CLOCK kCLOCK_FlexSpi2 #define FLASH_PORT kFLEXSPI_PortB1 #define EXAMPLE_FLEXSPI_RX_SAMPLE_CLOCK kFLEXSPI_ReadSampleClkLoopbackFromDqsPad I can't read and write data to portB1. I use eaimxrt1062_flexspi_nor_polling_transfer example with this config: Nothing signal (DATA, SCK, CS) active. I've checked the correct pin configuration.  Is it possible use two FLEXSPI at same time? Re: FLEXSPI two channel Hi @Maurizio2 , Thank you so much for your interest in our products and for using our community. Question: Is it possible use two FLEXSPI at same time? Answer: Yes, it is possible. Please refer to the following link,  this application note is highly relevant to your needs. https://www.nxp.com/docs/en/application-note/AN12564.pdf Please carefully check the pin and clock configuration of flexspi, as well as the settings of the LUT table. Wish it helps you. If you still have question about it, please kindly let me know. Best Regards MayLiu

IMX8MP 中 LPDDR (MT53E1G32D2FW-046 WT:B) 的校准问题。 您好， 我们目前正在尝试使用 mscale_ddr_ tool 和 RPA（注册编程辅助工具）电子表格来校准 LPDDR4 动态随机存取存储器（MT53E1G32D2FW-046 WT: B）。 但是，我们遇到了一个问题 ，校准过程卡在了步骤 1 - DDR PHY 培训阶段。 以下是该工具的日志： ***************************************************** 下载完成 等待目标板启动... ===================hardware_init===================== ********Found PMIC PCA9450********** hardware_init exit ************************************************************************* ************************************************************************* ***************************************************************** MX8 DDR 压力测试 V3.30 版本于 2021 年 11 月 24 日 13:52:12 **************************************************************************************************** 正在等待 PC 端的板配置... --安装 MMU 并启用 指令缓存 和 数据缓存- -这是 Cortex-A53 内核-检查我的 指令缓存 是否已启用 -自禁用以来启用 指令缓存 -将 TTB 的基址推送到 TTBR0_EL3 -配置 TCR_EL3-配置 MAIR_ EL3 -启用 MMU-数据缓存 已启用 -检查系统内存寄存器，仅用于调试 - VMCR 检查： - ttbr0_el3：0x97d000 - tcr_el3：0x2051c - mair_el3：0x774400 - sctlr_el3：0xc01815 - id_aa64mmfr0_el1：0x1122 - MMU 和高速缓存设置完成 ***************************************************************************** ARM 时钟 (CA53) 速率：1800MHz DDR 时钟：0MHz ==================================== DDR 配置 D DR 类型为 LPDDR4 数据宽度：8 行大小：16，列大小：10 使用 两个芯片选择在 SoC 上使用的 DDR 控制器 数量：1 密度选择：2048MB 每个控制器密度为：4096MB 主板上检测到的总密度为：4096MB ===================================================================== MX8M-plus：发现 Cortex-A53 ************************************************************************* ============ 第 1 步：DDRPHY 培训... ============ ---DDR 1D-Training @800Mhz... ************************************************************************** 我们尝试了多种时钟频率，如 1500Mhz、1600Mhz、1800Mhz 和 1200Mhz，但问题依然如故。 我们还附上了我们使用的 RPA 电子表格供您参考。请您看一看，并指导我们正确的前进方向。 i.MX 8M | i.MX 8M Mini | i.MX 8M Nano Linux PMIC Yocto Project Re: Calibration issue in LPDDR (MT53E1G32D2FW-046 WT:B) in IMX8MP. 你好 您尝试使用 i.MX 配置工具了吗？ i.MX 应用处理器的配置工具 | NXP 半导体 顺祝商祺！

NXP FRDM RW612モジュールからCSIデータを抽出する方法 こんにちは、皆さん。 現在、NXP FRDM-RW612 開発ボードを使用して、Wi-Fi センシング アプリケーションのチャネル状態情報 (CSI) データを抽出することを目指しています。SDK ドキュメントを確認し、いくつかの RF 診断モードを調べましたが、CSI にアクセスするための明確なパスが見つかりませんでした。 このプラットフォームで CSI データの抽出を可能にするためのガイダンスを共有していただいたり、適切なコマンド、ファームウェア構成、例を教えていただけませんか?これをうまく実行できた場合、または関連する NXP リソースを見つけた場合は、ぜひご意見をお聞かせください。 前もって感謝します Re: How to Extract CSI Data from NXP FRDM RW612 Module こんにちは@mieintern02さん、 FreeRTOS プラットフォームで CSI を構成する方法については、別のアプリケーション ノートがあります。コマンドと例がわかりやすく説明されています。AN14281: FreeRTOS のチャネル状態情報 (CSI)を参照してください。他にご質問があればお知らせください。 ありがとうございます ダーレナ・グエン

FLEXSPI 双通道 我使用带有 2 个闪存设备的 imxRT1062 部署应用程序。一个连接到 FLEXSpiA 端口 A1（用于代码存储和运行），另一个连接到 FLEXSpiB 端口 B1（用于数据存储）。 我一直在关注这个话题https://community.nxp.com/t5/i-MX-RT-Crossover-MCUs/Using-2nd-flexSPI-not-boot-device-to-store-NVM-data/m-p/1284876，我改变了这个定义： #define EXAMPLE_FLEXSPI FLEXSPI2 #define FLASH_SIZE 0x400000 /* 32Mb/4MByte */ #define EXAMPLE_FLEXSPI_AMBA_BASE FlexSPI2_AMBA_BASE #define FLASH_PAGE_SIZE 256 #define EXAMPLE_SECTOR 20 #defineSECTOR_SIZE 0x1000 /* 4K */ #define EXAMPLE_FLEXSPI_CLOCKkCLOCK_FlexSpi2 #define FLASH_PORT kFLEXSPI_PortB1 #define EXAMPLE_FLEXSPI_RX_SAMPLE_CLOCK kFLEXSPI_ReadSampleClkLoopbackFromDqsPad 我无法读写端口 B1 的数据。我使用 eaimxrt1062_flexspi_nor_polling_transfer 示例 进行此配置： 无信号（DATA、SCK、CS）激活。我已经检查了正确的引脚配置。 是否可以同时使用两个 FLEXSPI？ Re: FLEXSPI two channel 你好@Maurizio2、 非常感谢您关注我们的产品并使用我们的社区。 问题是否可以同时使用两个 FLEXSPI？ 答案是是的，这是可能的。 请参阅以下链接，本应用笔记与您的需求高度相关。 https://www.nxp.com/docs/en/application-note/AN12564.pdf 请仔细检查 flexspi 的引脚和时钟配置，以及 LUT 表的设置。 希望它能帮到你。 如果您还有疑问，请告诉我。 敬上 MayLiu

FLEXSPI 2チャネル 2 つのフラッシュ デバイスを備えた imxRT1062 を使用してアプリケーションを展開します。1 つは FLEXSpiA ポート A1 (コードの保存と実行に使用) にコネクテッドされ、もう 1 つは FLEXSpiB ポート B1 (データ ストレージ) にコネクテッドされます。 私はこのトピックhttps://community.nxp.com/t5/i-MX-RT-Crossover-MCUs/Using-2nd-flexSPI-not-boot-device-to-store-NVM-data/mp/1284876に従い、この定義を変更します。 #DEFINE EXAMPLE_FLEXSPI FLEXSPI2 #define FLASH_SIZE 0x400000 /* 32MB/4MByte */ #DEFINE EXAMPLE_FLEXSPI_AMBA_BASE FlexSPI2_AMBA_BASE #FLASH_PAGE_SIZE 256 を定義する #EXAMPLE_SECTOR 20 を定義する #define SECTOR_SIZE 0x1000 /* 4K */ #DEFINE EXAMPLE_FLEXSPI_CLOCK kCLOCK_FlexSpi2 #FLASH_PORT kFLEXSPI_PortB1 を定義します #DEFINE EXAMPLE_FLEXSPI_RX_SAMPLE_CLOCK kFLEXSPI_ReadSampleClkLoopbackFromDqsPad ポートB1にデータを読み書きできません。eaimxrt1062_flexspi_nor_polling_transferの例を使用します この設定では: アクティブな信号 (DATA、SCK、CS) はありません。正しいピン構成を確認しました。 2 つの FLEXSPI を同時に使用することは可能ですか? Re: FLEXSPI two channel こんにちは@Maurizio2さん、 弊社の製品にご興味をお持ちいただき、またコミュニティをご利用いただき誠にありがとうございます。 質問: 2 つの FLEXSPI を同時に使用できますか? 回答：はい、可能です。 次のリンクを参照してください。このアプリケーション ノートは、お客様のニーズに非常に関連しています。 https://www.nxp.com/docs/en/application-note/AN12564.pdf flexspi のピンとクロックの構成、および LUT テーブルの設定を慎重に確認してください。 お役に立てれば幸いです。 まだ質問がある場合は、お気軽にご連絡ください。 よろしくお願いします メイリュー

S32K146EVB PWM 输出 我想接收 can 数据，并根据这些数据输出 pwm。 我怎样才能完成这项工作？ 请帮帮我。 Re: 답글: S32K146EVB PWM 출력 你好@mell 能否请您指给我您正在使用的示例代码？ 此外，如果您能分享对示例代码所做的任何修改、所使用的软件版本以及集成开发环境版本，将会对您有所帮助。 답글: S32K146EVB PWM 출력 感谢@VaneB 的回复 我正在尝试应用另一个博客和示例中发布的 CAN 和 PWM 示例。但它在我的板上不起作用。 我将其设置为始终接收 PWM 并在按下开关时打开绿色 LED 灯，以查看我是否写错了 PWM 接收代码，但即使我不按开关，绿色 LED 灯也始终亮着。但是，PWM 没有输出。我不知道是引脚设置还是代码执行出了问题.... Re: S32K146EVB PWM output 你好@mell 为了更好地了解如何实现 CAN 通信和生成 PWM 信号，我建议您查看适用于 S32K1 设备的可用软件包中包含的示例代码。这些示例是熟悉基本设置和功能的好方法。 此外，我还附上了一些文档和示例的链接，这些链接将是有用的参考。 AN12174：使用 FlexIO 仿真通信和定时外设。 AN5303：S32K 上 FlexTimer 模块的功能和操作模式。 AN5413：S32K1xx 系列烹饪手册。 S32K 示例 Re: S32K146EVB PWM output @VaneB 感谢您的回复，请帮我解决问题。 Re: S32K146EVB PWM output 我想通过接收特定按钮的 CAN 数据来执行动作，以便在按钮打开时向电机驱动器发送 pwm。我不确定如何使用 s32k146 开发板接收 can 数据并导出 pwm 波形。 Re: S32K146EVB PWM output 你好@mell 请说明"导出 PWM" 的含义？另外，如果您能告诉我们更多关于您申请的信息，将有助于我们更好地了解您的申请。 BR、VaneB Re: S32K146EVB PWM output @VaneB @_Leo_ 帮帮我

在通过 NFS 写入大文件时，降低了 Tx 网络吞吐速度 通过 10Gbase-T 以太网接口（使用 TQMLS1046A 开发套件） 运行 iperf3-s 时 ，当开发套件发送（Tx）大型数据文件时，基准测试显示 7.34 Gbaud（千兆位每秒）（请注意，两个系统之间的网络路径配置为巨型帧的 MTU 大小为 9000 字节）。当 TQMLS1046A 设置为在以太网接口的 Rx 路径上接收相同的工作负载（通过 NFS 接收大文件）时，我们会出现以下错误： [ 1068.551554] fsl_dpaa_mac 1af2000.ethernet enet_exp：错误 FD 状态 = 0x00080000 我的理解可能是内核配置中的 FSL DPAA 以太网驱动程序配置错误，但我不知道从何下手。 Re: reduced Tx network throughput speeds when writing large files over NFS 测试更改，并将提供最新信息，说明这是否足以解决我们的问题。 Re: reduced Tx network throughput speeds when writing large files over NFS 请在 Linux 内核配置文件中配置以下选项。 FSL_DPAA_ETH_JUMBO_FRAME-"优化巨型帧" 优化 DPAA1 以太网驱动程序的吞吐量，以处理大型帧终止流量（例如 4K 及以上）。 将该选项与小帧结合使用，会大大增加驱动程序的内存占用，甚至可能耗尽系统内存。此外，skb truesize 会被更改，堆栈发出的警告信息也会被绕过。

mcx n947 eiq Timer Series Studio demo示例 我很想复现这个demo，看了一下说明，现在有很多疑惑？ 1、红外摄像头的数据要怎么采集呢？ 2、红外摄像头的如何将2D的数据转为1D的时间序列的数据？ 3、怎么样将一维的时间序列向下采样实现数据集？ 4、这个数据集转换的这部分是在单片机实现还是在pc端就实现了？ 以下是文档的相关说明： 期望回复： 1、可以提供更多的说明 2、可以将这个工程提交到nxp的applcation hub吗？ Analog(ADC|CMP|DAC|OpAmps) FRDM-Training Hands-On Training MCXN NPU|ML Re: mcx n947 eiq Timer Series Studio demo示例 十分感谢解惑，祝好 Re: mcx n947 eiq Timer Series Studio demo示例 Hi @xiaobai_226  您好， 1. 传感器不是普通的 RGB 摄像头，而是热成像阵列（ MLX90640），输出的是每个像素的温度值 2.把二维像素矩阵（比如 24×32）变成一维向量有多种方式，最常见的是展平。 3. 一维的时间序列向下采样实现数据集可使用固定步长抽样。 4.数据集转换是在PC 端实现。 BR Harry

mcx n947 eiq Timer Series Studio demo示例 我很想复现这个demo，看了一下说明，现在有很多疑惑？ 1、红外摄像头的数据要怎么采集呢？ 2、红外摄像头的如何将2D的数据转为1D的时间序列的数据？ 3、怎么样将一维的时间序列向下采样实现数据集？ 4、这个数据集转换的这部分是在单片机实现还是在pc端就实现了？ 以下是文档的相关说明： 期望回复： 1、可以提供更多的说明 2、可以将这个工程提交到nxp的applcation hub吗？ Analog(ADC|CMP|DAC|OpAmps) FRDM-Training Hands-On Training MCXN NPU|ML Re: mcx n947 eiq Timer Series Studio demo示例 十分感谢解惑，祝好 Re: mcx n947 eiq Timer Series Studio demo示例 Hi @xiaobai_226  您好， 1. 传感器不是普通的 RGB 摄像头，而是热成像阵列（ MLX90640），输出的是每个像素的温度值 2.把二维像素矩阵（比如 24×32）变成一维向量有多种方式，最常见的是展平。 3. 一维的时间序列向下采样实现数据集可使用固定步长抽样。 4.数据集转换是在PC 端实现。 BR Harry

PCA9539 reset issue depending on I²C connection status Hello, I am using the PCA9539 I/O expander and have encountered an unexpected reset issue that seems to depend on the I2C connection status. The issues are as follows: I configure all output ports of the PCA9539 to HIGH via I²C communication. The output pins remain HIGH as expected. However, when I remove the SDA/SCL probes (used for monitoring the I2C bus), the PCA9539 appears to reset — the output pins return to their default state. During this process, VCC remains stable, continuously supplied, and the RESET pin is held HIGH via a pull-up resistor. There is no intentional RESET signal or power cycling from the MCU Additional notes: This issue does not occur on PCA9538 under identical test conditions. I2C pull-up resistors are present. Power supply is stable and decoupled with capacitors. The RESET pin shows no abnormal activity during the event. I suspect that a glitch or incomplete START/STOP condition when disconnecting the probes might be causing the PCA9539's internal I2C state machine to enter a fault state, which results in a reset-like behavior. However, I have not found any documentation that confirms whether the PCA9539 can clear its output registers without an explicit RESET or power cycle. As far as I know, in the case of an I2C I/O expander, as long as power is supplied, it should retain its configuration regardless of whether an I2C probe is connected or not. Could you confirm if this understanding is correct? Questions: Are there any conditions where the PCA9539 may reset its output registers or I2C logic without a RESET pin assertion or power cycle? Could a glitch on SDA/SCL during probe removal cause the device to enter a fault state and lose its configured outputs? Why would this behavior occur on PCA9539 but not on PCA9538, given their similar functions? Is it correct that an I2C I/O expander should maintain its configuration as long as power is supplied, regardless of I²C bus connection? Any insights or official documentation on this behavior would be greatly appreciated. Thank you.

将 FEE 集成到 Simulink 您好，恩智浦 MBDT 团队、 我想在 Simulink 和 MBDT 1.5 中使用 FEE，但 MBDT 1.5 中没有与 FEE 相关的库块。 因此，我计划从 MATLAB 函数块中调用 FEE API。 在配置 FEE、mem_43_INFLS 和 Memacc 之后，我尝试版本一个只有一个数字输入读取块的模型。但是，我遇到了以下错误： "MemIf_Types.h" 丢失 如果我在项目中手动创建一个新文件夹，将 MemIf_Types.h然后在 "模型设置"→"自定义代码"→"包含目录"中添加文件夹路径，MemIf_Types.h 的错误就解决了。 但随后，RTD或生成文件夹中已存在的其他头文件又出现了新的错误。 谁能帮帮我？ 谢谢。 Re: integrating FEE in Simulink 您好，恩智浦 MBDT 团队、 现在我可以在内置 FEE 之后构建模型，但是现在代码执行陷入了 do... while 循环中，因为从 fee_getStatus 返回的状态是 MEMIF_UNINIT。 do { _COPY{ Fee_MainFunction(); MemAcc_MainFunction(); status = Fee_GetStatus(); } while (status != MEMIF_IDLE)； 这是我的配置 .mex文件中的模型。能帮帮我吗？ Re: integrating FEE in Simulink 您好@dragostoma, 感谢您的复述。但我无法版本附带有 MBDT flash/nvm 写入冻结程序 S32K3xx 的模型。 此外，该模型只使用了 Mem_43_INFLS API（与闪存打交道），没有使用实际费算法。 Re: integrating FEE in Simulink 你好，@KaleRushikesh、 感谢您对 S32K3 基于模型的设计工具箱的关注。 S32K3 1.6.0 版本中引入了对 FEE、mem_43_INFLS 和 Memacc 元器件的支持。我们强烈建议使用该版本的工具箱，因为它提供了随时可用的 Simulink 块，与执行自定义代码相比，简化了设置过程。 但是，如果目前无法迁移到最新版本，我们建议您查看以下线程（MBDT flash/nvm 写入冻结程序 S32K3xx），以获取有关正确配置 FEE 元器件的指导。 请随时向我们通报您的进展情况。 顺祝商祺！ 德拉古

32DS3.4安装问题 安装过程中装S32K3xx development package是遇到问题，见图片 Re: 32DS3.4安装问题 我这边安装SW32K3_RTD_4.4_R21-11_3.0.0_D2303_DS_updatesite实时驱动 现在编译没有问题了 Re: 32DS3.4安装问题 请问是已经安装完S32K3 RTD 3.0.0了？ 有没有根据工程里那个description.txt描述的Update Code? Before running the example a configuration needs to be generated. First go to Project Explorer View in S32 DS and select the current project. Select the "S32 Configuration Tool" menu then click on the desired configuration tool (Pins, Cocks, Peripherals etc...). Clicking on any one of those will generate all the components. Make the desired changes(if any) then click on the menu "ConfigTools->Update Code". Re: 32DS3.4安装问题 你好 我就在你给我的这里有一些FAE做的RTD3.0.0的示例 All Example S32K312 DS3.5 RTD-3.0.0下载了个S32K312_UART_DMA的程序后  辨析报错了如下图 Re: 32DS3.4安装问题 从S32K3 RTD 2.0.3之后，RTD就没有再包含S32K312的demo了。  网上能找到一些S32K312的示例，但都不像S32K344那样包含各个外设模块。 这里有一些FAE做的RTD3.0.0的示例 All Example S32K312 DS3.5 RTD-3.0.0 请问你按照我之前给你的链接，还能下载到RTD2.0.x吗？“Previous” tab里也找一下。 Re: 32DS3.4安装问题 你好 我这边S32DS3.6.3安装好了 我这边买的S32K312MINI-EVB开发板 请问官网的demo程序在哪块找？ Re: 32DS3.4安装问题 好的 我装一个新的版本试试 Re: 32DS3.4安装问题 Hi 抱歉 我看你之前是想要在S32DS v3.6.1里安装S32K3 RTD 2.0.x。 但如果你以前没下载过旧版本RTD的话，可能现在只能看到几个更新版本的RTD了。 点击 S32K3 Standard Software -> Automotive SW - S32K3/S32M27x - Real-Time Drivers for Cortex-M S32DS v3.6.x开始安装RTD简化了很多，只需要照着Offline Package Installation Setup步骤选择下载好的RTD离线包(_DesignStudio_updatesite.zip)就行了。 不建议使用S32DSv3.4这么旧的版本，现在的S32DS已经升级到v3.6.3了。 Best Regards, Robin ------------------------------------------------------------------------------- Note: - If this post answers your question, please click the "ACCEPT AS SOLUTION" button. Thank you! - We are following threads for 7 weeks after the last post, later replies are ignored Please open a new thread and refer to the closed one, if you have a related question at a later point in time. -------------------------------------------------------------------------------

integrating FEE in Simulink Hello NXP MBDT team, I want to use FEE in Simulink with MBDT 1.5, but there are no FEE-related library blocks available in MBDT 1.5. Therefore, I plan to call the FEE APIs from a MATLAB Function block. After configuring FEE, Mem_43_INFLS, and MemAcc, I tried to build a model with just one Digital Input read block. However, I encountered the following error: "MemIf_Types.h" is missing If I manually create a new folder in my project, place MemIf_Types.h inside it, and then add the folder path in Model Settings → Custom Code → Include Directories, the error for MemIf_Types.h is resolved. But then, new errors appear for other header files which already exist in the RTD or generated folders. Can anyone please help? Thanks. Re: integrating FEE in Simulink Hello NXP MBDT Team, Now i am able to build the model after integrating the FEE, but now the code execution is get stuck in do .... while loop because of the status return from Fee_GetStatus is MEMIF_UNINIT. do { Fee_MainFunction(); MemAcc_MainFunction(); status = Fee_GetStatus(); } while (status != MEMIF_IDLE); here is my config .mex file with model. can you please help me? Re: integrating FEE in Simulink Hello @dragostoma, Thank you for your replay. But i am not able to build the model attached with MBDT flash / nvm write freezes program S32K3xx. Also this model is only using Mem_43_INFLS API's(it is dealing with flash), Actual Fee algorithm is not used. Re: integrating FEE in Simulink Hi, @KaleRushikesh, Thank you for your interest into Model-Based Design Toolbox for S32K3. Support for the FEE, Mem_43_INFLS, and MemAcc components has been introduced in the S32K3 1.6.0 release. We strongly recommend using this version of the toolbox, as it provides ready-to-use Simulink blocks and simplifies the setup process compared to implementing custom code. However, if migrating to the latest version is not feasible at the moment, we suggest reviewing the following thread (MBDT flash / nvm write freezes program S32K3xx) for guidance on properly configuring the FEE component. Please keep us informed about your progress. Best regards, Dragos

替换 VLAN ID 时会丢失 VLAN 标记中的优先级 你好，团队、 关于 PFE 的 L3 路由功能，当 VLAN ID 被替换时，优先级（PCP 字段）将丢失。根据我对下面源代码的理解，如果操作是修改，VLAN 标记会首先被删除，然后由 Post process 添加。所以 PCP 丢失了。 在 FW 源代码中，没有使用 PCLS_ACTION_VLAN_REPLACE 操作。是否可以替换 VLAN ID？ 顺祝商祺！ 莱德 PFE Re: The Priority in VLAN tag is lost when replacing VLAN ID 你好，莱德、 这是硬件的限制--硬件不支持直接修改 VLAN。作为一种变通方法，我们移除现有的 VALN 标记并添加一个新标记。 此外，请记住所有 VLAN 修改都会影响整个 TCI（全部 16 位），包括 VID、PCP 和 DEI 字段。因此，在定义 conntrack 时，应该可以用适当的 PCP 值指定修改后的 VLAN。 事实上，我不知道有什么方法可以保留 PCP 并只更新 12 位 VID。 BR 雅各布

Cescキーが変更されていないことを確認する方法 こんにちは Csec のメカニズム自体では、保存された秘密鍵が変更されないことをCAN保証しますか?電源を入れるたびに秘密鍵が変更されたことを検知する必要があるか Re: How to make sure the Cesc key is not modified EEE は Emulated EEPROM の略です。以下のアプリケーションノートを提供します: AN11983: S32K1xx EEPROM機能の使用 https://www.nxp.com/docs/en/application-note/AN11983.pdf CSEc を有効にするには、Program Partition コマンドを実行する必要があります。このコマンドは、エミュレートされた EEPROM と CSEc を同時に有効にします。 AN5401: CSEc セキュリティモジュール入門 https://www.nxp.com/webapp/Download?colCode=AN5401&location=null https://www.nxp.com/webapp/Download?colCode=AN5401SW&location=null 今後2週間はオフィスを離れる予定です。さらに質問がある場合は、新しいThreadを作成していただければ、同僚が回答いたします。 よろしくお願いいたします。 ルーカス Re: How to make sure the Cesc key is not modified こんにちは、ルーカス EEEメカニズムについて言及されていますが、EEEメカニズムとは何ですか？簡単に説明していただけますか？ありがとうございます。 Re: How to make sure the Cesc key is not modified こんにちは@top NVM に保存されている CSEc キーは変更しないでください。キーはエミュレートされた EEPROM に保存されます。EEE メカニズムの性質上、キーの内容が変更されたり失われたりしないことが保証されます。制限されるのはフラッシュの寿命と耐久性だけです。 よろしくお願いいたします。 ルーカス