Voltage status and control Hello NXP Team, How shall the flags of LVSC register in S32K388 be interpreted  Go/NoGo flags    Are they indicators of the power supplies to clock circuits only?   What is the recommended safety measure for these flags LVDx and LVRx   How shall LVDx be interpreted. How does it differs to LVRx flags? Won't the level drop below threshold results in reset ?  What is the recommended safety measure for LVDx flags Re: Voltage status and control Hello @Ars_, Q: Are they indicators of the power supplies to clock circuits only? A: Yes Q: What is the recommended safety measure for these flags? A: Refer to S32K3xx_fault_map.xlsx attached to the Reference Manual. Recommended recovery mechanism: interrupt followed by SBC‑initiated POR triggered from the ISR. Q: How shall LVDx be interpreted? How does it differ from LVRx flags? Won’t dropping below threshold cause a reset? A: LVD monitors are not a source of system reset. LVR triggers the reset. Refer to S32K3xx Datasheet, Table 10 (Supply Monitoring) for threshold values. Q: What is the recommended safety measure for LVDx flags? A: LVD thresholds are within the operational range and act only as warning indicators. SW reaction via interrupt. Also, refer to the S32K3xx Safety Manual available in S32K3xx Secure Files under an NDA. Regards, Daniel Re: Voltage status and control Hello Daniel, Thanks for the inputs. Could you please clarify below points too I am a bit confused about the S32K3xx_fault_map.xlsx NCF[4]. It says 'Voltage related errors: PMC 1.1V and 2.5V GnG;PAD overvoltage' Does it mean just the below flags are routed to FCCU       PMC 1.1 - LVR11LPF, HVD11S       GNG 2.5 - GNG25OSC2F, GNG25OSCF There are two LVR flags given for a particular supply for ex. LVR25LPF and LVR25F. How are they different to each other. Re: Voltage status and control Hi @Ars_, Only these faults are routed to the FCCU: VDD2P5_GNG_ERR VDD1P1_GNG_ERR The following faults are routed to the Reset Generation Module (MC_RGM): LVR11 LVR25 LVR25F indicates that a low-voltage reset event has occurred on the V25 power domain in FPM (Full Performance mode / RUN mode). LVR25LPF indicates that a low-voltage reset event has occurred on the V25 power domain in either FPM or LPM (Low Performance mode / Standby). Regards, Daniel

S32k328 HSE DomainID Hello, NXP Technical Team I am writing to inquire about accurately verifying the S32k328 Domain ID. I am currently using an S32k328 board and HSE Firmware.  - Setup Environment:      I am using the HSE Firmware image s32k358_hse_fw_1.14.0_2.40.0_pb230807.bin.      I am currently in a multi-core state and using RM module(only use XRDC).  - Question:     In the HSE FW RM, the S32k328 Domain ID is set to 2 as shown in the attachment. However, in the S32k328 Block Diagram within the S32k3xx RM, the HSE is set to MDAC3, and the DID (Domain ID) of MDAC3 is output as 3.    (1) Register Verification Code:             uint32_t mda[8];             mda[0] = IP_XRDC->MDA_W0_0_DFMT0;             mda[1] = IP_XRDC->MDA_W0_1_DFMT1;             mda[2] = IP_XRDC->MDA_W0_2_DFMT1;             mda[3] = IP_XRDC->MDA_W0_3_DFMT0;             mda[4] = IP_XRDC->MDA_W0_4_DFMT0;             mda[5] = IP_XRDC->MDA_W0_5_DFMT1;             mda[6] = IP_XRDC->MDA_W0_6_DFMT0;             mda[7] = IP_XRDC->MDA_W0_7_DFMT1;             UART_Print("--- MDA Locks ---\n");             for (uint32_t i = 0; i < 8; i++)             {                 uint32_t vld = (mda[i] >> 31) & 1U;                 uint32_t lk1 = (mda[i] >> 30) & 1U;                 uint32_t did = mda[i] & 0x3U;                 UART_Print("MDA%lu=0x%lx VLD=%lu DID=%lu LK1=%lu %s\n",(unsigned long)i, (unsigned long)mda[i],(unsigned long)vld, (unsigned long)did, (unsigned long)lk1,lk1 ? "(LOCKED)" : "");             }    (2) Register Value:            MDA0=0x80000000 VLD=1 DID=0 LK1=0            MDA1=0x20000000 VLD=0 DID=0 LK1=0            MDA2=0x20000000 VLD=0 DID=0 LK1=0            MDA3=0xc0000003 VLD=1 DID=3 LK1=1 (LOCKED)            MDA4=0x80000001 VLD=1 DID=1 LK1=0            MDA5=0x20000000 VLD=0 DID=0 LK1=0 What is the correct S32k328 Domain ID? Re: S32k328 HSE DomainID Hi @dpsdprtmvl  S32K328 has four domains 0-3 and HSE is always assigned to highest available domain – to domain 3 in this case: This is hardwired and it cannot be changed. The Table 136 is little bit confusing because it shows only main derivatives, not all sub-derivatives. That means: S32K32x in the second row stands for S32K322 and S32K324. S32K35x in the third row stands for S32K358, S32K356, S32K348, S32K338, S32K328 and S32K37x and S32K39x derivatives. Regards, Lukas

使用 OV5648 的 IMX8MP 在拍照时会锁定 你好我正在尝试将OV5648传感器添加到IMX8MP 上。以下是我的 dts 配置 ov5648_osc: camera-clk { compatible = "fixed-clock"; #clock-cells = <0>; clock-frequency = <24000000>; clock-output-names = "ov5648_xvclk"; }; ... ov5648_0: cam_ov5648_0@36 { compatible = "ovti,ov5648"; reg = <0x36>; clocks = <&ov5648_osc>; clock-names = "xvclk"; powerdown-gpios = <&io_expander 1 GPIO_ACTIVE_LOW>; dovdd-supply = <&ov5648_0_dovdd>; dvdd-supply = <&ov5648_0_dvdd>; status = "okay"; csi_id = <0>; #address-cells = <1>; #size-cells = <0>; port@0 { reg = <0>; ov5648_0_mipi_ep: endpoint { remote-endpoint = <&mipi_csi_0_in>; link-frequencies = /bits/ 64 <210000000 168000000>; data-lanes = <1 2>; clock-lanes = <0>; }; }; }; ... &mipi_csi_0 { status = "okay"; clock-frequency = <168000000>; port { mipi_csi_0_in: endpoint { remote-endpoint = <&ov5648_0_mipi_ep>; // imx8-mipi-csi2-sam.c doesn't care it's usually <1 2>... data-lanes = <2>; csis-hs-settle = <13>; csis-clk-settle = <2>; csis-wclk; }; }; }; ... &isi_0 { status = "okay"; cap_device { status = "okay"; }; m2m_device { status = "disabled"; }; }; 我正在尝试使用以下命令拍摄照片 v4l2-ctl -d /dev/video2 -v width=1280,height=720,pixelformat=YUYV --stream-mmap --stream-count=1 --stream-to=photo.raw 我还向 dmesg 中添加了一些调试输出。 [ 224.928864] isi-capture 32e00000.isi:cap_device: /drivers/staging/media/imx/imx8-isi-cap.c:mxc_isi_cap_streamon:1107 [ 224.940895] ov5648 2-0036: /drivers/media/i2c/ov5648.c:ov5648_s_power:2472 on 1 [ 224.950246] ov5648 2-0036: /drivers/media/i2c/ov5648.c:ov5648_resume:2434 [ 224.959057] ov5648 2-0036: /drivers/media/i2c/ov5648.c:ov5648_sensor_power:1870 on 1 [ 225.004545] ov5648 2-0036: /drivers/media/i2c/ov5648.c:ov5648_sensor_init:1797 [ 225.037496] ov5648 2-0036: /drivers/media/i2c/ov5648.c:ov5648_s_power:2480 ov5648_resume ret 0 [ 225.053146] input fmt RGB4 [ 225.055866] output fmt YUYV [ 225.058682] isi-capture 32e00000.isi:cap_device: /drivers/staging/media/imx/imx8-isi-cap.c:mxc_isi_cap_streamon:1118 mxc_isi_config_parm ret 0 f[ 225.073740] isi-capture 32e00000.isi:cap_device: /drivers/staging/media/imx/imx8-isi-cap.c:mxc_isi_cap_streamon:1124 vb2_ioctl_streamon ret 0 [ 225.087962] isi-capture 32e00000.isi:cap_device: /drivers/staging/media/imx/imx8-isi-cap.c:mxc_isi_pipeline_enable:124 media_graph_walk_init ret 0 [ 225.102609] ov5648 2-0036: /drivers/media/i2c/ov5648.c:ov5648_s_stream:2146 enable 1 [ 225.112697] isi-capture 32e00000.isi:cap_device: /drivers/staging/media/imx/imx8-isi-cap.c:mxc_isi_pipeline_enable:149 v4l2_subdev_call s_stream ret 0 ov5648 2-0036 ov5648 2-0036 [ 225.140978] isi-capture 32e00000.isi:cap_device: /drivers/staging/media/imx/imx8-isi-cap.c:mxc_isi_pipeline_enable:149 v4l2_subdev_call s_stream ret 0 mxc-mipi-csi2.0 mxc-mipi-csi2.0 [ 225.158893] isi-capture 32e00000.isi:cap_device: /drivers/staging/media/imx/imx8-isi-cap.c:mxc_isi_pipeline_enable:149 v4l2_subdev_call s_stream ret -515 mxc_isi.0 mxc_isi.0 [ 225.175873] isi-capture 32e00000.isi:cap_device: /drivers/staging/media/imx/imx8-isi-cap.c:mxc_isi_cap_streamon:1136 mxc_isi_pipeline_enable ret -515 [ 225.190760] /drivers/media/v4l2-core/v4l2-ioctl.c:__video_do_ioctl:3145 info->func() ret 0 [ 225.200349] /drivers/media/v4l2-core/v4l2-ioctl.c:video_usercopy:3490 trace() [ 225.208805] /drivers/media/v4l2-core/v4l2-ioctl.c:video_usercopy:3515 in_compat_syscall() [ 225.218306] /drivers/media/v4l2-core/v4l2-ioctl.c:video_usercopy:3532 video_put_user() [ 225.227569] /drivers/media/v4l2-core/v4l2-ioctl.c:video_usercopy:3438 [ 225.235336] /drivers/media/v4l2-core/v4l2-ioctl.c:video_usercopy:3458 check_array_args() [ 225.244760] /drivers/media/v4l2-core/v4l2-ioctl.c:video_usercopy:3482 func() [ 225.253136] /drivers/media/v4l2-core/v4l2-ioctl.c:__video_do_ioctl:3133 info->func() 该日志的末尾显示了 v4l 命令处于等待状态时，代码在何处被锁定。我还使用 strace 运行了该命令，结果如下： ioctl(3, VIDIOC_QBUF, {type=V4L2_BUF_TYPE_VIDEO_CAPTURE_MPLANE, index=2, memory=V4L2_MEMORY_MMAP, m.offset=0xceb922f0, length=1, bytesused=0, flags=V4L2_BUF_FLAG_MAPPED|V4L2_BUF_FLAG_QUEUED|V4L2_BUF_FLAG_TIMESTAMP_MONOTONIC|V4L2_BUF_FLAG_TSTAMP_SRC_EOF, ...}) = 0 ioctl(3, VIDIOC_QBUF, {type=V4L2_BUF_TYPE_VIDEO_CAPTURE_MPLANE, index=3, memory=V4L2_MEMORY_MMAP, m.offset=0xceb922f0, length=1, bytesused=0, flags=V4L2_BUF_FLAG_MAPPED|V4L2_BUF_FLAG_QUEUED|V4L2_BUF_FLAG_TIMESTAMP_MONOTONIC|V4L2_BUF_FLAG_TSTAMP_SRC_EOF, ...}) = 0 ioctl(3, VIDIOC_G_FMT, {type=V4L2_BUF_TYPE_VIDEO_CAPTURE_MPLANE, fmt.pix_mp={width=1280, height=720, pixelformat=v4l2_fourcc('Y', 'U', 'Y', 'V') /* V4L2_PIX_FMT_YUYV */, field=V4L2_FIELD_NONE, colorspace=V4L2_COLORSPACE_SRGB, plane_fmt=[{sizeimage=1843200, bytesperline=2560}], num_planes=1}}) = 0 ioctl(3, VIDIOC_STREAMON, [V4L2_BUF_TYPE_VIDEO_CAPTURE_MPLANE]) = 0 pselect6(4, NULL, NULL, [3], {tv_sec=0, tv_nsec=0}, NULL) = 0 (Timeout) ioctl(3, VIDIOC_DQBUF, {type=V4L2_BUF_TYPE_VIDEO_CAPTURE_MPLANE 你可以看到它正在等待 VIDIOC_DQBUF。我确信相机能正确地从LP模式切换到HS模式。 看来 MIPI CSI 从未发出过数据已接收的信号。 我正在使用 linux-imx 内核中的 staging 驱动程序。 i.MX 8 系列 | i.MX 8QuadMax (8QM) | 8QuadPlus i.MX 8M | i.MX 8M Mini | i.MX 8M Nano Re: IMX8MP with OV5648 lock on taking photo 我发现，当我启动流时，CSI中断计数器会增加 25: 365486 0 0 0 GICv3 49 Level 32e40000.csi 26: 0 0 0 0 GICv3 48 Level 32e00000.isi 不过，ISI中断仍保持为0。 我还启用了mxc-mipi-csi2上的调试输出，看起来SOT上出现了错误。 [ 2231.150985] mxc-mipi-csi2.0: mipi_csis_s_stream: 1, state: 0x0 [ 2231.151200] mxc-mipi-csi2.0: mipi_csis_imx8mp_phy_reset: bus fmt is 8 bit! [ 2231.151240] mxc-mipi-csi2.0: fmt: 0x3001, 1280 x 720 [ 2231.151270] mxc-mipi-csi2.0: SOT Error: 1 [ 2231.151275] mxc-mipi-csi2.0: status: 00030000 [ 2231.151294] mxc-mipi-csi2.0: SOT Error: 2 [ 2231.151298] mxc-mipi-csi2.0: status: 00030000 [ 2231.151317] mxc-mipi-csi2.0: SOT Error: 3 [ 2231.151321] mxc-mipi-csi2.0: status: 00030000 [ 2231.151337] mxc-mipi-csi2.0: SOT Error: 4 [ 2231.151341] mxc-mipi-csi2.0: status: 00030000 [ 2231.151360] mxc-mipi-csi2.0: SOT Error: 5 [ 2231.151367] mxc-mipi-csi2.0: status: 00010000 [ 2231.151383] mxc-mipi-csi2.0: SOT Error: 6 [ 2231.151389] mxc-mipi-csi2.0: status: 00010000 [ 2231.151407] mxc-mipi-csi2.0: SOT Error: 7 [ 2231.151413] mxc-mipi-csi2.0: status: 00010000 [ 2231.151440] mxc-mipi-csi2.0: SOT Error: 8 [ 2231.151444] mxc-mipi-csi2.0: status: 00010000 Re: IMX8MP with OV5648 lock on taking photo 您需要根据所连接的摄像头模块的日期速率更新 dts 中的 csis-hs-settle 属性。更多详情请参阅应用笔记 AN13857，第 3.2.5 节。 https://www.nxp.com/webapp/Download?colCode=AN13857

FRDM-MCXA156 “MCU-LINK”端口无法工作 你好。 我刚收到 FRDM-MCXA156。当我将USB线插入MCU-Link端口时，我的Windows 10系统没有任何反应。我已经检查了系统的设备管理器；没有显示任何新设备。 LED D12 和 D6 在闪烁；D7 亮着。 我已经安装了 LinkServer_26.5.59。 还有其他我可以做的事情吗？ 谢谢。 蔡。 开发板 MCXA Re: FRDM-MCXA156 'MCU-LINK' port not work 你好@phantomgz， 感谢您的发帖。  请参照 UM12121 文档中“"”第 3.4 节的内容，更新 mcu-link 固件。使用固件更新工具" 更新 MCU-Link 固件： 建议您使用 Linkserver_26.3.123 中的最新脚本： 希望对您有帮助。 BR 塞莱斯特 Re: FRDM-MCXA156 'MCU-LINK' port not work 用于安装 3.3 MCU-Link 固件更新实用程序的 UM12121 FRDM-MCXA156 主板用户手册 UG10219 LinkServer 与 MCUXpresso IDE 的集成

需要AM/FM调谐器tef6686的应用电路 我需要AM/FM调谐器TEF6686的应用电路，您能提供给我吗？另外，能否一并提供所有相关信息？我正在基于此设计一个电路。 -谢谢 -阿洛克  Re: AM/FM tuner tef6686 application circuit needed 亲爱的阿米什拉， 我有一份包含应用电路示例的机密版 TEF668XA 数据手册。此信息仅可在与恩智浦（NXP）签订有效保密协议（NDA）的情况下分享。请在此处使用您的公司邮箱提交一个新工单，并附上您的保密协议编号。如果您尚未签署保密协议（NDA），且希望签署一份新的协议，请在此提交新的保密协议申请，我们的保密协议事务专员将协助您完成相关流程。  致以最崇高的敬意 约瑟夫

S32K328でのマルチコア有効化後のHSE_Bサービス応答なし問題 NXPテクニカルサポートチーム様 S32K328プラットフォームでマルチコア操作を有効にした後、HSE_Bサービスがハングアップ（応答なし）する問題について、技術的なサポートをお願いしたくご連絡いたしました。 1. 環境とセットアップ - MCU: S32K328 (デュアル Cortex-M7 + HSE_B) - 設定ツール：EB tresos（MCAL設定用） - コアロール: M7_0 と M7_1 は Autosar-OS と同時に実行されます。 M7_0は、メッセージ記述子用の共有SRAMを使用してHSE_Bと通信します。 2. XRDCおよびペリフェラルの設定（テスト用） 権限の問題を切り分けるために、非常に寛容な構成を適用しましたが、M7_0とHSE_Bを単一のドメインにグループ化するか、別々のドメインに分離するかに関わらず、症状は同じままです。 - メモリ構成: すべてのSRAM領域へのフルアクセスが許可され、特定のPFLASH/DFLASH領域がHSEに割り当てられます。 - 周辺機器設定 (PDAC): CONFIGURATION_GPR、PFC/PFC_ALT、FMU/FMU_ALT、および MU_0 / MU_1 にフルアクセス権限が割り当てられています。 3. ブートシーケンス アプリケーションは以下の起動シーケンスに従います。 3.1 M7_0 ブート → クロック初期化。 3.2 HSE STATUS が INIT_OK であることを確認します。 3.3 リソースマネージャの初期化（XRDC セットアップ用の RM_Init）。 3.4 ペリフェラルの初期化 3.5 M7_1 (コア 1) を開始します。 3.6 OSを起動する。 4．問題の説明と症状 M7_0とM7_1はどちらもOS環境内で正常に起動し、動作します。しかし、その後HSEサービスリクエストが呼び出されると、HSEは応答せず、ハングアップ状態になる。ハング発生時のレジスタの状態は以下のとおりです。 - XRDC登録状況: XRDC_DERRLOC[3]が0x00020000に変更されます。 ただし、DERR_W3_0/1/2 レジスタまたは DERR_W3_16/17/18 レジスタにはエラー値は記録されません。 - メッセージングユニット（MU_0）ステータス： MU_0_TSRレジスタでは、フラグTE1とTE2は「空でない」状態のままで、クリアされません。 MU_0_FSRレジスタでは、F3フラグは変更されません。 5. 質問 5.1 XRDC_DERRLOC[3]がシフトしているにもかかわらず、DERR_W3_xレジスタに特定のエラーの詳細が表示されない場合、この動作を引き起こしている原因は何でしょうか？これは、HSE内部のDMAまたはバスマトリックス構成による暗黙的なアクセス違反に関連している可能性がありますか？ 5.2共有SRAMはMPUによって明示的にキャッシュ不可として構成されているにもかかわらず、HSEがディスクリプタを読み取ることを妨げるような、既知のマルチコア制約やOS環境下での隠れたキャッシュ動作はありますか？ 5.3 HSE_STATUS_INIT_OK チェックまたはコア 1 の起動に関連して、RM_Init (XRDC 初期化) の実行タイミングに関する既知の制約または前提条件はありますか？ 5.4 MU送信ステータスレジスタ（TE1/TE2）がスタックし、HSEが記述子を処理しない理由を特定するために、どのような手順または追加のレジスタを確認する必要がありますか？ このボトルネックを解消するためのご意見やご指導をいただければ大変ありがたく存じます。 よろしくお願いいたします。 Re: HSE_B Service No-Response Issue after Multi-Core Activation on S32K328 こんにちは、 @NewbieNerd さん HSEは常に回答を返すことになっている。応答がない場合、HSEはシャットダウンモードに移行した可能性が高いです。これは致命的なエラーが発生した場合に起こります。例えば、アクセス権限の不足、ダブルビットECCエラー、無効なアドレスなどが原因でHSEがデータを読み書きできない場合。 これは、MU_0のGSRレジスタを読み取ることで確認できます。ビット「0」が設定されている場合、HSEはシャットダウンモードです。 XRDCでエラーの詳細を確認するには、「19.7.3.2」の項に従う必要があります。S32K3リファレンスマニュアルの「ドメインアクセス違反エラーの処理」を参照してください。 ステップ2では、DERRレジスターの詳細を確認することが重要です。 デバッグを迅速に行うには、MDA_W0_0_DFMT0にDID=3を書き込むことで、Cortex-M7_0 / Cortex-M7_0_debugをドメイン3に移動できます（S32K328ではHSEは常にドメイン3にあります）。 すると、DERR に詳細が表示されます (これは、HSE によって何らかのエラーが発生したときにデバッガーで確認した例です)。DID = 0 の場合は、これは表示されませんでした。 これは何が問題だったのかの手がかりになるはずだ。 もう一つ重要な点は、HSE_STATUS_INIT_OKが設定された後にXRDCを有効にする必要があるということです。これはHSE FWリファレンスマニュアルに明記されています。 よろしくお願いいたします。 ルーカス Re: HSE_B Service No-Response Issue after Multi-Core Activation on S32K328 迅速なご返信ありがとうございます。ご要望いただいた開発環境の具体的なバージョン情報は以下のとおりです。 1. ソフトウェアおよびファームウェアのバージョン - HSEファームウェア: S32K358_0_2_40_0 注：このバージョンを使用しているのは、ドキュメントにS32K328派生版をサポートしていると明記されているためです。    -  RTD (リアルタイム・ドライバ):  AUTOSAR リリースバージョン: 4.7.0、ソフトウェアバージョン：3.0.0 2. 開発ツールチェーン IDE: このプロジェクトではS32DSを使用していません。 設定ツール：EB tresos Studioは、すべてのMCAL設定に使用されています。 EB tresos バージョン: 27.1.0 3. 追加情報 私は現在、ホスト側（Cortex-M7）の開発を主導しています。私たちは既に、この行動について社内のHSE FW開発チームと徹底的に協議し、合意形成を図っています。しかしながら、HSE FWの観点からは根本原因や異常は見つからなかったため、これはマルチコア/OSの初期化中に発生したホスト側のランタイム構成または同期の問題である可能性が高いと推測されます。 あなたのご指導のもと、正確なボトルネックを特定できることを心から願っております。EB tresosプロジェクトから、さらに設定ダンプやレジスタキャプチャが必要な場合はお知らせください。 よろしくお願いいたします。 Re: HSE_B Service No-Response Issue after Multi-Core Activation on S32K328 使用されているHSEファームウェアのバージョン、RTDおよびS32DSのリビジョンを具体的にご指定いただけますでしょうか？ありがとう Re: HSE_B Service No-Response Issue after Multi-Core Activation on S32K328 貴重なデバッグガイドと洞察をありがとうございました。 ご提案いただいた件について、さらに調査を行い、弊社側で以下の結果を確認いたしました。これらの調査結果を共有し、ツール構成の制約を回避する方法についてご助言をいただきたく存じます。 1. RTDバージョンの明確化 前回のやり取りでお伝えしたとおり、現在弊社では以下のものを使用しています。 - RTDソフトウェアバージョン：3.0.0 - AUTOSAR リリースバージョン: 4.7.0 2. EB tresos構成制約（ドメイン割り当て） S32K328では、HSEはドメイン3に恒久的に割り当てられているとおっしゃっていましたね。 しかし、EB tresos (v27.1.0) ではRTD 3.0.0 環境プラグインの場合、リソースマネージャ（RM）の構成構造では、ドメイン2（ドメインID 0、1、2）までしか割り当てることができません。 設定ツールではドメインの最大数が2に制限されているため、EB tresosを介してドメイン3にマスター/スレーブを適切に設定または割り当てることはできません。 質問：S32K328派生機種のEB tresosでドメイン3の設定を公式に有効化するRTDバージョンまたはパッチを具体的に教えていただけますか？それとも、実行時コードを使ってXRDCレジスタを手動でオーバーライドする必要があるのでしょうか？ 3. XRDCエラーレジスタの状態（DERRLOCとDERR_Ww_iの比較） リファレンス・マニュアルの手順に従って、エラー状態中に以下の動作を確認しました。 XRDC_DERRLOC[3]はダンプによって0x00020000としてキャプチャされますが、周辺機器ビューではキャプチャされません（DERRLOC[3]は存在しません）。 しかし、エラー処理の手順に従ったにもかかわらず、すべてのDERR_Ww_iレジスタは0のままです。 ご指摘のとおり、DERRに詳細情報が不足しているのは、ホストコア（Cortex-M7_0）が別のドメイン（例えば、DID=0または1）で動作しているため、ドメイン3（HSE）によって生成されたエラーログを読み取ることができないことが原因のようです。 4. 実行タイミングの検証 ブートシーケンスを再確認した結果、HSE_STATUS_INIT_OKが設定された後にXRDCが明示的に有効になっていることを確認しました。これはHSE FWリファレンスマニュアルの要件に準拠しています。 5．指導依頼 上記のツール制約により、Cortex-M7_0またはそのデバッグマスターをEB tresos内のドメイン3に容易に移動できないため、以下の点についてアドバイスをいただけますでしょうか。 MCALの初期化を壊さずに、デバッグのためにMDA_W0_0_DFMT0を強制的にDID=3にオーバーライドする適切な方法はありますか？ RTD 3.0.0において、ドメイン0/1からドメイン3のエラーレジスタを検査するための既知の回避策はありますか？ 引き続きサポートいただき、誠にありがとうございます。 Re: HSE_B Service No-Response Issue after Multi-Core Activation on S32K328 ドメイン3が欠落していることは、RTD 3.0.0における既知の問題です。バージョン4.0.0以降で修正されています。推奨される解決策は、RTDを最新バージョンにアップグレードすることです。そうでなければ、XRDC レジスタの書き換え、構成ファイルの書き換え、新しい RTD で構成ファイルの生成、そしてそれをプロジェクトで使用するなど、何らかの回避策を手動で実装する必要が生じます。しかし、これは一時的な応急処置に過ぎず、推奨されるクリーンな解決策は、新しい RTD を使用することです。 「19.7.3.2」の項によるとドメインアクセス違反エラーの処理」では、エラーハンドラのためにドメインを再設定するのが一時的であるべきです。この段階では、デバッガーを使ってDIDを修正し、エラーの詳細を読み取れるようにしてみるのが良いでしょう。 MU_0のGSRレジスタのビット0が設定されていることを確認しましたか？ よろしくお願いいたします。 ルーカス

モデルのサイズが1MBに制限されているのはなぜですか？ MIMRT700（NPUモデル）上で、サンプルtflm_cifar10のモデルを実行しました。プログラムを作成する際、モデルのサイズとそれに対応する領域のサイズを確認することができました。 多くの場合、領域のサイズは1MBです。私の理解では、モデルのサイズは1MBに制限されています。それで合っていますか？ この点が理解できませんでした。MIMRT700 EVKに関する情報は以下のとおりです。 MIMRT700 EVKのどこにモデルが保存されているのか分かりません。では、領域サイズとして1MBというのはどこにあるのでしょうか？これはモデルサイズの実際の制限ですか？あるいは、いくつかの方法でモデルのサイズを大きくすることもできます。 この問題について何かご意見はありますか？1MBを超えるより大きなモデルをデプロイしようとしているからです。ご返信をお待ちしております。ありがとう。 Re: Why model size is limited at 1 MB? @mayliu1 どうもありがとう。領域サイズを設定することで、モデルのサイズを大きくできるということが分かりました。 または、外部メモリでより大きなモデルを実行したい場合は、こちらのドキュメントを参照してください。https://docs.nxp.com/bundle/AN14700/page/topics/external_memory.html Re: Why model size is limited at 1 MB? こんにちは、 @nnxxpp さん。 弊社製品にご関心をお寄せいただき、また弊社のコミュニティをご利用いただき、誠にありがとうございます。 Q: MIMRT700 EVK のどこにモデルが保存されているのか分かりません。では、領域サイズとして1MBというのはどこにあるのでしょうか？これはモデルサイズの実際の制限ですか？あるいは、いくつかの方法でモデルのサイズを大きくすることもできます。 この問題について何かご意見はありますか？1MBを超えるより大きなモデルをデプロイしようとしているからです。 A：modeldataに表示されている1MBは、RT700のハードウェア上の制限ではありません。 これはサンプルプロジェクトで使用されているデフォルトのリンカー割り当てにすぎません。 より大型のモデルの場合、この割り当てはプロジェクト設定で調整でき、さらにストレージが必要な場合は外部XSPIフラッシュを使用することもできます。 より詳細な情報については、AN14700を参照してください。 https://docs.nxp.com/bundle/AN14700/page/topics/introduction.html つまり、RT700は本来1MBモデルに限定されるものではない。より大規模なNPUモデルは、モデルデータメモリの割り当てを増やすか、適切な変換オプションを使用してモデルを外部XSPIフラッシュに配置することによってサポートされます。 お役に立てれば幸いです。 よろしくお願いいたします。 メイ・リウ Re: Why model size is limited at 1 MB? @mayliu1 この話題をもう一度開きたいと思います。今はRT700でより大きなモデルを展開しようとしています。下の画像は、小型モデルでプログラムを構築する際にキャプチャしたものです。 メモリ領域が4つあることが分かりました。 - QSPI_flash: 外部メモリ - SRAM: chatgpt に問い合わせたところ、プログラム実行時のデータ (.data、.bss、スタック、ヒープ）。それは正しいですか？ - NCACHE_REGION: 入力、中間出力、出力すべてにおいて、同じktensorArenaを使用します。 - モデルデータ:モデルの重みを節約するため SDKの例をインポートするとメモリ構成で確認できます。これは、SRAM、NCACHE_REGION、およびSRAMからのモデルデータ（7.5 MB）を意味します。 NCACHE_REGIONとモデルデータは 0x2000_0000 から 0x2058_0000(5.5MB)に配置されるべきで、NPUがアクセス可能な最適なSRAM領域を得ることができます。 しかし、SRAM（SRAMと命名）の位置は0x20080000 （2番目の画像）です。==> また、 0x2000_0000から0x2058_0000の範囲にもあります。デフォルトでは約2.5MBに設定されています。つまり、 NCACHE_REGION + modeldata は(5.5 - 2.5) = 3 MB 未満でなければならないということです。 私のモデルサイズは約3.5MBです。それに加えて、モデルを外部メモリ上で特定できる(推論時間が長くなります)が、NPUがアクセスできるメモリ領域(3.5MB)にモデルを配置する方法はどうすればいいのでしょうか? 画像1、2の「SRAM」領域を縮小できるのか、それとも別のRAMエリア(7.5 - 5.5 = 2 MB - 画像3の最後の領域)に移動できるのか気になっています。 そして「SRAM」領域の大きさをどうやって推定すればいいのでしょうか?下の画像では15560 Bです。 質問が長くてすみません。

iMX8 MiniのSEC_CONFIGヒューズ こんにちは、 iMX8 Miniをベースにしたカスタムハードウェアプラットフォームでセキュアブートを有効にしようとしています。 入手可能なドキュメントに従って、正しい署名を持つブートイメージを作成することができました。hab_statusコマンドでhabイベントが表示されず、イメージ検証ツールでもエラーが表示されなかったことから、その点は確信しています。 デバイスを閉じるために、SRK_HASHヒューズとSEC_CONFIGヒューズをプログラムしましたが、この手順の後、ボードが起動しなくなり、シリアルコンソールにも何も表示されなくなりました。 SRK_HASHは正しくプログラムされていると確信していますが、SEC_CONFIGについては疑問があります。セキュアブートを有効にするには、以下のコマンドを使用する必要があったはずです。 ヒューズプログラム 1 3 0x02000000 これはビット25を設定します。 しかし、変更を行う前にSEC_CONFIGの内容を読み取ったところ、以下の値が表示されていました。 ヒューズ読み取り1 3 0x8000000 そこで、ビット27が1に設定されているのを見て、以下のコマンドを使うという素晴らしいアイデアを思いつきました。 ヒューズプログラム 1 3 0x0A000000 ビット27を保持し、ビット25を設定する。 質問： 上記のコマンドによってSEC_CONFIGが無効な値に設定され、ROMブートローダーがSPLを起動すらしないという事態は起こり得るでしょうか？ もしそうであれば、基板を復元する方法はありますか？ よろしくお願いいたします。 Re: SEC_CONFIG fuse on iMX8 Mini 予約ビットの書き込み後にチップが故障した場合、ヒューズ操作は一度限りの不可逆的なプロセスであるため、チップを復元することは不可能です。 Re: SEC_CONFIG fuse on iMX8 Mini こんにちは、 ご回答ありがとうございます。これは現在の挙動と一致しています。 最後に一つだけ質問があります。 ロックビットをプログラムしていないのですが、ハードウェアデバッガを使えば基板を復元できると思いますか？ よろしくお願いいたします。 Re: SEC_CONFIG fuse on iMX8 Mini ビット27は予約ビットであり、お客様がプログラムすることはできません。このコマンド（fuse prog 1 3 0x0A000000）がsec_configを無効にするかどうかよりも、チップ全体の動作が予測不能になる可能性の方が高い。 Re: SEC_CONFIG fuse on iMX8 Mini こんにちは、 残念ながら、ヒューズをクリアしても変更することはできません。eFuseは一度だけプログラム可能です。一度吹き飛ばされたsec_config、それを「アンブロー」することはできません

in S32K388, IN RTD driver package in which module the interrupt configuration will be done? IRQ ? We are working on S32K388  We could not able to get the information on which modules we will configure the INTERRUPT Configuration options( Priority, TOS etc), In AURIX platforms we will be having IRQ modules, we do not have IRQ module in the plugins. Could you please guide me where i can find these details. Re: in S32K388, IN RTD driver package in which module the interrupt configuration will be done? IRQ Hello @Sambasiva , On S32K3xx, interrupts are typically handled by Platform driver. Best regards, Pavel

S32K312 - SPI 实际时钟频率/周期与波特率配置不符 您好， 我目前正在使用S32K312 微控制器开发一个项目。 我已按如下方式配置了SPI模块，但测得的时钟周期与配置的波特率不符。 配置的波特率：1,500,000 波特/秒（1.5 Mbps） 预期时钟周期：约0.667微秒 测得的时钟周期：1.320 微秒（相当于约757.58 kbps) 如附图所示的示波器截图所示，时钟沿之间的△T为1.320微秒，这几乎是我目标波特率的一半。 能否请您帮我分析一下，这可能是由什么原因造成的？（例如，外设时钟分频器设置、协议时钟配置或 S32K3 SPI 模块中的特定寄存器设置）。 如果您能提供任何建议或检查清单，我们将不胜感激。 提前谢谢！ Re: S32K312 - SPI actual clock frequency/period discrepancy with Baudrate configuration @Robin_Shen  我通过更改时钟设置解决了这个问题。非常感谢您的帮助！ Re: S32K312 - SPI actual clock frequency/period discrepancy with Baudrate configuration HI 您是否已根据《"》第 24.6.1.1.5 节的说明，配置了SpiPhyUnit -> SpiPhyUnitClockRef？S32K3XXRM Rev12 芯片中，LPSPIn 是否为" 时钟？  S32K312的LPSPI0应选择：/Mcu/Mcu/McuModuleConfiguration/McuClockSettingConfig_0/AIPS_PLAT_CLK S32K312的LPSPI1\2\3应选择： /Mcu/Mcu/McuModuleConfiguration/McuClockSettingConfig_0/AIPS_SLOW_CLK 祝好， Robin ------------------------------------------------------------------------------- 注： - 如果本帖回答了您的问题，请点击"ACCEPT AS SOLUTION" 按钮。谢谢！ - 我们会在最后一次发帖后的 7 周内跟踪主题，之后的回复将被忽略 如果您以后有相关问题，请另开新主题并参考已关闭的主题。 ------------------------------------------------------------------------------- Re: S32K312 - SPI actual clock frequency/period discrepancy with Baudrate configuration 能否上传包含 CS、CLK、MISO 和 MOSI 的完整 SPI 波形？

请求提供 FRDM-MCXA156 的 LIN 示例 NXP社区的各位， 我目前正在使用 FRDM-MCXA156 开发板，想实现 LIN（本地互连网络）通信。 我已经查看了现有的 SDK 示例，但未能找到专门针对 FRDM-MCXA156 的完整 LIN 主/从节点示例。 请问有人能分享一下吗： 适用于 FRDM-MCXA156 的 LIN 主站或 LIN 从站示例项目。 关于配置 LPUART 外设以支持 LIN 模式的指南。 任何 SDK 示例、应用笔记或可适用于 MCXA156 的参考项目。 有关最新 MCUXpresso SDK 中 LIN 支持的信息。 任何代码片段、配置提示或文档参考将不胜感激。 我附上了从下载的 SDK 中提取的 LIN 驱动程序。 感谢您的支持。 此致， Akshay FRDM 培训 MCXA Re: Request for LIN Example on FRDM-MCXA156 你好，阿克谢， 很抱歉这可能给您带来的不便，MCXA156 的连接功能中没有提及完全支持的 LIN，仅通过 LPUART 外围设备提供基本的 LIN 支持，例如断开检测 [MCXA-156 参考手册] 第 39.2.2 章；未提供完整的 LIN 协议堆栈；MCXA156 SDK 中没有 LIN 示例。 在这个 AN 在 i.MX RT 系列 MCU 上使用 FlexIO 模拟 LIN 主/从机中，描述了使用 FlexIO 来模拟 LIN；MCXA156 有一个 FlexIO 可供你研究 [参考手册第 36 章]， 重要提示：此处对 FlexIO 的用法尚未针对 MCXA156 进行测试或确认其功能，因此没有示例。 最诚挚的问候，路易斯

MBDT Reference Examples: RD-BESS1500BUN (1500V) and 400V BMS Design Hi NXP Community, We are developing BMS solutions for both a 1500V (RD-BESS1500BUN) and a 400V battery pack using MATLAB R2023a with the latest compatible MBDT version, targeting the S32K358 BMU and MC33774A CMUs. We have a few questions across three areas and would appreciate any guidance, reference models, or pointers to documentation. 1. MBDT Reference Example – RD-BESS1500BUN (1500V Design) Does NXP provide any MBDT/Simulink reference model or example project targeting the RD-BESS1500BUN hardware? We are specifically looking for a starting point that demonstrates: CMU initialization Cell voltage and temperature measurements Communication between the S32K358 BMU and MC33774A CMUs Basic data acquisition and monitoring framework 2. 400V Design Support For our 400V (based on S32K358) pack design, we need guidance on the following, based on the already provided example project in MBDT. a. SBC Integration in MBDT SBC configuration within Simulink Wake-up management and watchdog servicing SPI communication implementation b. Contactor Driver Control Contactor control within the MBDT framework Pre-charge and contactor sequencing logic Driver status and feedback monitoring Recommended architecture and best practices 3. Application Layer Reference Are there any reference examples demonstrating a BMS application layer covering: BMS state machine (Init → Ready → Run → Fault) Fault detection and handling framework SoC estimation integration Current and power limit calculations Safety monitoring concepts Even a high-level reference model, application note, or example project would be extremely helpful.

FRDM iMX95 上的 JTAG 大家好 我最近刚买了 FRDM iMx95，我很好奇如何使用 JTAG 来调试这个板 根据原理图，JTAG 接口在此处的第 6 个测试点引脚上暴露出来  在板布局上，在这里 我该如何将 JTAG 连接到它，需要进行任何返工吗？那么，这个 JTAG 是否支持对所有 A55、M33 和 M7 核心进行调试？  我应该在这里用哪个设备，看来我们有 6 针但它是 2x3 而不是 1x6 如果有任何设置 JTAG 的指南或文档，我将不胜感激 谢谢！！   Linux Re: JTAG on FRDM iMX95 你好 你的理解是正确的。 如原理图所示，需要添加 DNP 电阻和一个用于调试器的连接器。 顺祝商祺！ Re: JTAG on FRDM iMX95 你好， 感谢您的确认@JorgeCas 摘要：请帮忙解决 JTAG 问题“DAP：无法启动系统功率域。” 我已经对 3 个电阻进行了改造，并测量了引脚，它成功上拉了。 需要注意的是，要启用 JTAG，我需要在设备树中禁用 LPUART5，因为它使用相同的引脚（我按照 imx95-19x19-jtag.dtb 中的修改方式进行修改），否则 TMS（测试点 49）将始终为低电平。 diff --git a/arch/arm64/boot/dts/freescale/imx95-15x15-frdm.dts b/arch/arm64/boot/dts/freescale/imx95-15x15-frdm.dts index c45f28efb568..598e16af0ebd 100644 --- a/arch/arm64/boot/dts/freescale/imx95-15x15-frdm.dts +++ b/arch/arm64/boot/dts/freescale/imx95-15x15-frdm.dts @@ -520,7 +520,7 @@ &lpuart5 { /* BT */ pinctrl-names = "default"; pinctrl-0 = <&pinctrl_uart5>; - status = "okay"; + status = "disabled"; bluetooth { compatible = "nxp,88w8987-bt"; 接下来我需要找到针脚为 1.27mm 的连接器。我花了一些时间才找到这个用弹簧针测试的PCB板，它有6个引脚，完美匹配。 这是我目前的配置。 看起来有点乱，但连接没问题，我检查了硬件状态，看起来不错。 J-Link>ShowHWStatus VTref=3.324V ITarget=0mA TCK=1 TDI=1 TDO=0 TMS=0 TRES=1 TRST=1 Supported target interface speeds: - 120 MHz/n, (n>=8). => 15000kHz, 13333kHz, 12000kHz, ... - Adaptive clocking 我尝试使用这两条命令连接 A55 和 M33，但出现同样的问题，显示“ DAP：无法启动系统功率域”。 zk47@ltu:~$ JLinkExe -device MIMX9516_M33 -if JTAG -speed 200 SEGGER J-Link Commander V9.42 (Compiled May 6 2026 12:36:02) DLL version V9.42, compiled May 6 2026 12:35:00 zk47@ltu:~$ JLinkExe -device MIMX9516_A55 -if JTAG -speed 200 我做错了什么？ 或许是我的JLink设备不好用，MCU-Link Pro可以替代它吗？MCU-Link Pro 可以调试 A55 和 M 内核吗？ 我还是更倾向于通过 JTAG 进行调试，因为我手头已经有了 JTAG。请帮忙 如果你们计划为 FRDM iMX95 添加 JTAG 文档指南，请尽快更新，就像 FRDM iMX93 一样。

imx95 M7 boot Hello, Can you please tell me how to boot the cortex M7 from uboot? It seems that cortex a55/uboot have no access to the TCM of M7, so it is not possible to load the image. On the other hand, the M33 crashed when the M7 is released on 0x9000 0000. It seems the the uboot commands (bootaux, prepaux, stopaux) have no effect at all, on uboot version 04.2025. I tried to boot the M7 with the SM on M33, I can stop it, change the boot vector, but releasing it on DDR memory causes an error. Can you give me some hints how to properly start the M7 with uboot or SM, or how to allow ddr access for the M7? Thank you in advance! Re: imx95 M7 boot Hello, I suggest you take a look in the next application note: https://docs.nxp.com/bundle/AN14748/page/topics/introduction.html Best regards. Re: imx95 M7 boot Hello, thank you for your reply. Unfortunately, the Application Note you mentioned, does not describe how to start the M7 core neither from Uboot, nor with SM on M33. It also doesn't mention how to configure the platform to provide DDR access to the M7. Can you help me with these topics? Do you have any suggestions? When will the booaux,prepaux and stopaux commands be fully implemented and usable in uboot? Thanks in advance! Re: imx95 M7 boot Hello, Please take a look in section 4.7.4.1.5 i.MX 95 of i.MX Linux User's Guide. Best regards.

Wi-Fiコマンド応答タイムアウト 私はi.MXRT1062クロスオーバーMCUと、NXP IW612チップセットを搭載した村田製作所製2EL M.2ワイヤレスカードを使用したプロジェクトに取り組んでいます。このプロジェクトはMCUXpresso SDKとFreeRTOSを使用しています。現在のSDKバージョンは25.12です。 ファームウェアの動作中に、デバッグコンソールに次のような出力が表示されることがあります。 `[wifi] 警告: コマンド応答がタイムアウトしました。コマンド 0x0、長さ 1514、シーケンス番号 0x16 または `[wifi] 警告: コマンド応答がタイムアウトしました。コマンド 0x0、長さ 66、シーケンス番号 0x16 または `[wifi] 警告: コマンド応答がタイムアウトしました。コマンド 0x0、長さ 190、シーケンス番号 0x16 または `[wifi] 警告: コマンド応答がタイムアウトしました。コマンド 0x0、長さ 60、シーケンス番号 0x16 これらの線が何を意味するのか分かりません。おそらく無線モジュールに何らかの問題があるのでしょう。その後、タスクリストが印刷され、パニックが発生し、ファームウェアが停止します。無線接続のトラフィックが多かれ少なかれ多い状態が約30分経過した後に問題が発生するようです。 SDKファイル内の対応する箇所は、`middleware/wifi_nxp/wifidriver/wifi.c`にある`wifi_wait_for_cmdresp`関数内にあります。これは、前回のデバッグコンソール出力とこの行の間に約20秒の間隔があることをさらに裏付けています。 どうすればこの問題を解決できますか？デバッグに関する追加情報を提供したり、SDKの修正をテストしたりするために、協力させていただきます。 Re: Wi-Fi command response timeout こんにちは、 カスタムアプリケーションを使用していることは理解していますが、どのSDKサンプルを起点として使用しましたか？変更を加えていないSDKのサンプルを使用して同じ動作を再現できれば、問題の特定に大いに役立ちます。 ドライバーはコマンド応答を待っていたようですが、タイムアウトになる前に応答を受信できなかったようです。 wifi_config.h ファイルで、以下のデバッグマクロを有効にしてください。 CONFIG_WIFI_CMD_RESP_DEBUG CONFIG_WIFI_EVENTS_DEBUG CONFIG_WIFI_IO_INFO_DUMP CONFIG_WIFI_EXTRA_DEBUG マクロを有効にしたら、サンプルを再構築して再度テストしてください。出力結果を共有してください。 最新のSDKを使ってテストしてみて、問題がまだ発生するかどうかを確認するのが良いでしょう。 Re: Wi-Fi command response timeout これはファームウェアがハングアップした際のデバッグ出力です。過去のログラインが必要な場合はお知らせください。 2026年6月23日 12:27:48.808 [RX] - [wifi] 警告:コマンド応答タイムアウト。指揮0x0、レン890、セクノ0x16 SDIOの複数ポートグループレジスタの値: ダンプ @ 20218FC0 レン:196 **** 00 00 00 00 FF 00 00 00 c3 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 f0 7f 00 01 00 01 00 01 01 00 01 00 01 00 01 00 01 00 01 00 01 00 01 00 01 00 01 00 01 00 01 00 01 00 01 00 01 00 01 00 01 00 01 00 01 00 01 00 01 00 01 00 03 00 01 00 01 00 01 00 01 00 01 00 01 00 01 00 00 00 00 00 00 87 0c 00 00 00 00 00 00 00 00 00 00 00 1c c2 06 c0 F4 DE 09 C0 00 1E FF FF 00 0A 36 01 00 00 96 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 FF FF FF FF 00 00 00 00 00 00 00 00 FF FF FF 00 00 00 00 00 00 00 00 00 10 cc F0 FF FF 00 00 FF FF FF FF FF F4 74 04 c0 80 98 04 c0 00 00 00 00 ダンプ*******終了 名前 状態 優先度 スタック Num ================================================== main_task 3 581 6 print_dhcp R 0 683 17 アイドル R 0 92 2 TCP/IP B 3 400 1 Tmr Svc B 4 196 3 supplicant_main_tas B 2 1456 14 nfc_cfg B 0 715 7 dhcpd_task B 3 406 15 HTTPサーバーB 1 888 18 wifi_scan_task B 1 255 11 wlcmgr_task B 3 244 13 wifi_drv_task B 3 228 10 lwip_rx B 3 431 8 wifi_core_task B 3 276 12 [wifi] 処理開始 [wifi] wifi認証解除を開始 [FWダウンロード] S 2026/06/23 12:27:48.824 [RX] - 0x602319fc からファームウェアのダウンロードを開始: 1618224 2026/06/23 12:27:54.807 [RX] - [wifi_io] エラー: SDIO - FW Ready レジスタが設定されていません [wifi] エラー: sd_wifi_reinit が失敗しました。ステータスコード -1 ASSERT: wlan_process_hang: 550 アサート失敗: パニック! ASSERT エラー " 0 ": ファイル "C:/tmp/mcuxsdk/mcuxsdk/middleware/wifi_nxp/wifidriver/incl/mlan_api.h" 行 "65" 関数名 "panic"

S32K311的eMIOS0输入捕获问题 IDE版本： S32 Design Studio for S32 Platform Version: 3.6.7 RTD版本：7.0.1 现在eMIOS0的通道0作为BUS B eMIOS0的通道1作为输入捕获（使用BUS B） eMIOS0的通道4作为PWM输出（内部计数） 同一个eMIOS0是否不同通道可否PWM和输入检测？ 没有找到EB里哪个位置是使能通知的，使能边沿检测通知，没找到位置。         Re: S32K311的eMIOS0输入捕获问题 eMISO_0 ,eMISO_1,eMISO_2 can be shared by difference channel, you may refer to UM Enhanced Modular IO Subsystem (eMIOS) block diagram for setting detail. Re: S32K311的eMIOS0输入捕获问题 Hi @北大街老司机潜在王者  Yes, different channels within the same instance can be configured in different modes. Could you please confirm if with "EB" you are referring to EB tresos Studio? BR, VaneB

PMSMのV/f制御は可能ですか？ 私はV/f方法によるPMSM制御のためのSimulinkモデルを作成しています。このモデルは誘導電動機には有効ですが、PMSMの速度出力が振動します。磁界が同期していないのだと思います。何か見落としているでしょうか？ Re: can we do V/f control of a PMSM? こんにちは、 @keronbwan さん。 投稿ありがとうございます。NXPのどの製品をお使いですか？それとも、モデルベース設計ツールボックス（MBDT）を使用していますか？以下の記事が参考になるかもしれません。モジュール5：V/Fスカラー制御 - NXPコミュニティ BR セレステ

i.MX93 + IT6263 LVDS 转 HDMI：DRM 无法获取显示模式（无法读取 EDID） NXP社区的各位， 我将在基于i.MX93（运行恩智浦电路板支持包。的Debian）的定制主板上推出一台HDMI显示器。该显示器在Windows上可以完美地用作扩展屏幕（热插拔，分辨率正确），但是在i.MX93上我看不到画面。 症状： - 内核日志显示（系统仍能启动）：   [ 0.587871] /ldb-display-controller/lvds-channel@0: 已修复与 /soc@0/bus@44000000/i2c@44340000/lvds-to-hdmi-bridge@4c 之间的依赖循环 - IT6263 在 I2C-0 总线上以地址 0x4c 显示为“UU”（驱动程序绑定）。 -在 I2C-1 (44350000.i2c) 上，我能在 0x50 处看到一台设备 — 这应该是显示 器通过 DDC 通道使用的 EDID EEPROM。 - /sys/class/drm/*/status 显示“已连接”，但 /sys/class/drm/*/modes 为空（没有任何模式）。 - 因此，DRM 子系统始终无法检测到有效的模式，显示屏便一直处于省电状态。 -lsmod | grep ite 什么也没显示 — 驱动程序似乎是静态内置到内核中的。 我已经尝试/检查过： i2cdetect -y 1 反复显示 0x50，因此 DDC 路径在物理上是正常的。 我还确保显示器的 EDID 正常（在 PC 上测试）。 我的问题： 为使 DRM 子系统能够读取显示器的 EDID 并获取模式列表，i.MX93 上的 IT6263 的最新设备树配置正确的最新设备 树 配置是什么 ？  是否需要安装特定的驱动程序补丁或执行特定的配置步骤（例如，为了让 IT6263 正确传输 DDC 信号）？ “固定依赖循环”警告是否可能是根本原因？如果是的话，我该如何正确地打破这个循环？ 任何指导、已知有效的 DTS 片段或对相关补丁的参考将不胜感激。预先感谢您抽出时间！ 顺祝商祺！ 威尔伯 FRDM 培训 图形与显示 Re: i.MX93 + IT6263 LVDS-to-HDMI: DRM cannot get modes (EDID not read) Hi @absolute-006  Fixed dependency cycle(s)这个是正常的，不用管。你在it6263_read_edid里加点打印看看是否正常工作。 Best Regards, Zhiming

The S32K311 chip cannot enter the PIT interrupt Software environment: S32DS 3.6.0  RTD 6.0.0 The program did not enter an interrupt during execution, and pit_notification was not called. Software environment: S32DS 3.6.0  RTD 6.0.0 Re: S32K311 芯片 pit无法进入中断 软件环境 S32DS 3.6.0  RTD 6.0.0 I added a breakpoint inside the function to test it, but the function wasn’t called. What could be the possible reasons for this? The counter is incrementing normally, and no interrupt has been triggered. Could different software versions be a factor? Re: S32K311 芯片 pit无法进入中断 软件环境 S32DS 3.6.0  RTD 6.0.0 Hi @Finnc  Currently, I do not have access to an S32K311 board. However, I tested the same configuration and code on an FRDM-A-S32K312, and I was able to confirm that PitNotification is called and the counter increments as expected. Could you set a breakpoint inside the notification function to verify whether it is being called? BR, VaneB Re: S32K311 芯片 pit无法进入中断 软件环境 S32DS 3.6.0  RTD 6.0.0 When running at full speed, pit_notification is not triggered , and the PitCount value remains at 0. The register parameters when paused are shown in the figure. Could this be related to the clock configuration? The configuration is as follows: Re: S32K311 芯片 pit无法进入中断 软件环境 S32DS 3.6.0  RTD 6.0.0 Hi @Finnc  I was able to test your code on my side using an S32K311EVB, and everything is working as expected. To help rule out any issues related to your custom hardware, could you please try switching the clock source to FIRC and see if there is any change in the behavior? Re: S32K311 芯片 pit无法进入中断 软件环境 S32DS 3.6.0  RTD 6.0.0 Hi @Finnc  As observed in your code, the counter only increments when PitNotification is called. This indicates that the PIT interrupt is being triggered correctly. For a simpler and more visible test, you can use printf to output the counter value inside the PitNotification function. If you are able to see the printed values, this will further confirm that the interrupt is being executed as expected. For example, I implemented it as follows: Also, if you need help setting up printf, refer to the thread how to use the printf function in S32DS 3.5? Re: S32K311 芯片 pit无法进入中断 软件环境 S32DS 3.6.0  RTD 6.0.0 Hi @Finnc  It seems that the problem might not be software related; it may instead be associated with your custom board. Do you have access to another board with an S32K311 device that you could use to run the same test for comparison? Re: S32K311 芯片 pit无法进入中断 软件环境 S32DS 3.6.0  RTD 6.0.0 It also fails to enter pit_notifaction when using the internal clock. Furthermore, communication interrupts and other interrupts do not function correctly. I tested the same program and configuration on an S32K312, and it ran normally. Re: S32K311 芯片 pit无法进入中断 软件环境 S32DS 3.6.0  RTD 6.0.0 There are currently no other boards equipped with the S32K311, and several of the same boards exhibit the same problem. Only the S32K312 chip runs normally with the same program and configuration. The cause of the K311 malfunction has not been found. Re: S32K311 芯片 pit无法进入中断 软件环境 S32DS 3.6.0  RTD 6.0.0 Hi @Finnc  Since the code is working as expected on my side with both the FRDM-A-S32K312 and the S32K31XEVB-Q100, and also on your side using the S32K312, it seems that the issue might not be software-related. Based on the behavior you described, this could potentially be related to the hardware. However, it is difficult to determine the exact root cause without further analysis. It might be helpful to take a look at the S32K31XEVB-Q100 schematic and the Hardware Design Guidelines for S32K3xx Microcontrollers file (included in the S32K3 General Purpose Hardware Design Package) to compare your custom board against the recommended design practices. If you think the issue could be related to the MCU itself, please contact your NXP representative or the distributor from whom the parts were purchased for further assistance. Re: S32K311 芯片 pit无法进入中断 软件环境 S32DS 3.6.0  RTD 6.0.0 During testing, adding an LED toggle function in the `Pit_notifaction` function revealed that after the program download was complete, the board needed to be powered on again for the LED to blink, indicating that an interrupt had been entered. However, a power cycle was required after each download for the program to run normally, making it impossible to enter debug mode. Re: S32K311 芯片 pit无法进入中断 软件环境 S32DS 3.6.0  RTD 6.0.0 Hi @Finnc  Have you tried using another debugger? Also, are you still working with the code you initially shared? Re: S32K311 芯片 pit无法进入中断 软件环境 S32DS 3.6.0  RTD 6.0.0 The original program was used, with an LED blinking added to the interrupt. The problem has now been resolved. It was because the J-Link programmer's reset pin was connected to NTRST. Replacing it with SRST resolved the issue and the program ran normally. What's the difference between these two pins? Is it necessary to connect it to SRST? Do all chips require this pin connection?

S32K311 芯片 pit无法进入中断 软件环境 S32DS 3.6.0  RTD 6.0.0 程序运行时没有进入中断，没调用pit_notifaction 软件环境 S32DS 3.6.0  RTD 6.0.0 Re: S32K311 芯片 pit无法进入中断 软件环境 S32DS 3.6.0  RTD 6.0.0 有在函数内部增加断点进行测试，函数没有被调用，可能的原因有哪些呢？计数器在正常计数，没有进中断。 不同软件版本会有影响吗？ Re: S32K311 芯片 pit无法进入中断 软件环境 S32DS 3.6.0  RTD 6.0.0 你好@Finnc  目前，我无法访问 S32K311 主板。不过，我在 FRDM-A-S32K312 上测试了相同的配置和代码，并确认 PitNotification 函数被调用，且计数器如预期般递增。 您能否在通知函数内部设置一个断点，以验证该函数是否被调用？ BR、VaneB Re: S32K311 芯片 pit无法进入中断 软件环境 S32DS 3.6.0  RTD 6.0.0 全速运行时没有进入pit_notifaction，PitCount值一直为0，暂停时寄存器的参数如图所示。 是否和时钟配置有关，配置如下： Re: S32K311 芯片 pit无法进入中断 软件环境 S32DS 3.6.0  RTD 6.0.0 你好@Finnc  我已经使用 S32K311EVB 在本地测试了您的代码，一切运行正常。 为了排除与您的自定义硬件相关的任何问题，请尝试将时钟源切换为 FIRC，并观察行为是否有所变化。 Re: S32K311 芯片 pit无法进入中断 软件环境 S32DS 3.6.0  RTD 6.0.0 你好@Finnc  如您代码中所示，计数器仅在调用 PitNotification 时才会递增。这表明 PIT 中断已正确触发。 为了获得更简单、更可见的测试，可以使用 printf 在 PITNotification 函数中输出计数器值。如果您能看到打印出的数值，这将进一步证实中断正在按预期执行。 例如，我是这样实现的： 此外，如果您在配置 printf 时需要帮助，请参考主题“如何在 S32DS 3.5 中使用 printf 函数？”。 Re: S32K311 芯片 pit无法进入中断 软件环境 S32DS 3.6.0  RTD 6.0.0 你好@Finnc  看来问题可能与软件无关；相反，它可能与您的定制板有关。您是否有其他搭载 S32K311 设备的板可以用来进行相同的测试以作比较？ Re: S32K311 芯片 pit无法进入中断 软件环境 S32DS 3.6.0  RTD 6.0.0 使用内部时钟时也无法进入pit_notifaction，此外通讯中断及其他中断也没办法正常运行，我用S32K312测试相同的程序及配置，是可以正常运行的 Re: S32K311 芯片 pit无法进入中断 软件环境 S32DS 3.6.0  RTD 6.0.0 暂时没有其他搭载 S32K311 设备的板，同一块板试了几块都是相同的问题。其他只有S32K312芯片测试相同的程序及配置，是可以正常运行。未找到K311异常原因 Re: S32K311 芯片 pit无法进入中断 软件环境 S32DS 3.6.0  RTD 6.0.0 你好@Finnc  由于代码在我这边使用 FRDM-A-S32K312 和 S32K31XEVB-Q100 都能按预期运行，而且在你那边使用 S32K312 也能正常运行，因此问题可能与软件无关。 根据你描述的情况，这可能与硬件有关。然而，如果没有进一步分析，很难确定确切的根本原因。参考 S32K31XEVB-Q100 原理图和 S32K3xx 微控制器硬件设计指南文件（包含在 S32K3 通用硬件设计包中）可能会有所帮助，以便将您的定制板与推荐的设计实践进行比较。 如果您认为问题可能与 MCU 本身有关，请联系您的 NXP 代表或您购买零件的代理商以获得进一步帮助。 Re: S32K311 芯片 pit无法进入中断 软件环境 S32DS 3.6.0  RTD 6.0.0 在测试的时候，在Pit_notifaction函数中增加LED反转，发现程序下载完成后，需给板子重新上电，LED灯会闪烁，说明进入了中断，但是每次下载完成后都需要重新上电才能正常运行，没办法进入debug调试 Re: S32K311 芯片 pit无法进入中断 软件环境 S32DS 3.6.0  RTD 6.0.0 你好@Finnc  你试过使用其他调试器吗？另外，您还在使用最初分享的那段代码吗？ Re: S32K311 芯片 pit无法进入中断 软件环境 S32DS 3.6.0  RTD 6.0.0 是用最初的程序，在中断中加入了led闪烁。目前问题已经解决，是因为j-link下载器的复位引脚接到了NTRST，换成SRST后程序正常运行，这两个引脚有什么不同，必须要接到SRST吗，是所有芯片都要接这个引脚吗