Multi Source Translation Content

取消
显示结果 
显示  仅  | 搜索替代 
您的意思是: 

Multi Source Translation Content

讨论

排序依据:
Activation key for S32DS.3.4 need activation key for S32DS.3.4 as the current key are expired Re: Activation key for S32DS.3.4 Hi,  I checked your account and there is no S32DS v3.4 present. Do you have an old activation key? 
查看全文
PN5190B1 ピンレイアウト設定 こんにちは、 私は PN5190B1 の回路図とレイアウトを作成していますが、超低消費電力の要求により、DC-DC ではなく TXLDO を使用します。 したがって、データシートの 9.5.3.6 章の構成例 3 に従う必要があると想定します。 私の疑問は、BOOST_LX、VDDBOOTS、VUP、VSS PWR、および VDDPA のピンをどうすればよいかということです。いくつかはオープンのままにして、何にも接続しないようにする必要があると思いますが、それに関する明確なアドバイスが見つかりません。データシートの図では、それらはコネクテッドされているように見えます... 助けていただけますか? よろしくお願いします。 イグナシオ Re: PN5190B1 pin layout setup こんにちは@ignacioS あなたの調子が良いといいのですが。 私の理解では、TXLDO も DC-DC も使用しないデザインを検討しているということですが、これは正しいですか?PN5190 データシートに示されている構成例 3 では、DC-DC コンバータは使用せずに TXLDO を使用しています。VBAT = VUP は TXLDO を駆動し、TXLDO は VDDPA を提供します。 要件に応じて、必要な接続の参考として構成例 5 の使用を検討してください。 よろしくお願いいたします エドゥアルド。 Re: PN5190B1 pin layout setup こんにちは、エドゥアルドさん。 早速のご返信ありがとうございます。 先に進む前に、まず利用可能なオプションをよりよく理解する必要があると思います。デバイスはポーリングを使用して超低電力モードで動作します。だから、DC/DC は使わないほうがいいとすでに読んだんです。 ただし、LDO に関しては、原則として、追加の消費を避けるため、これを使用する予定はなく、電源の 3.3 V レールからすべてに直接電力を供給するつもりです。これが私の最初の質問につながります。「LDO を使用しない」ことは「LDO を接続しない」ことと同じですか?両方のオプションが可能な場合、消費量は同じですか?接続しないままにしておく方が効率的だと思います。 2 番目の質問は、DCDC ピンと LDO ピンについてです。データシートの図を見ると、BOOST_LX、VDDBOOST、VUP などが VBATPWR にコネクテッドされていることがわかります。これが私には理解できないのです。ブースト コンバータを使用しない場合は、インダクタをスキップして、そのラインを VBATPWR に直接接続すればよいのでしょうか?使用していない場合、これらのピンをどうすればよいかわかりません。 ご協力誠にありがとうございました。 よろしくお願いいたします。 Re: PN5190B1 pin layout setup こんにちは、 ULPCD を使用する場合は、「TX_LDO トランスミッタ電源」または「直接トランスミッタ電源」接続のいずれかが推奨されます。PN5190デザインイン推奨事項、セクション2.1.4によると、TXLDO を使用しない場合 (DPC は廃止されます)、TX ドライバ電源で数 mV 節約できます。 TXLDO を使用していない場合は、TXLDO をオフに設定し、VUP_TX と VDDPA を VBAT/VBATPWR にコネクテッドする直接トランスミッタ電源構成を検討する必要があります。 ブーストインダクタは DC-DC 動作にのみ必要です。要件に応じて、次の接続を必要とする構成例 5 を参照してください。 よろしくお願いいたします エドゥアルド。 Re: PN5190B1 pin layout setup こんにちは、 低電力リーダーデバイスの場合、DC-DC の使用は意味がありません。ULPCD は DC-DC 機能と併用できません。また、DC-DC を使用できないようにする特定のハードウェア構成 (「TX_LDO トランスミッタ電源」または「直接トランスミッタ電源」) も必要です。 DC-DC コンバータを使用しない場合、TXLDO に対して考慮する必要がある設定がいくつかあります。PN5190 の質問と回答の第 9 章を参照してください。 よろしくお願いいたします エドゥアルド。 Re: PN5190B1 pin layout setup こんにちは、エドゥアルドさん。 メッセージをありがとうございます。あなたの意見では、NXP での経験を考慮すると、TXLDO を有効にする価値はあると思いますか? 私の理解では (間違っていたら訂正してください)、デバイスが ULPCD/ULP モードの間は TXLDO を無効にしておく必要がありますが、デバイスが起動して通信する必要がある場合は、TXLDO を有効にして TX パスを供給できるということです。 私の設計では、NXP モジュール/IC は、別のボード (バッテリー + レギュレータ) からの単一の 3.3 V レールからのみ電力を供給されます。デバイスの周囲や前面の一部に金属があるため、環境は厳しいものになりますが、RF パフォーマンスの改善は非常に役立ちます。 ULPCDでTXLDOを無効にしておくと、余分な電流消費は発生しないと思いますが、正しいでしょうか?通信中は、1日に数回しか送信しないので、多少の損失やオーバーヘッドは許容できます。 どう思いますか? 一方、DC/DC に戻ると、これを使用しない場合は、やはり VBATPWR に直接接続する必要があることに驚きましたが、いずれにせよそうすることにします。データシートの構成 3 に従います。 回路図が完成したらここに貼り付けますので、ご覧になって何か異常な点があれば教えてください。 よろしくお願いいたします。 Re: PN5190B1 pin layout setup こんにちは、エドゥアルドさん。 ありがとう!もう一度すべてを読み直してみたところ、自分はこのことについて正しく考えているのかどうかわからなくなってしまいました。 デバイスは常に ULPCD モードのままで、カードまたはモバイル電話を検出すると起動します。当初、消費電力を可能な限り低く抑えるには、DC/DC ブーストと LDO を使用せずに動作させる必要があると理解していました。しかし、私の解釈が間違っている可能性があり、実際に必要なのは ULPCD に入るときに単にそれらを無効にすることですが、デバイスがアクティブで通信しているときはそれらを有効にしておくと便利な場合があると考えています。 それは正しいですか? 再度、感謝します! Re: PN5190B1 pin layout setup わあ、エドゥアルド、私の大きなミスをとてもうまくキャッチしてくれてありがとう。 全て調整し、VDDIOを3V3に接続し、VENのプルアップもそれに合わせて修正しました。これでこのトピックは終了と考えてよろしいでしょうか? トピックの混乱を避けるため、さまざまなモデルとそのファームウェア バージョンに関する別のThreadを開設しました。 ご協力に改めて感謝申し上げます。 Re: PN5190B1 pin layout setup こんにちは、 回路図を調べたところ、VDDIO 電源が見つかりませんでした。この電圧はホスト インターフェースと GPIO に必要です。また、VEN ピンのプルアップ抵抗を VDDIO に接続する必要があります。それ以外では、他のすべての電源接続とコンデンサは正常であるはずです。 レイアウトについては、 PN5190 アンテナ設計ガイドのセクション 3.4 を参照してください。VBATPWR、VDDBOOST、BOOST_LX に関する推奨事項は次のとおりです。 1. コンポーネントを可能な限り近づけて配置します。 2. VBATPWR、BOOSTLX、VDDBOOST をできるだけ短く配線します。 3. Cuの形状を提供します。形状が不可能な場合は、幅の広いトレース (150 ミル) で配線します。 4. ビアは許可されません。 よろしくお願いいたします エドゥアルド。 Re: PN5190B1 pin layout setup ありがとう、エドゥアルド。いくつかの詳細を確認するのを手伝ってもらえれば、これで完了だと思います。 私の質問は、ピン BOOST_LX、VDDBOOST、および VSS_PWR に関するものです。構成例3では、最初の2つが入力電源に接続され、VSS_PWRがGNDに接続されています。これが私の最大の疑問です: 1. - これは正しいですか? それとも、DCDC ブーストを使用しない場合は、これらの 3 つのピンは未接続 (フローティング) のままにしておく必要がありますか?データシートに何が表示されているかはわかりますが、確信はありません。本当にそうなのかどうか疑問に思っており、明確な確認をいただければ幸いです。 これは私の現在の回路図で、疑問が生じている 3 つの接続を追加しました。これら以外に、 2.回路図は私の製品に適していますか? 製品の全範囲をこのチップに移行する予定であり、プロトタイプが最初の実行で正しく動作することを緊急に必要としているため、再確認していただけると幸いです。 これらがコネクテッドである必要があると仮定すると、図では入力コンデンサの前にコネクテッドであることもわかります。3 .- ピン 1 と 2 をチップの下のピン 39 に接続するレイアウト (0.2 mm のトレースを使用) は許容されますか? または、接続をパッケージの外側に配線する方がよいでしょうか?4.-コンデンサの前にあることは重要ですか、それとも重要ではありませんか? ご協力ありがとうございました。 よろしくお願いいたします。
查看全文
PN7642 - 休眠模式 你们好 我试图使用PN76_Sys_PCRM_EnterStandby(); 函数进入休眠状态。 当尝试使用 WUC 时,出现了一些问题。 进入睡眠状态时没有出错,但集成电路直接唤醒,我无法找出原因。 使用情况是多次进入睡眠状态,例如睡眠 5 分钟。 逻辑 如果(calc_sleep_en_b == FALSE) { dwWakeUpCntValue= calcul_sleep_time(new_lock_values.public_timer_value); calculated_public_counter_value_ui = dwWakeUpCntValue; timer_counter_value_ui = 0; 选择唤醒原因 = e_pn76_pcrm_wakeup_source_gpio3_low| e_pn76_pcrm_wakeup_source_timer; max_sleep_time_li = MAX_SLEEP_TIME; pcrm_clearbitn(pcrm_gpreg6、 phhal_hw_pn76xx_gpreg_6_lpcd_enabled_pos); status_pn7642 = PN76_Sys_PCRM_EnterStandby(select_wake_up_reason,max_sleep_time_li); } else { pcrm_clearbitn(pcrm_gpreg6、 phhal_hw_pn76xx_gpreg_6_lpcd_enabled_pos); PN76_Sys_PCRM_ReEnterStandby(); } 睡觉之后 -检查 启动 注册表 - RESET 启动 REG 2 和 3 -如果计数器值不等于预期的计算值,则使用 pn76_sys_p crm_reenterStandby () 再次进入睡眠状态 ; 所有用于检查唤醒原因的变量和计数器都在 AO-RAM 中定义: __attribute__((节("..$RAM2.$RAM2"))) 易失性 uint8_tmagic_num; __attribute__((节("..$RAM2.$RAM2"))) 易失性 uint8_tsleep_reason_uc; __attribute__((节("..$RAM2.$RAM2"))) 易失性 uint32_ttimer_counter_value_ui; __attribute__((节("..$RAM2.$RAM2"))) 易失性 uint32_tcalculated_public_counter_value_ui; 是什么导致了这个问题? 我错过了什么吗? 我还需要从这些规则中RESET一点吗?: pcrm_sys_boot1_sts pcrm_sys_boot2_sts pcrm_sys_boot3_sts pcrm_sys_stby_cfg_reg pcrm_sys_stby_cfg_reg pcrm_sys_lp_clk_en_reg pcrm_int_set_status_reg pcrm_int_clr_status_reg 感谢您的帮助。 顺祝商祺! 奥利弗 Re: PN7642 - Sleep Mode 嘿,爱德华多 PN7642 FW 为 02.06,SDK 版本为 2.15.004。 唤醒计数器值为 1023,持续 2690 毫秒。 没有必要进行低功耗电源卡检测。只需休眠、比较并遍历 AO-RAM 计数器(如果不是>=),然后再次休眠。 再次进入待机状态时,我必须处理(重置)启动规则、中断标志(来自PCRM寄存器)还是内部完成? 进入休眠状态时,BOOT_2 寄存器是否应为 0x00000000? 我知道这个 pdf,但没有更多相关信息。 顺祝商祺! 奥利弗 Re: PN7642 - Sleep Mode 你好@MPEngineering 希望你一切顺利。 您使用的 PN7642 固件和 SDK 版本是什么? 如果你正在评估 PN7642 的低功耗特性,请考虑使用 nfc_examples > nfc_low_power_mode 作为参考。此外,如果你想实现低功耗电源卡检测,PN7642 SDK 还提供 nfcrdlib_ex6_LPCD 项目示例,该示例演示了所有不同的 LPCD 选项。 你能否确认一下你正在使用的时间(或唤醒计数器)值?请考虑最大唤醒时间为 2690 毫秒。 我还建议你参考如何使用 PN76 系列 NFC 控制器的低功耗功能。 Eduardo。 Re: PN7642 - Sleep Mode 您好, 你是在使用我们的 PN7642 开发套件,还是定制板? 我可以看到,您将 GPIO3 和定时器 OR 连接为唤醒源。请确认仅将定时器配置为唤醒源 (E_PN76_PCRM_WAKEUP_SOURCE_TIMER) 是否正常工作? 请尝试使用 PN7642 SDK 中的 nfc_low_power_mode 演示,选择选项 1 -> 进入待机状态,唤醒时使用计数器,然后选择选项 2 -> 2690ms(低功耗待机最大时间间隔),并告诉我是否达到预期效果。 Eduardo。 Re: PN7642 - Sleep Mode 您好, 我知道您已经提交了有关此主题的支持单。为了只保留一个沟通渠道,请在内部票据中继续讨论。 Eduardo。 Re: PN7642 - Sleep Mode 嘿、 1。是的,我可以在我的自定义板上运行 nfc_low_power_mode 演示版并且可以正常运行。 2。我将 PN7642 用作没有主机的独立组网 \\(SA\\) uC。它没有真正的 RTC,所以我必须定期让它进入休眠状态。例如,我想睡眠 5 分钟,最大睡眠时间为 2650 毫秒 -> 重复睡眠周期:113.所以:唤醒,检查 AO-RAM 计数器变量。如果计数器变量小于 113,则向上计数并再次睡眠。 3.当我使用项目中的 API 函数(如 PN76_Sys_PCRM_EnterStandby())时,集成电路从未休眠过最长时间(2,65 秒),而是达到 AO-RAM 计数器,然后按预期运行代码。调用 API 时不会出错。速度太快了 4.是,MAX_SLEEP_TIME 为 1023。 5.我不想使用 LPCD 模式。应该可以单独使用 WUC 和 GPIO3。 除了 API 问题,我还尝试不使用 API 函数。相反,我直接使用 PCRM 条例。现在 uC 休眠一次(2,65 秒),但没有第二次。我想是因为有什么东西阻止它再次进入睡眠状态。 我将 - BOOT1 (0x00000000) - BOOT2 (0x00022000 -> GPIO3 和 WUC)、 - BOOT3(0x00000000)、 - PCRM_INT_ENABLE(0x4060010)、 - PCRM_INT_STATUS (0x00000104) 保存在 EEPROM 中。 我尝试通过PCRM_SYS_STBY1_CTRL_CLR_BOOT_REGS_MASK 和 PCRM_SYS_STBY1_CTRL_CLR_RST_STS_MASK清除 BOOT2,但没有效果。PCRM_INT_STATUS 是一个谜,因为 GPIO2_ZIF 没有启用? 如何删除预防标志? 敬上, Oliver Re: PN7642 - Sleep Mode 您好, 这是一块定制板。 仅使用定时器 (E_PN76_PCRM_WAKEUP_SOURCE_TIMER) 也不起作用。 因此,逻辑上是可行的,但集成电路从未休眠过 2650 毫秒。最后,计数器等于预期的睡眠周期,并打开 LED 指示灯。 我把这个例子刷到自定义板上,它起作用了。 00 > 1 PCRM_SYS_STBY_CFG:0x00000001 00 > 00 > 启动 1 REG:0x00000010 00 > 启动 2 REG:0x00000000 > 启动 3 REG:0x 00000020 00 >---PN7642 IC 配置详情--- 00 > ****************************************************************************************************************************************************************************************** > *****警告*****:PN7642 IC 配置了以下设置。 00 > *****警告*****:IC 设置必须与板设置相匹配。如果出现错配,可能会导致 PN7642 集成电路损坏。 00 > POWER/DCDC 配置: 00 > DC-DC 在卡模式下的使用情况:DC-DC 已通电,未绕过 00 > DC-DC 在读卡器模式下使用:DC-DC 已通电,未绕过 00 > VUP 输入电压:使用自动旁路和可变升压 w.r.t VDDPA 00 > LCD 的直流对直流电使用:禁用 LPCD 时使用 DC-DC 00 > RCD FLD/NFCLD 校准状态:未校准 00 > DPC 相关配置:在主动目标模式下启用 00 > DPC:在主动启动器模式下启用 00 > DPC:在读取器/被动启动器模式下启用 00 > DPC:已启用 00 > Autocoll 配置: 00 > 随机 UID 启用:禁用。 使用存储在 EEPROM 中的 UID 00 > ************************************************************************ 00 > 00 > test_A 变量:0 00 > 00 > 低功耗模式示例:00 > 待机后启动,唤醒计数器到期 00 > Boot 2 REG:0x00000000 00 > Boot 3 REG:0x00000020 00 > test_A 变量:0 00 > 选择模式: 00 > 1-> 使用计数器作为唤醒进入待机状态: 00 > 2-> 使用外部射频作为唤醒:00 > 3-> 进入超低功耗待机模式 计数器即唤醒: 00 > 4-> 进入超低功耗待机状态,外部射频作为唤醒: 00 > 5-> 输入 ULPCD 校准: 00 > 6-> 输入 ULPCD 检测: 00 > 7-> 输入 LPCD 校准:00 > 8- > 输入 LPCD 检测: < 1 00 > 1 00 > 从下方选择唤醒间隔选项: 00 > 0-> 500 毫秒: 00 > 1-> 1000ms: 00 > 2-> 2690ms(低功耗待机最大间隔):00 > 3- 4095ms(超低功耗最大间隔): < 2 00 > 2 PCRM_SYS_STBY_CFG:0x00000001 00 > 00 > Boot 1 REG:0x00000010 00 > Boot 2 REG:0x00000000 > Boot 3 REG:0x00000020 你能确认一下吗,我不必操纵启动规则,PCRM INT Regs 等等? 我认为这是内部完成的(恩智浦FW/FSM),您的示例没有显示任何处理方法。 你有其他想法吗? 顺祝商祺! 奥利弗 Re: PN7642 - Sleep Mode 您好, 据我所知,当使用计数器作为唤醒源时,您可以成功运行 PN7642 SDK 中的 nfc_low_power_mode 演示,待机模式的表现也符合预期,对吗? 此外,您的定制实现旨在在一定时间内定期将 PN7642 置于待机模式(例如,在某段时间内将 PN7642 置于待机模式)。设备进入待机状态 2690 毫秒。"唤醒 -> 待机" 过程在 5 分钟内重复进行),这样做对吗?能否请您描述一下需要这种应用的情况? 当你提到 " IC 永不休眠 2650 毫秒 " 时,这是否意味着有什么东西阻止了设备进入待机状态?还是设备在完成唤醒间隔之前就醒了? 在您的实现中,我看到您计算了 dwWakeUpCntValue = calculate_sleep_time(new_lock_values.public_timer_value)。不过, 您可以设置 max_sleep_time_li = MAX_SLEEP_TIME,并将此变量作为 PN76_Sys_PCRM_EnterStandby(select_wake_up_reason, max_sleep_time_li) 的参数。请确认 MAX_SLEEP_TIME 值是否对 N76_Sys_PCRM_EnterStandby 的参数 dwWakeUpCntValue 有效? 这是待机模式下的 LPCD 模式的一般顺序,可能是一个很好的参考: Eduardo。
查看全文
CAAM issue in Variscite iMX8m mini EVK Hi, I am currently working on the Secure Boot implementation for the Variscite VAR-SOM i.MX8M Mini EVK. I have generated the private and public keys using OpenSSL and successfully signed the FIT image. However, when I stop the boot process in U-Boot and manually load the FIT image, I encounter errors indicating that CAAM (Cryptographic Acceleration and Assurance Module) is not initialized/configured properly. I have attached the relevant error logs below for reference. Could you please review them and suggest possible solutions to resolve this issue at the earliest? Log: u-boot=> ext4ls mmc 1:1 /boot 1024 . 1024 .. 30843306 fitImage.signed u-boot=> ext4load mmc 1:1 ${loadaddr} /boot/fitImage.signed 30843306 bytes read in 1282 ms (22.9 MiB/s) u-boot=> iminfo ${loadaddr} ## Checking Image at 40480000 ... FIT image found FIT description: Signed FIT Image Created: 2026-02-11 10:13:37 UTC Image 0 (kernel) Description: Linux kernel Created: 2026-02-11 10:13:37 UTC Type: Kernel Image Compression: uncompressed Data Start: 0x404800c0 Data Size: 30792192 Bytes = 29.4 MiB Architecture: AArch64 OS: Linux Load Address: 0x40200000 Entry Point: 0x40200000 Hash algo: sha256 Hash value: 6c93585fae1f9fa935271aef6c32e7c908a1127cc1a973c2b9d085092bbaf0fb Image 1 (fdt) Description: Device Tree Blob Created: 2026-02-11 10:13:37 UTC Type: Flat Device Tree Compression: uncompressed Data Start: 0x421ddbb8 Data Size: 49293 Bytes = 48.1 KiB Architecture: AArch64 Hash algo: sha256 Hash value: 7e517bd42c9792e66532d20497e503e4bb490f3ac54f4a4f3edeee6cd8d8c8d9 Default Configuration: 'conf' Configuration 0 (conf) Description: unavailable Kernel: kernel FDT: fdt Sign algo: sha256,rsa2048:dev Sign value: 019c2d9cbeead8b464936f7cd32f8a845e06f3dde00ee376f4ebbdcdcade94a01463af9eb087ab942bb5ca6b022377e43e1890ef56e79d02d7e19ba8b30d411960cd48e1f1b420c8f4a93f3cb0266dc0c5163aea566 Timestamp: 2026-02-11 10:13:37 UTC ## Checking hash(es) for FIT Image at 40480000 ... Hash(es) for Image 0 (kernel): sha256Error: Address arguments are not aligned CAAM was not setup properly or it is faulty error! Bad hash value for 'hash' hash node in 'kernel' image node Bad hash in FIT image! u-boot=> bootm ${loadaddr} ## Loading kernel from FIT Image at 40480000 ... Using 'conf' configuration Verifying Hash Integrity ... OK Trying 'kernel' kernel subimage Description: Linux kernel Created: 2026-02-11 10:13:37 UTC Type: Kernel Image Compression: uncompressed Data Start: 0x404800c0 Data Size: 30792192 Bytes = 29.4 MiB Architecture: AArch64 OS: Linux Load Address: 0x40200000 Entry Point: 0x40200000 Hash algo: sha256 Hash value: 6c93585fae1f9fa935271aef6c32e7c908a1127cc1a973c2b9d085092bbaf0fb Verifying Hash Integrity ... sha256Error: Address arguments are not aligned CAAM was not setup properly or it is faulty error! Bad hash value for 'hash' hash node in 'kernel' image node Bad Data Hash ERROR: can't get kernel image Re: CAAM issue in Variscite iMX8m mini EVK Hello, I don't know which uboot version you are running, but could you check if you have the following enabled in your uboot defconfig CONFIG_ARCH_MISC_INIT=y Best regards/Saludos, Aldo.
查看全文
Activate S32DS 2018 for Arm Hello, S32DS 2018 for Arm is expired,  its activation code is 0D63-4EE6-DD1B-E596 please tell me how to reactivate it, thanks! Re: Activate S32DS 2018 for Arm Hi,  your S32DS license has been extended. 
查看全文
i.mx93 M33 使用远程处理器加载到 动态随机存取存储器(DRAM) 我正试图按照 @AldoG 在这里发布的说明: i.MX93 Cortex-M33 DDR 示例 ,用远程进程运行 DDR 中的代码,但要做一些更改,以便启动代码在 DDR 中。 我遇到了一个问题,当系统从 0x8F000000 启动时,系统会崩溃(我已经验证了 REG_SRC_GLOBAL_GPR9 在启动 M33 时被更新到了这个地址)。我更改了 ATF 和设备树,但不确定还需要更改哪些地方才能让 M33 从 DDR 开始执行。 我看到在i.MX93 M33 代码内存使用情况汇总表中,可以使用 uboot 在 DDR 中启动代码,但我不知道为什么在远程进程中无法运行。 另外,我想知道为什么设备树是 动态随机存取存储器(DRAM): 动态随机存取存储器(DRAM)@20480000 { reg = <0 0x8f000000 0 0x20000>; no-map; }; 而不是 动态随机存取存储器(DRAM): 动态随机存取存储器(DRAM)@8F000000 { reg = <0 0x8f000000 0 0x20000>; no-map; }; Re: i.MX93 M33 load into DRAM with Remote Proc 你好 ,你可能已经注意到两个线程都运行来自 TCM 的代码,然后在某个时候切换到动态随机存取存储器(DRAM),理论上可以从 Uboot 在 DDR 中运行,但现在我们没有可用的示例。 关于我的帖子,那里的设备树节点在 OCRAM 创建了一个部分,我在其中定义了在 DDR 中运行的代码的位置,仅此而已,就是 2048_0000。 另外,请注意,在我使用的链接器文件中,它没有经过优化,无法在 uboot 上使用,因为二进制文件会创建 0 来填补正在使用的 TCM 和 DDR 之间的空白,这就是我使用 RPROC 代替精灵文件的原因。 致以最崇高的敬意/问候, Aldo。
查看全文
RTD Half Duplex SPI Hi @VaneB  As you mentioned before I try to RTD for half duplex SPI. When I send to data with using Lpspi_Ip_SyncTransmitHalfDuplex function how could I get data from slave. Lpspi_Ip_AsyncTransmitHalfDuplex(&SLAVE_EXTERNAL_DEVICE, RxSlaveBuffer, NUMBER_OF_BYTES, LPSPI_IP_HALF_DUPLEX_RECEIVE, NULL_PTR); /* Master transmits data in half-duplex mode by sync method */ Lpspi_Ip_SyncTransmitHalfDuplex(&MASTER_EXTERNAL_DEVICE, TxMasterBuffer, NUMBER_OF_BYTES, LPSPI_IP_HALF_DUPLEX_TRANSMIT, TIMEOUT); after that should I write this function  Lpspi_Ip_AsyncTransmitHalfDuplex(&SLAVE_EXTERNAL_DEVICE, RxSlaveBuffer, NUMBER_OF_BYTES, LPSPI_IP_HALF_DUPLEX_TRANSMIT, NULL_PTR); /* Master transmits data in half-duplex mode by sync method */ Lpspi_Ip_SyncTransmitHalfDuplex(&MASTER_EXTERNAL_DEVICE, TxMasterBuffer, NUMBER_OF_BYTES, LPSPI_IP_HALF_DUPLEX_RECEIVE, TIMEOUT); Re: RTD Half Duplex SPI Hi everybody, can somebody share an example to try tx and rx in half mode using 3-wire with registers? I have the same problem and i can't communicate with a SPI half duplex 3-wire sensor. Regards, DP Re: RTD Half Duplex SPI Hi @danielmartynek  I will keep the discussion on the opened case for not duplicating the thread. I guess you can also see the ticket.  Re: RTD Half Duplex SPI Hi @JosephJ, I see the ticket, a colleague of mine is working on this. As I already mentioned in this thread, there is an option to send one frame of 80bits, instead of 10 8bit frames. That means that you can use the RTD without the continous mode. Or you could send 10 8bit frames and use GPIO as the CS, again with the continuous mode disabled. Regards, Daniel Re: RTD Half Duplex SPI Hi @danielmartynek  I opened a case because community support do not provide us the RTD update that supports the 3wire spi communication at continuous mode. You provided us some details how to the update the SDK to support that feature. But it will be a hard task to accomplish that since sdk is provided by RTD team. Even you think that updating the sdk based on that information will not be an easy task. That's why I opened this case. Can you please get in touch with RTD team once again if they can fix this issue in scheduled plan? https://support.nxp.com/s/case/5002p00002vTPqsAAG/3-wire-spi-driver-with-continuous-mode Re: RTD Half Duplex SPI Hi @maximillion, I don't think the SDK can be easily modified. These are SW limitations, it should work in HW, there are these errata though: ERR011097 ERR011089 https://www.nxp.com/docs/en/errata/S32K148_0N20V.pdf To receive 4 8byte frames in half-duplex continous mode, you need these commands: while(LPSPI1->FSR & LPSPI_FSR_TXCOUNT_MASK){} LPSPI1->TCR = LPSPI_TCR_CPHA_MASK |LPSPI_TCR_TXMSK_MASK |LPSPI_TCR_CONT_MASK |LPSPI_TCR_PRESCALE(2) |LPSPI_TCR_PCS(0) |LPSPI_TCR_FRAMESZ(7); while(LPSPI1->FSR & LPSPI_FSR_TXCOUNT_MASK){} LPSPI1->TCR = LPSPI_TCR_CPHA_MASK |LPSPI_TCR_TXMSK_MASK |LPSPI_TCR_CONT_MASK |LPSPI_TCR_CONTC_MASK |LPSPI_TCR_PRESCALE(2) |LPSPI_TCR_PCS(0) |LPSPI_TCR_FRAMESZ(7); while(LPSPI1->FSR & LPSPI_FSR_TXCOUNT_MASK){} LPSPI1->TCR = LPSPI_TCR_CPHA_MASK |LPSPI_TCR_TXMSK_MASK |LPSPI_TCR_CONT_MASK |LPSPI_TCR_CONTC_MASK |LPSPI_TCR_PRESCALE(2) |LPSPI_TCR_PCS(0) |LPSPI_TCR_FRAMESZ(7); while(LPSPI1->FSR & LPSPI_FSR_TXCOUNT_MASK){} LPSPI1->TCR = LPSPI_TCR_CPHA_MASK |LPSPI_TCR_TXMSK_MASK |LPSPI_TCR_CONT_MASK |LPSPI_TCR_CONTC_MASK |LPSPI_TCR_PRESCALE(2) |LPSPI_TCR_PCS(0) |LPSPI_TCR_FRAMESZ(7); /* terminate the transfer */ while(LPSPI1->FSR & LPSPI_FSR_TXCOUNT_MASK){} LPSPI1->TCR = LPSPI_TCR_CPHA_MASK |LPSPI_TCR_PRESCALE(2) |LPSPI_TCR_PCS(0) |LPSPI_TCR_FRAMESZ(7); And you have to read the RX data in the meantime. To transmit data, change TXMSK for RXMASK. Regards, Daniel Re: RTD Half Duplex SPI @danielmartynek Also, is the limitation you are talking about hardware or software? Re: RTD Half Duplex SPI Hi @danielmartynek  "Functions implemented in SDK for LPSPI (RTM 3.0.0 S32 Design Studio 2.2) do not have "native support" for 3-wire. So can we implement 3-wire SPI in continuous mode by making necessary changes at the driver level for RTM3.0.0? Re: RTD Half Duplex SPI Hi @maximillion, Unfortunately, I have been informed that there is not going to be any patch. It will be just listed as a limitation in the User Manual. I'm not sure what the reasons are. Regards, Daniel Re: RTD Half Duplex SPI Hi @danielmartynek, Can't we use TXMSK CONT function in LPSPI driver? I need this in my project won't a new update or patch come out? Re: RTD Half Duplex SPI Hi @maximillion, The RTD team has found some limitations that do not allow the TXMSK CONT function in the LPSPI driver. They will update the UM with a note mentioning that. Regards, Daniel Re: RTD Half Duplex SPI Hi @maximillion, Yes, it looks like it is a bug in RTD. Have you consider using one 80bit frame instead? BR, Daniel Re: RTD Half Duplex SPI How should I handle this issue? Is this issue related to RTD driver isn't it? Re: RTD Half Duplex SPI Hi @maximillion, I don't see any issue with the 3wire mode, but with the Continues mode. I have created the attached simple test project (Master only). 1. CONT = 0 2. CONT = 1 The issue is clearly in the Continuous mode. Regards, Daniel Re: RTD Half Duplex SPI Hi Actually, this project is valid and I worked on this project. I'm not sure why you couldn't test the project. Anyway, I'm in trouble with the 3-wire SPI. I'm waiting for your answer. Re: RTD Half Duplex SPI Hello @maximillion, I'm sorry for the delay, I couldn't get to the testing. You example had a few issues, like both modules have to have one pin selected for both MOSI/MISO and the pin must be set as Input/Output. Anyway, I think there is a bug in the RTD driver. It has been reported to the RTD development team. Once I have sone new information, I will update the thread. Best regards, Daniel Re: RTD Half Duplex SPI Hello @danielmartynek  In the project I uploaded, LPSPI1 was used as master and LPSPI0 as slave. In my project, S32K148 will be master and it will communicate with TFT display, so you can think of LPSPI0 module as TFT display. I need to configure the display with 3 wire spi. Below I have attached a photo of the SPI communication specified in the datashette. Also I attached my logic analyzer screnshoot. Could you please tell me how to read data from slave correctly from master?     Re: RTD Half Duplex SPI I only have 3 Wire Clock, Chip Select, Data. Your project is not 3-wire. I've written so much that your community always suggests another answer. I have attached the project. I only have to use 3 wires. I need to send and receive at MOSI pin. In the example project, I sent and received data between two SPI modules, but in my own project I cannot read data from the slave because the master does not keep the chip select pin continuous while receiving data. Why chip select did not keep continuos? Below picture master send data (LPSPI0) and slave receive data (LPSPI1) after that receive send data and master receive. Why doesn't the pcs pin keep the pin continuous while the master is receiving data? Please review the project.   Re: RTD Half Duplex SPI Hi @maximillion, A simple test project is in this thread: https://community.nxp.com/t5/S32K/S32K314-SPI-flash-implementation/m-p/1617504#M21457 It sends one 8bit frame to the Slave device and reads 3 frames from the Slave device. Regards, Daniel Re: RTD Half Duplex SPI Actually my question is, how can I read the register from the slave. I am sending data as master and how can I receive data from slave. What function should I use to get the data as master from slave
查看全文
Arm用S32DS 2018をアクティベートする こんにちは、 Arm用のS32DS 2018は期限切れです。アクティベーションコードは0D63-4EE6-DD1B-E596です。 再アクティブ化する方法を教えてください。ありがとうございます! Re: Activate S32DS 2018 for Arm こんにちは、 S32DS ライセンスが延長されました。
查看全文
低電力モード imx8mn、M7 が RUN モード、A53 がディープスリープ可能 こんにちは、 低電力モードに関する AN13400 アプリケーション ノートを確認しましたが、以下の実装にまだ問題があります。 私は imx8mn nano ddr3l ボードを持っています。現在の目標は、ddr3 と m7 コアをオンのままにして、a53 をスリープ モードにすることです。これは可能ですか、カーネルまたは ATF にパッチを適用する必要がありますか。正しい方向を指し示してもらいたい よろしくお願いします。 i.MX 8M | i.MX 8M ミニ | i.MX 8M ナノ Re: Low power mode imx8mn, M7 in RUN mode while A53 in deep sleep possible いくつかのテストを行った後、TCM から m7 を実行する場合にのみ、a53 のディープ スリープ モードに入り、m7 を実行できるようになりました。ただし、m7 を XIP から実行する必要はなく、echo mem > /sys/power/state を実行しようとすると、a53 dsm に入ることができません。 何か解決策はありますか。 Re: Low power mode imx8mn, M7 in RUN mode while A53 in deep sleep possible こんにちは@adevnani 、 NXP サポートにお問い合わせいただきありがとうございます。 あなたが達成しようとしていることは可能であるはずです。ただし、現時点では i.MX8MN に適切なパッチは提供されていません。 アプリケーションノートAN12195は i.MX8MQ 用に書かれていますが、一般的なアプローチと概念は同様であり、実装のガイドとして使用できます。 i.MX8MQ のパッチはここからダウンロードできます。 必要な変更はATFで行う必要があることに注意してください。 この段階では、必要な電源ドメインが有効なままであることを確認するために、リファレンス マニュアルを用意しておくことを強くお勧めします。 よろしくお願いします、 チャビラ
查看全文
How to Confirm Successful Key Write for S32K142 Hi, during the production process, I need to partition and write the key in RAM via CSEC module first, and then burn the program in Flash, how should I confirm that the key is written successfully? Can it be confirmed by reading a certain register? Re: S32K142如何确认写入密钥成功 Hi @minsky, Crypto KEYs location is unaddressable, and there's no such status bit. You can try to perform some operation (like encryption, decryption, CMAC generation…). If a key slot is empty, you will get ERC_KEY_EMPTY error. For production, recommended path was described by my colleague in this other thread: S32K14xx security boot production programming solution - NXP Community. Best regards, Julián
查看全文
Asymmetric Crypto (RSA/ECC) Support for Secure Flashing on S32K144 Hi, Hardware: S32K144EVB-Q100 Software: S32 Design Studio, OpenBLT Bootloader, an5401-csec We are planning to implement a secure flashing on the S32K144. For asymmetric cryptography (RSA and ECC) used in firmware signature verification, we would like to know: Is asymmetric cryptography (RSA/ECC) supported only via software implementation on the S32K144, or is there any hardware acceleration available for these algorithms? If the S32K144 MCU does not have hardware acceleration for RSA or ECC, and must perform signature verification entirely in software (using the CPU), what is the expected time required to verify a digital signature using: RSA with a 2048-bit key ECC with the secp256r1 curve Are there any reference documents, or recommended libraries for these operations on this MCU? We need to know how long it takes to verify RSA and ECC signatures in software. Thanks. Re: Asymmetric Crypto (RSA/ECC) Support for Secure Flashing on S32K144 Hi @Kishore_14  CSEc on S32K1 supports only symmetric operations. Asymmetric operations are not supported by hardware. If needed, it must be emulated by software. You can use something like WolfSSL or similar. Because we do not provide such SW libraries, I can’t tell what will be the execution time. We do not have such benchmark. I would consider to use S32K3 devices with HSE which supports also asymmetric operations. Regards, Lukas
查看全文
model inference in docker container hi,  community # iMX 8MP @ Harvey021 I have encountered an issue regarding model inference—it fails inside the Docker container but works on the host machine. The relevant shared libraries have already been copied into the container, and the program runs without reporting any missing dependencies When I ran the official verification program, it encountered a segmentation fault. Execute the command as follows: root@imx8mpevk:~/examples# ./label_image --external_delegate_path=/usr/lib/libvx_delegate.soo INFO: Loaded model ./mobilenet_v1_1.0_224_quant.tflite INFO: resolved reporter INFO: Vx delegate: allowed_cache_mode set to 0. INFO: Vx delegate: device num set to 0. INFO: Vx delegate: allowed_builtin_code set to 0. INFO: Vx delegate: error_during_init set to 0. INFO: Vx delegate: error_during_prepare set to 0. INFO: Vx delegate: error_during_invoke set to 0. INFO: EXTERNAL delegate created. INFO: Applied EXTERNAL delegate. W [HandleLayoutInfer:332]Op 162: default layout inference pass. Segmentation fault gdb debug: docker image: ubuntu24.04-arm64 docker command: docker run -it --rm --device=/dev/galcore --device=/dev/mxc_hantro --device=/dev/mxc_hantro_vc8000e --network=host --privileged=true ubuntu:dl_gdb bash target image version: linux6.6.36 full target machine: i.MX 8mp Re: model inference in docker container Hi @noway,  I hope you are doing very well.   Please take a look to the chapter 2.6.2 Building the TensorFlow Lite Library with the Flex Delegate for i.MX Linux platforms and 2.6.2.2 Setting up Docker VM of i.MX Machine Learning User's Guide.   I hope this can helps.   Best regards, Chavira Re: model inference in docker container Thank you for your answer. But I was running Docker on 8mp. My base image is arm64/v8/ubuntu24.04
查看全文
用于 FeliCa 读写器的 PN7220 命令 数字协议要求 规范 认证 我们的读取器使用的是恩智浦 PN7221。 我们的读卡器需要处理 Felica 卡。 因此,我们需要通过https://www.felicatech.org/readerwriter/pdf/FeliCa_ReaderWriter_Digital_Protocal_Requirements_E_1_23.pdf 的 Felica R/W 数字卡协议要求规范中规定的测试。 请参见第 18 页的表 3 和表 4。 我不太了解 PN7221 中使用的 NCI 命令。 请告诉我 NCI 命令的用途: 1.民意调查 F 型 Felica 卡。 2。修改 poll 命令中的轮询参数,例如系统代码。 3.打开射频。 4.关闭射频。 5.发送 Felica 命令的 NCI 命令见表 3 和表 4。 谢谢! 雷蒙德 Re: PN7220 Commands For FeliCa Reader/Writer Digital Protocol Requirements Specification Certificait 你好,我是法比安,我被派来支持你的案子。 感谢您对我们的产品感兴趣。 您可能已经注意到,为了使用 PN722x 对 Felica 卡进行适当的轮询,我们没有任何可以参考的示例。PN7220 支持 Felica 卡,其配置见第 19 节附件 C:射频协议配置索引。 这些配置可通过我们的图形用户界面完成:NFC Cockpit。但是,在自己的应用程序中加载配置的实施工作必须由各自的开发团队完成。 此外,使用 PN7160 示例作为构建 NCI 命令的参考对您的应用程序非常有用。该集成电路也使用 NCI 2.0,这意味着命令将非常相似。不过,还是建议使用 Cockpit 和 PN722x 数据表。 Re: PN7220 Commands For FeliCa Reader/Writer Digital Protocol Requirements Specification Certificait 抱歉,我错过了粘贴文档链接的机会:PN722X NFC 控制器 Re: PN7220 Commands For FeliCa Reader/Writer Digital Protocol Requirements Specification Certificait 感谢您的回复。 只是想确认一下。 请告诉我您参考的是恩智浦的哪个文档: 第 19 节 附件 C:射频协议配置索引。 Re: PN7220 Commands For FeliCa Reader/Writer Digital Protocol Requirements Specification Certificait 不用担心。再次感谢。
查看全文
IMX8MP always boots from eMMC boot0, cannot boot from eMMc partition mmcblk2p1 Hi, I am working with a SolidRun i.MX8MP board. I have the default image (core-image-inimal-imx8mpsolidrun.wic.zst) flashed to both SD card and eMMC. I want the board to boot from eMMC user partition 1 (mmcblk2p1) but it boots from mmcblk2boot0 . Observations Booting from SD card: mmc dev switch to partitions #0, OK mmc1 is current device SD card boots correctly from the user partition. Kernel loads imx8mp-hummingpulse.dtb  Custom changes I made in U-Boot (e.g., board messages, DTB selection) are reflected. Booting from eMMC: mmc dev switch to partitions #0, OK mmc2(part 0) is current device U-Boot loads from boot0. Default DTB imx8mp-cubox.dtb is loaded not imx8mp-hummingpulse.dtb. Changes I made in U-Boot are not reflected at all. eMMC info: mmc info Boot area 0: 4 MiB Boot area 1: 4 MiB User area: 29.1 GiB Boot areas not write-protected I tried Setting U-Boot variables alone but its not working setenv mmcdev 2 setenv mmcpart 1 Uboot still loaded from boot0 — user partition changes ignored. I stop U-Boot during startup using the UART console and print boot_targets; the output is (mmc1 mmc2 usb pxe dhcp). I change it to mmc2 mmc1 usb pxe dhcp using setenv and save it with saveenv. After reflashing a new image, I check boot_targets again, and it still shows mmc2 mmc1 usb pxe dhcp, so the changes I made persist even after flashing the new image This confirms that ROM always executes boot0, never the user partition. Is there any way I can boot from eMMC partition(mmcblk2p1) ? Thanks Re: IMX8MP always boots from eMMC boot0, cannot boot from eMMc partition mmcblk2p1 You can read this link. https://community.nxp.com/t5/forums/replypage/board-id/imx-processors/message-id/243934 You lack understanding of eMMC. Re: IMX8MP always boots from eMMC boot0, cannot boot from eMMc partition mmcblk2p1 You can read this link. https://community.nxp.com/t5/i-MX-Processors/Secondary-Boot-on-i-MX6ULL-Hangs-After-Reset/m-p/2251161 You lack understanding of eMMC. Re: IMX8MP always boots from eMMC boot0, cannot boot from eMMc partition mmcblk2p1 Hi @tusharvernekar  Sorry to reply late, I was on holiday for the Spring Festival a while ago, and now I'm back in the office. And I cannot understand the question well. Since mmcblk2p1 is FAT32 partition which is used to put dtb files and kernel Image, do you mean you can put uboot into this partition without building bootloader? It is totally new boot process for me, could you confirm and share me more details about the boot method even in SD boot case. B.R
查看全文
imx93 安全启动:无法启动 我想就以下几点寻求指导。 我生成了所需的密钥并签署了图像,同时验证了 CST 和 SPSDK 签署流程。SRK 密钥被编程到熔丝组 16 中,单词 0 到 7。执行 AHAB 关闭操作后,系统不再启动。 首先,是否有任何支持的方法可以在使用 AHAB 锁定 iMx93 设备后将其恢复。 其次,在执行AHAB关闭操作之前,如何可靠地验证签名图像是否正确对应于编程的熔丝。 第三,是否有推荐的验证或试运行步骤可用于避免由于图像或密钥不正确而永久锁定设备。 硬件平台支持 UUU,这可能有助于恢复(如适用)。 如能就此问题提供任何指导或官方支持,将不胜感激。 Re: imx93 secure boot: Not booting 你好 不幸的是,一旦关闭AHAB并且设备无法通过安全启动身份验证,就没有恢复方法。 要在关闭 AHAB 之前可靠地验证签名映像是否与 SRK 熔丝相匹配,必须在关闭设备之前使用 ahab_status 确认在 U-boot 中没有事件。 我喜欢这份指南,因为你可以理解安全启动开发流程,CST 已过时,将分享推荐的流程,但该指南中的很多内容都很有用。https://github.com/nxp-imx/uboot-imx/blob/lf_v2025.04/doc/imx/ahab/guides/mx8ulp_9x_secure_boot.txt 推荐的新软件工具是 SPSDK,你可以参考以下示例,它包括一个指南(查看之前的带有 U-BOOT 的 i.MX 93 AHAB,以及下一代用于 U-boot 和内核的 Signed AHAB 镜像生成)https://spsdk.readthedocs.io/en/latest/examples/ahab/imx93/imx93_signed_ahab_uboot.html 顺祝商祺! Re: imx93 secure boot: Not booting spsdk 方法:它对我不起作用,"ahab_status "没有报告 "未找到事件!"状态 cst-3.1.0:同样的问题 我认为 imx93 需要 sh256 签名,但我正在尝试 sha512,我没有看到任何相关文档特别提到这一点。 然后使用cst-4.0.1:使用sha256签名
查看全文
IMX8MP 总是从 eMMC boot0 启动,无法从 eMMC 分区 mmcblk2p1 启动 您好, 我正在使用 SolidRun i.MX8MP 板。我有默认图像(core-image-inimal-imx8mpsolidrun.wic.zst)同时闪存到 SD 卡和 eMMC。我想让板从 eMMC 用户分区 1 (mmcblk2p1) 启动,但它从 mmcblk2boot0 启动。 说明 从 SD 卡启动: mmc 开发人员 切换到分区 #0,OK mmc1 是当前设备 SD 卡能从用户分区正确启动。 内核加载 imx8mp-hummingpulse.dtb 我在 U-Boot 中所做的自定义更改(例如板消息、DTB 选择)会反映出来。 从eMMC启动: mmc 开发人员 切换到分区 #0,OK mmc2(第 0 部分)是当前设备 U-Boot 从 boot0 加载。 加载的是默认 DTB imx8mp-cubox.dtb 而不是 imx8mp-hummingpulse.dtb。 我在 U-Boot 中所做的更改根本没有反映出来。 eMMC 信息: mmc info 启动区域 0:4 MiB 启动区域 1:4 MiB 用户区域:29.1 G iB 启动区域未受写保护 我试过单独设置 U-Boot 变量但它不起作用 setenv mmcdev 2 setenv mmcpart 1 Uboot 仍从 boot0 加载 - 忽略用户分区的更改。 我在启动期间使用 UART 控制台停止 U-Boot 并打印 boot_targets;输出是 (mmc1 mmc2 usb pxe dhcp)。我使用 setenv 将其更改为 mmc2 mmc1 usb pxe dhcp,并使用 saveenv 将其保存。重新刷新新镜像后,我再次检查 boot_targets,结果仍然显示 mmc2 mmc1 usb pxe dhcp,所以即使刷新了新镜像,我所做的更改仍然存在。 这证实 ROM 总是执行 boot0,而不是用户分区。 有什么办法可以从 eMMC 分区 (mmcblk2p1) 启动吗? 谢谢! Re: IMX8MP always boots from eMMC boot0, cannot boot from eMMc partition mmcblk2p1 您可以阅读此链接。 https://community.nxp.com/t5/forums/replypage/board-id/imx-processors/message-id/243934 你对 eMMC 缺乏了解。 Re: IMX8MP always boots from eMMC boot0, cannot boot from eMMc partition mmcblk2p1 您可以阅读此链接。 https://community.nxp.com/t5/i-MX-Processors/Secondary-Boot-on-i-MX6ULL-Hangs-After-Reset/m-p/2251161 你对 eMMC 缺乏了解。 Re: IMX8MP always boots from eMMC boot0, cannot boot from eMMc partition mmcblk2p1 你好@tusharvernekar 很抱歉回复晚了,前段时间春节放假,现在回到办公室了。我不太明白这个问题。由于 mmcblk2p1 是 FAT32 分区,用于放置 dtb 文件和内核映像,您的意思是可以将 uboot 放入该分区而无需构建引导加载程序?对我来说,这是全新的启动过程,你能否确认并分享更多关于启动方法的细节,即使在 SD 启动情况下也是如此。 B.R
查看全文
K5 Crypto ドライバに SHE キーがありません こんにちは、サポートチームの皆様 K5 RTD 0.8.0 P01の場合、 キータイプ SHE として設定することはできません。 さらに、 CryptoKeyElementFormat SHE キーもサポートされていません。 この機能の追加を検討してください。 コンポーネント: HSE FW コンポーネント: セキュリティ暗号 優先度: 高 Re: K5 Crypto driver missing SHE key こんにちは、コングさん。 顧客はPATACです。 Re: K5 Crypto driver missing SHE key こんにちは@LiekLi このバージョンではソフトウェア/ハードウェアの制限であるかどうか確認させてください。 サポートしているお客様について教えていただけますか? Re: K5 Crypto driver missing SHE key こんにちは@LiekLi \plugins\Crypto_43_HSE_TS_T40D85M8I0R0\resource\CORTEXM_S32K56XM7_s32k566_lfbga324.propertiesで確認できます: # Crypto.HseSptShe. : SHE 仕様のサポート。 Crypto.HseSptShe.PREMIUM : STD_OFF Crypto.HseSptAes.PREMIUM : STD_ON このキータイプはこのバージョンではサポートされていないことを意味します Re: K5 Crypto driver missing SHE key こんにちは、クオンさん。 はい、現在紛失しています。安全衛生チームに、さらなる変更依頼について問い合わせます。このチケットはクローズできます。
查看全文
调试 IMXRT1176 的 IEE 加密图像 我运行一个使用 IEE 加密的映像。我的引导加载程序将图像映射到 FLEXSPI IEE 区域,并成功执行。我想知道是否可以调试代码?如果是这样,希望得到任何帮助或提示。我使用的是 Segger J-Link 调试器。 Re: Debugging IEE encrypted image for IMXRT1176 嗨,@tksec、 如果加密 XIP 熔丝已烧坏,恐怕无法调试代码。 正如下面的社区帖子中提到的那样。 Re:启用 ENCRYPT_XIP_EN 后如何调试 - NXP Community 顺祝商祺! 巴勃罗
查看全文
Inquiry regarding the customization and source code of the i.MX95 Cortex-M33 (System Manager) binary Hello, I am currently evaluating the i.MX95 for our project and have some questions regarding the Cortex-M33 (System Manager) core. Customization: Is it possible for a developer to modify the source code and build a custom binary for the Cortex-M33 core, or must we use the pre-compiled binary provided by NXP? Example Code: If customization is supported, where can I download the example code or the SDK for the i.MX95 Cortex-M33 (System Manager)? Binary Download: If the Cortex-M33 must run on a pre-compiled binary, where is the official download location for the latest distribution? Thank you for your assistance. Best regards, Re: Inquiry regarding the customization and source code of the i.MX95 Cortex-M33 (System Manager) bi Hello @jsko  I hope you are doing very well. Please take a look to the imx-sm. Also to the AN14478. At moment, this is all the information that can be shared because i.MX95 is in Pre-production yet. Best regards, Salas.
查看全文
低クロック周波数のI3C こんにちは。特定のユースケースで、 MCXN556でI3Cを10kHz程度の低いクロック周波数で動作させる必要があり、転送にはeDMAではなくSmartDMAを使用しています。注意すべき設定や構成の詳細はありますか?ありがとう 通信と制御(I3C | I2C | SPI | FlexCAN | イーサネット | FlexIO) MCX N Re: I3C with low clock frequency こんにちは@Bruce_Teng I3C を 10 kHz 程度の低いクロック周波数で実行したい場合。 これらは変更できます。 EXAMPLE_I3C_OD_BAUDRATE はオープンドレインのボーレートです。 EXAMPLE_I3C_PP_BAUDRATE はプッシュ プル ボーレートです。 BR ハリー
查看全文