WCT-15W1CFFPDはFreemasterに接続できません こんにちは、みんな、 現在、WCT-15W1CFFPDワイヤレス充電器とFreeMasterソフトウェアを使用して、基板のレール電圧出力を制御し、電力出力を制御できるようにするプロジェクトに取り組んでいます。しかし、 USB-UARTボードを使ってワイヤレス充電器をノートPCに接続しようとするたびに、「ボード情報を検出できません！通信は一時停止されます。エラーコード0x80000101（応答タイムアウト）」というエラーが表示されます。 さらに、ウィザードを使用してUARTをプローブしても、ボードを検出できません。考えられる故障箇所をすべて二重チェックしましたが、基板、配線、USB-UARTコンバーターのいずれも正常に動作しているようです。何かアドバイスや解決策を教えていただける方がいらっしゃいましたら、大変ありがたいです。 ありがとう、 ルーカス Re: WCT-15W1CFFPD cannot connect with Freemaster 親愛なるルーカス、 WCTチームからすぐに返信がありました。考えられる問題の一つは、FreeMASTERの通信がSCIシリアルからJTAG/EOnCEポートに切り替わっていることです。freemaster_cfg.h を確認してください。設定ファイル。 WCT1012パッケージでは、JTAGがデフォルト設定になっているようです。 WCT1013パッケージでは、SCIが選択されました。 まず最初の実験として、FreeMASTERのJTAG/EOnCEポートを使ってみてください。まず、CWデバッガーのセッションを切断してください。次にFreeMASTERを起動し、プロジェクトオプションに移動して、このプラグインを選択します。 設定ボタンを押して、私の場合のように「不明」以外の表示が出るかどうか確認してください（私の場合はボードが何も接続されていません）。搭載デバッガープローブが検出されるはずです。 「接続テスト」を押すと、ボードが応答するかどうかを確認できます。 2つ目の実験は、 freemaster_cfg.hを変更することです。設定：FMSTR_USE_JTAGの代わりにFMSTR_USE_SCIを1に設定します。 よろしくお願いいたします。 ミハル Re: WCT-15W1CFFPD cannot connect with Freemaster こんにちは、ミハルさん。 ご回答ありがとうございます。ワイヤレス充電器のドキュメントとトラブルシューティングガイドを読みました。私と上司は、彼の古いThinkPadのノートPCと、私の新しいAsusのノートPCの両方で試してみました。どちらの場合も、エラーコードは同じだった。まだFreemasterを使って他のデバイスへのアクセスを試していませんが、アクセスしているCOMポートはUART-USBコンバーター用の正しいポートであると確信しています。 問題の原因として私が疑っているもう一つの点は、まさにあなたが言った通り、ファームウェアの変更です。以前このデバイスを操作していた人が通信ポートをUARTからJTAGポートに変更した可能性もあるが、CodeWarriorを使って元に戻そうとしてもうまくいかない。 もし可能であれば、WCTチーム、そしてできればCodeWarrior側にも協力を仰げるような別のウェブページを教えていただけないでしょうか？ どうもありがとうございます、 ルーカス Re: WCT-15W1CFFPD cannot connect with Freemaster こんにちは、 WCTチームに問い合わせる前に、まずは設定やコネクティビティに関する問題がないことを確認しましょう。接続ウィザードを使って全てのポートをプローブしようとしたものの、うまくいかなかったとのことですね。タイムアウトエラーとは、ボードが全く応答しないことを意味します。これは、ボードがコマンドを受信していないか、応答がPCに到達していないかのいずれかが原因です。他にもいくつかアドバイスがあります。 いつものように、まずはドキュメントを読むことから始めるのが良いでしょう。 別のコンピューターで同じことを試していただけますか？ Windowsのデバイスマネージャーを開くと、ボードを接続するとCOMポートが表示され、切断するとポートが消えるはずです。はいの場合、FreeMASTER接続ウィザードを使用してこのポートをプローブしてみてください。 WCTのファームウェアに、通信プロセッシングに影響を与える可能性のある変更を加えましたか？ FreeMASTERを問題なく使用できる、他のWCTまたは別のアプリケーションはありますか？ 通信がWCTデバイスに到達しているかどうかを確認する究極の方法は、オシロスコープまたはロジックアナライザを使用して、WCTデバイス側のSCI RXDピンとTXDピンを監視することです。通信ポートを開いたままにして接続を「繰り返し試行」し、信号の動きが見られる場合はピンの状態を観察してください。 WCTチームにも相談して、他に推奨される手順がないか確認してみます。 よろしくお願いいたします。 ミハル Re: WCT-15W1CFFPD cannot connect with Freemaster こんにちは、ミハルさん 返信が遅くなり申し訳ありません。ここ2週間ほど仕事を休んでいました。本当にありがとうございました。それでは早速、ワイヤレス充電器で試してみます。万が一動作しない場合、ワイヤレス充電器を御社に送り返して点検してもらうことは可能でしょうか？ どうもありがとうございます、 ルーカス

SJA1105 配置 使用 S32K344 的 GMAC 接口与 SJA1105 连接，根据手册，在启用 RGMII 端口的自动协商功能后，通过 SPI 接口向 SJA1105 发送完整的"静态配置表" ，就可以自适应地获得 RGMII 端口实际需要的 2.5/25/125 MHz 时钟。因此，可以自适应地确定是否需要手动动态时钟分频以获得 125 MHz/25 MHz/2.5 MHz 时钟？ Re: SJA1105 Configuration @PavelL谢谢，我理解。 Re: SJA1105 Configuration 你好@jianghao、 我认为在自动协商与 RGMII 接口时钟的问题上存在一个小小的术语混淆。 自动协商不是 RGMII 的功能。 RGMII 只是并行 MAC↔MAC / MAC↔PHY 接口（数据 + 源同步时钟）。链路合作伙伴 "自动协商"（速度/双工能力交换）发生在 PHY 线路侧（如 100BASE-TX / 1000BASE-T / 100BASE-T1 等），而不是 RGMII 引脚上。换句话说，S32K344 EMAC 和 SJA1105 无法像基于 SGMII/PCS 的链路那样通过 RGMII "协商 "速度。 SJA1105 是 SPI 管理的交换机；您必须在 RESET/开机后加载静态配置，此配置定义了每个端口的接口模式和操作参数。典型的软件模式是 "配置并保存"，运行时只进行有限的动态更新。 如果 S32K344 EMAC ↔ SJA1105 连接是 MAC 对 MAC（无 PHY）RGMII 链路，通常的做法是将其视为固定链路并保持选定的速度（S32K344 EMAC 不支持 1Gbps）。 顺祝商祺！ 帕维尔

带有 LSDK 21.08 的恩智浦 ls1046ardb 评估板：无法在 Ubuntu 环境中探测 CAAM 任务环 2 和 3 我目前正在使用 Flex-Builder Tool 版本 21.08 来构建 firmware.img、boo tloader.tgz 和 root fs_lsdk2108_ubuntumain.tgz。 使用 Flex-Installer 将这些二进制文件放在 SD 卡上以启动主 板。 我有以下关于配置更改和相关文件的技术问题： 1. 我正在使用恩智浦 LS1046A-RDB 板，并尝试使用 高效密码学标准(SEC)/CAAM 引擎提供的所有 4 个工作环（JR0—JR3）。 目前，Linux 内核似乎只初始化/公开了 2 个作业环（JR0 和 JR1）。我需要利用所有 4 种技术来满足我的应用要求。 I 通过 root@localhost:# dmesg | grep -i caam, 返回以下输出 [1790.522486] caam 1700000.crypto：Linux CAAM 队列 I/F 驱动程序已初始化 [1790.523182] caam 1700000.crypto： 设备 ID = 0x0a1103010000000（Era [1790.523190] caam 1700000.crypto：作业环 = 3，qi = 1 [1790.780457] caam 算法，注册于 /proc/crypto [17990.523190] caam 17000000000 caam 1700000.crypto： 在 /proc/crypto [1790.784495] 中注册的 caam pkc 算法 caam 1700000.crypto：在 /proc/crypto [1790.784503] 中注册的算法 caam 1700000.crypto： 在 /proc/crypto 中注册的算法 caam 17 注册 rng-caam[1790.784718] 设备 caam-keygen 已注册 [1790.786153] caam _jr 1730000.jr：无法刷新任务环 2 [1790.791749] caam_jr：1730000.jr 的探测失败，出现错误 -5 root@localhost:# cat /proc/interrupts | grep jr 78: 25 0 0 0 GICv2 103 Level 1710000.jr 79: 0 0 0 GICv2 104 Level 1720000.jr 我各自的 .dts 片段 ： 加密：crypto @1700000 { 兼容 = " fsl，sec-v5.4 "，" fsl，sec-v5.0 "， " fsl，sec-v4.0 "; fsl，sec-era =<8> ； <1><1><0x0 0x00 0x1700000 0x100000> <0x00 0x1700000 0x0 0x100000> #address-cells = ； #size-cells = ； 范围 = ；reg = < 0x00 0x00 0x1700000 0x1700000 0x0 0x100000；中断 = >; dma-COHERENT; sec_jr0: jr @10000 {compatible = " fsl，sec-v 5.4-job-ring "， " fsl，sec-v5.0-job-ring "， " fsl，sec-v4.0-job-ring "; reg =<0x10000 0x10000>; interrupts = ; }； sec_jr1: jr @20000 {compatible = " fsl，sec-v 5.4-job-ring "， " fsl，sec-v5.0-job-ring "， " fsl，sec-v4.0-job-ring "; reg =<0x20000 0x10000>; interrupts = ; }； sec_jr2: jr @30000 {compatible = " fsl，sec-v 5.4-job-ring "， " fsl，sec-v5.0-job-ring "， " fsl，sec-v4.0-job-ring "; reg =<0x30000 0x10000>; interrupts = ; }； 高效密码学标准(SEC)_jr3: jr@40000 { 兼容 = " fsl，高效密码学标准(SEC)-v5.4-job-ring "， " fsl，sec-v5.0-job-ring "， " fsl，sec-v4.0-job-ring "; reg =<0x40000 0x10000>; interrupts = ; }; }；

k312芯片的HSM相关问题 问题描述：我司使用恩智浦的K312芯片进行汽车的网关开发  现阶段要满足国家信息安全法规要求  ①请问恩智浦官方会提供对应的HSM软件给对应的开发者  开发者调用API接口进行HSM相关的开发工作？②这个HSM满足ISO/SAE 21434、UN R155、GB 44495-2024、GB/T 40857-2021、GB/T 44496-2024以上标准吗？我们的产品主要应用于中国市场 Re: k312芯片的HSM相关问题 你好@米化 恩智浦 S32K312 集成了片上硬件安全引擎（HSE，有时也称为 HSM）。恩智浦提供HSE固件（加密二进制文件）和记录在案的主机API，允许客户通过API使用加密功能、安全启动、密钥管理和安全的OTA。 作为 S32K3 实时驱动程序 (RTD) 的一部分，恩智浦还提供了一个 AUTOSAR Crypto 驱动程序，可与 HSE 接口，并支持标准化的 AUTOSAR Crypto 服务。 在合规性方面，S32K312 中的 HSE 旨在支持汽车网络安全要求，并提供 ISO/SAE 21434 和 UN R155 所需的技术措施（安全启动、硬件信任根、加密、安全更新等）。作为供应商，恩智浦与ISO/SAE 21434保持一致，但最终的合规性/认证始终在车辆或ECU系统层面。 对于中国，S32K312 HSE能力符合GB 44495‑2024（车辆网络安全）、GB/T 40857‑2021（车辆网关网络安全）和GB/T 44496‑2024（车辆软件更新/OTA）的技术要求。这些标准是系统级要求，恩智浦HSE通常用作网络安全基础，在正确集成到整个ECU和CSM中后，帮助客户通过型式认证。 总之：恩智浦提供官方 HSE 固件和 API 供开发使用，该解决方案在技术上支持所列的国际和中国网络安全标准，最终是否符合标准取决于系统的实施情况。 HSE 本身已通过 SESIP 2 级认证。请访问此页面并搜索 "S32K3 "关键字： https://trustcb.com/iot/sesip/sesip-certificates/ 然后，您可以下载证书和 SESIP 安全目标文档。 HSE 也通过了 CAVP 认证--您可以访问 nist.gov 网站查看： https://csrc.nist.gov/projects/cryptographic-algorithm-validation-program/validation-search?searchMode=implementation&product=S32K3&productType=-1&ipp=25 此致， Lukas

Segger Jlinkとの互換性によるS32K324のセキュアデバッグ/ライフサイクルアップデート こんにちは、 私たちはS32K3を使用しており、HSE FWをインストールしたいと考えています。Segger JLinkは、チャレンジ/レスポンス認証を使用したセキュアデバッグをサポートしているかどうか確認していただけますか？そうでない場合、他にどのような選択肢がありますか？ ありがとうございます アニル Re: Segger Jlink compatibility for Secure Debug/ Lifecycle updates of S32K324 こんにちは、 同じテーマについてさらに掘り下げていきます。デモアプリのソースコードとドキュメントには、Trace32のみを使用したHSE_FWのインストール手順が記載されています。PE-Microデバッガーを使用するための個別のドキュメントやコードはありますか？ドキュメントと.cmmファイルを確認しますTrace 32でのみサポートされているスクリプト。 ありがとうございます アニル Re: Segger Jlink compatibility for Secure Debug/ Lifecycle updates of S32K324 こんにちは、@anilsp31PAさん これはSeggerのウェブサイト（https://kb.segger.com/NXP_S32K3xx ）からのスクリーンショットです。 つまり、サポートされていません。 選択肢としては、ペミクロかラウターバッハのどちらかが挙げられます。 Pemicroについては、以下の記事をお読みください。 https://www.pemicro.com/learningcenter/contents.cfm?content_id=82 ラウターバッハの場合、HSE DemoAppにいくつかのリソースが含まれています（HSEファームウェアと同じ場所からダウンロードできます）。 HSE DemoAppのスクリプトは、次のようなパスで確認できます。 c:\NXP\HSE_DEMOAPP_S32K358_0_2_55_0\demo_security_installer\scripts\   ファイルを参照してください： debug_App_ADKP.py debug_authorization.cmm adkp_key_input.txt …または、ラウターバッハに直接連絡してサポートを受けてください。 よろしくお願いいたします。 ルーカス Re: Segger Jlink compatibility for Secure Debug/ Lifecycle updates of S32K324 HSE_DEMOAPP_S32K3XXはT32でのみ動作しますが、記載されているHSEの例はコードベースであり、任意のデバッガで実行できます。 HSEサンプルパッケージには、S32K344_HSE_FW_INSTALLとS32K344_HSE_FW_UPDATEというサンプルも含まれています。 https://www.nxp.com/webapp/Download?colCode=S32K3_HSE_DemoExamples 基本的には同じ機能をコードデバッガーに依存しないように移植したものです 「c:\NXP\S32K3_HSE_DemoExamples_1_0_0\S32K3_HSE_DemoExamples\Readme.md」を引用します。 「このプロジェクトの目的は、さまざまなデバイスにおけるHSE FWの機能を示すための、多様なユースケースシナリオと事例を提供することです。」これは、動作にT32 Lauterbachを必要とする有名なHSE DEMO APPの移植版です。今回はPEmicroとDesign Studioを使用していますが、この2つのツールは互いにうまく連携し、Design Studio IDEを使用して直接デバッグを行うことができます。

OM25180FDK 文档 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 大家好， 能否共享 OM25180FDK（原理图、PCB）？ 预先致谢 A. NFC 前端解决方案 Re: OM25180FDK docs 你好 如果您能与我分享 OM25180FDK 文档（原理图和 PCB 布局），我将不胜感激。 提前谢谢您。 致以最诚挚的问候， Luka Re: OM25180FDK docs HI 能否为我提供 OM25180FDK（原理图、印刷电路板）？ 亚历克斯 Re: OM25180FDK docs 大家好， 能否共享 OM25180FDK（原理图、PCB）？ 预先致谢 乔瓦尼-帕特里尼 Re: OM25180FDK docs <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 你好，阿尔贝托、 我会发送到你的邮箱，请查收！ 祝你愉快 TIC 孙卫东

MC9S12A32 debug mode oddities & EEPROM flashing question Hello, I am currently working on porting over a product that was built on the 68HC11, I've been using the MC9S12A32 on codewarrior 5.9.0 with the patch to reintroduce older 9S12 masks. I am also using a P&E multilink rev.C on the latest firmware from PEmicro. I'm quite new at working with these chips so apologies if I misspeak on anything. I'm having some odd behavior depending on which method I use to flash the chip. Explained below. Flashing through the "Debug" button Example: JSR 0x468D At 0x468D, expected byte should be 4E followed by 01 01 FB B6 11 In actually, it is 47 followed by 1F 5F 48 06 22 Flashing the .s19 file through HC12MultilinkCyclonePro->Load... (in debug window) JSR 0x468D, next 6 bytes are correct. Furthermore, after flashing with the .s19 file, my program seems to lock up after a couple of seconds (verified using an XOR GPIO toggle in the main task loop connected to oscilloscope). This behavior does not happen if i power cycle the device, it will run without problem. Lastly, the .s19 file does not seem to include the EEPROM address blocks, how would one program the EEPROM on the MC9S12A32? Thank you!

MC9S12A32 调试模式怪异& EEPROM 闪存问题 你好 我目前正在努力移植一款基于 68HC11 的产品，我一直在 codewarrior 5.9.0 上使用 MC9S12A32 和补丁来重新引入旧的 9S12 口罩。我使用的也是 P&E multilink rev.C，使用 PEmicro 提供的最新固件。我刚接触这些芯片，如果有什么地方说错了，请原谅。 我有一些奇怪的行为，取决于我使用哪种方法闪存芯片。解释如下。 通过"调试" 按钮闪烁 示例： JSR 0x468D 在 0x468D 处，预期字节应为 4E，然后是 01 01 FB B6 11 实际上是 47，然后是 1F 5F 48 06 22 闪烁 .s19通过 HC12MultilinkCyclonePro->Load... 文件（在调试窗口中） JSR 0x468D，接下来的 6 个字节是正确的。 此外，在闪烁 .s19文件，我的程序似乎在几秒钟后锁定了（使用连接到示波器的主任务循环中的异或 GPIO 开关进行验证）。 如果我重启设备，这种行为不会发生，它会毫无问题地运行。 最后，.s19文件似乎不包括 EEPROM 地址块，那么如何对 MC9S12A32 上的 EEPROM 进行编程？ 谢谢！

带有基于 ARM 的 MCU 的 PE 微型旋风分离器 大家好， 我有一个 PE 微型旋风调试器模块。我能够使用旋风镜像创建工具擦除/编程/验证基于ARM的架构，例如英飞凌 Travio（CYT2CL）。这里我的问题是我们可以使用这个硬件作为同一 MCU 的调试器单元吗？如果是，如何设置调试器设置文件？目前我使用的是 VS 代码和 MCU 的 SDL 和工具链。 谢谢！ Re: PE micro cyclone with ARM based MCUs 你好@SUDHEESHK、 这是英飞凌芯片，您访问的网站属于恩智浦。恩智浦不支持英飞凌产品。如需帮助，请联系英飞凌官方技术支持。   BR 西莱斯特 Re: PE micro cyclone with ARM based MCUs 你好@SUDHEESHK、 在回答您的问题之前，能否请您告诉我您使用的是哪个 MCU？ BR 西莱斯特

ECAT SOEM demo in RT1180-EVK board can't send out pkt I‘m trying the “evkmimxrt1180_soem_gpio_pulse_freertos_cm7“ in RT1180-EVK board, but  I found the demo can't send out the Ethercat packets. In the demo code, I found It use the ENET4, but it can't find any Ethercat slaves. then I check the port's registers about packets TX and RX （baseaddress : 0x60B00000u）,  the tx registers has numbers(SITFRM0, SITOCT0), but there was non data when  I capture packet on line. Is there any other setting about EVK board when run the ecat soem demo ？ 回复： ECAT SOEM demo in RT1180-EVK board can't send out pkt I found when the port is connected to the SLAVE, the link status of PHY alternates  up and down. 回复： ECAT SOEM demo in RT1180-EVK board can't send out pkt Hi @shrek-tan, Could you help me with the following questions? Did you make any changes to the example? Did you make any modifications to the EVK? Could you share how you are setting up the slave? How many slaves are you setting up? If you set up the slave before running the example, does the example still fail to find the slave? Best Regards, Pablo 回复： ECAT SOEM demo in RT1180-EVK board can't send out pkt Hi, I'm glad to hear that you managed to resolve the issue and thank you for sharing your discoveries with the community. If there is anything else we can help with, please do not hesitate to use our community. Best Regards, Pablo 回复： ECAT SOEM demo in RT1180-EVK board can't send out pkt Thanks for your reply, I had fix this problem by change the autoneg setting  from fause to true, then the link status can stably remain in the up state. phy8201Config.autoNeg = true. ESC phy chip is TI DP83848 But then ,I have met an other issue:  When the current EtherCAT master station's network port is directly connected to the slave station, the two cannot interact, and the slave station cannot go online. Later, when the network port of the master station environment in this demo was directly connected to the PC, it was found that the packets captured by the PC's network port were 19-byte packets with an ETH TYPE of 0x888E. However, if a HUB is first connected in series between the master station environment and the PC, the PC's network port can capture the correct EtherCAT packets (BWR & BRD) sent from the master station demo environment.

i.MX6ULLのCCM_CLK1_N/Pピンを設定して、外部デバイスにクロック信号を出力するにはどうすればよいですか？ i.MX6ULLのCCM_CLK1_N/Pピンを外部デバイスへのクロック信号出力用に設定することは可能ですか？もし可能であれば、Debian Linuxシステムでどのように設定すればよいでしょうか？ Re: i.MX6ULL的CCM_CLK1_N/P引脚如何配置为向外部输出时钟信号 こんにちは、 @DP1042さん CCM_CLKOは可能ですが、対応するレジスタ（CCM_CCOSRやIOMUXC_SW_MUX_CTL_PAD_JTAG_TMS/IOMUXC_SW_MUX_CTL_PAD_SD1_DATA3のパッド設定など）はmemtoolを介して制御する必要があります。 よろしくお願いします、 志明

eth1上のls1021a-twrでSGMIIを確実に設定できません こんにちは、 現在使用しているもの： U-Boot : if_v2404.04 Linuxカーネル： 5.15 どちらもNXP QorIQソフトウェアスタックからのものです。 当社は、既存製品向けにLS1021A TWRプラットフォームをベースにした新しい通信ボードを開発しています。この新しい通信ボードでは、 eth1インターフェースはSGMIIを介してMAC-to-MAC/PHYレス構成で外部イーサネット・スイッチICにコネクテッドされています。既存の通信ボードでは、代わりにMarvell PHYを使用して、eth1上のSGMIIを介してホストプロセッサに接続されています。 私たちは、共通のU-Bootを使用して両製品をサポートしつつ、Linuxがさまざまなeth1トポロジーを正しく処理できるように努めています。 最新号 当初、新しい通信ボードを動作させるために、以下のDTS変更を行いました。 1) U-Boot DTSの回避策 U-Bootでは、arch/arm/dts/ls1021a-twr.dtsiでenet0とenet1の両方に同じTBIハンドルを使用するように強制しました。 &enet0 { tbi-handle = <&tbi0>; phy-handle = <&sgmii_phy0>; phy-connection-type = "sgmii"; ステータス = "正常"; }; &enet1 { tbi-handle = <&tbi0>; phy-handle = <&sgmii_phy1>; phy-connection-type = "sgmii"; ステータス = "正常"; }; 2) LinuxカーネルのDTSの変更 カーネルDTS（arch/arm/boot/dts/ls1021a-twr.dts）では、eth1が独自のTBIハンドルと固定リンク記述を使用するように変更しました。 &enet0 { tbi-handle = <&tbi0>; phy-handle = <&sgmii_phy0>; phy-connection-type = "sgmii"; ステータス = "正常"; }; &enet1 { tbi-handle = <&tbi1>; /* phy-handle = <&sgmii_phy1>; */ phy-connection-type = "sgmii"; 固定リンク = <1 1 1000 0 0>; ステータス = "正常"; }; 3) カーネルのGianfarの変更 また、gianfar.cも修正しました。eth1ではTBIオートネゴシエーションを無効にしつつ、通常のPHY接続CASEではオートネゴシエーションを有効にしたままにする。 static void gfar_configure_serdes(struct net_device *dev) { /* 初期化 */   /* eth1のみで無効化 */ char *eth1 = "eth1"; if (strcmp(eth1, priv->ndev->name) == 0) { printk(KERN_INFO "インターフェース %s で tbi オートネゴシエーションをオフにします", priv->ndev->name); phy_write(tbiphy, MII_BMCR, BMCR_FULLDPLX | BMCR_SPEED1000); } それ以外 { phy_write(tbiphy, MII_BMCR, BMCR_ANENABLE | BMCR_ANRESTART | BMCR_FULLDPLX | BMCR_SPEED1000);     } } 上記の回避策により、プロセッサは新しい通信ボード上の外部スイッチと通信できるようになりました。 私たちが変えるべきこと U-Bootは2つの製品間で共有する必要があり、既存の製品ではeth1に実際のPHYが接続されているため、U-Bootが通常のインターフェースごとのTBIバインディングを使用する必要があります。 U-Bootでは、インターフェースを次のように記述する必要があります。 &enet0 { tbi-handle = <&tbi0>; phy-handle = <&sgmii_phy0>; phy-connection-type = "sgmii"; ステータス = "正常"; }; &enet1 { tbi-handle = <&tbi1>; phy-handle = <&sgmii_phy1>; phy-connection-type = "sgmii"; ステータス = "正常"; }; しかし、U-Bootでこの変更を行うと、プロセッサは新しいMAC間/固定リンク通信ボード上のイーサネットスイッチとの通信を停止してしまう。 現在の理解 最初の回避策では、U-Boot がtbi1 を初期化せず、Linux が後で tbi1 を初期化し、eth1 の TBI オートネゴシエーションを無効にすることで、固定リンク MAC 間接続が機能するようになります。 U-Bootを正しいポートごとのTBIマッピング（eth0 -> tbi0、eth1 -> tbi1）に戻すと、動作が変わり、固定リンクボードがスイッチと通信しなくなります。 上記で説明した最初の U-Boot 回避策では、既存の製品 (eth1 が Marvell PHY over SGMII を使用している場合) では eth1 が動作しません。eth1 は U-Boot で正しく初期化される必要があるようです。そうでないと、インターフェースは正しくトラフィックを送信しません。 追加の技術的背景 eth0で実際のPHYを使用し、eth1で固定リンク/MAC間SGMII接続を使用するインターフェースの場合の推奨される処理方法について理解したいと考えています。 質問 LS1021Aにおいて、U-Boot DTSの回避策に頼らずに、eth1上の固定リンク/PHYレスSGMII接続でTBIオートネゴシエーションを無効化またはバイパスするための推奨される方法は何ですか？ Linuxが後でeth1に固定リンクを使用する場合でも、U-Bootは常にDTS（eth0→tbi0、eth1→tbi1）に従ってポートごとのTBIを正確に初期化するべきでしょうか？ PHY接続と固定リンクの切り替え時に、gfar_configure_serdes()を実行する前にLinuxからTBIをリセットまたは再初期化する推奨方法はありますか？ 固定リンク／MAC間SGMIIの場合、PCS／TBIは通常のgfar_configure_serdes()フローを通じてプログラムすべきでしょうか、それとも別の初期化フローが推奨されますか？ Re: Cannot configure SGMII reliably on ls1021a-twr on eth1 ご回答ありがとうございます。 これらの変更を加え、さらにテストを試みましたが、依然として同じ問題が発生しています。 両方のデバイスに同じubootイメージを使用したいので、enet1はPHY接続とPHYレス接続の両方で同じubootを使用することになります。 uboot から enet1 の定義を削除して、enet の設定を完全にカーネルで処理するように試みましたが、これは固定 PHY の場合はうまくいきましたが、PHY が接続されている場合はうまくいきませんでした。PHY構成は正しく機能しているようですが、TBI構成が機能していないようです。 1. この状況をどのように対処するのが良いと思いますか？ 2. ubootでenetインターフェースが全く設定されていなかった場合、カーネルでenetインターフェースを設定するために他に何か必要なことはありますか？ よろしくお願い申し上げます。 Re: Cannot configure SGMII reliably on ls1021a-twr on eth1 1. fixed-link は、Linux dts で以下のように宣言できます。 &enet1 { phy-mode = "sgmii"; 管理対象 = "固定リンク"; 固定リンク { speed = <1000>; full-duplex; pause; } ; ステータス = "正常"; }; 2. はい、U-Boot はポートごとの TBI を初期化する必要がありますが、固定リンクの場合は TBI の自動ネゴシエーションを無効にする必要があります。 3. リンクが修復されたら、gfar_configure_serdesでPCS/TBIをリセットする必要があります。例： if (is_fixed_link) { phy_write(phydev, MII_BMCR, BMCR_RESET); udelay(10); phy_write(phydev, MII_BMCR, BMCR_FULLDPLX | BMCR_SPEED1000); ... // 自動ネガを無効にする } ありがとう Re: Cannot configure SGMII reliably on ls1021a-twr on eth1 1.ハードウェアのバリアント両方で同じU-Bootイメージを使用しながら、enet1を完全に削除するのではなく、U-Boot内で最小限の初期化状態にしておくことをお勧めします。 具体的には： a. U-Bootでenet1のMACとPCS/TBIの初期化を保持する。 b.U-Bootでは、PHY固有の設定（遅延調整、LED設定、ベンダー固有のレジスタなど）は避けてください。 c.Linuxカーネルのデバイスツリーにenet1が使用するかどうかを決定させる。 固定リンク（PHYなしの場合）、または phy-handle を介した実際の外部 PHY。 2. はい、いくつかの追加的な考慮事項が適用されますが、それはある程度に限られます。 U-BootでENETインターフェースが全く設定されていない場合でも、以下の条件を満たせばLinuxカーネルはMACとPHYを初期化できます。 デバイスツリーはインターフェースを正しく記述しています（ステータス＝「okay」、適切なphy-mode、有効なphy-handleまたはfixed-link）。 クロック、pinctrl、およびMDIOは適切に定義されています。 PHY自体はカーネルドライバによってアクセス可能であり、サポートされています。 しかし、Linuxドライバは通常、PCS/TBI（またはSerDes）ブロックを完全に初期化しません。多くのSoC、特にSGMII/RGMII構成の場合、カーネルはPCS/TBIがブートローダーによって既に使用可能なモードになっていることを前提としています。 よろしくお願いします。

在 TresOS 中使用 S32K14 AutoSAR 操作系统时出错 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 我安装了 tresos Studio 23.0、Autosar OS（SW32K14-OS401-RTM-1.0.0 b4.0.98）和 Autosar MCAL（SW32K14-MCAL401-RTMC-1.0.4）。 但当我尝试生成操作系统配置文件（.c、.h）时，却出现了以下 3 个错误： 1.The external generator for module Os_TS_T40D2M4I0R98 terminated with exit code 7 Used generator commandline：C:\EB\tresos\plugins\Os_TS_T40D2M4I0R98\ssc\bin\generator\sg.exe 2.Failed to run generator"Os_TS_T40D2M4I0R98GeneratorId" (mode:"verify") for module"Os_TS_T40D2M4I0R98" 3.外部生成器出错：C:\EB\tresos\workspace\oooooll\output\generated\epc\project.epc(1816)AUTOSAR/AR-PACKAGES/AR-PACKAGE [短名称='OS'] /元素/ECUC模块配置值 [短名称='OS'] /容器/ECUC-容器值 [短名='task_environce'] /参考值/ECUC-参考值 [定义-ref='/ts_t40d2m4i0r98/os/ostaskEventref']: 3254：“VALUE-REF” 的多重性检查错误二手生成器命令行：C:\EB\tresos\plugins\Os_TS_T40D2M4I0R98\ssc\bin\generator\sg.exe 我想知道问题出在哪里？以及如何解决？ 谢谢。 Re: Error While using S32K14 AutoSAR OS in TresOS @sandipta_mohan1你解决了这个问题吗？ Re: Error While using S32K14 AutoSAR OS in TresOS 哦，对不起，以上回答无法解决这个问题。在我师傅的帮助下，我们尝试了多次，发现 JRE 环境没有安装。 Re: Error While using S32K14 AutoSAR OS in TresOS 我的 AUTOSAR 操作系统是 4.0.98，EB 是 21.0.0，请尝试上面这些答案并不能解决问题，但我尝试卸载 21.0.0，然后安装 EB 24.0.1，却没有显示这两个错误。 Re: Error While using S32K14 AutoSAR OS in TresOS 我也有同样的问题。您能帮我解决这个问题吗？ Re: Error While using S32K14 AutoSAR OS in TresOS <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 你好，桑迪普塔-莫汉蒂 , 您似乎没有在配置中添加 OsTaskEvenRef 的值。请您尝试添加。 请注意，用户还需要在 OsEvent 中添加至少一个元素，以使列表显示在OsTaskEvenRef中。 顺祝商祺！ 洪

JTAG lock is not working after LC update Hi NXP Team, MCU: S32K314 RTD: 3.0 HSE_B: For S32K3X4 - v0.2.1.0 I am trying to password protect my JTAG on the board using HSE(Not using Challenge& Response) The steps I followed is 1. HSE is active and enabled. 2. ReadLife cycle using the attributes HSE_SECURE_LIFECYCLE_ATTR_ID returns Success and the LC is  HSE_LC_CUST_DEL. 3. Read the ADKP value using the attribute HSE_APP_DEBUG_KEY_ATTR_ID and it returns 16byte value with success. I wanted to change that value. How it be possible? For time being I accepted that value which is received when requested and then proceed to Step4 4. Now the HSE_DEBUG_AUTH_MODE_ATTR_ID parameter is requested and received response as 0  which is password and the operation is Success. 5. Then advanced the LC cycle to HSE_LC_SIMULATED_OEM_PROD with the attribute HSE_SECURE_LIFECYCLE_ATTR_ID and returns success. I again readLC cycle and returns the same. The problem is JTAG is not getting locked. Even after performing these steps. What might be the issue. I am in debug  mode. I tried in JFLASH software to connect. It is able to connect.  It means JTAG is not locked. Please let me know. Re: JTAG lock is not working after LC update Hi @kerti1  HSE_APP_DEBUG_KEY_ATTR_ID is OTP-ATTR attribute. That means it is One Time Programmable, so it can be written only once. You can’t change it. Life cycle HSE_LC_SIMULATED_OEM_PROD is set only temporary until next reset for test purposes. If you set the life cycle to HSE_LC_OEM_PROD or to HSE_LC_IN_FIELD, reset is needed to lock the JTAG. It’s not locked immediately after life cycle advancing. That means HSE_LC_SIMULATED_OEM_PROD can’t be used to test the JTAG lock because the device will be back in CUST_DEL after the reset. The only option is to advance the life cycle either to HSE_LC_OEM_PROD or to HSE_LC_IN_FIELD. However, this is irreversible and there’s no way back. Regards, Lukas

EB構成SBC SPI通信 （１）マニュアルにはFS26の通信ビット幅は32と書いてあるのに、なぜEB構成では通信ビット幅が8かどうかチェックするのですか？ （２）アカウントにログインするたびにモバイル認証コードが必要なのはなぜですか？また、応答が遅いのはなぜですか？ Re: EB配置SBC的SPI通信 アカウントログインにセキュリティ対策が追加されたため、ログイン時の操作がやや遅くなる場合があります。場合によってはログインできないこともありますので、ご了承ください。今後改善していく予定です。 Re: EB配置SBC的SPI通信 FS26マニュアルに記載されている「32ビットSPI」とは、レジスタフィールド、アドレス、読み書きビット、データ、CRCなどを含む、32ビット（4バイト）長の完全なSPIコマンド/レスポンスメッセージを指します。NXPの公式ドキュメントでは、MOSI/MISOの32ビットフィールドが明確に分類されており、Bit31～Bit0の配置が32ビットワードを構成します。 EB tresos / AUTOSAR SpiDataWidth : これは、SPI ドライバによって毎回シフトアウトされる「データ ユニット (フレーム)」の幅 (要素あたりのビット数)を指します。一般的なハードウェア/IP および MCAL 実装では、通常8 または 16です。FS26 の 32 ビット メッセージは、基盤となる SPI ハードウェアが「32 ビット フレーム長」をサポートする必要はなく、通常4 つの連続した 8 ビット フレーム (CS はアクティブなまま) で送信されます。

i.MX RT1060プロセッサリファレンスマニュアル、文書番号：IMXRT1060RM Rev. 4、2026年1月 i.MX RT1060プロセッサリファレンスマニュアル、Rev.4、01/2026のリファレンスマニュアルの3293ページには、次のように記載されています。 「 XBAR_IN03をXBAR_OUT07に接続するには、インデックスに従って、 XBAR_OUT07 を選択し、SEL07 (選択した XBAR_OUT インデックスと同じ番号) を選択します。 Select Register 3 XBAR_SEL3 の MSB のフィールドにインデックス (0x03、 選択された XBAR_IN の 16 進数)。 XBAR_SEL3 &= 0x0011; /*SEL7フィールドをクリアします XBAR_SEL3 |= 0x0300; /*SEL7フィールドに0x03を割り当てます" つまり、SEL07 なのか XBAR_SEL3 なのか？それとも、レジスタ XBAR_SEL3 の最上位ビットが SEL07 と呼ばれるのか？もしそうなら、レジスタ アドレスの代わりに (SEL07) をどのように、どこで使用すればよいのか。 また、 XBAR_SEL3 &= 0x0011; /*SEL7 フィールドをクリアします XBAR_SEL3 |= 0x0300; /* SEL7 フィールドに 0x03 を割り当てます" 正しい ありがとう Re: i.MX RT1060 Processor Reference Manual, Document Number: IMXRT1060RM Rev. 4, 01/2026 こんにちは、 @MahmoudRagab さん。 NXP MIMXRTシリーズにご関心をお寄せいただきありがとうございます！ i.MX RT1060とi.MX RT1060Xのリファレンスマニュアルでは、XBARの設定方法は同じです。XBAR_IN03 を XBAR_OUT07 に接続するには、XBAR_SEL3 の SEL07 に 0x03 をプログラムします。ご使用のユースケースに合わせて、XBAR3入力割り当てテーブルとXBAR3出力割り当てテーブルで、正確なソースインデックスと宛先インデックスを確認してください。 RMの以下のセクションを参照してください。 よろしくお願いします、 ギャビン

Pluto RADRAの設定に必要なネットワークブートローダーパッケージのバッチファイルはどこで入手できますか？ こんにちは、 Pluto RADAR センサを使用したいのですが、そのためにはネットワークブートローダーパッケージに含まれるバッチファイルが必要です。 どこで入手できるかご存知の方はいらっしゃいますか？ Re: Where i can find the batch file from network bootloader package for Pluto RADRA configuration. こんにちは、 @Biswa-540951 さん、 お問い合わせいただきありがとうございます。ご質問の「冥王星センサー」については、このコミュニティはもちろん、他のどの公開コミュニティでもサポートされていません。https://www.nxp.com/でプライベートサポートチケットを開くことをお勧めします。: そのファミリについて詳しい同僚が、きっとお役に立てると思います。 バッチファイルに関してですが、SAF8544とS32Gの統合については詳しくないので、具体的にどのようなファイルをお探しなのか、もう少し詳しく教えていただけますか？ よろしくお願いします。

FRDM-MCXA153: FlexPWM ISR周波数の不一致（期待値21.6kHz、実際値1.46kHz） こんにちは、 私はFRDM-MCXA153開発ボード用のファームウェアを開発していますが、FlexPWM割り込み周波数に問題が発生しています。 問題: MCUXpresso Config Toolsを使用して FlexPWM を21,600 Hzで動作するように設定しました。しかし、割り込みサービスルーチン（ISR）は約1,464Hzでトリガーされています。 私のISRは以下のように実装されています。 void FLEXPWM0_SUBMODULE0_IRQHandler ( void ) { pwm(); // フラグをクリアするカスタムルーチン   } 講じた措置： クロックツールでクロックソースの設定を確認しました。 設定ツールで様々なプリスケーラとモジュラスの設定を試しましたが、出力周波数が正しくありません。 すべての故障ピンが無効になっています この食い違いの原因は何でしょうか？クロックツリーの設定ミスか、FlexPWMモジュール内の特定のレジスタを見落としている可能性はありますか？ .mexファイルを添付しましたファイル。私はMCUXpresso 25.6.136を使用しています。そして最新のSKD。 よろしくお願いいたします！ 開発ボード Re: FRDM-MCXA153: FlexPWM ISR frequency mismatch (Expected 21.6kHz, getting 1.46kHz) こんにちは、 @LuisWollさん 最も可能性の高い根本原因は、サブモジュール0が意図したものとは異なるeFlexPWMイベント情報またはクロックソースから割り込みを発生させていることだと思います。 直接テストできるように、コードを共有していただけますか？ BR ハリー

请推荐合适的芯片组来开发以下设备。 亲爱的 我的客户对用于传输车辆操作数据的 EVRMS 设备的评论。 请推荐合适的芯片组来开发以下设备。 支持 RSA-3072 通过 SD 卡存储车辆运行数据 CAN 通信（2 个通道） UART 接口（1 个通道） RS232 接口（1 个通道） 谢谢， Bryan Re: Please recommend an appropriate chipset for developing the following device. Hi@bryan_hong 根据您的要求，我认为 S32K3 系列 MCU 完全够用。 考虑到成本，您还可以考虑 S32K312。 Re: Please recommend an appropriate chipset for developing the following device. 亲爱的 S32K312 没有 uSDHC，对吗？ Re: Please recommend an appropriate chipset for developing the following device. Hi@bryan_hong 如果 SD 卡通常也支持 SPI 模式，那么 SPI 也可用于读写 SD 卡，除非有特定的速度要求。 Re: Please recommend an appropriate chipset for developing the following device. Hi@bryan_hong 很抱歉，我还没有看到任何你可以直接参考的例子。 Re: Please recommend an appropriate chipset for developing the following device. 能否举例说明如何在 SPI 模式下操作 SD 卡？ Re: Please recommend an appropriate chipset for developing the following device. 即使需要使用 FAT 等文件系统，还能使用 SPI 模式吗？ Re: Please recommend an appropriate chipset for developing the following device. 亲爱的森兰 那么，SD 卡不能在 S32K312 上使用吗？ Re: Please recommend an appropriate chipset for developing the following device. Hi@bryan_hong 这是可以实现的，也是相当普遍的用法。 Re: Please recommend an appropriate chipset for developing the following device. Hi@bryan_hong 是的，你说得对、

RT1052的SDRAM的IPTXDAT寄存器的配置问题 NXP技术支持：       您好！       以下是NXP官方RT1052的SDK中的.ini文件中的SDRAM初始化部分： FUNC void _sdr_Init(void) { // Config IOMUX _WDWORD(0x401F8014, 0x00000000); _WDWORD(0x401F8018, 0x00000000); _WDWORD(0x401F801C, 0x00000000); _WDWORD(0x401F8020, 0x00000000); _WDWORD(0x401F8024, 0x00000000); _WDWORD(0x401F8028, 0x00000000); _WDWORD(0x401F802C, 0x00000000); _WDWORD(0x401F8030, 0x00000000); _WDWORD(0x401F8034, 0x00000000); _WDWORD(0x401F8038, 0x00000000); _WDWORD(0x401F803C, 0x00000000); _WDWORD(0x401F8040, 0x00000000); _WDWORD(0x401F8044, 0x00000000); _WDWORD(0x401F8048, 0x00000000); _WDWORD(0x401F804C, 0x00000000); _WDWORD(0x401F8050, 0x00000000); _WDWORD(0x401F8054, 0x00000000); _WDWORD(0x401F8058, 0x00000000); _WDWORD(0x401F805C, 0x00000000); _WDWORD(0x401F8060, 0x00000000); _WDWORD(0x401F8064, 0x00000000); _WDWORD(0x401F8068, 0x00000000); _WDWORD(0x401F806C, 0x00000000); _WDWORD(0x401F8070, 0x00000000); _WDWORD(0x401F8074, 0x00000000); _WDWORD(0x401F8078, 0x00000000); _WDWORD(0x401F807C, 0x00000000); _WDWORD(0x401F8080, 0x00000000); _WDWORD(0x401F8084, 0x00000000); _WDWORD(0x401F8088, 0x00000000); _WDWORD(0x401F808C, 0x00000000); _WDWORD(0x401F8090, 0x00000000); _WDWORD(0x401F8094, 0x00000000); _WDWORD(0x401F8098, 0x00000000); _WDWORD(0x401F809C, 0x00000000); _WDWORD(0x401F80A0, 0x00000000); _WDWORD(0x401F80A4, 0x00000000); _WDWORD(0x401F80A8, 0x00000000); _WDWORD(0x401F80AC, 0x00000000); _WDWORD(0x401F80B0, 0x00000010); // EMC_39, DQS PIN, enable SION // PAD ctrl // drive strength = 0x7 to increase drive strength // otherwise the data7 bit may fail. _WDWORD(0x401F8204, 0x000110F9); _WDWORD(0x401F8208, 0x000110F9); _WDWORD(0x401F820C, 0x000110F9); _WDWORD(0x401F8210, 0x000110F9); _WDWORD(0x401F8214, 0x000110F9); _WDWORD(0x401F8218, 0x000110F9); _WDWORD(0x401F821C, 0x000110F9); _WDWORD(0x401F8220, 0x000110F9); _WDWORD(0x401F8224, 0x000110F9); _WDWORD(0x401F8228, 0x000110F9); _WDWORD(0x401F822C, 0x000110F9); _WDWORD(0x401F8230, 0x000110F9); _WDWORD(0x401F8234, 0x000110F9); _WDWORD(0x401F8238, 0x000110F9); _WDWORD(0x401F823C, 0x000110F9); _WDWORD(0x401F8240, 0x000110F9); _WDWORD(0x401F8244, 0x000110F9); _WDWORD(0x401F8248, 0x000110F9); _WDWORD(0x401F824C, 0x000110F9); _WDWORD(0x401F8250, 0x000110F9); _WDWORD(0x401F8254, 0x000110F9); _WDWORD(0x401F8258, 0x000110F9); _WDWORD(0x401F825C, 0x000110F9); _WDWORD(0x401F8260, 0x000110F9); _WDWORD(0x401F8264, 0x000110F9); _WDWORD(0x401F8268, 0x000110F9); _WDWORD(0x401F826C, 0x000110F9); _WDWORD(0x401F8270, 0x000110F9); _WDWORD(0x401F8274, 0x000110F9); _WDWORD(0x401F8278, 0x000110F9); _WDWORD(0x401F827C, 0x000110F9); _WDWORD(0x401F8280, 0x000110F9); _WDWORD(0x401F8284, 0x000110F9); _WDWORD(0x401F8288, 0x000110F9); _WDWORD(0x401F828C, 0x000110F9); _WDWORD(0x401F8290, 0x000110F9); _WDWORD(0x401F8294, 0x000110F9); _WDWORD(0x401F8298, 0x000110F9); _WDWORD(0x401F829C, 0x000110F9); _WDWORD(0x401F82A0, 0x000110F9); // Config SDR Controller Registers/ _WDWORD(0x402F0000,0x10000004); // MCR _WDWORD(0x402F0008,0x00000081); // BMCR0 _WDWORD(0x402F000C,0x00000081); // BMCR1 _WDWORD(0x402F0010,0x8000001B); // BR0, 32MB _WDWORD(0x402F0040,0x00000F07); // SDRAMCR0 _WDWORD(0x402F0044,0x00652922); // SDRAMCR1 _WDWORD(0x402F0048,0x00010920); // SDRAMCR2 _WDWORD(0x402F004C,0x50210A08); // SDRAMCR3 _WDWORD(0x402F0090,0x80000000); // IPCR0 _WDWORD(0x402F0094,0x00000002); // IPCR1 _WDWORD(0x402F0098,0x00000000); // IPCR2 _WDWORD(0x402F009C,0xA55A000F); // IPCMD, SD_CC_IPREA SDRAM_WaitIpCmdDone(); _WDWORD(0x402F009C,0xA55A000C); // SD_CC_IAF SDRAM_WaitIpCmdDone(); _WDWORD(0x402F009C,0xA55A000C); // SD_CC_IAF SDRAM_WaitIpCmdDone(); _WDWORD(0x402F00A0,0x00000030); // IPTXDAT _WDWORD(0x402F009C,0xA55A000A); // SD_CC_IMS SDRAM_WaitIpCmdDone(); _WDWORD(0x402F004C,0x08080A01 ); // enable sdram self refresh again after initialization done. } 我查了官方的RM（参考手册），然后，还是不理解“_WDWORD(0x402F00A0,0x00000030); // IPTXDAT”这个语句中，为何要把0x402F00A0这一寄存器的数据配置成x00000030。事实上，RM中，这部分描述很少。网上有种说法，说这是为了配置成“0011 = CAS Latency = 3个时钟周期”，对吗？ 谢谢！ Re: RT1052的SDRAM的IPTXDAT寄存器的配置问题 你好@FromCH0、 非常感谢您关注我们的产品并使用我们的社区。 "_WDWORD(0x402F00A0,0x00000030); // IPTXDAT _WDWORD (0x402F009C,0xa55a000A);//同步动态随机存取存储器(SDRAM) " 用于在 同步动态随机存取存储器(SDRAM) 内存中写入模式寄存器。 要初始化一个 同步动态随机存取存储器(SDRAM)，我们需要在 同步动态随机存取存储器(SDRAM) 存储器内配置模式寄存器，以下是 同步动态随机存取存储器(SDRAM) 中的模式寄存器的示例。它可配置延迟模式、突发类型、突发长度等。 因此，0x00000030 对应于同步动态随机存取存储器(SDRAM) 内部模式寄存器的配置值。它将 CAS 延迟配置为 3，突发长度配置为 1。 希望对您有所帮助 顺祝商祺！ 刘梅 Re: RT1052的SDRAM的IPTXDAT寄存器的配置问题 感谢！