iMx8-m | ユーザー空間からレギュレータGPIOを制御 こんにちは、チームの皆さん カーネル 5.10.0-30-amd64 を使用して i.MX 8 のユーザー空間からレギュレータ ピン (gpiochip3-25) を制御しようとしていますしかし、変更は許可されません。 エコーが有効 > /sys/devices/プラットフォーム/regulator-lte-on/regulator/regulator.4/state sh: /sys/devices/platform/regulator-lte-on/regulator/regulator.4/state:権限が拒否されました さらに、汎用レギュレータ ドライバー「regulator-fixed」を使用しており、 「 CONFIG_REGULATOR_USERSPACE_CONSUMER」カーネル構成が有効になっていますが、それでも同じです。 さらに、異なるドライバーと特定のデバイス ツリーの変更を使用してこれを行う方法について説明した、ドキュメントレギュレータ ユーザースペース コンシューマー - NXPコミュニティが1 つあります。 質問： 上記のリンクに記載されている手順、特に特別な dts の変更を実行せずに、レギュレータ ピンの状態を制御するより良い方法はありますか? 前もって感謝します。 よろしくお願いいたします パテル Re: iMx8-m | control regulator gpio from user space こんにちは@Harshkumar_Patel ! 残念ながら、当社は問題のドライバの開発に責任を負っていないため、パッチを提供する予定はありません。 コミュニティで共有されるすべてのリソースは参照目的のみを目的としていることにご注意ください。NXP から公式にサポートされているソフトウェアは GitHub で入手でき、通常、特定のCASEごとにユーザーに使用する方法を説明するマニュアルが提供されます。 よろしくお願いします、 チャビラ Re: iMx8-m | control regulator gpio from user space こんにちは、チャビラさん。 迅速かつ明確なご回答ありがとうございます。 さらに、ご存知のとおり、 ユーザー空間からレギュレータを制御することが最も一般的なニーズであるため、userspace_regulatorパッチをi.MX8 Yocto SDK の次のリビジョンの一部にする予定はありますか? ありがとう Re: iMx8-m | control regulator gpio from user space こんにちは@Harshkumar_Patel ! gpio-led ドライバを使用して GPIO トグルを確認していただきありがとうございます。 gpiochip3-25 はモデムの電源を制御し、オンのままにしておく必要があるため、regulator-fixed を使用することをお勧めします。電源管理フレームワークとの統合が向上し、サスペンド/再開、カーネルの停止、またはシステムの高負荷時の安定性が確保されます。このようなシナリオでは、gpio 主導のドライバは GPIO 状態を確実に維持できない可能性があります。 ただし、アクティブ モード時にのみ電源レールを維持するだけで十分な場合は、プルアップ抵抗を備えた gpio-led ドライバを使用して信号を HIGH に保ち、不要になったときにレールをオフにすることができます。 よろしくお願いします、 チャビラ Re: iMx8-m | control regulator gpio from user space こんにちは、チャビラさん。 非常に速くて明確な回答をありがとうございます。 gpio-led ドライバを使用して、予想される gpio トグルを検証しましたが、このオプションを使用する前に専門家の意見が必要です。 お気づきかもしれませんが、モデムの電源を有効にするために gpiochi3-25 を使用しており、オンのままにしておく必要があります。 これを「regulator-fixed」ではなく「gpio-led」として使用すると、カーネルのストールやオーバーロード、レイテンシ、低電力モードのCASEに何か問題が発生しますか? ありがとう Re: iMx8-m | control regulator gpio from user space こんにちは@Harshkumar_Patelさん、 デフォルトでは、レギュレータ固定ドライバはユーザー空間からの直接制御を許可しません。この機能を有効にするには、通常、ドライバを変更するか、デバイス ツリーを調整して、レギュレータ - ユーザー空間 - コンシューマー ノードを含める必要があります。 ただし、よりシンプルで柔軟な代替案は、gpio-led ドライバを使用してレギュレーターの GPIO 有効化を宣言することです。このアプローチにより、レギュレータ フレームワークやデバイス ツリーを大幅に変更することなく、sysfs や libgpiod などの標準インターフェースを使用して、ユーザー空間から GPIO を直接制御できます。 この方法は、基本的なオン/オフ制御のみが必要で、カーネルまたは DTS のより深い変更を避けたい場合に特に便利です。 よろしくお願いします、 チャビラ

ERR051778 RTD 执行 你好，团队、 勘误表 ERR051778 会影响一些 S32K3 设备，我只想知道本勘误表中描述的变通方法是否已经在我们的 RTD 中实现，或者至少我们是否计划添加。 BR、 米格 优先级：高 SAFETY_SW Re: ERR051778 RTD implementation 您好 @Migue 我在内部创建了此票据，以分析勘误和对 SAF 模块 的 影响：[ASFT-22286] [eMcem][mSel][S32K3] 在 SAF 内处理 ERR051778 - NXP JIRA ，谨致问候， Radoslav Re: ERR051778 RTD implementation 你好@Migue、 ERR051778勘误表的说明如下： 由于 NCF[3] 不在 RTD 的范围内，因此它属于功能安全。我认为您可以删除标签 RTD，然后在此主题中添加标签SAFETY_SW。 顺祝商祺！ Nhi

i.MX 8M Plus リセット解除からの JTAG デバッグ こんにちは、皆さん。 外部デバッガー経由の JTAG デバッグに関する i.MX 8M Plus SoC の動作についていくつか質問があり、解決に向けてご協力いただければ幸いです。 私が使用した他の i.MX 8M 派生製品 (i.MX 8M Nano、i.MX8M Mini) の動作とは対照的に、デバイスがリセットから解放された後、JTAG TAP が使用できないか動作しないことに気づきました。有効なブート イメージが ARM Cortex-A53 コア上で実行を開始した後にのみ使用可能になります。 ブート イメージ上のユーザー コードに関しては特別なことは必要ではなく、単純な 'while (1)' で十分です。 しかし興味深いことに、すべてのブート イメージが正常というわけではありません。たとえば、ソフトウェア ブレークポイント 'BRK' 命令の代わりに 'while(1)' 命令を使用してブート イメージを作成すると、デバイスはブートしません (または JTAG が使用できなくなります)。 私の質問: デバイスが起動するまでデバッグ ロジックが外部デバッガーで使用できないというのは、予想される動作ですか?もしSOなら： どのように機能しますか?BootROM の Cortex-A53 は、正しく構造化されたブート イメージを認識すると、何らかの方法で JTAG を「有効」にしますか? デバッガーは何らかの方法でこれを回避できますか? つまり、有効なブート イメージがどのブート プレスリリース、製品ニュースにもプログラムされていない場合、ハードウェア デバッガーは JTAG デバッグ ロジックを制御できますか?そうでない場合: たとえば、SD カード スロットのない新しいカスタム ボードを作成する場合、お客様はどのようにしてブート プレスリリース、製品ニュースをプログラムするのでしょうか? デバッガーが「起動されていない」SoC にアクセスできる場合、デバッガーはたとえばプログラミングを実行できます。 あなたの時間と努力に感謝します。 Re: i.MX 8M Plus JTAG debug from reset release 1)私たちも同じ問題を抱えています。I.MX8MPカスタムボードにはSDカードUSB2.0がありません。のみ ボードの起動中に JTAG を検出する方法 2) 同様に、I.MX8MPlus EVK があり、eMMC には、Uboot で起動した後に putty を使用して停止し、JTAG に接続すると接続に失敗した後、デフォルト イメージが含まれています。ターゲットが検出されません。TDO は一定の 0.5V (動作電圧 1.8V) を供給します。 プロセッサを起動せずに (Linux イメージを使用して) JTAG を検出することは可能ですか? 構成/セットアップ: ソフトウェア: Arm Development studio、DT stream_DT(デバッガー) 下の画像にはカスタムボードデザインのUSB接続があります。 これらのピンを使用してUSB検出を行い、シリアルを使用してイメージをロードできるかどうかを教えてください。 また、EVK での JTAG の検出についても教えてください (すでに eMMC イメージのブートが上記の TDO で発生し、0.5 V が供給されています)。 Re: i.MX 8M Plus JTAG debug from reset release 1)私たちも同じ問題を抱えています。I.MX8MPカスタムボードにはSDカードUSB2.0がありません。のみ ボードの起動中に JTAG を検出する方法 2) 同様に、I.MX8MPlus EVK があり、eMMC には、Uboot で起動した後に putty を使用して停止し、JTAG に接続すると接続に失敗した後、デフォルト イメージが含まれています。ターゲットが検出されません。TDO 一定 0.5V (動作 1.8V)。 プロセッサを起動せずに (Linux イメージを使用して) JTAG を検出することは可能ですか? 構成/セットアップ: ソフトウェア: Arm Development studio、DT stream_DT(デバッガー) 下の画像にはカスタムボードデザインのUSB接続があります。 これらのピンを使用してUSB検出を行い、シリアルを使用してイメージをロードできるかどうかを教えてください。 また、EVK での JTAG の検出についても教えてください (すでに eMMC イメージのブートが上記の TDO で発生し、0.5 V が供給されています)。 Re: i.MX 8M Plus JTAG debug from reset release 同封のファイルを参照できます。imx8mpはセキュアJtagモードを備えており、チャレンジ値と関連する秘密鍵を使用してJTAGアクセスを認証するチャレンジ/レスポンスメカニズムをサポートしています。 応答キー。 Re: i.MX 8M Plus JTAG debug from reset release 1) 接続できませんでした。少し説明させてください: 当社のデバッグ/トレース ツールでは、i.MX 6UL、i.MX8 M、i.MX8 MMini、i.MX8 MNano などの SoC をすでにサポートしています。上記のすべての場合、JTAG は「未使用」デバイスでは問題になりません。つまり、たとえば、どのブート メディアにもブート イメージがプログラムされていない SoC 上の JTAG IDCODE を読み取ることCAN。 i.MX 8M Plus では、これは実行できません。デバイスが有効なブート イメージでプログラムされるまで、JTAG デバッグ ロジックは機能していないように見えます。 ここでの私の質問は、これが現状なのか、それともデバイスに有効なブート イメージがプログラムされていない状態でもツール ベンダーが何らかの方法で JTAG デバッグ ロジックにアクセスできるのかということです。 2) 了解しました。SD カードなしで「未使用」デバイスをプログラミングする公式の手順は、USB と NXP が提供するツールを使用することです。 Re: i.MX 8M Plus JTAG debug from reset release 1)JTAG が利用できない、デバッグできない、または接続できないというのはどういう意味かわかりません。imxプロセッサでJtagを使用する方法についてのANを添付しました。詳細な情報がすべて記載されているので、まずはそれを参照してください。 2)カスタム ボード デザインに SD カード用のスロットがない場合、ブート イメージを eMMC や QSPI などにフラッシュするための正式な手順は何ですか? > 以前お送りしたリンクは、emmcにイメージをフラッシュするための公式手順に関するものです。同封のANもCAN参照してください。 Re: i.MX 8M Plus JTAG debug from reset release お返事ありがとうございます。 ただし、これは同じようですが、デバッガーが SoC に接続する前に、u-boot を eMMC または SD カードにフラッシュする必要があります。 私の質問は、すべてのブート デバイスが空の状態でデバッガーが SoC デバッグ ロジックに接続CANかどうかです。 そうでない場合、ブートイメージをフラッシュするための正式な手順は何ですか？カスタム ボード デザインに SD カード用のスロットがない場合は、eMMC または QSPI を使用しますか? Re: i.MX 8M Plus JTAG debug from reset release TRACE32デバッガに関する以下のドキュメントを参照してください。 https://community.nxp.com/t5/NXP-Tech-Blog/Debug-i-MX8MP-uboot-with-TRACE32/ba-p/1615599

コード重複の問題 SAF ライブラリの Scheck_Dma_RamBlockingTransfer および sCheck_CortexM7_ErrRead 関数のアセンブリ コードでいくつかの問題が発生しています。int_sram_no_cacheable セクションのメモリ マップ内にセクションがあり、そこに 3 つの特定のセクションがすべて保持されます。 SO、現時点での問題は、同様のメモリ マップを持つ GHS ベースのコンパイラーを使用した作業プロジェクトがあり、それがうまく動作していることです。動作中のソフトウェアをベースにサードパーティの BSW スタックを追加すると、いくつかの問題が発生しますが、メモリ マップ ファイルとすべてが同じであり、すべてのセクションが適切に表示されます。メモリ セクションではメモリの重複は見られません。各セクションには十分なメモリがあります。しかし、上記の機能は互いに重複しているようにCAN見えます。 作業中のプロジェクト画像: 非動作プロジェクト画像: これらの比較では違いがわかります。これらの関数は重複している部分があり、マップ ファイルに記載されているとおりに一致していません。現在、これらの関数を実行しているときにハードフォールト ハンドラー エラーが発生しています。 CAN なぜこのような行動が見られるのかを正確に特定するのを手伝っていただけますか。電話してこの問題について報告していただければ非常に助かります。これは、私たちにとって、このプロジェクトの統合に向けた次のステップへの一種の障害となります。 Re: Code overlapping issue こんにちは、 @vinaychitturiさん、 おそらく、リンカー ファイルでセクションを 64 バイトにCANでしょう。 . = ALIGN(64); SAF バージョンは特定の RTD ドライバと互換性があり、ドライバのリリース ノートには GHS コンパイラおよびリンカー オプションが指定されています。プロジェクトのオプションをCAN確認できますか? MPU に関しては、MPU 領域はそのサイズに合わせて調整する必要があり、これは ARM が指定した方法です。32KB の領域がある場合は、32KB に揃える必要があります。ただし、領域のサイズは 8KB または 16KB にすることもCAN。 よろしくお願いいたします。 ダニエル Re: Code overlapping issue こんにちは@danielmartynek 起動コードを確認して、何が起こっているのか、なぜ重複の問題が発生しているのかを確認しました。 作業プロジェクト: このプロジェクトでは、.mcal_const_no_cacheable の後の sram_no_cacheable セクションの ROM セクションと RAM セクションでわかるように、ramcode_no_cacheable に 68 バイトのギャップが使用されています。しかし、そのギャップは RAM と ROM の両方に存在するので、それは良いことです。SO、コピーしようとすると、RAMとROMに同じギャップがあるため、初期化中にフラッシュからSRAMにセクション全体をコピーすることができます。 非稼働プロジェクト: この非動作プロジェクトでは、.mcal_const_no_cacheable の後の sram_no_cacheable セクションの ROM および RAM セクションでCANように、ROM では ramcode_no_cacheable に 4 バイトのギャップが、RAM では 68 バイトのギャップが使用されています。しかし、そのギャップは RAM と ROM の両方で同じではありません。SO、初期化中にフラッシュから SRAM にコピーするときに、RAM と ROM のバイト ギャップの違いによりコピーが重複してしまいます。 動作するものと動作しないものの両方を添付しました。SO、私の質問は、なぜこれら 2 つのプロジェクトで ROM と RAM のメモリ配置が異なっているのか、どうすれば ROM と RAM に同様の配置と同様のギャップを持たせることがCANのかということです。 前回の返信では、MPU アライン ベース アドレスに従って 32kb をアラインする必要があるとおっしゃっていましたが、それほど多くの non_cacheable メモリは使用されていません。リンカー ファイルでは、no_cacehable 全体は 0x4d00 バイトのみです。MPU でどのような変更を行う必要がありますか? Re: Code overlapping issue ファイルをありがとうございます。 __RAM_NO_CACHEABLE_START で始まる MPU 領域のサイズが 32 KB であることに気付きました。つまり、MPU 領域をサイズに合わせて調整する必要があります。 32KB = 0x8000 に揃えてみてはいかがでしょうか? https://developer.arm.com/documentation/dui0646/c/Cortex-M7-Peripherals/Optional-Memory-Protection-Unit/MPU-Region-Base-Address-Register これが根本的な原因だと言っているのではないが、一致させる必要がある。 よろしくお願いいたします。 ダニエル Re: Code overlapping issue こんにちは@danielmartynek リンカー ファイルとスタートアップ コードを共有しました。おっしゃるとおり、スタートアップ コードのシーケンスも調べてみます。 Re: Code overlapping issue こんにちは、 @vinaychitturiさん、 MAP ファイルに正しい配置が示されている場合、問題はフラッシュから SRAM へのコードのコピー プロセスにある可能性があります。 コードを SRAM にコピーするリンカー スクリプトとスタートアップ コードを共有していただけますか? さらに、影響を受ける関数が存在すると想定される SRAM アドレスにウォッチポイントを配置するCAN。次に、スタートアップ コードをステップ実行して、メモリがどのように初期化されているか、コピー プロセス中に破損や不整合が発生しているかどうかを確認します。 よろしくお願いいたします。 ダニエル

推挽输出模式 您好，MKE13Z 的 GPIO 是否可以设置为推挽输出模式？手册只在 LPI2C 部分提到了推挽输出，但端口摘要中并未提及。 Re: push-pull output mode 你好@abyssnone、 可以通过配置 LPI2Cx_MCFGR1[PINCFG]位来实现。 希望对你有所帮助。 BRs， 西莱斯特 Re: push-pull output mode 如何将 I2C 引脚配置为推挽模式？谢谢。 Re: push-pull output mode 你好@abyssnone、 MKE13Z 的 GPIO 不能设置为推挽输出模式。只有 LPI2C 引脚可配置为推挽输出模式。 希望能帮到你。 BRs， 西莱斯特

[Tunis] MemACC page read/write timing Hello support team,  Valeo is testing page read/write with page size of 256 bytes, and it seems with 1 ms task the read/write operation is taking 9 ms, while the datasheet for the flash states it should be less than 700 µs. This is their Mem_MainFunction flow:  switch(ReadWriteFlag)     {         case READ_PAGE:             ReadWriteFlag =0;             MemAcc_Read(0,DesAddress,ReadPage,PAGE_SIZE);             break;         case WRITE_PAGE:             ReadWriteFlag =0;             MemAcc_Write(0,DesAddress,WritePage,PAGE_SIZE);             break;         default:         break;     }     while(status_1 == MEMACC_JOB_PENDING)     {         MemAcc_MainFunction();         status_1 = MemAcc_GetJobStatus(0);         if(status_1 == MEMACC_JOB_IDLE)         {             __asm__("NOP");         }     }   Question:  Is it possible to achieve the datasheet time in actual implementation? What/Where in config can they improve this timing? The sector burst enable would not affect this timing and I couldn't find page burst in MemAcc config. Priority: MEDIUM RTD Re: [Tunis] MemACC page read/write timing Hi @haoyue-yan , 1. No, it is impossible to achieve the datasheet time. Because time in datasheet is just for page write/read was done by external memory device only. But in implementation, to read/write a page, driver include many tasks such as: checking input parameters, assign values for variables, calculate length to read/write, remaining length, write to bit enable write in the external memory, trigger to write page, reading bit status from the external memory,... 2. To improve performance, driver implemented the feature burst  This feature will help to improve performance write/erase/read by reducing number of iterations from memAcc to Mem if length want to read/write/erase bigger than page size. But in this case, their length equal page size and page size in configuration was set to 256. So, burst feature can't help. Best regards, Nhi Re: [Tunis] MemACC page read/write timing Hello Nhi, RTD version: SW32NZ5x_RTD_R21-11_1.0.0_P03 FSS version: S32NZ5x_FSS_FW_R21-11_2.0.0_CD02 memory device is S28HS01GT. Mem config and the datasheet for memory device attached.  Thanks, Haoyue Re: [Tunis] MemACC page read/write timing Hi @haoyue-yan , What SW package is the customer using? What device is the external memory? Could you please attach their project or configuration at least? Best regards, Nhi

[突尼斯] MemACC 页读/写定时 您好，技术支持团队、 法雷奥正在测试页面大小为256字节的页面读/写，看来任务为1毫秒时，读/写操作需要9毫秒，而闪存的数据表显示应小于700 µs。这就是它们的 Mem_MainFunction 流程： 转换(ReadWriteFlag)     { 案例READ_PAGE： 读写标志 =0; MemAcc_Read(0,DesAddress,ReadPage,PAGE_SIZE）； 打破; 案例WRITE_PAGE： 读写标志 =0; MemAcc_Write(0,DesAddress,WritePage,PAGE_SIZE)； 打破; 默认值: 打破;    } 当(status_1 == MEMACC_JOB_PENDING)     { MemAcc_MainFunction()； status_1 = MemAcc_GetJobStatus(0); 如果(status_1 == MEMACC_JOB_IDLE) { __asm__("NOP");      }    }   问题 在实际执行过程中，有可能达到数据表上的时间吗？ 配置中哪些地方可以改进时间安排？启用扇区突发不会影响这个时序，而且我在 MemAcc 配置中也找不到页面突发。 优先级：中等 RTD Re: [Tunis] MemACC page read/write timing 你好@ Haoyue-yan、 1.不，不可能实现数据表时间。由于数据表中的时间仅用于页面写入/读取，因此只能由外部存储器设备完成。但是在实现中，要读取/写入页面，驱动程序包括许多任务，例如：检查输入参数，为变量分配值，计算读/写长度，剩余长度，写入位启用外部存储器写入，触发写入页面，从外部存储器读取位状态，... 2.为提高性能，驱动程序执行了突发功能 如果长度要读取/写入/擦除大于页面大小的内容，该功能将有助于减少从 memAcc 到 Mem 的迭代次数，从而提高写入/擦除/读取性能。但在这种情况下，它们的长度等于页面大小，而配置中的页面大小设置为 256。所以，爆破功能帮不上忙。 顺祝商祺！ Nhi Re: [Tunis] MemACC page read/write timing 你好，Nhi RTD 版本：SW32NZ5x_RTD_R21-11_1.0.0_P03 FSS 版本：S32NZ5x_FSS_FW_R21-11_2.0.0_CD02 存储设备是 S28HS01GT。 随附内存设备的 Mem 配置和数据表。 谢谢！ 皓月 Re: [Tunis] MemACC page read/write timing 你好@ Haoyue-yan、 客户使用的是什么代码包？ 外部存储器是什么设备？ 能否至少附上他们的项目或配置？ 顺祝商祺！ Nhi

「接続できません」という問題。「USBDMデバイスが開いていません」というエラー AliExpressで購入したUSBDMを使用して、CodeWarrior for MCU 11.1でMC9S08GB60A MCU用のファームウェアを開発しています。MC9S08JS16CWJ MCUをベースにしています。最新のUSBDMファームウェアにアップデートしました。すべて正常に動作し、ファームウェアをコンパイルして実行/デバッグできますが、CodeWarrior セッション中に 1 回のみです。次にファームウェアをダウンロードして実行/デバッグしようとすると、「HC/RS/S12Z GDI プロトコル アダプター: 接続できません」というメッセージが表示されます。「USBDM デバイスが開いていません」というエラーが発生します。CodeWarrior アプリケーションを閉じて再度開くと、正常に動作しますが、1 回だけです。何が問題なのかアイデアがありますか? Re: Problem with "Can't connect. USBDM device is not open" error 同じ現象を経験している人はいませんか?

Disable Power Save Options for PN5180 Hello everyone, I have a PN5180. I want to use it to track NFC tags. I am only interested in the UID of the tags. I have about 1.5 ms to read the UIDs from a distance of about 15 mm. Would an ISO15693 or an ISO14443 tag be more suitable? I also discovered: https://community.nxp.com/t5/NFC-Knowledge-Base/How-to-configure-PN5180-LPCD/ta-p/1753793 Can I turn off the standby time and, if so, which setting do I need to adjust and how? I would also like to use the maximum power, as I suspect that the tags can then be read more easily. Which setting do I need to adjust for this? Thank you in advance for your help! Kind Regards! NFC Frontend Solutions NFC Reader Library Re: Disable Power Save Options for PN5180 Hi @KaiLi , I got it to work for one tag. My problem is that the reader detects only one tag if they are close behind each other.  I tried different poll Delays, sofTimeouts, inventoryBackoffs and frame timeouts, but it doesn't solve my problem. Do you have any tips for me, what I can try additionally? Re: Disable Power Save Options for PN5180 Hello @weoiss  Yes, LPCD is disabled by default. Re: Disable Power Save Options for PN5180 HIi @KaiLi , thank you for your fast response!  Since I have such a board, I assume that I only need to select and describe the correct registers. I am a student, so designing my own antenna would probably be too complex for me. So, do I have to disable LPCD or is it disabley by default? I try to control it via ESP32. Re: Disable Power Save Options for PN5180 Hello @weoiss  If the reading distance is approximately 15mm, ISO14443 is more suitable. https://community.nxp.com/t5/NFC-Knowledge-Base/How-to-configure-PN5180-LPCD/ta-p/1753793, This post discusses the LPCD feature. Yes, your understanding is correct. Using higher power will improve reading performance. In this case, you need an antenna design, not LPCD. We recommend referring to AN11740 AN11740 We recommend trying this design: ITVDD = 250mA, matching impedance = 20Ω

T2080 IRQ0 and PCIE INT# determination We have a desire to use both the IRQ0 pin on the T2080 and receive the PCI assert/deassert INTB messages on PCIe4. The T2080 maps those two on top of each other. Is there a means of determining if the pin, or the PCIe bus is causing IRQ0 to be asserted. Can the state of the pin itself be read from a register, or is there a means to determine that the source was from PCIe instead of the pin. We are not using the IRQ0 pin for PCIe, rather another purpose. QorIQ T2 Devices

T2080 IRQ0とPCIE INT#の決定 T2080 の IRQ0 ピンの両方を使用し、PCIe4 で PCI アサート/デアサート INTB メッセージを受信することを希望しています。T2080 はこれら 2 つを重ねてマッピングします。ピンまたは PCIe バスが IRQ0 をアサートしているかどうかを判断する手段はありますか。CANピン自体の状態をレジスタから読み取ることができますか、またはソースがピンではなく PCIe からであったことを判断する手段はありますか。IRQ0 ピンは PCIe には使用せず、別の目的で使用します。 QorIQ T2デバイス

Re: S32K312EVB-Q172 評価ボード（RTD バージョン 5.0.0 搭載） こんにちは、 S32K312 用の新しいプロジェクトを作成するときは、以下のデモをCAN参照できます。 https://community.nxp.com/t5/S32K-Knowledge-Base/RTD600-MCAL-amp-IP-S32K3X4EVB-T172-FlexCAN-Example-Interrupt/ta-p/2142069 BR、ペトル

适用于 MacOS 中 S32K1x 的恩智浦 MBDT 大家好 我在MacBook的 Matlab R2025a 中安装了恩智浦 MBDT 工具箱 V 4.3.0。 在库浏览器中，我可以看到恩智浦工具箱，并可用于准备模型。但是，我无法运行模型，并遇到了这个错误。 "Error:Error evaluating 'InitFcn' callback of block_diagram 'Experiment_1_Model'. Callback string is ' mbd_s32k_consistency_checks(bdroot(gcs));' Caused by： 索引超出数组边界。 我甚至从恩智浦网站上生成了 license.dat 文件，但不确定是否有效。 有谁能提出建议吗？ @nxp MBDT Re: NXP MBDT for S32K1x in MacOS 你好@Yashwinder 遗憾的是，MBDT 只支持 Windows 操作系统，不支持 Mac OS 和 Linux。 此致， Marius

S32SE28X-DCボードのCANドライバの問題 開発ボードはS32SE28X-DCで、マザーボードS32X-MBに接続されており、使用するデモソフトウェアはCan_example_S32Z2XX_R52です。 MCAL でループバック モードを false に再設定し、デバッグ用にコードを再生成しましたが、CAN バスはまだ動作せず、CAN0_H と CAN0_L の電圧は常に 2.5V です。 CAN障害の原因を突き止めていただけますか？ソフトウェアやボードの非互換性の問題でしょうか？ ハードウェアに問題はないはずです。S32SE28X-DC ボードはマザーボード S32X-MB に直接接続されています。 Re: S32SE28X-DC板子的can驱动问题 こんにちは、 abup_wqh ご返信よろしくお願いします。 CAN フレームをテストするためにオシロスコープを使用していますか?テストには 2 つのノードを使用する必要があります。 Canoe デバイスをお持ちの場合は、単一ノードのテストに使用できます。 BR ジョーイ

S32G3 引导加载程序 - M 内核卡在 0x20000008 处 专家们好 参照 AN13750，我想使用 Bootloader 启动不带 HSE 功能的 A 核映像。 但是，M 内核无法通过 QSPI 启动启动引导加载程序。该现象卡在 0x20000008 处。 SW： EB tresos Studio 27.1 Integration_Reference_Examples_S32G3_2023_02 sw32_rtd_4.4_4.0.0 RESET 处理器地址：   顺祝商祺！ Re: S32G3 Bootloader - M Core stuck at 0x20000008 你好，@77373 谢谢您的帖子。 AN13750 基于 RDB2，对于 RDB3，没有正式的文档，根据我的经验，我建议尝试使用 Goldvip1.1x 中的引导加载程序项目，而不是 Int eg ration_Reference_Examples 中的引导加载程序项目，因为该版本已到期。 BR 切宁

SPI情報の読み取り問題はSJA1124EVBにあります 私のハードウェアインターフェースは、 J1-7 、 J2-4 、 J2-5 、 J2-6にコネクテッドされています。そのうち、 J2-4はMOSIに、 J2-5はMISOに、 J2-6はCLKにコネクテッドされています。​​​​​​​​​​​​​​​​私はLabVIEWを使用しています。最初のSPIバイトは0x30を書き込み、 2番目の制御バイトは読み取り0x81を書き込み、 3番目は0xF8を書き込み、 4 番目は0x00を書き込みますが、 0x30アドレスの内容が読み取られて送信されると、内容が変更されるのはなぜですか? Re: The SPI information reading problem is in SJA1124EVB 返信ありがとうございます。LabView で SPI モード構成を確認しました。クロック位相: 後続、クロック極性: 低、データ: 最上位ビットが最初です。SPI モード構成を取得する際に問題はありません。以下は私の LabVIEW プログラミング図と構成です。 Re: The SPI information reading problem is in SJA1124EVB こんにちは、 この問題は、SPI 形式またはタイミングが正しくないことが原因である可能性があります。SJA1124 は SPI モード 1 (CPOL = 0、CPHA = 1) を使用します。つまり、立ち下がりエッジでサンプリングし、立ち上がりエッジでシフトします。CLKアイドル状態は低です。LabVIEWのSPI構成がこれと一致しない場合（例：間違った CPOL/CPHA の場合、デバイスはコマンドを誤って解釈します。可能であれば、SPI 波形をキャプチャして、タイミングとデータの整合性を確認します。 BRs、トーマス

Issue with External 1.8V Power on FRDM-MCXN947 Board - MCU Unresponsive Objective: I am attempting to power my FRDM-MCXN947 development board from an external 1.8V supply. bypassing the default USB 3.3V LDO (U2). My attempts have been unsuccessful, and the microcontroller remains unresponsive until I revert to the default USB power configuration. Hardware Modifications Made: Referencing to FRDM-MCXN947 schematic I have disabled the DCDC core and enabled the LDO core by completing the following changes Populated (Enabled): R17. R194. R20. Removed / DNP (Disabled): R14, R18, R19: These resistors are DNP (Do Not Populate) to disable the DCDC_CORE. 2. Power Supply Setup: External Supply: 1.8V, connected to J25 (P3V3_MCU), pin 1. Jumper Configuration: The J24 (VDD_USB) jumper has been removed to isolate the board from the USB 5V input and the U2 LDO. 3. Observed Behavior: With External 1.8V: The board is completely unresponsive. A pre-flashed "blinky" program does not run. An external debugger detects target voltage but cannot establish communication with the MCU. With Default USB Power (J24 jumper on): Everything functions perfectly. Probing J25 shows 3.3V (from the U2 LDO), and the program runs correctly. 4. Troubleshooting Steps Already Taken: Verified the external power supply is stable and providing a clean 1.8V. Confirmed the power is present on the J25 header. Tried supplying 3.3V to J25 (with J24 off) as a test, but the MCU was still unresponsive. 5. Core Question / Suspected Issue: My understanding from the schematics is that the MCU's primary power rail (VDD_CORE) is fed only through the J24/J25 network. Therefore, disconnecting J24 and applying voltage to J25 should power the MCU directly. The fact that it does not, and that even 3.3V fails to work, suggests I may be missing a critical step or a secondary power requirement. What am I missing? Could there be another voltage rail  that must also be powered for the MCU to boot from an external supply on J25? Any insight would be greatly appreciated. Power Re: Issue with External 1.8V Power on FRDM-MCXN947 Board - MCU Unresponsive Hi Habib,  Thanks for the reply but we switch To MCX-N9XX Eval board Since it has the jumper settings we want and with that we were able to run the board successfully with 1.8v  Thanks again  Re: Issue with External 1.8V Power on FRDM-MCXN947 Board - MCU Unresponsive Hello @ashwinanil, To better assist you, could you please share a picture showing how you are supplying 3.3V to J25, along with any reworks involving resistors that have been made? BR Habib

ADC Hardware Trigger on P1.27 (falling edge) not working on LPC1768 hardware Hello, I am trying to test ADC hardware triggering on the LPC1768 using P1.27 as the trigger source with falling edge detection. In simulation, the ADC starts conversion correctly when I generate a falling edge on P1.27 , but on the actual hardware the ADC does not start conversion. My ADC is configured for hardware trigger on P1.27 with falling edge, channels are enabled, and the ADC is powered. I would like to know are there any limitations related to using P1.27 as an ADC trigger on LPC1768 hardware? Any clarification or guidance will be greatly appreciated. Thank you. Re: ADC Hardware Trigger on P1.27 (falling edge) not working on LPC1768 hardware Hi @AkshayNaik1907  yes—there’s a known errata on LPC176x that affects using P1.27 as the ADC external trigger. On real hardware the ADC can miss edges on P1.27 (and P2.10), so conversions don’t start reliably even though a simulator shows them working. The miss rate depends on the ADC peripheral clock. You can refer to the errta ES_LPC176x Errata sheet BR Harry

P1.27（立ち下がりエッジ）のADCハードウェアトリガーがLPC1768ハードウェアで動作しない こんにちは、 LPC1768で、 P1.27を トリガーソースとして立ち下がりエッジ検出を使用し、ADCハードウェアトリガーをテストしようとしています。シミュレーションでは、 P1.27 に立ち下がりエッジを生成するとADCは正しく変換を開始します が、実際のハードウェアではADCは変換を開始しません。 私の ADC は、立ち下がりエッジで P1.27 のハードウェア トリガーに設定されており 、チャネルが有効になっており、ADC に電源が投入されています。 LPC1768 ハードウェアで P1.27 を ADC トリガーとして 使用する場合、何か制限があるかどうか知りたいです 。 ご説明やご指導をいただければ幸いです。 よろしくお願いします。 Re: ADC Hardware Trigger on P1.27 (falling edge) not working on LPC1768 hardware こんにちは@AkshayNaik1907 はい。LPC176x には、P1.27 を ADC 外部トリガーとして使用することに影響する既知のエラッタがあります。実際のハードウェアでは、ADC は P1.27 (および P2.10) のエッジを見逃す可能性があるため、シミュレータでは動作していると表示されていても、変換は確実に開始されません。ミス率は ADC ペリフェラル クロックに依存します。 CANを参照してください ES_LPC176x エラッタシート BR ハリー

The issue of S32K314 secure boot : BSB 1. I successfully loaded the secure boot IVT and TAG.srec. After powering off and on again, it was able to run (the CAN diagnostic data was sent with a response). 2. To verify this from another angle, I manually modified the gmac content in TAG.srec and then loaded it along with IVT. However, it couldn't run normally. This should be normal, right? 3. I attempted to re-load the normal TAG.srec, but the loading process failed. It kept showing that the chip was locked and there was no way to unlock it using the script. 4. Attempting to rewrite other routines also results in the same error message. Could you please tell me what needs to be done to unlock it? Re: The issue of S32K314 secure boot : BSB Hi @liTian_one  If the HSE firmware authentication fails during the secure boot process, it may affect any prior authentication done by the debugger. However, you can still reconnect the debugger to recover the device. In case of a secure boot failure, the SBAF will first attempt Secure Recovery Mode. If that fails, it will switch to JTAG-Based Recovery Mode, where the device waits for a debugger connection to allow recovery. Re: The issue of S32K314 secure boot : BSB Sorry, I didn't express my confusion clearly. I would like to know: During the BSB secure boot process, if the HSE firmware verification fails, will it cause the PE unlocking operation performed afterwards to become ineffective? How can I solve the problem that was initially raised? Re: The issue of S32K314 secure boot : BSB Hi @liTian_one  Yes, every time a reset or power cycle occurs, the authentication is cleared, and the device returns to its locked state. This is also why it is necessary to select the "SECUREDEBUG" version of the device in your debug configuration (e.g., "S32K344-SECUREDEBUG" instead of "S32K344"). This selection ensures proper handling during debug entry, especially since a reset is triggered as part of the debug initialization process. Re: The issue of S32K314 secure boot : BSB This sentence means: Does this reset condition clear the unlock authentication of PE? After a power-on, if I execute the PE unlock script multiple times, does this reset condition clear the multiple unlock authentication of the PE? Re: The issue of S32K314 secure boot : BSB Hi @liTian_one  Secure boot and secure debug are indeed designed to coexist. As long as the ADK/P (Application Debug Key / Password) is known and debug access is enabled, it is possible to recover the device in the event of a secure boot failure. If an SMR verification fails during any boot phase—whether pre-boot or post-boot—one of two types of sanctions may be applied. Based on the applicable sanction, the HSE firmware will enter its default recovery mode. In cases where the device enters JTAG-Based Recovery Mode, the HSE remains in a reset state. This reset condition also clears any active authentication. Re: The issue of S32K314 secure boot : BSB Could I understand it this way? After unlocking, before the debugging and flashing process could be completed, it was automatically returned to the locked state. Re: The issue of S32K314 secure boot : BSB Yes, I have program a password and advance the MCU lifecycle, and using HSE.   I followed the method you provided and performed the PE unlocking operation, and it was successful as indicated.  However, after that, when I was debugging, the problem still persisted. Is it the case that "secure boot" and "secure debug" cannot coexist simultaneously? When secure boot fails, the secure debug cannot maintain the unlocked state? Re: The issue of S32K314 secure boot : BSB Hi @liTian_one  Have you enabled restricted access to the MCU through JTAG? In other words, did you program a password and advance the MCU lifecycle, either using HSE or without it? To unlock the device, please refer to the following link, which provides the necessary steps and scripts to unlock S32K3 devices when secure debug is enabled: NXP: Using PEmicro Tools to Enable S32K3xx Secure Debug Support Also, if you are working with a custom board, could you please verify that there are no hardware-related communication issues between the MCU and the debugger? Other customers have reported seeing similar secure debug windows when encountering issues related to JTAG communication or when the SBC is not powering correctly, which could prevent the MCU from being programmed (FS26).  BR, VaneB