A Question about MPU s32k144 I have a question about MPU. In the S32K144 demo about MPU, another light will turn on after pressing the button, and then the error register of port 0 will capture the error information. My question is why the error register of port 2 will also capture this information. Is the address I visited not the FLASH address? Why does this port of SRAM_L catch this error Re: A Question about MPU s32k144 Yes, that’s expected behavior in the MPU demo. Pressing the button triggers an access violation, which is logged in the error register and indicated by the second LED. Re: A Question about MPU s32k144 image.png /* * Copyright 2020 NXP * All rights reserved. * * NXP Confidential. This software is owned or controlled by NXP and may only be * used strictly in accordance with the applicable license terms. By expressly * accepting such terms or by downloading, installing, activating and/or otherwise * using the software, you are agreeing that you have read, and that you agree to * comply with and are bound by, such license terms. If you do not agree to be * bound by the applicable license terms, then you may not retain, install, * activate or otherwise use the software. The production use license in * Section 2.3 is expressly granted for this software. */ /* ################################################################### ** Filename : main.c ** Project : mpu_memory_protection_s32k144 ** Processor : s32k144 ** Abstract : ** Main module. ** This module contains user's application code. ** Settings : ** Contents : ** No public methods ** ** ###################################################################*/ /*! ** @file main.c ** @brief ** Main module. ** This module contains user's application code. */ /*! ** @addtogroup main_module main module documentation ** @{ */ /* MODULE main */ /* Including necessary configuration files. */ #include "sdk_project_config.h" volatile int exit_code = 0; /* User includes */ /* This example is setup to work by default with EVB. To use it with other boards please comment the following line */ #define EVB #ifdef EVB #define ON 0U /* LED ON */ #define OFF 1U /* LED OFF */ #define LED_GPIO PTD /* LED GPIO type */ #define LED_RED 15U /* pin PTD15 - LED RGB on DEV-KIT */ #define LED_GREEN 16U /* pin PTD16 - LED RGB on DEV-KIT */ #define SW_GPIO PTC /* SW GPIO type */ #define SW 12U /* pin PTC12 - SW2_BTN0 on DEV-KIT */ #else #define ON 0U /* LED ON */ #define OFF 1U /* LED OFF */ #define LED_GPIO PTC /* LED GPIO type */ #define LED_RED 0U /* pin PTC0 - LED0 on Motherboard */ #define LED_GREEN 1U /* pin PTC1 - LED1 on Motherboard */ #define SW_GPIO PTC /* SW GPIO type */ #define SW 12U /* pin PTC12 - SW2_BTN0 on Motherboard */ #endif /* Protected address in Flash memory */ #define ADDRESS_PROTECT 0x0007FF04U /*! \brief The main function for the project. \details The startup initialization sequence is the following: * - startup asm routine * - main() */ /* Expected error */ mpu_access_err_info_t expectedError = { .master = FEATURE_MPU_MASTER_CORE, /* Error Core master */ .attributes = MPU_DATA_ACCESS_IN_SUPERVISOR_MODE, /* Error data access in supervisor mode */ .accessType = MPU_ERR_TYPE_READ, /* Error read access */ .accessCtr = 0xA000U, /* Error occurs on region 0 and region 2 */ .addr = ADDRESS_PROTECT, /* Error address */ #if FEATURE_MPU_HAS_PROCESS_IDENTIFIER .processorIdentification = 0U /* Error processor identifier */ #endif }; /*! * @brief The error comparator * * @Param[in] error1 The error access. * @Param[in] error2 The error access. * @return Status * - true : The errors are the same. * - false: The errors are different. */ bool ErrorCompare(mpu_access_err_info_t error1, mpu_access_err_info_t error2) { bool status = false; if ((error1.master == error2.master) && (error1.attributes == error2.attributes) && (error1.accessType == error2.accessType) && (error1.accessCtr == error2.accessCtr) && (error1.addr == error2.addr)) { status = true; #if FEATURE_MPU_HAS_PROCESS_IDENTIFIER if(error1.processorIdentification != error2.processorIdentification) { status = false; } #endif } return status; } /* HardFault Handler */ void HardFault_Handler(void) { /* Enables region 3 to grant Core read permission */ MPU_DRV_EnableRegion(MPU_INST, 3U, true); } /*! \brief The main function for the project. \details The startup initialization sequence is the following: * - startup asm routine * - main() */ int main(void) { /* Write your local variable definition here */ bool status = false; uint32_t switchStatus = 0; status_t returnCode = STATUS_ERROR; volatile uint32_t test = 0U; mpu_access_err_info_t reportedError; /* ARM Disable Debug Exception and Monitor Control Register */ *(uint32_t *)0xE000EDFC = 0x1000000; /* Initialize clock module */ CLOCK_SYS_Init(g_clockManConfigsArr, CLOCK_MANAGER_CONFIG_CNT, g_clockManCallbacksArr, CLOCK_MANAGER_CALLBACK_CNT); CLOCK_SYS_UpdateConfiguration(0U, CLOCK_MANAGER_POLICY_AGREEMENT); /* Initialize LEDs and Button configuration */ PINS_DRV_Init(NUM_OF_CONFIGURED_PINS0, g_pin_mux_InitConfigArr0); /* LEDs off */ PINS_DRV_WritePin(LED_GPIO, LED_RED, OFF); PINS_DRV_WritePin(LED_GPIO, LED_GREEN, OFF); /* Check the initial state of the button */ switchStatus = PINS_DRV_ReadPins(SW_GPIO) & (1U << SW); /* Initialize MPU module */ returnCode = MPU_DRV_Init(MPU_INST, MPU_NUM_OF_REGION_CFG0, MPU_Cfg0); /* Check initialization */ if (returnCode == STATUS_SUCCESS) { /* Turn on LED_GREEN */ PINS_DRV_WritePin(LED_GPIO, LED_GREEN, ON); } /* Infinite loop */ for(;;) { /* Check button */ if (switchStatus != (PINS_DRV_ReadPins(SW_GPIO) & (1U << SW))) { /* Disable region 3 to ignore Core read permission */ MPU_DRV_EnableRegion(MPU_INST, 3U, false); } /* Read address in flash memory where protected by MPU */ test = *((uint32_t *)ADDRESS_PROTECT); /* Casting to void to avoid "Set but unused warnings" */ (void)test; /* Get the detail of error access on slave port 0 */ status = MPU_DRV_GetDetailErrorAccessInfo(MPU_INST, FEATURE_MPU_SLAVE_FLASH_BOOTROM, &reportedError); /* Check error status */ if (status) { /* Compare with expected error */ status = ErrorCompare(reportedError, expectedError); /* If true */ if (status) { /* Turn on LED_RED and turn off LED_GREEN */ PINS_DRV_WritePin(LED_GPIO, LED_RED, ON); PINS_DRV_WritePin(LED_GPIO, LED_GREEN, OFF); break; } } } for(;;) { if(exit_code != 0) { break; } } return exit_code; } /* END main */ /*! ** @} */ This is the program from the official example of S32K144. The screenshot above shows the registers, and both EAR0 and EAR3 have captured this error Re: A Question about MPU s32k144 Could you specify used example code and clarify a question a bit? Thanks

SPDIF トランシーバは AES3 仕様に準拠していますか? SPDIF と AES3 間の変換は非常に簡単です。 しかし、AES3 には RX と TX に対する追加のジッター要件があります。 私は、AES3 互換性/「プロフェッショナル」標準 (SPDIF ではなく) を指定する他の IC で SPDIF インターフェースを使用しました。SPDIF の場合は「コンシューマー」）。 少なくとも iMX93 に関しては、これに関する情報は見つかりません。 Re: Do the SPDIF transceivers meet AES3 specs? こんにちは@inojosh i.MX93 のSPDIF はAES3 に準拠していません。 BR

MCUXpresso 安全配置工具支持 S32K311 吗？ 我们对用于网络安全（HSE）的 S32K311 的编程环境很感兴趣。

<S32K1xx系列MCU应用指南之FlexIO模块使用详解>的样例工程 详细介绍了S32K144芯片上FlexIO模块的使用。其中使用的样例工程在哪里可以下载？特别是`S32K1xx_SDK_RTM3_0_SPIFlash_lpSPI_DMA_FlexIO_i2s`这个样例工程。

Romブートローダが内部フラッシュからダウンロードしたイメージを復号化しない こんにちは、皆さん。 現在、OTAPの更新に取り組んでいます。BLEデバイスをクライアントとして作成しました。IOT Toolboxアプリを使用してデバイスとモバイルと通信でき、bleotaファイルはPCBに正常に転送されます(KW45マイクロコントローラーを使用)が、ダウンロード後、アプリケーションが実行されていません。フラッシュでJ-memを使用すると、ファイルがダウンロードされているのも確認できます。システムのリセット後、Rom Bootloaderはフラッシュからイメージをインストールしようとしますが、Bootloaderはダウンロードしたイメージを完全に復号化できず、途中で停止します(メモリ位置を確認して確認しました)。この問題を解決するために私を助けていただけませんか。 私が追加したいもう1つのポイントは、uartを使用して同じファイルをsb3形式でフラッシュする場合、つまり blhost -p COM8 receive-sb-file application.sb3、正しく点滅し、アプリケーションが実行中です。 KW45 #OTAP Kinetis Wシリーズ・マイクロコントローラ Re:Romブートローダが内部フラッシュからダウンロードしたイメージを復号化しない NBUイメージと新しいsdkフレームワークとドライバーを更新した後、OTAPは正常に動作するようになりました。

IMXRT1170 EVKBボードを使用したセンサーのインターフェースにQSPIを使用 皆さん、こんにちは 開発目的では、MiMXRT1170 EVKBボードを使用しています。このボードでは、QSPiはデフォルトでメモリのフラッシュに使用されます。QSPIを使用して通信するセンサーを、別のフラッシュ方式でインターフェースする目的でQSPIを使用することが可能かどうか知りたいです。これはEVKキットで可能であり、最終的なアプリケーションはZephyrアプリケーションであるため、Zephyrでこれをサポートしていますか。 よろしくお願い申し上げます。

使用 QSPI 连接使用 imxrt1170 evkb 板的传感器 大家好 ， 我们正在使用 mimxrt1170 evkb 板进行开发。在此板中，QSPi 默认用于刷新理论。我想知道是否可以使用 qspi 来连接使用 qspi 进行通信的传感器（通过使用不同的闪存方法）。这在 evk 套件中是否可行，Zephyr 是否支持这一点，因为我们的最终应用程序将是 Zephyr 应用程序。 谢谢

NTAG5 Link SRAM Offset Hi, I'm working on an application with an NTAG5-LINK (NTP53121) NFC chip. We want to use this chip in Passthrough mode. I'm using the example code from SW6090 on my board, and the Android App build from SW5870. In principle this is working OK. However, when reading the content from SRAM written by NFC (from the Android App) over I2C by the microcontroller (address 0x2000 - 0x203F), I noticed that the data written by NFC actually starts at address 0x2004... When digging into this issue I found that the Android App code mentions: Initialize SRAM data for RF->I2C mode, not possible to send the whole SRAM (256 bytes) in a RF command because of the NFC API limitation, thus the first 2 blocks of the SRAM will not be written and the final lenght is 250 bytes. [Note the 2 typos: it's 4 blocks, and final length is 240 bytes]  And indeed the cmd_writeSRAM command in the App uses offset 0x04 to start writing the SRAM data. This explains the observed behavior. However, I cannot find any reference to this 'limitation' anywhere else. Do you know where to find it? Since I couldn't find the source of this limitation, I experimented with the offset. And I indeed found that when decreasing the offset below 0x04, the microcontroller no longer gets triggered to read the data from SRAM. Details: this means that for some reason the Event Detect pin of the NTAG5 chip does not signal the reception of new data over NFC. By force reading the SRAM content, it appears no data was written to SRAM by NFC at all So it seems that indeed there is, for some reason, a limitation of sending data to the NTAG5 SRAM from an NFC device. Although I'm kind of OK with this minor limitation (now that I know about it), I would like to understand the limitation. So is there any more information available about it? Thanks in advance. Re: NTAG5 Link SRAM Offset I got an update from NXP: Please keep in mind that these apps' examples are for demonstrating purposes, and optimization of them is welcome. Since the NTAG 5's SRAM buffer is 256-byte is possible I understand that it is possible to achieve the full-length reading but, since this limit has been described, I have to recommend to please develop you application using our API limits to avoid a malfunction of the NTAG 5 IC. Not the explanation I was hoping for, but I suppose this is all I will get. So I'll have to accept as is, and live with the small limitation. Re: NTAG5 Link SRAM Offset Hello Fabian, thanks for the quick answer, and your support. It's unfortunate there is no more documentation about the limitation. I would really like to understand the background of it. It's also strange the issue is unknown to you, as it is actually in the source code of the Android App (SW5870) (and for that matter also in the iOS App (SW6133). Is there anything I can do to help you to analyse the issue? May I suggest you to try to reproduce the issue? It's just applying the hardware and SW for SW6090 with SW5870/SW6133, nothing special. When you run the sample application, you will notice 3 things: When you check the content of sramBuff (for some reason it is not copied to gSRamData in the example, but that's a minor issue), you will see the first 16 bytes are 0x00, and the data from the Android App ({ 0x00, 0x01, 0x02 ... }) starts from byte 16, which shows the offset of 4 blocks When you change the 4th byte (Block Address parameter) in cmd_writeSRAM in the App from 0x04 to something below 4, the write to SRAM from the App is not detected by the microcontroller, keeping it waiting for new data And actually you will also notice something similar in the data going the other direction: The first 4 bytes of gSRamDataFixed send by the microcontroller is not shown in the Android App. This is because the 4th byte (Block Address parameter) of cmd_readSRAM of the App is 0x01, indicating SRAM should be read from block 1. When this byte is changed to 0x00, the whole content of the SRAM is read as expected (so this actually is working for the full 256 bytes) Re: NTAG5 Link SRAM Offset Hello sir, This is Fabian, I've been assigned to support your case. I appreciate your interest in our products. Unfortunately, we don't have a statement on this limitation. Since the reading from SRAM is a custom command and feature, this is part of NXP and the developed API for interfacing directly with the NTAG 5 using the provided utilities from the SW5870. Regarding the issues you experienced when decreasing the offset, it is quite strange, we haven't had similar issues from other customers that we know about.

如何将 libnfc-nci 库添加到 yocto imge 我打算使用 libnfc-nci 来驱动 IMX8MPLUS-EVK 上的 PN7160-EVK。我想将 libnfc-nci 添加到 yocto 图像和 imx-image-multimedia 的 sdk 中。对我而言有什么线索吗？ 实际上，我无法使用imx-image-multimedia的图像在imx8mplus-evk上构建libnfc-nci。因此，我想直接将其添加到yocto图像中。 非常感谢！ 回复：如何将 libnfc-nci 库添加到 yocto imge 中 谢谢您的回复。 我通过将 VBAT 电压从 3.3V 更改为 5V 解决了这个问题。此后它就起作用了。顺便说一句，如果禁用 TXLDO 检查，它还应该在 3.3V 下与 VBAT 和 VDD-PAD 一起工作。 回复：如何将 libnfc-nci 库添加到 yocto imge 中 你能告诉我你使用的是哪个版本的 BSP 吗？我明天会与我们的 NFC 工程师确认，然后向您提供最新消息。 回复：如何将 libnfc-nci 库添加到 yocto imge 中 nfcDemo 现在可以工作了，并且可以成功初始化 PN7160 模块。但由于某些 I2C 读取错误，它停止了。请参阅附件日志文件以了解更多详细信息。 回复：如何将 libnfc-nci 库添加到 yocto imge 中 谢谢您的回复。 我按照指南移植 PN7160 NFC 模块，该模块通过 I2C 接口连接到 8MPLUS-EVK。该设备由地址 0x28 处的 i2cdetect 检测到，但我无法使用 i2cdump 从 I2C 总线读取任何数据。 我也尝试运行 nfcDemo，但它也无法正常工作。日志显示 IRQ、DWD 和 VEN 引脚已成功验证，但我遇到了代码为 262 的 phTmlNfc_Init_Failed 错误。 您能提供一些建议吗？多谢！ 回复：如何将 libnfc-nci 库添加到 yocto imge 中 您可以关注此 AN

S32K3 SHE密钥更新 1.在K3 HSE_B Firmware RM文档中，FID定义为6位，所以K3不支持FID-5bit，对吗？[在K146芯片，FID不仅支持到6位，还支持到5位。] 所以，在S32K3中，如果使用FID-5bit生成M1-M3，SHE密钥无法更新，对吗？ JiayuZhou_0-1728703913045.png 2.在S32K3 MCAL的加密驱动程序中，SHE密钥的M4存储在密钥元素2（CRYPTO_KE_MAC_PROOF）中，M5存储在密钥元素6（CRYPTO_KE_CIPHER_PROOF）中。但是，据我所知，M4M5应该存储在密钥元素2中，而不是元素6中。NXP的加密代码不符合autosar标准吗？ JiayuZhou_1-1728704593426.png 回复：S32K3 SHE 密钥更新 你好，lukaszadrapa， 1.在你的图中，S32K3没有像S32K1那样的SFE标志，所以它只支持FID 6位，不能满足FID 5位，因为它必须配置VERIFY_ONLY位。NXP是否提供HSE固件支持使用FID 5bit？ 2. 下一次 RTD 什么时候提供？您能提供修改当前 RTD 中相关代码的方法吗？我们目前正在使用这个 RTD 开发软件，已经需要使用这个功能了。

对在 FTM0 上使用 PWM 和 IC 的疑问 使用 PWM_PAL 在 FTM0 通道 1、3、7 上生成 PWM，并手动初始化输入捕获上升沿回调 FTM0 通道 2 和 6。 很明显，从 SDK 配置来看，不可能使用相同的 FTM0 外设来使用/配置 IC_PAL 和 PWM_PAL。因此，我想采用使用 PWM_PAL 配置 PWM 通道的路径，并手动初始化输入捕获以检测 FTM0 通道 2 和 6 上的上升沿。 请帮我了解是否可行，并且status = PWM_Init(&pwm_pal_1_instance, &pwm_pal_1_configs);仅影响配置为 PWM（1、3 和 7）的通道，并且 FTM0 的其他通道（2 和 6）可以配置为输入捕获（上升/下降/上升和下降）边缘输入。 我们需要根据项目要求进行这些设置。 回复：关于在 FTM0 上使用 PWM 和 IC 的疑问 你好@Shail_meera 你是对的，你可以不设置ICRST位，然后使用其他定时器来记录触发事件的时间。您可以随意进行设置，但这不是推荐的用法，我们也没有这样的例程供您参考。 回复：关于在 FTM0 上使用 PWM 和 IC 的疑问 因此，这意味着在每个输入捕获事件中，FTM0_COUNT 都会重置为 0，这是 FTM0 通常使用的。 每个通道都有一个寄存器 CnSC，设置 ICRST = 0 不应重置 FTM0_COUNT 值。这应该允许使用相同的 FTM0 实例来使用输入捕获。 对于输入捕获，我们只需要在上升/下降沿进行中断调用，并且我通过测量两个上升沿之间的计数来使用 LPTMR 计算频率。 我需要一个解决方案来测量来自 FTM0 通道 2 的输入频率，同时在 FTM0 1、3 和 7 上有 PWM 输出。 回复：关于在 FTM0 上使用 PWM 和 IC 的疑问 你好@Shaik_meera 不仅与 SDK 相关，还与 FTM 功能相关。 我的建议是您需要使用两个 FTM 模块分别实现 PWM 输出和输入捕获功能。 对于输入捕获，当检测到捕获事件时，它将重置计数器，这会影响 PWM 输出。 回复：关于在 FTM0 上使用 PWM 和 IC 的疑问 有没有其他方法可以做到这一点？可能仅使用 C 代码手动初始化 PWM 和 IC。有没有什么例子可以做到这一点？ 回复：关于在 FTM0 上使用 PWM 和 IC 的疑问 你好@Shaik_meera 不，你仍然无法实现它， 回复：关于在 FTM0 上使用 PWM 和 IC 的疑问 你好@Shaik_meera 不，这不可能， 您必须分别为 PWM 和 IC 使用两个不同的 FTM 实例。

串行下载器运行时 FlexSPI 配置？ 在 i.MX RT1021 上，将 eFuses 设置为从串行 NOR 闪存启动（BOOT_CFG1[7:4] = 0 ]），如果它在串行下载器模式下运行，并且我使用 JTAG 调试器进行中断，我是否应该能够看到 flexSPI 上连接的串行 NOR 闪存设备的内容？ IEbootROM 串行下载应用程序是否正确配置 flexSPI 来访问闪存？ 读取 FlexSPI/MCR0 寄存器（@0x402a8000），结果为：0xffff80c2 这使得 MCR0[MDIS] 位 = 1，禁用整个 flexSPI 接口！我根本无法（通过 JTAG 调试器）清除 [MDIS] 位。 内存读取到 0x60000000（闪存的开始）读取的是乱码；但 MCUExpresso GUI 闪存工具写入并验证那里有一个 FCFB 块。 i.MXRT 102x 回复：串行下载器运行时的 FlexSPI 配置？ 谢谢你，Deigo。我还可以找到与其一起使用的 Kinetis 引导加载程序映像和主机 PC blhost 应用程序。使用 sdphost，我能够将引导加载程序映像上传到 MCU RAM 并在 MCU 处于串行下载模式时使用它来查看。

使用 FRDM-KW36 配置多个温度传感器 您好。 我目前正在学习使用 FRDM-KW36 板和 KW36 SDK 进行 BLE 通信。 -> 作为参考， MCUXpresso 版本为“v11.8.1_1197”，KW36 SDK 版本为“SDK_2_2_12_FRDM-KW36”！ 目前我正在根据蓝牙®低能耗演示应用程序用户指南中的示例“5.14低功耗温度传感器和收集器”进行学习，但我遇到了困难并提出一个问题。 在这个例子中，它由一个温度传感器（服务器设备）和一个温度收集器（客户端设备）组成，并且确认传感器测量温度并通过BLE通信将其传递给收集器。 这里的问题是，是否可以将 2 个以上的温度传感器（服务器设备）连接到一个温度收集器（客户端设备）？ 我想实现一个系统，其中 2 到 3 个温度传感器连接到一个温度收集器并通过 BLE 通信传输温度。是否可以？？ 如果可以的话，请告诉我如何配置它！ 我正在等待你的回复。提前致谢。 此致， 石镇。 产品：KW 34|35|36

S32G3ネットワークインターフェース S32G3のブロック図は、 ネットワーキング： FlexCAN×4 3x LINFlexD 1 x 2チャンネルFlexRay 1x GMAC <---これ 1x USBOTGの PCIe 3.0 とそれぞれ 2 レーンの 2x SerDes イーサネットネットワーク: PFE、IEEE 1588v2 + AVB、および 3 つの 2.5 Gbit MAC だから私の質問は、違いや関係は何ですか GMACと2.5GbitのMac ありがとうございます 日時:S32G3ネットワークインターフェース NXP製品をご利用いただき、誠にありがとうございます。 よろしくお願いいたします。 チェンイン 日時:S32G3ネットワークインターフェース わかりました、わかりました、ありがとうございます。 日時:S32G3ネットワークインターフェース ps:私はp.2 PBS32G3V2.pdfブロック図を参照しています

S32G2 SAF 2.0.1評価版の入手方法 コミュニティの皆さん、こんにちは。 S32G2 用の GoldVIP 1.12.0 をダウンロードしましたが、ブートローダー プロジェクトは SAF 2.0.1 のバージョンを参照しています。 しかし、私はただSAF 2.0.2を見つけることができますダウンロードサイトのEVALバージョン。 S32G2 SAF 2.0.1評価版はどうすれば入手できますか? ありがとうございます ハリー

使用 MCU-Link 板载编程器/调试器对 MIMXRT1170-EVKB 进行编程失败。 你好， 我收到了一块 MIMXRT1170-EVKB 板，之前已经用 MicroEJ Demo 程序的示例对其进行了编程。现在由于 USB 连接问题，我无法对电路板进行编程。我的电脑根本无法识别 MCU-Link 板载编程器，甚至它也不会显示 USB 端口上连接了什么东西。MCU-Link 上的红色 LED 快速闪烁，并且 MCU0Link 部分上没有亮起的绿色 LED。我将附上我所处情况的视频。之前在板上刷写的程序运行正常，确认 MCU 运行正常。 回复：使用 MCU-Link 板载编程器/调试器对 MIMXRT1170-EVKB 进行编程失败。 尝试使用有源 USB 集线器连接到 EVKB 的 MCU-Link。除此之外，MCU-Link 可能存在固件问题 - 抱歉，我不记得 MCU-LInk 的红色 LED 快速闪烁的含义。

i.MX 93 LPDDR4/4X-3733 布线建议 你好。 我对 i.MX93 LPDDR4 布线设计有疑问。 i.MX93 硬件指南中的“表 16. i.MX 93 LPDDR4/4X-3733 布线建议”中列出的值是设计 Allegro 时计算的延迟值吗？ 延迟时间被视为布线设计的一部分，但由于延迟时间并非仅由布线长度决定，因此模拟结果略有出入。 2.CK_T/CK_C 列为最大 200ps，但在“表 17.LPDDR4/4X延迟匹配示例（CA/CTL信号）”，“总净延迟=（PCB + Pkg）延迟”超过200ps。 （这些值也是 Allegro 的设计值还是来自模拟结果的值？） 3. 以下内容在“注意事项”部分中描述。 在 2 ps 内匹配 CA5、CA4、CA3、CA2 在 2 ps 内匹配 CA1、CA0、CKE1、CKE0 为什么一个组内的延迟时间必须匹配？ 我认为没有必要如此严格地匹配延迟时间，因为我认为只要延迟作为信号保持在时钟标准范围内，操作上就不会有问题。 我认为最好在操作范围内调整最小必要的布线长度（延迟时间），因为调整超过必要的布线长度会对信号质量和串扰影响产生不利影响。 回复：i.MX 93 LPDDR4/4X-3733 布线建议 你好，Rita_Wang 谢谢你的回答。 硬件指南中的延迟计算值适用于 Allegro 设计，并将用于布线设计。 我理解规范考虑到了模拟结果可能会导致延迟变化。 回复：i.MX 93 LPDDR4/4X-3733 布线建议 对于您的问题，请参阅给您的更新： 1.同意你的观点，延迟时间并不是仅由布线长度决定的。 表 16 是 LPDDR4/4X-3733 布线设计的建议，我们在表中加入了一些时序裕度，以确保所有客户按照该表进行设计都能成功完成电路板设计。 2.表 17 中的值来自 i.MX93 EVK，意味着我们已经在 EVK 上验证了它。 3. 抱歉，要求如此严格，但请遵循布线建议，因为我们已经通过 EVK 进行了验证。 回复：i.MX 93 LPDDR4/4X-3733 布线建议 我会确认并向您提供最新消息。

S32K314-RAM size issue Hello I saw in Table 5.S32K3xx chip's feature comparison in the S323XXRM manual that the RAM of the S32K314 has 512KB, which contains 96KB of TCM. But in Table 90.Memory configuration, S32K314 has 160KB SRAM0 and 160KB SRAM1, as well as 32kB ITCM and 64KB DTCM. All the above mentioned RAMs total only 416KB, which is 96KB short of 512KB. Where is this 96KB? BestRegards Simon Re: S32K314-RAM size issue Hello, yes, that is the case. Best regards, Peter Re: S32K314-RAM size issue Hello, That means other Masters including Core M7_0 can also access TCM1 through the backdoor, right? BestRegards, Simon Re: S32K314-RAM size issue Hello, Yes there is only one core. But you can use whole TCM. You will just access it via backdoor. You can see the address in the memory map for backdoor access are different as I have posted earlier. You will use backdoor for any other master except core which is tight to memory. For example also for DMA access. Best regards, Peter Re: S32K314-RAM size issue Hello Peter, But according to the record in this table, S32K314 has only one core, how can I use the TCM of other cores? SimonLiu_0-1716966772061.png BestRegards, Simon Re: S32K314-RAM size issue Hello, That is the TCM from other core. You can use it even if core is not present via backdoor access. petervlna_0-1716965588353.png Best regards, Peter

RTD 3.0.0 ですFlexCANに対応したDMA DMAを介してCANデータを受信するためのサンプルコードを構成して実行しましたが、受信完全割り込みは生成されません。 日時:RTD 3.0.0ですFlexCANに対応したDMA MPC57xx:設定と eDMA コントローラーの使用 このアプリケーションノートは、S32K322にも完全に適用できますか? 日時:RTD 3.0.0ですFlexCANに対応したDMA こんにちは@PetrSこれらの両方の機能b / wの違いは何ですか FlexCAN_Ip_RxFifo(INST_FLEXCAN_0,&recvBuff2); FlexCAN_Ip_Receive(INST_FLEXCAN_0, RX_MB_IDX, &rxData, false); そして、私がk3リファレンスマニュアルを読んでいたとき、それは私にはそれほど明確ではありませんでした、あなたはCAN DMA、メッセージバッファの使用、CAN IDフィルタリング、CAN割り込みなどを理解するための簡単なドキュメントを提供できますか。 日時:RTD 3.0.0ですFlexCANに対応したDMA こんにちは@PetrSこれらの両方の機能b / wの違いは何ですか FlexCAN_Ip_RxFifo(INST_FLEXCAN_0,&recvBuff2); FlexCAN_Ip_Receive(INST_FLEXCAN_0, RX_MB_IDX, &rxData, false);

NXP-MCUboot utility 2.4.0 issue using custom board. Hi All, hope you are doing well, I have designed a custom board based on imxrt1062 EVK, I'm using almost the same interfaces but taking off sensors and other stuff that are not necessary for the proyect. uC: IMXRT1062 SDRAM:same like evk. QSPI NOR FLash for boot. (working) LPUART: (working) LPSPI: lpspi4, connected to a memory SPI-NOR. (not working) I've modified an original SDK project in MCUExpresso, originally used to test lpspi communication between boards,but in this case to communicate with an external spi-nor memory, this programm send the READID command to a spi-nor, using lpspi4 port. I added the memory externally, to the evk, with wires. This is working with the evk, very well, the memory respond to the READID command in a correct manner. Using the NXP-MCUBoot Utility, connected by usb port, I can download the .axf file image to my custom board, without any problem or warning. The board starts well, and the lpuart communication is working, but the lpspi4 communication with the spi-nor not. I'm using the same connection like I did in the evk, the test over the physical pcb connections is ok, the pcb circuit is ok. Using debuggers to see the internal registers of the MCU, I reallized that almost all of them are not configurated like I did in the MCUExpresso with the Evk. the CCR and others registers of the lpspi4 interface have different values. my doubt is, why are the register content different if I'm using the original .axf file? (just in case, I tried with .s19 version with the same result). Maybe the NXP-MCUboot Utility needs to add some part to the original image, so a header or DCD file is needed? In that case, how can I have the same configuration? I've used DCD file before, in another project with imxrt1020 mcu, I understand that normally, a DCD file is used because you need that the bootloader initializes some registers and interfaces to start a boot process from sdram, flash, etc.. But in this case everything is already initiated. Many thanks for your help. Re: NXP-MCUboot utility 2.4.0 issue using custom board. Hi @nicolasmuratore, As this seems to be an error exclusive to MCU Boot Utility, I would highly recommend you post about this topic on the GitHub Issues page, as the author of this tool will be able to provide you with much better support about this topic. Here's the link: Issues · JayHeng/NXP-MCUBootUtility · GitHub. BR, Edwin