t2081 codewarrior jtag问题 嗨，恩智浦团队和贡献者们， 我使用 t2081 定制板并从 codewarrior 运行裸板项目 最初运行程序时出现错误 CCSprotocolPlugin：无法重置目标 [CCS 上次错误：T2080：核心无响应] 帮我解决它 回复：t2081 codewarrior jtag问题 亲爱的王一平： 感谢您的快速回复， 这是一个硬件问题，现已修复 回复：t2081 codewarrior jtag问题 请参阅“4.3上电复位建议” https://www.nxp.com.cn/docs/en/application-note/AN4804.pdf 此外，请确保您已在目标板上配置开关设置，以使目标板从硬编码的 RCW 启动。 回复：t2081 codewarrior jtag问题 看来JTAG接口设计没有问题。 请参考图4-1。请参阅 T2080RM.pdf 中的“上电复位序列”来检查您定制的电路板上的 POR 序列的时序图。 回复：t2081 codewarrior jtag问题 亲爱的王一平： 感谢您的快速回复， 我们仍然收到无法正确执行 JTAG 链的错误。 我们用 ppt 交叉验证了您的设计。 下面附件是重置序列的图像。 回复：t2081 codewarrior jtag问题 请参考https://www.nxp.com.cn/docs/en/application-note/AN4804.pdf中的“图3. JTAG接口连接”。 请确保您能获得与附件第3页类似的波形。 回复：t2081 codewarrior jtag问题 王一平您好， 请查找有关FPGA复位逻辑的信息， 如果需要，请向我们提出修改建议。 回复：t2081 codewarrior jtag问题 亲爱的王一平： 下面附件是您共享的命令的输出图像。 回复：t2081 codewarrior jtag问题 亲爱的王一平： 现在面临的问题， CCSProtocolPlugin：无法正确配置 JTAG 链。 我尝试使用来自 t2080rm 的硬编码 rcw 以及默认的 T2081 rcw 文件。 我正在分享项目创建所遵循的步骤以及我遇到的错误的文档 帮我解决一下。 回复：t2081 codewarrior jtag问题 您的定制主板上似乎没有有效的 RCW，请参阅“4.6.4.1.2T2080RM.pdf 中的“硬编码选项的 RCW 设置”将目标板配置为硬编码 RCW。 然后在 CodeWarrior IDE 中，请创建一个 SRAM 启动项目来连接到目标板，以避免 DDR 控制器初始化。

PN7160はI²Cピン配置でのみ使用します。 私たちの製品では、PN7160 NFCボードに使用できる2つの空きピンしかありません。1 つの SDA と 1 つの SCL。概念実証として、I²C(および電源)を介してのみ接続されたevalキットを使用して、ポーリングの例(nfcDemoAppポーリング)を実行しようとしています。その可能性はありますか?私はこれまでにインターフェースボードの有無にかかわらずテストしましたが、成功しませんでした。私の知識では、ポーリング時に必要ないはずの割り込みピンが不要であることを証明する必要があります。アドバイスをいただければ幸いです! さらに、スターターガイドは100%正しいわけではなく、この例はBookwormがインストールされているRaspberry Pi 5では動作しません。 接触型スマートカードリーダーIC Re:PN7160をI²Cピン配置でのみ使用します。 こんにちは @Jansch、こんにちは! 他の取り扱い方法ではデバイスの適切な機能を確保できないため、参照されたドキュメントに記載されているピンの取り扱いに関するガイドラインに従うことをお勧めします。 ただし、PN7160 の EEPROM のアップグレードをダウンロードする必要がない場合は、DWL_REQ ピンを扱わずに GND に接続することを検討できます。これは、このピンがアップグレードが行われる場合にのみ使用されるためです。PN7160 / PN7161データシートのセクション11.5.4を参照してください。 一方、可能な電源投入シーケンスでは、ホスト通信を可能にするためにプルアップしてブートプロセスを開始する前に、少なくとも10μsの間LOWにする必要があるため、VENリセットピンの動的処理が推奨されます(同じドキュメントの表36を参照)。 テストを行う場合は、提供されたドキュメントに基づいて行うようにしてください。上記のセクションと 図20から図25 を参照して、可能な電源投入シーケンスについてより深く理解することができます。 よろしくお願いします。 ダニエル書。 Re:PN7160をI²Cピン配置でのみ使用します。 こんにちは @Jansch、こんにちは! この度は、弊社製品にご興味をお持ちいただき、誠にありがとうございます。 PN7160評価キットのクイックスタートガイドに記載されているソフトウェアセットアップの手順の一部は、ボードのOM27160A1HNバージョンでのみ実行することを意図しており、一部はOM27160B1HNバージョンを対象としていることに言及することが重要です。PN7160のI²Cバリアントを埋め込むボードである OM27160A1EVK ボードを使用していることを確認してください。 使用している電源ピンの名前と、GNDピンが接続されているかどうかについて詳しく教えていただければ幸いです。 すべての場合において、ホスト通信を可能にするためにVENリセットピンを処理する必要があることに注意してください。また、ファームウェアのアップグレードを可能にするDWL_REQやIRQなどのピンは、PN7160とホスト間のデータフロー制御を確保するために同様に重要であることも考慮してください。 PN7160/PN7161データシートのセクション11.5を参照して、システムの全体的な健康状態のためにこれらのピンをどのように処理するかについて理解を深めてください。 よろしくお願いします。 ダニエル書。

PUF 设置密钥操作失败（PUF_SetUserKey），即使在正确注册并启动后 大家好， 我正在为客户编写安全启动程序，客户选择使用 PUF（物理不可克隆功能）硬件来加密一些自定义用户密钥。 我使用的开发板是 NXP i.MX RT1172 ( MIMXRT1172AVM8A )，并且使用 MCUXpresso IDE (v11.9.1 [Build 2170] [2024-04-19]) 和 Segger J-Link 进行调试以连接硬件。 我使用 MCUXpresso 安全配置工具烧录了 PUF_ENABLE 位保险丝，以便启用 PUF 操作。 在我的自定义启动程序中，我调用PUF_Init ，然后调用 PUF_Enroll （它将在生产线的第一次完成，此时其 PUF 激活码尚未存储在闪存中）， PUF_Deinit + PUF_Init （在注册后“重新启动” PUF），最后调用 PUF_Start 。 所有上述调用均返回成功状态。 此时（PUF 已初始化并启动），我想保存一个客户密钥（该密钥仅在生产生产线末端过程中传递给 Boot 程序）：我调用PUF_SetUserKey ，但此调用失败。 我跟踪了 PUF 驱动程序函数中的调用，发现它失败了，因为不允许执行SET KEY操作： /* check if SET KEY is allowed */ if (0x0u == (base->ALLOW & PUF_ALLOW_ALLOWSETKEY_MASK)) { return kStatus_Fail; } 这是为什么？ 在调用PUF_SetUserKey函数之前我应该做些其他事情吗？ 非常感谢您提供的任何帮助（甚至是文档参考或可以找到更多信息的链接）。 此致 回复：即使在正确注册并启动后，PUF 设置密钥操作仍失败（PUF_SetUserKey） 我意识到由于一个愚蠢的问题，文件没有保存，最后，函数 PUF_BlockSetKey() 在 PUF_SetUserKey 之前被调用，而不是在 PUF_SetUserKey 之后被调用。 我当然通过要求在 PUF_SetUserKey 之后调用 PUF_BlockSetKey() 来解决了这个问题。 如果有人发现类似的问题，我会保留此帖子以供将来参考。 注意：两个函数分别阻止 ENROLL 操作和 SET KEY 操作（ PUF_BlockEnroll() 和 PUF_BlockSetKey() ），因此请确保仅在 PUF 主操作之后调用这些操作。

S32K312 PLL_LOL 問題 こんにちは、NXPさん S32K312は、 （ ESD ）空中放電±15kV試験中にリセットされることが分かりました。リセットの理由はPLL_LOLでした。そこで、NXP S32K312EVB-Q172を使用して同じテストを行ったところ、こちらもリセットされました。 クリスタルダイバーの強度を向上させるために GM_SET レジスタを変更しようとしましたが、改善は見られませんでした。そして、DCMRWP3[9]を1に設定しようとすると、PLL_LOL時にS32Kはリセットされませんが、MCUは停止し、リセットのみが回復できます。 ESD テスト中は S32K3 を実行し続ける必要があります。PLL_LOL のときに CPU クロックを FIRC に切り替えることはできますか?いくつか提案をいただけませんか。よろしくお願いします! Re: S32K312 PLL_LOL Problem こんにちは、ダニエル。 ありがとうございます。自動レベルコントローラを無効にすると、この問題を解決できます。 Re: S32K312 PLL_LOL Problem 高出力発振器とはどういう意味ですか? 自動レベルコントローラ（FXOSC_CTRL[ALC_D] = 1）を無効にしましたか？ BR、ダニエル Re: S32K312 PLL_LOL Problem こんにちは@danielmartynek 、 ご返信ありがとうございます。CMUは無効になっており、リセットの理由はPLLロックアウト（LOL）であると確信しています。PLLがLOLになると、MCUはリセットされます。DCMRWP3[9]を1に設定すると、PLLがLOLの間はMCUはリセットされませんが、動作を停止します。そのため、PLLがLOLの間はシステムクロックをFIRCに戻すことができません。水晶発振器をより高出力のものに交換してみると良いでしょう。 Re: S32K312 PLL_LOL Problem こんにちは@zhengjianfei1さん FXOSC が PLL ロック喪失の原因であると確信していますか?FXOSC クロック モニターは有効になっていますか? それはPLLだけの問題かもしれません。ラストマイルレギュレータは有効になっていますか? 割り込み内でシステム クロックを FIRC に戻すこともできます。 MUX_0_CSC[SAFE_SW] = 1 よろしくお願いいたします。 ダニエル

i.MX8MQ - 在不使用 USB/UUU 的情况下加载初始代码 你好 我们正在开发一个使用恩智浦 i.MX8MQ 处理器的定制嵌入式系统。由于硬件设计的空间限制，我们无法在最终产品中使用 USB 端口。 系统概要： 处理器：i.MX8MQ 内存： 4GB DDR4 存储空间外置 eMMC 目标操作系统在 Cortex-A53 上运行的 Yocto Linux 尚未刷新初始启动加载程序或软件（系统完全空白） 可用的调试接口：JTAG（SEGGER J-Link） 我们的主要问题是 我们能否使用 JTAG（通过 J-Link）初始化 DDR 并在不使用 USB 或内部启动 ROM 启动过程（即绕过 UUU 工具）的情况下在 RAM 中加载和执行代码（例如 U-Boot）？ 还是必须至少使用一次USB OTG + UUU串行下载器将初始代码加载到系统中，然后才能从eMMC启动？ 非常感谢你们的帮助。 Re: i.MX8MQ – Initial code loading without USB/UUU using 您好， 对于支持 Cortex-A53 的 JTAG 和 JLink 脚本，建议直接应用于 segger： https://forum.segger.com/index.php/Thread/4447-SOLVED-Cortex-A53-support/ 恩智浦将 Lauterbach Trace32 用作 Cortex-A53 内核的调试器工具。 此致 Re: i.MX8MQ – Initial code loading without USB/UUU using 你好 感谢您的参考。 我查看了 SDK 和工具链补丁链接以及您提到的 OpenOCD 文档，但没有找到一个清晰完整的示例或指南来说明如何操作： * 在 i.MX8MQ (Cortex-A53) 上通过 JTAG 初始化 DDR、 * 通过 JTAG（例如，使用 SEGGER J-Link）将 U-启动 或任何自定义二进制文件直接加载并执行到 A53 RAM 中， * 完全不使用内部启动 ROM 机制（即不使用 USB/串行下载器模式）即可执行此操作。 现有的大多数文献似乎都是 * 以 Cortex-M4 内核为目标、 * 假设已存在引导加载程序，或 * 与您提供的参考一样，演示只有在通过 USB 和 UUU 工具加载 U-Boot 和内核之后才能通过 JTAG 对其进行调试，而不是在空白设备上进行全面启动。 你能否澄清一下官方是否支持通过 JTAG（不带 USB）启动 Cortex-A53 代码，如果是，你能否提供： * 直接的应用笔记、应用指南或示例脚本（J-Link、Lauterbach、DS-5 或 OpenOCD） * 或有关 DDR 训练、代码上传和通过 JTAG 启动 A53 的任何步骤？ 这对调用我们的定制硬件非常有帮助，因为我们的定制硬件目前没有预刷新的启动加载程序，也没有 USB 访问权限。 再次感谢您的支持。 顺祝商祺！ Re: i.MX8MQ – Initial code loading without USB/UUU using 你好 可望 IDE-调试、编译和版本工具 (2) SDK_2.3_mx8mq_beta_Patch (REV)sdk2.3_mx8mq_beta) （恩智浦提供了 IAR 和 Segger 工具补丁以支持 i.mx8MQuad 设备） i.MX 8M 评估套件|NXP 对于支持 A53 的 Lauterbach 和 ARM DS-5，对于 OpenOCD，可以看看 a53 的支持 编程指南：OpenOCD + Eclipse + Jtag 在 Uboot 上调试& Linux 此致 Re: i.MX8MQ – Initial code loading without USB/UUU using 你好 感谢您的支持。 我找到了通过 JTAG 在 M4 内核上加载固件的相关文档，但没有找到 Cortex-A53 内核的类似文档。 能否提供或向我提供有关使用 JTAG（如使用世纪佳缘 J-Link）在 Cortex-A53 内核（i.MX8MQ）上加载和运行代码的官方文档或资源？ 顺祝商祺！ Re: i.MX8MQ – Initial code loading without USB/UUU using 你好 是的，您可以使用 jtag 或单独对 eMMC 或 SD 卡进行编程。 此致问候

Zephyr を実行する MIMXRT1180-EVK 用の Gen AVB TSN スタックを構築する 標的： Zephyr を実行している CM7 ターゲット上で MIMXRT1180-EVK ボード用の Gen AVB TSN スタックを構築しようとしています。 https://github.com/NXP/GenAVB_TSN FreeRTOS用の設定ファイルがあります: config_freertos_rt1189_cm7.cmake しかし、Zephyr の場合は違います。Zephyr には次の機能があります。 config_zephyr_imx8mm_ca53.cmake config_zephyr_imx8mn_ca53.cmake config_zephyr_imx8mp_ca53.cmake config_zephyr_imx93_ca55.cmake 入力が必要です: 誰か、参考として、上で述べた Zephyr ターゲットの 1 つ用にこれを構築する方法を共有してもらえませんか。 また、誰かが私のアプローチを見て、正しい方向に進んでいるかどうかをCAN確認してくれると嬉しいです。 私が試したこと: 私が採用しているアプローチは、GEN AVB TSN スタックをライブラリとして組み込んだ Zephyr アプリケーションを構築しようとすることです。私のワークスペースでは、github からソースコードを取得しました。 |- ワークスペース | |- GenAVB_TSN | |- rtos抽象化レイヤー | |- ゼファープロジェクト | |- mcux_sdk_main | |- zephyr-genavb-demo --> Zephyr アプリケーション | | |- CMakeLists.txt | | |- ローカル構成_mimxrt1180_evk_mimxrt1189_cm7.cmake | | |- ソース | | | |- メイン.c なお、Zephyr のセットアップはすでに完了しており、次のコマンドを使用して CM7 ターゲット用の hello_world アプリケーションをビルドできます。 cd ~/zephyrproject/zephyr west ビルド -p -b mimxrt1180_evk/mimxrt1189/cm7 サンプル/hello_world GenAVB_TSN は 7_1 ブランチにあり、config_zephyr_imxrt1189_cm7.cmake を追加しました: Zephyr アプリケーションには 2 つのメイン ファイルがあります。CMakeLists.txt と local_config_mimxrt1180_evk_mimxrt1189_cm7.cmake ビルドに使用するコマンド: cd ~/zephyrproject/zephyr west ビルド -p -b mimxrt1180_evk/mimxrt1189/cm7 ~/zephyr-genavb-demo/ --sysbuild Re: Build Gen AVB TSN stack for MIMXRT1180-EVK running Zephyr こんにちは@SDC ご辛抱いただきありがとうございます。社内で協議しており、以下にコメントを共有させていただきます。 現時点では、MCU をターゲットとする場合、Zephyr で GenAVB/TSN スタックをコンパイルするための公式かつテスト済みの方法はありません。README の表に示されているように、現時点では i.MX 8M バリアントと i.MX 93 のみがサポートされています。(サポートされているハードウェア ターゲットと構成) NXP ガイドラインでは、お客様の開発プロセスも、当社側からサポートを追加するためのタイムラインもサポートされていません。 FreeRTOS 用にコンパイルされた i.MX 93 スタックと Zephyr 用にコンパイルされた i.MX 93 スタックの違いを正確に判別することはできません。おそらく、ユーザー自身が i.MX RT1180 のコンパイルを成功させることは技術的には可能 (多大な努力が必要です) ですが、それを強くお勧めしません。 今回はサポートできず申し訳ございません。 ディエゴ Re: Build Gen AVB TSN stack for MIMXRT1180-EVK running Zephyr こんにちは@SDC お問い合わせいただきありがとうございます。 i.MX MPU ターゲットについては、Harpoon プロジェクト(https://github.com/NXP/GenAVB_TSN?tab=readme-ov-file#zephyr)でのみCAN参照できます。 i.MX RT1180 の AVB TSN Zephyr 統合に関しては、現在このトピックを確認中です。後ほどご連絡いたします。 ディエゴ

MQX 4.2 closesocket() では、プリエンプションが再度有効化されない可能性があります sock_close.c/closesocket() では、ストリーミング ソケットが突然閉じられると、_task_start_preemption() が呼び出されない場合があります。ただし、呼び出される必要があります。これは、_task_start_preemption() の呼び出しが発生するまで、呼び出しThreadのプリエンプションが無効になることを意味します。 int32_t クローズソケット(uint32_t ソック) { ... そうでない場合、 if(((uint32_t)socket_ptr->PROTOCOL) == SOCK_STREAM) { 構造体 tcb_parm パラメータ; if(NULL == socket_ptr->TCB_PTR) { _task_start_preemption(); //***この呼び出しをここに追加*** 出口へ行きます; } ... } ... } Re: MQX 4.2 closesocket(), preemption might not be re-enabled フィードバックをありがとうございます。MQX チームに転送します。 よろしくお願いします。 ダニエル

S32G399A NORフラッシュからの起動に失敗 こんにちは 私たちのボードでは、Micron NOR Flash MT35XU512ABA1G12-0AUT を使用しています。 NOR フラッシュからのブートに問題があります。（簡単なアプリケーションは、PE_01を切り替えてLEDを点滅させることです） 以下に関連するファイルを添付しました: 1. QuadSPIパラメータファイル: test_Qspi.bin 2. ブートローダ+アプリケーションの組み合わせbin: led_test_0606_blob2.bin 3. S32 フラッシュツールアルゴリズム: fsdk_qSpi_mt35xu512.bin JalseyXie_1-1749190402676.png 何か手順が抜けているかどうか確認していただけますか? ありがとうございます。 よろしくお願いいたします。 ジャルシー Re: S32G399A Fail to Boot from NOR Flash こんにちは。今日は別の問題が発生しました。書き込み時に消去することしかCANず、続行できません。調べるのを手伝ってください。 フラッシュIDの読み取りも正しい LONGGANGSU_0-1753806039310.png LONGGANGSU_1-1753806052649.png Re: S32G399A Fail to Boot from NOR Flash この問題は解決しました。ありがとうございます。 Re: S32G399A Fail to Boot from NOR Flash こんにちは@LONGGANGSU 、 はい、カスタム qspi パラメータを使用して NOR フラッシュからのブートを管理しました。 しかし、使用しているフラッシュが NOR の場合は、S32FT のこのアルゴリズムを使用してフラッシュから起動できるはずです。 JalseyXie_0-1753665092831.png Re: S32G399A Fail to Boot from NOR Flash こんにちは。問題は解決されましたか?現在使用している S32G399A チップには、フラッシュ モデル MX25UW51245 があります。現状では、FLASH TOOLS ツールを使用して正常に書き込み、検証CANます。しかし、BOOTMOD を RCON に設定すると、FLASH から起動できません。オシロスコープを使用して SCK 信号と CS 信号を測定CANます。SCK クロックは 28MHz ですが、持続時間は約 1.3ms しかありませんでした。 Re: S32G399A Fail to Boot from NOR Flash こんにちは、 JalseyXie 返信が遅くなり申し訳ありません。 以下の住所が正しく入力されているか確認してください。 Joey_z_0-1749700840290.png ご自身の燃焼方法に問題がないことを確認した場合。 M または A コアを使用して、NOR FLASH に書き込むコンテンツが正しいかどうかを確認し、書き込みアルゴリズムに問題がないか確認できます。 お役に立てれば幸いです。 BR ジョーイ Re: S32G399A Fail to Boot from NOR Flash こんにちは@Joey_z 、 この投稿に関して何か更新情報はありますか? コミュニティで同様の問題を見つけました。Re: QSPIブートがNORフラッシュ後のイメージアプリケーションのロードに失敗する - NXPコミュニティ よろしくお願いいたします。 ジャルシー Re: S32G399A Fail to Boot from NOR Flash こんにちは@Joey_z 、 S32 フラッシュ ツールで fsdk_qSpi_mt35xu512.bin を使用してフラッシュするとエラーは発生しませんが、Micron フラッシュがこのアルゴリズムと互換性があるかどうかはわかりません。 はい、デバッガーで PE_01 を切り替えることは問題ありません。 よろしくお願いいたします。 ジャルシー Re: S32G399A Fail to Boot from NOR Flash こんにちは、 JalseyXie お問い合わせいただきありがとうございます。 fsdk_qSpi_mt35xu512.biを使用CANましたか？NOR フラッシュをプログラムするための S32 フラッシュ ツールの通常のアルゴリズムですか?また、単純なアプリケーションのデバッガーを使用して PE_01 を切り替えることはできますか? BR ジョーイ

iMX8QM 以太网 IEEE_rx_macerr 我正在两个 imx8QM 板之间运行一些 iperf3 测试，每隔一段时间，当以千兆位运行时，我会看到一连串的重试。当我使用 ethtool -S 检查统计数据时，我发现出现了一些 IEEE_rx_macerr 错误。这些错误似乎表明 MAC 的 Rx 缓冲区溢出并丢弃数据包。这在意料之中吗？在 linux 中是否有办法增加缓冲区的大小（运行"ethtool -g" 返回"不支持" 操作）？ 我正在自定义板上运行基于内核 6.1 的 yocto 版本（基于 imx8QM 换成产品名，如“i.mx8-mek是……” 的设计）。 i.MX 8 系列 | i.MX 8QuadMax (8QM) | 8QuadPlus Linux Yocto Project Re: iMX8QM Ethernet IEEE_rx_macerr 回来看这张票，因为我们终于能买到一套 imx8qm 换成产品名，如“i.mx8-mek是……” 开发板了。我进行了以下测试： -将两个换成产品名，如“i.mx8-mek是……”的以太网端口连接在一起。 -启动所提供的 SD 卡上的默认映像 (4.14.62-imx_4.14.62_1.0.0_beta+g1907fe4 ) - 创建一个名为"dummyLoad.sh 的脚本" #!/bin/bash x=1 while [ true ] do x=$x+1 done - 在后台运行六个 dummyLoad.sh 实例。 - 在两块板之间运行 iperf3 120 秒 在三次运行中的两次中，iperf3 报告了一两次批量重试。 有谁能在恩智浦方面重现这种情况？ Re: iMX8QM Ethernet IEEE_rx_macerr 您好， 请分享以下输出： # ifconfig -a # ethtool -l 此致敬礼 Re: iMX8QM Ethernet IEEE_rx_macerr 你好，@JosephAtNXP、 我试着运行该命令，结果出现以下错误： 网络链接错误：不支持操作 我正在运行基于内核 6.1.22 的映像。以后版本的内核/以太网驱动程序是否支持更多的 ethtool 选项？ Re: iMX8QM Ethernet IEEE_rx_macerr 你好，我是@gilmoreat、 队列数并不总是等于进程数，您能否尝试运行以下命令？ ethtool -L rx 1 tx 1 此致 Re: iMX8QM Ethernet IEEE_rx_macerr 另外，如何检查队列数量？测试时使用以太网接口的两个应用程序是 iperf3 和 ssh。这是否意味着我们将使用 2 个 queus？ Re: iMX8QM Ethernet IEEE_rx_macerr 我正在从全新启动运行iperf3并使用默认设置，唯一的不同是使用-t选项运行命令超过默认10秒。不幸的是，我们过去找不到库存的换成产品名，如“i.mx8-mek是……”板，所以我没有可以测试的。我们还需要对yocto进行一些补丁才能在我们的板上运行，因此更新到新版本需要一段时间。 Re: iMX8QM Ethernet IEEE_rx_macerr 您好， 感谢您对恩智浦半导体产品的关注， 你能否分享在 iperf3 测试中设置的选项，就像之前对接口所做的配置一样，或者确认板是否已重新启动？ 你能在两个 8QM 换成产品名，如“i.mx8-mek是……”上进行复制吗？你能在最新的 Yocto 版本中运行这个测试吗？ 我还想问，配置了多少队列？检查 ERR050395：ENET：通过 8QM 中的多个队列接收流量时以太网 RX 挂起 勘误。 此致

S32K341 - Issue with Mem_43_INFLS on S32DS3.6.2 and RTD6.0.0 Dear NXP Support/NXP Expert, I am developing a bootloader for S32K341 processor. I have started from an example (Mem_InFls_Example_S32K344). To start, I have modified the memap files in order to put in RAM all the function involved to the pflash job and It worked, BUT I want to work with the original generated files (with an exception of c40 files where, on my understanding, It is necessary to change the pragma declaration). So, I have enabled Mem load access code on job start il_ciancio_0-1753171185572.png the erase and write address are placed in the end of the ram zone int_sram : ORIGIN = 0x20400000, LENGTH = 0x00007F00. 1) Is that correct? Or I have to put these pointers in other zone? Below you can find the ramcode section from the map file: il_ciancio_1-1753171422314.png 2) Am I missing some function? The issue is an hard fault handler, it is started from: 0x40d2e5 : b.n 0x40d300 ; 0x40d3f3 : b.n 0x40d40e ; basically near the "jump" to the flash driver. il_ciancio_3-1753171549471.png 3) Any idea?  I am a little bit stucked. Thanks a lot, Ciancio Re: S32K341 - Issue with Mem_43_INFLS on S32DS3.6.2 and RTD6.0.0 Hi @il_ciancio, Great to hear that it helped This issue likely occurs because the core writes data to SRAM, which is affected by the data cache, if the core would read the data, there would be no issue. However, when the core tries to execute code from that same memory region, it relies on the instruction cache. If the instruction cache hasn’t been properly invalidated or updated, the core may end up fetching uninitialized instructions — executing 0x00 bytes instead of the actual code with 0x1 at LSB. Regards, Daniel Re: S32K341 - Issue with Mem_43_INFLS on S32DS3.6.2 and RTD6.0.0 Remove MPU_ENABLE: this solution doesn't work, but the sram area is cachable, maybe I have to try with a no cachable area. Enable Mem clean cache After Load Access Code: with this solution and the same pointer and the MPU_ENABLE the code works! You get the point, great work, thanks a lot! About the thumb addresses, I am a little bit confused, because the macro MEM_43_INFLS_AC_CALL is compiled with an or with ARM_FAR_CALL2THUMB_CODE_BIT0_U32, so the jump itself should work. Maybe inside the flashdriver there is this issue? By the way, as I wrote, enabling the cache the code is working. I will wait If you have other comments on MEM_43_INFLS_AC_CALL and I'll close the ticket. Thanks a lot and again, great work! Ciancio Re: S32K341 - Issue with Mem_43_INFLS on S32DS3.6.2 and RTD6.0.0 1.  Go to the properties of the project and remove this symbol. danielmartynek_0-1753192518255.png 2. This INVSTATE fault is caused by branching to to a non-thumb address - a thumb address has the least significant bit set to 1. And this can be potentially caused by the cache - the core branches to whatever is in the cache. Regards, Daniel   Re: S32K341 - Issue with Mem_43_INFLS on S32DS3.6.2 and RTD6.0.0 I will try both ways, just some questions: is there an api to disable MPU? This can also be (potentially) caused by the Cache (managed by the MPU). ->just for my understanding of the micro, how did you come to this conclusion? do you have any references to this error? thanks a lot and great work! Ciancio Re: S32K341 - Issue with Mem_43_INFLS on S32DS3.6.2 and RTD6.0.0 This can also be (potentially) caused by the Cache (managed by the MPU). MPU can be disabled in the startup code - so you can easily test it. However, you can enable the option below to clean the cache. danielmartynek_0-1753191322052.png Re: S32K341 - Issue with Mem_43_INFLS on S32DS3.6.2 and RTD6.0.0 It is related to this: il_ciancio_0-1753189857242.png il_ciancio_1-1753189870001.png. Lookin to the data stored in the ram the hard fault start from (MEM_43_INFLS_AC_CALL in Mem_43_INFLS_IPW_Erase): IR instruction: 0x40dc05 : b.n 0x40dc20 . Thanks a lot. Re: S32K341 - Issue with Mem_43_INFLS on S32DS3.6.2 and RTD6.0.0 Hi @il_ciancio, In the fault handler, read the Configurable Fault Status Register (CFSR) to determine the cause of the fault. Refer to the official ARM documentation for details: https://developer.arm.com/documentation/dui0646/c/Cortex-M7-Peripherals/System-control-block/Configurable-Fault-Status-Register If the fault is identified as a MemManage fault, inspect the Memory Protection Unit (MPU) configuration for the memory region at address 0x20407E00. Re: S32K341 - Issue with Mem_43_INFLS on S32DS3.6.2 and RTD6.0.0 Thanks for your reply. This is my configuration and via debugger I can see in the RAM area the the Access Code is loaded. The erase/write pointer are not used by the application. il_ciancio_0-1753187073096.png What can i check? Thanks Re: S32K341 - Issue with Mem_43_INFLS on S32DS3.6.2 and RTD6.0.0 Hi @il_ciancio, I just tested it with the default Mem_InFls_Example_S32K344 example. I changed the sector to a BLOCK_0 sector. #define EXAMPLE_SECTOR_START_ADDR (0x004F0000U) danielmartynek_0-1753177378036.png I saw that these SRAM locations were unused by the application, so I used them: danielmartynek_1-1753177385883.png The code is being copied there: danielmartynek_2-1753177391938.png And the example works as expected. Can you test it on your side? Thank you, Regards, Daniel

LS1017 - XSPI_B read errors Hello NXP Support Team, I have a read issue with the XSPI_B interface of the LS1017 device. Hardware Info/Setup: CPU XSPI_B is connected to a microsemi FPGA CPU platform frequency = 400 MHz, CPU speed = 1500 MHz --> XSPI Errata A-050568 is not applicable Single point-to-point connection (tracelength around 70mm, matched to +-2mm) DDR Mode 50 MHz (100Mbit) Only IP-Mode Commands are used for LS1017 DQS is driven by FPGA - provided read strobe(MCR0[RXCLKSRC]==3) DLL for DQS sampling point set to: SLVDLYTARGET=0xF ; DLLEN=0x1 ; OVRDEN=0x0 ; Other fields in DLLxCR kept as reset value (all zero) Only CS-Signal has a 4.75k pullup resistor The simulated signal integrity on PCB level looks fine Error/Test-Funcion: Initially a testfuction on the LS1017 (VxWorks operating system) generates a random pattern and writes it once to the a test memory within the FPGA. After the write transaction has finished the funcion reads the pattern periodically from the FPGA test memory an compares it to the original values (512 Bytes per read loop). Attached you can find an example console output of my test funcion showing the error. I tried to read and verify the test memory content 5000 times. In this case the first 1207 runs showed no errors. Run 1208 contained errors. The error pattern has conspicuous features: Errors occure 64 Byte aligned (=IP-Command length) --> (attached example: offset 384/64=6) Error is exactly 64 Byte long (=IP-Command length) --> (attached example: offset 448-384=63 Within the 64 error bytes only every second byte has errors --> falling edge of DQS? It appers that the second bytes are shifted for the whole 64 bytes Offset 384-391 expected: 0x d5 79 23 80 52 56 5e 4d Offset 384-391 actual: 0x d5 8a 23 79 52 80 5e 56 For other testfuncion runs the errors have the same features, but at different runs + offsets. My Questions: Have you seen similar read issues in the past  In the Reference Manual Figure 187. DQS is drawn in phase with A_SCLK/B_SCLK, but in reality DQS rising/falling edge is shifted by round-trip-time + FPGA lead time. (in our case in the magnitude of 8 to 10 ns). Can you provide more information on how internal DQS sampling mechanism / DLL delay line is working? (e. g. timebase for DLL) Datasheet Table 49. contains a formula for CS output hold time/ CS output delay with the parameter T/2. T is the period of FSCK previous mentioned in the same table? FSCK = serial root clock? --> in our case T=10ns? Datasheet Figure 32.: FlexSPI DDR mode 2 = (MCR0[RXCLKSRC]=0x3)? TFSIDVW Value from Table 48 ist also applicable to DDR mode with MCR0[RXCLKSRC]=0x3 Best regards SL QorIQ LS1 Devices Re: LS1017 - XSPI_B read errors Hello @Stefan_L  Hope this email finds you well, This may be a synchronization issue, I would like to ask you a few questions, Did you consider the note from the section?: 18.5.14.4 DLL configuration for sampling: If serial root clock is lower than 100 MHz, DLL is unable to lock on half cycle of serial root clock because the delay cell number is limited in delay chain. Then DLL should be configured as following instead: — OVRDEN=0x1 — OVRDVAL=N; Each delay cell in DLL is about 75 ps~225 ps. The delay of DLL delay chain is (N * Delay_cell_delay), N should be set based on max. DDR frequency that current project supported, N = 17,please notice this is a recommended value. May need to adjust in real application if facing failure. — Other fields in DLLxCR should be kept as reset value (all zero) Could you please provide us with the root clock signals waveforms from the LS1017? Did you consider the information from the section "18.6.6 Application on FPGA device " from the QorIQ LS1028A Reference Manual, Rev. 0, 12/2019?  Have a great day. BR, Hector V

在 nxp s32k312 上遇到 HSE 固件问题 我们使用的是 NXP S32K312 MCU，目前在 HSE 固件方面遇到了问题： 1.HSE 状态寄存器值出现损坏 (0x4038C107)。 2.由于状态损坏，无法访问 HSE API。 3.尝试清除或重新刷新 HSE 固件失败。 4. 写入 MU0_TR1 寄存器或内存以触发擦除/RESET 命令不起作用。 5. 连接调试器后，观察到在一次外部 RESET 期间进行了多次软件 RESET。 请求援助： 1.请提供在 S32K312 上清除和重新刷新 HSE 固件的正确和推荐程序？ 2.如果由于当前损坏状态而无法重新刷新 HSE 固件，可以采取哪些步骤恢复 HSE 或解决状态寄存器损坏问题？ 3.在连接调试器的情况下进行硬 RESET 时观察到的多次 RESET 是否有任何已知问题或变通方法？ 4.如何解决 HSE 状态寄存器损坏问题，并重新获得对 HSE API 的访问权限？ 我们遵循了 HSE 固件闪存的流程。 第 1 步：我们刷新了提供的没有 IVT 的 PINK 文件以及演示应用程序和安全启动应用程序 ELF 文件。 第 2 步：RESET 完成第 3 步：观察到？在 HSE 位置 0x005d4000 和 DCM 寄存器处进行标记 第 4 步：我们在地址 0x00400000 处重新刷新了引导加载程序，在地址为 0x00442000 步骤5：在连接调试器的情况下执行硬 RESET 时，尽管只发出一个外部 RESET 命令，但我们观察到从软件端触发了多次 RESET 请查找屏幕截图以供参考 Anitha7_1-1753456111441.png Anitha7_2-1753456124364.png Anitha7_3-1753456133269.png Anitha7_4-1753456141037.png Anitha7_5-1753456156523.png Anitha7_6-1753456164150.png @lukaszadrapa请帮我解决这些问题 Re: Facing issues with HSE Firmware on nxp s32k312 这是不应该发生的。我有几个问题： 你们的 SBAF 是什么版本？您可以在 0x4039_C020 读取它。描述可以在 HSE FW 参考手册修订版的表 141 中找到。2.5. 您安装的是哪个版本的 HSE FW？是 AB_SWAP 还是 FULL_MEM 版本？ 您使用了哪种安装方法？闪存中是否加载了任何应用程序？如果是，时钟是如何配置的？ 请注意，一旦UTEST 中的 HSE 功能标志被编程，闪存中用于 HSE 固件的相应区域就会从内存映射中永久删除。如果删除了 HSE 固件，就无法再访问该区域。安装 AB_SWAP 版本时也是如此 - 在这种情况下，为 HSE 固件预留了两个区域，一个在活动块中，另一个在被动块中。安装 AB_SWAP 后，HSE OTA 标志被编程到 UTEST 中，因此这两个区域将永远保留给 HSE 固件。 Facing issues with HSE Firmware on nxp s32k312 您好， 我尝试在新的硬件平台上重新安装 HSE 固件。最初，HSE 状态寄存器正确设置了位 "0"（表示存在 HSE 固件）。但是，在执行功能RESET后，该位被清除，我无法再访问 HSE 固件——尽管分配给它的内存似乎完好无损。 能否请您澄清一下功能 RESET 后 HSE 状态寄存器的预期行为？此外，为确保 HSE 固件在 RESET 后仍可访问，推荐的 RESET 处理步骤有哪些？ Re: Facing issues with HSE Firmware on nxp s32k312 HSE 固件参考手册可从此页面的 “文档-> 安全文件” 部分下载： https://www.nxp.com/products/S32K3#documentation lukaszadrapa_0-1753765820218.png 如果您看不到，可能需要申请访问权限： https://www.nxp.com/support/support/secure-access-rights:SEC-ACCESS 根据 MU FSR 寄存器（0x4038C107）的内容，HSE 固件不存在。这意味着您不能运行任何 HSE 服务。正如我在第一个回复中所写，请检查 0x4039_C028 的 HSE GPR 寄存器。如果第 0 位清零，则没有安装 HSE 固件。 安装固件有三种方法：默认位置、通过 IVT 或通过 MU。所有这些都在 HSE 固件参考手册中进行了描述。 此致， Lukas Re: Facing issues with HSE Firmware on nxp s32k312 Anitha7_0-1753704322237.png 你好、 感谢您的回复。 我目前无法擦除 HSE 固件。我尝试了之前建议的方法--将 0x57 写入 RAM 并使用 TR[1] 机制--但未能成功擦除内存。此外，HSE 固件 API 也未按预期响应或运行。如图所示，我遇到了重新安装 HSE 固件的问题。 你能否提供一种替代或更新的方法来强制删除或 RESET HSE 固件？ 如何下载 HSE 固件参考手册 Re: Facing issues with HSE Firmware on nxp s32k312 你好， 感谢您的答复。 我目前无法清除 HSE 固件。我尝试了之前建议的方法--将 0x57 写入 RAM 并使用 TR[1] 机制--但没有成功擦除内存。此外，HSE 固件应用程序接口未按预期响应或运行。我遇到了重新安装 HSE 固件的问题。 你能否提供一种替代或更新的方法来强制删除或 RESET HSE 固件？ Re: Facing issues with HSE Firmware on nxp s32k312 你好@Anitha7 这似乎是关键所在： " 步骤 1：我们刷新了提供的没有 IVT 的 PINK 文件以及演示应用程序和安全启动应用程序 ELF 文件。" 通过"默认应用程序 NVM 位置" （IVT 中没有定义指向粉色文件的指针）的安装方法仅在闪存中没有有效的 IVT 时有效。如果将粉色文件加载到 0x400000，并将其他具有有效 IVT 的应用程序加载到闪存，则无法安装 HSE 固件。 根据您的截图，0x1B00_0000 位置的 HSE 功能标志已被编程，因为 0x5D_4000 位置的区域为 HSE 固件预留。最简单的解决方案是擦除整个闪存（包括数据闪存），只加载 0x40_0000 位置的粉色文件。RESET 设备，将安装 HSE 固件。 然后检查 HSE GRP 寄存器 0x4039_C028。如果第 0 位被设置，则安装了 HSE 固件。 此致， Lukas

#s32k396評価ボードを使用してfs26 pmic gpio1,2をCAN制御できません こんにちは。現在、s32k396 評価ボードで fs26 pmic を使用しています。 ご存知のとおり、fs26はSPI通信を使用して、GPIO、trk1、2などのいくつかの状態またはピンを制御します。 GPIO 1ピンをアクティブにしたいSO、レジスタコマンドを送信します 「Sbc_fs26_WriteRegister(FALSE, 0x11, 0x0318);」 - s32ds リアルタイム・ドライバを使用しています。 （gpio1、gpio2、trk1、trk2をアクティブ化しました） そして、fs26 ピンの状態をCAN M_STATUS レジスタを読み取ります。 しかし、gpio 1 ピンはアクティブになりません。 また、「Sbc_fs26_WriteRegister(FALSE, 0x12, 0x0318);」を無効にしました。すべてのピンを無効にします。 しかし、gpio2 ピンは非アクティブ化されません。 SO、疑問に思うのは、SPI 通信を使用して gpio1、gpio2 の状態を変更できないのかということです。 データシートによると、VCORE_PGOOD 信号は GPIO2 に関連付けられています。 この構成は、PMIC デバイスが最初に製造されたときにデフォルトとして設定されますか? OTP 構成を使用しない限り、ステータスを変更することはできませんか?(s32ds fs26 のサンプル コードには、gpio プルダウン プルアップのようなレジスタ アドレスが状態を変更するものはありません (gpio high、low を除く)。 ありがとうございます。 よろしくお願いいたします Re: #Cannot control fs26 pmic gpio1,2 with using s32k396 evaluation board ヒョン様 どういたしまして。良い１日を。 敬具、 ヨゼフ Re: #Cannot control fs26 pmic gpio1,2 with using s32k396 evaluation board 私の質問を検討していただきありがとうございます。よろしくお願いします。 神のお恵みがありますように。 Re: #Cannot control fs26 pmic gpio1,2 with using s32k396 evaluation board ヒョン様 製品番号ありがとうございます。回路図によると、FS2633AMDE4AD が搭載されています。 JozefKozon_0-1755512057506.png 添付の FS2633AMDE4AD OTP 構成レポートによると、GPIO ピンは入力として設定されています。 JozefKozon_2-1755512354931.png S32K396 MCUの追加ソフトウェアを確認してください。 https://www.nxp.com/app-autopackagemgr/automotive-software-package-manager:AUTO-SW-PACKAGE-MANAGER?currentTab=0&selectedDevices=S32K396 FS26 を OTP モードで有効にする方法については、FS26 の全データシートのセクション 21 を参照してください。FS26 製品ページの「セキュア」セクションからダウンロードしてください。 JozefKozon_3-1755512865617.png FS26 データシートやその他の機密文書をダウンロードするには、NXP との有効な NDA (秘密保持契約) が必要です。 NDA をまだお持ちでなく、署名をご希望の場合は、こちらで新しいチケットを作成してください。NDA に関するマターを担当する NXP の担当者がプロセスをご案内します。 敬具、 ヨゼフ Re: #Cannot control fs26 pmic gpio1,2 with using s32k396 evaluation board s32k396-bga-dc1 評価ボードを使用しています。 s32 design studioでotp設定を行うことは可能ですか？ 以下のサンプルコードではOTPレジスタアドレスが表示されません OTP設定を使用するソフトウェアはありますか? Mooang_0-1755510987550.png Re: #Cannot control fs26 pmic gpio1,2 with using s32k396 evaluation board ヒョン様 使用しているボードに搭載されている FS26 のバージョンを確認できるように、評価ボードの完全な製品番号または評価ボードへのリンクを共有してください。OTP レジスタは一度書き込まれると変更できません。FS26 を OTP モードに設定した場合にのみ、OTP レジスタ設定をテストCAN。 敬具、 ヨゼフ

S32k311+MC33774A 制御はPhy応答を待つ間停止します S32K311 MCU と MC33774A AFE を使用して FreeRTOS BMS アプリケーションを作成しています。AFE との通信は、割り込みモードの直接 SPI ドライバを介して行われます。 それに加えて、車載と充電器との通信に割り込みモードで CAN ポートを使用しています。いずれかのポートで100ms未満の間隔でCANデータを送信すると、コードは停止します。 ce_ritesh_0-1755775506839.png CAN ISRは次のようになります ce_ritesh_1-1755775917840.png 何が問題なのか、そしてどのように対処すべきか Re: S32k311+MC33774A Control halts while waiting for Phy response CAN ISR の優先度を SPI よりも低く設定すると、問題は解決しました。現在、MCU は停止しておらず、CAN タスクはデータ損失なしで実行されています。 Re: S32k311+MC33774A Control halts while waiting for Phy response こんにちは、 CAN 負荷が高いために SPI がブロックされている場合、CAN ISR が CPU 時間を過剰に消費しているか、他の割り込み (特に割り込み駆動型の SPI) が不足していることを意味している可能性があります。これにより、SPI トランザクションが完了せず、TD_Wait() 関数がポーリング ループから抜け出せなくなるCANがあります。 CAN ISR の優先度が高すぎるため、SPI ISR の実行が妨げられている可能性があります。 SPI のブロックを解除する解決策としては、CAN 割り込み優先度を下げ、SPI よりも低く、configMAX_SYSCALL_INTERRUPT_PRIORITY よりも低く設定することが考えられます。 これにより、SPI ISR は必要に応じて CAN ISR をプリエンプトできるようになります。 以下にいくつかの追加のヒントを示します... - CAN ISR負荷を軽減 CAN ISR で行われる作業を最小限に抑えます。ログ記録とプロセッシングをキュー経由で FreeRTOS タスクに移動します。 - SPIにDMAを使用する アプリでサポートされている場合は、SPI を DMA モードに切り替えて ISR への依存を減らし、スループットを向上させます。 - TD_Wait() にタイムアウトを追加する タイムアウトを追加するか、FreeRTOS 同期 (セマフォなど) を使用することで、無限ブロックを防止します。 - ISR実行時間のプロファイル ロジック アナライザーまたは MCU トレース ツールを使用して、ISR 期間を測定し、ボトルネックを特定します。 BR、ペトル

在将 FW 加载到内部 PSRAM 时，计算 RT595 的内存映射和起始地址/偏移量。 尊敬的先生， 为了在通过基于 RT595 的 BLHost 将 FW 加载到内部 PSRAM 时找出起始地址/偏移量。在通过 BLHost 将 FW 加载到内部 PSRAM 时，什么是起始地址/偏移量，如何根据 FW 确定起始地址/偏移量？谢谢。 @RossZWChen Re: Figure out the memory map of RT595 and start address/offset while loading FW into internal PSRAM 你好@Mike_Sun 您在使用我们的 EVK 吗？ 这是图 2 的快照。MIMXRT595-EVK 方框图（来自 UM12285 MIMXRT595-EVK 板用户手册）我重点介绍了 PSRAM 与 flexSPI0 或 FlexSPI0 的连接。 您是否将 PSRAM 连接到 FlexSPI0/1？ diego_charles_0-1756233231024.png 谢谢！ 迪亚戈

S32K388 SMPの例のデバッグ こんにちは、 S32K388-EVB-Q289を使用したFreeRTOS SMPサンプルをテストしています。Rev B 私はPEMicroデバッガ（インターフェース：USBマルチリンク、ポート：組み込みマルチリンクRev A）を使用していますが、T32を持っていません。 しかし、指定されたデバッグ構成のみを使用すると、コア マスターのみが実行し、他の smp コアは実行されないようです。 SO、もう 1 つのデバッグ構成を追加し、コア M7_2 を設定し、アタッチを試みましたが、「デバッグ情報が利用できないか、プログラム コード外で、アドレス "0x20402400" で中断します。」    unnamed.png Re: S32K388 SMP example debugging こんにちは@chansookang 、 申し訳ございませんが、社内チームと協議したところ、SRAMで動作するFreeRTOS SMPコードバージョンはお客様の要件（マルチコア）を満たしていないようです。また、 FreeRTOS SMPバージョンはコードドロップバージョンであるため、コードに問題や不具合がある可能性があります。 現時点では、FreeRTOS SMP はマルチコアでは正しく動作しません。これを社内で継続するには、サポート CASE を入力してサポートしてもらえますか? サポートチケットは、こちらから入力できます: NXP サポート。 よろしくお願いします、 ジュリアン Re: S32K388 SMP example debugging こんにちは@chansookang 、 返信が遅くなり申し訳ありません。チームからは回答を受け取りましたが、SMP のデバッグ構成と機能についてはまだ話し合っているところです。 Re: S32K388 SMP example debugging こんにちは いつ頃わかるか教えていただけますか? ありがとう Re: S32K388 SMP example debugging こんにちは@chansookang 、 この例が PEmicro 構成をサポートしているかどうかを確認するために、社内チームにチケットを発行しました。私の知る限り、core2 を起動し、プログラムのフローを制御するには、例に含まれている Lauterbach スクリプトが必要です。このコミュニティ投稿でプロジェクトの実行方法を示しました: Solved: S32K358 - freeRTOS SMP - NXPコミュニティ 。 担当チームからの返信が届くまでお待ちください。 よろしくお願いします、 ジュリアン

S32K144 EB 構成 WDG は Wdg_Cfg.h を自動的に生成しません。 こんにちは、NXP チーム: EBを使ってMCAL Wdg (4.3.1) を設定しているのですが、Wdg_Cfg.h が自動生成されません。どこに問題があるのか分かりません。私のEBの設定は以下の通りです。 一般的な構成: クロックリファレンス構成: WDG 構成: コード生成: 回复： S32K144 EB 配置WDG没有自己生成Wdg_Cfg.h Alex_Hua_0-1757471889936.png 原因が判明しました。Wdg_Cfg.h を生成するには、GPT 側のコールバックにこの名前を付ける必要があるのです。本当に面倒です！ 回复： S32K144 EB 配置WDG没有自己生成Wdg_Cfg.h もっと多くの人に読んでもらえるように英語に翻訳してもらえると嬉しいです。 回复： S32K144 EB 配置WDG没有自己生成Wdg_Cfg.h 複数のCANチャンネルを設定しているときにこの問題が発生しました。正しく設定するとCfgファイルが生成されましたが、WDGの設定項目が制限されているため、うまく動作しないようです。 回复： S32K144 EB 配置WDG没有自己生成Wdg_Cfg.h 1. 任意の I/O ポートを変更し、コードを生成して、DIO_CFG.h または Port_CFg.h が変更されるかどうかを確認します。 2. 生成されたコードパスが正しいかどうかを確認します。 3. 設定エラーがないか確認してください。CAN を設定したとき、EB はエラーを報告しませんでしたが、生成されたファイルは変更されていませんでした。後で、どこかに設定エラーがあることがわかったので、それも確認することをお勧めします。 4. オンラインのウォッチドッグ構成例と EB に含まれている構成例を比較して違いを確認し、必要に応じて変更します。 これは私の個人的な経験に基づいています。それでも問題が解決しない場合は、コミュニティの専門家の意見を聞いてみてください。

RTC 您好，NXP团队： 我们需要毫秒级精度的 RTC、 那么，KW45 是否有内部毫秒 RTC？ 恩智浦是否可以根据我们的要求提供任何外部毫秒级 RTC？ 电路板设计 开发板 Re: RTC Hello RTC 内的时间计数器默认由 32.768 kHz 时钟提供时钟，并可将该时钟提供给其他外设。 因此，SDK 中的 KW45 示例是秒计数器，而不是毫秒计数器。 有关在 KW45 中运行的 RTC 的更多信息，请参阅 AN14122：如何在 KW45-EVK 上使用 RTC | 恩智浦半导体 顺祝商祺！ 路易斯

EBTresos 演示错误 8e806b56f31b45ea95a38bccf2c6568b.png 124d233c837e42c08316599ecec8728f.png当我使用 EB 配置 MEM 和 FLS，运行 EB 提供的官方演示程序写入 8192 个数据点时，运行代码后，读取和发送数据的验证失败。通过内存观察闪存内容，我发现 rxBuffer 中存在错误，写入闪存的数据也不正确。 S32K312EVB-Q172 Re: EBTresos demo error 嗨，@TWL、 地址处的 MPU 区域是否启用了高速缓存？ 能否在启动项目时禁用 MPU 并再次测试？ 此致， 丹尼尔 Re: EBTresos demo error 你好！.@danielmartynek 我检查了你提到的函数，它们的返回值都是"ok" ，但在执行 ExampleCheckData 时，返回值是 false。我修改了正在运行的扇区，目前是 0x10002000。在检查内存时，我发现 0x10003600 处的值为 0xff，但对应的 txbuffer 值为 0，因此 txbuffer 和 rxbuffer 之间的检查返回 false。 Re: EBTresos demo error 嗨，@TWL、 我查看了 main.c，发现没有检查 MemAcc API 的状态错误。 代码只是在操作待处理时循环，但它似乎无法处理错误状态。 能否确认 MemAcc_GetJobStatus() 在调用这些函数时是否会返回错误代码：MemAcc_Erase()、MemAcc_BlankCheck() 或 MemAcc_Write()？ 此致， 丹尼尔 Re: EBTresos demo error 嗨，@TWL、 能否请您核实一下，在编程前是否已擦除扇区？ 另外，你使用的是哪个 S32K3xx 设备，以及当前使用的是哪个版本的 RTD 驱动程序？ 为帮助我们进一步调查，请共享 .xdm文件，以及 main.c文件，其中包含所有与 FLS 相关的函数调用。 此致， 丹尼尔

写入闪存会杀死 MCU 你好！我正在尝试将用户输入的变量保存到闪存中。我正在使用 MC56F82... 和 IFsh1 库。我禁用事件，然后擦除块，然后写入闪存，但我的 MCU 不断死亡，我必须重新启动它并再次刷新才能使其工作。关于如何正确执行此操作，您有什么想法吗？ 回复：写入闪存会杀死 MCU 谢谢你的帮助！ 回复：写入闪存会杀死 MCU up