S32G274A 上 PFE HIF DMA 到 DDR 通信对 QuadSPI MCR 配置的意外依赖性 你好，专家 我们正在调查运行 QNX 7.1 的 S32G274A 上 QuadSPI 和 PFE HIF 数据路径之间意想不到的依赖关系。如果 QuadSPI 未初始化，PFE0 和 PFE2 将成功完成 PHY、EMAC、固件和 HIF 初始化。EMAC 可以接收有效帧，但 HIF DMA 不消耗 TX 或 RX 描述符，因此数据包无法在 PFE 和 DDR 之间传输，ARP/ping 失败。通过逐步简化 QuadSPI 初始化序列，我们发现只需一次写入即可恢复 PFE 通信：将 0x020F000C 写入 QuadSPI 模块配置寄存器 QuadSPI_MCR，其偏移量为 0x0000，距离 QuadSPI 基地址 0x40134000（即物理地址 0x40134000）不等。如果删除此写入操作，PFE 通信将持续失败。Flash 识别、JEDEC 事务、QNX F3S 框架、/dev/fs0 和启动延迟均已被排除在必要条件之外。我们目前的解释是，相关的效果可能是将 QuadSPI_MCR[MDIS] 清除为 0，从而启用 QuadSPI 时钟。 请问清除 QuadSPI_MCR[MDIS] 是否可以激活 S32G274A 上与 PFE HIF DMA-to-DDR/XBAR/NoC 路径共享的任何时钟请求、桥接或互连状态？PFE HIF DDR 访问与 QuadSPI 时钟或互连状态之间是否存在任何未记录或间接的依赖关系？或者这是否表明平台启动期间缺少共享时钟/NoC 初始化步骤？应该配置哪个 MC_CGM、RDC、MC_ME、NoC 或 PFE 平台寄存器来独立建立所需的状态，而不是让 PFE 驱动程序访问 QuadSPI MCR？ 我们目前正在进行补充测试，以确认单独清除 MDIS 是否既必要又充分；目前，已确认的触发条件是完整的 MCR 写入值 0x020F000C。 Re: Unexpected Dependency of PFE HIF DMA-to-DDR Communication on QuadSPI MCR Configuration on S32G27 嗨，维特旺 感谢您与我们联系。 1. 您是否在使用客户板？ 2.您的PFE版本是什么？ BR 乔伊 Re: Unexpected Dependency of PFE HIF DMA-to-DDR Communication on QuadSPI MCR Configuration on S32G27 嗨 Joey，是的，我们使用的是基于 S32G274A 的定制电路板。PFE0 和 PFE2 通过 RGMII 连接到 KSZ9031 PHY。操作系统为QNX 7.1。PFE软件版本如下： - NXP PFE QNX驱动程序版本：PFE-DRV_S32G_QNX_1.9.0 - PFE固件版本：PFE-FW_S32G_1.12.0 - 驱动程序报告的PFE硬件版本：0x00050300 如果您需要完整的启动日志、时钟配置、原理图部分或寄存器转储以进行比较，请告知。此致敬礼，Waitewang Re: Unexpected Dependency of PFE HIF DMA-to-DDR Communication on QuadSPI MCR Configuration on S32G27 您好， 感谢您的回复。 1.你们的S32G启动方法是什么？早期阶段是否没有对QSPI进行初始化？ 2.尝试只操作 MDIS 位，看看是否会影响结果。 BR 乔伊 Re: Unexpected Dependency of PFE HIF DMA-to-DDR Communication on QuadSPI MCR Configuration on S32G27 嗨，乔伊， 1.我们在 U-Boot 中通过 TFTP 加载 QNX IFS 和 DTB，并使用 bootm 启动 QNX。QNX 不是从 QSPI Flash 加载的。在启动 PFE 驱动程序之前，QNX 不会启动 devf-qspi-s32g 或显式初始化 QuadSPI 控制器。 2. 我们使用对 QuadSPI 模块配置寄存器（QuadSPI_MCR，基地址 0x40134000，偏移量 0x0000）进行读-修改-写操作来测试 MDIS 位。 测试 A — 无 QuadSPI MCR 操作 QSPI驱动程序未启动，QuadSPI_MCR未写入。PFE通信失败。 测试 B — 仅设置 MDIS MCR 之前 = 0x030F00CC MCR 写入 = 0x030F40CC MCR 后 = 0x030F40CC MDIS = 1 PFE沟通成功 只有 MDIS 的第 14 位从 0 变为 1。QSPI Flash 文件系统未启动，/dev/fs0 未创建，且未执行 JEDEC 访问。测试程序在寄存器操作后正常退出。 测试 C — 仅通过 MDIS 初始 MDIS 值已经是 0，因此未更改的 MCR 值 0x030F00CC 被写回。PFE通信失败。 我们之前也测试过将完整值 0x020F000C 写入 QuadSPI_MCR。在这种情况下，PFE通信成功了。 请问为什么仅将 QuadSPI MCR MDIS 位从 0 设置为 1 会影响 S32G274A 上的 PFE0/PFE2 通信？QuadSPI MCR 操作与 PFE HIF/DMA 到 DDR 路径之间是否存在任何必需的初始化顺序、已知的错误或已记录的依赖关系？ BR， 怀特旺 Re: Unexpected Dependency of PFE HIF DMA-to-DDR Communication on QuadSPI MCR Configuration on S32G27 嗨，维特旺 感谢您的回复。 我目前正在就此事对您进行内部调查。我会尽快向您汇报进展情况！ BR 乔伊

Unexpected Dependency of PFE HIF DMA-to-DDR Communication on QuadSPI MCR Configuration on S32G274A hello expert We are investigating an unexpected dependency between QuadSPI and the PFE HIF data path on an S32G274A running QNX 7.1. If QuadSPI is not initialized, PFE0 and PFE2 complete PHY, EMAC, firmware, and HIF initialization successfully. The EMAC can receive valid frames, but the HIF DMA does not consume TX or RX descriptors, so packets are not transferred between PFE and DDR, and ARP/ping fails. After reducing the QuadSPI initialization sequence step by step, we found that a single write is sufficient to restore PFE communication: writing 0x020F000C to the QuadSPI Module Configuration Register, QuadSPI_MCR at offset 0x0000 from QuadSPI base address 0x40134000—that is, physical address 0x40134000. If this write is removed, PFE communication consistently fails. Flash identification, JEDEC transactions, the QNX F3S framework, /dev/fs0, and startup delay have all been excluded as necessary conditions. Our current interpretation is that the relevant effect may be clearing QuadSPI_MCR[MDIS] to 0, which enables the QuadSPI clocks. Could you please confirm whether clearing QuadSPI_MCR[MDIS] can activate any clock request, bridge, or interconnect state shared with the PFE HIF DMA-to-DDR/XBAR/NoC path on S32G274A? Is there any undocumented or indirect dependency between PFE HIF DDR access and the QuadSPI clock or interconnect state, or could this indicate a missing shared-clock/NoC initialization step during platform startup? Which MC_CGM, RDC, MC_ME, NoC, or PFE platform register should be configured to establish the required state independently, instead of having the PFE driver access the QuadSPI MCR? We are currently performing complementary tests to confirm whether clearing MDIS alone is both necessary and sufficient; at this stage, the confirmed trigger is the complete MCR write value 0x020F000C. Re: Unexpected Dependency of PFE HIF DMA-to-DDR Communication on QuadSPI MCR Configuration on S32G27 Hi,waitewang Thank you for contacting us. 1. Are you using a customer board? 2.What is your PFE version? BR Joey Re: Unexpected Dependency of PFE HIF DMA-to-DDR Communication on QuadSPI MCR Configuration on S32G27 Hi Joey, Yes, we are using a custom board based on the S32G274A. PFE0 and PFE2 are connected through RGMII to KSZ9031 PHYs. The operating system is QNX 7.1. The PFE software versions are as follows: - NXP PFE QNX driver version: PFE-DRV_S32G_QNX_1.9.0 - PFE firmware version: PFE-FW_S32G_1.12.0 - PFE hardware version reported by the driver: 0x00050300 Please let me know if you need the complete startup log, clock configuration, schematic section, or register dump for comparison. Best regards, Waitewang Re: Unexpected Dependency of PFE HIF DMA-to-DDR Communication on QuadSPI MCR Configuration on S32G27 Hi, Thank you for your reply. 1.What is your method of S32G booting? Was there no initialization of QSPI in the early stage? 2.Try operating only the MDIS bit to see if it affects the results. BR Joey Re: Unexpected Dependency of PFE HIF DMA-to-DDR Communication on QuadSPI MCR Configuration on S32G27 Hi Joey, 1. We load the QNX IFS and DTB via TFTP in U-Boot and start QNX with bootm. QNX is not loaded from QSPI Flash. Before starting the PFE driver, QNX does not start devf-qspi-s32g or explicitly initialize the QuadSPI controller. 2. We tested the MDIS bit using read-modify-write operations on the QuadSPI Module Configuration Register (QuadSPI_MCR, base address 0x40134000, offset 0x0000). Test A — No QuadSPI MCR operation The QSPI driver was not started and QuadSPI_MCR was not written. PFE communication failed. Test B — Set only MDIS MCR before = 0x030F00CC MCR write = 0x030F40CC MCR after = 0x030F40CC MDIS = 1 PFE Communication successful Only MDIS, bit 14, was changed from 0 to 1. The QSPI Flash filesystem was not started, /dev/fs0 was not created, and no JEDEC access was performed. The test program exited normally after the register operation. Test C — Clear only MDIS The initial MDIS value was already 0, so the unchanged MCR value 0x030F00CC was written back. PFE communication failed. We also previously tested writing the complete value 0x020F000C to QuadSPI_MCR. PFE communication succeeded in that case. Could you please advise why setting only the QuadSPI MCR MDIS bit from 0 to 1 affects PFE0/PFE2 communication on S32G274A? Is there any required initialization sequence, known erratum, or documented dependency between QuadSPI MCR operations and the PFE HIF/DMA-to-DDR path? BR, Waitewang Re: Unexpected Dependency of PFE HIF DMA-to-DDR Communication on QuadSPI MCR Configuration on S32G27 Hi,waitewang Thank you for your reply. I am currently conducting an internal investigation into this matter for you. I will get back to you with the progress! BR Joey

i.MX95: EdgeLock Enclave Key Import Error - SAB CMD [0x47] Resp [0x1829] (Invalid Signature) Hi Team, We are currently working on importing a private key to an i.MX95 device following the guidelines in application note AN14898. Environment & References: Target Device: i.MX95 Demo Application: imx_sec_apps/imx-ele-apps SPSDK Version: Latest standard toolset Activities Completed So Far: Installed Python, pip, and the SPSDK toolset. Successfully built both the Host and Device applications. Copied device/bin/ele_key_import and device/scripts/run_test_on_board.sh to our target i.MX95 hardware. Executed the device-side flow to generate nxp_prod_ka_puk.bin. Transferred nxp_prod_ka_puk.bin back to our host environment. Generated SRK keys (secp384r1) using the SPSDK utility according to the SPSDK Documentation since we do not have final production keys yet. Generated the signed_msg.bin on the host side using the standard key import template (with the -k parameter set to secp384r1). Transferred the generated signed_msg.bin to the i.MX95 hardware. Command used to generate signed message: nxpimage signed-msg export -c key_exchange_temp.yaml -w assets Attached key_exchange_temp.yaml for reference. When running run_test_on_board.sh on the i.MX95 target device, all files are found, but the EdgeLock Enclave rejects the signature on the signed message block.Here is our target terminal log: nxp_prod_ka_puk.bin exists. oem_public_key.pem exists. signed_msg.bin exists. Hello, World! Jul 16 2026:06:54:40 9547bbd Signed Message: 728 bytes 02d802890200000000000000b8000000000000000000000000000000000000000000000000000000000000000000000000000000e6a7000000004701000000000000000000000000000000004707000000454c45090102090000000000920001010000000040000009010008000000000100000000000070577819deccdf2670d801e8f4291d3539081da49b1e1b63d55039e5993242b30f0000000000000000000000000000000000000000000000000000000000000000011c029000001000b40100000000000000a4015a01000000d7340143e14c00270102000030003000c2a99777d1fc00dc7e14d3d43ac3f68a44d9b52c882d3c09eac0db7fac1901242576bac6143785e5815db546e385d81000000000000000000000000000000000e14c00270102000030003000e358e1159c0cb645e7059c1b04b49e39b3563167472507278245d4dee439dd32e7ce3da413e397cbd7959cf147d25c2300000000000000000000000000000000e14c00270102000030003000482fb4f1ceb6e266221b0a13dbbb04c637a1c238b76b108397e98eb4557cafb2075036e05b9a0ee4fa6aa09a5f3951e500000000000000000000000000000000e14c00270102000030003000c93a6b4881ae912da31da8249e4f58473eb88cc1dc46f5ec6d363dc52b8a5c12c91e711ad726153d382dabbe6bef27cc000000000000000000000000000000000068005d00000000a5e31e11bfb02c62756d9d3ba5152768e5bea9aab8f3f13ccf3bd287a0438e9708088cafc5671e2aaf1bc3b413457b6a59a691dcef672fa65dac12ed328effac963c41ec0200b0a9acf67e0f2755f752872f77d2c20d6987f80e8008ac26de3d006800d800000000f4cf9cc965b3643d5dc5c5070a506196649daf898d328afd18e88eb9ece96e39646bf6385b9d42e1fc2f93f07f66e9c8c914becef9394c0c3cf549766483c7f94b6a9325bea51b79280eb76484e064637570c0ef7387ec0ffb8398ec36966c3a00000000 OEM Import PUK: 65 bytes 0451c46d24d30864c5275c634a3a339949654b34c0a4f294a8c107c504360ff4b55044918b71b16109a7bbfba8fbcf49b91720ad8e9c0109e6b2eed8f6a504ab64 hsm_open_session success hsm_open_key_store_service success hsm_open_key_management_service success SAB Error: SAB CMD [0x47] Resp [0x1829] - Invalid Signature in SIGNED message. hsm_key_exchange failed err:0xfe Key exchange failed: 254 Any insight on resolving this signature verification issue for the i.MX95 would be greatly appreciated. Thanks, Ankit Agrawal Re: i.MX95: EdgeLock Enclave Key Import Error - SAB CMD [0x47] Resp [0x1829] (Invalid Signature) Hi @Ankit_Agrawal  I am wondering if you burn SRKH  after SRK generation.  for necessary sign.yaml file please check my attached file.  Please try below command (precondition is you should have flash.bin: bootloader of system) to generate SRKH.   nxpimage ahab sign -c sign.yaml -b flash.bin -o flash_directsign.bin -fs outputs output will be as below. Jessie_Lee_0-1786699088609.pngJessie_Lee_0-1786699088609.pngJessie_Lee_0-1786699088609.pngJessie_Lee_0-1786699088609.pngJessie_Lee_0-1786699088609.pngJessie_Lee_0-1786699088609.png and from the ouputs folder, you could see bcf file(ahab_oem0_srk0_hash_nxpele.bcf).  you could follow below fuse command  (index 128 ~143) that you need to fuse for SRKH.  # nxpele AHAB SRKH fuses programming script # Generated by SPSDK 3.4.0 # Family: mimx9596, Revision: latest # Value: 0xCCC0605919B6400771CF88A002FB6BF27DFA9CE09BAD94516DD7E4D399369A8FF5A6A1A671809DF4A71A7CB208B4EDC009CDF3FF25EC074DECBBEE8300D5D44C # Description: SHA512 hash digest of hash of four SRK keys # Grouped register name: SRKH # OTP ID: OEM_SRKH0, Value: 0x5960C0CC write-fuse --index 128 --data 0x5960C0CC # OTP ID: OEM_SRKH1, Value: 0x0740B619 write-fuse --index 129 --data 0x740B619 # OTP ID: OEM_SRKH2, Value: 0xA088CF71 write-fuse --index 130 --data 0xA088CF71 # OTP ID: OEM_SRKH3, Value: 0xF26BFB02 write-fuse --index 131 --data 0xF26BFB02 # OTP ID: OEM_SRKH4, Value: 0xE09CFA7D write-fuse --index 132 --data 0xE09CFA7D # OTP ID: OEM_SRKH5, Value: 0x5194AD9B write-fuse --index 133 --data 0x5194AD9B # OTP ID: OEM_SRKH6, Value: 0xD3E4D76D write-fuse --index 134 --data 0xD3E4D76D # OTP ID: OEM_SRKH7, Value: 0x8F9A3699 write-fuse --index 135 --data 0x8F9A3699 # OTP ID: OEM_SRKH8, Value: 0xA6A1A6F5 write-fuse --index 136 --data 0xA6A1A6F5 # OTP ID: OEM_SRKH9, Value: 0xF49D8071 write-fuse --index 137 --data 0xF49D8071 # OTP ID: OEM_SRKH10, Value: 0xB27C1AA7 write-fuse --index 138 --data 0xB27C1AA7 # OTP ID: OEM_SRKH11, Value: 0xC0EDB408 write-fuse --index 139 --data 0xC0EDB408 # OTP ID: OEM_SRKH12, Value: 0xFFF3CD09 write-fuse --index 140 --data 0xFFF3CD09 # OTP ID: OEM_SRKH13, Value: 0x4D07EC25 write-fuse --index 141 --data 0x4D07EC25 # OTP ID: OEM_SRKH14, Value: 0x83EEBBEC write-fuse --index 142 --data 0x83EEBBEC # OTP ID: OEM_SRKH15, Value: 0x4CD4D500 write-fuse --index 143 --data 0x4CD4D500 you could use below command to burn SRKH nxpele -f mimx9596 batch outputs\ahab_oem0_srk0_hash_nxpele.bcf If you burn the SRKH already but failed with below invalid singing, please share the singed_message.bin to us.  with your SRKH (including srk output all).  Re: i.MX95: EdgeLock Enclave Key Import Error - SAB CMD [0x47] Resp [0x1829] (Invalid Signature) Hello @Ankit_Agrawal, Our internal team is reviewing your issue and will update you accordingly. In the meantime, please review the case below, which is similar to the issue you are encountering. The suggested solution is to verify that the fuse_version matches correctly. https://community.nxp.com/t5/i-MX-Processors/hsm-import-key-returns-with-0xF0-Bad-Signature/td-p/2163777 Thank you. Best Regards, Richard Re: i.MX95: EdgeLock Enclave Key Import Error - SAB CMD [0x47] Resp [0x1829] (Invalid Signature) Hi @Jessie_Lee , Thanks for the information. We have located the flash.bin file and are able to perform the necessary steps to generate the SRKH. After generating the SRKH, we need to fuse it to the hardware. To perform the fuse operation, the hardware/board must be in Fastboot mode. Could you please help us switch the device to Fastboot mode? While attempting to fuse the keys, we are encountering the following error: Ankit_Agrawal_0-1787636692485.pngAnkit_Agrawal_0-1787636692485.pngAnkit_Agrawal_0-1787636692485.pngAnkit_Agrawal_0-1787636692485.pngAnkit_Agrawal_0-1787636692485.pngAnkit_Agrawal_0-1787636692485.png It appears that the device is not currently in Fastboot mode. Any guidance on how to enable Fastboot mode on the board would be greatly appreciated. Thanks,  Ankit Re: i.MX95: EdgeLock Enclave Key Import Error - SAB CMD [0x47] Resp [0x1829] (Invalid Signature) Hi @Ankit_Agrawal  Please follow up below steps to burn SRK using SPSDK step#1. when you boot device, stop at u-boot console , run  u-boot=> fastboot 0 step#2.  In SPSDK console , you must there is no ahab events) using below command. nxpele -f mimx9596 get-events  step#3. If there is no event,  you could burn SRK key now in SPSDK console. nxpele -f mimx9596 batch outputs\ahab_oem2_srk0_hash_nxpele.bcf BRs jessie Re: i.MX95: EdgeLock Enclave Key Import Error - SAB CMD [0x47] Resp [0x1829] (Invalid Signature) @Jessie_Lee  It is reported that things are not working as shown below. Is it possible to get some support? -------------------------------------------------------------------------------------------------------------- However, when I execute the command to perform the fuse operation, I encounter the error below. I tried resetting the hardware too, but I'm still facing the same issue. Do you have any ideas on why this might be happening? rakhyoung_0-1789101296622.pngrakhyoung_0-1789101296622.pngrakhyoung_0-1789101296622.pngrakhyoung_0-1789101296622.png @Ankit_Agrawal  Feel free to provide additional explanation if necessary. Re: i.MX95: EdgeLock Enclave Key Import Error - SAB CMD [0x47] Resp [0x1829] (Invalid Signature) from @Ankit_Agrawal  , there was fastboot entering issue.  @rakhyoung  Do you mean you are also having issue to enter fastboot ? did you try to  below command..? that I shared.. above?  what is error when you try to below fastboot 0 at uboot stage?  step#1. when you boot device, stop at u-boot console , run  u-boot=> fastboot 0 BRs jessie Re: i.MX95: EdgeLock Enclave Key Import Error - SAB CMD [0x47] Resp [0x1829] (Invalid Signature) Hello @Jessie_Lee  Sorry for the delayed response. I successfully managed to stop at the U-Boot console on the device side. However, when trying to fuse the key from the host side using the following command: nxpele -f mimx9596 -p /dev/ttyUSB1 batch outputs/ahab_oem2_srk0_hash_nxpele.bcf I encountered the following error: Screenshot from 2026-09-13 21-29-30.pngScreenshot from 2026-09-13 21-29-30.png I tried resetting the hardware too, but I'm still facing the same issue. Do you have any ideas on why this might be happening? Thanks, Ankit

S32DS activation code The software version is S32DS_ARM_Win32_v2018.R1_b180326. Could you provide the activation code? PEG GUI Re: S32DS activation code Dear customer, S32 Design Studio is free of charge software that just requires to be activated. The activation process is incorporated into the S32DS installer. Before you proceed to the installation you always need to get an activation code. The activation code is typically sent automatically to your email registered on www.nxp.com  account when you proceed to downloading of S32DS installer. Please follow the instructions:  https://community.nxp.com/t5/S32-Design-Studio-Knowledge-Base/HOWTO-Activate-S32-Design-Studio/ta-p/1128340 If still the issue please let me know. Thank you. Have a nice day. Best regards Pavla

PIC CLBのユーレカ 特定のPIC MCU(例:pic16f13145ファミリ)には、Configurable Logic Blockと呼ばれるFPGA風のプログラム可能なロジックがあります。 私が使用しているpic16f13115は、それぞれ4入力ルックアップテーブルとDフリップフロップを備えた32個のセルで構成されています。 ツールの使い方を学ぶために、今日はPWM明るさ制御付き6つのLEDのチャーリープレックス対応を実装し、シミュレーションしました。ロジックCADキャンバスを使用する代わりに、Verilogを使用して回路を定義しました。 私は時間の半分くらいを壁に頭を打ち付けて過ごしていた。少しずつ、Verilogを正しく記述し、合成（ビルド）を行い、そしてシミュレーションを実行できるようにした。 CLBでプログラムされたロジックがCPUがスリープ状態でも動作するのは素晴らしい。セーフティに関わるアプリケーションに最適です。例えば、複雑な割り込みトリガーロジックの実装に利用できます。CLBロジックをペリフェラルに接続する際の柔軟性は非常に高いです。これは、PICの定番となっている、扱いにくいCLCプログラマブルロジックよりもはるかに柔軟性が高い。 私のEureka体験を共有したかっただけです。 パワー

FRDM-IMX95のサスペンド時の消費電力を可能な限り低く抑える FRDM-IMX95ボードでサスペンドモード時の消費電力を可能な限り低く抑える方法についてのガイダンスをお探しですか？ベアメタルm7コードを使用し、a55sをオフにすることで、約2.2Wまで消費電力を下げることができました。これは、エキスパンダー/PHY/PD_NETC の電源を完全に切った後の状態です。FRDM-IMX95はどのくらい低く設定できるのでしょうか? FRDMトレーニング Re: Lowest possible SUSPEND power consumption of FRDM-IMX95 最新の調査結果を自分の投稿に追記します…EXT_5V0とEXT_3V3_PWR_ENをオフにしてみましたが、それ以上の改善は見られませんでした。次にDDRセルフリフレッシュをテストしたところ、約193mA/1.1Wまで下げることができました。できればもっと値下げしたいのですが…。 Re: Lowest possible SUSPEND power consumption of FRDM-IMX95 当社の i.MX 95消費電力測定を参照し、参照できる低消費電力のユースケースが多数あります。 i.MX 95の消費電力測定 Re: Lowest possible SUSPEND power consumption of FRDM-IMX95 これ閉めていいよ。低電力モードをすべて確実にテストでき、必要な結果を得ることができました。

Lowest possible SUSPEND power consumption of FRDM-IMX95 Looking for guidance on how to achieve the lowest possible SUSPEND mode power consumption on the FRDM-IMX95 board? With bare-metal m7 code, a55s off, I've been able to get down to ~2.2W. This is after full expander/PHY/PD_NETC power-down. How low can the FRDM-IMX95 go? FRDM-Training Re: Lowest possible SUSPEND power consumption of FRDM-IMX95 Updating my own post with my latest findings... I was able to turn off EXT_5V0 and EXT_3V3_PWR_EN and didn't see any additional improvement. I then tested DDR-self-refresh, and was able to get down to ~193mA/1.1W. I'm really wanting to go lower if possible... Re: Lowest possible SUSPEND power consumption of FRDM-IMX95 You can refer to and follow our i.MX 95 Power Consumption Measurement, there are many low power use cases you can refer to. i.MX 95 Power Consumption Measurement Re: Lowest possible SUSPEND power consumption of FRDM-IMX95 You can close this. I was able to reliably test all the low power modes, and get to what I needed.

FRDM-IMX95 的最低 SUSPEND 功耗 想知道如何才能使 FRDM-IMX95 开发板的 SUSPEND 模式功耗达到最低？使用裸机 m7 代码，关闭 a55s，我已经能够将功耗降至约 2.2W。这是在扩展器/PHY/PD_NETC 完全断电之后的情况。FRDM-IMX95 的最低电压能降到多低？ FRDM 培训 Re: Lowest possible SUSPEND power consumption of FRDM-IMX95 更新我的帖子，加入我的最新发现……我关闭了 EXT_5V0 和 EXT_3V3_PWR_EN，但没有看到任何额外的改进。然后我测试了 DDR 自刷新，并成功将功耗降至约 193mA/1.1W。如果可以的话，我真的想再降一点…… Re: Lowest possible SUSPEND power consumption of FRDM-IMX95 您可以参考并遵循我们的 i.MX 95 功耗测量方法，其中包含许多低功耗使用案例供您参考。 i.MX 95 功耗测量 Re: Lowest possible SUSPEND power consumption of FRDM-IMX95 您可以关闭此窗口。我能够可靠地测试所有低电源模式，并得到了我需要的结果。

S32DS activation code 软件版本为S32DS_ARM_Win32_v2018.R1_b180326，能否提供 activation code PEG GUI Re: S32DS activation code 尊敬的用户， S32 Design Studio是一款免费软件，只需激活即可使用。激活过程已集成到S32DS安装程序中。在开始安装之前，您始终需要获取激活码。激活码通常会自动发送到您在www.nxp.com注册的邮箱。当您继续下载 S32DS 安装程序时，请提供您的帐户。 请按照以下说明操作： https://community.nxp.com/t5/S32-Design-Studio-Knowledge-Base/HOWTO-Activate-S32-Design-Studio/ta-p/1128340 如果问题仍然存在，请告知我。谢谢。祝你今天过得愉快。此致 帕夫拉

i.MX RT1170 は、スペクトラム拡散クロックを有効にした後、起動に失敗しました。 MCUXpressoを使用してRT1170 EVKでSSCを有効にしようとしています。 参照番号：AN12879 手順： 1. ベースプロジェクト:SDKの例evkmimxrt1170_semc_cm7 2. IDEを使ってSSCを設定する IDE_Clocking.pngIDE_Clocking.png source_diff.pngsource_diff.png 3. 起動に失敗しました Boot_Failed.pngBoot_Failed.png 4. 時々正常に起動できる(~ 1/50) 何か手順を飛ばしてしまったでしょうか？ よろしくお願いします。 見た Re: i.MX RT1170 Failed to boot after Spread Spectrum Clocking is enabled ここで行われた変更点を、単にデモコードを投稿するだけでなく詳しく教えてもらえますか?この投稿から3年経った今、私がこの元の投稿で詳述したのと同じ問題を抱えている状況では、何が必要なのかを判断するのは難しい。 よろしくお願いします。 Re: i.MX RT1170 Failed to boot after Spread Spectrum Clocking is enabled こんにちは、 @SeenFan さん。 SDRAMはDCDと起動ROMで初期化できます。その後、起動ROMがアプリケーションコードをSDRAMにコピーします。一番重要なのはキャッシュの問題だと思います。こちらのリンクを参照してください。 https://community.nxp.com/t5/i-MX-RT-Knowledge-Base/How-to-move-CM4-core-project-to-SDRAM-in-RT1176/ta-p/1363185 2. SDRAMでのデバッグ https://community.nxp.com/t5/MCUXpresso-IDE/Running-and-debugging-program-in-SDRAM/mp/1405167 3. i.MXRTでキャッシュされていないメモリを使用する https://community.nxp.com/t5/i-MX-RT-Knowledge-Base/Using-NonCached-Memory-on-i-MXRT/ta-p/1183369 よろしくお願いいたします。 ジン Re: i.MX RT1170 Failed to boot after Spread Spectrum Clocking is enabled こんにちは、ジンさん SDRAM上のプログラムを検索して実行したい場合。 注意すべき点は何ですか？ よろしくお願いします。 見た Re: i.MX RT1170 Failed to boot after Spread Spectrum Clocking is enabled こんにちは、ジンさん それは動作します。どうもありがとう。 よろしくお願いします。 見た Re: i.MX RT1170 Failed to boot after Spread Spectrum Clocking is enabled こんにちは、 @SeenFan さん。 これは、RT1170 FlexSPIがデフォルト設定時にクロックソースとしてPLL2を使用するためです。PLL2の周波数を変更すると、FlexSPIが次の命令を取得できなくなる場合があります。これを解決するには、fsl_clock.cをSRAMに変換できます。私のデモコードを参照してください。 よろしくお願いいたします。 ジン

Eureka on PIC CLB Certain PIC MCUs (e.g., pic16f13145 family) have FPGA-like programmable logic called Configurable Logic Block. The pic16f13115 I'm using has 32 cells each with a 4-input lookup table and a D flip-flop. To learn to use the tools, today I implemented and simulated support for Charlieplexing of 6 LEDs with PWM brightness control. I used Verilog to define the circuit instead of using the logic CAD canvas. I was pounding my head on the wall for about half my time. Slowly, I got the Verilog right, got it to synthesize (build), then got it simulating. It is cool that the CLB programmed logic works even when the CPU is sleeping. It's perfect for safety-critical applications. Can be used, for example, to implement complex interrupt trigger logic. There is great flexibility in hooking up CLB logic to peripheral inputs and outputs. It's much more flexible than the clunkier CLC programmable logic that's been a fixture of PICs. Just thought I'd share my Eureka experience. Power

PIC CLB 上的 Eureka 某些 PIC MCU（例如 pic16f13145 系列）具有类似 FPGA 的可编程逻辑，称为可配置逻辑块。 我使用的 pic16f13115 有 32 个单元，每个单元都有一个 4 输入查找表和一个 D 触发器。 为了学习如何使用这些工具，今天我实现了对 6 个 LED 的 Charlieplexing 的 PWM 亮度控制支持，并进行了模拟。我使用 Verilog 来定义电路，而不是使用逻辑 CAD 画布。 我差不多有一半的时间都在用头撞墙。我慢慢地把 Verilog 代码写对了，让它能够综合（构建），然后让它能够仿真。 CLB 编程逻辑即使在 CPU 休眠状态下也能正常工作，这很棒。它非常适合功能安全至关重要的应用。例如，可用于实现复杂的触发信号逻辑。CLB 逻辑与外围输入输出的连接方式非常灵活。它比PIC单片机中一直使用的笨重的CLC可编程逻辑电路灵活得多。 只是想和大家分享一下我的 Eureka 经历。 电源

S32DSアクティベーションコード ソフトウェアのバージョンはS32DS_ARM_Win32_v2018.R1_b180326です。アクティベーションコードをご提供いただけますでしょうか？ PEG GUI Re: S32DS activation code お客様へ、 S32 Design Studioは、起動するだけで無料のソフトウェアです。アクティベーションプロセスはS32DSインストーラーに組み込まれています。インストールを進める前に、必ずアクティベーションコードを取得する必要があります。アクティベーションコードは通常、 www.nxp.comに登録されているメールアドレスに自動的に送信されます。S32DSインストーラーのダウンロードに進む際にアカウントが必要です。 指示に従ってください。 https://community.nxp.com/t5/S32-Design-Studio-Knowledge-Base/HOWTO-Activate-S32-Design-Studio/ta-p/1128340 それでも問題が解決しない場合は、お知らせください。ありがとう。良い１日を。よろしくお願いします パブラ

i.MX RT1170 Failed to boot after Spread Spectrum Clocking is enabled Trying to enable SSC on RT1170 EVK with MCUXpresso. Ref: AN12879 Steps: 1. Base project: SDK Example evkmimxrt1170_semc_cm7 2. Using IDE to config SSC  IDE_Clocking.pngIDE_Clocking.png source_diff.pngsource_diff.png 3. Boot failed Boot_Failed.pngBoot_Failed.png 4. Sometimes can boot normally (~ 1/50) Any step I missed? Regards Seen Re: i.MX RT1170 Failed to boot after Spread Spectrum Clocking is enabled Can you detail the changes that were made here, rather than just post demo code? It's difficult to determine what is needed 3 years after this post, when I am having the same problem detailed in this original post. Thank you. Re: i.MX RT1170 Failed to boot after Spread Spectrum Clocking is enabled Hi @SeenFan , SDRAM can be initialized by DCD and boot ROM.  Then boot ROM will copy your application code to SDRAM. I think the most important thing is the cache problem. You can refer to these link. https://community.nxp.com/t5/i-MX-RT-Knowledge-Base/How-to-move-CM4-core-project-to-SDRAM-in-RT1176/ta-p/1363185 2.debug in sdram https://community.nxp.com/t5/MCUXpresso-IDE/Running-and-debugging-program-in-SDRAM/m-p/1405167 3.Using NonCached Memory on i.MXRT https://community.nxp.com/t5/i-MX-RT-Knowledge-Base/Using-NonCached-Memory-on-i-MXRT/ta-p/1183369 Regards, Jing Re: i.MX RT1170 Failed to boot after Spread Spectrum Clocking is enabled Hi Jin, If I want to locate and run program on SDRAM.  What I need to pay attention to? Regards Seen Re: i.MX RT1170 Failed to boot after Spread Spectrum Clocking is enabled Hi Jing, It works. Thanks a lot. Regards Seen Re: i.MX RT1170 Failed to boot after Spread Spectrum Clocking is enabled Hi @SeenFan , This is because RT1170 FlexSPI use PLL2 as clock source when use default configure. When you change PLL2 frequency, FlexSPI may fail to get next instruction. To resolve this, you can put fsl_clock.c to SRAM. Please refer to my demo code. Regards, Jing

启用扩频时钟后，i.MX RT1170 无法启动。 尝试使用 MCUXpresso 在 RT1170 EVK 上启用 SSC。 参考编号：AN12879 步骤： 1. 基础项目：SDK 示例 evkmimxrt1170_semc_cm7 2. 使用IDE配置SSC IDE_Clocking.pngIDE_Clocking.png source_diff.pngsource_diff.png 3. 启动失败 Boot_Failed.png启动失败.png 4. 有时可以正常启动（约 1/50） 我漏掉了什么步骤吗？ 此致 已见 Re: i.MX RT1170 Failed to boot after Spread Spectrum Clocking is enabled 能否详细说明一下这里做了哪些更改，而不仅仅是贴出示例代码？时隔三年，我仍然遇到与原帖中详细描述的相同问题，因此很难确定需要什么。 谢谢！ Re: i.MX RT1170 Failed to boot after Spread Spectrum Clocking is enabled 嗨@SeenFan ， 同步动态随机存取存储器(SDRAM) 可由 DCD 和启动 ROM 初始化。然后启动 ROM 会将您的应用程序代码复制到同步动态随机存取存储器(SDRAM)。我认为最重要的是缓存问题。您可以参考这些链接。 https://community.nxp.com/t5/i-MX-RT-Knowledge-Base/How-to-move-CM4-core-project-to-SDRAM-in-RT1176/ta-p/1363185 2.在 同步动态随机存取存储器(SDRAM) 中调试 https://community.nxp.com/t5/MCUXpresso-IDE/Running-and-debugging-program-in-SDRAM/mp/1405167 3.在 i.MXRT 上使用非缓存内存 https://community.nxp.com/t5/i-MX-RT-Knowledge-Base/Using-NonCached-Memory-on-i-MXRT/ta-p/1183369 此致， 景 Re: i.MX RT1170 Failed to boot after Spread Spectrum Clocking is enabled 嗨，金， 如果我想在同步动态随机存取存储器(SDRAM)上定位并运行程序。 我需要注意什么？ 此致 已见 Re: i.MX RT1170 Failed to boot after Spread Spectrum Clocking is enabled 嗨，静， 有用。多谢。 此致 已见 Re: i.MX RT1170 Failed to boot after Spread Spectrum Clocking is enabled 嗨@SeenFan ， 这是因为 RT1170 FlexSPI 在使用默认配置时使用 PLL2 作为时钟源。当您更改 PLL2 频率时，FlexSPI 可能无法获取下一条指令。要解决这个问题，你可以把 fsl_clock.c 放到 SRAM 里。请参考我的示例代码。 此致， 景

在 Zephyr 系统中使用 FRDM-MCXW71 上的两个 LPSPI 端口？ 你好， 我们希望在 Zephyr 应用中使用 FRDM-MCXW71 上的两个 LPSPI 端口。 但是当我在 Zephyr 4.4.0 中检查时，在下面 zephyrproject/zephyr/boards/nxp/frdm_mcxw71 我找到了以下文件： frdm_mcxw_71.dts 文件。 它只有 &lpspi1 的条目。（用于 SPI 闪存演示） &lpspi0 的条目不存在？ frdm_mcxw71-pinctrl.dtsi 此外，只有 &lpspi1 的条目 是否有关于如何使用 lpspi0 的示例？ 除了常规的 Zephyr 项目文件（.overlay 和 prj.conf）之外，还需要修改哪些文件？ 谢谢。 Re: Using the two LPSPI ports on the FRDM-MCXW71 with Zephyr? 我注意到 zephyrproject/zephyr/drivers/spi/spi_nxp_lpspi 中有一个特定的驱动程序。 不过我不确定如何利用这个方法来同时处理两个 lpspi 端口。 Re: Using the two LPSPI ports on the FRDM-MCXW71 with Zephyr? 你好，希望你一切都好。 lpspi0 和 lpspi1 都已在 zephyr/dts/arm/nxp/mcx/nxp_mcxw7x_common.dtsi 中以 SoC 级别声明，并具有所有必需的硬件属性（寄存器、中断、时钟、FIFO 大小），但默认情况下状态设置为“已禁用”。板文件 frdm_mcxw71.dts 仅启用 lpspi1，但可以通过应用程序覆盖文件以相同的方式启用 lpspi0。 您可以参考现有的 lpspi1 配置。基本叠加层看起来大概是这样的，然后你可以用自定义的设备实现对其进行扩展： &pinctrl { pinmux_lpspi0: pinmux_lpspi0 { group0 { pinmux = , , , ; slew-rate = "fast"; drive-strength = "low"; }; }; }; &lpspi0 { status = "okay"; pinctrl-0 = <&pinmux_lpspi0>; pinctrl-names = "default"; }; 此致， 索菲亚。 Re: Using the two LPSPI ports on the FRDM-MCXW71 with Zephyr? 你好，索菲亚， 我按照建议创建了一个包含叠加层功能的最小应用程序。 应用程序已编译，但绑定 SPI 设备仍然失败。 只有在覆膜部分添加标签，装订才能生效。 在叠加层中： &lpspi0 { ... label = "LPSPI_0"; } &lpspi1 { ... label = "LPSPI_1"; } 在 main.c 中： const struct device *lpspi0_dev; lpspi0_dev = device_get_binding("LPSPI_0"); printk("%p\n,lpspi0_dev); 现在对 lpspi0 和 lpspi1 都这样做似乎可以正常工作了。 是否需要为每个应用程序创建这些标签？ 谢谢。 吉尔特

MCUXpressoセキュアプロビジョニングツールは、USB経由でターゲットボードに接続できません。 こんにちは、NXPさん。 質問があります： 開発ボード：MIMXRT1170-EVKB。MCUXpresso Secure Provisioning Toolを使用して接続できません（画像参照）。 hayden178_0-1788428456159.pnghayden178_0-1788428456159.pnghayden178_0-1788428456159.pnghayden178_0-1788428456159.pnghayden178_0-1788428456159.png コンピュータのデバイスマネージャーには、以下の情報が表示されます。 hayden178_1-1788428566738.pnghayden178_1-1788428566738.pnghayden178_1-1788428566738.pnghayden178_1-1788428566738.pnghayden178_1-1788428566738.png 開発ボードのDIPスイッチを図に示します。 hayden178_2-1788428637373.pnghayden178_2-1788428637373.pnghayden178_2-1788428637373.pnghayden178_2-1788428637373.pnghayden178_2-1788428637373.png プログラムをダウンロードしてIDEを使ってデバッグしましたが、問題はありませんでした。この問題のトラブルシューティング方法を教えてください。よろしくお願いします。 Re: MCUXpresso Secure Provisioning Tool无法通过USB连接目标板 こんにちは、@hayden178 さん。 ご質問ありがとうございます！ ご提供いただいたDIPスイッチの設定と電源オプションを確認しましたが、問題はありませんでした。USB OTG1も問題なく選択できました。 したがって、何らかの異常により、フラッシュローダーがUSBポート経由でSRAMにデータを迅速にロードできない状態になっている可能性があります。まずはUARTインターフェースをお試しください。UARTインターフェースが正常に動作する場合は、USBインターフェースに切り替えてください。この時点で、フラッシュローダーは正常に動作し、USBポートも正しく機能するはずです。 UARTポートにも問題がある場合は、特定の出力を確認する必要があります。詳細なコマンドは、作業ディレクトリにあるgen_scripts/init_flashloader_win.batに記載されています。テストを再実行する前に、以前のログを削除し、新しいログを確認して、どのステップで失敗したかを確認してください。 よろしくお願いします、 ギャビン Re: MCUXpresso Secure Provisioning Tool无法通过USB连接目标板 こんにちは、 @Gavin_Jia さん。 ご支援ありがとうございます！ MIMXRT1170-EVKBとの接続にUARTを使用したところ、問題は解決しました。 新たな問題が発生しました。問題の原因を特定するのを手伝っていただけませんか？ MCUXpresso Secure Provisioning Tool に組み込まれているサンプルでは、mcuboot_opensource&ota_mcuboot の実行に失敗し、画像に示すように、常にリセットが発生します。 hayden178_0-1789004746339.pnghayden178_0-1789004746339.pnghayden178_0-1789004746339.png プロジェクトの構成は以下のとおりです。 hayden178_1-1789004822575.pnghayden178_1-1789004822575.pnghayden178_1-1789004822575.png hayden178_2-1789004848902.pnghayden178_2-1789004848902.pnghayden178_2-1789004848902.png hayden178_4-1789005368832.pnghayden178_4-1789005368832.pnghayden178_4-1789005368832.png hayden178_3-1789005332451.pnghayden178_3-1789005332451.pnghayden178_3-1789005332451.png IDEを使用して両方のプロジェクトを正常に実行できましたが、生成されたバイナリファイルをSPSPを使用してボードにダウンロードすると、同じリセット問題が発生します。 hayden178_5-1789005846515.pnghayden178_5-1789005846515.pnghayden178_5-1789005846515.png Re: MCUXpresso Secure Provisioning Tool无法通过USB连接目标板 こんにちは、@hayden178 さん。 良い知らせを共有していただきありがとうございます。最初のSPT接続の問題が解決して良かったです。 mcubootの操作手順に関して、どのガイドを参照されましたか？もしよろしければ共有していただけますか？私はこれまで署名にPythonスクリプトとimgtoolを使用しており、このSPTソリューションは試したことがありません。 この新しい質問については、すべてのスレッドでトピックの一貫性を保つため、新しいチケットを作成していただいても構いません。 ご理解とご協力ありがとうございます！ よろしくお願いします、 ギャビン

SC16IS740 最大水晶周波数 NXP技術サポートチームへ、 弊社では、3.3V電源でSC16IS740を使用しています。 XTAL1とXTAL2間で直接接続可能な最大外部結晶発振器の周波数を確認していただけますか? データシートには以下のように記載されています。 外部クロック、水晶発振器（最大24MHz）に適用されます。 再開まで今しばらくお待ちください。 よろしくお願いいたします。 アビシェク Re: SC16IS740 Maximum Crystal Frequency こんにちは、AbishekDevanさん 良い一日！ はい、おっしゃる通りです。外部水晶発振器を使用した場合の限界周波数は24MHzです。 良い一日をお過ごしください。幸運を祈ります。

LPC5514JBD64E 用于 WS2812。 您好， LPC5514JBD64E 适合初学者使用 WS2812 吗？如果适合，我可以在哪里找到代码和其他详细信息？ 谢谢！ LPC55xx Re: LPC5514JBD64E Use for WS2812. 嗨@Kishore02 感谢您的帖子！ 目前尚无关于 LPC551x 上 WS2812 实现的信息，您可以使用可编程逻辑单元 (PLC) 来实现。在其他设备中，有使用 FlexIO 模块的示例，例如 MCXA366 的应用代码中心： https://mcuxpresso.nxp.com/appcodehub ?search=an-emulating-ws2812-bus-with-flexio-on-mcx366 此外，一位同事还发布了一篇关于如何在 Kinetis 开发板上实现该协议的文章： NXP FlexIO Generator for the WS2812B LED Stripe Protocol 希望这些信息对您有所帮助。 Re: LPC5514JBD64E Use for WS2812. LPC5514JBD64E（采用运行频率高达150MHz的ARM Cortex-M33内核）是一款功能强大的微控制器，但对于使用WS2812（NeoPixel）可寻址LED的初学者来说，它并非理想之选。 Re: LPC5514JBD64E Use for WS2812. 是的，LPC5514JBD64 可以用来驱动 WS2812 LED，不过可能需要配置定时器/SCT 或基于 SPI 的接口来生成精确的 WS2812 时序。对于初学者，我建议先从 NXP 的 MCUXpresso SDK 示例和 WS2812 驱动程序示例入手，然后将其适配到 LPC5514；LPC5514 SDK 文档和示例代码可通过 NXP 的官方 MCUXpresso 资源获取。

CodeWarrior 5.1 调试器。“单步执行时禁用可屏蔽中断服务例程” 9S12XEQ512 上的 I 位永久置位 环境： IDE：CodeWarrior 5.1（HC(S)12X 编译器） 目标：MC9S12XEQ512 总线时钟：49.777 MHz BDM接口：使用USB Multilink Universal可复现；使用Cyclone Pro未观察到。 主机操作系统：在Windows 10和Windows 11上均观察到此问题 内存模型：在大容量模型中可复现；在分块模型中不可复现（或复现能力大大降低） 使用的设置： "HC12MultilinkCyclonePro" → "设置..." → "调试选项" → "单步运行时禁用可屏蔽的 ISR" — 已启用。 描述： 在调试器中执行多次单步操作（单步或单步跳过）后，可屏蔽中断（CCR 中的 I 位）将被永久禁用。即使在继续执行（运行/运行）后，中断也不会恢复——它们会一直处于屏蔽状态，直到在 CCR 寄存器视图中手动清除 I 位。在 Windows 10 和 Windows 11 主机上使用 USB 多链路通用 BDM 接口的大内存模型中，这种行为始终可以重现。在其他项目设置完全相同的情况下，Cyclone Pro 界面未出现此问题，Banked 内存模型中也未出现此问题（或几乎未出现）。 目前使用的临时解决方案： 手动清除 CCR 寄存器视图中卡住的 I 位。 要求： 这是 USB Multilink Universal 固件/驱动程序与 CodeWarrior 5.1 在 S12X 内核上使用的单步仿真功能结合使用时已知的问题吗？对于此设备/接口组合上的中断驱动型大型模型项目，是否存在固定的 Multilink Universal 固件版本，或者推荐的替代工作流程？ 谢谢 Re: CodeWarrior 5.1 debugger. "Disable maskable ISR's when stepping" I-bit permanently set 您好， 你看到的现象是真实的，你注意到的界面差异（Multilink Universal 受到影响，Cyclone Pro 不受影响）是一个有用的观察结果。让我根据所涉及的中断类型给你一些实际的指导，因为选项会有所不同。 对于基于定时器的中断 如果您的应用程序使用定时器溢出、输出比较或类似的由外设生成的中断，则实际上不需要“单步调试时禁用可屏蔽的 ISR”功能来在调试期间处理它们。大多数 S12X 定时器和外围模块都有一个 FRZ 位，当设备进入 BDM 活动模式时，该位会冻结模块，而 BDM 活动模式会在任何停止或单步执行期间自动发生。设置 FRZ 后，定时器在步进过程中停止计数，并且无法在步进之间产生中断。这种方法在硬件层面上是可行的，与调试器接口无关，是此类中断的更简洁的解决方案。 用于外部中断和键盘中断 (KBI) 这种情况在这方面比较有限。外部 IRQ 和 KBI 中断是异步外部信号，没有硬件冻结机制来阻止它们。BDM接口无法在硬件层面上抑制它们。“单步执行时禁用可屏蔽的 ISR”功能正是为了弥补这一缺陷而存在的，它通过在每个步骤期间使用 CCR I 位来屏蔽这些 ISR。 由于此功能在您的设置中无法使用 USB Multilink Universal 正确恢复 I 位，因此调试使用这些中断源的代码最可靠的选择是使用 Cyclone Pro，您已经确认它运行正常。 值得一试 如果您有 CodeWarrior 5.2 版本，也值得用它进行测试。该版本中调试器方面有一些更改，USB Multilink Universal 在大内存模型下的 I 位恢复行为可能会得到改进，但这不能保证。 希望这能帮助您更好地了解各种选择。 拉迪斯拉夫