Multi Source Translation Content

キャンセル
次の結果を表示 
表示  限定  | 次の代わりに検索 
もしかして: 

Multi Source Translation Content

ディスカッション

ソート順:
FS65/45XX CAN short to GND function verify and test Because of sometimes customer test fail on CAN short GND function, below shows the test step and result for verify. So need emphasize that EVB only works on debug mode.  Do not confuse about Debug/Normal mode and INIT/Normal mode in the state machine. You can short CAN on EVB every CAN points to GND, but actual in application customer boards sometimes the distance between CAN points and GND is so long and with more noise on bus line. so please take care of this short function should be meet the spec in datasheet.  ----Test 1: Test under INIT mode, CAN short GND function works well. Short CAN_L to GND, has a flag on CANL_.     We can’t write the CAN_LIN_MODE register, only can read.  After read CAN_LIN_MODE register, we find that CAN works on the normal mode.         ----Test 2: Test under normal mode operation after configure INIT_INT register. Short CANL to GND, the CANL_ flag set ‘1’ ,this CAN short to GND works well, without re-set the CAN_LIN_MODE register, then we read the information that CAN works on normal mode.   Setting the CAN in sleep mode then short CANL to GND,can’t detect the fault bit.   Evaluation Board
記事全体を表示
AUT-N1761 自动驾驶汽车的第六感 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 为了实现自动驾驶,车辆需要准确地掌握周围的世界——就像人类驾驶员一样。汽车技术的目标是使车辆具备超越人类驾驶员感知的能力,从而能够实时做出最智能的决策。车辆传感器收集的信息不仅必须实时、准确,而且还必须能够抵御黑客攻击,这样我们才能将生命托付给它们。可靠的 ADAS 和适当的安全措施是自动驾驶汽车的关键因素。Vehicle-to-X 技术将可视范围扩展到驾驶员的视线之外,使驾驶员能够“看清”拐角处和障碍物。来自汽车网络的外部传感器信息和内部数据对于帮助消除全球道路上每年发生的 130 万起道路事故至关重要。 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 为了实现自动驾驶,车辆需要准确地掌握周围的世界——就像人类驾驶员一样。汽车技术的目标是使车辆具备超越人类驾驶员感知的能力,从而能够实时做出最智能的决策。车辆传感器收集的信息不仅必须实时、准确,而且还必须能够抵御黑客攻击,这样我们才能将生命托付给它们。可靠的 ADAS 和适当的安全措施是自动驾驶汽车的关键因素。Vehicle-to-X 技术将可视范围扩展到驾驶员的视线之外,使驾驶员能够“看清”拐角处和障碍物。来自汽车网络的外部传感器信息和内部数据对于帮助消除全球道路上每年发生的 130 万起道路事故至关重要。 安全互联汽车和自动化汽车
記事全体を表示
低功耗模式,带 USB 唤醒 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> Kinetis系列具有丰富的低功耗模式。客户可能会感到困惑,不知道如何从低功耗模式唤醒。 1) 在 VLPR、VLPW 中:NVIC 仍然对中断敏感,因此任何中断都会得到服务。 2)在停止、VLPS 状态下:设备只能通过USB唤醒中断唤醒。 3) 在LLS、VLLSx中:设备将无法从任何 USB 源 唤醒 。 4) LLWU 用于 唤醒 ,因此客户可以从任何可用的 LLWU 唤醒 源 唤醒 。 至于 USB模块,对于USB恢复事件有两种不同的中断。一个异步可以从低功耗模式 唤醒 ,由 USB 线路状态 的 变化触发。另一个是同步的,仅在检测到 K 状态(D+ = 0、D- = 1,表示全速)后 2.5 微秒触发。应用程序负责在需要时转换到低功耗模式,为此,它必须检查USB堆栈报告的设备状态。当在总线中检测到挂起条件时,将触发 SLEEP 中断并且堆栈将其状态更改为挂起;然后应用程序将转换到低功耗模式。当发生此 SLEEP 中断时,异步唤醒中断被启用,并在触发时被禁用(这是模块清除中断所必需的)。在正常情况下,同步恢复中断或复位中断将会随后被触发,导致堆栈状态转换为非挂起状态。然后应用程序就可以知道通信再次处于活动状态,并避免再次进入低功耗模式。
記事全体を表示
libvpuwrap 1.0.46 デコーダー テスト用の 1280x720.mjpg テスト入力 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 申し訳ありませんが、この入力ファイルを共有する場所が見つかりません。これは、i.MX6Q VPU上のFSL 3.10.17 BSPを使用したMJPGデコード結果の破損で報告したVPU JPEGデコーダーの問題を再現するためのものです​ <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 申し訳ありませんが、この入力ファイルを共有する場所が見つかりません。これは、i.MX6Q VPU上のFSL 3.10.17 BSPを使用したMJPGデコード結果の破損で報告したVPU JPEGデコーダーの問題を再現するためのものです​
記事全体を表示
Build failed while compiling chromium-ozone-wayland Hello, I am trying to compile chromium-ozone-wayland on Yocto for IMX8MP board, but the compilation fails with the error: | DEBUG: Python function extend_recipe_sysroot finished | DEBUG: Executing shell function do_configure | ERROR at //.gn:150:5: Assignment had no effect. | build_dotfile_settings.exec_script_allowlist + | ^--------------------------------------------- | You set the variable "exec_script_allowlist" here and it was unused before it went | out of scope. | WARNING: exit code 1 from a shell command. ERROR: Task (/home/admin/Dharmik/IMX8M-Plus/sources/meta-browser/meta-chromium/recipes-browser/chromium/chromium-ozone-wayland_138.0.7204.157.bb:do_configure) failed with exit code '1' NOTE: Tasks Summary: Attempted 2814 tasks of which 2800 didn't need to be rerun and 1 failed. I have added CORE_IMAGE_EXTRA_INSTALL += "chromium-ozone-wayland" in conf/local.conf Below is my yocto configuration, Build Configuration: BB_VERSION = "2.16.0" BUILD_SYS = "x86_64-linux" NATIVELSBSTRING = "universal" TARGET_SYS = "aarch64-poky-linux" MACHINE = "imx8mp-lpddr4-evk" DISTRO = "fsl-imx-wayland" DISTRO_VERSION = "6.18-whinlatter" TUNE_FEATURES = "aarch64 armv8a crc crypto"  Thanks, Dharmik Re: Build failed while compiling chromium-ozone-wayland I've seen this error in the past Chromium versions, and what worked for me in that build situation was a change in this file: \tmp\work\armv8a-mx8-poky-linux\chromium-ozone-wayland\117.0.5938.132\chromium-117.0.5938.132\media\gpu\sandbox\BUILD.gn if (current_cpu != "s390x" && current_cpu != "ppc64" && is_linux && ozone_platform_x11 && !is_castos) { # For DRI_DRIVER_DIR. configs += [ "//build/config/linux/dri" ] } Adding "&& ozone_platform_x11 " to the platform list at the bottom of this files fixed the issue. Could you check whether Chromium v138 has already ozone_platform_x11 added? Best regards, Diana Re: Build failed while compiling chromium-ozone-wayland After adding PREFERRED_VERSION_gn-native = "0+git" changes I am getting below error, | DEBUG: Python function extend_recipe_sysroot finished | DEBUG: Executing shell function do_configure | ERROR at //build/config/linux/dri/BUILD.gn:11:20: Script returned non-zero exit code. | dri_driver_dir = exec_script(pkg_config_script, | ^---------- | Current dir: /home/admin/Dharmik/IMX8M-Plus/build-imx8mp/tmp/work/armv8a-mx8mp-poky-linux/chromium-ozone-wayland/138.0.7204.157/sources/chromium-138.0.7204.157/out/Release/ | Command: python3 /home/admin/Dharmik/IMX8M-Plus/build-imx8mp/tmp/work/armv8a-mx8mp-poky-linux/chromium-ozone-wayland/138.0.7204.157/sources/chromium-138.0.7204.157/build/config/linux/pkg-config.py --dridriverdir dri | Returned 1 and printed out: | | Error from pkg-config. | | stderr: | | Package dri was not found in the pkg-config search path. | Perhaps you should add the directory containing `dri.pc' | to the PKG_CONFIG_PATH environment variable | No package 'dri' found | | See //media/gpu/sandbox/BUILD.gn:31:18: which caused the file to be included. | configs += [ "//build/config/linux/dri" ] | ^------------------------- | WARNING: exit code 1 from a shell command. Thanks, Dharmik Re: Build failed while compiling chromium-ozone-wayland Hi Dharmik, Can you try adding to local.conf one more thing besides chromium package?  PREFERRED_VERSION_gn-native = "0+git" Let me know if the issue still persists. Best regards, Diana
記事全体を表示
EB tresos activation failed Hi Team, I was trying to download and activate a copy of EB Tresos by using EB Client License Administrator V1.5.1 with the following activation code: 6A94-974F-C73A-28C1 (valid until 03/31/2026) as reported on the NXP website. Anyway the activation fails repeatedly, with the following error messages: ERROR: flxActAppActivationSend (50040,41147,10248) The quantity specified exceeds maximum quantity allowed (0). Connection to FlexNet Operations Server failed. Could you please help me on this? Thanks & Regards, Sai Re: EB tresos activation failed Hi friend, I have same problem.  I think NXP team have not refreshed the license.  And I think the responsible team is on Lunar New Year holiday. Let’s wait and see. Log : Activating NodeLocked License 6A94-974F-C73A-28C1, Number Of Licenses: 1 Status: 4, Creating request Status: 5, Request created Status: 6, Context created Status: 7, Connected to remote server Status: 8, Request Sent Status: 9, Polling for response Status: 11, Done ERROR: flxActAppActivationSend (50040,41147,10248) The quantity specified exceeds maximum quantity allowed (0). Connection to FlexNet Operations Server failed. Re: EB tresos activation failed The code is refreshed. Let's check. I activated it successfully. Re: EB tresos activation failed Hello, It means that maximum amount of activation with this license key has been depleted. I have notified admin to update the code with one one if possible. Best regards, Peter
記事全体を表示
MPX5100 Voltage pins - Vout, V1, V2, Vex Hi there, I have been trying to test a few MPX5100DP units I received for calculating air flow. With a similar differential sensor I am able to see the expected pressure values. However, I cannot get Vout to change from its base voltage of 185/200mV. What is the purpose of V1, V2 and Vex and what do they correspond to? I'm sorry to ask, but I could not find an explanation for those pins in the datasheet or various application notes I found. Thank you for your help. Pressure Sensors Re: MPX5100 Voltage pins - Vout, V1, V2, Vex Hello Andrew, Thank you for writing. In this case, V1, V2 and VEX pins are used for factory trimming and it is recommended to leave these pins unconnected. Can you please share your schematic? How are you connecting the MPX5100DP device? Regards, David
記事全体を表示
rw612 config The configuration tool is too annoying. I am using the RW612. In addition, the SDK is getting worse in newer versions. The configuration tool should generate the correct files in the root directory; although the .mex file exists, it is sometimes generated in a different folder. Overall, all of your tools and SDKs are horrible. Re: rw612 config Hello @gtecaskari, hope you are doing well. I'm sorry to read that you have encountered with some issues. To better analyze your issue could you please share your environment setup? Including your IDE (MCUXpresso IDE or MCUXpresso for VS Code), SDK version, RTOS, and the specific example that you are testing. Re: rw612 config Hi. thanks for your answer. I have tried all version, 25.6 -25.9 - 25.12 25.12 is getting worse . you can just compare it to stm32cubemx and can understand how awful is it. Re: rw612 config Hi @gtecaskari. Feel free to correct me if I'm wrong, but if you are using MCUXpresso for VS Code with Config Tools support, could you please confirm that you have followed the recommended workflow stated at the following page: Working with MCUXpresso Config Tools? Additionally, it would be very helpful if you share with me the steps that you are following in order to reproduce your issue.
記事全体を表示
LX2160AでVPPがクラッシュするとカーネルデッドロックが発生する(LSDK-20.05、VPP 22.06、DPDK 21.11) NXPサポート様 LX2160A ベースのカスタム ハードウェアで VPP がクラッシュすると、カーネルのデッドロックが発生します。 以下に、環境の詳細と観察された動作を示します。 1. システムとソフトウェアのバージョン SoC / ボード: LX2160A、カスタムハードウェア データプレーン: DPDK + VPP LSDK: 20.05 カーネル: 4.19.90-rt35 MCファームウェア: 10.36.0 VPP: 22.06 DPDK: 21.11 2. DPAA2インターフェースマッピング dprc.1/dpni.7 (インターフェース: eth4、エンドポイント: dpmac.3) dprc.1/dpni.1 (インターフェース: eth1、エンドポイント: dpmac.4) dprc.1/dpni.0(インターフェース: eth0、エンドポイント: dpsw.0.1) dprc.1/dprc.3/dpni.6 (エンドポイント: dpmac.9) dprc.1/dprc.3/dpni.5 (エンドポイント: dpmac.7) dprc.1/dprc.3/dpni.4(エンドポイント:dpmac.8) 3. VPP LCPおよびTAP/TUNの設定 VPP LCP は TAP ペア (tap1/N3、tap2/cu、tap3/cu2) を作成しています。 itf-pair: [0] TenGigabitEthernet0 tap1 N3 10型タップ itf-pair: [1] TenGigabitEthernet1 tap2 cu 11タイプタップ itf-pair: [2] TenGigabitEthernet2 tap3 cu2 12型タップ 4. 問題の説明 VPP がクラッシュまたは異常終了した場合: vpp_main プロセスは割り込み不可能なスリープ (D 状態) に入ります。 カーネルワーカースレッドは rtnl_lock でブロックされています。 ps -eo pid,stat,comm,args | grep vpp_main 21670 Dl vpp_main [vpp_main] ps -eo pid、comm、wchan | grep -E ip 9510 kworker/0:0+ipv rtnl_lock /proc/21670/スタックをcat [<0>] __switch_to+0xe8/0x150 [<0>] __flush_work.isra.13+0x134/0x248 [<0>] フラッシュワーク+0xc/0x18 [<0>] ロールバック登録数+0x1a8/0x560 [<0>] ネットデバイスキューの登録解除+0x90/0x118 [<0>] __tun_detach+0x37c/0x390 [<0>] tun_chr_close+0x30/0x90 [<0>] __fput+0x8c/0x1b8 [<0>] __ __fput+0xc/0x18 [<0>] タスクワーク実行+0x90/0xb0 [<0>] do_exit+0x2b4/0x9a0 [<0>] do_group_exit+0x38/0xa0 [<0>] get_signal+0xac/0x5c8 [<0>] do_signal+0x80/0x2a8 [<0>] do_notify_resume+0xd0/0x110 [<0>] 作業保留中+0x8/0x10 [<0>] 0xffffffffffffffff /proc/9510/スタックをcat [<0>] __switch_to+0xe8/0x150 [<0>] rtnl_lock+0x14/0x20 [<0>] addrconf_verify_work+0xc/0x20 [<0>] プロセス_one_work+0x1e0/0x318 [<0>] ワーカースレッド+0x40/0x440 [<0>] kthread+0x128/0x130 [<0>] ret_from_fork+0x10/0x18 [<0>] 0xffffffffffffffff どうやって修正するか! Re: Kernel Deadlock When VPP Crashes on LX2160A (LSDK‑20.05, VPP 22.06, DPDK 21.11) Layerscape Linux Distribution POC Rev. 6.1.55_2.2.0 リリースを使用できます。 統合するもの: DPDK v22.11 VPP v2302
記事全体を表示
NETC IEEE 1588 timer software does not meet the requirement of RM In S32ZE NETC reference manual, "Document identifier: S32E27NETCRM Reference Manual Rev. 4, 2024-12-12", 3.2.5.3.1 Normal Mode with Drift and Error Adjustment, it claimed "During normal operation, any change to the 1588 timer configuration (for example TMROFF_H/L), except for TMR_ADD updates, requires that TSN related functionality such time gate scheduling, time specific departure scheduling, stream gating and rate policing, be disabled." But neither the gPTP software, nor the NETC device driver does meet this specification.  GPTP_STACK RTD Re: NETC IEEE 1588 timer software does not meet the requirement of RM We have a gPTP software module from NXP, is it correct? It will call the function "EthSwt_43_NETC_CorrectPtpClk" to update current time. I'm not talking about the "provide functions about correcting timer". My question is, while the gPTP is calling EthSwt_43_NETC_CorrectPtpClk() function to update current time, how to make the 802.1Qbv feature NOT be impacted? Re: NETC IEEE 1588 timer software does not meet the requirement of RM Hi @shuangjunzhu , ETH driver RTD2.0.1 follows ASR 21-11 that just includes some api functions for timestamp such as: For this reason, I think that they didn't provide functions about correcting timer as you said. Seems functions about correcting timer will be supported in ASR23-11 or gPTP have to make the request with changing the requirement if they need to use them in ASR21-11. Best regards, Nhi Re: NETC IEEE 1588 timer software does not meet the requirement of RM Thanks for your attention. As you stated "driver just supported to get current timer from TMR  registers until now, not supports to configurate them", I do not understand.  How about gPTP software to change the OFFSET register? I do think the gPTP software definitely needs to change the OFFSET register. My question is, how to follow-up the RM, while the gPTP software is trying to change OFFSET register, to keep the TSN features, for example, the 802.1Qbv function working smoothly?  Re: NETC IEEE 1588 timer software does not meet the requirement of RM Hi @shuangjunzhu , I'll answer this topic for NETC driver. - The latest release was launched for ZE is RTD 2.0.1 that follows RM rev 3 and as far as I know, the next release RTD 2.0.2, still follows RM Rev 3. But if there is any update about RM version, SW team has a ticket to check change between new and old RM. I think that they can detect the change. - As far as I know, timestamp was supported in driver until now are default count TMR_CTRL[TE] = 0 and the feature EthEnableFreeRunningTimer just added to RTD 2.0.1 that works in 1588 timer TMR_CTRL[TE] = 1. Current timer will be gotten from 1588 registers TMR_FRT_L/H, but seem that there is an bug here because I didn't anywhere set TE (the ticket: ARTDCC1-593 for detail). Anyway, driver just supported to get current timer from TMR  registers until now, not supports to configurate them. The claim that you said seem just happen if user want to change 1588 register configuration. Best regards, Nhi Re: NETC IEEE 1588 timer software does not meet the requirement of RM Hi @shuangjunzhu , You means want to stop TSN functionalities before changing 1588 list of registers, right? Current driver, I saw driver doesn't support the function to stop TSN. If you want to disable each features in TSN, seem you need to delete entries in each table. For example: - Rate policy: Netc_EthSwt_Ip_DeleteRatePolicerTableEntry(); - Netc_EthSwt_Ip_DeleteStreamGateControlListTableEntry(); -  EthSwt_43_NETC_StopTas(); Best regards, Nhi Re: NETC IEEE 1588 timer software does not meet the requirement of RM Hi @shuangjunzhu , From my point of view, the problem is not only how many TSN features are enabled, because if the customer uses ASR context, these features enabled/disabled in precompile by macros but also are in each feature. As you know, each feature Rate policing, stream gate,... controlled through table as below: If user just configured elements in the configuration tool, then SW team can control how many entries with entry ID to delete them when disabling this feature. But in case, user adds elements by calling function, then SW has no way to know. But I think user can control this from their application. Maybe I missed something, but I understand TSN will refer to timer values, so it is make sense to stop them before changing timer configuration and start again to get new timer values. I believe that SW team can has deep insight when they analyzing that ticket.  Best regards, Nhi Re: NETC IEEE 1588 timer software does not meet the requirement of RM Hi @shuangjunzhu , If you don't have any idea about ETH driver anymore, please remove RTD from this topic so that someone is from gPTP can answer you. Best regards, Nhi Re: NETC IEEE 1588 timer software does not meet the requirement of RM Hi, Thanks for your great help. Please have me highlight one very import thing for AUTO customers, while they are using TSN IEEE802.1Qbv feature, of course, they need to enable gPTP as well per 802.1Qbv time sync requirement. They are concerning about whether the gPTP will impact the critical traffic which is in one 802.1 Qbv slot. We (NXP) need to clarify it and provide how to do it. This is a very dedicate and clear requirement. And it's a good example or use case for you to understand the situation. Yes, for sure, we do not know how many TSN features customer are enabling. But for everyone of possible using, we need a solution. Customer could make right selection based on their use cases. Thanks, Jeff  Re: NETC IEEE 1588 timer software does not meet the requirement of RM Hi, Yes, I still have a question. Please help to check how to dis-able/re-enable 802.1Qbv from Ethernet driver point of view. And please help analyze whether this kind of action will cause the critical traffic delay one of 802.1Qbv schedule cycle? Thanks, Jeff   Re: NETC IEEE 1588 timer software does not meet the requirement of RM Hi, It's NOT me want to disable the TSN feature before gPTP changed timer offset register. It's the requirement of NETC RM. Customer is asking for official solution to meet the RM specification from NXP: how to disable TSN features, i.e. IEEE802.1Qbv under this situation. Customer assume it should be provided by NXP, because it's hardware requirements and hardware related coding.  By the way, I'm thinking your suggestion need to be well designed. Especially for 802.1Qbv, how to make the application traffic NOT impact by the gPTP sync action. For example, is it possible that some traffic might be delay one Qbv schedule cycle?  Thanks, Jeff Re: NETC IEEE 1588 timer software does not meet the requirement of RM Hi @shuangjunzhu , From my point of view, it is difficult to meet this requirement from ETH driver with the official function that stop TSN . As you can see, to disable the Port Gate time schedule , just need to reset the bit Time Gate enable PTGSCR[TGE]. But for some TSN features, such as Rate Policy, this feature was enabled/disabled based on elements in this table. But from ETH, we can't know entries were added to this table to delete or update elements to disable them, upper layer can handle this better. For this reason, I suggested to call functions that delete entries in each table as my previous reply. In case, user didn't enable option features: rate Policing, stream gate control list,... they can disable TSN with the function  EthSwt_43_NETC_StopTas() . Anyway, I created the ticket ARTDCC1-607, you can follows it to get the analysis from SW team in case I missed something. And RM Rev4 hasn't applied to RTD release yet. If you don't have more idea about ETH for this topic, please let me know, I'll free this case to gPTP can continue answer you from their side.  Best regards, Nhi Re: NETC IEEE 1588 timer software does not meet the requirement of RM Hi @shuangjunzhu , I saw the feature 802.1 Qbv supports both NETC and Switch. So, you can configure this feature through: - Eth_NETC: - Port switch: The functions are: For ETH_NETC: - Eth_43_NETC_StartTas() - Eth_43_NETC_StopTas() For Port switch: - EthSwt_43_NETC_StartTas()  -  EthSwt_43_NETC_StopTas()  For this question: "analyze whether this kind of action will cause the critical traffic delay one of 802.1Qbv schedule cycle", from my point of view, as you can look at the function Netc/PortSwt_Ip_ConfigPortTimeGateScheduling() that enable/disable this feature, to disable this feature, just need to reset one bit but enable this feature, need to enable Gate Time and set up Gate Time table. This time can measure.   I understand that you means about "one of 802.1Qbv schedule cycle" is the execution time of the Gate control list should be repeated, right? If it is, this can be configured.  Best regards, Nhi Re: NETC IEEE 1588 timer software does not meet the requirement of RM Hi, It looks like you still do not catch up my question. Please let me have a more detail description. Assume customer has a Qbv configuration and it's in running status with the parameter as below:  1. the cycle time is 10ms 2. in one 10ms time period, there are two slots, 5ms individually. In other words, there are two entries in the gate list. 3. Assume while the first time slot is open, NETC is transmitting the critical frames. At this time the gPTP start to update current time, per RM requirement, customer needs to disable/re-enable 802.1Qbv.  4. After the 802.1Qbv is re-enabled, It's possible that the NETC hardware might continue to open time slot 1, or go to gate list 2nd entry, or wait for new Qbc schedule cycle.  If the hardware go to 2nd entry, it means the critical frames in NETC queue will be transmit in next 10-ms cycle. And it might cause big delay and impact applications. 5. Customer is asking how to avoid this kind of situation. In other words, how to smoothly disable/re-enable Qbv to reduce the impact to the applications. Hope it will make thing clear. Thanks, Re: NETC IEEE 1588 timer software does not meet the requirement of RM Hi, I didn't see another way to enable/disable TAS except 2 functions that I mentioned in the previous reply. From my point of view, when disable time gate control, all of features of this also disabled, time interval, cycle,... Duration between disable and enable TAS, includes time to finish updating timer from gPTP. When enable TAS, base time will be updated with current time. Except new base time = next old interval time, if not can't see your requirement.  I have no more idea about this, I also updated this question in above ticket so that SW team can have suggestion for your case. Best regards, Nhi 
記事全体を表示
S32K148 中用于多通道和采样的 ADC DMA 流组 我正试图在 S32K148 中实现多通道流分组和采样 ADC DMA,但我发现我没有收到 DMA 中断,而且结果缓冲区在递增并写入额外的 RAM 空间。配置中是否存在任何问题? Re: ADC DMA Streaming Group for multiple channels and samples in S32K148 HI 参见第 3.6.18 章有关该模式 DMA 通道设置的更多信息,请参见 ADC 驱动程序 UM 的 Optimize DMA Streaming Groups(优化 DMA 流组)。 BR, Petr
記事全体を表示
S32K388 と MC33771B SPI BMS: MBDT、コード生成、AI 展開 NXPコミュニティの皆様、こんにちは。 実際のリチウムイオン電池パックをターゲットに、SPI通信を介してS32K388-Q289とFRDM-MC33771B-SPI-EVBを使用した統合BMSを開発しています。調査を進めるうちに、S32K3 シリーズに使用できる BMS 固有のサンプル プロジェクトとリファレンス実装が比較的少ないことに気付きました。そのため、このタイプのアプリケーションに推奨されるワークフローとサポートされているツールチェーンを確認するのは困難でした。 私の目標は、以下の内容を含む完全な組み込み BMS スタックを MCU に実装することです。 セル電圧/温度モニタリング(BCC経由) セルバランス制御 SOC / SOH推定アルゴリズム(ディープラーニングベースのアプローチを含む) MCU上でのリアルタイム操作 可能な場合はモデルベース デザインのワークフロー (そうでない場合は S32DS C プロジェクト) 最初に MATLAB/Simulink Model-Based Design Toolbox (MBDT) を使用する予定ですが、セットアップで完全なサポートが利用できない場合は、S32 Design Studio (S32DS) に進みます。 以下の質問についてご指導いただければ幸いです。 1) S32K3 BMSアプリケーション用のMBDTサポートおよびトレーニング・マテリアル BMS関連の開発(SPIベースのBCC通信、サンプリング/プロセッシング、保護ロジック、リアルタイム監視など)に特化したS32K3シリーズでMBDTを使用するための公式ドキュメント、ユーザーガイド、トレーニングコース、またはアプリケーションノートはありますか? 2) MBDTモデルとディープラーニングモデルの統合とコード生成 Simulink (MBDT) で BMS ロジックを開発し、Deep Learning Toolbox を使用して構築された SOC/SOH モデルを追加すると、次のようになります。 - これらを 1 つの統合 Simulink モデルに組み合わせることはできますか? - はいの場合、Embedded Coder を使用して統合モデルを C コード (またはその他のサポートされている組み込みコード) に自動的に生成し、S32K388 に展開できますか? 3) S32K388におけるリアルタイム推論の実現可能性 (2)のコード生成が実行可能であれば: - 展開されたモデルは、MCU 上のライブ バッテリー データ (電圧/電流/温度) を使用してリアルタイム推論 (SOC/SOH 推定) を実行できますか? - S32K388 には、推奨される制約やベスト プラクティス (固定小数点と浮動小数点、サポートされるレイヤーの種類、モデル サイズの制限、推論のタイミングに関する考慮事項など) はありますか? 4) MBDTにおけるセーフティ制約/保護ロジック セーフティのために、次のような保護ロジックを実装する必要があります。 - 過電圧/低電圧しきい値 - 過熱/低温しきい値 - 障害処理と安全状態の動作 これらの制限と保護ロジックを MBDT/Simulink に直接実装し、生成された組み込みコードに含めることは可能ですか? S32K ターゲットの参考例(BMS またはセーフティロジック)があれば、共有してください。 5) S32K388とFRDM-MC33771B-SPI-EVBおよび代替品との互換性 S32K388-Q289 は、BMS アプリケーション用に SPI 経由で MC33771B と連携するために正式にサポート/推奨されていますか? この組み合わせが推奨されない場合は、S32K3 ベースの BMS 開発用に公式にサポートされている BCC + リファレンス プラットフォーム (SPI または TPL) を提案していただけますか? 6) デバイス上でのトレーニング(オンライン学習)と推論のみのワークフロー 組み込み AI の観点から: - オンデバイス トレーニング (リアルタイムのバッテリー データを使用したオンライン学習) は S32K3 MCU でサポートまたは推奨されていますか? - または、PC でのオフライン トレーニング + MCU での推論のみというアプローチが推奨されますか? オフライントレーニングが推奨される場合、推奨されるワークフローを説明する公式リファレンスはありますか? 7) S32K388におけるAI推論のパフォーマンス/メモリガイダンス S32K3 (特に S32K388) 上で AI 推論を実行するためのベンチマークやガイドラインはありますか? - フラッシュ/RAM使用量の予想 - 典型的な推論レイテンシの範囲 - 最適化アプローチ(固定小数点、量子化、軽量アーキテクチャ) 😎 MBDT + DL 統合が推奨されない場合の推奨代替ワークフロー 完全な統合と自動コード生成が推奨/サポートされていない場合、S32K3 に AI モデルを展開するための推奨ワークフローは何ですか?例えば: - モデルを軽量なC推論コードに手動で変換する - CMSIS-NNのようなアプローチを使用する(該当する場合) - NXPミドルウェア/推奨ライブラリ/サンプル(例:eIQ)の使用 サポートありがとうございます。ドキュメントのリンク、トレーニング リファレンス、SDKs の例、ベスト プラクティスの推奨事項などがあれば、非常に役立ちます。 よろしくお願いいたします。 Re: S32K388 with MC33771B SPI BMS: MBDT, code generation, and AI deployment こんにちは@SonHyunTaek 、 プロジェクトに関する詳細な質問をコミュニティ フォーラムに投稿していただきありがとうございます。以下の回答は MBDT ソフトウェアの観点から提供されていることに注意してください。ハードウェアの観点からは、コンポーネントの組み合わせに関してより良いアプローチがある可能性があります。また、BMS の目標電圧とパック電流検知が必要かどうかを知っておくことも役立ちます。SPI 経由でコネクテッドされた単一の AFE を使用する予定なので、最大 48V の BMS システムをターゲットにしているものと想定します。 ご提案いただいたデバイスの組み合わせに関してですが、ハードウェア レベルでは、S32K3 は MC33771B と完全に互換性があります。しかし、ソフトウェアの観点から見ると、状況はより複雑になります。S32K3 用の MBDT は、MCAL レイヤーの NXP リアルタイム・ドライバ (RTD) 上にコードを生成するように構築されていますが、BMS 用の MBDT は、RTD と互換性のある BMS SDK 上にコードを生成します。BMS SDK には、Simulink からアクセスできるピン、クロック、ペリフェラルの外部構成ツールと、すぐに実行できるサンプルが含まれています。 ご注意ください: - MBDT for BMS 1.2.0 は、S32K388 をサポートしていない MBDT for S32K3 1.4.0 でのみ動作します。 - BMS SDKはRTD 3.0.0とのみ互換性があります。S32K3 1.4.0 の MBDT によって使用されます。当時、S32K388 は入手できませんでした。 - BMS 用 MBDT および S32K3 用 MBDT は、バッテリー ジャンクション ボックス機能を備えたハードウェアデザインで通常使用される MC33774、MC33775、MC33664、MC33665、MC33772C などの新しい AFE 部品のみをサポートします。 これらの制限はソフトウェア パッケージ (RTD および BMS SDK) に起因します。使用する予定の MC33771B には C SDK ドライバーが含まれていますが、S32K3 と MC33771B を接続するためのすぐに実行可能な互換性のある C ドライバーがないため、カスタム コードを使用して手動で MBDT に統合する必要があります。つまり、組み込み SW: MC33771B/MC33772B 用のバッテリー・セルコントローラ ソフトウェア ドライバでは、手動の C コーディングと MBDT への統合が必要です。これを実行する方法 (S32K1 用の MBDT に基づく) を説明した記事は、こちらにあります。 以下であなたの質問に答え、最後にいくつかの解決策を提案します。 1. MBDTのサポートとトレーニング 私たちが提供する最高のリソースは、 MBDT コミュニティページで入手できます。右側には、S32K3 用の MBDT を使用して基本的なタスクを実行する方法を説明した、モデルベース デザイン ツールボックスの初心者向けガイドがあります。さらに、バッテリー・マネジメントシステムについての洞察を提供する BMS ウェビナーもあります。 MathWorks と共同で作成した BMS に関する最新のウェビナーへのリンクは次のとおりです。 NXP S32 デバイス向けバッテリー システム開発の合理化。 2. ディープラーニングモデルの統合 MathWorks とのこれまでのコラボレーションでは、ディープラーニング ベースの充電状態 (SOC) 推定アルゴリズムを Simulink から直接展開し、PIL モードでテストすることに成功しました。はい、Embedded Coder は Simulink モデルから直接ニューラル ネットワークを生成でき、MBDT と組み合わせて S32K3 に展開できます。 関連するウェビナーへのリンクは次のとおりです。 NXP S32K3マイクロコントローラへのディープラーニングベースのSOC推定アルゴリズムの導入 3. S32K388におけるリアルタイム推論の実現可能性 はい、リアルタイム推論は実現可能です。以前の研究では、セル電圧、電流、温度を入力として使用しました。これらの値は実行時に AFE によって測定され、ニューラル ネットワークに提供されます。ベストプラクティスとして、PIL モードでの集中的なテストはパフォーマンスの評価に役立ちます。最適化手法を試して、最適な構成を特定することもできます。 4. セーフティ上の制約 セーフティ要件のロジックを Simulink に実装し、対応するコードを自動的に生成できます。MathWorks は、S32K3 で使用および展開した例を提供しています。 リチウムイオンバッテリー・マネジメントアルゴリズムの設計とテスト 5. S32K388とFRDM-MC33771B-SPI-EVBの互換性および代替品 Simulink からニューラル ネットワーク アプリケーションを直接テストするには、最新バージョンの S32K3 用 MBDT を使用します。これにより、展開の実現可能性を確認し、現時点で利用可能なすべての MCU に対してベンチマーク テストを実行できます。 ハードウェアの観点からは、いくつかのオプションがあります。 a. 提案されたソリューション(S32K358 + MC33771C)を続行する MC33771B ではなく、より新しく、SPI をサポートし、電流測定機能を備えている MC33771C から始めてください。カスタム コードを使用して MC33771C ドライバを Simulink に直接統合し、BMS 1.8.0 用の MBDT を使用できます。 b. サポートされているMCUを使用してSimulinkでBMS用のMBDTを使用する たとえば、セル監視用の MC33774/MC33775 と電流測定用の MC33772C を搭載した S32K358 (すべて SPI 経由)。このセットアップは、MBDT for BMS および MBDT for S32K3 1.4.0 で動作します。ただし、最初にニューラル ネットワークが S32K358 で実行されることをテストします。 c. AFE部品を搭載したS32K3または最新のBMA7318を使用する 注意: このCASE、BMS 用の MBDT を使用して Simulink からコードを展開することは直接サポートされていません。Simulink でアプリケーション ロジックとニューラル ネットワーク C コードを生成し、S32 Design Studio を使用して AFE と手動で統合することもできます。 6. デバイス上でのトレーニングと推論のみのワークフロー これはアプリケーションの要件によって異なります。これまでのアプローチは推論のみで、MATLAB でネットワークをトレーニングし、それを MCU に展開していました。推奨リソース: ディープラーニングを使用したバッテリー状態の推定。続いて、上記のポイント 2 で説明したウェビナーが開催されます。 7. S32K388におけるAI推論のパフォーマンスとメモリに関するガイダンス パフォーマンスはアプリケーションによって異なります。ニューラル ネットワークがすでにトレーニングされている場合は、生成されたコードを S32K3 ファミリの PIL モードでテストし、実行をプロファイルして、S32K388 がニーズを満たしているかどうかを判断します。参考までに、前述の SOC アルゴリズムは、S32K344 および S32K358 で正常にテストされました。 要約すると、Embedded Coder を使用すると、ニューラル ネットワークからコードを生成し、PIL モードでパフォーマンスをテストできます。検証後、生成されたコードを S32 Design Studio にインポートし、必要に応じて S32K388 に展開します。 お役に立てば幸いです。 マリウス
記事全体を表示
Drivers configuration for the S32K3XX Hello, I would like to ask, S32K3XX series chip new construction projects, in the use of drivers, each driver (1 corresponding to the position of each driver type) corresponding to the configuration interface in each configuration (3 shown in the position), there is no documentation or tutorials to explain? In the actual engineering application, I can rely on what information to configure, I set up each time is to look at the name of the setup item to guess its function, and decided to be configured into what, I feel the lack of official basis, so I feel that each of my settings is very no certainty and basis. Re: S32K3XX的drivers配置 Hi@Aaron_LL The following sections of AN13435 have some descriptions of the components And you can find a lot of training tutorials for configuring these peripherals in the official website. https://www.nxp.com/products/S32K3
記事全体を表示
关于使用 FS32K144HAT0MMHT EVK 的热电阻驱动器可用性的说明 大家好, 我想购买FS32K144HAT0MMHTMCU 和相关评估套件 (EVK)。我想知道 EVK 是否包含热电阻驱动器,无需额外费用? 如果不是,是否需要单独购买 RTD 驱动器? 预先感谢您的帮助! Re: Clarification on RTD Driver Availability with FS32K144HAT0MMHT EVK 你好@NagulMeera 实时驱动程序 (RTD) 和 S32 设计工作室 (S32DS) 是免费的。 EB tresos Studio 提供免费评估许可证,但必须向 Elektrobit 订购生产许可证。 我们还提供高级软件,例如: - S32 功能安全软件框架 (SAF) 和功能安全外设驱动器 (SPD) - 结构核心自检 (SCST) 如需高级软件,请联系您的恩智浦代表。 BR、VaneB
記事全体を表示
S32K 输入捕获 嗨,团队、 我们使用的是 S32K146 微控制器,我们需要任何一个输入引脚作为输入捕获引脚,你能建议我应该使用哪个模块配置吗? 如果我使用 FTM 作为信号测量,我能否实现输入捕获功能?或者我应该使用 ic_pal 功能? 请支持 谢谢 Shruthi C Re: S32K Input Capture 你好,彼得、 我无法使用 INT_SYS_InstallHandler(FTM0_Ch0_Ch1_IRQn,PWM_InputCapture_IRQHandler,NULL);函数,因为它使用默认处理程序,而不使用FTM0_Ch0_Ch1_IRQn处理程序。 我的配置是 /* flexTimer_ic_1 InitConfig 的全局配置 */ ftm_user_config_t flexTimer_ic_1_InitConfig = {     { true,/* 软件触发信号状态 */ false,/* 硬件触发信号 1 状态 */ false,/* 硬件触发信号 2 状态 */ false,/* 硬件触发信号 3 状态 */ 虚假,/* 最大加载点状态 */ 虚假,/* 最小装载点状态 */ ftm_system_clock、/* INVCTRL 寄存器的更新模式 */ ftm_system_clock、/* SWOCTRL 寄存器的更新模式 */ ftm_system_clock、/* OUTMASK 寄存器的更新模式 */ ftm_system_clock、/* CNTIN 寄存器的更新模式 */ false,/* 自动清除触发信号 */ ftm_update_now、/* 同步点 */ }, ftm_mode_input_capture、/* FTM 的运行模式 */ ftm_clock_divid_by_1、/* FTM 时钟预分频器 */ ftm_clock_source_systemclk、 /* FTM 时钟源 */ ftm_bdm_mode_11、/* FTM 调试模式 */ 虚假, /* 中断状态 */ false /* 初始化触发信号 */ }; /* FlexTimer_IC_1 的输入捕获配置 */ ftm_input_param_t flexTimer_ic_1_InputCaptureConfig = { 1U,/* 通道配置数量 */ 65535U,/* 最大计数值 */ flexTimer_ic_1_InputCaptureChannelConfig/* 通道配置*/ }; /* FlexTimer_IC_1 输入捕获的信道配置结构 */ ftm_input_ch_param_t flexTimer_ic_1_InputCaptureChannelConfig[1] = {     { 0U,/* 通道 ID */ FTM_SIGNAL_MEASUREMENT,/* 输入捕获操作模式 */ ftm_rising_edge、/* 边缘对齐模式 */ ftm_falling_edge_period_measurement、/* 信号测量操作类型 */ 0U,/* 过滤器值 */ 虚假,/* 过滤器状态(启用/禁用) */ true,/* 连续测量状态 */ NULL,/* 通道事件的回调参数向量 */ NULL/* 通道事件的回调向量 */    } }; Re: S32K Input Capture 您好, 是的,这些功能应该足够了。SDK 驱动程序启用了 FTM 通道中断,我认为正确的处理程序应从启动时分配。如果不是正确的处理程序,则为 FTM0_Ch0_Ch1_IRQHandler。 调用 ftm_drv_getInputCaptureMeasuremeasum 以获取捕获的值。 BR, Petr Re: S32K Input Capture 你好,彼得、   感谢您的明确说明。   我可以使用这些函数将 FTM 引脚初始化为输入捕获 `ftm_drv_init () ``ftm_drv_init_initCapture () `ftm_drv_initInputCapture ()`   并安装一个 IRQ 处理器来捕获脉冲发生情况 `INT_SYS_InstallHandler(FTM0_Ch0_Ch1_IRQn, PWM_InputCapture_IRQHandler, NULL)`     请支持   谢谢 Shruthi C Re: S32K Input Capture 您好, 最常见和最有效的方法是在输入捕获模式下配置 FTM 并使用具有 FTM 功能的引脚。每个 FTM 通道均可配置为输入捕获模式,在该模式下,它捕获输入信号边缘(上升、下降或两者兼有)上的计时器值。这通常用于测量:信号周期、脉冲宽度、频率。 IC PAL 驱动器允许检测输入信号并测量通道输入信号的脉冲宽度或周期。其设计目的是使其可移植到支持 FTM、eMIOS、FLEXPWM 和 ETIMER 的所有平台和 IP 上。 因此,如果您想获得全面的控制和性能,请直接使用 FTM。如果您希望代码更简单、更便于携带,请使用 IC PAL。 BR, Petr Re: S32K Input Capture 您好, 您可以直接参考 SDK 示例 (ftm_signal_measurement)。 或共享显示该问题的简化项目。 BR, Petr Re: S32K Input Capture 您好, 在 SDK 示例中,我直接提到(ftm_signal_measurement)。 在这个例子中,他们没有使用中断方法,他们使用了轮询方法,然后他们调用了 ftm_drv_g etInputCap t ureMeasuremeasum 我正在寻找带中断功能的 FTM 信号测量,一旦输入捕获识别出信号,我需要中断才能触发并调用 ISR 中的 ftm_dr v_getInputCaptureMeasuremeasurem ensum 函数 请提供相关代码 谢谢 Shruthi C Re: S32K Input Capture 您好, 如果您需要再次安装处理程序,您应该有 extern void FTM0_Ch0_Ch1_IRQHandler(void); INT_SYS_InstallHandler(FTM0_Ch0_Ch1_IRQn, FTM0_Ch0_Ch1_IRQHandler, NULL); BR, Petr Re: S32K Input Capture 你好, 是的,我确实定义了该函数,但函数调用后会进入无限循环,并继续运行 整个系统将无法运行, 谢谢 Shruthi C Re: S32K Input Capture 你好、 感谢您的支持和代码片段,我将进行检查 T&R、 Shruthi C Re: S32K Input Capture 你好,我 能否获得任何支持中断的 FTM 引脚的输入作为输入捕获 谢谢! Shruthi C Re: S32K Input Capture 您好, 驱动程序使用中断来捕获事件,只是没有直接显示在示例中。 我修改了 FTM IC 设置,使其使用单发模式,并添加了从驱动程序中断调用的回调。 ftm_signal_measurement_s32k146 演示修改后的 main.c 参见附件。 BR, Petr
記事全体を表示
SW32K3_IPCF_4.2.0_D2412はS32K328チップをサポートしていますか? S32DS 3.6.3 ベースSW32K3_IPCF_4.2.0_D2412 パッケージを使用して、S32K328 チップ上で IPCF を構成するときに、上記のような問題が発生しました。コア タイプとコア インデックスを構成できません。何が原因なのか説明していただけますか?#S32K328チップをサポートする他のIPCFソフトウェアパッケージはありますか? Re: Does the SW32K3_IPCF_4.2.0_D2412 support the S32K328 chip こんにちは、 リリースノートを見ると、S32K328 を直接サポートしていないようです。 しかし、代わりに S32K358 を使用しても問題はないと思います。 IPCF_S32K3_4.2.0_ReleaseNotes_Updated_D2502.pdf も確認しましたが、結果は同じです。唯一の違いはロックステップなので、代わりに S32K358 を使用しても問題はないと思います。 S32K328 が IPCF リリースで直接サポートされない理由については情報がありません。 よろしくお願いいたします。 ピーター Re: Does the SW32K3_IPCF_4.2.0_D2412 support the S32K328 chip S32K328 をサポートする IPCF ソフトウェア パッケージのバージョンはありますか?そうでない場合、プロジェクトが S32K324 用に完全に構成されている場合、S32K328 ベースのプロジェクトで実行できますか? Re: Does the SW32K3_IPCF_4.2.0_D2412 support the S32K328 chip こんにちは、 互換性を保つために、S32K328 の代わりに S32K358 の直接導関数を使用します。 よろしくお願いいたします。 ピーター
記事全体を表示
S32K364:使用 EMIOS、BCTU 和 DMA 进行 ADC 转换 您好, 我正在尝试将 EMIOS0 ch 8 配置为触发扫描 ADC3 和 DMA 的 8 个通道的 BCTU,将转换结果移动到名为 ADC_3_RAW [] 的变量中。 转换似乎已经开始: 但该值不会通过 DMA 传输,也不会刷新 我正在使用这个 SDK: 每次使用 ConfigTool 生成代码时,我都需要修改以下代码: #define ADC_SAR_IP_PRESAMPLING_AVAILABLE ((1U)) 至 #define ADC_SAR_IP_PRESAMPLING_AVAILABLE ((0U)) 这正常吗? 项目附在这里。 敬请期待,弗朗切斯科。 Re: S32K364: ADC conversions using EMIOS, BCTU and DMA 你好@francescovico 我检查了你的代码,你的配置和用法都不正确。 1。DMA 的触发信号来源是什么?我没有看到您在配置中配置了"Rm" 模块。 2。既然你在使用 BCTU 来产生 ADC 的触发信号,为什么不使用它提供的 FIFO?这与 DMA 的功能完全一致。 https://community.nxp.com/t5/S32K-Knowledge-Base/RTD400-LLD-K344-Center-Aligned-PWM-Trigger-ADC-BCTU/ta-p/2034211 3.此外,BCTU 驱动程序已经支持 DMA。 https://community.nxp.com/t5/S32K-Knowledge-Base/Example-S32K344-PIT-BTCU-parallel-ADC-FIFO-DMA-DS3-5-RTD300/ta-p/1732444 Re: S32K364: ADC conversions using EMIOS, BCTU and DMA 你好@Senlent、 我同意你的看法,我已经忘记了 Rm 模块,现在它出现了。 我很难理解 S32K364 的配置(只有 ADC3、ADC4、ADC5、ADC6 和 BCTU1),类似的配置使用 S32K324 在我的办公桌上也能正常工作 我想: - 触发信号 BCTU1 使用 EMIOS0 CH 8 扫描 ADC3 频道 - 触发信号 BCTU1 使用 EMIOS0 CH 9 扫描 ADC4 频道 而使用 DMA 会在变量 ADC_X_Raw[] 中产生结果。 我的配置工具设置是 EMIOS: RM: BCTU (红色字段不清楚): ADC: 附上项目。 敬请期待,弗朗切斯科。 Re: S32K364: ADC conversions using EMIOS, BCTU and DMA 你好@francescovico 我很难理解 S32K364 的配置(只有 ADC3、ADC4、ADC5、ADC6 和 BCTU1),类似的配置使用 S32K324 在我的办公桌上也能正常工作 也请分享您在 S32K324 上的项目,我会抽时间帮您检查。 我们的团队目前工作过度繁忙,我需要更多时间来处理您的问题。请耐心等待。 Re: S32K364: ADC conversions using EMIOS, BCTU and DMA 你好@Senlent、 非常感谢您的帮助! 您可以在附件中找到使用 S32K324 的项目(运行正常)。 使用 trgmux 的 PIT 计时器触发信号扫描 ADC0 和 ADC1 通道的 BCTU。 变量ADC_0_Raw[] 和 ADC_1_Raw[] 的DMA 传输转换结果。 敬请期待,弗朗切斯科。 Re: S32K364: ADC conversions using EMIOS, BCTU and DMA 你好@francescovico 我们没有 S32K36x 评估版,因此无法直接测试您的代码。 不过,我也发现了一些问题: 这里,关于 Adc 目标掩码: 对于 ADC0,应将其设置为 0b001。 对于 ADC1,应将其设置为 0b010。 如果你需要同时触发信号 ADC0 和 ADC1,那么你应该将其设置为 0b011,依此类推。 在您的项目中,您使用的是 ADC3 和 ADC4,因此相应值应设置为 0b0100 和 0b1000。 Re: S32K364: ADC conversions using EMIOS, BCTU and DMA 你好@francescovico 此外,"Adc index" 也是错误的。 Re: S32K364: ADC conversions using EMIOS, BCTU and DMA 你好@Senlent、 我已经解决了这个问题。 随函附上使用ADC3、ADC4和ADC5转换27个模拟通道的项目。   问题在于,要初始化 ADC3,必须在实例中使用 0 调用 init 函数:   /* 启动 ADC3*/ Adc_Sar_Ip_Init(0,&AdcHwUnit_0);   在 ConfigTool 中,要初始化 BCTU 以触发信号 ADC3,必须设置 Adc 目标掩码,如下所示: ADC4 和 ADC5 也是如此。 关于 ADC6,ConfigTool 没有生成初始化结构,手动输入该结构后,ADC6 仍然无法工作... 幸运的是,在我的应用中无法使用 ADC6... 敬请期待,弗朗切斯科。 Re: S32K364: ADC conversions using EMIOS, BCTU and DMA 你好@Senlent、 好 感谢您的帮助! 敬请期待,弗朗切斯科。 Re: S32K364: ADC conversions using EMIOS, BCTU and DMA 你好@francescovico 这是完全错误的! 在您之前提供的示例程序"ADC_S32K324.rar" 中、使用 ADC0 和 ADC1,BCTU 的"Adc Target Mask" 分别设置为"1" 和"2" 即0b0 和 0b10,分别对应 ADC0 和 ADC1。 您的初始化代码也对应于 ADC0 和 ADC1。 Adc_Sar_Ip_Init(ADCHWUNIT_0_BOARD_INITPERIPHERALS_INSTANCE,&AdcHwUnit_0_BOARD_InitPeripherals); Adc_Sar_Ip_Init(ADCHWUNIT_1_BOARD_INITPERIPHERALS_INSTANCE,&AdcHwUnit_1_BOARD_InitPeripherals);   adchwunit_0_board_initperipherals_instance = 0; adchwunit_1_board_initperipherals_instance = 1; ” 问题在于,要初始化 ADC3,必须在实例中使用 0 调用 init 函数:   /* 启动 ADC3*/ Adc_Sar_Ip_Init(0,&AdcHwUnit_0);   ” 这完全是错误的,我之前的回答是正确的。 应设置"Adc 目标掩码" = 0b100,即 adc3,然后调用"Adc_Sar_Ip_Init(3,&AdcHwUnit_0);" Re: S32K364: ADC conversions using EMIOS, BCTU and DMA 你好@Senlent、 我同意你的看法,我的解决方案虽然不明确,但很有效。 我提醒你,微控制器是 S32K364,只有下面的红色: 附上两份记录,一份是我的解决方案,一份是您的建议。 我的建议是它可以工作(矢量 ADC_3_Raw[]...ADC_5_Raw[] 的值是正确的)。 根据您的建议,执行将在HardFault_Handler中进行。 敬请期待,弗朗切斯科。 Re: S32K364: ADC conversions using EMIOS, BCTU and DMA 你好@francescovico 你的解决方案是正确的。 这是我的误解;我不知道 S32K36x 采用了不同的架构。
記事全体を表示
TPMS 位定时 大家好, 我正在尝试使用 FXTH87E 传感器匹配 OEM TPMS 传感器的位定时。 我修改了入门项目 FXTH87_E_FW_Periodic_RF_Tx。 我所遇到的问题是,我正试图使发送的数据达到 ~25us 位定时,但有些位是 ~50us 位,有些位是 ~25us 位。 我曾尝试通过 RFCR0 将数据传输速率提高一倍,达到 ~40 kbits,这样就解决了前导码问题,但最终得到的比特数却只有 ~13us。 我使用的也是曼彻斯特编码。 我似乎无法找到正确的设置,让所有比特都以相同的数据速率传输。 我附上了我的 main.c 和两个逻辑分析仪捕获,一个是 OEM TPMS 传感器,另一个是我的。我正在尝试复制 ~5ms 的数据包长度和 ~25us 的位定时。 目前,我得到的数据包长度约为 7ms,可变位定时约为 50us 和 25us。 如有任何建议,我们将不胜感激。 致以最诚挚的问候 Re: TPMS bit timing 你好,克雷格、 从主设备中的代码来看,以 19200 bps 的数据传输速率(RFCR0 配置)传输 136 比特。因此传输时间为 136/19200 = 7 毫秒。因此,从代码来看,完全可以预期帧的持续时间是 7 毫秒,而不是 5 毫秒。 数据传输速率为 19200 bps,一个比特持续约 50 秒。在射频配置中,曼彻斯特编码被选择为 434 MHz。而在曼彻斯特,在位的中间(约 25 秒后)有一个高到低或低到高的转换。这意味着低电平或高电平状态可以持续 25 us 或 50 us。 我将手册(UM11227)中显示曼彻斯特编码的摘录复制如下。 因此,捕获的波形与 main.c 中的配置相匹配,没有什么不正常的。 BRs, Tomas Re: TPMS bit timing 你好,托马斯、 感谢您的详细答复。 同样使用 FXTH87E 的 OEM 传感器一定没有使用标准的数据发送方式? 下面的逻辑分析器捕获没有像 UM11227 中显示的那样有过渡效果。据我所知,连续的 0 和 1 并没有产生转换,它只是在两个周期内保持相同的值,即 ~50us。 解码后的捕获为: 010101010101010101010010110010101010101 他们是否可能以某种方式修改了发送的数据,以创建上述数据,使连续比特的比特时序加倍,而不发生转换? 我尝试过使用不同的 CODE[1:0] 设置,还将位定时提高到 40 kbit 以获得 ~25us 位定时,但并没有消除过渡。 对不起,我的问题很简单,这是我第一次尝试复制数据包。 如能提供进一步指导,将不胜感激。 致以最诚挚的问候 克雷格 Re: TPMS bit timing 经过几个小时的实验,我相信我已经取得了进展。 我知道数据是曼彻斯特编码的。 了解到这一点后,我使用了 NRZ,这样就能实现单个比特 25us 和两个连续比特 50us 的一致比特定时。 然后我继续使用曼彻斯特编码对数据字节进行编码。经过反复试验,我终于能够复制 OEM 数据包,并通过接收器成功解码。 在我努力工作的过程中,感谢您的指导。 请将此问题视为已解决。 致以最诚挚的问候 克雷格
記事全体を表示
蓝牙测距车辆准入系统 Blue Ravens(蓝牙测距车辆准入系统)是恩智浦开发的一套系统解决方案,旨在帮助客户使用恩智浦产品设计基于BLE的专属汽车准入解决方案。其设计目的是通过模块化方案支持各种汽车准入用例。主要目的(但不限于)是介绍信道探测技术和恩智浦BLE切换在汽车用例中的所有功能和优势。 信道探测是新型低功耗蓝牙(BLE)标准(BLE 6.0)的组成部分,可作为高精度距离测量解决方案,且适用于恩智浦KW47芯片。 BLE切换是恩智浦开发的一项专有功能,可在不断开连接的情况下,使用带外信道(例如:CAN)将BLE连接从一台设备无缝传输到另一台设备。这一传输操作不会影响对等设备,因此可保证互操作性。该功能还可用于启用BLE连接RSSI嗅探,以提高基于RSSI的系统网络安全性。(KW45和KW47) 由于其模块化特性,该系统可用于多种用例,从简单的 BLE 连接系统到完整的 BLE 信道探测定位系统。请注意,信道探测仅在 KW47 芯片上受支持。KW45 只能用于简单的 BLE 系统。默认情况下,KW47 系统支持基本的信道探测(Channel Sounding),用于测量一个远程设备(数字钥匙)与多个不同固定设备(Car Anchor)之间的距离。在任何时刻,只有一个锚点连接到数字密钥。其他锚点(未连接)可设置为连接 RSSI 嗅探模式(基于切换)。这种模式通过访问连接的 RSSI 值而不是广播包来提升系统网络安全。这些 RSSI 值可用于估算哪个锚点可用于轮询,或用于保留车辆周围的最佳 BLE 链路。     该系统由多块KW4x板组成,每块板各自承担特定的角色。一块开发板可用作数字密钥,由用户随身携带;另一块板则代表汽车子系统。在此汽车子系统上,所有板都通过CAN总线相互连接。CAN总线为所有板提供12V电源,并支持板间通信: 控制单元(KW4x EVK板) 车载锚点(KW4x LOC板) 数字密钥(KW4x LOC板) 角色: 中央决策节点 功能: - 协调BLE锚点。 - 根据接收到的数据触发操作   角色: 通过 CAN 总线连接到控制单元的 BLE 设备 功能: - 广播BLE存在信号。 - 等待数字钥匙连接。 - 在会话期间充当CS启动器。 角色: 充当远程BLE设备 功能: - 扫描BLE锚点。 -启动与 Car Anchor 的连接。 - 连接后,表现为 CS 反射器。     桌面应用可用于监测系统状态和测量结果: 通过连续测量每个锚点,汽车子系统能够估算数字密钥的位置(免责声明:此解决方案在动态环境中的准确性有待提升)   特性   BLE 连接 目前仅支持1个连接(多对等计划) BLE信道探测(仅限KW47) 是 RSSI监听 是的——所有未连接的锚点 自动排除次优锚点 是 包含CS上下文的BLE 切换(无CS重复) 是 三边测量算法 是 测量过滤(实时) 是 触发操作的检测区域(例如:欢迎区) 是 车载锚点CAN同步(无线电核心同步) 否(计划于下一版本发布) 信道探测嗅探 否(正在进行可行性研究)   关键绩效指标(KPI)   锚点数量 从2到8 数字密钥数量 1 BLE 连接间隔 7.5ms – 4s(默认 = 30ms) BLE切换连接传输时间(+CS上下文传输) <60毫秒(CI=30毫秒) <50毫秒(CI=10毫秒) CS 启动延迟 (2+7)*CI CS测量和数据传输(实时) <70毫秒(CI=30毫秒) CS 算法 <30ms 全周期时间(CS + 切换) [交接完成后,算法会在锚点上异步运行] 390毫秒(CI=30毫秒) 190毫秒(CI=10毫秒) 视距CS测量范围 最长100米(在10dBm时) Back Pocket CS 测量范围 10米(在10dB时)   该解决方案正在开发中,后续版本会不断优化。 该系统还可以通过超宽带支持进行增强。 视频 此视频正在处理中。请在几分钟后重试。 (在 “我的视频” 中查看) 如需获取访问权限,请联系[email protected]
記事全体を表示
OTP mirror register map Subject: Request for PF5020 OTP Mirror Register Map Documentation Hi, We are currently working on communication between the PF5020 PMIC and an NXP controller. During our review of the PF5020 datasheet, we could not find detailed information regarding the OTP mirror register map, including register addresses and pin-level descriptions related to OTP configuration. The output voltages we need are 1.1v,1.8v and3.3v Could you please advise if this information is available in a separate document? This is essential for us to correctly interpret and configure the OTP-related settings in our system. We would appreciate your guidance or any relevant documentation you can share. Thank you in advance! Shivani  Re: OTP mirror register map Hi, Section 16.1 of the PF5020 datasheet provides a complete OTP mirror register map, including: - Register addresses  - Configuration fields such as:    OTP_VSWx for buck output voltages    OTP_VLDOx for LDO output voltages    OTP_SWx_SEQ for power-up sequencing    OTP_SWx_PDGRP for power-down grouping    OTP_SWxILIM for current limit settings    OTP_SWxUV_TH and OTP_SWxOV_TH for UV/OV thresholds The VDDOTP pin determines whether the device loads configuration from: - OTP fuses (when VDDOTP = GND) - Hardwired defaults (when VDDOTP = V1P5D) The TBBEN pin enables Try-Before-Buy (TBB) mode, allowing temporary configuration and testing of OTP settings before committing to fuse programming. Keep in mind that OTP programming is not allowed in production by the customer. Only NXP or authorized partners (lower volume) should perform this. During development you can use the KITPF502xSKTEVM. To configure the PF5020 for 1.1V, 1.8V and 3.3V, you would: - Set OTP_VSWx or OTP_VSWND1 to the appropriate values for 1.1V and 1.8V - Set OTP_VLDO1 or OTP_VSWND1 to 3.3V, depending on current requirements These values are programmable in the OTP mirror registers and can be tested in TBB mode before committing. BRs, Tomas
記事全体を表示