Request for "AES_ACCEL Subsystem Reference Manual" Hi NXP  I am currently analyzing the AES_ACCEL (AES Accelerator) module for my project. The documentation mentions referring to the "AES_ACCEL Subsystem Reference Manual", but I am unable to locate or download it from the product page. Could you please let me know where I can obtain this manual, or how I can gain access to download it? Best regards Re: Request for "AES_ACCEL Subsystem Reference Manual" The document is a secure file. Please follow the secure access registration procedure described here, unless you have already completed it: NXP Secure Access Rights Registration For additional information, please refer to: NXP Secure Access Rights Because this particular file has a higher confidentiality level, access is subject to manual approval. If you have already completed the registration but the file is still not available, please contact your NXP representative or distributor and ask them to request the required access for you.

HTRC11001TのEVM こんにちは、 HTRC11001T用のEVM（評価モジュール）はありますか？ Re: EVM of HTRC11001T NXPはHTRC110専用の公式評価ボードを設置していません。 ただし、デザインや開発作業を支援するための参考資料をご提供することは可能です。 ハードウェアデザイン参考文献: HITAG読み書きICに基づくアプリケーションノート AN98080_Read書き込みデバイスを参照することをお勧めします。この文書は、HTRC110に基づくリーダー/ライター デザインの詳細を述べています。 125 kHzアンテナデザイン 共振およびマッチングネットワークデザイン 周辺結合回路 デモジュレーション回路の原理 クロックおよび電源関連デザイン その他の外部部品選択の推奨事項 ソフトウェア開発リファレンス:NXPは、お客様が低レベルのドライバおよびアプリケーション開発を行うための出発点として、HTRC110に関連するサンプルコードや参照ドキュメントを提供できます。しかし、どちらの場合も申請には秘密保持契約（NDA）が必要です。 評価用ハードウェアや既製のリーダーソリューションについては、NXP®パートナー市場をご確認ください。 https://www.nxp.com/design/design-center/partner-marketplace:PARTNER-MARKETPLACE Re: EVM of HTRC11001T こんにちは、 迅速なご返信をありがとうございます。 HTRC110のアプリケーションノートに記載されているように、HITAGシリーズタグ専用に最適化されたクエリの一つです。ということは、EMシリーズ(EM4305)タグなど他のタグでは動作しないということですか? Re: EVM of HTRC11001T こんにちは、 @Shanmukh さん。 HTRC11001T用のEVM（評価モジュール）は現在提供されておりません。申し訳ございません。 BR ケリー

S32K311 HSE_B ASB:生のセキュアリカバリーアプリケーション用のADKP由来GMAC生成 こんにちは、NXPサポートの皆さん、 私たちはHSE_Bを搭載したS32K311を使用しています。プライマリブートローダーはAES-CMAC認証のSecure Memory RegionとCore Reset エントリを持つAdvanced Secure Boot(ASB)を使用しています。UIDを多様化したADKPmは既にプログラムされており、セキュアリカバリが有効になっています。 既存のADKPを変更したり、ホストがアクセス可能なメモリに派生署名キーを保持したりせずに、ファームウェアアップデート後に交換用のSecure Recovery Applicationの認証データを再生成する必要があります。 リカバリーアプリケーションはCortex-M7ベクターテーブルから始まります。その配置は以下の通りです: 地域住所 回復IVT 0x00480000 リカバリーアプリケーションベクターテーブルとコードは0x00482000から始まります リカバリーIV、12バイト0x0049FFE4–0x0049FFEF リカバリーGMAC、16バイト 0x0049FFF0–0x0049FFFF IVTに別途署名することは成功します。しかし、生のリカバリーアプリケーションのベクターテーブルアドレスをHSE_SRV_ID_BOOT_DATA_IMAGE_SIGNに送信するとHSE_SRV_RSP_INVALID_PARAM返されます。このリクエストはinTagLength = 28とシステムSRAM内の出力バッファを使用します。 S32K311 HSE_Bでは、UIDに多様化されたADKPmがすでにプログラムされ、Secure Recoveryが有効になっている場合、ホストは生のSecure Recovery アプリケーションのためにどのようにして12バイトのIVおよび16バイトのGMACを生成できるのでしょうか?HSE_SRV_ID_BOOT_DATA_IMAGE_SIGN pInImage が Cortex-M7 ベクトルテーブルを指すと HSE_SRV_RSP_INVALID_PARAM を返します。 内部で生成されたADKPを使用してセキュアリカバリGMACを生成し、その鍵を公開しないHSEサービスはありますか？そうでない場合、GMACは外部で生成する必要があるのでしょうか？ さらに、IVTセキュアリカバリの長さには12バイトのIVが含まれますか？また、具体的にどのバイトが認証されるのでしょうか？ ありがとう。 Re: S32K311 HSE_B ASB: Generating ADKP-derived GMAC for a raw Secure Recovery Application こんにちは、 @sameer_chawla さん 以前、マニュアルに安全な復旧プロセスに関する誤った記述がありました（おそらく2.3という古いバージョンで、現在は更新されています）。それ以降、私は以下の追加メモを作成しました。これらは、どのように実施すべきかをまとめたものです。 セキュアリカバリイメージにAppBLヘッダー形式を追加しないでください セキュアリカバリイメージの「最初の実行可能バイト」とは、そのベクターテーブルの開始アドレスを意味します。イメージにはブートヘッダー/IVTは不要です。 セキュアリカバリイメージのGMAC生成にはHSE_SRV_ID_BOOT_DATA_IMAGE_SIGNサービスを使用しないでください IVはお客様が指定し、GMACもお客様が生成すべきです(OpenSSLのような一般的なツールやHSEの別のアプリケーションプロジェクトで)。 お客様がGMACを計算する前に、12バイトのIVを画像側に追加し、その長さ(12バイト)も画像サイズに加算する必要があります GMAC計算にはAES-128(ADKP)は使わないでください。それではなく、HSE Firmwareのリファレンスマニュアルの図11に示されているように、AES-256(ADKP-Hash256)を使ってGMACを計算してください。2.8. マニュアルには「2.6.1.3.1」と明記されています。「セキュアリカバリーモード」： よろしくお願いいたします。 ルーカス Re: S32K311 HSE_B ASB: Generating ADKP-derived GMAC for a raw Secure Recovery Application こんにちは、 @lukaszadrapa さん。 迅速なご返信ありがとうございます。 その後、リカバリイメージのGMAC生成のためにADKP-Hash256を保持したり、別途プロビジョニングしたりすることを避けたかったため、Advanced Secure Bootを使用した代替案をテストしました。 当社の構成は以下のとおりです。 CB（当社の主要ブートローダー）はSMR0を介して認証されます。 SRB(リカバリーブートローダー)は、AES-CMACとHSE常駐キーを用いてSMR1を通じて認証され、CBと同じ認証方式に従っています。 コアリセットのエントリでは、プライマリ宛先としてCB、代替宛先としてSRBが選択されます。CB認証が失敗した場合、HSEはSRBを起動前に認証します。 我々の理解では、これは専用のADKPベースのセキュアリカバリメカニズムではなく、ASBの認証済み代替ブートパスを使用している。ADKPは既存のIVT認証およびセキュアデバッグ目的のために引き続きプロビジョニングされています。 これはS32K311 HSE_Bにおいてサポートされ、推奨されているアプローチですか？認証済みリカバリーブートローダーでは、SMRとCRの別々の代替ブート先を使うのが一般的な設計なのでしょうか?それとも専用のセキュアリカバリー機構と比べて考慮すべき制限があるのでしょうか? ありがとう、 サミール Re: S32K311 HSE_B ASB: Generating ADKP-derived GMAC for a raw Secure Recovery Application こんにちは、 @sameer_chawla さん はい、これも有効なアプローチです。専用のSecure Recovery機構の代わりに、代替の起動先を使うことができます。 選択は主に、必要とされるフォールバック保護のレベルによって決まります。フォールバックレベルが1つで十分な場合は、SRB用に別のSMRを使用し、それを代替ブート先として構成するのが適切な解決策です。追加のフォールバックレベルが必要な場合、例えば代替ブートイメージの認証も失敗した場合など、Secure Recovery機構は別の回復レベルとして使用できます。 結局のところ、アプリケーション要件によります。この目的で代替ブートパスを使用することに、本質的な制限はありません。実際、これは比較的単純な専用のセキュアリカバリイメージ機構よりも、構成の柔軟性が高い。 よろしくお願いいたします。 ルーカス

「AES_ACCELサブシステムリファレンス・マニュアル」の要請 こんにちは、NXPさん 現在、プロジェクトのためにAES_ACCEL(AESアクセラレータ)モジュールを分析しています。 ドキュメントには 「AES_ACCELサブシステムリファレンス・マニュアル」を参照していると書かれていますが、製品ページから見つけたりダウンロードしたりできません。 このマニュアルをどこで入手できるのか、またはダウンロードのアクセス方法を教えていただけますか? よろしくお願いいたします。 Re: Request for "AES_ACCEL Subsystem Reference Manual" この文書は安全なファイルです。すでに手続きを完了している場合は、ここに記載された安全なアクセス登録手順に従ってください。 NXPセキュアアクセス権登録 詳細については、以下を参照してください。 NXPセキュアアクセス権 この特定のファイルはより高い機密性レベルであるため、アクセスは手動承認の対象となります。すでに登録を完了しているのにファイルがまだ利用できない場合は、NXPの担当者または代理店にお問い合わせのうえ、必要なアクセス権の申請をお願いしてください。

FRDM-MCXN947イーサネットポート設定 - PHY LAN8741A イーサネットポートに接続するのに苦労しています。デバッグ中に、FRDMボードで以下のエラーが繰り返し発生します。 [00:00:00.000,000] phy_mii: PHY (0) ID 7C121 [00:00:00.006,000] phy_mii: phy_mii_[00:00:00.000,000] phy_mii: PHY (0) ID 7C121 [00:00:00.006,000] phy_mii: phy_mii_cfg_link: PHY (0) リンクは既に設定済みです [00:00:00.015,000] eth_nxp_enet_qos_mac:SWRをクリアできません[00:00:00.021,000] eth_nxp_enet_qos_mac: リンクがダウン Zephyr OSビルドv4.4.2の起動 *** アプリケーションを開始し、MDIOバスをチェックしています... PHYレグ0x01(BMSR):0x7809 PHYレギュラー 0x05(パートナー能力):0xCDE1 PHY登録番号0x1A(記号エラー):51 [00:00:04.029,000] phy_mii: check_autonegotiation_completion: PHY (0) 自動交渉タイムアウト [00:00:14.042,000] phy_mii: update_link_state: PHY (0) MII PHY自動交渉シーケンス開始 [00:00:14.052,000] phy_mii: check_autonegotiation_completion: PHY (0) 自動交渉シーケンス完了 [00:00:14.062,000] phy_mii: PHY (0) リンク速度 100 Mb、全二重 [00:00:14.069,000] eth_nxp_enet_qos_mac: リンクが確立されました [00:00:14.075,000] eth_nxp_enet_qos_mac: eth_nxp_enet_qos_phy_cb: リンク速度100Mbit以上 MDIO通信自体は正常に動作しているようですが、リンクが30msごとにリセットされてしまいます。 FRDM-MCXN947ボード上でLAN8741Aを正しく動作させるには、どのような設定が必要か、何か手がかりはありますか？ 開発ボード 回复： FRDM-MCXN947 Ethernet port set up - PHY LAN8741A こんにちは、 @thisisdarlensonl 詳細な情報ありがとうございます。この問題をさらに調査するために、以下の情報を教えていただけますか? どのZephyrサンプルを使っていますか? prj.conf、アプリケーションオーバーレイファイル、ビルドコマンドです。 FRDM-MCXN947ボードのDTSに変更を加えましたか? リンクが30msごとにリセットされる完全なログを教えてもらえますか? この問題を再現したいと思います。 BR ハリー 回复： FRDM-MCXN947 Ethernet port set up - PHY LAN8741A こんにちは、ハリーさん。 ご連絡いただきありがとうございます。prj.congファイルとapp.overlayファイルを添付しました。 私は「ハローワールド」のサンプルから始めて、それを発展させていきました。現在のZephyrのバージョンは4.4.2です コンソールメッセージ全文については、以下をご覧ください。以下を参照してください [00:00:00.000,000] phy_mii: PHY (0) ID 7C121 [00:00:00.006,000] phy_mii: phy_mii_[00:00:00.000,000] phy_mii: PHY (0) ID 7C121 [00:00:00.006,000] phy_mii: phy_mii_cfg_link: PHY (0) リンクは既に設定済みです [00:00:00.015,000] eth_nxp_enet_qos_mac:SWRをクリアできません[00:00:00.021,000] eth_nxp_enet_qos_mac: リンクがダウン Zephyr OSビルドv4.4.2の起動 *** === FRDM-MCXN947 PM-最適化心拍デモ === アプリケーションを開始し、MDIOバスをチェックしています... PHYレグ0x01(BMSR):0x7809 PHYレギュラー 0x05(パートナー能力):0xCDE1 PHY登録番号0x1A(記号エラー):51 [00:00:04.029,000] phy_mii: check_autonegotiation_completion: PHY (0) 自動交渉タイムアウト [00:00:14.042,000] phy_mii: update_link_state: PHY (0) MII PHY自動交渉シーケンス開始 [00:00:14.052,000] phy_mii: check_autonegotiation_completion: PHY (0) 自動交渉シーケンス完了 [00:00:14.062,000] phy_mii: PHY (0) リンク速度 100 Mb、全二重 [00:00:14.069,000] eth_nxp_enet_qos_mac: リンクが確立されました [00:00:14.075,000] eth_nxp_enet_qos_mac: eth_nxp_enet_qos_phy_cb: リンク速度100Mbit以上 [00:00:14.085,000] eth_nxp_enet_qos_mac: eth_nxp_enet_qos_phy_cb: リンク全二重 [00:00:15.094,000] phy_mii: PHY (0) がダウンしています [00:00:15.098,000] eth_nxp_enet_qos_mac: リンクがダウンしています [00:01:08.626,000] phy_mii: update_link_state: PHY (0) MII PHY自動交渉シーケンス開始 [00:01:08.636,000] phy_mii: check_autonegotiation_completion: PHY (0) 自動交渉シーケンス完了 [00:01:08.646,000] phy_mii: PHY (0) リンク速度 100 Mb、全二重 [00:01:08.653,000] eth_nxp_enet_qos_mac: リンクが確立されました [00:01:08.659,000] eth_nxp_enet_qos_mac: eth_nxp_enet_qos_phy_cb: リンク速度100Mbit以上 [00:01:08.668,000] eth_nxp_enet_qos_mac: eth_nxp_enet_qos_phy_cb: リンク全二重 [00:01:09.177,000] phy_mii: PHY (0) がダウンしています [00:01:09.182,000] eth_nxp_enet_qos_mac: リンクがダウンしています [00:01:22.193,000] phy_mii: update_link_state: PHY (0) MII PHY自動交渉シーケンス開始 [00:01:22.203,000] phy_mii: check_autonegotiation_completion: PHY (0) 自動交渉シーケンス完了 [00:01:22.213,000] phy_mii: PHY (0) リンク速度 100 Mb、全二重 [00:01:22.220,000] eth_nxp_enet_qos_mac: リンクが確立されました [00:01:22.226,000] eth_nxp_enet_qos_mac: eth_nxp_enet_qos_phy_cb: リンク速度100Mbit以上 [00:01:22.235,000] eth_nxp_enet_qos_mac: eth_nxp_enet_qos_phy_cb: リンク全二重 [00:01:22.744,000] phy_mii: PHY (0) がダウンしています [00:01:22.749,000] eth_nxp_enet_qos_mac: リンクがダウンしています [00:03:57.817,000] phy_mii: update_link_state: PHY (0) MII PHY自動交渉シーケンス開始 [00:03:57.827,000] phy_mii: check_autonegotiation_completion: PHY (0) 自動交渉シーケンス完了 [00:03:57.837,000] phy_mii: PHY (0) リンク速度 100 Mb、全二重 [00:03:57.844,000] eth_nxp_enet_qos_mac: リンクが確立されました [00:03:57.850,000] eth_nxp_enet_qos_mac: eth_nxp_enet_qos_phy_cb: リンク速度100Mbit以上 [00:03:57.859,000] eth_nxp_enet_qos_mac: eth_nxp_enet_qos_phy_cb: リンク全二重 [00:03:58.368,000] phy_mii: PHY (0) がダウンしています [00:03:58.373,000] eth_nxp_enet_qos_mac: リンクがダウンしています [00:05:08.907,000] phy_mii: update_link_state: PHY (0) MII PHY自動交渉シーケンス開始 [00:05:08.917,000] phy_mii: check_autonegotiation_completion: PHY (0) 自動交渉シーケンス完了 [00:05:08.927,000] phy_mii: PHY (0) リンク速度 100 Mb、全二重 [00:05:08.934,000] eth_nxp_enet_qos_mac: リンクが確立されました [00:05:08.940,000] eth_nxp_enet_qos_mac: eth_nxp_enet_qos_phy_cb: リンク速度100Mbit以上 [00:05:08.949,000] eth_nxp_enet_qos_mac: eth_nxp_enet_qos_phy_cb: リンク全二重 [00:05:09.958,000] phy_mii: PHY (0) がダウンしています [00:05:09.963,000] eth_nxp_enet_qos_mac: リンクがダウンしています [00:05:36.980,000] phy_mii: update_link_state: PHY (0) MII PHY自動交渉シーケンス開始 [00:05:36.990,000] phy_mii: check_autonegotiation_completion: PHY (0) 自動交渉シーケンス完了 [00:05:37.000,000] phy_mii: PHY (0) リンク速度 100 Mb、全二重 [00:05:37.007,000] eth_nxp_enet_qos_mac: リンクが確立されました [00:05:37.013,000] eth_nxp_enet_qos_mac: eth_nxp_enet_qos_phy_cb: リンク速度100Mbit以上 [00:05:37.022,000] eth_nxp_enet_qos_mac: eth_nxp_enet_qos_phy_cb: リンク全二重 [00:05:38.031,000] phy_mii: PHY (0) がダウンしています [00:05:38.036,000] eth_nxp_enet_qos_mac: リンクがダウンしています [00:12:00.195,000] phy_mii: update_link_state: PHY (0) MII PHY自動交渉シーケンス開始 [00:12:00.205,000] phy_mii: check_autonegotiation_completion: PHY (0) 自動交渉シーケンス完了 [00:12:00.215,000] phy_mii: PHY (0) リンク速度 100 Mb、全二重 [00:12:00.222,000] eth_nxp_enet_qos_mac: リンクが確立されました [00:12:00.228,000] eth_nxp_enet_qos_mac: eth_nxp_enet_qos_phy_cb: リンク速度100Mbit以上 [00:12:00.237,000] eth_nxp_enet_qos_mac: eth_nxp_enet_qos_phy_cb: リンク全二重 [00:12:00.746,000] phy_mii: PHY (0) がダウンしています [00:12:00.751,000] eth_nxp_enet_qos_mac: リンクがダウンしています [00:13:41.297,000] phy_mii: update_link_state: PHY (0) MII PHY自動交渉シーケンス開始 [00:13:41.307,000] phy_mii: check_autonegotiation_completion: PHY (0) 自動交渉シーケンス完了 [00:13:41.317,000] phy_mii: PHY (0) リンク速度 100 Mb、全二重 [00:13:41.324,000] eth_nxp_enet_qos_mac: リンクが確立されました [00:13:41.330,000] eth_nxp_enet_qos_mac: eth_nxp_enet_qos_phy_cb: リンク速度100Mbit以上 [00:13:41.340,000] eth_nxp_enet_qos_mac: eth_nxp_enet_qos_phy_cb: リンク全二重 [00:13:41.848,000] phy_mii: PHY (0) がダウンしています [00:13:41.853,000] eth_nxp_enet_qos_mac: リンクがダウンしています [00:14:02.868,000] phy_mii: update_link_state: PHY (0) MII PHY自動交渉シーケンス開始 [00:14:02.877,000] phy_mii: check_autonegotiation_completion: PHY (0) 自動交渉シーケンス完了 [00:14:02.888,000] phy_mii: PHY (0) リンク速度 100 Mb、全二重 [00:14:02.894,000] eth_nxp_enet_qos_mac: リンクが確立されました [00:14:02.900,000] eth_nxp_enet_qos_mac: eth_nxp_enet_qos_phy_cb: リンク速度100Mbit以上 [00:14:02.910,000] eth_nxp_enet_qos_mac: eth_nxp_enet_qos_phy_cb: リンク全二重 [00:14:03.418,000] phy_mii: PHY (0) がダウンしています [00:14:03.423,000] eth_nxp_enet_qos_mac: リンクがダウンしています [00:14:26.439,000] phy_mii: update_link_state: PHY (0) MII PHY自動交渉シーケンス開始 [00:14:26.448,000] phy_mii: check_車載negotiation_completion: PHY (0) 車載交渉シーケンス完了 [00:14:26.459,000] phy_mii: PHY (0) リンク速度 100 Mb、全二重 [00:14:26.466,000] eth_nxp_enet_qos_mac: リンクが確立されました [00:14:26.471,000] eth_nxp_enet_qos_mac: eth_nxp_enet_qos_phy_cb: リンク速度100Mbit以上 [00:14:26.481,000] eth_nxp_enet_qos_mac: eth_nxp_enet_qos_phy_cb: リンク全二重 [00:14:27.490,000] phy_mii: PHY (0) がダウンしています [00:14:27.495,000] eth_nxp_enet_qos_mac: リンクがダウンしています [00:19:14.115,000] phy_mii: update_link_state: PHY (0) MII PHY自動交渉シーケンス開始 [00:19:14.125,000] phy_mii: check_autonegotiation_completion: PHY (0) 自動交渉シーケンス完了 [00:19:14.135,000] phy_mii: PHY (0) リンク速度 100 Mb、全二重 [00:19:14.142,000] eth_nxp_enet_qos_mac: リンクが確立されました [00:19:14.148,000] eth_nxp_enet_qos_mac: eth_nxp_enet_qos_phy_cb: リンク速度100Mbit以上 [00:19:14.158,000] eth_nxp_enet_qos_mac: eth_nxp_enet_qos_phy_cb: リンク全二重 [00:19:14.666,000] phy_mii: PHY (0) がダウンしています [00:19:14.671,000] eth_nxp_enet_qos_mac: リンクがダウンしています [00:20:45.214,000] phy_mii: update_link_state: PHY (0) MII PHY自動交渉シーケンス開始 [00:20:45.223,000] phy_mii: check_autonegotiation_completion: PHY (0) 自動交渉シーケンス完了 [00:20:45.234,000] phy_mii: PHY (0) リンク速度 100 Mb、全二重 [00:20:45.240,000] eth_nxp_enet_qos_mac: リンクが確立されました [00:20:45.246,000] eth_nxp_enet_qos_mac: eth_nxp_enet_qos_phy_cb: リンク速度100Mbit以上 [00:20:45.256,000] eth_nxp_enet_qos_mac: eth_nxp_enet_qos_phy_cb: リンク全二重 [00:20:45.764,000] phy_mii: PHY (0) がダウンしています [00:20:45.769,000] eth_nxp_enet_qos_mac: リンクがダウンしています [00:25:14.383,000] phy_mii: update_link_state: PHY (0) MII PHY自動交渉シーケンス開始 [ 回复： FRDM-MCXN947 Ethernet port set up - PHY LAN8741A こんにちは、 @thisisdarlensonl 追加情報ありがとうございます。 迅速な検証のために、Zephyr DHCPv4クライアントサンプルを以下のコマンドでテストしました: west build -b frdm_mcxn947/mcxn947/cpu0 zephyr/samples/net/dhcpv4_client -p always 当初、私は自分のFRDM-MCXN947ボードで同様の問題を確認しました。基板のハードウェアを確認したところ、SJ27が改造されていることが判明しました。 SJ27をデフォルトの位置に戻した後、同じDHCPv4クライアントの例を再度実行したところ、問題は起きなくなりました。PHYは正しく検出され、イーサネットリンクは100 Mbpsの全二重接続で接続されました: [00:00:00.050,000] phy_mii: PHY (0) ID 7C121 *** Booting Zephyr OS build v4.4.0-17350-g1ee3b93134be *** [00:00:00.051,000] net_dhcpv4_client_sample: Run dhcpv4 client [00:00:00.051,000] net_dhcpv4_client_sample: Start on ethernet@40100000: index=1 [00:00:03.758,000] phy_mii: PHY (0) Link speed 100 Mb, full duplex FRDM-MCXN947ボードのSJ27や他のイーサネット関連のはんだジャンパーが再加工されていないか確認してもらえますか?もしそうなら、デフォルトのイーサネット設定に戻して再度テストしてください。 BR ハリー 回复： FRDM-MCXN947 Ethernet port set up - PHY LAN8741A @Harry_Zhang さん、本当にありがとうございました。大変助かりました、レジェンドです。 デフォルトで表示設定になっているとは気づきませんでした。これで前に進めます。ご協力ありがとうございました。 この点については、別の場所にも記載しておくと良いだろう。また、はんだジャンパーは厄介です 😉 改めて本当にありがとうございました。

AN4908SW 下载 您好， 我的谷歌搜索技巧好像出了问题，因为我到处都找不到“AN4908SW 发动机控制 eTPU 演示应用程序”。 请问有人能提供链接或压缩文件吗？ 谢谢您！ 回复： AN4908SW download 嗨，Peter，我也在寻找用于 MPC5674F 开发的 AN4908SW 软件包。能否也发到我的邮箱里？谢谢你！ Re: AN4908SW download 你好， 非常感谢！ 干杯， 何塞 Re: AN4908SW download 你好， 我已经发送到你的邮箱了。 顺祝商祺！ Peter

データベースファイルを共有メモリにアップロードする方法 こんにちは。現在S32G VNP RDB2ボードを使用しています。クライアントからデータベースファイルを共有メモリに配置するように依頼されましたが、データベースファイルを共有メモリにアップロードすることは可能でしょうか？ どんなアドバイスでも本当にありがたいです Re: How to upload Database file to share memory こんにちは@Poji9900 S32Gプラットフォーム内でデータベース導入に関する文書やガイドは提供していません。この特定の状況については当社が技術サポートのチャネルでない場合があるため、データベース導入に関しては関連する技術サポートチームにお問い合わせください。 ご不便をおかけして申し訳ありません。 敬具、ミゲル

How to upload Database file to share memory Hey there, Im currently working with S32G VNP RDB2 board, My client ask me to put one of his database file to shared memory, is it possible to upload database file in to shared memory,  any guidence im really appreciate  Re: How to upload Database file to share memory Hi @Poji9900  We do not provide any documents or guides within the S32G platform for database implementation. We may not be the channel to provide technical support on this specific situation, we recommend contacting the related technical support team on regards of your database implementation. We do apologize for the inconvenience. Best Regards, Miguel

LINUX环境 下开发S32K324咨询   在UBUNT24版本下，使用S32DS进行底层软件配置。此方案是否可行 ?主要疑虑点是linux 下关于S32DS 3.6.11版本 使用config tools 工具生成配置后，RTE是否已经可以生成代码 ？ Re: LINUX环境 下开发S32K324咨询 希望能上报此需求并建立更新计划 Re: LINUX环境 下开发S32K324咨询 Hi@han00 这不是bug,只是RTD不适配LINUX系统，我没看到RTD有适配LINUX系统的计划。 Re: LINUX环境 下开发S32K324咨询 @ Senlent 我看到参考链接日期是2024.1.18的，我想确认这个问题是否仍未被修复 Re: LINUX环境 下开发S32K324咨询 Hi@han00 建议使用windows开发，LINUX环境下的RTD生成存在问题。 参考回答： https://community.nxp.com/t5/S32-Design-Studio/S32K3-Linux-development-with-gcc-without-S32DS/td-p/1791431

Consulting on S32K324 development in a Linux environment Is it feasible to use S32DS for low-level software configuration under Ubuntu 24? The main concern is with S32DS version 3.6.11 under Linux.After generating the configuration using the config tools, can the RTE generate code ? Re: LINUX环境 下开发S32K324咨询 We hope to report this request and establish an update plan. Re: LINUX环境 下开发S32K324咨询 Hi@ han00 This is not a bug; it's just that RTD is not compatible with Linux systems, and I haven't seen any plans to adapt RTD to Linux systems. Re: LINUX环境 下开发S32K324咨询 @Senlent I see the reference link is dated January 18, 2024. I want to confirm if this issue has still not been fixed. Re: LINUX环境 下开发S32K324咨询 Hi@ han00 It is recommended to use Windows for development, as there are issues with RTD generation under the Linux environment. Suggested answer: https://community.nxp.com/t5/S32-Design-Studio/S32K3-Linux-development-with-gcc-without-S32DS/td-p/1791431

AN4908SWのダウンロード こんにちは、 私のGoogle検索がうまくいかず、「AN4908SW Engine Control eTPU Demo Application」がどこにも見つからないようです。 どなたかリンクかzipファイルを教えてもらえますか? よろしくお願いします！ 回复： AN4908SW download こんにちは、ピーター。私もMPC5674F開発のためのAN4908SWパッケージを探しています。メールにも送ってもらえますか?ありがとう！ Re: AN4908SW download こんにちは、 どうもありがとうございます！ 乾杯、 ホセ Re: AN4908SW download こんにちは、 あなたのメールアドレスに送信しました。 よろしくお願いいたします。 ピーター

如何上传数据库文件到共享内存 您好，我目前正在使用S32G VNP RDB2板，我的客户要求我将他的一个数据库文件放到共享内存中，请问是否可以将数据库文件上传到共享内存中？ 任何指导我都非常感激。 Re: How to upload Database file to share memory 嗨@Poji9900 S32G平台内不提供任何数据库部署相关的文档或指南。我们可能无法针对此特定情况提供技术支持，建议您就数据库部署事宜联系相关技术支持团队。由此给您带来的不便，我们深表歉意。 此致敬礼，米格尔

Linux環境におけるS32K324開発に関するコンサルティング Ubuntu 24環境でS32DSを使用して低レベルのソフトウェア設定を行うことは可能でしょうか？特に、Linux環境におけるS32DSバージョン3.6.11について懸念しています。設定ツールを使用して設定を生成した後、 RTEはコードを生成できますか？ Re: LINUX环境 下开发S32K324咨询 この要望を報告し、更新計画を策定したいと考えています。 Re: LINUX环境 下开发S32K324咨询 こんにちは@ han00 これはバグではありません。単にRTDがLinuxシステムと互換性がないだけで、RTDをLinuxシステムに対応させる計画も今のところ見当たりません。 Re: LINUX环境 下开发S32K324咨询 @Senlent 参照リンクの日付が2024年1月18日になっているのを確認しました。この問題がまだ解決されていないかどうか確認したいのですが。 Re: LINUX环境 下开发S32K324咨询 こんにちは@ han00 Linux環境ではRTD生成に問題が発生する可能性があるため、開発にはWindowsを使用することをお勧めします。 提案された回答: https://community.nxp.com/t5/S32-Design-Studio/S32K3-Linux-development-with-gcc-without-S32DS/td-p/1791431

AN4908SW download Hi, My google-fu seems to be broken because I can't find "AN4908SW  Engine Control eTPU Demo Application" anywhere. Can someone provide me a link or the zip file?  Thanks! 回复： AN4908SW download Hi Peter, I am also looking for the AN4908SW package for MPC5674F development. Could you please send it to my email as well? Thank you! Re: AN4908SW download Hi, Thank you very much! Cheers, Jose Re: AN4908SW download Hello, I have send it to your email. Best regards, Peter

Getting Started with S32 Design Studio AI Support and the FRDM-A-S32K312 Board   This guide explains how to set up S32 Design Studio AI Support with Claude Desktop, and then verify the setup by importing, building and flashing the Blinking LED example from Application Code Hub on the FRDM-A-S32K312 board.   Prerequisites NXP account – free and required for all NXP downloads. You can create one when prompted in the next step. Python 3.11 to 3.14 – download the Windows installer from Python.org. During installation, select Add python.exe to PATH. On the last page, click Disable path length limit if it is shown. To verify the installation, open a new Command Prompt and run python --version or py --version . NXP S32 software tools FRDM Automotive S32K3 + S32M27 Board Installation Package - download and run the installer as administrator from Automotive Software Package Manager | NXP Semiconductors Known Windows path-length limitation: If the installation fails because a file path is too long, rerun the installer and select a shorter installation directory, such as C:\NXP\K3 S32 Design Studio v.3.6.11 - Update the version using the S32 Design Studio Platform package available in the S32DS Extensions and Updates panel: S32 Design Studio -> Help -> S32DS Extensions and Updates -> S32 Design Studio Platform package -> Update S32 Design Studio MCP Integration plugin v.1.0.3 - Install it from S32DS Extensions and Updates panel  S32 Design Studio AI Support - download the .pyz installer from the latest release on Releases · nxp-agentic-ai/s32-ds-ai-support, under Assets. Note the folder where it is saved. An MCP-compatible AI agent - this guide uses Claude Desktop as example, but any MCP-compatible AI agent can be used Claude Desktop - download it from claude.com/download, install it and sign in with your Claude account. FRDM-A-S32K312 board and a USB cable Installation Close Claude Desktop completely, including from the system tray (right-click the Claude icon → Close). Otherwise, the MCP registration may fail. Open a Command Prompt in the folder containing the s32ds-agentic-ai-installer-{version}.pyz file (open the folder in File Explorer, type cmd in the address bar and press Enter) Run the command below, replacing {version} with the version in the file name. When prompted, press Enter to accept the default install location (C:/NXP/s32ds-agentic-ai) or type another path, then press Enter again to install all components. Then, select for which agents you want the MCP Server to be configured and then the skills to be copied. Choose 1 for Claude Desktop.   For all installer options, see the README on GitHub – S32 Design Studio AI Support python s32ds-agentic-ai-installer-{version}.pyz The MCP servers and skills should be now installed and registered in the specified agent. To verify in Claude Desktop, open Settings → Developer and check that the NXP S32 Design Studio MCP Server is listed without errors. To check that the skills were installed, type / in Claude Code. The installed skills should appear in the list.  If the MCP server is not listed, check the troubleshooting section. Start prompting   Connect the board to the laptop with the USB cable, open your AI agent and send the prompt below, replacing the paths with your own. The agent imports the Blinking LED example from Application Code Hub into S32 Design Studio, builds it and flashes it to the board. “S32 Design Studio is installed in C:\NXP\S32DS.3.6.8 and my workspace is C:\S32DS_Workspace. Import the Blinking LED example for the FRDM-A-S32K312 board from Application Code Hub, generate the configuration code, build the project and flash it to the board connected over USB.” Troubleshooting Known Claude Desktop limitation on Windows (MSIX) Due to a known Claude Desktop MSIX configuration issue on Windows (community issue #26073), Claude Desktop may not detect MCP servers that were automatically registered during installation. If this occurs, manually register the MCP Gateway using the steps below: Open Claude Desktop. Go to Settings → Developer → Edit Config In the existing mcpServers object, add the following s32ds-agentic-ai entry: { "mcpServers": { "s32ds-agentic-ai": { "command": "C:/NXP/s32ds-agentic-ai/run-mcp.bat", "args": [ "nxp.mcp.gateway", "configs/gateway.stdio.yaml" ], "disabled": false } } } Important. If other MCP servers are already configured, add only the s32ds-agentic-ai entry inside the existing mcpServers object. Do not replace or overwrite the existing configuration. The example above assumes the default installation structure. If a different installation directory was selected, adjust the command path accordingly. 4. Save the configuration. 5. Restart Claude Desktop. 6. Go to Settings → Developer and verify that the MCP server is listed without errors. Getting Started

[S32K344] Random Resets of Type "MCU_F_EXR_RESET" I am developing using a custom PCBA with an S32K344 microcontroller, and I occasionally have seen the board randomly reset and after the board resets, the `Power_Ip_GetResetReason()` function returns `MCU_F_EXR_RESET` (value = 15), which appears to be an external reset (i.e., the RESET pin was pulled low). However, when this has occurred, I have had nothing connected to the RESET pin, and the RESET pin is pulled high with a 10 kOhm resistor. Upon reading documentation, I found this section in the user manual for the S32K344 White Board: Is there a comprehensive list of these "some MCU internal failures" which can pull the RESET line low? Also, does this mean the MCU itself can pull the RESET pin low internally upon some other internal failure? If so would I still receive the `MCU_F_EXR_RESET` reset reason? Re: [S32K344] Random Resets of Type "MCU_F_EXR_RESET" @jleveque, I'm curious if you ever discovered the root cause of your unexpected resets? Re: [S32K344] Random Resets of Type "MCU_F_EXR_RESET" I do not know your API so it hard to judge what is : MCU_F_EXR_RESET "MCU_F_EXR_RESET" is a member of the "Power_Ip_ResetType" enum type in the Power_Ip_Specific.h file (part of the RTD, version 3.0.0). This is the type returned by the Power_Ip_GetResetReason() function defined in the Power_Ip.c file. Internal resets will also be propagated to reset_b pin as it is bidirectional. But there wont be set F_EXR flag in RGM [FES], but some other internal source flag. This is the info I was looking for. As long as it is guaranteed that the F_EXR flag will only ever be set if the RESET pin was pulled low externally (and not from an internal reset) then I can narrow down my search as to what is causing this issue. Thanks again, Peter! Re: [S32K344] Random Resets of Type "MCU_F_EXR_RESET" Hello, I do not know your API so it hard to judge what is : MCU_F_EXR_RESET But if you have external reset flag set in the RGM FES register then it mean the reset wa triggered from outside of uC. Internal resets will also be propagated to reset_b pin as it is bidirectional. But there wont be set F_EXR flag in RGM [FES], but some other internal source flag. Best regards, Peter Re: [S32K344] Random Resets of Type "MCU_F_EXR_RESET" This can be cause also by debugger, which is also pulling external reset. So the question is how do you read this function. Thank you for your reply, Peter! As I stated above, this reset is occurring with nothing connected to the RESET pin (the debugger is not physically connected), so this is being triggered by something else. As to how I read this function, I call the function first thing after boot and store the return value. Per your suggestion, I will add additional direct reads of the RGM [FES/DES] registers in hopes that I can get more insight, but ultimately I really want to know what are the "MCU internal failures" which can cause this "MCU_F_EXR_RESET" reset reason. Re: [S32K344] Random Resets of Type "MCU_F_EXR_RESET" Hello, `Power_Ip_GetResetReason()` function returns `MCU_F_EXR_RESET` This can be caused also by debugger, which is also pulling external reset.So the question is how do you read this function. But nevertheless you can read reset reason from RGM [FES/DES] registers: Clear FES/DES first.After your reset, read the registers to see the reset root cause. Usually you in SW clear the FES/DES after power on reset and test if the FES/DES value is 0. If not you run diagnostics to see the reset reason. Best regards, Peter Re: [S32K344] Random Resets of Type "MCU_F_EXR_RESET" Unfortunately, no. I left the company I was working for before this was resolved. It was last left in the hands of the electrical engineer who designed the board to review the PCB design with the suspicion that the cause may be EMI. I will note that on a subsequent project I worked on featuring an S32K358 MCU, I experienced spurious wake-ups from Standby mode, and I was able to reliably reproduce it by standing up out of my office chair. Looking into this phenomenon, I discovered that an office chair with a gas shock and metal legs can act as an EMP antenna, radiating a strong electromagnetic field! I found that there was actually a whitepaper written about it back in 1993: https://www.emcesd.com/pdf/eos93.pdf. I could measure this with an oscilloscope probe connected to nothing. Standing up from my chair would trigger the scope with a very brief spike of ~25V. So my original reset issue may have also been caused by EMI, as we had last suspected. I would suggest looking into EMI as a potential cause of your resets. Good Luck!

MVR5510AMDAL 是否能进行程序调试 Hi  我在使用MVR5510AMDALTS和S32G399做硬件开发， 我看到MVR5510AMDALTS是预编程的IC。我还可以重新配置这个PMIC进入debug模式进行程序调试吗？ 我想调试的内容：我想把BUCK2配置为1.2V输出，LDO2配置为2.5V输出。其他电源和预编程的保持不变。请问这是否可以实现？ Re: MVR5510AMDAL 是否能进行程序调试 嗨，迈克尔， MVR5510AMDALTS 是出厂预编程的 DAL 设备（不是空白的 A0 版本）。其出厂预设的OTP配置无法被覆盖。   BRs，托马斯 Re: MVR5510AMDAL 是否能进行程序调试 我把BUCK2设置为1.2V给SJA1105SELY的核心供电。LDO2设置为2.5V是给SJA1105SELY的VDDA_SGMII供电。 我如果购买MVR5510AMDALTS，这个已经预编程的PMIC还可以进入OTP debug模式进行编程吗？ Re: MVR5510AMDAL 是否能进行程序调试 OTP预程序已完成 设计方面会采用哪种负载？LPDDR4？

S32K3 ADC平均值 你好， 我目前正在使用S32K312，对ADC平均值有一个疑问。 3.858V（数字万用表实测值） 3.865V T32 AVGX 转换时间 100 3.865V T32 AVG4 转换时间 100 3.860V T32 AVG8 转换时间 100 3.855V T32 AVG16 转换时间 100 3.844V T32 AVG32 转换时间 100 3.864V T32 AVGX 转换时间 22 3.862V T32 AVG4 转换时间 22 3.860V T32 AVG8 转换时间 22 3.847V T32 AVG16 转换时间 22 3.844V T32 AVG32 转换时间 22 3.866V T32 AVGX 转换时间 255 3.844V T32 AVG32 转换时间 255 如上图所示，随着平均计数的增加，测得的电压会降低。 您能帮我分析一下这种行为可能的原因吗？ Re: S32K3 ADC Average 你好@kjy106906 ， 通常来说，最佳建议基于以下几点： AN4373，SAR ADC测量指南 - 应用笔记 AN5032：SoC 中 SAR ADC 的参考电路设计 – 应用笔记 主要方法是测试ADC引脚前的源阻抗，可以在电压基准和基准引脚之间添加基于运算放大器的缓冲电路，以满足负载条件。 此外，您还可以根据 AN4373 重新计算外部 RC 滤波器并启用预采样。 当 ADC 对模拟引脚进行采样时，该引脚会与 ADC 连接和断开。开关操作会向引脚注入少量电荷。增加两次转换之间的时间间隔也可能有所帮助。 作为最后的测试，您还可以只转换此通道，然后将 AVG32 与在相同触发信号条件下单独捕获的 32 个原始转换的软件平均值进行比较。 此致， 朱利安

LPI2Cグリッチフィルタ幅の不一致 こんにちは、 私は最新のリリースされたSDK(バージョン26.09)のMCXN947を使っています。 MCUxpressoでLPI2Cペリフェラルを設定していたとき、lpi2c_master_config_tとlpi2c_slave_config_tがグリッチフィルターの長さを格納するために異なるデータ型の幅を持っていることに気づきました。 つまり、スレーブ設定で使っていた長さが、同じペリフェラルのマスター設定で切り詰められていたのです。 fsl_lpi2c.h typedef struct _lpi2c_master_config { ... uint8_t sdaGlitchFilterWidth_ns; /*!< Width in nanoseconds of glitch filter on SDA pin. Set to 0 to disable. */ uint8_t sclGlitchFilterWidth_ns; /*!< Width in nanoseconds of glitch filter on SCL pin. Set to 0 to disable. */ ... } lpi2c_master_config_t; ... typedef struct _lpi2c_slave_config { ... uint32_t sdaGlitchFilterWidth_ns; /*!< Width in nanoseconds of the digital filter on the SDA signal. Set to 0 to disable. */ uint32_t sclGlitchFilterWidth_ns; /*!< Width in nanoseconds of the digital filter on the SCL signal. Set to 0 to disable. */ ... } lpi2c_slave_config_t; MCFGR2。FILDSDAおよびMCFGR2。これらの値から引き出すレジスタであるFILTSDLは、リファレンスマニュアルでは固定4ビットのようです。 私のリファレンス・マニュアルはMCXNX4XRM Rev。2025-03-05 6日なので、少し古いかもしれません。新しいリリースを見つけるのに苦労していました。もし新しいリリースがあれば、ぜひ教えていただきたいです。 fsl_lpi2c.cc void LPI2C_MasterInit(...) { ... cycles = LPI2C_GetCyclesForWidth(sourceClock_Hz, masterConfig->sdaGlitchFilterWidth_ns, 0U, (LPI2C_MCFGR2_FILTSDA_MASK >> LPI2C_MCFGR2_FILTSDA_SHIFT), 0U); ... cycles = LPI2C_GetCyclesForWidth(sourceClock_Hz, masterConfig->sclGlitchFilterWidth_ns, 0U, (LPI2C_MCFGR2_FILTSCL_MASK >> LPI2C_MCFGR2_FILTSCL_SHIFT), 0U); ... } マスターとスレーブの設定にこのような相違があるのはなぜでしょうか？ お時間をいただきありがとうございました。 JC 通信・制御(I3C |I2C |SPI |FlexCAN |イーサネット |FlexIO) Re: LPI2C glitch filter width discrepancy 訂正します。スレーブコードはSCFGR2.FILTSDAとSCFGR2.FILTSCLを更新します。 ただし、コード上では、MCFGR2とSCFGR2のマスクとオフセットは同じように見えます。 #define LPI2C_MCFGR2_FILTSCL_MASK (0xF0000U) #define LPI2C_MCFGR2_FILTSCL_SHIFT (16U) /*! FILTSCL - グリッチフィルターSCL */ #define LPI2C_MCFGR2_FILTSCL(x) (((uint32_t)(((uint32_t)(x)) << LPI2C_MCFGR2_FILTSCL_SHIFT)) & LPI2C_MCFGR2_FILTSCL_MASK) #define LPI2C_SCFGR2_FILTSCL_MASK (0xF0000U) #define LPI2C_SCFGR2_FILTSCL_SHIFT (16U) /*! FILTSCL - グリッチフィルターSCL */ #define LPI2C_SCFGR2_FILTSCL(x) (((uint32_t)(((uint32_t)(x)) << LPI2C_SCFGR2_FILTSCL_SHIFT)) & LPI2C_SCFGR2_FILTSCL_MASK) 回复： LPI2C glitch filter width discrepancy こんにちは、 @jcallonさん ご報告ありがとうございます。LPI2Cレジスタの定義とドライバ実装を確認したところ、これはSDKsのドライバの問題のようです。 FILTSDAおよびFILTSCLフィールドはコントローラとターゲットの両方で4ビット幅で、LPI2C_GetCyclesForWidth()はすでにuint32_tナノ秒の値を受け入れ、その結果得られるサイクルカウントをサポートレジスタの範囲内に制限しています。したがって、lpi2c_master_config_t でグリッチフィルタ幅に uint8_t を使用すると、入力が不必要に 255 ns に制限されますが、lpi2c_slave_config_t では uint32_t を使用します。 この不整合はSDKチームに報告し、確認と訂正を依頼します。ご指摘いただきありがとうございます。 BR ハリー

S32K3 ADC Average Hello, I am currently using the S32K312 and have a question regarding ADC averaging. 3.858V (Real Value by DMM) 3.865V T32 AVGX Conv Time 100 3.865V T32 AVG4 Conv Time 100 3.860V T32 AVG8 Conv Time 100 3.855V T32 AVG16 Conv Time 100 3.844V T32 AVG32 Conv Time 100 3.864V T32 AVGX Conv Time 22 3.862V T32 AVG4 Conv Time 22 3.860V T32 AVG8 Conv Time 22 3.847V T32 AVG16 Conv Time 22 3.844V T32 AVG32 Conv Time 22 3.866V T32 AVGX Conv Time 255 3.844V T32 AVG32 Conv Time 255 As shown above, the measured voltage decreases as the averaging count increases. Could you help me understand the possible cause of this behavior? Re: S32K3 ADC Average Hello @kjy106906, Usually, the best recommendations to follow are based on: AN4373, Cookbook for SAR ADC Measurements - Application note AN5032: Reference Circuit Design for a SAR ADC in SoC – Application Note Mainly, try testing the source impedance before the ADC pin, an op-amp based buffer circuit can be added between voltage reference and reference pin to meet the load conditions. Additionally, you can recalculate the external RC filter per AN4373 and enabling pre-sampling.  When the ADC is sampling the analog pin, the pin gets connected and disconnected from the ADC. The switching can inject a small amount of charge to the pin. Increasing the time between conversions may also help. As a last test, you can also convert only this channel, then compare AVG32 with a software average of 32 individually captured raw conversions under the same trigger conditions. Best regards, Julián