SW32K14-MCAL421-RTMC-1.0.1ダウンロードへのアクセス許可の要請 NXPサポートチームの皆さん、こんにちは。 SW32K14-MCAL421-RTMC-1.0.1のダウンロードアクセスをお願いしたいです。 現在、NXPソフトウェアライセンスページの「前回」タブが グレーアウト しており、このバージョンにアクセスできません。 私のアカウントのユーザー名はChefanqfです。 このバージョンは、 S32K14x MCAL 4.2をベースにした既存のプロジェクトとの互換性のために必要です。 このソフトウェアの権利を私のアカウントで有効にするのを手伝ってもらえますか? ご支援ありがとうございます! よろしくお願いいたします。 Re: Request to enable access for SW32K14-MCAL421-RTMC-1.0.1 download こんにちは@812311483 この問い合わせの内容は「SW32K14-MCAL421-RTMC-1.0.1ダウンロードへのアクセス許可を要請」と同一です。 このアカウントがソフトウェアを必要としているのか、それとも以前のアカウント「Chefanqf」が必要だったのか、明確にしていただけますか? よろしくお願いいたします ロビン Re: Request to enable access for SW32K14-MCAL421-RTMC-1.0.1 download はい、学習と使用のためにSW32K14-MCAL421-RTMC-1.0.1をダウンロードする必要があるのは私のアカウントです。このアカウントのダウンロード許可をいただけますか?ありがとう Re: Request to enable access for SW32K14-MCAL421-RTMC-1.0.1 download FlexNetの同僚にメールを送り、このバージョンのソフトウェアのダウンロードアクセスをあなたのアカウントで有効にしてもらうようお願いしました。 Re: Request to enable access for SW32K14-MCAL421-RTMC-1.0.1 download このソフトウェアはあなたのアカウントに追加されました。ダウンロード可能かどうか確認してください。

EPIT Read/Write Access Causes Crash on i.MX6SX with Kernel 6.6 Hi Team, Our platform is based on the i.MX6SX processor and uses a custom kernel driver that communicates with a user-space application for data exchange. This implementation has been stable and functioning as expected on Linux Kernel 4.14. After migrating to Linux Kernel 6.6, we started encountering system resets when the driver attempts to access the EPIT registers. The issue is observed during both register read and write operations, and appears to be directly related to EPIT register access handling in the newer kernel version. The following code provides a high-level overview of the EPIT initialization, register mapping, and register access flow. The epit2_irq_disable() function is one of the functions involved in accessing the EPIT registers. We have observed that the system resets when execution reaches this function and attempts to read from or write to the EPIT registers.   char *epitnode_user; // epit node path in imx6sx.dtsi   char *epitnode_voip; // epit node path in imx6sx.dtsi   struct device_node *np_user; struct device_node *np_voip;   unsigned int epitIrq_user; unsigned int epitIrq_voip;   void __iomem *epit_base_user; void __iomem *epit_base_voip;   static int __init notifier_init_module(void) { .. ..   /* enable the epit */ epitnode_user = "/soc/bus@2000000/epit@20d0000"; epitnode_voip = "/soc/bus@2000000/epit@20d4000";   np_user = of_find_node_by_path(epitnode_user); np_voip = of_find_node_by_path(epitnode_voip);   if( np_user == NULL || np_voip == NULL )     {     printk(KERN_ERR "can't make link with dtsi!\n"); return -1;     }     epitIrq_user = irq_of_parse_and_map(np_user, 0); epitIrq_voip = irq_of_parse_and_map(np_voip, 0);   if( epitIrq_user == NULL || epitIrq_voip == NULL )     {     printk(KERN_ERR "can't get irq!\n"); return -1;     } else { printk("epitIrq_user: %d epitIrq_voip: %d\n",epitIrq_user, epitIrq_voip); }   epit_base_user = of_iomap(np_user, 0); epit_base_voip = of_iomap(np_voip, 0); if( epit_base_user == NULL || epit_base_voip == NULL )     {     printk(KERN_ERR "can't get base address!\n"); return -1;     } else { printk("epit_base_user: %lx epit_base_voip:%lx",epit_base_user, epit_base_voip); }       printk("%s %s initialized\n",NFNMODULE_NAME, NFNMODULE_VERSION);   return 0; ... ...   return 0;   } void epit2_irq_disable( void ) { unsigned long val; val = __raw_readl(epit_base_voip + EPITCR); val &= ~EPITCR_OCIEN; __raw_writel(val, epit_base_voip + EPITCR);   } i.MX51 i.MX6 All i.MX6Dual Linux Re: EPIT Read/Write Access Causes Crash on i.MX6SX with Kernel 6.6 Hi @syedrizwan  Please check the EPIT clock gate register: CCGR1[CG6] or CCGR1[CG7]. Need to confirm the module clock is not gating. Best Regards, Zhiming Re: EPIT Read/Write Access Causes Crash on i.MX6SX with Kernel 6.6 Hi Zhiming_Liu, Thanks for the update. Currently, CCGR1[13:12] (CG6) and CCGR1[15:14] (CG7) are disabled, and I am reading the CCM_CCGR1 register value as 0x00000000.   Where in the Linux 6.6 kernel source should these clock gate bits be enabled? Re: EPIT Read/Write Access Causes Crash on i.MX6SX with Kernel 6.6 Hi Zhiming_Liu Thanks for the update. For now, I have enabled the CCM_CCGR1 register as shown in the attached screenshot. I have a clarification regarding the implementation approach. Since enabling the CCM_CCGR1 register from the kernel resolves the issue, is it acceptable to proceed with this method? Or should the clock be enabled in the Device Tree (DTS) and then managed through the custom driver as suggested by you? Zhiming_Liu Need your suggestion on this. Re: EPIT Read/Write Access Causes Crash on i.MX6SX with Kernel 6.6 Hi @syedrizwan  Please try to add clock in epit dts. &epit1 { clocks = <&clks IMX6SX_CLK_EPIT1>; }; &epit2 { clocks = <&clks IMX6SX_CLK_EPIT2>; }; Then enable clock before reading epit registers with of_clk_get and clk_prepare_enable. Best Regards, Zhiming Re: EPIT Read/Write Access Causes Crash on i.MX6SX with Kernel 6.6 One more update regarding the CCM_CCGR1 register: _raw_write1 is not crashing and is working fine. However, what would be the preferred implementation: updating the CCM_CCGR1 register value through the Device Tree (DTS) or modifying it directly in the kernel?

是否可以在不使用 MCAL 的情况下实现 S32K1 LIN 协议栈？ 这种情况有可能实现吗？ 我们使用的是 S32K116 控制器，它只有 128KB 的闪存。 由于添加了用于基本系统功能的外围驱动程序，内存空间已经不足。 现在的问题是：是否可以在不使用 MCAL 外设驱动程序的情况下添加 LIN 协议栈？ 这样我就可以改用 IP 驱动程序来减少内存使用量。 初步实验表明，我无法在 linstack_config 中间件中选择 Lpuart_Lin IP 驱动程序。我是否遗漏了什么设置，导致我无法选择它？ Re: Is it possible to implement the S32K1 LIN Stack without MCAL? 嗨@daniel_meier 你可以看看这篇文章。 https://community.nxp.com/t5/S32-SDK/LIN-Middleware-stack-configuration-issue/td-p/1739186https://community.nxp.com/t5/S32K/How-to-config-Lin-module-as-slave-node-base-MCAL-driver-in-S32K/td-p/1077781 在 RTD 驱动程序中，LIN 协议栈取决于 MCAL 层的配置。 如果您的项目并非严格要求使用 RTD 驱动程序，您可以尝试使用 S32K1 SDK。 https://www.nxp.com/pages/s32-software-development-kit-for-s32k1:S32SDK-ARMK1

为什么MC34VR500V3ES输出错误的电压值 您好， 我的板上使用 MC34VR500V3ES 为 LS1021A 提供电源。首次通电时，输出的电压值错误，如下表所示。MC34VR500V3ES 的 Vin 为 3.3V，正确，并检查 EN 引脚是否也为 3.3V。我将这部分原理图与LS1021A-IOT的设计进行了比较，除了LS1021A-IOT使用的是MC34VR500V1ES之外，它们几乎完全相同。MC34VR500V3ES 的默认设备启动配置在数据手册第15页有说明。所以，在首次上电时，它会按照顺序输出所有默认电压，而无需通过 IIC 进行编程，对吗？但实际情况并非如此，请问您能否提供一些调试建议？ 提前感谢！ 顺祝商祺！ 杰森 电源解决方案 Re: Why does MC34VR500V3ES output wrong voltage value Hi, sun: 好的，我去找找电子负载。还有一个地方，就是有2路LDO（LDO1和LDO3路）是没有用到，所以是没连接负载，这两路电压输出也不正常 多谢！ Best regards！ Jason Re: Why does MC34VR500V3ES output wrong voltage value Hi  您先加负载测试下真实的输出看看结果是什么样的？加100-200mA就好了一路路逐个加过去测试 Re: Why does MC34VR500V3ES output wrong voltage value Hi, sun: 既然V3是工厂预编程版本且输出电压和时序遵循手册第15页6.1.1的默认配置，那么设计起来其实是非常简单的，主要是VIN的供给和EN管脚的使能，况且所有的输出（包括SW和LDO）的反馈和环路电路都在片内集成了。现在是几乎8路电源输出都不对，特别是LDO也不对，这非常的奇怪。我测试了每路电源的阻抗，除了SW1输出的1.2V阻抗是92欧姆，其他8路都非常大，这也是正常的 原理图如下所示，几乎和官方demo板 LS1021A-IOT原理图这部分设计一致 多谢！ Best regards！ Jason   Re: Why does MC34VR500V3ES output wrong voltage value Hi Jason_in_job 您这个是V3的版本上电默认就是V3的输出，假如电压不对的话： 1：每一路加100mA的负载试试 2：PCB layout有很大的问题这个概率不大。 3：假如第一个建议不行的话可以看看原理图 BR Re: Why does MC34VR500V3ES output wrong voltage value Hi, sun： 如果我要去重新设置SW和LDO输出电压值和上电顺序，我怎么通过IIC去操作寄存器？我看手册里这部分写的不详细，您这边能否提供一下介绍软件配置的应用手册？比如 1. 前2个page的地址是否是5'b00000和5'b00001 2. Functional page和 Extended page 1（internal RAM）都有类似的寄存器，我是去操作哪个空间？ 3. 从Functional page切换到Extended page 1时候，要先写0x7F的Page Register寄存器么？ 多谢！ Best regards！ Jason Re: Why does MC34VR500V3ES output wrong voltage value Hi Jason 这是另一个topic我邀请您提交一个新的ticket从下面的路径 Home Thanks！ BR

SDK_DelayAtLeastUs is inaccurate by 30% in IMXRT1186 M7 core Hi All, I am playing with FRDM-IMXRT1186 board where MCU has dual core M33 and M7. #iMXRT1186 I found that SDK_DelayAtLeastUs function is not that accurate. I expect the delay to be 0.5 sec(500,000 us) but the actual time is about 0.6 sec.  CoreDebug->DEMCR |= CoreDebug_DEMCR_TRCENA_Msk; DWT->CYCCNT = 0; DWT->CTRL |= DWT_CTRL_CYCCNTENA_Msk; uint32_t t0 = DWT->CYCCNT; SDK_DelayAtLeastUs(500000U, SDK_DEVICE_MAXIMUM_CPU_CLOCK_FREQUENCY); LED_TOGGLE(); cycles = DWT->CYCCNT - t0; In SDK_DelayAtLeastUs, count = count / 3U * 2U can be count = count / 2U to get more accurate result. But I am not sure if this modification makes sense. #elif (__CORTEX_M == 7) /* Divide value may be different in various environment to ensure delay is precise. * Every loop count includes three instructions, due to Cortex-M7 sometimes executes * two instructions in one period, through test here set divide 1.5. Other M cores use * divide 4. By the way, divide 1.5 or 4 could let the count lose precision, but it does * not matter because other instructions outside while loop is enough to fill the time. */ count = count / 3U * 2U; Thank you. Re: SDK_DelayAtLeastUs is inaccurate by 30% in IMXRT1186 M7 core Dear @ewlee , The change to count = count / 2U may improve the result in your current test environment, but we would not recommend using it as a general fix. SDK_DelayAtLeastUs() is intended to provide a loop-based “at least” delay, and its accuracy may be affected by the runtime environment.  If an accurate 500 ms interval is required, we recommend using a hardware timer, such as a General Purpose Timer (GPT), for more precise timing. Best Regards, Shelly

PN5190 NFC读取器库 v07.13.00：如果命令没有收到中断请求 (IRQ)，则发现循环将无限期挂起。 软件包： NXP NFC读取器库 v07.13.00 (NfcrdlibEx1_DiscoveryLoop, PN5190, Linux OSAL)。版本说明 RN00009。 运行发现循环示例时，phacDiscLoop_Run(POLL) 有时永远不会返回。该进程持续运行。这种情况会在没有刷卡的情况下发生，而且没有固定的周期。 phhalHw_Pn5190_WaitIrq() 会等待除 EXCHANGE_RF_DATA 之外的每条指令，并等待 PHOSAL_MAX_DELAY。在这种情况下，命令是 READ_REGISTER (0x04)，并且 IRQ 引脚从未变为高电平，因此 phOsal_EventPend() 不会返回。中止路径 phhalHw_Pn5190_Wait_IrqAbortHandling() 的等待方式相同。 这种无限等待是故意的吗？应用程序应该如何在不重启电源的情况下恢复 PN5190？ 我添加了许多来自演示示例的日志，并将 WaitIrq 的超时时间从无限缩短到 10 秒。 关于如何处理这件事，大家有什么建议吗？ 附件是示例程序的日志。 Re: PN5190 NFC Reader Library v07.13.00: discovery loop hangs forever if a command gets no IRQ 补充信息：PN5190 版本 信息：芯片 ID：0x00，硬件：v83，ROM：v3，固件：v770 Re: PN5190 NFC Reader Library v07.13.00: discovery loop hangs forever if a command gets no IRQ 您能否尝试一下最新版本的NFC读取器库？ NFC读取器库 | 恩智浦半导体 Re: PN5190 NFC Reader Library v07.13.00: discovery loop hangs forever if a command gets no IRQ 嗨，吉米， 我们将使用最新的 NFC读取器库 (07.18.00) 进行重新测试，并报告是否可以重现同样的故障。 我们还发现了主机端的问题。在 i.MX93 上，PN5190 位于 LPSPI5 上。当 SPI 输出焊盘处于快速转换速率和驱动强度 X6 (0x3fe) 时，发现循环轮询失败。phacDiscLoop_Run 返回 PHAC_DISCLOOP_FAILURE (0x0080)，我们将其记录为“轮询模式失败”。 降低 i.MX93 输出边沿的速度可以消除这种故障。目前稳定的鼠标垫设置如下： LPSPI5_SCK：0x02（慢速转换，驱动 X1） LPSPI5_SOUT：0x02（慢速转换，驱动 X1） SPI 片选：0x02（慢速转换，驱动 X1） LPSPI5_SIN：保留在 0x3fe，因为此引脚为输入引脚 PN5190 IRQ GPIO：未更改 由于 SCK、SOUT 和芯片选择边沿速度较慢，轮询得以继续，我们不再看到“轮询模式故障”。快速边沿敲击到 PN5190 时钟引脚。我们将于 07.18.00 再次确认此事。 如果((DiscLoopStatus & PH_ERR_MASK) == PHAC_DISCLOOP_FAILURE)

Is it possible to implement the S32K1 LIN Stack without MCAL? Is this possible? We're using the S32K116 controller, which only comes with 128KB of flash memory. Memory space is already running low with the peripheral drivers added for basic system functionality. Now the question: Is it possible to add the LIN Stack without using MCAL Periphery drivers? This way I could switch to using IP drivers to reduce memory usage. First experiments showed that I cannot choose the Lpuart_Lin IP driver in the linstack_config middleware. Is there a setting I'm missing that enables me to choose it? Re: Is it possible to implement the S32K1 LIN Stack without MCAL? Hi@daniel_meier you can take a look at this post. https://community.nxp.com/t5/S32-SDK/LIN-Middleware-stack-configuration-issue/td-p/1739186https://community.nxp.com/t5/S32K/How-to-config-Lin-module-as-slave-node-base-MCAL-driver-in-S32K/td-p/1077781 In the RTD driver, the LIN stack depends on the configuration of the MCAL layer. If your project does not strictly require the use of RTD drivers, you might to try the S32K1 SDK. https://www.nxp.com/pages/s32-software-development-kit-for-s32k1:S32SDK-ARMK1

IMXRT1186 M7コアではSDK_DelayAtLeastUsの精度が30%低下する。 こんにちは、皆さん。 私はFRDM-IMXRT1186ボードでプレイしており、MCUにはデュアルコアのM33とM7があります。#iMXRT1186 SDK_DelayAtLeastUs関数はそれほど正確ではないことがわかりました。遅延時間は0.5秒（50万マイクロ秒）と予想していたが、実際の遅延時間は約0.6秒だった。 CoreDebug-> DEMCR |= CoreDebug_DEMCR_TRCENA_Msk; DWT-> CYCCNT = 0; DWT-> CTRL |= DWT_CTRL_CYCCNTENA_Msk; uint32_t t0 = DWT-> CYCCNT ; SDK_DelayAtLeastUs (500000U, SDK_DEVICE_MAXIMUM_CPU_CLOCK_FREQUENCY); LED_TOGGLE(); サイクル数 = DWT-> CYCCNT - t0; SDK_DelayAtLeastUsでは、count = count / 3U * 2U を count = count / 2U にしてより正確な結果を得ることができます。 しかし、この変更が理にかなっているかどうかは確信が持てません。 #elif (__CORTEX_M == 7) /* 遅延を正確にするために、さまざまな環境で除算値が異なる場合があります。 * すべてのループカウントには3つの命令が含まれています。これはCortex-M7が時折実行されるためです。 * 1周期に2つの命令、テストを通してここで1.5を割ります。他のMコアは * 4を割る。ちなみに、1.5や4を割るとカウントの精度が落ちる可能性があるが、そうなる * 問題ありません。なぜなら、while loop 外の他の命令で時間を埋めるのに十分だからです。 */ count = count / 3U * 2U; よろしくお願いします。 Re: SDK_DelayAtLeastUs is inaccurate by 30% in IMXRT1186 M7 core @ewlee様、 count = count / 2U に変更することで、現在のテスト環境では結果が改善される可能性がありますが、一般的な修正方法として使用することはお勧めしません。 SDK_DelayAtLeastUs() は、ループベースの「最小」遅延時間を提供するように設計されており、その精度は実行環境によって影響を受ける可能性があります。 正確な500ミリ秒間隔が必要な場合は、汎用タイマー（GPT）などのハードウェアタイマーを使用して、より精密なタイミング制御を行うことをお勧めします。 よろしくお願いいたします。 シェリー

MCALなしでS32K1 LINスタックを実装することは可能でしょうか? これは可能ですか？ S32K116コントローラを使っていますが、フラッシュメモリは128KBしか搭載されていません。 基本的なシステム機能のために周辺機器ドライバが追加されたため、メモリ容量はすでに不足しています。 さて質問です:MCAL周辺ドライバを使わずにLINスタックを追加することは可能でしょうか? こうすればIPドライバを使ってメモリ使用を減らせることができました。 最初の実験では、linstack_configミドルウェアでLpuart_Lin IPドライバを選べないことがわかりました。それを選択できる設定を見落としているのでしょうか？ Re: Is it possible to implement the S32K1 LIN Stack without MCAL? こんにちは、@ daniel_meier この投稿をご覧いただけます。 https://community.nxp.com/t5/S32-SDK/LIN-Middleware-stack-configuration-issue/td-p/1739186https://community.nxp.com/t5/S32K/How-to-config-Lin-module-as-slave-node-base-MCAL-driver-in-S32K/td-p/1077781 RTDドライバでは、LINスタックはMCAL層の構成に依存します。 もしプロジェクトでRTDドライバの使用が厳密に必要でなければ、S32K1 SDKsを試してみるのも良いでしょう。 https://www.nxp.com/pages/s32-software-development-kit-for-s32k1:S32SDK-ARMK1

iMX8Mp_FALCON_MODE_RDC_FAILED 你好 环境详情： 板： i.MX8M Plus EVK（i.MX8MP EVK） 内核版本： 6.12.49 Yocto 环境：基于 Yocto 的 NXP 电路板支持包。 启动模式：猎鹰模式 我在 i.MX8MP 中启用了 Falcon 模式，但出现错误： 找不到节点！错误代码：-11！=> 我发现这个问题是由于 RDC 节点结构不完整引起的。 我们需要RDC节点吗？否则我们可以采用这个方案。 以下是我的启动日志： U-Boot SPL 2025.04-g4ddbad60eff3-dirty（2025年11月19日 07:56:58 +0000） DDRINFO：启动动态随机存取存储器\(DRAM\)初始化 DDRINFO：动态随机存取存储器\(DRAM\) 速率 4000MTS DDRINFO：DDRPHY 校准完成 DDRINFO：ddrmix 配置完成 SEC0：RNG 实例化 正常启动 尝试从 MMC2 启动 找不到节点！错误代码：-11！ 找不到节点！错误代码：-11！ 注意：请勿将 JR0 释放给 NS，因为它可能被 HAB 使用。 注意：BL31：v2.12.0（版本）：lf-6.12.49-2.2.0-dirty 通知：BL31：版本时间：2025年10月17日 10:13:07 p104p104p104 NXP i.MX 版本 发行版。 6.12-walnascar imx8mpevk ttymxc1   imx8mpevk 登录：root root@imx8mpevk:~# i.MX 8M | i.MX 8M Mini | i.MX 8M Nano Re: iMX8Mp_FALCON_MODE_RDC_FAILED 嗨@Sanjiv_Mns “imx8m,mcu_rdc”用于生成 RDC 配置，以分配 M7 独有的资源。如果不需要此功能，可以删除对board_handle_rdc_config的引用。如果需要，可以将mcu_rdc添加到 dts 中。 此致， 志明

PN5190 NFCリーダライブラリ v07.13.00:コマンドにIRQがなければディスカバリーループが永久にハングします パッケージ:NXP NFCリーダライブラリ v07.13.00(NfcrdlibEx1_DiscoveryLoop、PN5190、Linux OSAL)。リリースノートRN00009。 ディスカバリ ループの例を実行すると、phacDiscLoop_Run(POLL) が返されないことがあります。プロセスは継続されます。カードが提示されていない場合でも発生し、決まった周期で発生するわけでもありません。 phhalHw_Pn5190_WaitIrq() は、EXCHANGE_RF_DATA を除くすべての命令に対して PHOSAL_MAX_DELAY で待機します。このCASEでは、コマンドはREAD_REGISTER(0x04)で、IRQピンはハイにならなかったため、phOsal_EventPend()は戻りません。中止パスである phhalHw_Pn5190_Wait_IrqAbortHandling() も同様に待機します。 この無限待ち時間は意図的なものなのでしょうか?また、電源サイクルなしでアプリケーションがPN5190をどうやって復旧すればよいのでしょうか? デモ例から多くのログを追加し、WaitIrqのタイムアウトを無制限から10秒に短縮しました。 この件について、どのように対処すべきか何かご提案はありますか？ サンプルプログラムのログを添付します。 Re: PN5190 NFC Reader Library v07.13.00: discovery loop hangs forever if a command gets no IRQ 追加情報：PN5190のバージョン 情報: ダイ ID: 0x00、HW: v83、ROM: v3、FW: v770 Re: PN5190 NFC Reader Library v07.13.00: discovery loop hangs forever if a command gets no IRQ こんにちは、ジミーさん。 最新のNFCリーダライブラリ(07.18.00)で再テストし、同じ故障が再現可能かどうか報告します。 ホスト側でも発見がありました。i.MX93では、PN5190はLPSPI5で動作します。SPI出力パッドを高速スルーレートおよび駆動強度X6（0x3fe）に設定すると、検出ループのポーリングが失敗します。phacDiscLoop_Run は PHAC_DISCLOOP_FAILURE (0x0080) を返します。これを「POLL モードの失敗」としてログに記録します。 i.MX93の出力エッジを遅くすることで、その不具合は解消されます。現在安定しているパッド設定は以下のとおりです。 LPSPI5_SCK: 0x02 (低速スルー、ドライブX1) LPSPI5_SOUT: 0x02 (低速スルー、ドライブX1) SPIチップセレクト：0x02（低速スルー、X1駆動） LPSPI5_SIN: このパッドは入力なので、0x3fe に残しておきます。 PN5190 IRQ GPIO: 変更なし SCK、SOUT、およびチップセレクトのエッジが遅くなったことで、ポーリングは継続され、「POLLモードの失敗」は発生しなくなりました。高速なエッジ信号がPN5190のクロックピンに伝わっていた。7月18日に改めて確認いたします。 if((DiscLoopStatus & PH_ERR_MASK) == PHAC_DISCLOOP_FAILURE) Re: PN5190 NFC Reader Library v07.13.00: discovery loop hangs forever if a command gets no IRQ 最新バージョンのNFC Reader Libraryを試してみてはどうですか? NFCリーダライブラリ |NXPセミコンダクターズ

MC34VR500V3ESが誤った電圧値を出力するのはなぜですか？ こんにちは、 私の基板では、LS1021Aの電源供給にMC34VR500V3ESを使用しています。初回電源投入時に、以下に示すような誤った電圧値が出力されました。MC34VR500V3ESのVinは正しく3.3Vです。ENピンも3.3Vであることを確認してください。この回路図の部分をLS1021 A-I OT dee sig nと比較すると、LS1021A IOTの使用MC34VR500V1ES以外はほぼ同じです。MC34VR500V3ESのデフォルトのデバイス起動設定はデータシートのページ15に記載されています。つまり、最初の電源を入れる際は、IICでプログラムしなくてもシーケンス通りのデフォルト電圧を出力するということですね?しかし出力は出ません。デバッグの提案をいただけませんか? よろしくお願いいたします！ よろしくお願いいたします。 ジェイソン 電源ソリューション Re: Why does MC34VR500V3ES output wrong voltage value こんにちは、太陽さん。 わかりました、電子負荷を探してみます。もう一つ問題があります。2つのLDO（LDO1とLDO3）が使用されていないため、負荷に接続されておらず、これらの2つのラインからの電圧出力が異常です。 ありがとう！ よろしくお願いします！ ジェイソン Re: Why does MC34VR500V3ES output wrong voltage value こんにちは まず、負荷をかけて実際の出力をテストし、結果を確認してください。100～200mA程度の電流を流し、一度に1つの経路ずつテストしてください。 Re: Why does MC34VR500V3ES output wrong voltage value こんにちは、太陽さん。 V3は工場出荷時にプログラム済みのバージョンであり、出力電圧とタイミングはマニュアルの15ページ、セクション6.1.1のデフォルト構成に従うため、設計は実際には非常にシンプルです。主にVINを供給し、ENピンを有効にするだけです。さらに、すべての出力フィードバックおよびループ回路（SWとLDOを含む）はチップ上に統合されています。現在、8つの電源出力のほぼすべてが間違っており、特にLDOは、非常に奇妙です。各電源出力のインピーダンスをテストしました。インピーダンスが92オームであるSW1の1.2V出力を除いて、他の8つは非常に高く、正常です。 回路図を以下に示します。この設計部分は、公式デモボードLS1021A-IOTの回路図とほぼ同じです。 ありがとう！ よろしくお願いします！ ジェイソン   Re: Why does MC34VR500V3ES output wrong voltage value こんにちは、 Jason_in_jobさん お使いのシステムはバージョンV3で、電源投入時にデフォルトでV3出力になります。電圧が正しくない場合は、以下の点にご注意ください。 1. 各チャンネルに100mAの負荷を追加してみてください。 2：基板レイアウトに重大な問題が発生する可能性は高くありません。 3：最初の提案がうまくいかない場合は、回路図を確認してください。 BR Re: Why does MC34VR500V3ES output wrong voltage value こんにちは、ジェイソン これもまた、以下の手順で新しいチケットを送信していただくべきトピックです。 家 ありがとう！ BR Re: Why does MC34VR500V3ES output wrong voltage value こんにちは、太陽さん。 SWとLDOの出力電圧値と電源投入シーケンスをリセットする必要がある場合、I2C経由でレジスタを操作するにはどうすればよいでしょうか？マニュアルのこの部分はあまり詳しく書かれていないようです。ソフトウェア設定を説明するアプリケーションマニュアルを提供していただけませんか？例えば… 1. 最初の2ページのアドレスは5'b00000と5'b00001ですか？ 2.機能ページと拡張ページ1（内部RAM）はどちらも同様のレジスタを持っています。どちらの領域にアクセスすればよいでしょうか？ 3. 機能ページから拡張ページ1に切り替える際、まず0x7Fにあるページレジスタに書き込む必要がありますか？ ありがとう！ よろしくお願いします！ ジェイソン

请求启用 SW32K14-MCAL421-RTMC-1.0.1 下载权限 您好，NXP支持团队， 我想申请下载SW32K14-MCAL421-RTMC-1.0.1 。 目前，我的 NXP 软件许可页面中的“上一版本”选项卡显示为灰色，我无法访问此版本。 我的账号用户名是Chefanqf 。 为了与基于S32K14x MCAL 4.2的现有项目兼容，需要此版本。 请问您能否帮我激活我账户下这款软件的使用权限？ 非常感谢您的支持！ 顺祝商祺！ Re: Request to enable access for SW32K14-MCAL421-RTMC-1.0.1 download 你好@812311483 本次查询的内容与请求“请求启用SW32K14-MCAL421-RTMC-1.0.1下载权限”完全相同。 请问是这个账户需要安装该软件，还是之前的账户“Chefanqf”需要安装该软件？ 此致敬礼， Robin Re: Request to enable access for SW32K14-MCAL421-RTMC-1.0.1 download 是的，我的账户需要下载 SW32K14-MCAL421-RTMC-1.0.1 用于学习和使用。请问您能否授予我此账户的下载权限？谢谢 Re: Request to enable access for SW32K14-MCAL421-RTMC-1.0.1 download 我已经给 FlexNet 的同事发了邮件，请他们为您的帐户启用此版本软件的下载权限。 Re: Request to enable access for SW32K14-MCAL421-RTMC-1.0.1 download 该软件已添加到您的帐户；请检查您是否可以下载。

i.MX6SXでカーネル6.6を搭載した場合、EPIT読み書きアクセスがクラッシュを引き起こす チームの皆さん、こんにちは。 私たちのプラットフォームはi.MX6SXプロセッサをベースにしており、ユーザー空間アプリケーションと通信するカスタムカーネルドライバを使ってデータ交換を行います。この実装はLinux Kernel 4.14で安定し、期待通りに動作しています。 Linux Kernel 6.6に移行した後、ドライバがEPITレジスタにアクセスしようとする際にシステムリセットが発生し始めました。この問題はレジスタの読み書き操作の両方で観察されており、新しいカーネルバージョンのEPITレジスタアクセス処理に直接関係しているようです。 以下のコードは、EPITの初期化、レジスタマッピング、レジスタアクセスフローの概要を示しています。epit2_irq_disable()関数はEPITレジスタにアクセスする際に関わる機能の一つです。実行がこの関数に到達し、EPITレジスタへの読み書きを試みると、システムがリセットされることが確認されました。   char *epitnode_user; // imx6sx.dtsi にノード パスを出力します   char *epitnode_voip; // imx6sx.dtsi にノード パスを出力します   struct device_node *np_user; struct device_node *np_voip;   unsigned int epitIrq_user; unsigned int epitIrq_voip;   void __iomem *epit_base_user; void __iomem *epit_base_voip;   static int __init notifier_init_module(void) { .. ..   /* エピットを有効にする */ epitnode_user = "/soc/bus@2000000/epit@20d0000"; epitnode_voip = "/soc/bus@2000000/epit@20d4000";   np_user = of_find_node_by_path(epitnode_user); np_voip = of_find_node_by_path(epitnode_voip);   if( np_user == NULL || np_voip == NULL )     { Printk(KERN_ERR「DTSIとは繋がれない!\n」)); -1を返す。    }     epitIrq_user = irq_of_parse_and_map(np_user, 0); epitIrq_voip = irq_of_parse_and_map(np_voip, 0);   if( epitIrq_user == NULL || epitIrq_voip == NULL )     { Printk(KERN_ERR「Irq!\n」を取れない); -1を返す。    } そうでない場合、 { printk("epitIrq_user: %depitIrq_voip: %d\n",epitIrq_user,epitIrq_voip); }   epit_base_user = of_iomap(np_user, 0); epit_base_voip = of_iomap(np_voip, 0); if( epit_base_user == NULL || epit_base_voip == NULL )     { printk(KERN_ERR「基地住所が取得できない!\n」)); -1を返す。    } そうでない場合、 { printk("epit_base_user: %lx epit_base_voip:%lx", epit_base_user, epit_base_voip); }   printk("%s %s が初期化されました\n", NFNMODULE_NAME, NFNMODULE_VERSION);   0を返す。 ... ...   0を返す。   } void epit2_irq_disable( void ) { 符号なしロング値; val = __raw_readl(epit_base_voip + EPITCR); val &= ~EPITCR_OCIEN; __raw_writel(val, epit_base_voip + EPITCR);   } i.MX51 i.MX6 全て i.MX6Dual Linux Re: EPIT Read/Write Access Causes Crash on i.MX6SX with Kernel 6.6 こんにちは、 @syedrizwan さん。 EPITクロックゲートレジスタCCGR1[CG6]またはCCGR1[CG7]を確認してください。モジュールクロックがゲーティングしていないことを確認する必要があります。 よろしくお願いします、 志明 Re: EPIT Read/Write Access Causes Crash on i.MX6SX with Kernel 6.6 こんにちは、Zhiming_Liu さん 最新情報ありがとうございます。 現在、 CCGR1[13:12] (CG6)とCCGR1[15:14] (CG7)は無効になっており、 CCM_CCGR1レジスタの値は0x00000000と読み取られています。 Linux 6.6のカーネルソースのどこでこれらのクロックゲートビットを有効にするべきでしょうか? Re: EPIT Read/Write Access Causes Crash on i.MX6SX with Kernel 6.6 こんにちは、 @syedrizwan さん。 epit dtsに時計を追加してみてください。 &epit1 { clocks = <&clks IMX6SX_CLK_EPIT1>; }; &epit2 { clocks = <&clks IMX6SX_CLK_EPIT2>; }; 次に、 of_clk_getとclk_prepare_enableを使用して、エピットレジスタを読み取る前にクロックを有効にします。 よろしくお願いします、 志明 Re: EPIT Read/Write Access Causes Crash on i.MX6SX with Kernel 6.6 こんにちは、 Zhiming_Liu 最新情報ありがとうございます。 今のところ、添付のスクリーンショットに示すように、 CCM_CCGR1レジスタを有効にしました。 実装方法について確認したい点があります。カーネルから CCM_CCGR1 レジスタを有効にすることで問題が解決するので、この方法で進めることは許容できますか?それとも、 デバイスツリー(DTS) でクロックを有効にして、あなたの提案通りカスタムドライバーで管理すべきでしょうか? Zhiming_Liuさん、これについてご意見を伺いたいです。 Re: EPIT Read/Write Access Causes Crash on i.MX6SX with Kernel 6.6 CCM_CCGR1レジスタに関するもう1つのアップデート：_raw_write1はクラッシュせず、正常に動作しています。 しかし、デバイスツリー（DTS）を介してCCM_CCGR1レジスタ値を更新する方法と、カーネル内で直接変更する方法のどちらが好ましい実装方法でしょうか？

Request to enable access for SW32K14-MCAL421-RTMC-1.0.1 download Hi NXP Support Team, I would like to request download access for SW32K14-MCAL421-RTMC-1.0.1. Currently, the “Previous” tab in my NXP Software Licensing page appears greyed out and I cannot access this version. My account username is Chefanqf. This version is needed for compatibility with an existing project based on S32K14x MCAL 4.2. Could you please help enable the entitlement for this software under my account? Thank you very much for your support! Best regards, Re: Request to enable access for SW32K14-MCAL421-RTMC-1.0.1 download Hi @812311483  The content of this inquiry is identical to the request: "Request to enable access for SW32K14-MCAL421-RTMC-1.0.1 download" Could you please clarify whether it is this account that requires the software, or if it was the previous account—"Chefanqf"—that needed it? Best Regards, Robin Re: Request to enable access for SW32K14-MCAL421-RTMC-1.0.1 download Yes, it is my account that needs to download SW32K14-MCAL421-RTMC-1.0.1 for learning and use. Could you please grant me the download permission for this account? Thank you Re: Request to enable access for SW32K14-MCAL421-RTMC-1.0.1 download I have emailed my colleagues at FlexNet and asked them to enable download access for this version of the software on your account. Re: Request to enable access for SW32K14-MCAL421-RTMC-1.0.1 download This software has been added to your account; please check whether you are able to download it.

Why does MC34VR500V3ES output wrong voltage value Hi, a MC34VR500V3ES is used to source LS1021A on my board. During the first power on,  it output wrong voltage value like below list shown. The Vin of MC34VR500V3ES is 3.3V correctly, and check the EN pin is 3.3V too. I compare this part of schematic to  LS1021A-IOT design, and they are the same almost besides LS1021A-IOT use MC34VR500V1ES. The default device start-up configuration for MC34VR500V3ES is indicated in the page.15 of datasheet. So, during the first power on, it will output all default voltage according to the sequence without programming through IIC, right? but it won't, could you please give me some suggestion to debug it? Thanks in advance! Best regards Jason Power solution Re: Why does MC34VR500V3ES output wrong voltage value Hi, sun: Okay, I'll go find the electronic load. There's another issue: two LDOs (LDO1 and LDO3) are not being used, so they're not connected to a load, and the voltage output from these two lines is abnormal. Thank you! Best regards! Jason Re: Why does MC34VR500V3ES output wrong voltage value Hi First, please apply a load to test the actual output and see what the results are. Just add 100-200mA, testing one path at a time. Re: Why does MC34VR500V3ES output wrong voltage value Hi, sun: Since V3 is a factory pre-programmed version and its output voltage and timing follow the default configuration on page 15, section 6.1.1 of the manual, the design is actually very simple. It mainly involves supplying VIN and enabling the EN pin. Furthermore, all output feedback and loop circuits (including SW and LDO) are integrated on-chip. Currently, almost all eight power outputs are incorrect, especially the LDOs, which is very strange. I tested the impedance of each power output; except for the 1.2V output of SW1, which has an impedance of 92 ohms, the other eight are very high, which is normal. The schematic diagram is shown below, and this part of the design is almost identical to the schematic diagram of the official demo board LS1021A-IOT. Thank you! Best regards! Jason   Re: Why does MC34VR500V3ES output wrong voltage value Hi Jason_in_job Your system is version V3, which defaults to V3 output upon power-up. If the voltage is incorrect: 1. Try adding a 100mA load to each channel. 2: The probability of a major problem with the PCB layout is not high. 3: If the first suggestion doesn't work, you can take a look at the schematic diagram. BR Re: Why does MC34VR500V3ES output wrong voltage value Hi, sun: If I need to reset the output voltage values and power-on sequence of the SW and LDO, how do I operate the registers via I2C? I see that this part of the manual isn't very detailed. Could you provide an application manual explaining the software configuration? For example... 1. Are the addresses of the first two pages 5'b00000 and 5'b00001? 2. Both the Functional page and Extended page 1 (internal RAM) have similar registers. Which space should I access? 3. When switching from a functional page to extended page 1, do I need to write to the Page Register register at 0x7F first? Thank you! Best regards! Jason Re: Why does MC34VR500V3ES output wrong voltage value Hi Jason This is another topic where I invite you to submit a new ticket from the path below. Home Thanks! BR

在 IMXRT1186 M7 内核中，SDK_DelayAtLeastUs 的精度存在 30% 的误差。 大家好， 我正在使用 FRDM-IMXRT1186 板，其 MCU 具有双核 M33 和 M7。#iMXRT1186 我发现 SDK_DelayAtLeastUs 函数的精度不太高。我预计延迟时间为0.5秒（50万微秒），但实际时间约为0.6秒。 CoreDebug-> DEMCR |= CoreDebug_DEMCR_TRCENA_Msk; DWT-> CYCCNT = 0; DWT-> CTRL |= DWT_CTRL_CYCCNTENA_Msk; uint32_t t0 = DWT-> CYCCNT ; SDK_DelayAtLeastUs (500000U, SDK_DEVICE_MAXIMUM_CPU_CLOCK_FREQUENCY); LED_TOGGLE(); 循环 = DWT-> CYCCNT - t0; 在 SDK_DelayAtLeastUs 中，count = count / 3U * 2U 可以改为 count = count / 2U 以获得更准确的结果。 但我不太确定这样的修改是否合理。 #elif (__CORTEX_M == 7) /* 为确保延迟精确，在各种环境下除法值可能不同。 * 由于 Cortex-M7 有时会执行指令，因此每次循环计数都包含三条指令。 * 一周期内两条指令，通过测试此处设置除以 1.5。其他 M 核心使用 * 除以 4。顺便说一下，除以 1.5 或 4 可能会导致计数精度降低，但实际上并非如此。 * 没关系，因为 while 循环之外的其他指令足以填满时间。 */ 计数 = 计数 / 3U * 2U； 谢谢！ Re: SDK_DelayAtLeastUs is inaccurate by 30% in IMXRT1186 M7 core 亲爱的@ewlee ， 将 count = count / 2U 改为 count 可能会改善您当前测试环境中的结果，但我们不建议将其作为通用解决方案。 SDK_DelayAtLeastUs() 函数旨在提供基于循环的“至少”延迟，其精度可能会受到运行时环境的影响。 如果需要精确的 500 毫秒间隔，我们建议使用硬件定时器，例如通用定时器 (GPT)，以获得更精确的计时。 顺祝商祺！ 雪莉

PN5190 NFC Reader Library v07.13.00: discovery loop hangs forever if a command gets no IRQ Package: NXP NFC Reader Library v07.13.00 (NfcrdlibEx1_DiscoveryLoop, PN5190, Linux OSAL). Release note RN00009. Running the discovery-loop example, phacDiscLoop_Run(POLL) sometimes never returns. The process stays up. It happens with no card present, and not on a fixed cycle. phhalHw_Pn5190_WaitIrq() waits with PHOSAL_MAX_DELAY for every instruction except EXCHANGE_RF_DATA. In this case the command was READ_REGISTER (0x04) and the IRQ pin never went high, so phOsal_EventPend() does not return. The abort path, phhalHw_Pn5190_Wait_IrqAbortHandling(), waits the same way. Is that infinite wait intentional, and how should the application recover the PN5190 without a power cycle? I added many logs from the demo examples, and also reduce the timeout of WaitIrq from infinite to 10s. Any suggestion on how should we handle this? Attached is the logs from the sample program. Re: PN5190 NFC Reader Library v07.13.00: discovery loop hangs forever if a command gets no IRQ Additional info. the version of PN5190 Info: Die ID: 0x00, HW: v83, ROM: v3, FW: v770 Re: PN5190 NFC Reader Library v07.13.00: discovery loop hangs forever if a command gets no IRQ Could you try the latest version of NFC Reader Library? NFC Reader Library | NXP Semiconductors Re: PN5190 NFC Reader Library v07.13.00: discovery loop hangs forever if a command gets no IRQ Hi Jimmy, We will retest on the latest NFC Reader Library (07.18.00) and report whether the same failure can be reproduced. We also have a host-side finding. On the i.MX93, the PN5190 is on LPSPI5. With the SPI output pads at fast slew and drive strength X6 (0x3fe), discovery-loop polling fails. phacDiscLoop_Run returns PHAC_DISCLOOP_FAILURE (0x0080), which we log as "POLL mode failure". Slowing the i.MX93 output edges removes that failure. The pad settings that are now stable are: LPSPI5_SCK: 0x02 (slow slew, drive X1) LPSPI5_SOUT: 0x02 (slow slew, drive X1) SPI chip select: 0x02 (slow slew, drive X1) LPSPI5_SIN: left at 0x3fe, since this pad is an input PN5190 IRQ GPIO: unchanged With those slower SCK, SOUT, and chip-select edges, polling continues and we no longer see "POLL mode failure". The fast edges were ringing into the PN5190 clock pin. We will confirm this again on 07.18.00. if((DiscLoopStatus & PH_ERR_MASK) == PHAC_DISCLOOP_FAILURE)

EPIT 读/写访问导致 i.MX6SX 在内核 6.6 版本上崩溃 大家好， 我们的平台基于 i.MX6SX 处理器，并使用自定义内核驱动程序与用户空间应用程序进行通信以进行数据交换。该实现已在 Linux 内核 4.14 上稳定运行，符合预期。 迁移到 Linux 内核 6.6 后，当驱动程序尝试访问 EPIT 寄存器时，我们开始遇到系统 RESET 的情况。在寄存器读取和写入操作期间都会观察到该问题，并且似乎与新内核版本中的 EPIT 寄存器访问处理直接相关。 以下代码提供了 EPIT 初始化、寄存器映射和寄存器访问流程的高级概述。epit2_irq_disable() 函数是访问 EPIT 寄存器所涉及的函数之一。我们观察到，当程序执行到此函数并尝试从 EPIT 寄存器读取数据或写入数据时，系统会 RESET。   字符 *epitnode_user; // imx6sx.dtsi 中的 Epit 节点路径   字符 *epitnode_voip; // imx6sx.dtsi 中的 Epit 节点路径   struct device_node *np_user; struct device_node *np_voip;   unsigned int epitIrq_user; unsigned int epitIrq_voip;   void __iomem *epit_base_user; void __iomem *epit_base_voip;   static int __init notifier_init_module(void) { .. ..   /* 启用 epit */ epitnode_user = "/soc/bus@2000000/epit@20d0000" epitnode_voip = "/soc/bus@2000000/epit@20d4000"   np_user = of_find_node_by_path(epitnode_user); np_voip = of_find_node_by_path(epitnode_voip);   如果 ( np_user == NULL || np_voip == NULL )     { printk(KERN_ERR "无法与 dtsi 建立连接！\n"); 返回 -1；    }     epitIrq_user = irq_of_parse_and_map(np_user, 0); epitIrq_voip = irq_of_parse_and_map(np_voip, 0);   如果 epitIrq_user 为空或 epitIrq_voip 为空，则     { printk(KERN_ERR "无法获取中断！\n"); 返回 -1；    } else { printk("epitIrq_user: %d epitIrq_voip: %d\n",epitIrq_user, epitIrq_voip); }   epit_base_user = of_iomap(np_user, 0); epit_base_voip = of_iomap(np_voip, 0); 如果 epit_base_user 为空或 epit_base_voip 为空     { printk(KERN_ERR "无法获取基地址！\n"); 返回 -1；    } else { printk("epit_base_user: %lx epit_base_voip:%lx", epit_base_user, epit_base_voip); }   printk("%s %s 已初始化\n",NFNMODULE_NAME, NFNMODULE_VERSION);   return 0; ... ...   return 0;   } void epit2_irq_disable( void ) { 无符号长值； val = __raw_readl(epit_base_voip + EPITCR); val &= ~EPITCR_OCIEN; __raw_writel(val, epit_base_voip + EPITCR);   } i.MX51 i.MX6 全部 i.MX6 双核 Linux Re: EPIT Read/Write Access Causes Crash on i.MX6SX with Kernel 6.6 嗨@syedrizwan 请检查 EPIT 时钟门寄存器：CCGR1[CG6] 或 CCGR1[CG7]。需要确认模块时钟没有发生门控现象。 此致， 志明 Re: EPIT Read/Write Access Causes Crash on i.MX6SX with Kernel 6.6 嗨，刘志明， 谢谢你的更新。 目前， CCGR1[13:12] (CG6)和CCGR1[15:14] (CG7)已禁用，我正在读取CCM_CCGR1寄存器值为0x00000000 。 应该在 Linux 6.6 内核源代码的哪个位置启用这些时钟门位？ Re: EPIT Read/Write Access Causes Crash on i.MX6SX with Kernel 6.6 嗨志明_刘 谢谢你的更新。 目前，我已经启用了CCM_CCGR1寄存器，如附图所示。 关于实施方案，我需要澄清一下。既然从内核启用CCM_CCGR1寄存器可以解决问题，那么采用这种方法是否可以接受？或者，是否应该像您建议的那样，在设备树 (DTS)中启用时钟，然后通过自定义驱动程序进行管理？ 刘志明，我需要你的建议。 Re: EPIT Read/Write Access Causes Crash on i.MX6SX with Kernel 6.6 关于CCM_CCGR1 寄存器的又一个更新：_raw_write1 没有崩溃，运行正常。 然而，哪种实现方式更可取：是通过设备树 (DTS)更新CCM_CCGR1寄存器值，还是直接在内核中修改它？ Re: EPIT Read/Write Access Causes Crash on i.MX6SX with Kernel 6.6 嗨@syedrizwan 请尝试在 epit dts 中添加时钟。 &epit1 { clocks = <&clks IMX6SX_CLK_EPIT1>; }; &epit2 { clocks = <&clks IMX6SX_CLK_EPIT2>; }; 然后使用of_clk_get和clk_prepare_enable 启用时钟，然后再读取 epit 寄存器。 此致， 志明

iMX8Mp_FALCON_MODE_RDC_FAILED こんにちは 環境の詳細： ボード： i.MX8M Plus EVK（i.MX8MP EVK） カーネルバージョン: 6.12.49 Yocto Environment:Yocto拠点のNXP BSP ブートモード：ファルコンモード i.MX8MPでFalconモードを有効にしたところ、エラーが発生しました。 ノードが見つかりませんでした!、エラー: -11! => この問題は、RDC ノードが構造化されていないことが原因であることがわかりました。 RDCノードが必要ですか？そうでなければ、こういうことにしよう。 ここにブートログを貼り付けます。 U-Boot SPL 2025.04-g4ddbad60eff3-dirty(2025年11月19日 07:56:58 +0000) DDRINFO: DRAM初期化開始 DDRINFO: DRAM レート 4000MTS                                                           DDRINFO: DDRHY キャリブレーションが完了しました DDRINFO: ddrmix 設定完了 SEC0: RNG がインスタンス化されました 通常起動 MMC2 から起動しようとしています ノードが見つかりませんでした!、エラー: -11!                                                       ノードが見つかりませんでした!、エラー: -11!                                                       注意:JR0はHABで使用可能なのでNSにリリースしないでください 通知:  BL31: v2.12.0(リリース):lf-6.12.49-2.2.0-dirty                         お知らせ：BL31：製造日時：2025年10月17日 10:13:07 p104p104p104 NXP i.MXリリース ディストリビューション 6.12-walnascar imx8mpevk ttymxc1   imx8mpevk ログイン: root root@imx8mpevk:~# i.MX 8M | i.MX 8M Mini | i.MX 8M Nano Re: iMX8Mp_FALCON_MODE_RDC_FAILED こんにちは、 @Sanjiv_Mns 「imx8m,mcu_rdc」は、M7専用のリソースを割り当てるためのRDC構成を生成するために使用されます。もしこれが不要なら、 board_handle_rdc_configへの参照を削除できます。必要ならDTSに mcu_rdc を追加できます。 よろしくお願いします、 志明