Multi Source Translation Content

キャンセル
次の結果を表示 
表示  限定  | 次の代わりに検索 
もしかして: 

Multi Source Translation Content

ディスカッション

ソート順:
跪求S32K344使用FreeRTOS的网口demo,不使用AUTOSAR,RTD 7.0.1 S32 Platform 3.6.7 S32 Platform 3.6.7里面S32K344的关于FreeRTOS,LWIP的都是AUTOSAR的,需要不使用AUTOSARA的网口demo,EB里的设置太多,无从下手,万分感谢。 Re: 跪求S32K344使用FreeRTOS的网口demo,不使用AUTOSAR,RTD 7.0.1 S32 Platform 3.6.7 您好, 从 TCP/IP 协议栈 2.0.0 开始,该协议栈仅支持 GMAC HLD 驱动程序接口。因此,目前没有使用纯以太网 LLD(底层驱动程序)的较新的官方 lwIP 演示程序。可用的 S32DS lwIP 示例基于 GMAC HLD 层,旨在作为非 AUTOSAR 应用的推荐起点。 BR,彼得
記事全体を表示
S32DS for PA v2.1のライセンスが間もなく期限切れになります。 こんにちは、 私のS32DS for PA v2.1のライセンスが間もなく期限切れになります。 メンテナンス期間の延長にご協力ください。 どうもありがとう。 回复: S32DS for PA v2.1 license is going to expire こんにちは。私の登録の有効期間は変更されていません。私が手術で何か間違ったことをしたからでしょうか? Re: S32DS for PA v2.1 license is going to expire こんにちは、Zipengさん。 以下のリンクにアクセスしてください。 Power Architecture開発ツール |NXP Semiconductors ダウンロードをクリックしてください。ソフトウェアアカウントにログインしてください。 更新されたライセンスキーはここに表示されます。 何か問題が発生した場合はお知らせください。ありがとう。 よろしくお願いいたします。 意思 Re: S32DS for PA v2.1 license is going to expire こんにちは、Zipengさん。 フィードバックありがとうございます。ご質問をFlexNetチームに転送しました。返信があり次第、ご連絡いたします。ありがとう! よろしくお願いいたします。 意思 Re: S32DS for PA v2.1 license is going to expire チームはこのリンクを共有しました。もしうまくいかない場合はお知らせください。 CodeWarrior評価ソフトウェアの拡張方法 よろしくお願いいたします。 意思
記事全体を表示
LPC4078 reinvokeISPを使用してISPを有効にする こんにちは マイクロコントローラLPC4078用 マイクロコントローラがCRP2またはCRP3に設定されたとき(すべてのCPR2テストが行われた後のみ)機能コードや例、AppNoteがあり、ISPのuart機能をフラッシュマジックで再有効化する方法を示しています。    よろしくお願いいたします LPC40xx Re: LPC4078 reinvokeISP to enable ISP こんにちは、 @azzurrodante 返信が遅くなり申し訳ありません。まだご質問があれば、どうぞご連絡ください。 BR アリス
記事全体を表示
S32DS for PA v2.1 许可证即将到期 你好, 我的S32DS for PA v2.1许可证即将到期。 请协助延长维护时间。 多谢。 回复: S32DS for PA v2.1 license is going to expire 您好,我在这里的参赛有效期没有改变。是不是因为我的操作出了问题? Re: S32DS for PA v2.1 license is going to expire 你好,Zipeng 请访问以下链接 电源架构开发工具 | 恩智浦半导体 点击下载。登录您的软件账户。 更新后的许可证密钥应显示在此处: 如有任何问题,请告知我。谢谢。 此致, 将要 Re: S32DS for PA v2.1 license is going to expire 团队分享了这个链接。如果对您不起作用,请告诉我。 如何扩展我的 CodeWarrior 评估软件 此致, 将要 Re: S32DS for PA v2.1 license is going to expire 你好,Zipeng 感谢您的反馈。我已经将您的问题转发给了 FlexNet 团队。一旦收到回复,我会立即通知您。谢谢你! 此致, 将要
記事全体を表示
MRFG35010ANT1 Hello! Could you please confirm the authenticity of the marking on this label or the chip? This material was discontinued in 2018. Our factory happened to need this material code, so we purchased this model from the market suppliers. However, we are afraid of buying counterfeit goods, so we hope to receive your assistance to verify it. Re: MRFG35010ANT1 For the marking content/instruction please refer to the datasheet, page 20 The datasheet can be download it on the product page:  https://www.nxp.com/products/MRFG35010ANT1 Please see our Anti-Counterfeit Products Policy below. To minimize risk, customers should only buy NXP products directly from NXP or from one of our authorized distributors. https://www.nxp.com/support/sample-and-buy/distributor-network%3ADISTRIBUTORS NXP does not provide support for purchases made from unauthorized sources, including warranty support, failure analysis, marking or trace code verification. NXP Anti-Counterfeit Products Policy https://www.nxp.com/company/about-nxp/quality:QUALITY_HOME
記事全体を表示
MRFG35010ANT1 您好!请问您能否确认一下这个标签或芯片上的标记是否真实?该材料已于 2018 年停产。我们工厂正好需要这种材料代码,所以我们从市场上的供应商那里购买了这款产品。但是,我们担心买到假冒商品,所以希望您能协助我们进行鉴别。 Re: MRFG35010ANT1 有关标记内容/说明,请参阅数据表第20页。 您可以在产品页面下载数据手册: https://www.nxp.com/products/MRFG35010ANT1 请参阅下方的反假冒产品政策。 为最大限度降低风险,客户应仅直接从 NXP 或我们的授权代理商处购买 NXP 产品。 https://www.nxp.com/support/sample-and-buy/distributor-network%3ADISTRIBUTORS NXP 不为从非授权渠道购买的产品提供支持,包括保修支持、故障分析、标记或跟踪代码验证。 恩智浦反假冒产品政策 https://www.nxp.com/company/about-nxp/quality:QUALITY_HOME
記事全体を表示
[secureboot] S32K14X 37.5.8.4 Allowed simultaneous flash operations Dear NXPs S32K-RM.pdf   37.5.8.4 Allowed simultaneous flash operations Based on the figure above, there is a **race condition** between CSEc and P-Flash read operations (as indicated by the red box). Therefore, when calling `CSEC_DRV_VerifyMAC` from P-Flash, should the following workarounds be applied? 1. **Disable interrupts** before invoking `CSEC_DRV_VerifyMAC`, and **re-enable interrupts** after the function returns. 2. **Relocate `CSEC_DRV_VerifyMAC` to RAM** for execution (i.e., run the function from RAM rather than P-Flash). Re: [secureboot] S32K14X 37.5.8.4 Allowed simultaneous flash operations Hi @Prophet_Samuel  Something similar was already discussed here: https://community.nxp.com/t5/S32K/use-CSEC-DRV-GenerateMACAddrMode-to-generate-CMAC-but-occurs/m-p/1531146/highlight/true#M18072 It is sufficient to disable interrupts because CSEc driver in SDK already executes critical part of the code from RAM. And there's one more thing - there's a difference between CSEC_DRV_VerifyMAC and CSEC_DRV_VerifyMACAddrMode (and CSEC_DRV_GenerateMAC and CSEC_DRV_GenerateMACAddrMode).  Only the pointer method (that's terminology from S32K1 reference manual. SDK API uses "addr mode") does not allow program flash access during the execution. Normal non-pointer method does not have such limitation.  Regards, Lukas
記事全体を表示
S32DS 3.5 S32K344 freertos OsifUseSystemTimer S32K344 在不使用MACL, 使用FreeRtos的情况下,是否可以使用OsifUseSystemTimer, 如果可以使用,OsifCounterConfig里的选项应该怎么配置。如果使用OsifUseCustomTimer, 将Pit或者STM作为定时器, OsifCounterConfig又应该怎么配置? Re: S32DS 3.5 S32K344 freertos OsifUseSystemTimer 如果有人看到这条信息,请注意,这是不正确的信息。 当 OsIfsOperatingSystemType 设置为 OsIfFreeRtosType 时,OsIf 系统计时器将被禁用。 仅在裸机模式下有效 https://community.nxp.com/t5/S32K/Microsecond-delay-outside-of-FreeRTOS-task-on-S32K344/td-p/1383622 Re: S32DS 3.5 S32K344 freertos OsifUseSystemTimer 嗨@harryoceana , 抱歉,我以为您指的是不使用 FreeRTOS 的系统定时器。如果您使用的是任何操作系统,则必须使用该操作系统自带的时钟。 例如,在 FreeRTOS_Toggle_Led_Example_S32K344 中,设置了OsIfFreeRtosType选择,并改用 FreeRTOS 时钟。 此致, 朱利安 Re: S32DS 3.5 S32K344 freertos OsifUseSystemTimer 在freertos 下,时钟参考提示只能在无操作系统下使用,这个有影响吗? Re: S32DS 3.5 S32K344 freertos OsifUseSystemTimer 嗨@harryoceana , 是的,您可以使用系统计时器。请参考此帖子:已解决:使用 OSIF 的延迟函数 - NXP 社区。在较新的 RTD 更新中,您只需在 MCAL 层中添加“Clock_Ip_ReferencePoints”元器件,而不是 Mcu 驱动程序: 此致, 朱利安
記事全体を表示
startup_cm7.sのRaminitを編集した後、S32K312のスタンバイウェイクアップが機能しなくなりました。スラムの一部を保持する 説明: リンカースクリプトでは、SRAMの0x20417F80(RAMの最上位、NOLOAD、初期化テーブル/ゼロテーブルから除外)に128バイトのメールボックスがあります。アプリケーションが起動にジャンプする際にフラグをブートローダーに渡すために使っています — このデータはプログラムフラグのために保存しなければなりません 起動時の ECC-init ループがそのメールボックスをクリアしないようにするため、startup_cm7.s の RamInit セクションを編集しました。つまり、ゼロループは郵便受けの前で止まるのではなく、__INT_SRAM_END: RamInit: ldr r0, =__RAM_INIT cmp r0、0 beq SRAM_LOOP_END ldr r0、=MCRGM_DES ldr r1, [r0] ldr r2、=MCRGM_DES_F_POR r1、r1、r2 cmp r1、0 beq NO_INIT_STANDBY_REGION ldr r1, =__INT_SRAM_START ldr r2, =__PBL_SBL_MAILBOX_ADDR ; <-- 編集済み (元は __INT_SRAM_END) b ZERO_64B_RAM NO_INIT_STANDBY_REGION: ldr r1, =__BSS_SRAM_START ldr r2, =__PBL_SBL_MAILBOX_ADDR ; <-- 編集済み (元は __INT_SRAM_END) ZERO_64B_RAM: この編集により、アプリケーションがブートローダーにジャンプしても メールボックスは正しく保持 されます。プログラミング/フラッシュ用 しかし、この編集後、スタンバイ状態からの復帰機能が動作しなくなります。私のアプリケーションはIGNの最低モードでスタンバイに入り、起動しなくなり、コアが止まって再開できません。rasr[] 0x2040012e RamInitをデフォルト設定(ループが__INT_SRAM_ENDで終了する)に戻すと、スタンバイウェイクアップは再び正常に動作するようになりますが、メールボックスは保持されなくなります。 つまり、この2つは直接的に関連しています。メールボックスを保持する起動時の編集がスタンバイのウェイクアップを壊す原因です。 私の質問: RamInit領域を編集する(SRAMゼロループの停止位置を変更する)と、スタンバイからの復帰が壊れるのはなぜですか?スタンバイ/ウェイクアップ再開パスのどの部分が、起動時のRAM初期化動作に依存するのか? スタンバイウェイクアップを壊さずに、アプリケーションからブートローダーへのジャンプを通じてメールボックスのリージョンを保持するために、起動を正しく変更する方法は何ですか? 別の RTD バージョンに切り替えると (例:RTD 2.0.0 または RTD 4.0.0)この起動/ウェイクアップ動作を変更して解決すれば良いのでしょうか、それともこれはRTDのバージョンとは関係ないのでしょうか? 添付ファイル: startup_cm7.s(txt)(編集済み RamInit)、PBL リンカー スクリプト (txt) (メールボックスを 0x20417F80 に表示)、system.c。  S32DS-ARM     S32K312EVB-Q172     デバッグ | フラッシュプログラミング SDK Re: S32K312 standby wakeup stops working after editing RamInit in startup_cm7.s to retain part of s こんにちは、@Arif9845 さん。 サポートチケットも入力されているのが見えますが、誤解を避けるために、そちらで質問にお答えします。 よろしくお願いします、 ジュリアン
記事全体を表示
FS2630 Evaluation Board , the MOSI and SCK pin of FS2630 is short , three times 最近在研究FS2630 供电的时序和模式切换,      板子切换到OTP emulation 模式下,download the mirror register and switch SW7 to OFF,  然后开始初始化过程, 一直到normal Mode, 一切都正常, 然后配置了wakeup1 作为唤醒源 ,然后发送standby command, FS2630 进入到standby mode, 此时也是一切正常(INT 没有触发), 然后我switch SW2 后, NXP GUI INT 就报了 VPRE_UVH 和其他INT, FS2630 的FS_STATUS 也变成 0-Undefined, 为什么没有回到normal mode 呢?     之后我关闭了FS2630 的EVB 板子的12V电源, 然后准备重新操作下,发现NXP GUI 就不能读取寄存器的值, 最后发现是MOSI , SCK 对地短接了, 这种情况发生了两次, 没有一点头绪,希望各位给个思路? Recently, I have been studying the FS2630 power-up sequence and mode switching. The board is switched to OTP Emulation Mode. After downloading the mirror registers and setting SW7 to OFF, I start the initialization process and everything works normally until the device reaches Normal Mode. Next, I configure WAKEUP1 as the wake-up source and send the Standby command. The FS2630 enters Standby Mode, and at this point everything is still normal (INT is not triggered). However, when I toggle SW2, the NXP GUI reports a VPRE_UVH interrupt along with other interrupts. At the same time, the FS_STATUS of the FS2630 changes to 0 - Undefined. Why doesn't the device return to Normal Mode? In addition, I later turned off the 12 V power supply to the FS2630 EVB and attempted to repeat the process. I found that the NXP GUI could no longer read the register values. After some investigation, I discovered that MOSI and SCK were shorted to ground. This issue has occurred twice, and I have no clear idea what is causing it. I would appreciate any suggestions or insights on where to start troubleshooting. Re: FS2630 Evaluation Board , the MOSI and SCK pin of FS2630 is short , three times 切换SW2后,我读取了寄存器M_WIO_FLG、M_REG_FLG和M_VSUP_FLG。 M_REG_FLG: 0X00a0 M_VSUP_FLG: 0X0000 M_WIO_FLG:0X0f00 Re: FS2630 Evaluation Board , the MOSI and SCK pin of FS2630 is short , three times 我还有个问题, LDT功能5,在低功耗模式下,计数不能因其他唤醒事件而停止吗? 计数只能在溢出或 LDT_EN=0 时停止? 在计数运行溢出之前,FS2630 已被其他唤醒事件唤醒,然后计数运行溢出,FS2630 会发生什么情况? Re: FS2630 Evaluation Board , the MOSI and SCK pin of FS2630 is short , three times 好的,我购买了MFS2630AMDA0AD芯片,正在发货,收到芯片后我会读取寄存器。 另一个问题1:FS2630的VDDIO和VBAT可以同时上电吗? 关于FS2630,我有4个问题: FS2630上电过程中如果MCU与SBC连接的RESET_B引脚被MCU拉低, SBC的上电过程会受到什么影响? FS2630正常工作过程中如果MCU与SBC连接的RESET_B引脚被MCU拉低, SBC的行为会是什么? FS2630通过接收MCU的SPI进入低功耗模式,接收命令后的行为是什么?是否有延迟设置? FS2630进入待机/LPOO后,通过唤醒源唤醒后,唤醒后的上电如何操作? Re: FS2630 Evaluation Board , the MOSI and SCK pin of FS2630 is short , three times 您好! 根据您的描述,似乎检测到了 WAKE1 事件,并且 FS2630 正在尝试退出待机模式。然而,报告的 VPRE_UVH 中断表明,在待机到正常转换期间可能发生了与电压相关的故障,从而阻止设备成功完成唤醒序列。因此,设备可能无法恢复到正常模式,并且 FS_STATUS 可能显示为未定义。 为了帮助缩小故障根源范围,请您提供以下信息? 切换 SW2 后 M_WIO_FLG、M_REG_FLG 和 M_VSUP_FLG 的值。 关于第二个问题,MOSI 和 SCK 出现对地短路的现象在正常操作中是不可能发生的。由于这种情况已经发生两次,我们建议检查 EVB 硬件是否有任何损坏或意外短路。 Re: FS2630 Evaluation Board , the MOSI and SCK pin of FS2630 is short , three times 你好, 请用示波器在进入待机状态之前、待机期间以及切换 SW2 之后立即捕获 VSUP、BATSENSE、VPRE、VDDIO、WAKE1、RSTB 和 SPI 信号。 Re: FS2630 Evaluation Board , the MOSI and SCK pin of FS2630 is short , three times 你好, 是的,VBAT 和 VDDIO 可以同时供电。 1.在 FS2630 上电过程中,如果 MCU 将 RESET_B 拉低,会产生什么影响? FS26 上电序列正常进行。然而,由于 RSTB 是双向的,即使 FS26 准备释放复位线,MCU 仍可能保持复位线低电平,从而使 MCU 保持复位状态。如果 RSTB 保持低电平超过 8 秒,设备可能进入深度故障保护模式。 2. 在正常运行期间,如果 MCU 将 RESET_B 拉低,会发生什么情况? 复位线为低电平,MCU 保持 RESET 状态,FS26 可以根据其功能安全配置输出功能安全信号。 3. 执行 SPI 命令进入低功耗模式后会发生什么?是否有可配置的延迟? 未描述可配置的延迟。 4. 从待机/LPOFF 状态唤醒后的上电顺序是什么? 检测到唤醒源 → 调节器启动序列 → LBIST(如果启用) → ABIST → RSTB 释放 → INIT_FS 状态 → 看门狗刷新 → 释放安全输出 → 正常模式。 Re: FS2630 Evaluation Board , the MOSI and SCK pin of FS2630 is short , three times LDT 功能 5 的计数能否被另一次唤醒事件停止? 不 计数只能在溢出或 LDT_EN = 0 时停止吗? 是的。LDT 会在超时时失效,或者软件可以通过清除 LDT_EN = 0 来停止它。 如果另一个唤醒源在 LDT 过期之前唤醒了 FS2630,之后 LDT 达到溢出,会发生什么情况? 我们没有关于此具体案例的信息。 Re: FS2630 Evaluation Board , the MOSI and SCK pin of FS2630 is short , three times 正常模式下 VPRE 信号电压为 6V 待机模式下VPRE信号电压为5.35V VPRE 信号电压:电压以 450 kHz 的频率在 0V 和 6V 之间切换。 我尝试了很多方法,因为我使用的是 FS2613AMDA0AD 芯片,并使用 OTP 仿真来下载镜像寄存器。当芯片通过 wakeup1 源从待机模式切换到正常模式时,镜像寄存器丢失了,导致 VPRE 电压以 450 kHz 的频率在 0V 和 6V 之间切换。除了烧录 OTP 之外,还有其他方法可以解决这个问题吗? Re: FS2630 Evaluation Board , the MOSI and SCK pin of FS2630 is short , three times 你好, 不,镜像寄存器的内容在重启或唤醒序列后不会被保留。
記事全体を表示
Arduino PinsでUARTデータを出力MCXN947 内部デバッガ(MCU-Link)を使う代わりに、Arduinoのピン:P 4_3/FC2_UART_RXD-ARD_D0 / P4_2/FC2_UART_TXD-ARD_D1を通じてUARTデータを出力しようとしていました。それに基づいてピンマルチプレクサを変更し、簡単なループバックテストでテストを試みました。しかし、それは全く効果がなかった。別のピンでも試してみました。Mux以外の設定項目で何か見落としているものがあるのでしょうか? 参考までに、私のプロジェクトを添付します。ご協力をお待ちしております。 通信・制御(I3C |I2C |SPI |FlexCAN |イーサネット |FlexIO)
記事全体を表示
[secureboot] S32K14X 37.5.8.4 同時フラッシュ操作を許可 NXPの皆様へ S32K-RM.pdf 37.5.8.4 同時フラッシュ操作の許可 上記の図に基づくと、CSEcとP-Flashの読み取り操作の間には**競合状態**が存在します(赤い枠で示されています)。 したがって、P-Flashから`CSEC_DRV_VerifyMAC`を呼び出す場合、以下の回避策を適用すべきでしょうか? 1. `CSEC_DRV_VerifyMAC` を呼び出す前に割り込みを無効にし、関数が戻った後に割り込みを再度有効にします。 2. **CSEC_DRV_VerifyMAC` を RAM に移動して実行します**(つまり、P-Flash ではなく RAM から関数を実行します)。 Re: [secureboot] S32K14X 37.5.8.4 Allowed simultaneous flash operations こんにちは、 @Prophet_Samuel さん 同様のことが既にここで議論されています。 https://community.nxp.com/t5/S32K/use-CSEC-DRV-GenerateMACAddrMode-to-generate-CMAC-but-occurs/mp/1531146/highlight/true#M18072 割り込みを無効化するだけで十分です。なぜなら、SDKのCSEcドライバーはすでにRAMから重要な部分のコードを実行しているからです。 そしてもう一つ重要な点があります。CSEC_DRV_VerifyMACとCSEC_DRV_VerifyMACAddrMode(およびCSEC_DRV_GenerateMACとCSEC_DRV_GenerateMACAddrMode)には違いがあります。 ポインター方式のみ(これはS32K1のリファレンスマニュアルの用語です)。SDK APIは「addrモード」を使用します)は、実行中にプログラムのフラッシュアクセスを許可しません。通常の非ポインタ方法にはそのような制限はありません。 よろしくお願いいたします。 ルーカス
記事全体を表示
QorIQ T1024:Linuxイーサネットドライバーがトラフィックが多い状態で止まる こんにちは、 私はQorIQ T1024プロセッサを搭載したカスタムボードを持っており、Linuxカーネルバージョン5.4.3(ソース https://github.com/nxp-qoriq/linux)を搭載しています。現在、カーネルバージョン6.6.52(ブランチlf-6.6.y)への移行を試みています。新しいカーネルは正常に起動し、イーサネット接続(100Mb、全てのデュプレックス、自動無効)以外はすべて正常に動作します。SSHやSFTP(大容量ファイルの転送)を使用した通常の通信は正常に動作します。しかし、トラフィックが大量に発生すると、再起動するまで接続が停止してしまいます。なお、これは送信方向でのみ発生します。PCからターゲットへの方向でiperfテストを実行する場合、高トラフィック時でもRX方向は正常に動作します。5.4.3カーネルではこの問題は発生しませんでした。ターゲット->方向にiperfテストを制限ビットレート1Mb/sで実行すると、eth接続は持ちこたえますが、フルビットレートになるとそのイーサネット接続が即座に動作しなくなり、PCにpingも送信できなくなります。インターフェースは依然としてUP(ipリンクコマンド)として表示されます。インターフェースの統計(ethtool -S )を取得しようとすると、ethtoolがフリーズします。カーネルドライバーが固まって応答しないことがわかりました。インターフェースをオフにしようとすると、カーネルメッセージが出力されます。添付の内容を参照してくださいip_link_driver_busy.png トラフィックが多い場合、処理が停止すると、レジスタ FMQM_PnS のビット PBSY_DF が設定され、クリアされません。ドキュメントによると、Qmanからの返答が届かなかったことを示しています。トラフィック量が多い場合、送信方向のリソースの割り当て/解放に何らかの問題が発生し、ロック状態が続くようです。ドライバーはハードウェアやロック、システムリソースを待つ間に詰まっているようです。復旧するには再起動するしかない。インターフェースを上下に設定しても効果がありません。 Fmanマイクロコードをfsl_fman_ucode_t1024_r1.0_108_4_9.binにアップグレードしましたが、効果はありませんでした。 QorIQ T1024は6.6.yでもまだサポートされていますか?カーネル?T1024と互換性のない変更点について、何かご存知ですか? 6.6.yでもFSL SDK DPAAやFSL SDK FMANドライバーは維持されていますか?カーネル?バージョン5.4.3と6.6.52の間で、T1024の機能に支障をきたす可能性のある変更点はありますか? 私が使用しているカーネルソース: 旧バージョン: https://github.com/nxp-qoriq/linux/tree/134788b16485dd9fa81988681d2365ee38633fa2 新規: https://github.com/nxp-qoriq/linux/tree/e0f9e2afd4cff3f02d71891244b4aa5899dfc786 私のカーネル6.6.52の設定の一部を以下に示します。 # # Frame Manager support # CONFIG_FSL_SDK_FMAN=y # CONFIG_FSL_SDK_FMAN_TEST is not set # # FMAN Processor support # # CONFIG_FMAN_P3040_P4080_P5020 is not set # CONFIG_FMAN_P1023 is not set # CONFIG_FMAN_V3H is not set CONFIG_FMAN_V3L=y # end of FMAN Processor support # CONFIG_FSL_SDK_FMAN_RTC_API is not set # CONFIG_FMAN_MIB_CNT_OVF_IRQ_EN is not set CONFIG_FSL_FM_MAX_FRAME_SIZE=1522 CONFIG_FSL_FM_RX_EXTRA_HEADROOM=64 # CONFIG_FMAN_PFC is not set # end of Frame Manager support CONFIG_FSL_SDK_DPAA_ETH=y # CONFIG_FSL_DPAA_HOOKS is not set CONFIG_FSL_DPAA_OFFLINE_PORTS=y CONFIG_FSL_DPAA_ADVANCED_DRIVERS=y # CONFIG_FSL_DPAA_ETH_JUMBO_FRAME is not set # CONFIG_FSL_DPAA_TS is not set # CONFIG_FSL_DPAA_1588 is not set CONFIG_FSL_DPAA_ETH_MAX_BUF_COUNT=1024 CONFIG_FSL_DPAA_ETH_REFILL_THRESHOLD=512 CONFIG_FSL_DPAA_CS_THRESHOLD_1G=0x06000000 CONFIG_FSL_DPAA_CS_THRESHOLD_10G=0x10000000 CONFIG_FSL_DPAA_INGRESS_CS_THRESHOLD=0x10000000 CONFIG_FSL_DPAA_ETH_DEBUGFS=y CONFIG_FSL_DPAA_ETH_DEBUG=y # CONFIG_FSL_DPAA_DBG_LOOP is not set どんなご支援でも感謝いたします。 ありがとう、 ジリ QorIQ T1デバイス Re: QorIQ T1024: Linux Ethernet driver stucks on high traffic こんにちは、 QorIQ Power Architecture Tシリーズソフトウェアのサポート状況に基づき、T1024は新しいソフトウェアで公式にサポートされているとは見なすべきではありません lf-6.6.y カーネルブランチ。 NXPのT1024/Tシリーズ向け公式SDKサポートは、旧QorIQ SDKラインで終了しました。ドキュメントのガイダンスによると、SDK 2.0-1703以降はT1024のSDKリリースがなく、SDK 2.0-1703はカーネル4.1.35を使用していました。NXPのガイダンスでは、新しいLinux BSPにはまだT1024関連ファイルが含まれている可能性があるが、公式にはTシリーズをサポートするリリースはされていません。別のNXPサポート声明によると、Tシリーズ製品のSDK 2.0-1703以降の公式リリースはなく、その製品ラインナップのSDKsアップグレード計画も継続していません。 つまり、T1024、DPAA、FMAN、QMan、またはBManのコードが存在することです lf-6.6.y これは、NXPがそのカーネルブランチにおけるT1024の動作を検証したと解釈すべきではありません。パブリック nxp-qoriq/linux リポジトリは一般的なQorIQ Linuxツリーですが、分岐の内容だけでは6.6.xのT1024サポートや検証を確立できません これはPHYや自己陰負の問題ではありません。証拠はTX DPAA/QManが検証されていないT1024カーネルベースライン上でハングしていることを示しており、実務的な方法は動作するサポート/検証済みベースラインに留まるか、カスタムメンテナンスとして6.6ポートをデバッグすることです。 よろしくお願いします。  
記事全体を表示
LPC55 USB Endpoint rx data no respone LPC55xx USB Re: LPC55 USB Endpoint rx data no respone If you need any further help, please do not hesitate to contact us.
記事全体を表示
QorIQ T1024:Linux 以太网驱动程序在高流量下卡住 你好, 我有一块定制的电路板,搭载 QorIQ T1024 处理器,运行 Linux 内核版本 5.4.3(来源:https://github.com/nxp-qoriq/linux )。我现在正尝试迁移到内核版本 6.6.52(分支 lf-6.6.y)。新内核启动正常,一切运行正常,但以太网连接(100Mb,全双工,自动协商关闭)除外。使用 SSH 或 SFTP 进行正常流量传输(传输大文件)正常。但是,当网络流量过大时,连接就会停止工作,直到重启电脑才能恢复。请注意,这种情况仅在 TX 方向上发生。即使在流量较高的情况下,运行 iperf 测试时,从 PC 到目标的 RX 方向也能正常工作。我在 5.4.3 内核上没有遇到这个问题。当我以 1Mb/s 的限速运行 iperf 测试,方向为目标 -> PC 时,以太网连接可以保持,但全速运行时,该以太网连接会立即停止工作并卡住,因此我无法再发送数据,也无法 ping 通 PC。接口仍然显示为 UP(ip link 命令)。当我尝试获取接口统计信息(ethtool -S )时,ethtool 卡住了。我发现内核驱动程序卡住了,没有响应。当我尝试关闭接口时,内核会输出消息——请参见附件 ip_link_driver_busy.png 在高流量情况下,当系统卡住时,寄存器 FMQM_PnS 中的位 PBSY_DF 会被设置,并且不会被清除。文档显示,这意味着 Qman 没有响应。似乎在高流量情况下,TX 方向的资源分配/释放出现了一些问题,导致服务器处于锁定状态。驱动程序似乎在等待硬件、锁或系统资源时卡住了。唯一的恢复方法是重启。放下和抬起接口都无济于事。 我已将Fman微码升级到fsl_fman_ucode_t1024_r1.0_108_4_9.bin,但没有任何效果。 QorIQ T1024 在 6.6.y 版本中是否仍然受支持内核?您是否知道有任何与T1024不兼容的更改? FSL SDK DPAA 和 FSL SDK FMAN 驱动程序在 6.6.y 版本中是否仍然维护?内核?5.4.3 版本和 6.6.52 版本之间是否存在任何可能导致 T1024 功能失效的更改? 我使用的内核源代码: 旧版本: https://github.com/nxp-qoriq/linux/tree/134788b16485dd9fa81988681d2365ee38633fa2 新增: https ://github.com/nxp-qoriq/linux/tree/e0f9e2afd4cff3f02d71891244b4aa5899dfc786 我的内核 6.6.52 配置片段: # # Frame Manager support # CONFIG_FSL_SDK_FMAN=y # CONFIG_FSL_SDK_FMAN_TEST is not set # # FMAN Processor support # # CONFIG_FMAN_P3040_P4080_P5020 is not set # CONFIG_FMAN_P1023 is not set # CONFIG_FMAN_V3H is not set CONFIG_FMAN_V3L=y # end of FMAN Processor support # CONFIG_FSL_SDK_FMAN_RTC_API is not set # CONFIG_FMAN_MIB_CNT_OVF_IRQ_EN is not set CONFIG_FSL_FM_MAX_FRAME_SIZE=1522 CONFIG_FSL_FM_RX_EXTRA_HEADROOM=64 # CONFIG_FMAN_PFC is not set # end of Frame Manager support CONFIG_FSL_SDK_DPAA_ETH=y # CONFIG_FSL_DPAA_HOOKS is not set CONFIG_FSL_DPAA_OFFLINE_PORTS=y CONFIG_FSL_DPAA_ADVANCED_DRIVERS=y # CONFIG_FSL_DPAA_ETH_JUMBO_FRAME is not set # CONFIG_FSL_DPAA_TS is not set # CONFIG_FSL_DPAA_1588 is not set CONFIG_FSL_DPAA_ETH_MAX_BUF_COUNT=1024 CONFIG_FSL_DPAA_ETH_REFILL_THRESHOLD=512 CONFIG_FSL_DPAA_CS_THRESHOLD_1G=0x06000000 CONFIG_FSL_DPAA_CS_THRESHOLD_10G=0x10000000 CONFIG_FSL_DPAA_INGRESS_CS_THRESHOLD=0x10000000 CONFIG_FSL_DPAA_ETH_DEBUGFS=y CONFIG_FSL_DPAA_ETH_DEBUG=y # CONFIG_FSL_DPAA_DBG_LOOP is not set 非常感谢您的帮助。 谢谢你, 吉里 QorIQ T1 设备 Re: QorIQ T1024: Linux Ethernet driver stucks on high traffic 你好, 根据 QorIQ Power Architecture T 系列软件的支持状态,T1024 不应被视为在新版 lf-6.6.y 上获得官方支持。内核分支。 NXP 对 T1024/T 系列的官方 SDK 支持随着旧版 QorIQ SDK 系列的推出而结束。文档指南指出,在 SDK 2.0-1703 之后,T1024 没有 SDK 版本,而 SDK 2.0-1703 使用的是内核 4.1.35。NXP 指南还指出,较新的 Linux BSP 可能仍然包含与 T1024 相关的文件,但它们并未正式发布以支持 T 系列。NXP 的另一份支持声明称,T 系列产品在 SDK 2.0-1703 之后没有正式版本发布,并且该产品线也没有持续的 SDK 升级计划。 因此, lf-6.6.y 中存在 T1024、DPAA、FMAN、QMan 或 BMan 代码。不应将其解释为 NXP 对 T1024 在该内核分支上的运行的验证。公开的 nxp-qoriq/linux 仓库是一个通用的 QorIQ Linux 代码库,但仅凭分支内容无法证明其对 6.6.x 版本的 T1024 支持或验证。 这不是 PHY/autoneg 问题;证据表明,TX DPAA/QMan 在未经验证的 T1024 内核基线上挂起,因此实际可行的办法要么是继续使用受支持/已验证的工作基线,要么作为自定义维护对 6.6 端口进行调试。 此致  
記事全体を表示
FS2630 Evaluation Board , the MOSI and SCK pin of FS2630 is short , three times I've recently been researching the power supply timing and mode switching for the FS2630. After switching the board to OTP emulation mode, downloading the mirror register, and switching SW7 to OFF, the initialization process began. Everything proceeded normally until normal mode was reached. Then, wakeup1 was configured as the wake-up source, and a standby command was sent. The FS2630 entered standby mode, and everything was normal at this point (no INT was triggered). However, after switching SW2, the NXP GUI INT reported VPRE_UVH and other INTs, and the FS2630's FS_STATUS also became 0-Undefined. Why didn't it return to normal mode? Afterwards, I turned off the 12V power supply to the FS2630 EVB board and prepared to try again. I found that the NXP GUI could not read the register values. I finally discovered that MOSI and SCK were shorted to ground. This happened twice, and I have no clue what to do. I hope you can give me some ideas? Recently, I have been studying the FS2630 power-up sequence and mode switching. The board is switched to OTP Emulation Mode. After downloading the mirror registers and setting SW7 to OFF, I start the initialization process and everything works normally until the device reaches Normal Mode. Next, I configure WAKEUP1 as the wake-up source and send the Standby command. The FS2630 enters Standby Mode, and at this point everything is still normal (INT is not triggered). However, when I toggle SW2, the NXP GUI reports a VPRE_UVH interrupt along with other interrupts. At the same time, the FS_STATUS of the FS2630 changes to 0 - Undefined. Why doesn't the device return to Normal Mode? In addition, I later turned off the 12 V power supply to the FS2630 EVB and attempted to repeat the process. I found that the NXP GUI could no longer read the register values. After some investigation, I discovered that MOSI and SCK were shorted to ground. This issue has occurred twice, and I have no clear idea what is causing it. I would appreciate any suggestions or insights on where to start troubleshooting. Re: FS2630 Evaluation Board , the MOSI and SCK pin of FS2630 is short , three times I read the register M_WIO_FLG, M_REG_FLG, and M_VSUP_FLG after toggling SW2, M_REG_FLG: 0X00a0 M_VSUP_FLG: 0X0000 M_WIO_FLG: 0X0f00 Re: FS2630 Evaluation Board , the MOSI and SCK pin of FS2630 is short , three times I have another quesition,  LDT function 5, In Low Power mode, the count can not stop by the other wake-up event occurs? the count can only stop by overflows or LDT_EN=0 ?  the FS2630 has been waked up by other wake-up event before the count is running overflow,  then the count is running overflow, what will the FS2630 happen ? Re: FS2630 Evaluation Board , the MOSI and SCK pin of FS2630 is short , three times OK, I buy the MFS2630AMDA0AD , is shipping , I will read the register after receive the chip  another question 1 : FS2630 VDDIO and VBAT can power on simultaneously?  I have 4 questions about FS2630:  FS2630上电过程中如果MCU与SBC连接的RESET_B pin 被MCU 拉低,SBC的上电时序会受到什么影响? FS2630正常工作过程中如果MCU与SBC连接的RESET_B pin 被MCU 拉低,SBC的行为会是什么? FS2630通过接收MCU的SPI 进入low power 模式,接收命令后的行为是什么?是否有延时设置? FS2630进入standby / LPOO后,通过唤醒源唤醒后,唤醒后的上电时序如何? Re: FS2630 Evaluation Board , the MOSI and SCK pin of FS2630 is short , three times Hello! Based on your description, it appears that the WAKE1 event is being detected and the FS2630 is attempting to exit Standby mode. However, the reported VPRE_UVH interrupt suggests that a voltage-related fault may be occurring during the Standby-to-Normal transition, preventing the device from completing the wake-up sequence successfully. As a result, the device may not be able to return to Normal mode and the FS_STATUS may appear as undefined. To help narrow down the root cause, could you please provide the following information? The values of M_WIO_FLG, M_REG_FLG, and M_VSUP_FLG after toggling SW2. Regarding the second issue, the behavior where MOSI and SCK appear shorted to ground is not expected under normal operation. Since this has occurred twice, we recommend checking if the EVB hardware for any damage or unintended shorts. Re: FS2630 Evaluation Board , the MOSI and SCK pin of FS2630 is short , three times Hello, Yes, VBAT and VDDIO can be powered at the same time. 1. During the FS2630 power-up sequence, if the MCU pulls RESET_B low, what is the impact? The FS26 power-up sequence continues normally. However, because RSTB is bidirectional, the MCU can keep the reset line low even after the FS26 is ready to release it, keeping the MCU in reset. If RSTB remains low for more than 8 s, the device may enter Deep Fail-Safe. 2. During normal operation, if the MCU pulls RESET_B low, what happens? The reset line is asserted low, the MCU remains in reset, and the FS26 may assert the safety outputs according to its safety configuration. 3. What happens after the SPI command to enter Low Power mode? Is there a configurable delay? No configurable delay is described.  4. What is the power-up sequence after wake-up from Standby/LPOFF? Wake-up source detected → regulator startup sequence → LBIST (if enabled) → ABIST → RSTB release → INIT_FS state → watchdog refresh → release of safety outputs → Normal mode.  Re: FS2630 Evaluation Board , the MOSI and SCK pin of FS2630 is short , three times Hello, Please capture VSUP, BATSENSE, VPRE, VDDIO, WAKE1, RSTB, and SPI signals before entering Standby, during Standby, and immediately after toggling SW2 with an oscilloscope. Re: FS2630 Evaluation Board , the MOSI and SCK pin of FS2630 is short , three times Can an LDT Function 5 count be stopped by another wake-up event? No Can the count only stop by overflow or LDT_EN = 0? Yes. The LDT expires at timeout, or software can stop it by clearing LDT_EN = 0. If another wake-up source wakes the FS2630 before the LDT expires, and later the LDT reaches overflow, what happens? We do not have information about this specific case.  Re: FS2630 Evaluation Board , the MOSI and SCK pin of FS2630 is short , three times Hello, No, The mirror register contents are not retained after a restart or a wake-up sequence. Re: FS2630 Evaluation Board , the MOSI and SCK pin of FS2630 is short , three times VPRE  signal voltage is 6V on normal mode VPRE signal voltage is 5.35V on standby mode VPRE signal voltage : The voltage toggles/switches between 0V and 6V at a frequency of 450 kHz. By many  try, as I use FS2613AMDA0AD chip, use the OTP emulation to download the mirror register, the chip from standby mode to normal mode by the wakeup1 source,  the mirror register is lost , which lead to the VPRE voltage switches between 0V and 6V at a frequency of 450 kHz, Besides burning OTP, are there any other ways to solve this problem?
記事全体を表示
Where to find AES_ACCEL Subsystem RM for S32K3? Hi,NXP I'm currently learning to use the AES_ACCEL​ module. I couldn't find much information in either the S32K3 Reference Manual​ or the HSE Reference Manual. The documentation mentions a dedicated AES_ACCEL Subsystem Reference Manual, but I wasn't able to locate it on the NXP website. Could you please provide a link or let me know where to download it? Thanks in advance. xianlong Re: Where to find AES_ACCEL Subsystem RM for S32K3? Hi @wuxianlong  I sent you a private message.
記事全体を表示
LPC55 USB 端点接收数据无响应 LPC55xx USB Re: LPC55 USB Endpoint rx data no respone 如果您需要任何进一步的帮助,请随时与我们联系。
記事全体を表示
S32K312 standby wakeup stops working after editing RamInit in startup_cm7.s to retain part of sram Description: In my linker script I have a 128-byte mailbox in SRAM at 0x20417F80 (top of RAM, NOLOAD, kept out of the init/zero tables). I use it to pass flags from my application to my bootloader when the application jumps to boot — this data needs to survive for programming flags  To stop the startup ECC-init loop from clearing that mailbox, I edited the RamInit section in startup_cm7.s so the zero loop stops before the mailbox instead of going to __INT_SRAM_END: RamInit: ldr r0, =__RAM_INIT cmp r0, 0 beq SRAM_LOOP_END ldr r0, =MCRGM_DES ldr r1, [r0] ldr r2, =MCRGM_DES_F_POR and r1, r1, r2 cmp r1, 0 beq NO_INIT_STANDBY_REGION ldr r1, =__INT_SRAM_START ldr r2, =__PBL_SBL_MAILBOX_ADDR ; <-- edited (was __INT_SRAM_END) b ZERO_64B_RAM NO_INIT_STANDBY_REGION: ldr r1, =__BSS_SRAM_START ldr r2, =__PBL_SBL_MAILBOX_ADDR ; <-- edited (was __INT_SRAM_END) ZERO_64B_RAM: With this edit, the mailbox retains correctly when the application jumps to the bootloader. for programming /flashing  But after this edit, standby wakeup stops working. My application goes into standby on IGN-low, and it no longer wakes up -the core gets stuck and doesn't resume. at rasr[] 0x2040012e  If I revert RamInit back to the default (loop ending at __INT_SRAM_END), then standby wakeup works fine again, but the mailbox is no longer retained. So the two are directly linked: the startup edit that retains my mailbox is what breaks my standby wakeup. My questions: Why does editing the RamInit region (changing where the SRAM zero loop stops) break standby wakeup? What in the standby/wakeup resume path depends on the startup RAM-init behavior? What is the correct way to modify startup so I can keep my mailbox region preserved across the application-to-bootloader jump, without breaking standby wakeup? Would switching to a different RTD version (e.g. RTD 2.0.0 or RTD 4.0.0) change this startup/wakeup behavior and resolve it, or is this independent of RTD version? Attachments: startup_cm7.s(txt) (edited RamInit), PBL linker script (txt) (shows mailbox at 0x20417F80), system.c.   S32DS-ARM     S32K312EVB-Q172     Debugging | Flash Programming SDKs Re: S32K312 standby wakeup stops working after editing RamInit in startup_cm7.s to retain part of s Hi @Arif9845, I can see you've also entered a support ticket; I will answer your questions through there so we can avoid any misunderstandings. Best regards, Julián
記事全体を表示
S32DS 3.5 S32K344 freertos OsifUseSystemTimer S32K344でMACLの代わりにFreeRTOSを使用する場合、OsifUseSystemTimerは使用できますか?使用できる場合、OsifCounterConfigのオプションはどのように設定すればよいですか?タイマーとしてPitまたはSTMを指定してOsifUseCustomTimerを使用する場合、OsifCounterConfigはどのように設定すればよいですか? Re: S32DS 3.5 S32K344 freertos OsifUseSystemTimer もしこれを読んでいる方がいらっしゃいましたら、これは正しい情報ではありません。 OsIfsOperatingSystemTypeがOsIfFreeRtosTypeに設定されている場合、OsIfシステムタイマーは無効になります。 ベアメタルモードでのみ動作します https://community.nxp.com/t5/S32K/Microsecond-delay-outside-of-FreeRTOS-task-on-S32K344/td-p/1383622 Re: S32DS 3.5 S32K344 freertos OsifUseSystemTimer こんにちは、 @harryoceana さん。 すみません、FreeRTOSを使わずにシステムタイマーを使うという意味だと思っていました。オペレーティングシステムを使用している場合は、そのオペレーティングシステムの時計を使用する必要があります。 例えば、FreeRTOS_Toggle_Led_Example_S32K344では、 OsIfFreeRtosTypeが選択されており、代わりにFreeRTOSのクロックが使用されます。 よろしくお願いします、 ジュリアン Re: S32DS 3.5 S32K344 freertos OsifUseSystemTimer FreeRTOSでは、クロックリファレンスヒントはオペレーティングシステムなしでのみ使用できます。これは何か影響がありますか? Re: S32DS 3.5 S32K344 freertos OsifUseSystemTimer こんにちは、 @harryoceana さん。 はい、システムタイマーは使えます。この投稿を参照してください:OSIFを使った遅延関数の解決 - NXPコミュニティ。 新しいRTDアップデートでは、MCALレイヤーにMCUドライバーの代わりに「Clock_Ip_ReferencePoints」コンポーネントを追加するだけで済みます。 よろしくお願いします、 ジュリアン
記事全体を表示