Help needed, LIN host sending problem I need help. When using the LIN function on an S32K314 in master mode, only the frame header is sent. If the slave device does not respond, the master cannot resend the frame header. The configuration is as follows: _0-1787125175853.png_0-1787125175853.png S32K3 Re: 求助，LIN主机发送问题 Hi @杨工, I have responded to your second thread. https://community.nxp.com/t5/S32K/Help-needed-issue-with-LIN-host-transmission/td-p/2406473 BR, Daniel

Renew my CodeWarrior for MCU version 10.7 Build Id: 160721 As title, the renew request is expected, I tried extend time from website, unexcepted problem tips showing, does anyone could help me solve this problem. Thx in advance.

i.MX6 + WM8962 時々オーディオ再生の失敗 CPU：NXP i.MX6（カスタムボード） オーディオコーデック:WM8962 OS / ビルドシステム:Linux(3.0.35)/ ALSAフレームワーク こんにちは、 WM8962Bオーディオコーデックとi.MX6プラットフォームを使っており、起動時に断続的にオーディオが出ない問題があります。 問題が発生した場合： - MCLKは存在しますが、BCLKとLRCLKは停止します。 - オーディオ再生はBCLK/LRCLKを復元しません。 - ALSAはPCM状態を「RUNNING」と表示しますが、hw_ptr 0のままです。 何かアドバイスをいただけますか: 1. WM8962 + i.MX6 において、MCLK は存在するものの、起動中に BCLK/LRCLK が断続的に停止するという既知の問題はありますか？ 2. Linux 3.0.101のような新しいNXP BSPバージョンに関連した修正はありますか?または 3.10.17、古いWM8962ドライバと比べてどうですか? 3. これはWM8962の電源供給/PORシーケンスやレジスタキャッシュ同期に関連している可能性はありますか? よろしくお願いします。 i.MX6 全て Re: i.MX6 + WM8962 Sometimes Audio Playback Failure こんにちは、 @Kun1さん 3.0.35カーネルが古すぎます。WM8962に関連する内部修正を調べたところ、SYSCLK_SRC、MCLK、クロックレート、電源に関する問題が3.10.17で修正されていることを確認しました。 imx_3.10.17_1.0.1_ga_caf をダウンロードして、以下のコミットを取り入れてみてください: 6cbcb7463a3, 4e8cd5f661d, e4dd76788c7, 9d40e5582c9, 5539a102882, 943248a5d07 7F570B0A8DC、346F1D40833、5F72DD0AA06、C5949B9EC1E 52C0EEEE3329 カーネルをアップグレードすることをお勧めします。 よろしくお願いします、 志明

如何在 MPC5604P 上实现 FlexRay 动态帧的自由可变有效载荷长度 大家好， 我目前正在使用 MPC5604P MCU 开发 FlexRay 通信，我需要在动态段中实现不同有效载荷长度的逐帧传输。 我注意到，在NXP官方的FlexRay统一驱动程序示例中，动态段的配置涉及以下参数： G_NUMBER_OF_MINISLOTS ， GD_MINISLOT ，以及 P_PAYLOAD_LENGTH_DYN_MAX 。然而，这些参数似乎是全局配置设置，而不是逐帧可配置的选项。有什么方法可以实现此功能吗？ 非常感谢您的任何见解或建议。非常感谢！ Re: How to implement freely variable payload length for FlexRay dynamic frames on MPC5604P 我明白了，非常感谢。 Re: How to implement freely variable payload length for FlexRay dynamic frames on MPC5604P 你好， FlexRay 集群参数 G_NUMBER_OF_MINISLOTS、GD_MINISLOT 和 P_PAYLOAD_LENGTH_DYN_MAX 是全局定时参数，必须在整个集群中保持一致。P_PAYLOAD_LENGTH_DYN_MAX 定义了任何动态帧可以使用的最大有效载荷长度；它并不强制每个动态帧都具有该长度。 动态分段帧可以承载不同长度的有效载荷。实际长度在各个帧头的有效载荷长度字段中指定，以 16 位字表示。因此，将 P_PAYLOAD_LENGTH_DYN_MAX 配置为所需的最大帧，并在每次传输之前更新传输消息缓冲区有效载荷长度字段。奇数字节长度需要填充到下一个偶数字节。 如果使用的 FlexRay 统一驱动程序版本在 LPDU 配置期间固定了有效载荷长度，并且没有通过其传输 API 公开此字段，则该驱动程序接口不支持直接自由更改已配置 LPDU 的长度。在这种情况下，要么配置多个长度不同的动态 LPDU，要么修改/使用底层消息缓冲区处理来更新帧头，同时遵守 MPC5604P 消息缓冲区锁定程序。 顺祝商祺！ Peter

助けてください、LINホストの送信に問題があります 助けてください。S32K314のLIN機能をマスタモードで使用すると、フレームヘッダーのみが送信されます。スレーブデバイスが応答しない場合、マスタはフレームヘッダーを再送信できません。設定は以下のとおりです。 _0-1787125175853.png_0-1787125175853.png S32K3 Re: 求助，LIN主机发送问题 こんにちは@杨工 あなたの2つ目のスレッドには返信しました。 https://community.nxp.com/t5/S32K/Help-needed-issue-with-LIN-host-transmission/td-p/2406473 BR、ダニエル

IMX 8MQ Linuxのディスプレイがオン/オフボタンを押してもリモートで表示されません Tuna38_0-1787099918843.png キットに付属のHDMIポートを使用しました。そのボタンを押すことはできますが、ディスプレイは消せません。

求助，LIN主机发送问题 求助，S32K314在使用LIN功能时，配置为主机模式，只发送帧头，如果从机未响应，则主机的帧头则无法再次发送出去，配置如下： _0-1787125175853.png_0-1787125175853.png S32K3  Re: 求助，LIN主机发送问题 嗨@杨工， 我已经回复了你的第二个帖子。 https://community.nxp.com/t5/S32K/Help-needed-issue-with-LIN-host-transmission/td-p/2406473 BR，丹尼尔

i.MX6 + WM8962 有时音频播放失败 CPU：NXP i.MX6（定制板） 音频编解码器：WM8962 操作系统/版本系统：Linux (3.0.35) / ALSA 框架 你好， 我们正在使用 i.MX6 平台上的 WM8962B 音频编解码器，并且在启动过程中会间歇性地出现无音频问题。 问题发生时： - MCLK 存在，但 BCLK 和 LRCLK 停止工作。 - 音频播放无法恢复 BCLK/LRCLK。 - ALSA 显示 PCM 状态为 RUNNING，但 hw_ptr 仍为 0。 请问您能否提供以下建议： 1. WM8962 + i.MX6 是否存在已知问题，即 MCLK 存在但 BCLK/LRCLK 在启动过程中间歇性停止？ 2. 较新的 NXP 电路板支持包版本（例如 Linux 3.0.101）中是否有相关的修复？或 3.10.17，与旧款 WM8962 驱动程序相比如何？ 3. 这是否与 WM8962 上电/POR 序列或寄存器-缓存同步有关？ 谢谢！ i.MX6 全部 Re: i.MX6 + WM8962 Sometimes Audio Playback Failure 嗨@Kun1 3.0.35内核版本过旧。我查阅了与 WM8962 相关的内部修复程序，并确认与 SYSCLK_SRC、MCLK、时钟频率和电源相关的问题已在 3.10.17 版本中得到修复。 您可以下载imx_3.10.17_1.0.1_ga_caf并尝试合并以下提交： 6cbcb7463a3、4e8cd5f661d、e4dd76788c7、9d40e5582c9、5539a102882、943248a5d07 7f570b0a8dc 346f1d40833 5f72dd0aa06 c5949b9ec1e 52c0eee3329 我建议你直接升级内核。 此致， 志明

按下开/关按钮后，IMX 8MQ Linux 显示器无法远程控制 Tuna38_0-1787099918843.png 我使用了套件中的HDMI接口。我可以按下那个按钮，但是显示屏无法关闭。

MPC5604PでFlexRayダイナミックフレームのペイロード長を自由に可変にする方法 こんにちは、みんな、 現在、MPC5604P MCUを使ってFlexRay通信を開発しており、ダイナミックセグメントで異なるペイロードの長さをフレーム単位で送信する実装が必要です。 NXPの公式FlexRay Unified Driverの例では、ダイナミックセグメントの設定には次のようなパラメータが含まれていることに気づきました G_NUMBER_OF_MINISLOTS、 GD_MINISLOT、そして P_PAYLOAD_LENGTH_DYN_MAX。しかし、これらのパラメータはフレームごとの設定ではなく、グローバルな設定のように見えます。この機能を実現する解決策はありますか? ご意見やご提案をいただければ大変ありがたいです。どうもありがとうございます！ Re: How to implement freely variable payload length for FlexRay dynamic frames on MPC5604P わかりました、ありがとうございます。 Re: How to implement freely variable payload length for FlexRay dynamic frames on MPC5604P こんにちは、 FlexRayクラスタパラメータであるG_NUMBER_OF_MINISLOTS、GD_MINISLOT、およびP_PAYLOAD_LENGTH_DYN_MAXはグローバルなタイミングパラメータであり、クラスタ全体で一貫している必要があります。P_PAYLOAD_LENGTH_DYN_MAXは、動的フレームが使用できる最大ペイロード長を定義します。すべての動的フレームにその長さを強制するものではありません。 ダイナミックセグメントフレームは、異なる長さのペイロードを搭載できる。実際の長さは、個々のフレームヘッダーのペイロード長フィールドに指定され、16ビットワード単位で表されます。したがって、必要な最大フレームサイズに合わせてP_PAYLOAD_LENGTH_DYN_MAXを設定し、送信前に送信メッセージバッファのペイロード長フィールドを更新してください。奇数バイトの長さは、次の偶数バイトになるようにパディングする必要があります。 もし使用されているFlexRay Unified DriverバージョンがLPDU設定時にペイロードの長さを固定し、送信APIを通じてこのフィールドを公開しない場合、設定済みのLPDUで長さを自由に変更することは、そのドライバーインターフェースで直接サポートされていません。その場合は、異なる長さの複数の動的LPDUを設定するか、低レベルのメッセージバッファ処理を修正・利用してフレームヘッダーを更新しつつ、MPC5604Pメッセージバッファのロック手順を観察してください。 よろしくお願いいたします。 ピーター

IMX 8MQ Linux display not remoting when pressed the on/off button Tuna38_0-1787099918843.png I used the hdmi port in kit. I can press that button but the display can not off .

i.MX6 + WM8962 Sometimes Audio Playback Failure CPU: NXP i.MX6 (Custom Board) Audio Codec: WM8962 OS / Build System: Linux (3.0.35) / ALSA Framework Hello, We are using a WM8962B audio codec with an i.MX6 platform, and we have an intermittent no-audio issue during boot. When the issue occurs: - MCLK is present, but BCLK and LRCLK stop. - Audio playback does not recover BCLK/LRCLK. - ALSA shows the PCM state as RUNNING, but hw_ptr remains 0. Could you please advise: 1. Is there any known issue with WM8962 + i.MX6 where MCLK is present but BCLK/LRCLK stop intermittently during boot? 2. Are there any relevant fixes in newer NXP BSP versions, such as Linux 3.0.101 or 3.10.17, compared with the older WM8962 driver? 3. Could this be related to the WM8962 power-up/POR sequence or register-cache synchronization? Thank you. i.MX6 All Re: i.MX6 + WM8962 Sometimes Audio Playback Failure Hi @Kun1  The 3.0.35 kernel is too old. I looked up the internal fixes related to the WM8962 and confirmed that issues related to SYSCLK_SRC, MCLK, clock rate, and power supply were fixed in 3.10.17. You can download imx_3.10.17_1.0.1_ga_caf and try incorporating these commits: 6cbcb7463a3, 4e8cd5f661d, e4dd76788c7, 9d40e5582c9, 5539a102882, 943248a5d07 7f570b0a8dc 346f1d40833 5f72dd0aa06 c5949b9ec1e 52c0eee3329 I'd recommend that you just upgrade the kernel. Best Regards, Zhiming

How to implement freely variable payload length for FlexRay dynamic frames on MPC5604P Hello everyone, I am currently developing FlexRay communication using the MPC5604P MCU, and I need to implement frame-by-frame transmission of different payload lengths in the Dynamic Segment. I noticed that in NXP's official FlexRay Unified Driver example, the configuration of the Dynamic Segment involves parameters such as G_NUMBER_OF_MINISLOTS, GD_MINISLOT, and P_PAYLOAD_LENGTH_DYN_MAX. However, these parameters appear to be global configuration settings rather than frame-by-frame configurable options. Is there any solution to achieve this functionality? I would greatly appreciate any insights or suggestions. Thank you very much! Re: How to implement freely variable payload length for FlexRay dynamic frames on MPC5604P I get it, thank you very match Re: How to implement freely variable payload length for FlexRay dynamic frames on MPC5604P Hello, The FlexRay cluster parameters G_NUMBER_OF_MINISLOTS, GD_MINISLOT, and P_PAYLOAD_LENGTH_DYN_MAX are global timing parameters and must remain consistent across the cluster. P_PAYLOAD_LENGTH_DYN_MAX defines the maximum payload length that any dynamic frame may use; it does not force every dynamic frame to have that length. Dynamic-segment frames may carry different payload lengths. The actual length is specified in the payload-length field of the individual frame header and is expressed in 16-bit words. Therefore, configure P_PAYLOAD_LENGTH_DYN_MAX for the largest required frame, and update the transmit message-buffer payload-length field before each transmission. Odd byte lengths require padding to the next even number of bytes. If the FlexRay Unified Driver version being used fixes the payload length during LPDU configuration and does not expose this field through its transmit API, then freely changing the length for one configured LPDU is not supported directly by that driver interface. In that case, either configure multiple dynamic LPDUs with different lengths or modify/use the low-level message-buffer handling to update the frame header while observing the MPC5604P message-buffer locking procedure. Best regards, Peter

FRMD-i.MX95 design files for Altium Designer Would it be possible to get the design files for the FRMD-i.MX95 exported to Altium Designer format?  https://www.nxp.com/webapp/Download?colCode=FRDM-IMX95-DESIGNFILES&location=null Thanks Re: FRMD-i.MX95 design files for Altium Designer Works fine for me too. Many Thanks! Re: FRMD-i.MX95 design files for Altium Designer Hi, See attached Allegro ascii-format for the FRDM-IMX95. The original design is made in 16.6, so there was some fiddling to get it converted. Imports to Altium just fine on my end. Hope this helps! Re: FRMD-i.MX95 design files for Altium Designer Correct, but you need a Cadence license for that import to work. Unless the imported files are in Allegro ascii-format (which they are not) Re: FRMD-i.MX95 design files for Altium Designer Hello, You may need to convert the provided CAD files into Altium format, depending on what source format NXP included Re: FRMD-i.MX95 design files for Altium Designer Hi, Altium can import the OrCad / Allegro formats. I have done it several times. Check out the docs here: https://www.altium.com/documentation/altium-designer/design-tools-interfacing/allegro-import 

i.MX RT685 HiFi4 DSP 上 AI 降噪功能的可用性和集成 你好， 我们正在评估一种用于麦克风音频的降噪解决方案，特别是针对风噪、发动机噪和道路噪。 NXP AI语音应用降噪软件页面列出了i.MX RT600系列和MIMXRT685-AUD-EVK作为支持的设备： https://www.nxp.com/design/design-center/software/embedded-software/ai-noise-reduction-software-for-voice-applications:AI-NR 然而，我们在公开的 MCUXpresso SDK 文档中找不到 AI-NR 库、集成指南、API 文档或 RT685 示例项目。 请问您能否澄清以下问题？ 1. i.MX RT685S 目前是否支持 AI-NR？ 2. RT685 的实现是在 HiFi4 DSP 上运行还是在 Cortex-M33 内核上运行？ 3. 它是以 XAF 组件、带有 C API 的预编译库还是示例应用程序的形式提供？ 4. 如果可以获取，我们如何才能获得 MIMXRT685-AUD-EVK 的评估库、文档和示例项目？ 谢谢！ i.MX RT600 Re: Availability and Integration of AI Noise Reduction on i.MX RT685 HiFi4 DSP 你好@boileed ， 有关 AI-NR SDK 软件包的更多信息，请联系[email protected] 。 如果您还有什么需要我帮忙的，请告诉我。 BR 哈比卜

FRDM-MCXN947 上的 SWO 在调试模式下暂停 我参考了这篇有用的指南： MCUXpresso IDE 上的 ITM 与 UART 打印。起初，我以为它没起作用，因为 SWO ITM 控制台上什么也没显示。很快，我发现 SWO 在调试过程中会暂停。我必须按下恢复键（F8）才能看到输出结果。这很令人沮丧，因为我无法在单步执行代码时实时查看日志输出。我该如何解决这个问题？ 开发板 MCX N Re: SWO on FRDM-MCXN947 Pauses Under Debug Mode 嗨@kaosad 使用 ITM/SWO 时，数据由运行中的目标生成和传输。当遇到断点或单步执行时，Cortex-M 内核会停止运行，因此应用程序停止执行，不会发生新的 printf() / ITM_SendChar() 调用。因此，SWO ITM 控制台仅在 MCU 运行时接收新消息。 按下“恢复”按钮后，目标程序将再次运行，ITM 硬件可以通过 SWO 实时传输跟踪数据。MCUXpresso 的 SWO 机制旨在捕获正在运行的 MCU 中的事件，而不会中断执行。 BR 哈里

关于TSN PTP功能配置 您好， 我有一个关于PTP实施的问题。我们需要读取与 gPTP 时间戳配对的 IMU 数据。 我们的硬件引脚配置如下： CCM_CLKO1 (AH20)  <- 1588_TRIG CCM_CLKO3 (AK20) - IMU 传感器中断 CCM_CLKO4 (AJ21)  (IMU PPS) ->   CCM_CLKO1 (1588_TRIG) 基于以上信息，我们对引脚复用配置的理解是： 需要将 CCM_CLKO4 配置为ALT1 (1588_PP2) 需要将 CCM_CLKO3 配置为ALT1 (1588_TRIG2) 需要将 CCM_CLKO1 配置为ALT1 (1588_TRIG1) 当 IMU 中断发生时，硬件信号会触发 i.MX95 上的 1588 时间戳机制，使 SoC 能够在事件发生的确切时刻捕获 PTP 硬件时间戳。 收到 IMU 中断后，应用程序读取 IMU 数据并检索相应的 PTP 时间戳，然后将两者合并到一个数据包中。请确认我们的理解是否正确。 此外，请您协助我们核实以下两点： i.MX95 能否通过上述 1588_TRIG / 1588_PP 硬件信号，在 IMU 中断的确切时刻捕获 PTP 硬件时间戳？ Linux / NXP 驱动程序是否提供相应的 API 或 /dev/ptpX 接口，供应用程序检索此硬件锁定时间戳？ 感谢您的支持，期待您的回复。 Linux Yocto Project Re: Regarding TSN PTP Function Configuration @pengyong_zhang 根据我们的研究，目前的做法是将 IMU 中断信号同时路由到 SoC 的 1588_trigger 引脚和 SoC 的 GPIO 引脚。一旦 IMU 产生信号，GPIO 引脚就会通知应用程序获取数据，而 1588 触发引脚则会锁存中断的精确时间戳。 应用程序工作流程如下： IMU产生中断信号。 应用程序收到中断通知，同时 SoC 锁存 gPTP 时间戳。 该应用程序读取 IMU 数据和 gPTP 时间戳，然后将它们打包成一个数据包。 我们想知道 IMU 中断信号是否需要拆分并分别路由到 SoC 的 1588_trigger 引脚和 SoC 的 GPIO 引脚。这是行业惯例吗？ 恩智浦是否有类似的方案或演示？ Re: Regarding TSN PTP Function Configuration @pengyong_zhang你好，感谢你的更新。 我们在中断处理方面遇到了问题。当 SoC 引脚处于默认 GPIO 模式时，IMU 驱动程序可以毫无问题地接收中断通知。但是，我们需要知道当引脚切换到 ALT1 模式 (1588_TRIG) 时如何接收中断通知。 我们的工作流程需要等待 IMU 的中断，然后读取 IMU 数据和 gPTP 时间戳。 Re: Regarding TSN PTP Function Configuration 你好@hankwang Q1.没问题。 Q2.通过将 IMU 的 INT/DRDY 输入连接到 1588_TRIG1/TRIG2（外部触发信号输入），NETC 定时器将在中断边沿的确切时刻硬件锁存纳秒级 PTP 时间戳（存储在 ETTS FIFO 中并产生中断）。然后，该应用程序可以通过 /dev/ptp0 上的标准 EXTTS 接口读取此时间戳。 >>> Re: Regarding TSN PTP Function Configuration 嗨@hankwang 不，无需同时将信号分成两路或两路连接到 1588_TRIG 引脚和 GPIO 引脚。 i.MX95 上的 NETC 定时器的 EXTTS（外部时间戳）输入本身能够在 TMR_1588_TRIG 引脚上接收到外部脉冲时产生 CPU 中断。 B.R

iMX RT1052 マルチSDRAM こんにちは、 iMX1052で複数のSDRAMチップを使用する方法を理解しようとしています。 特に、リファレンス・マニュアルに記載されている内容と、MCUXpressoの設定ツールペリフェラルセクションで実際に設定可能なものとの間にいくつかの矛盾点を感じています。 マニュアルによると、CSに使用できるピンは合計6つあります。 CS0、CSX0、CSX1、CSX2、CSX3、RDY ペリフェラルのセクションから、周辺ドライバでSEMCを有効にすると複数のSDRAMバンクを設定できるはずですが、CSピンマルチックスを選択すると以下しか表示されません: CSX0、CSX1、CSX2、CSX3、RDY リストにCS0が表示されることを期待しており、選択された場合はチップ選択メニューがグレー表示され（SEMC SDRAM CS0に強制的に設定される）、選択できなくなることも期待しています。 また、もう一つの矛盾点は、このペリフェラルセクションからピンの一つを選択してチップ選択メニューをSEMC SDRAM CS0に設定できることです。これはリファレンス・マニュアル表29.7.1.3.3によるとCSXn/RDYピンはCS0に設定できず、CS1-2-3にしか設定できません。 いずれにせよ、最大4つのSDRAMチップを設定するにはどうすればいいのか教えていただけますか? IC0にはCS0、IC1にはGPIO_SD_B1_07のCSX1、IC2にはGPIO_SD_B1_08のCSX2、IC3にはGPIO_EMC_28のRDYを使用したいと考えています。 敬具 ミケーレ・ペルラ i.MXRT 105x i.MXRT 106x Re: iMX RT1052 multiple SDRAM こんにちは、ギャビンさん。 ご返信ありがとうございます。MCUXpresso Config Toolを使用して複数のSDRAM ICを使用するようにデバイスを設定する方法が、まだよく理解できていません。 SEMC_CS0 CS0にハードワイヤードされています。SEMC_CSX0 CS0出力には配線できません。では、なぜ設定ツールにCSX0をCS0に設定するオプションがあるのでしょうか? 設定ツールでSDRAMを適切に設定するにはどうすればいいですか?SEMC_CS0をCS0、RDYをCS1、SEMC_CSX0をCS3、SEMC_CSX1をCS3として使うのです。無理だと思う。 ハードウェアを作成する前に、すべてのピンマルチプレクサが自分の目的に合わせて正しく設定されていることを確認したいのですが、ツールとマニュアルで異なることが書かれているため、確認が困難です。 敬具 ミシェル Re: iMX RT1052 multiple SDRAM こんにちは、@MichelePerla さん。 NXP MIMXRTシリーズにご関心をお寄せいただきありがとうございます！ SEMC_CS0 SDRAM CS0専用の固定出力です。 CS pin mux オプションは、多重化された CSX/RDY パスを設定する場合にのみ使用されます。 SEMC_CS0 は SEMC_IOCR.MUX_CSXn によって制御されていないため、 CS pin mux の下にはリストされません。 RT1052ハードウェアはSDRAM CS0をCSX0経由でルーティングする動作をサポートしていません。したがって、これは設定ツールにおける無効なオプションであると考えます。リファレンスマニュアルの定義に従ってください。 SEMC_RDY GPIO_EMC_40 にルーティングされるべきです。 よろしくお願いします、 ギャビン

iMX RT1052 multiple SDRAM Hello, I'm trying to wrap my head around how to use multiple SDRAM chips on the iMX1052. In particular, I'm finding some inconsitencies between what's mentioned in the reference manual VS what's actually configurable on the MCUXpresso Config Tool Peripherals section. From the manual, we have a total of 6 available pins for CS: CS0, CSX0, CSX1, CSX2, CSX3, RDY From the Peripheral section, when I enable SEMC in the Peripheral Drivers, I should be able to configure the multiple SDRAM banks, but when I go to select CS Pin Mux I only see: CSX0, CSX1, CSX2, CSX3, RDY I would expect to see CS0 in the list, and if selected I would also expect the Chip Selection menu to be greyed out (forced to SEMC SDRAM CS0). Also, another inconsistency is that from this Peripheral section I can select one of the pins and configure Chip Selection menu to SEMC SDRAM CS0, which according to the Reference Manual table 29.7.1.3.3 CSXn/RDY pins cannot be set to CS0, they can only be set to CS1-2-3. In any case, can you please explain how should I go about with configuring up to 4 SDRAM chips? I would like to use CS0 for IC0, CSX1 on GPIO_SD_B1_07 for IC1, CSX2 on GPIO_SD_B1_08 for IC2, and RDY on GPIO_EMC_28 for IC3. Kind regards, Michele Perla i.MXRT 105x i.MXRT 106x Re: iMX RT1052 multiple SDRAM Hi Gavin,  thanks for your reply. I still don't quite understand how I should configure the device using MCUXpresso Config Tool to use multiple SDRAM ICs. SEMC_CS0 is hardwired to CS0; SEMC_CSX0 cannot be wired to CS0 output. So, why is there an option in the Config Tool to set CSX0 as CS0? How can I properly configure the SDRAM with Config Tool to use SEMC_CS0 as CS0, RDY as CS1, SEMC_CSX0 as CS3, SEMC_CSX1 as CS3? I don't think I can. I want to verify that all the pin mux is setup correctly for my purposes before I make my HW, but it's hard when the Tools and the Manual say different things. Kind regards, Michele Re: iMX RT1052 multiple SDRAM Hi @MichelePerla , Thanks for your interest in NXP MIMXRT series! SEMC_CS0 is a dedicated, fixed output for SDRAM CS0. The CS pin mux option is used only to configure the multiplexed CSX/RDY paths. Since SEMC_CS0 is not controlled by SEMC_IOCR.MUX_CSXn , it is not listed under CS pin mux . The RT1052 hardware does not support routing SDRAM CS0 through CSX0. Therefore, I believe this is an invalid option in the configuration tool. Please follow the Reference Manual definition. SEMC_RDY should be routed to GPIO_EMC_40 . Best regards, Gavin

SWO on FRDM-MCXN947 Pauses Under Debug Mode I followed this useful guide: ITM vs. UART Printing on MCUXpresso IDE. At first, I thought it wasn’t working because nothing appeared on the SWO ITM Console. Soon, I realized that the SWO pauses during active debugging. I have to press Resume (F8) just to see the output. This is frustrating because I cannot view log prints in real time while stepping through code. How can I fix this limitation? Development Board MCXN Re: SWO on FRDM-MCXN947 Pauses Under Debug Mode Hi  @kaosad  With ITM/SWO, data is generated and transmitted by the running target. When you hit a breakpoint or single-step, the Cortex-M core is halted, so the application stops executing and no new printf() / ITM_SendChar() calls occur. As a result, the SWO ITM Console only receives new messages while the MCU is running. When you press Resume, the target runs again and the ITM hardware can stream trace data over SWO in real time. MCUXpresso's SWO mechanism is designed to capture events from a running MCU without interrupting execution. BR Harry