Multi Source Translation Content

cancel
Showing results for 
Show  only  | Search instead for 
Did you mean: 

Multi Source Translation Content

Discussions

Sort by:
IMXRT1064でFLEXCANを有効にする こんにちは、 MIMXRT1064CVJ5B作業中ですが、これらのPINに対してFLEXCANのサポートがあるのでしょうか GPIO_AD_B1_12 : チップセレクト GPIO_AD_B1_13 : MISO GPIO_AD_B1_14 : MOSI GPIO_AD_B1_15 : CLK これらのピンにNANDフラッシュをコネクテッドしましたが、何か例のコードはありますか? Re: Enable FLEXCAN for IMXRT1064 こんにちは FlexCANモジュール用の利用可能なピンは、i.MX RT1064プロセッサリファレンスマニュアルの表10-1 マルチパクシングオプションで確認できます。 また、i.MX RT1064のSDK内で利用可能なFlexCANの例も見つけることができます。利用可能な例を確認し、あなたのアプリケーションの要件に最も近いものを導入の参考にすることをお勧めします。 よろしくお願いします、 パブロ
View full article
为 IMXRT1064 启用 FLEXCAN 你好, 我正在研究MIMXRT1064CVJ5B,请问这些引脚是否支持FLEXCAN? GPIO_AD_B1_12:片选 GPIO_AD_B1_13:MISO GPIO_AD_B1_14:MOSI GPIO_AD_B1_15:时钟 我已将与非闪存芯片连接到这些引脚上,请问是否有示例代码可供参考? Re: Enable FLEXCAN for IMXRT1064 你好 您可以在 i.MX RT1064 处理器参考手册的表 10-1 多路复用选项中找到 FlexCAN 模块的可用引脚。 您还可以在 SDK 中找到适用于 i.MX RT1064 的 FlexCAN 示例。我建议您查看现有的示例,并选择与您的应用程序要求最接近的示例作为您实现时的参考。 此致, 巴勃罗
View full article
如何实现 NCF[5] 推荐的恢复机制 我目前正在配置 FCCU,并尝试根据 NXP 故障映射文档(中断后由 SBC 发起的 POR 恢复在中断服务例程中启动)实现针对故障 NCF[4] 的推荐恢复机制。 我正在使用S32K312微控制器和FS65单板计算机。请问是否可以通过控制器向FS65单板计算机发送SPI命令进行软件RESET,以重新初始化所有电源轨?如果可以,能否提供正确的实现方法? 我尝试启用 SBC_FS65_FS_SF_OUTPUT_REQUEST_ADDR 寄存器中的 rstb 位,但我没有观察到 SBC 复位。 请告知如何正确实施此恢复机制。 BR Sandeep Singh   Re: How to implement recommended recovery mechanism for NCF[5] 嗨,彼得, 上述恢复机制已记录在 NXP 的故障图文档中,该文档附于 S32K3 参考手册(修订版 8,2024 年 1 月)。 此外,由于我们这里使用的电源是由 SBC FS65 构建的,用于给 MCU 供电,因此单独 RESET MCU 并不能稳定 SBC 产生的电源。 此致, 桑迪普·辛格 Re: How to implement recommended recovery mechanism for NCF[5] 你好, 我对这个建议有点困惑。 中断后,SBC 发起的 POR 恢复在中断服务例程中启动。 我认为这种推荐的恢复机制在技术上似乎行不通。 NCF[4] 表示电压监测故障,包括影响 MCU 内核供电的违规行为。一旦内核电压超出其有效工作范围,就不能再保证内核、闪存访问、SRAM 访问以及中断服务例程本身的正确执行。因此,依靠 ISR 与 SBC 建立 SPI 通信并启动恢复并不能提供可靠的功能安全响应。 此类故障应通过硬件功能安全路径进行处理: PMC → FCCU → MC_RGM → RESET 这对应于 R3 FCCU 反应,该反应完全基于硬件,无需依赖软件执行即可启动芯片功能 RESET。S32K3 功能安全手册对 R3 故障的这种行为进行了详细描述。 除非存在未记录的机制或有保证的早期预警电压阈值,明确保证 MCU 对整个 ISR 和 SPI 事务的有效执行,否则从架构或功能安全的角度来看,所提出的基于中断的恢复是不合理的。 请提供确切的文档和版本说明,说明如何通过中断处理 NCF[4],然后由 SBC 发起 POR,以及在电压违规后保证有效软件执行的架构假设? 在这个问题得到澄清之前,我不建议通过中断来实现恢复。 顺祝商祺! Peter Re: How to implement recommended recovery mechanism for NCF[5] 你好, 上述恢复机制已记录在 NXP 的故障图文档中,该文档附于 S32K3 参考手册(修订版 8,2024 年 1 月)。 好的,这只是个建议。我绝不会在功能安全关键系统中使用它。 此外,由于我们这里使用的电源是由 SBC FS65 构建的,用于给 MCU 供电,因此单独重置 MCU 并不能稳定 SBC 产生的电源。 它不会稳定下来,但重置后MCU将进入安全状态。因此,不会执行任何可能被损坏的指令。 如果电源中出现一次性事件(例如由于屏蔽不良导致的电感),则 SBC 仍会向 MCU 提供正确的电压,但 MCU 的执行会受到影响。因此,从中断调用 RESET 对我来说毫无意义。 更新: 好的,我正在就这个问题咨询功能安全团队。 当出现过电压或低功率轨上的低电压警告时,会调用 NCF[4]。 如果电压下降,则会执行上电复位 (POR)。 低压检测 (LVD) > 警告 > 中断 LVR(低电压RESET)-> POR HVD > 通知 > FCCU NCF4 过电压/通止故障通过 FCCU NCF4 传播。 低压检测 是一种早期预警通知。 LVR 完全绕过 FCCU,直接进入 POR。 顺祝商祺! Peter Re: How to implement recommended recovery mechanism for NCF[5] 1. MCU 上电复位 (POR) 在低电压和高电压条件下是否都会发生? 2. 如果 SBC 无法正常产生电压,是否有恢复 SBC 的配置?
View full article
How to implement recommended recovery mechanism for NCF[5] I am currently configuring the FCCU and attempting to implement the recommended recovery mechanism for fault NCF[4] based on the NXP fault map document (Interrupt followed by SBC-initiated POR recovery initiated in the interrupt service routine). I am using the S32K312 microcontroller alongside the FS65 SBC. Could you please clarify if it is possible to issue a software reset to the FS65 SBC via SPI command from the controller to re-initialize all power rails? If so, could you advise on the correct implementation? I attempted to enable the rstb bit in the SBC_FS65_FS_SF_OUTPUT_REQUEST_ADDR register, but I did not observe an SBC reset. Please let me know how to properly implement this recovery mechanism. BR Sandeep Singh   Re: How to implement recommended recovery mechanism for NCF[5] Hi Peter, The recovery mechanism mentioned above is documented in NXP's Fault Map document, which is attached to the S32K3 Reference Manual (Rev 8, 01/2024). Additionally, since the power supplies are built up by the SBC FS65 in our case which are used to power up MCU, resetting the MCU alone will not stabilize the power supplies generated by the SBC. Best regards, Sandeep Singh Re: How to implement recommended recovery mechanism for NCF[5] Hello, I am bit confused by the recommendation. Interrupt followed by SBC-initiated POR recovery initiated in the interrupt service routine" This recommended recovery mechanism does not appear technically valid to me. NCF[4] represents voltage-monitor faults, including violations affecting the MCU core supply. Once the core voltage is outside its valid operating range, correct execution of the core, flash accesses, SRAM accesses, and the interrupt service routine itself can no longer be assumed. Therefore, relying on an ISR to establish SPI communication with the SBC and initiate recovery does not provide a trustworthy safety reaction. Such faults should be handled through the hardware safety path: PMC → FCCU → MC_RGM → reset This corresponds to an R3 FCCU reaction, which is entirely hardware-based and initiates a chip functional reset without relying on software execution. The S32K3 Safety Manual describes exactly this behavior for R3 faults. Unless there is an undocumented mechanism or a guaranteed early-warning voltage threshold that explicitly ensures valid MCU execution for the complete ISR and SPI transaction, the proposed interrupt-based recovery is not justified from an architectural or functional-safety perspective. Could you please provide the exact document and revision that requires NCF[4] to be handled by an interrupt followed by an SBC-initiated POR, together with the architectural assumption guaranteeing valid software execution after the voltage violation? Until this is clarified, I would not recommend implementing the recovery through an interrupt. Best regards, Peter Re: How to implement recommended recovery mechanism for NCF[5] Hello, The recovery mechanism mentioned above is documented in NXP's Fault Map document, which is attached to the S32K3 Reference Manual (Rev 8, 01/2024). Ok, it is just recommendation. I will in no cases use that in safety critical systems. Additionally, since the power supplies are built up by the SBC FS65 in our case which are used to power up MCU, resetting the MCU alone will not stabilize the power supplies generated by the SBC. It will not stabilize, but reseting will put MCU in the safe state. So no potentially corrupted instruction are executed. If you have one time event in power supply (like inductance due to weak shielding) then SBC will still supply MCU with correct voltage, but the MCU execution is compromised. Therefore calling reset from interrupt makes no sense to me. Update: Ok, I was consulting this issue with safety team. And the NCF[4] is called in case of overvoltage, or low voltalge warning on low power rail. In case of voltage drop the POR (power on reset) is executed. LVD (Low Voltage Detect)-> warning -> interrupt LVR (Low Voltage Reset)-> POR HVD -> notification -> FCCU NCF4 Overvoltage / Go-Nogo faults propagate via FCCU NCF4. LVD is an early-warning notification. LVR bypasses FCCU entirely and goes directly to POR. Best regards, Peter Re: How to implement recommended recovery mechanism for NCF[5] 1.  Does an MCU Power-On Reset (POR) occur in both low-voltage and high-voltage conditions? 2.  Is there a provision to recover the SBC if it fails to generate voltages properly?
View full article
MCUXpresso 25.6:Cortex-M0+ EXC_RETURN後のGDB無限メモリ読み取りループ — 回避策:バックトレース l 環境 IDE: MCUXpresso IDE 25.6 デバッガ: GNU Arm GDB 15.2.90.20241130-git ツールチェーン: GNU Arm ツールチェーン 14.2.Rel1 ターゲット: NXP LPC845、Arm Cortex-M0+ デバッグプローブ: LinkServer を使用したオンボード LPC-Link2 ホスト: Windows 問題 SysTickからThreadモードコードへの合成例外スタックフレームを用いるCortex-M0+アプリケーションをデバッグすると、GDBは応答しなくなります。 ファームウェアは、以下の方法で例外戻りを実行します。 bx lr LR = 0xFFFFFFF9 (MSPを使ったThreadモードに戻る)。 合成例外フレームには、有効なサムモード宛先PCとxPSRが含まれています。アプリケーションは物理的ターゲット上で動作しますが、GDBは宛先関数で停止すると応答しなくなります。 症状には以下が含まれます。 可変ホバー検査が機能しなくなりました。 メモリビューには????????が表示されます。 GDBコマンドやインフォThreadは応答しなくなります。 デバッグセッションは通常、終了とクリーンアップが必要です。 例外戻り値をまたいで命令ステップ実行するのではなく、宛先にハードウェアブレークポイントを設定した場合にも、同様の問題が発生します。 再生 アプリケーションを通常通りデバッグし始めてください。 bx lr例外復帰命令の直前で停止してください。 目的関数System()に別のブレークポイントを設定します。 例外処理をスキップして戻るか、目的のブレークポイントまで続行します。 GDBは宛先に到達するが、その後応答しなくなる。 この不具合は、通常のGDB構成でも再現可能です。 遠隔プロトコルの証拠 リモートプロトコルトレースを有効にするには: set logging file gdb-remote.log set logging overwrite on set logging enabled on set debug remote 1 GDBは、リモートメモリの読み取りにおいて、同じシーケンスを繰り返し実行していることが明らかになった。 m1b4,4 -> 91010000 m1ba,4 -> 00000000 m1bc,4 -> 00000001 m1c0,4 -> f9ffffff m190,4 -> 07490868 このシーケンスは無限に繰り返される。 LinkServerはリクエストを認識し、正常に応答します。したがって、このトレースは通常の通信タイムアウトを示すものではありません。 特に、 0x1c0の応答には例外戻り値である0xFFFFFFF9が含まれている。 回避策が確認されました GDBに以下のコマンドを入力します。 set backtrace limit 1 繰り返しテストで観察された不具合を防止する。 この設定を有効にすると: デバッガーが同じ例外戻り値の境界を繰り返し越えています。 どちらのブレークポイントも正常に機能します。 可変ホバー検査は目的地で機能します。 デバッグセッションは応答性を維持しています。 この回避策は、以下の方法で構成された GDB コマンド ファイルに配置した場合にも機能します。 デバッグ構成 → GDBデバッガー → GDBコマンドファイル アプリケーションやアセンブリの改造は不要です。 追加のアイソレータ 同じターゲット、デバッグプローブ、IDEが従来のファームウェアを正常にデバッグします。 合成例外戻り値のシムを使用せずに宛先関数を呼び出す場合も機能します。 従来のSysTickハンドラでは、このような不具合は発生しません。 この問題は、合成例外リターン後の実行状態を処理するGDBに特に関連付けられているようです。 期待される動作 GDBは例外発生後も応答性を維持し、ステップ実行、レジスタ検査、メモリ検査、変数評価を可能にするべきである。 もしGDBが生成されたスタックフレームを解釈できない場合は、エラーを報告するかアンワインドを終了すべきであり、無期限に繰り返されるメモリ-読み込みシーケンスに入るべきではありません。 疑われる原因 セットバックトレース限界1の有効性は、GDBのARM Cortex-Mスタックフレームアンワインドやフレーム解析が関与していることを強く示唆しています。 正確な内部原因は特定されていない。 要求 GDBのARM Cortex-M例外フレーム処理と合成例外リターンの相互作用を調査してください。 特に、なぜデバッガが同じターゲットメモリ位置を繰り返し読み込むのか、フレームアンワインドが無限ループに入る可能性があるかどうかを明らかにします。 この回避策はデバッグ機能を復元しますが、バックトレースの深度を制限するため、有効な例外戻りシーケンスには必要ないはずです。 Re: MCUXpresso 25.6: GDB infinite memory-read loop after Cortex-M0+ EXC_RETURN — workaround: backtra コードクリップを忘れました: 0000015c: 15c: b4f0 プッシュ {r4, r5, r6, r7} 15e: 4640 mov r0, r8 160: 4649 mov r1, r9 162: 4652 mov r2, sl 164: 465b mov r3, fp 166: b40f プッシュ {r0, r1, r2, r3} 168: 4911 ldr r1、[pc、#68] @ (1b0 ) 16a: 6808 ldr r0, [r1, #0] 16c: 3001 は r0、#1 を追加します 16e: 6008 str r0, [r1, #0] 170: 2804 cmp r0、#4 172: dd03 ble.n 17c 174: f000 fa24 bl 5c0 178: f7ff ffcc bl 114 0000017c: 17c: 4d0d ldr r5、[pc、#52] @ (1b4 ) 17e: 4e0e ldr r6、[pc、#56] @ (1b8 ) 180: 4f0e ldr r7、[pc、#56] @ (1bc ) 182: b4ff プッシュ {r0, r1, r2, r3, r4, r5, r6, r7} 184: 480e ldr r0、[pc、#56] @ (1c0 ) 186: 4686 mov lr, r0 188: b500 プッシュ {lr} 18a: bd00 ポップ {pc} Re: MCUXpresso 25.6: GDB infinite memory-read loop after Cortex-M0+ EXC_RETURN — workaround: backtra こんにちは、 @Pedantic2 さん。 詳細な情報を提供していただきありがとうございます。 LPC845は例外処理を正しく完了しているように見えるが、その後、GDBがスタックフレームを処理する際にエラーが発生する。MCUXpresso IDEチームにこの問題を認識しているか確認してみます。 この問題はGNU GDBのCortex-Mフレームアンワインディング実装に関連している可能性が高いため、この挙動をGNU GDBプロジェクトにも報告することをお勧めします。 https://sourceware.org/bugzilla/ よろしくお願いします。 BR アリス
View full article
使用 emcem 中提供的接口向缓存位置注入故障 你好@danielmartynek 早上好:-) 我有一个关于向缓存位置注入故障的问题: 我需要在缓存位置注入一个 2 位故障,但我不太确定参考手册中提到的具体含义,我们使用的是 NXP s32K394 微控制器: 我需要调用以下函数两次,以便将错误注入缓存,并获取缓存中如下所示的 2 位错误: 如果我的做法有误,能否请您分享一下如何进行这种注入的示例代码?目前我们的项目中使用的是 SAF 代码包,软件包,如果已经有现成的故障注入代码,请告诉我需要参考哪个文件才能使用 SAF 模块中提供的内存测试接口 (EIM) 注入各种类型的故障。 Re: Fault Injection to cache locations using an interface provide in emcem 你好@Rudved_3366 , 我刚刚回复了你关于这个话题的第二篇帖子: https://community.nxp.com/t5/S32K/Fault-Injection-to-cache-location-using-an-interface-provide-in/td-p/2419094 BR,丹尼尔
View full article
增加MCP,直连codex进行协作 是否可以新增mcp,支持直接使用codex,或者其他的agent来操作IDE,目前已有的使用figma的方式有figma额度的限制,不是很好用 回复: 增加MCP,直连codex进行协作 嗨@ALVAN 谢谢你的建议。我会将您的反馈意见转达给 GUI Guider 团队,供他们参考。 BR 哈里
View full article
The latest eb licesne is invalid. Re: 最新的eb licesne无效 The error "ERROR: Processing response (50019,41200,10246)" usually indicates one of the following issues: 1. The activation code is no longer valid or the available license quantity has been exhausted. 2. The activation response file (activation.xml) does not match the activation request file generated on the target PC. 3. The activation.xml file was not generated from the official Elektrobit offline activation portal. I just tried activating it offline, and it worked. Re: 最新的eb licesne无效 Using offline activation, this is an error message. Re: 最新的eb licesne无效 Hi yiyuan, 请告诉我具体错误信息,比如 EB Client License Administrator 1.5.1 返回什么错误? 我刚使用该 activation code 成功 Activate . Best Regards, Robin
View full article
最新的eb licesne无效 Re: 最新的eb licesne无效 错误“错误:处理响应(50019,41200,10246)” 通常表示存在以下问题之一: 1.激活码已失效或可用许可证数量已用完。 2. 激活响应文件(activation.xml)与目标电脑上生成的激活请求文件不匹配。 3. activation.xml 文件不是通过 Elektrobit 官方离线激活门户生成的。 我刚才试着离线激活,成功了。 Re: 最新的eb licesne无效 使用离线激活时,出现此错误信息。 Re: 最新的eb licesne无效 嗨,怡源, 请告诉我具体的错误信息,例如 EB Client License Administrator 1.5.1 返回什么错误? 我刚使用该激活码成功激活。 此致敬礼, Robin
View full article
MCPを追加して、CodeXに直接接続し、コラボレーションを実現しましょう。 CodeXやその他のエージェントを直接使用してIDEを操作できるように、MCPを追加していただけませんか?現在Figmaを使用している方法では、Figmaのクォータ制限があり、あまり便利ではありません。 回复: 增加MCP,直连codex进行协作 こんにちは、 @ALVANさん ご提案ありがとうございます。いただいたご意見は、GUI Guiderチームに共有し、検討していただくよう依頼いたします。 BR ハリー
View full article
Fault Injection to cache locations using an interface provide in emcem Hello @danielmartynek  Good morning:-) I have question regarding the fault injection to cache location: I need to inject a 2-bit fault in Cache location but I'm not sure what it means as mentioned in the reference manual and we use NXP s32K394 microcontroller: I need to call below function 2 times to inject the faults in cache and get the 2-bit error in cache like below:  If I'm doing wrongly, could you please share the example code how to do this injection, and currently we are using SAF package in our project, so if there are already fault injection code exists for these, please share which file I need to refer to inject all kind of faults using (EIM) for memory test interface which is provided in SAF module. Re: Fault Injection to cache locations using an interface provide in emcem Hello @Rudved_3366, I just replied to your second post on the topic: https://community.nxp.com/t5/S32K/Fault-Injection-to-cache-location-using-an-interface-provide-in/td-p/2419094 BR, Daniel
View full article
MCUXpresso 25.6:Cortex-M0+ EXC_RETURN 后出现 GDB 无限内存读取循环 — 解决方法:回溯 环境 IDE: MCUXpresso IDE 25.6 调试器: GNU Arm GDB 15.2.90.20241130-git 工具链: GNU Arm 工具链 14.2.Rel1 目标芯片: NXP LPC845,Arm Cortex-M0+ 调试探测:板载 LPC-Link2 使用 LinkServer 主机: Windows 问题 当调试使用合成异常堆栈帧从 SysTick 返回到线程模式代码的 Cortex-M0+ 应用程序时,GDB 会无响应。 固件使用以下方式执行异常返回: bx lr LR = 0xFFFFFFF9 (使用 MSP 返回线程模式)。 合成异常帧包含有效的 Thumb 模式目标 PC 和 xPSR。应用程序在物理目标上运行,但 GDB 在到达目标函数后停止,之后便无响应。 症状包括: 可变悬停检测功能停止工作。 内存视图显示? GDB 命令(包括info 线程)无响应。 调试会话通常需要终止和清理。 当在目标位置使用硬件断点而不是在异常返回处进行指令单步执行时,也会出现同样的问题。 生殖 正常启动应用程序调试。 在bx lr异常返回指令之前立即停止。 在目标函数System()处设置另一个断点。 单步跳过异常返回或继续执行到目标断点。 GDB 到达目的地后,随即失去响应。 使用正常的 GDB 配置可以重现此故障。 远程协议证据 启用远程协议跟踪: set logging file gdb-remote.log set logging overwrite on set logging enabled on set debug remote 1 结果表明,GDB 反复执行相同的远程内存读取序列: m1b4,4 -> 91010000 m1ba,4 -> 00000000 m1bc,4 -> 00000001 m1c0,4 -> f9ffffff m190,4 -> 07490868 这个序列会无限重复。 LinkServer 成功确认并响应了请求。因此,该跟踪结果并未显示普通的通信超时。 值得注意的是, 0x1c0处的响应包含0xFFFFFFF9 ,即异常返回值。 已确认的解决方法 在 GDB 中输入以下命令: set backtrace limit 1 防止在重复测试中观察到的故障。 启用此设置后: 调试器反复跨越同一个异常返回边界。 两个断点均正常工作。 可变悬停检查在目的地进行。 调试会话仍然响应正常。 当将此变通方法放置在通过以下方式配置的 GDB 命令文件中时,它也能正常工作: 调试配置 → GDB 调试器 → GDB 命令文件 无需对应用程序或组件进行任何修改。 额外隔离 同一目标设备、调试探针和 IDE 可以成功调试常规固件。 不使用合成异常返回垫片直接调用目标函数也是可以的。 传统的 SysTick 处理程序不会出现这种故障。 这个问题似乎与 GDB 在处理合成异常返回后的执行状态有关。 预期行为 GDB 在异常返回后应保持响应,允许单步执行、寄存器检查、内存检查和变量求值。 如果 GDB 无法解释生成的堆栈帧,则应报告错误或终止展开,而不是进入无限重复的内存读取序列。 疑似原因 设置回溯限制 1的有效性强烈表明 GDB 的 ARM Cortex-M 堆栈帧展开或帧分析与此有关。 确切的内部原因尚未确定。 申请它 请调查 GDB 的 ARM Cortex-M 异常帧处理与合成异常返回之间的交互。 具体来说,要确定调试器为何反复读取相同的目标内存位置,以及帧展开是否会进入无限循环。 该变通方法恢复了调试功能,但限制了回溯深度,对于有效的异常返回序列来说并非必要。 Re: MCUXpresso 25.6: GDB infinite memory-read loop after Cortex-M0+ EXC_RETURN — workaround: backtra 忘记添加代码片段了: 0000015c: 15c: b4f0 推送 {r4, r5, r6, r7} 15e: 4640 mov r0, r8 160: 4649 mov r1, r9 162: 4652 mov r2, sl 164: 465b mov r3, fp 166: b40f 推送 {r0, r1, r2, r3} 168: 4911 ldr r1, [pc, #68] @ (1b0 ) 16a: 6808 ldr r0, [r1, #0] 16c:3001 添加 r0,#1 16e: 6008 str r0, [r1, #0] 170: 2804 cmp r0,#4 172: dd03 ble.n 17c 174: f000 fa24 bl 5c0 178: f7ff ffcc bl 114 0000017c : 17c: 4d0d ldr r5, [pc, #52] @ (1b4 ) 17e: 4e0e ldr r6, [pc, #56] @ (1b8 ) 180: 4f0e ldr r7, [pc, #56] @ (1bc ) 182: b4ff 推送 {r0, r1, r2, r3, r4, r5, r6, r7} 184: 480e ldr r0, [pc, #56] @ (1c0 ) 186: 4686 mov lr, r0 188:b500 推送 {lr} 18a:bd00 pop {pc} Re: MCUXpresso 25.6: GDB infinite memory-read loop after Cortex-M0+ EXC_RETURN — workaround: backtra 你好@Pedantic2 感谢您提供如此详细的信息。 LPC845 似乎能够正确完成异常返回,而故障则发生在 GDB 处理堆栈帧之后。我将与 MCUXpresso IDE 团队确认他们是否了解此问题。 由于该问题似乎更有可能与 GNU GDB 的 Cortex-M 帧展开实现有关,因此我也建议将此行为报告给 GNU GDB 项目: https://sourceware.org/bugzilla/ 谢谢! BR 爱丽丝
View full article
Add MCP to directly connect to CodeX for collaboration. Could you add an MCP to support direct use of CodeX or other agents to operate the IDE? The current method using Figma has Figma quota limitations, which is not very convenient. 回复: 增加MCP,直连codex进行协作 Hi @ALVAN  Thank you for your suggestion. I will share your feedback with the GUI Guider team for their consideration. BR Harry
View full article
インターフェースを用いてキャッシュ位置へのフォールトインジェクションは、emcem で提供されます こんにちは、 @danielmartynek さん。 おはよう:-) キャッシュ位置への障害注入に関して質問があります。 キャッシュの位置に2ビットのフォルトを注入する必要がありますが、リファレンス・マニュアルに記載されている通り意味がよくわからず、私たちはNXP s32K394マイクロコントローラを使用しています。 キャッシュに障害を注入し、以下のような2ビットのエラーをキャッシュに取得するために、以下の関数を2回呼び出す必要があります。 もし私のやり方が間違っているなら、このインジェクションを行う例コードを教えていただけませんか?現在、私たちのプロジェクトではSAFパッケージを使っています。もしすでにこれらのフォールトインジェクションコードが存在するなら、SAFモジュールに提供されているメモリテストインターフェース(EIM)を使ってあらゆる種類のフォールトを注入するために参照すべきファイルを教えてください。 Re: Fault Injection to cache locations using an interface provide in emcem こんにちは、@Rudved_3366 さん。 この話題に関するあなたの2回目の投稿に返信しました: https://community.nxp.com/t5/S32K/Fault-Injection-to-cache-location-using-an-interface-provide-in/td-p/2419094 BR、ダニエル
View full article
MCUXpresso 25.6: GDB infinite memory-read loop after Cortex-M0+ EXC_RETURN — workaround: backtrace l Environment IDE: MCUXpresso IDE 25.6 Debugger: GNU Arm GDB 15.2.90.20241130-git Toolchain: GNU Arm Toolchain 14.2.Rel1 Target: NXP LPC845, Arm Cortex-M0+ Debug probe: Onboard LPC-Link2 using LinkServer Host: Windows Problem GDB becomes unresponsive when debugging a Cortex-M0+ application that uses a synthetic exception stack frame to return from SysTick into Thread-mode code. The firmware executes an exception return using: bx lr with LR = 0xFFFFFFF9 (return to Thread mode using MSP). The synthetic exception frame contains a valid Thumb-mode destination PC and xPSR. The application operates on the physical target, but GDB becomes unresponsive after stopping at the destination function. Symptoms include: Variable hover inspection stops working. Memory views display ????????. GDB commands, including info threads, become unresponsive. The debug session generally requires termination and cleanup. The problem also occurs when using a hardware breakpoint at the destination rather than instruction-stepping across the exception return. Reproduction Start debugging the application normally. Stop immediately before the bx lr exception-return instruction. Place another breakpoint at the destination function, System(). Step across the exception return or continue to the destination breakpoint. GDB reaches the destination but subsequently becomes unresponsive. The failure is reproducible with the normal GDB configuration. Remote-protocol evidence Enabling remote-protocol tracing with: set logging file gdb-remote.log set logging overwrite on set logging enabled on set debug remote 1 reveals that GDB repeatedly performs the same sequence of remote memory reads: m1b4,4 -> 91010000 m1ba,4 -> 00000000 m1bc,4 -> 00000001 m1c0,4 -> f9ffffff m190,4 -> 07490868 This sequence repeats indefinitely. LinkServer acknowledges and responds successfully to the requests. The trace therefore does not indicate an ordinary communication timeout. Notably, the response at 0x1c0 contains 0xFFFFFFF9, the exception-return value. Confirmed workaround Entering the following command in GDB: set backtrace limit 1 prevents the observed failure in repeated testing. With this setting active: The debugger repeatedly crosses the same exception-return boundary. Both breakpoints function normally. Variable hover inspection works at the destination. The debug session remains responsive. The workaround also functions when placed in a GDB command file configured through: Debug Configurations → GDB Debugger → GDB command file No application or assembly modifications are necessary. Additional isolation The same target, debug probe, and IDE successfully debug conventional firmware. Calling the destination function without the synthetic exception-return shim also works. A conventional SysTick handler does not exhibit this failure. The problem appears specifically associated with GDB processing the execution state following the synthetic exception return. Expected behavior GDB should remain responsive after the exception return, permitting stepping, register inspection, memory inspection, and variable evaluation. If GDB cannot interpret the resulting stack frames, it should report an error or terminate unwinding rather than enter an indefinitely repeating memory-read sequence. Suspected cause The effectiveness of set backtrace limit 1 strongly suggests that GDB's ARM Cortex-M stack-frame unwinding or frame analysis is involved. The exact internal cause has not been established. Request Please investigate the interaction between GDB's ARM Cortex-M exception-frame handling and synthetic exception returns. In particular, determine why the debugger repeatedly reads the same target memory locations and whether frame unwinding can enter an unbounded loop. The workaround restores debugging functionality, but it restricts backtrace depth and should not be necessary for a valid exception-return sequence. Re: MCUXpresso 25.6: GDB infinite memory-read loop after Cortex-M0+ EXC_RETURN — workaround: backtra forgot the code clip: 0000015c : 15c: b4f0 push {r4, r5, r6, r7} 15e: 4640 mov r0, r8 160: 4649 mov r1, r9 162: 4652 mov r2, sl 164: 465b mov r3, fp 166: b40f push {r0, r1, r2, r3} 168: 4911 ldr r1, [pc, #68] @ (1b0 ) 16a: 6808 ldr r0, [r1, #0] 16c: 3001 adds r0, #1 16e: 6008 str r0, [r1, #0] 170: 2804 cmp r0, #4 172: dd03 ble.n 17c 174: f000 fa24 bl 5c0 178: f7ff ffcc bl 114 0000017c : 17c: 4d0d ldr r5, [pc, #52] @ (1b4 ) 17e: 4e0e ldr r6, [pc, #56] @ (1b8 ) 180: 4f0e ldr r7, [pc, #56] @ (1bc ) 182: b4ff push {r0, r1, r2, r3, r4, r5, r6, r7} 184: 480e ldr r0, [pc, #56] @ (1c0 ) 186: 4686 mov lr, r0 188: b500 push {lr} 18a: bd00 pop {pc} Re: MCUXpresso 25.6: GDB infinite memory-read loop after Cortex-M0+ EXC_RETURN — workaround: backtra Hello @Pedantic2  Thank you for the detailed information. The LPC845 appears to complete the exception return correctly, while the failure occurs afterward, when GDB processes the stack frames. I will check with the MCUXpresso IDE team to determine whether they are aware of this issue. Since the issue appears more likely to be related to GNU GDB’s Cortex-M frame-unwinding implementation, I also recommend reporting this behavior to the GNU GDB project: https://sourceware.org/bugzilla/  Thank you. BR Alice
View full article
最新の電子商取引ライセンスは無効です。 Re: 最新的eb licesne无效 The error "ERROR: Processing プロセッシング (50019,41200,10246)" 通常、以下のいずれかの問題を示しています。 1.アクティベーションコードが無効になっているか、利用可能なライセンス数を使い果たしました。 2. アクティベーション応答ファイル(activation.xml)対象PCで生成されたアクティベーション要求ファイルと一致しません。 3. activation.xml ファイルは、Elektrobit の公式オフライン アクティベーション ポータルから生成されたものではありません。 オフラインでアクティベートしてみたら、うまくいきました。 Re: 最新的eb licesne无效 オフライン認証を使用している場合、これはエラーメッセージです。 Re: 最新的eb licesne无效 こんにちは、イーユアンさん 请告诉我特定错误信息,比如 EB Client License Administrator 1.5.1 は返されますか? アクティベーション コードを使用してアクティベートに成功しました。 よろしくお願いいたします ロビン
View full article
Verify a csf header file is associated with a specific fit image. I have secure boot working and I understand roughly what Uboot is doing using esbc_validate. However, I'm trying to create an upgrade utility that verifies that a specific header file, generated with cst 2.x, is associated with a specific fit (kernel, dtbs, rootfs) image. Placing the csf security header at its correct offset, and placing the fit image at its offset works just fine for booting. However I want to verify those PRIOR to placing them in their respective locations.  I understand the public key is embedded in the csf so I have to extract that. I'm a little confused after that. I think I need to extract the RSA signature and use the extracted public key on that to get a hash, and somehow that hash is tied to the fit image, but its not simply a hash of the fit image? I've already managed to pull the SRKH from the blown fuses so I can compare that. At the moment Google/Gemini isn't being much help. Thoughts?  QorIQ LS1 Devices Re: Verify a csf header file is associated with a specific fit image. The signature is not just a hash of the FIT . For this secure-boot flow, it authenticates a SHA-256 digest of the CSF header, the image bytes specified by that header, the public key material, and the SG table if used. Validation also checks the key against the fused SRKH.  So, before installing either file , your utility must parse the candidate header, use its size and offset fields to select the correct bytes from the candidate FIT, calculate the digest over the complete signed data, and verify the extracted RSA signature with the validated public key. If verification passes, that header is associated with those authenticated FIT bytes. A FIT-only SHA-256 comparison will not work.
View full article
Windows on MX95 Hi, Why can't I  see any information about  the MX95 on NXP's Windows IoT  web? https://www.nxp.com/design/design-center/software/embedded-software/i-mx-software/windows-10-11-iot-enterprise-for-i-mx-applications-processors:IMXWIN10IOT    Windows Re: Windows on MX95 Currently, i.MX95 is not listed among the supported devices/platforms on NXP's public Windows 10/11 IoT Enterprise BSP page, and no public i.MX95 Windows BSP is provided there.
View full article
LS1043A maximum core temperature Hi, My LS1043AXE7QQB (105C rated) core (thermal diode reading) is running at 65C in normal operations of 25C ambiant. We have a production test of operating the system with ambiant temperature at 70C during 16h (once for each system). During this test, the core rises to 121C. We don't experience any problem and we are going to improve the thermal management to reduce that. What is the effect of operating the cpu over 105 for a short period and what would be the acceptable maximum core temp for 16h? Re: LS1043A maximum core temperature Hello, For the QorIQ Layerscape family (LS1043A, LS1046A, LX2160A — all share the same thermal rating framework): Parameter Value Source Maximum operating Tj 105°C Datasheet Absolute maximum / Storage Tstg 150°C (≤1008 h cumulative at 150°C) Datasheet Table — Absolute Maximum Ratings       The 105°C Tj(max) refers to the silicon junction temperature as measured by the internal thermal diode — which is exactly what your core temperature reading reflects. 2. Effect of Operating Above 105°C Official position from multiple support cases on the same processor family: "Operating above Tj(max) = 105°C risks device reliability degradation and is not a supported operating condition." "Exposing device to Absolute Maximum Ratings conditions for long periods of time may affect reliability or cause permanent damage." "The device must not operate at temperatures > 105°C." From a semiconductor physics standpoint, exceeding Tj(max) accelerates several well-known wearout mechanisms: Electromigration — metal interconnect migration, accelerates ~exponentially with temperature TDDB (Time-Dependent Dielectric Breakdown) — gate oxide degradation NBTI (Negative Bias Temperature Instability) — threshold voltage shift in PMOS Hot carrier injection — impacts transistor characteristics over time All of these follow Arrhenius kinetics: degradation rate roughly doubles every ~10°C above the qualification limit. At 121°C (16°C over the rated 105°C), degradation mechanisms run at approximately 3–4× the qualified rate. This does not cause immediate/catastrophic failure — the device will function — but it consumes lifetime reliability budget at an accelerated pace. The absence of observed failures during the test is expected: at 121°C, you are far below the 150°C storage temperature where physical damage occurs immediately. The impact is silent reliability erosion, not instant damage.   Regards
View full article
LS1043Aの最大コア温度 こんにちは。私のLS1043AXE7QQB(定格105℃)のコア(サーマルダイオードの読み取り値)は、周囲温度25℃の通常動作時に65℃で動作しています。周囲温度70℃の環境でシステムを16時間稼働させる生産テストを実施しました(各システムにつき1回)。この試験中、中心部の温度は121℃まで上昇する。問題はなく、それを軽減するために熱マネジメントを改善していく予定です。CPUを105度以上で短時間動作させた場合の影響は何ですか?また、16時間動作させた場合の許容最大コア温度は何度ですか? Re: LS1043A maximum core temperature こんにちは、 QorIQ Layerscapeファミリ(LS1043A、LS1046A、LX2160A — すべて同じ熱評価フレームワークを共有しています): パラメータ バリュー 電源 最大動作温度Tj 105℃ データシート 絶対最大値 / ストレージTstg 150℃ (150℃での累積曝露時間が1008時間以下) データシート表 - 絶対最大定格       105℃のTj(max)は、内部サーマルダイオードによって測定されたシリコン接合部の温度を指しており、これはまさにコア温度の測定値が反映している値です。 2. 105℃以上での運転の影響 同じプロセッサファミリの複数のサポートケースからの公式見解: 「Tj(max) = 105℃を超える温度での動作は、デバイスの信頼性低下のリスクがあり、サポート対象外の動作条件です。 」 「機器を絶対最大定格の条件下に長時間さらすと、信頼性に影響を与えたり、永久的な損傷を引き起こしたりする可能性があります。 」 「この装置は105℃を超える温度では動作させてはならない。」 半導体物理学の観点から見ると、Tj(max)を超えると、いくつかのよく知られた劣化メカニズムが加速される。 エレクトロマイグレーション(金属配線の移動)は、温度の上昇に伴い指数関数的に加速する。 TDDB (時間依存型誘電破壊)—ゲート酸化膜の劣化 NBTI (負バイアス温度不安定性)— PMOSにおけるしきい値電圧の変動 ホットキャリア注入― トランジスタの特性に時間とともに影響を与える これらはすべてアレニウスの速度論に従います。つまり、劣化速度は、認定限界温度を約10℃超えるごとにほぼ倍増します。121℃(定格105℃より16℃高い)では、劣化メカニズムは認定速度の約3~4倍の速度で進行します。これは即座に壊滅的な故障を引き起こすわけではなく、デバイスは機能し続けるが、耐用年数における信頼性予算を加速的に消費することになる。 試験中に故障が観測されなかったのは当然のことです。121℃という温度は、物理的な損傷が即座に発生する保管温度である150℃をはるかに下回っています。その影響は、即座に損傷を与えるのではなく、静かに信頼性を低下させるという形で現れる。   よろしくお願いします。
View full article