Multi Source Translation Content

cancel
Showing results for 
Show  only  | Search instead for 
Did you mean: 

Multi Source Translation Content

Discussions

Sort by:
SodaPeak值得购买吗?2026 年的诚实评价 SodaPeak:- 与需要吞服胶囊或冲泡粉末的传统补品不同,SodaPeak 提供了一种简单的方法,可以融入忙碌的生活方式。该产品专注于男性健康的三个重要方面:日常能量、身体耐力和整体活力。 官方网站:- https://finance.yahoo.com/healthcare/articles/sodapeak-launch-2026-advanced-soda-174000686.html
View full article
SodaPeakは買う価値があるのか?2026年に向けた正直なレビュー ソーダピーク: 従来のサプリメントがカプセルを飲み込んだり粉末を用意したりするのに対し、SodaPeakは忙しいライフスタイルに合うシンプルなアプローチを提供します。この製品は、男性の健康において重要な3つの分野、すなわち日常のエネルギー、身体的持久力、そして全体的な活力に焦点を当てています。 公式サイト: https://finance.yahoo.com/healthcare/articles/sodapeak-launch-2026-advanced-soda-174000686.html
View full article
Is SodaPeak Worth Buying? An Honest Review for 2026 SodaPeak:- Unlike traditional supplements that require swallowing capsules or preparing powders, SodaPeak offers a simple approach that can fit into a busy lifestyleThe product focuses on three important areas of men's wellness: everyday energy, physical endurance, and general vitality. Official Website:- https://finance.yahoo.com/healthcare/articles/sodapeak-launch-2026-advanced-soda-174000686.html
View full article
Does i.MX 95 support simultaneous 4K60 decode/encode? Hi, Does i.MX 95 support simultaneous 4K60 decode/encode? If not, does NXP have other processor that can support it? Thanks, Fan Evaluation Board Re: Does i.MX 95 support simultaneous 4K60 decode/encode? Hi @fan99  Simultaneous 4K60 decoding and 4K60 encoding is not supported. The iMX95 VPU supports up to 4K60 shared between encode and decoder.  Best Regards, Zhiming
View full article
MPC8308CVMAFD 与 MPC8308CVMAFDA 您好, 我们希望就以下零件编号寻求您的技术意见: MPC8308CVMAFD MPC8308CVMAFDA 请问这两个零件编号之间有什么区别吗? 根据产品规格书,附加字母“A”表示版本号。然而,我们未能找到任何进一步的信息来解释具体的版本号及其对设备的影响。 请您确认这两个零件编号在电气性能和功能上是否相同,是否可以互换。 非常感谢您的帮助。 Re: MPC8308CVMAFD Vs MPC8308CVMAFDA ### 1. 两个零件编号的区别 **MPC8308CVMAFD** 和 **MPC8308CVMAFDA** 之间的唯一区别在于 **内部硅步进/版本**: * **`MPC8308CVMAFD`**:代表**硅版本 1.0**。 * **系统版本寄存器 (SVR):** `0x8101_0110` * **`MPC8308CVMAFDA`**:代表**硅修订版 1.1**(末尾字母**“A”**表示飞思卡尔/恩智浦部件编号方案中的修订版 1.1)。 * **系统版本寄存器 (SVR):** `0x8101_0111` 两台设备的标称参数完全相同: * **封装:** 473引脚MAPBGA(19毫米×19毫米,0.8毫米引脚间距) * **温度等级:**扩展/工业级(`C` = -40°C 至 105°C $T_j$) * **核心频率:** 333 MHz (`AF`) * **DDR 数据速率:** 266–333 MHz (`D`) * **无铅/符合RoHS标准:**无铅MAPBGA(`VM`) --- ### 2. 硬件等效性(外形、尺寸、功能) * **电气和机械方面:** **引脚完全匹配,即插即用。** * 无需对PCB布局、原理图、布线、电源或去耦进行任何更改。 * 焊球分配、电压轨($V_{DD} = 1.0\text{V}$、$G_{VDD} = 1.8\text{V}$、$N_{VDD} = 3.3\text{V}$)、I/O 驱动强度和 AC/DC 时序规格相同。 --- ### 3. 硅芯片差异及软件影响 Silicon Revision 1.1 (`MPC8308CVMAFDA`) 版本,其中包含了对 Revision 1.0 的一些内部错误/勘误的修复。 对于 99% 的应用,**Rev 1.1 完全向下兼容 Rev 1.0**。但是,请记住以下两点软件方面的注意事项: 1. 系统版本寄存器 (SVR) 检查: * 如果您的引导加载程序(U-Boot)、内核或专有固件明确读取并匹配精确的 32 位 SVR 值: * Rev 1.0 返回 `0x8101_0110` * 版本 1.1 返回 `0x8101_0111` * 确保代码中的任何硬件版本检查屏蔽或接受低 4 位(例如,与 `0x8101_011x` 匹配或检查 $\ge \text{Rev } 1.0$),以免启动序列停止。 2. **硅谷勘误解决方法:** * Rev 1.0 中存在的几个已知错误在 Rev 1.1 中得到解决或改进(记录在 *MPC8308 芯片错误* 文档 `MPC8308CE` 中)。 * 固件中针对 Rev 1.0 实现的软件变通方案在 Rev 1.1 上将继续安全运行。 --- ### 总结建议 **MPC8308CVMAFDA 是 MPC8308CVMAFD 的直接推荐替代品。**它们在外形、尺寸和功能上都是即插即用的替代品。只要你的固件没有对 SVR 寄存器进行硬编码的精确匹配检查,你就可以安全地替换 `MPC8308CVMAFDA`,而无需重新设计板。
View full article
ROM API経由で.SBファイルをストリーミング再生する 私はUSBブートローダーを作成しています。目標は、SB21ファイルをUSB経由で512バイトずつのチャンクに分割してストリーミングし、それをブートローダーAPIに送信することです。しかし、SBファイルをストリーミングすると、ERASEセクションしか機能せず、loadセクションのデータは実際にはフラッシュにロードされません。SBファイルが良いのは、同じSBファイルをblhost経由でブートローダーに直接送って動作するからです。このフォーラム投稿には、ブートROMにデータをストリーミングするC言語のソースコードが添付されています。この問題を解決するのに役立つような、何か誤った情報はありませんか? 私のブートローダーコードは、NXPのkb_init、kb_deinit、kb_execute APIを使用してSBファイルをストリーミングします。 私のsb21設定yamlファイル: # 説明: Secure Binary v2.1 セクションブロック セクション:   # --------------------------------------===== SB2.1 コマンド [オプション] =====---------------------------------------   # 説明: Secure Binary v2.1 コマンドブロック、すべての可能なオプションのリスト - 必要に応じて変更してください   # 応用 -コマンド:       # アプリケーションスペースを消去。永続的なデータ用に下部の部分を予約してください -消去:           アドレス: 0x10000           長さ: 0x6BC00           mem_opt : 0           フラグ: 0       # 署名付きアプリケーションのMBIをフラッシュに読み込む -負荷:           アドレス: 0x10000           load_opt : 0           # ファイルパスは、生成されたデバイス固有の MBI に置き換えられます。           ファイル: C:\code\Application_SECURE_MBI.bin メモ: 1.blhostを使用して全く同じSB21ファイルをブートROMに送信することができ、すべて正常に動作します。SO SBIが良いと知っています 2. ブートローダーを使用して SB21 ファイルをストリーミングすると、セクション消去コマンドは実行されますが、MBI ファイルのセクションのロードが失敗するようです。しかし、kb_execute や init/deinit 呼び出しからはエラーコードがまったく返されません。皆、成功を口にする。 3. 最終的なSB21ファイルは合計155,568バイトです。ブートローダーにすべてのバイトをストリーミングすることができ、結果としてすべてのステータス_tが0x00になります。 4. CMPAはSECURE_BOOT無効化、SWDアクセスは有効、CMPAは封印されていません。CFPAもすべての機能を有効化し、公開している。ISPが有効になっています LPC55xx 回复: Streaming .SB file via ROM API こんにちは、 @guitardenver 同じSB2.1ファイルがblhostで正しく動作することから、SBファイル自体は有効であるはずです。 アプリケーションの以下のポイントをご確認いただけますか? LPC55xxユーザーマニュアルによると、ROM認証機能は以下のRAM領域を使用します。 0x30000000–0x30003FFF 0x14005000–0x140059FF リンカーマップを確認し、ワークスペース、USBバッファ、スタック、その他のアプリケーションデータがこれらの領域と重複していないか確認してください。 kb_init/kb_process/kb_deinitが間接的にskboot_authenticate()を呼び出す場合、アプリケーションのHASH割り込みベクトルはHASH_IRQHandler()を呼び出さなければなりません。また、この割り込み転送が正しく設定されていることを確認してください。 ROM APIの要件に基づくと、まず最初に確認すべき2つの領域はこれらです。   BR ハリー 回复: Streaming .SB file via ROM API 問題は確かに共有RAM領域にあった。それらはリンクファイル内に予約して、ブートローダーが触らないようにしました。ファイルストリームの処理に成功しました。ありがとう!
View full article
i.MX 95は同時4K60のデコード/エンコードをサポートしていますか? こんにちは、 i.MX 95は同時4K60のデコード/エンコードをサポートしていますか?もしなければ、NXPにはサポートできる他のプロセッサはありますか? ありがとうございます ファン 評価ボード Re: Does i.MX 95 support simultaneous 4K60 decode/encode? こんにちは、 @fan99さん 4K60のデコードとエンコードの同時実行はサポートされていません。iMX95 VPUはサポート エンコード側とデコーダー側で最大4K60fpsを共有可能。 よろしくお願いします、 志明
View full article
Streaming .SB file via ROM API I am making a USB bootloader. The goal is to stream a SB21 file via USB in 512Byte chunks and stream them to the Bootloader API. But when I stream the SB file, only the ERASE section works, no data in the load section actually gets loaded into flash. I know the SB file is good because I can send the same SB file via blhost directly to the bootloader and it works. Attached to this forum post is my C source code that streams the data to the boot ROM. Is there anything incorrect that might help solve this issue? My bootloader code uses the NXP kb_init, kb_deinit and kb_execute API to stream a SB file.  My sb21 config yaml: # Description: Secure Binary v2.1 section blocks sections:   # --------------------------------------===== SB2.1 Commands [Optional] =====---------------------------------------   # Description: Secure Binary v2.1 commands block, list of all possible options - Modify it according to your   # application   - commands:       # Erase Application space. Keep bottom reserved area for persistent data       - erase:           address: 0x10000           length: 0x6BC00           mem_opt: 0           flags: 0       # Load the signed application MBI to flash       - load:           address: 0x10000           load_opt: 0           # File path is replaced with the generated device-specific MBI.           file: C:\code\Application_SECURE_MBI.bin Notes: 1. I am able to use blhost to send the same exact SB21 file to the Boot ROM and everything works. So I know the SBI is good 2. When I use my bootloader to stream the SB21 file, it does the erase section command, but the load section of the MBI file seems to fail, but I get no error code at all from kb_execute or the init/deinit calls. They all say success.  3. the final SB21 file is 155,568 Bytes total. I am able to stream every byte to the bootloader, all with status_t = 0x00 as a result.  4. My CMPA has SECURE_BOOT disabled, SWD access is enabled, CMPA is not sealed. CFPA also have everything enabled and open.  ISP is enabled LPC55xx 回复: Streaming .SB file via ROM API Hi @guitardenver  Since the same SB2.1 file works correctly with blhost, the SB file itself should be valid. Could you please check the following points in your application? According to the LPC55xx User Manual, the ROM authentication functions use the following RAM regions: 0x30000000–0x30003FFF 0x14005000–0x140059FF Please check your linker map and make sure your workspace, USB buffer, stack, or other application data does not overlap these regions. When kb_init/kb_process/kb_deinit indirectly invoke skboot_authenticate(), the application HASH interrupt vector must call HASH_IRQHandler(). Please also confirm that this interrupt forwarding is correctly configured. These would be the first two areas I recommend checking based on the ROM API requirements.   BR Harry 回复: Streaming .SB file via ROM API The shared RAM regions was indeed the issue. I reserved those within my linker file so my bootloader does not touch them. The file stream succeeded. Thanks!
View full article
MPC8308CVMAFD Vs MPC8308CVMAFDA Hi, We would like to seek your technical expertise regarding the following part numbers: MPC8308CVMAFD MPC8308CVMAFDA Could you please clarify whether there are any differences between these two part numbers? According to the datasheet, the additional letter “A” indicates a revision level. However, we could not find any further information explaining the specific revision or its impact on the device. We would appreciate your confirmation on whether these two part numbers are electrically and functionally equivalent and interchangeable. Thank you very much for your assistance. Re: MPC8308CVMAFD Vs MPC8308CVMAFDA ### 1. Difference Between the Two Part Numbers The only difference between **MPC8308CVMAFD** and **MPC8308CVMAFDA** is the **internal silicon stepping / revision**: * **`MPC8308CVMAFD`**: Represents **Silicon Revision 1.0**. * **System Version Register (SVR):** `0x8101_0110` * **`MPC8308CVMAFDA`**: Represents **Silicon Revision 1.1** (the trailing letter **“A”** designates Rev 1.1 in Freescale/NXP’s part numbering scheme). * **System Version Register (SVR):** `0x8101_0111` Both devices share identical nominal parameters: * **Package:** 473-pin MAPBGA (19 mm × 19 mm, 0.8 mm pitch) * **Temperature Grade:** Extended / Industrial (`C` = -40°C to 105°C $T_j$) * **Core Frequency:** 333 MHz (`AF`) * **DDR Data Rate:** 266–333 MHz (`D`) * **Lead-free / RoHS:** Pb-free MAPBGA (`VM`) --- ### 2. Hardware Equivalence (Form, Fit, Function) * **Electrically & Mechanically:** **100% Pin-to-Pin and Drop-in Equivalent.** * No PCB layout, schematic, routing, power supply, or decoupling changes are required. * Ball assignments, voltage rails ($V_{DD} = 1.0\text{V}$, $G_{VDD} = 1.8\text{V}$, $N_{VDD} = 3.3\text{V}$), I/O drive strengths, and AC/DC timing specifications are identical. --- ### 3. Silicon Differences & Software Impact Silicon Revision 1.1 (`MPC8308CVMAFDA`) was released to incorporate minor internal bug/errata fixes over Revision 1.0. For 99% of applications, **Rev 1.1 is fully backward-compatible with Rev 1.0**. However, keep the following two software considerations in mind: 1. **System Version Register (SVR) Checks:** * If your bootloader (U-Boot), kernel, or proprietary firmware explicitly reads and matches the exact 32-bit SVR value: * Rev 1.0 returns `0x8101_0110` * Rev 1.1 returns `0x8101_0111` * Ensure any hardware revision checks in your code mask out or accept the lower 4 bits (e.g., matching against `0x8101_011x` or checking $\ge \text{Rev } 1.0$) so the boot sequence does not halt. 2. **Silicon Errata Workarounds:** * Several known errata present in Rev 1.0 were resolved or improved in Rev 1.1 (documented in the *MPC8308 Chip Errata*, document `MPC8308CE`). * Software workarounds implemented in firmware for Rev 1.0 will continue to operate harmlessly on Rev 1.1. --- ### Summary Recommendation **MPC8308CVMAFDA is the direct, recommended replacement for MPC8308CVMAFD.** They are form, fit, and functional drop-in replacements. You can safely substitute `MPC8308CVMAFDA` without board redesign, provided your firmware does not hardcode an exact match check on the SVR register.
View full article
S32 设计工作室许可证已过期 尊敬的恩智浦: S32 Design Studio 3.5 许可证即将到期。 请问您能否帮忙延长许可证期限? 谢谢。 激活ID:29E6-6248-FCB2-DBB6 Re: S32 Design Studio License Expired 你好, 您的S32DS许可证已延期。请使用您之前的激活码重新激活S32DS。
View full article
ZephyrでのFRDM-IMX93(A55)でのSAI/eDMAサポートに関する質問 NXPサポートの皆様、 私はZephyrを使ってFRDM-IMX93ボードのオーディオ入出力機能を評価しています。 環境: ボード:FRDM-IMX93 コア:Cortex-A55 OS:Zephyr(NXP Zephyrツリー) オーディオインターフェース:SAI3 DMA:eDMA4 オーディオコーデック:CS42448(MX93AUD-HAT) ZephyrでSAI3とeDMA4を有効にしているときにいくつかの問題に直面し、これらが既知の制限か欠陥かを確認したいと思います。 1. I2S PLL構成 ファイル: ドライバ/i2s/i2s_mcux_sai.c ビルドが以下のエラーで失敗します。 #エラー SOCシリーズ固有のclock_audio_pll_config_tを初期化します 実装は以下のみをサポートするようです: CONFIG_SOC_SERIES_IMXRT10XX CONFIG_SOC_SERIES_IMXRT11XX CONFIG_SOC_SERIES_IMXRT118X IMX93特有のハンドリングは見つかりませんでした。 これは既知の問題ですか? 2. bclkSrcSwap コンパイルエラー 以下の文はコンパイルエラーを引き起こします。 config.bitClock.bclkSrcSwap = false; メンバーは、以下の条件を満たす場合にのみ存在します。 FSL_FEATURE_SAI_HAS_BIT_CLOCK_SWAP 有効になっています。 IMX93ではこの機能は利用できないようですが、コードは依然としてメンバーにアクセスできます。 これは既知のバグですか? 3. DMAディスクリプタキャッシュ構成 ビルドが以下のエラーで失敗します。 #エラー DMA記述子の予期しない、または許可されていないキャッシュ状況 Cortex-A55はデータキャッシュを有効にするため、追加しなければなりませんでした: CONFIG_NOCACHE_MEMORY=y 進むために。 IMX93 A55にはこの設定が必要ですか? 4. eDMA4割り込み設定 デフォルトのDTS定義を使用する: edma4_2 { 割り込み = <0x0 0x80 0x2 0xa0>、 <0x0 0x80 0x2 0xa0>、 <0x0 0x81 0x2 0xa0>、 <0x0 0x81 0x2 0xa0>; }; 結果として: table_index 161 に複数の登録があります IRQ 161 (0xa1) 用 ビルドは、以下の内容で上書きした後で続行されます。 &edma4_2 { 割り込み = <0x0 0x80 0x2 0xa0>、 <0x0 0x81 0x2 0xa0>; チャネル-shared-irq-mask = <0x3 0xc>; }; これはIMX93デバイスツリー定義における既知の問題ですか? 質問 SAI + eDMAはZephyrのFRDM-IMX93 Cortex-A55で公式にサポートされていますか? SAI3とeDMA4を組み合わせた動作例は知られていますか? 上記の4つの問題は既に判明しているのでしょうか? パッチ、更新されたブランチ、または推奨される修正プログラムはありますか? 再開まで今しばらくお待ちください。 よろしくお願いいたします。 #i.MX93 Zephyr Re: Question regarding SAI/eDMA support on FRDM-IMX93 (A55) with Zephyr こんにちは@Zhiming_Liu ご回答ありがとうございます。 現状は理解しています。 現在、バージョン4.4.1でこれを検証中です。 MX93AUD-HAT(TDM 8ch)をサポートするFUTUREパッチアップデートの予定があれば教えていただけますか? あるいは、自分でサポートを実装すべきでしょうか? ご協力ありがとうございました。 よろしくお願いいたします。 サダチ Re: Question regarding SAI/eDMA support on FRDM-IMX93 (A55) with Zephyr こんにちは、 @sadachi さん。 パッチを提出したエンジニアに確認したところ、sai+edmaの Zephyrパッチ はv4.1 でしか テストされていません。 検証済みのv4.1バージョンの使用方法については、下記のドキュメントを参照してください。 https://community.nxp.com/t5/i-MX-Processors-Knowledge-Base/Run-Zephyr-on-A55-with-FRDM-IMX93-and-FRDM-IMX91/ta-p/2143151 バージョン4.1以降を使用している場合、これらの問題は想定内のものです。 よろしくお願いします、 志明 Re: Question regarding SAI/eDMA support on FRDM-IMX93 (A55) with Zephyr こんにちは@sadachi  現時点でソフトウェアチームはこの問題を調査する十分なリソースも時間もありません。今のところ、もしお急ぎでしたら、ご自身で修理を試みていただくのも良いかもしれません。 よろしくお願いします、 志明 Re: Question regarding SAI/eDMA support on FRDM-IMX93 (A55) with Zephyr こんにちは@Zhiming_Liu チームの状況は理解しました。お知らせいただきありがとうございます。 まずはこちらで試してみます。もし不明な点があれば、アドバイスをいただけるとありがたいです。 よろしくお願いします、 サダチ
View full article
S32G399 Bare Metal DDR initialization Greetings! We are trying to reproduce this core sequence in booting process: but encountered some problems during DDR initialization by M7 core. 1. We created a new project from example in Design Studio; (Linflexd_Uart_Ip_Example_S32G399A_M7: Debug_RAM); 2. Configured and verified DDR, generated source files related to ddr_*.c; 3. copied and adjusted some code related to DDR initialization from GoldVIP example and arm-trusted-firmware; 4. we've got such code sequence in the main.c:   Clock_Ip_Init(&Mcu_aClockConfigPB[0]); IntCtrl_Ip_Init(&IntCtrlConfig_0); Siul2_Port_Ip_Init(NUM_OF_CONFIGURED_PINS0, g_pin_mux_InitConfigArr0); Mpu_M7_Ip_Init(&MPU_M7_ModuleConfig_0); EnableRdInterconnect(2); // RD2 EnableRdInterconnect(3); // RD3 /* 2. NoC QoS */ FlexNOC_InitNoc(4); // 4 - CORE_ID_M7_0 enable_partition(); ddr_status = ddr_init();   we noticed, that after DDR is initialized it is in sleeping mode, so we wake it up:   *(volatile uint32_t*)0x403C0000 = 0x83080023; *(volatile uint32_t*)0x403C0020 &= ~0x1; *(volatile uint32_t*)0x403C0030 = 0x0; *(volatile uint32_t*)0x403C0320 = 0x0; *(volatile uint32_t*)0x403C0320 = 0x1;   The DDR memory starts from address 0x60000000, so during the Debugging with Debug Probe we can see in Assembly that memory is allocated, no errors, no hard fault, but still if we call in GDB:   set {uint32_t}0x60000000 = 0xDEADBEEF or x/1xw 0x60000000   it returns "Cannot access memory at address 0x60000000"   ddr_status returns 0.   Could you please guide us what we are doing wrong? and is that diagram actually applicable as recommended by NXP way to boot S32G399 board?   Thank you! Re: S32G399 Bare Metal DDR initialization Hello, @Interrogator  Thanks for your post. Actually the flow you mentioned is not a typical booting flow while using the S32G platform. Typical booting flow is as described in AN13750 and GoldVIP, a bootloader is running on the M7_0(also init clock, pin, etc.), which is responsible for loading images for different partition(like M7_1/2, A53_0), while Linux BSP is loaded to A53_0, and DDR would be initialized by the TFA running on the A53_0. May I know if you are currently working the design? if so, using the booting flow described above is relatively recommended. BR Chenyin Re: S32G399 Bare Metal DDR initialization @chenyin_h thank you for your reply! I really appreciate that. Could you also help me with understanding one thing: we currently have the board on hands, and possibly M7 doesn't have bootloader. We flashed Linux Image built by Yocto BSP 46 on the SD card (.sdcard file)), inserted card in the board, switched pins on the board to load from SD card and expected the same behavior as on S32G274, but UART output is completely empty. Although pressing buttons while in the COM session (MobaXterm) making Rx indicator on the board flashing. To see Linux output we need to have M7 bootloader, right? Could you pls suggest the best approach in our situation? Thank you! Re: S32G399 Bare Metal DDR initialization @chenyin_h greetings! 1. We use custom board that only have SW3, SW6.1-2, SW10.1-2 and SW12.1-2 pins. 2. We run bitbake and build an image from the source codes (kernel, bootloaders, rootfs) on our machine. Re: S32G399 Bare Metal DDR initialization Hello, @Interrogator  Thanks for your confirmation 1. Typically, with default BSP code/settings, the images built are targeted booting the S32G3 reference board like RDB3/EVB3. 2. Since you are working with the custom board, it is possible that the images built that could not boot the board correctly, which is actually a custom board bring up issue. Not sure if you had made any modification on the original BSP46 BSP and any debug logs for locating the issue? BR Chenyin Re: S32G399 Bare Metal DDR initialization Hello, @Interrogator  Thanks for your reply. If you do not need use the M7 side, solely booting the board with BSP is applicable.(M7 bootloader is not mandatory in such setup) Regarding to the issue you met 1. What kind of board is used? custom one or reference design from NXP? 2. How the BSP46 images that flash to SD card are generated? pre-built images or custom built images are used? BR Chenyin  Re: S32G399 Bare Metal DDR initialization Good day, @chenyin_h  Thank you for your active participation! 1. We tried out the pre-built BSP 46 for S32G3 RDB3 right now, and unfortunately experienced the same problem. 2. We started Debugging on A core with s32g3xx_attach.py script and found this log in the Debugger Console: 394,149 =cmd-param-changed,param="remote hardware-breakpoint-limit",value="6" 394,149 =cmd-param-changed,param="remote hardware-watchpoint-limit",value="4" 394,150 =cmd-param-changed,param="mem inaccessible-by-default",value="off" 394,151 =cmd-param-changed,param="mem inaccessible-by-default",value="on" 394,164 ~"Core can't be stopped. State: CoreMode.Disabled\r\n" 394,165 ~"Type of the error: [CoreError]\r\n" 394,165 ~"Error code: [200]\r\n" 394,165 ~"\r\n" 394,165 ~"\r\n" 394,165 ~" --- STACK TRACE OF THE INIT SCRIPTS ---\r\n" Does this give you any clues? s32g3xx_attach.py on M core returns the same result. However, s32g3xx_generic_bareboard.py works fine, but our idea was to attach debugger to the core that is already launched and check its status via Registers in Assembly. Re: S32G399 Bare Metal DDR initialization Hello, @Interrogator  Thanks for your reply. The BSP46 pre-built images should work on RDB3(unless it is very old version board) 1. Would you mind confirming if you have both RDB3 and custom board?(since different board are mentioned in your different replies) 2. The final target is to run the BSP or GoldVIP style design(M bootloader -> A(BSP) + M(App))? based on your custom board or RDB3 is enough? We could discuss further for the details(If some of the contents are not convenient to share, we may also discuss it in private messages/support case), and to divide the target into several phases to help you to use the S32G efficiently in your system designed. BR Chenyin Re: S32G399 Bare Metal DDR initialization Hello, @Interrogator  Thanks for your reply. Sorry that I feel a little confused about your testing setup, would you mind clarifying it accordingly: 1. From hardware view, may I know if you hold a custom board(the board that designed by your company or 3rd party)  or a reference board(designed by NXP, you may bought it from NXP or any certified distributer, the reference board of S32G3 may be called RDB3/EVB3/GoldBox3)? 2. BSP is software released by NXP which is mainly targeted running on A53 side of S32G3, would you please help to confirm if your final target is to run BSP on RDB3? or run BSP on your custom board? BR Chenyin Re: S32G399 Bare Metal DDR initialization Hello, @chenyin_h Sorry for the confusing answer in the previous post. Let me clarify it a bit for you: 1. I'm holding a custom board 2. my final target is to run BSP on our custom board Thank you! Re: S32G399 Bare Metal DDR initialization Hello, @Interrogator  Thanks for your confirmation. For such bring up issue, I may need to check your hardware design firstly, in order for conveniently share the information like schematic, I will help you create a private case later, for better further discussion. BR Chenyin Re: S32G399 Bare Metal DDR initialization Greetings, @chenyin_h 1. I have only custom board, I just tried different approaches to launch it (RDB3 and GoldVIP) 2. The final target is to run the RDB3/BSP approach. Thank you for your engagement, I wouldn't mind further help. Which additional information would be helpful for you?
View full article
漏洞:dw-mipi-dsi:在非突发DSI桥接器上720p60分辨率输出异常 你好, 我们发现 NXP 下游内核 (lf-6.18.y) 存在问题,我们认为问题是由以下原因造成的: ▎ LF-14666-2:drm/bridge:synopsys:dw-mipi-dsi:实现 720p60 的修复 在 i.MX95 上使用 TI SN65DSI86(DSI 转 DisplayPort)时,720p60 会出现图像闪烁。 在非突发模式下,DSI_VID_HLINE_TIME 为 htotal * bpp / (lanes * 😎 通道字节时钟周期,如果不是整数则向上取整。对于 4 通道 RGB888 的 720p60,数值为 1237.5,四舍五入为 1238。这样一来,DSI 线就比 DPI 线长,误差会在帧内累积。只有在 HFP 期间返回 LP 才会将每行的行计时器与 DPI 重新同步。 Mainline 始终在 HFP 中启用 LP。LF-14666-2 将其设为可选的,仅当 DSI 设备设置 MIPI_DSI_MODE_VIDEO_NO_HFP 时才可设置。这对于 LT8912B 来说是有效的,因为 LF-14666-1 向该驱动程序添加了标志。但是舍入操作来自主机控制器,而不是设备,因此,只要线路时间为小数,所有其他未设置标志的桥接器或面板(例如 SN65DSI86)现在都会中断。 我已在邮件中附上一个补丁,可以解决我们遇到的问题,如果有人能帮忙看一下,我将不胜感激。 谢谢, 安托万·古比 Linux
View full article
BUG: dw-mipi-dsi: 720p60 broken on non-burst DSI bridges Hello, We have an issue with the NXP downstream kernel (lf-6.18.y) that we think is caused by: ▎ LF-14666-2: drm/bridge: synopsys: dw-mipi-dsi: Implement fixup for 720p60 On i.MX95 with a TI SN65DSI86 (DSI to DisplayPort), 720p60 gives a flickering image. In non-burst mode, DSI_VID_HLINE_TIME is htotal * bpp / (lanes * 😎 lane byte clock cycles, rounded up when that isn't an integer. For 720p60 on 4 lanes with RGB888 that's 1237.5, rounded to 1238. The DSI line is then longer than the DPI line, and the error builds up over the frame. Only returning to LP during HFP resyncs the line timer to DPI on every line. Mainline always enables LP in HFP. LF-14666-2 made it optional, only when the DSI device sets MIPI_DSI_MODE_VIDEO_NO_HFP. That works for LT8912B, because LF-14666-1 adds the flag to that driver. But the rounding comes from the host controller, not from the device, so every other bridge or panel that doesn't set the flag (SN65DSI86 for example) is now broken whenever the line time is fractional. I attached to this message a patch the corrects the issue for us, I would appreciate if anyone can take a look at this. Thanks, Antoine Gouby Linux
View full article
i.MX93 FRDM:使用 ISI 进行 RAW10 捕获时,IMX219 和 IMX708 每帧仅写入一行。 你好, 我们正在FRDM-IMX93上安装MIPI CSI-2 RAW相机,希望得到NXP的帮助。IMX219 和 IMX708 都能启动并传输数据帧,但每种传感器只能捕获一行数据。 帧包含数据。其他所有行均为零。在 IMX219 上,我们测试的每个分辨率都会出现这种情况。我们不清楚原因,恳请您指点。 这里曾报道过内核 6.12.20 上出现过类似的症状,但没有找到解决方案: https://community.nxp.com/t5/i-MX-Graphics/i-MX93-RAW10-capture-issue-only-first-line-valid-IMX219-ISI/mp/2321729 环境 - 板:FRDM-IMX93(机器型号 = imx93-11x11-lpddr4x-frdm),摄像头位于 P6 MIPI CSI 连接器上 - 电路板支持包。:imx-6.18.37-2.1.0来自 nxp-imx/imx-清单 (meta-imx rel_imx_6.18.37_2.1.0)Yocto 6.0.2 wrynose,发行版 = fsl-imx-wayland - 内核:6.18.37-2.1.0-gddef48f9b907 - Pipeline: sensor --csidev-4ae00000.csi (dwc-mipi-csi2) --crossbar --mxc_isi.0-> mxc_isi.0.捕获 (/dev/video0) - 格式:SRGGB10_1X10 / RG10,2 条数据通道 传感器 1. Raspberry Pi 相机模块 v2 NoIR (IMX219) - 内置 imx219 驱动程序以及未修改的 电路板支持包。 CSI 和 ISI 驱动程序 - 链路频率:456 MHz 2. 树莓派摄像头模块 3 NoIR (IMX708) - 驱动程序移植自 Raspberry Pi 内核 (rpi-6.12.y) - 链路频率:450 MHz - 如果不做进一步的更改,该传感器会产生 IPI FIFO 溢出,并且没有帧。当传感器寄存器 0x3095 设置为 0 时,帧速率为 56 fps,分辨率为 2304x1296。 结果 传感器分辨率图像源结果 IMX219 640x480 实时图像,彩色条形帧已输出,但只有第 0 行有数据。 已交付 IMX219 1640x1232 彩色条形帧,但只有第 0 行包含数据。 IMX219 1920x1080 实时图像,彩色条形帧已输出,但只有第 0 行有数据。 IMX219 3280x2464 彩色条形帧已输出(14.5 fps),但只有第 0 行有数据。 IMX708 2304x1296 彩色条形帧已输出(56 fps),但只有第 0 行有数据。 在每种情况下,缓冲区的大小都符合预期(宽度 x 高度 x 2 字节)。第 0 行包含预期数据,例如颜色条。其余所有行均为零。IMX219 测试结果显示未检测到 CSI 或 ISI。 dmesg 中出现错误。 命令(IMX219,640x480) media-ctl -V "'imx219 2-0010':0[fmt:SRGGB10_1X10/640x480]" media-ctl -V "'csidev-4ae00000.csi':0[fmt:SRGGB10_1X10/640x480 field:none]" media-ctl -V "'crossbar':0[fmt:SRGGB10_1X10/640x480 field:none]" media-ctl -V "'mxc_isi.0':0[fmt:SRGGB10_1X10/640x480字段:无]" media-ctl -V "'mxc_isi.0':1[fmt:SRGGB10_1X10/640x480字段:无]" v4l2-ctl -d /dev/video0 --set-fmt-video=width=640,height=480,pixelformat=RG10 \ --stream-mmap --stream-count=10 --stream-to=/tmp/cap.bin 流式传输期间读取的寄存器值(IMX219,640x480,调试 CSI 版本,症状相同) ISI 0x4ae40000: CHNL_CTRL (0x00) = 0xe0000000 CHNL_IMG_CTRL (0x04) = 0x0f008001 CHNL_IMG_CFG (0x0c) = 0x01e00280 媒体混合 0x4ac10000: 0x30 = 0x00010158 0x3c = 0x00000e07 0x40 = 0x00000001 0x44 = 0x00019140(帧间值) 0x48 = 0x0002291c 问题 1.i.MX93 是否验证了通过 ISI 从 CSI-2 传感器捕获 RAW 数据的功能?如果是,请问使用了哪种传感器、电路板支持包。版本和配置? 2. 是否有适用于此用例的已知问题、勘误或必需设置? 3. 接下来我们应该检查什么?请与我们联系,告知我们需要哪些注册表、日志或捕获文件,我们将提供这些文件。 4. FRDM-IMX93 上是否有适用于 IMX219 或其他 RAW 传感器的参考设备树或补丁? 我们可以根据要求分享完整日志、设备树叠加图和原始捕获数据。 感谢您的支持。 Linux Yocto Project Re: i.MX93 FRDM: RAW10 capture through ISI writes only one line per frame with IMX219 and IMX708 我已经把imx219的补丁发给你了,请参考这个。
View full article
imx93:SRK撤销 你好, 我正在尝试对我的已关闭的imx93板执行密钥撤销操作。 我的脑脊液文件内容如下: [标题] 目标 = AHAB 版本 = 1.0 [安装SRK] 文件 = "../cst-3.4.0/crts/SRKtable.bin" 来源 = "../cst-3.4.0/crts/SRK2_sha384_secp384r1_v3_usr_crt.pem" 来源索引 = 1 源集 = OEM 撤销次数 = 0x1 [验证数据] 文件 = "spl.bin" 偏移量 = 0x400 0x490 其思路是使用 SRK2 进行签名,并撤销 SRK1(0x1 位掩码)。从该镜像启动可以正常工作,但我仍然可以从使用 SRK1 签名的镜像启动。 撤销 SRK1 还需要做其他什么吗? 谢谢! 马蒂厄 Re: imx93: SRK revocation 您好,我也在研究 i.MX93 上的 SRK 撤销,谢谢您的提示。ahab_commit 0x10 的确是使撤销生效的原因,但我对其输出以及如何在现场设备上使用它有一个疑问。 在一台封闭的 i.MX93 上,我启动了第一个镜像,该镜像包含一个容器,该容器使用 SRK 表的第一个密钥 (SRK0) 和第四个密钥(掩码 0x8,SRK3)的撤销位进行签名,但撤销尚未应用,然后从 u-boot 控制台运行了 ahab_commit 0x10: - 第一次提交回答“Ahab 提交成功”。信息类型为 0x10”,然后第 4 个密钥似乎被撤销了:用该密钥签名的镜像(在提交之前启动)之后被拒绝; - 之后,连续三次运行完全相同的命令(相同的参数,相同的 u-boot),总是回答“Ahab commit 成功”。信息类型为 0x0,ahab_status 中没有事件。 “信息类型”值是什么意思?这是实际已执行操作的掩码吗?所以 0x0 表示没有什么需要执行的?据我所知,没有其他方法可以知道撤销是否仍在进行中(撤销前后可读的熔丝组和 ele_info 完全相同)。 这对于现场设备来说很重要,因为没有人可以在 u-boot 控制台中输入命令:提交必须由 u-boot 自动运行(启动命令)。该命令应该只运行一次(需要添加一个标志来跟踪它),还是可以每次启动时都将其保留在启动命令中?我更倾向于第二种方案,这样即使跳过了某些更新版本,任何新版本都可以包含撤销信息。 谢谢您! Re: imx93: SRK revocation 成功了,谢谢。不过,我必须添加对 ahab_commit 主线版本的支持: https://lists.denx.de/pipermail/u-boot/2024-March/548873.html Re: imx93: SRK revocation 检查是否缺少步骤 ahab_commit 0x10 此致 哈维
View full article
Question regarding SAI/eDMA support on FRDM-IMX93 (A55) with Zephyr Dear NXP Support, I am evaluating audio input/output functionality on the FRDM-IMX93 board using Zephyr. Environment: Board: FRDM-IMX93 Core: Cortex-A55 OS: Zephyr (NXP Zephyr tree) Audio Interface: SAI3 DMA: eDMA4 Audio Codec: CS42448 (MX93AUD-HAT) While enabling SAI3 and eDMA4 in Zephyr, I encountered several issues and would like to confirm whether these are known limitations or defects. 1. I2S PLL configuration File: drivers/i2s/i2s_mcux_sai.c Build fails with: #error Initialize SOC Series-specific clock_audio_pll_config_t The implementation appears to support only: CONFIG_SOC_SERIES_IMXRT10XX CONFIG_SOC_SERIES_IMXRT11XX CONFIG_SOC_SERIES_IMXRT118X and I could not find IMX93-specific handling. Is this a known issue? 2. bclkSrcSwap compilation error The following statement causes a compilation error: config.bitClock.bclkSrcSwap = false; The member exists only when: FSL_FEATURE_SAI_HAS_BIT_CLOCK_SWAP is enabled. For IMX93 this feature appears to be unavailable, yet the code still accesses the member. Is this a known bug? 3. DMA descriptor cache configuration Build fails with: #error Unexpected or disallowed cache situation for dma descriptors Since Cortex-A55 enables data cache, I had to add: CONFIG_NOCACHE_MEMORY=y to proceed. Is this configuration required for IMX93 A55? 4. eDMA4 interrupt configuration Using the default DTS definition: edma4_2 { interrupts = <0x0 0x80 0x2 0xa0>, <0x0 0x80 0x2 0xa0>, <0x0 0x81 0x2 0xa0>, <0x0 0x81 0x2 0xa0>; }; results in: multiple registrations at table_index 161 for irq 161 (0xa1) The build proceeds after overriding it with: &edma4_2 { interrupts = <0x0 0x80 0x2 0xa0>, <0x0 0x81 0x2 0xa0>; channels-shared-irq-mask = <0x3 0xc>; }; Is this a known issue in the IMX93 device tree definition? Questions Is SAI + eDMA officially supported on FRDM-IMX93 Cortex-A55 under Zephyr? Is there a known working example using SAI3 + eDMA4? Are the above four issues already known? Are there any patches, updated branches, or recommended fixes available? Thank you for your support. Best regards, #i.MX93 #ZEPHYR Re: Question regarding SAI/eDMA support on FRDM-IMX93 (A55) with Zephyr Hi @Zhiming_Liu  Thank you for your response. I understand the current situation. I am currently verifying this with v4.4.1. Could you please let me know if there are any plans for a future patch update to support the MX93AUD-HAT (TDM 8ch)? Alternatively, should I implement the support on my own? Thank you for your assistance. Best Regards, sadachi Re: Question regarding SAI/eDMA support on FRDM-IMX93 (A55) with Zephyr Hi @sadachi  I checked with the engineer who submitted the patch, and the Zephyr patch for sai+edma has only been tested in v4.1. Please refer to the document below for instructions on using the verified v4.1 version. https://community.nxp.com/t5/i-MX-Processors-Knowledge-Base/Run-Zephyr-on-A55-with-FRDM-IMX93-and-FRDM-IMX91/ta-p/2143151 If you are using version 4.1 or later, these issues are to be expected. Best Regards, Zhiming Re: Question regarding SAI/eDMA support on FRDM-IMX93 (A55) with Zephyr Hi @sadachi  At the moment, the software team doesn't have enough resources or time to look into this issue. For now, if you're in a hurry, you might want to try fixing it yourself. Best Regards, Zhiming Re: Question regarding SAI/eDMA support on FRDM-IMX93 (A55) with Zephyr Hi @Zhiming_Liu  I understand the team's situation, thank you for letting me know. I'll give it a try on my end first, and I'd appreciate any advice if I run into something unclear. Best Regards, sadachi
View full article
关于 Zephyr 对 FRDM-IMX93 (A55) 的 SAI/eDMA 支持的问题 尊敬的NXP技术支持: 我正在使用 Zephyr 评估 FRDM-IMX93 板上的音频输入/输出功能。 环境: 电路板:FRDM-IMX93 核心:Cortex-A55 操作系统:Zephyr(NXP Zephyr 内核树) 音频接口:SAI3 DMA:eDMA4 音频编解码器:CS42448 (MX93AUD-HAT) 在 Zephyr 中启用 SAI3 和 eDMA4 时,我遇到了一些问题,想确认这些是已知的限制还是缺陷。 1. I2S PLL 配置 文件: drivers/i2s/i2s_mcux_sai.c 版本失败,并显示以下错误信息: #错误 初始化 SOC 系列特定 clock_audio_pll_config_t 该实现似乎仅支持: CONFIG_SOC_SERIES_IMXRT10XX CONFIG_SOC_SERIES_IMXRT11XX CONFIG_SOC_SERIES_IMXRT118X 我找不到针对 IMX93 的特定处理方法。 这是已知问题吗? 2. bclkSrcSwap 编译错误 以下语句会导致编译错误: config.bitClock.bclkSrcSwap = false; 该成员仅在以下情况下存在: FSL_FEATURE_SAI_HAS_BIT_CLOCK_SWAP 已启用。 对于 IMX93,此功能似乎不可用,但代码仍然可以访问成员。 这是已知漏洞吗? 3. DMA描述符缓存配置 版本失败,并显示以下错误信息: #错误 DMA描述符的缓存情况意外或被禁止 由于 Cortex-A55 支持数据缓存,所以我必须添加: CONFIG_NOCACHE_MEMORY=y 继续。 IMX93 A55 是否需要这种配置? 4. eDMA4 中断配置 使用默认的 DTS 定义: edma4_2 { 中断 = <0x0 0x80 0x2 0xa0>, <0x0 0x80 0x2 0xa0>, <0x0 0x81 0x2 0xa0>, <0x0 0x81 0x2 0xa0>; }; 结果如下: 在表索引 161 处存在多个注册 中断 161 (0xa1) 覆盖此设置后,版本将继续进行: &edma4_2 { 中断 = <0x0 0x80 0x2 0xa0>, <0x0 0x81 0x2 0xa0>; channels-shared-irq-mask = <0x3 0xc>; }; 这是 IMX93 设备树定义中已知的问题吗? 问题 Zephyr 系统下,FRDM-IMX93 Cortex-A55 是否正式支持 SAI + eDMA? 是否有使用 SAI3 + eDMA4 的已知可行示例? 以上四个问题是否已被知晓? 是否有任何补丁、更新分支或推荐的修复方案? 感谢您的支持。 顺祝商祺! #i.MX93 #和风 Re: Question regarding SAI/eDMA support on FRDM-IMX93 (A55) with Zephyr 嗨@Zhiming_Liu 感谢您的回复。 我了解目前的情况。 我目前正在使用 v4.4.1 版本进行验证。 请问未来是否有计划发布补丁更新以支持 MX93AUD-HAT(TDM 8通道)? 或者,我应该自己实现这个支持功能吗? 谢谢你的帮助。 顺祝商祺! 佐田 Re: Question regarding SAI/eDMA support on FRDM-IMX93 (A55) with Zephyr 嗨@sadachi 我向提交补丁的工程师确认过,Sai+EDMA 的Zephyr 补丁只在 v4.1 版本中测试过。 请参考以下文档,了解如何使用已验证的 v4.1 版本。 https://community.nxp.com/t5/i-MX-Processors-Knowledge-Base/Run-Zephyr-on-A55-with-FRDM-IMX93-and-FRDM-IMX91/ta-p/2143151 如果您使用的是 4.1 或更高版本,则出现这些问题是正常的。 此致, 志明 Re: Question regarding SAI/eDMA support on FRDM-IMX93 (A55) with Zephyr 嗨@sadachi 目前,软件团队没有足够的资源或时间来调查这个问题。如果你时间紧迫,不妨现在就尝试自己修理。 此致, 志明 Re: Question regarding SAI/eDMA support on FRDM-IMX93 (A55) with Zephyr 嗨@Zhiming_Liu 我了解球队的情况,谢谢你告诉我。 我先自己试一下,如果遇到任何不清楚的地方,请不吝指点。 此致, 佐田
View full article
imx93: SRK revocation Hello, I am trying to perform key revocation on my closed imx93 board. My CSF file looks like: [Header] Target = AHAB Version = 1.0 [Install SRK] File = "../cst-3.4.0/crts/SRKtable.bin" Source = "../cst-3.4.0/crts/SRK2_sha384_secp384r1_v3_usr_crt.pem" Source index = 1 Source set = OEM Revocations = 0x1 [Authenticate Data] File = "spl.bin" Offsets = 0x400 0x490 The idea is to sign with SRK2 and revoke SRK1 (0x1 bitmask). Booting from that image works fine, but I can still also boot from an image signed with SRK1. Is there anything else that needs to be done in order to revoke SRK1? Thanks, Mathieu Re: imx93: SRK revocation Hello, I am working on SRK revocation on i.MX93 too, and thanks for the hint. ahab_commit 0x10 is indeed what makes the revocation effective, but I have a question about its output and about how to use it on devices in the field. On a closed i.MX93, I booted the first image carrying a container signed with the first key of the SRK table (SRK0) and with the revoke bit of the 4th key (mask 0x8, SRK3), with the revocation not yet applied, and ran ahab_commit 0x10 from the u-boot console: - this first commit answered "Ahab commit succeeded. Information type is 0x10", and the 4th key then seems to be revoked: an image signed with it, which booted before the commit, is refused afterwards; - after that, running exactly the same command again (same argument, same u-boot), three times in a row, always answers "Ahab commit succeeded. Information type is 0x0", with no events in ahab_status. What does the "Information type" value mean? Is it the mask of what has actually been committed, so 0x0 means nothing was left to commit? As far as I can see there is no other way to know whether a revocation is still pending (the readable fuse banks and ele_info are identical before and after). This matters for devices in the field, where nobody can type the command in the u-boot console: the commit has to be run automatically by u-boot (boot command). Should it be run only once, which would need a flag to track it, or is it fine to leave it in the boot command at every boot? I would prefer the second option, so that any new build can carry the revocation even if some update version was skipped. Thanks! Re: imx93: SRK revocation That worked thanks. I had to add support for ahab_commit mainline though: https://lists.denx.de/pipermail/u-boot/2024-March/548873.html Re: imx93: SRK revocation check if missing the step ahab_commit 0x10 Regards Harvey
View full article
バグ:dw-mipi-dsi:非バーストDSIブリッジで720p60が壊れています こんにちは、 NXPのダウンストリームカーネル(lf-6.18.y)に問題が発生しており、その原因は以下の通りだと考えています。 ▎ LF-14666-2: drm/bridge: synopsys: dw-mipi-dsi: 720p60 の修正を実装 TI SN65DSI86(DSI-DisplayPort変換アダプタ)を搭載したi.MX95では、720p60で画像がちらつく。 非バーストモードでは、DSI_VID_HLINE_TIME は htotal * bpp / (lanes * 😎 レーンバイトクロックサイクル。整数でない場合は切り上げ。720p60で4レーン、RGB888の場合、1237.5となり、四捨五入すると1238になります。DSIラインはDPIラインよりも長くなり、フレーム全体にわたって誤差が蓄積されていく。HFP中にLPに戻った場合のみ、すべてのラインでラインタイマーがDPIに再同期されます。 メインラインでは常にHFPでLPが有効になります。LF-14666-2では、DSIデバイスがMIPI_DSI_MODE_VIDEO_NO_HFPを設定した場合のみ、これをオプションにしました。これはLT8912Bに合っています。なぜならLF-14666-1はそのドライバにフラグを追加するからです。しかし、丸めはデバイスではなくホストコントローラから来ているため、フラグを設定しない他のブリッジやパネル(例えばSN65DSI86)は、ライン時間が分数になると壊れてしまいます。 このメッセージに問題を修正するパッチを添付しました。どなたか見ていただけるとありがたいです。 ありがとう、 アントワーヌ・グビー Linux
View full article