Multi Source Translation Content

キャンセル
次の結果を表示 
表示  限定  | 次の代わりに検索 
もしかして: 

Multi Source Translation Content

ディスカッション

ソート順:
如何为 KSDK 和 PEx 项目的新 MQX RTOS 添加 MFS 和 Shell 支持 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 大家好, 基于如何使用 KDS 和 KSDK 将 RTCS 添加到处理器专家项目,您可以在下面找到使用 KSDK1.2 和处理器专家将 MFS 和 Shell 包含到 KDS3.0 项目的步骤。 感谢Carlos_Musich提供的出色文档以及本文档的草稿。 此致, 艾萨克·阿维拉 文件系统 回复:如何为 KSDK 和 PEx 项目的新 MQX RTOS 添加 MFS 和 Shell 支持 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 感谢 Isaac 的演讲。 我使用 Shell 和适用于 K60D100M micro 的 shell 创建了 KDS3.0 项目。KSDK 1.2.0。 我遇到的唯一问题是构建变量。 在 Properties\C/C++ Build\Build Variables 中缺少 KSDK_PATH(参见插入的图像)。 我创建了几个任务并在调试器下运行应用程序。调试器下没有 TAD 信息。 我知道,只需查看 TAD 信息,调试器就应该在运行后在任务内部的某个地方停止。 也许你已经解决了这个问题。 谢谢! 列昂尼德·博尔夏克。
記事全体を表示
EUF-ACC-T1574 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> フリースケールは、Kinetisマイクロコントローラを使用して自動車開発を容易にします。車載用Kinetis EAシリーズ・マイクロコントローラは、シンプルなツール、広範な開発環境、および-40°Cから125°Cの温度範囲にわたる車載グレードの認定により、市場投入までの時間を短縮します。フリースケール・オートモーティブのポートフォリオ (S32、S12、MagniV、Kinetis EA) とエコシステム <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> フリースケールは、Kinetisマイクロコントローラを使用して自動車開発を容易にします。車載用Kinetis EAシリーズ・マイクロコントローラは、シンプルなツール、広範な開発環境、および-40°Cから125°Cの温度範囲にわたる車載グレードの認定により、市場投入までの時間を短縮します。フリースケール・オートモーティブのポートフォリオ (S32、S12、MagniV、Kinetis EA) とエコシステム
記事全体を表示
示例 S32K118-SRAM-keep_data_over_SW_reset v0_1 S32DS.ARM.2.2 ******************************************************************************** * Detailed Description: * The purpose of this example is show how to keep data in SRAM memory over SW * reset. SW reset is triggered by pressing the SW3 button on the S32K118EVB. * Reset is delayed for 514 LPO cycles. In the RCM interrupt, SRAMU_RETEN is * cleared allowing to retain SRAM data during the reset. After SW reset, * SRAMU_RETEN is set to allow accesses to SRAM. * File startup_S32K116.S in modified to skip ECC RAM initialization for SW reset * source. To check whether stored data stayed unmodified in the SRAM, specified * address is read and the LED lights up. * ------------------------------------------------------------------------------ * Test HW: S32K118EVB-Q064 * MCU: S32K118 LAMLH 0N97V QTZE1802B * Fsys: fsys = 48MHz * Debugger: Lauterbach Trace32 * Target: Debug * Terminal: 19200-8-no parity-1 stop bit-no flow control * EVB connection: default ******************************************************************************** Revision History: Ver Date Author Description of Changes 0.0 May-17-2023 David Tosenovjan Initial version *******************************************************************************/
記事全体を表示
s32k322 EMAC RMII 问题 您好, 我们 我们 使用 的 恩智浦 S32K322 微控制器 并 经历 以太网 以太网 接收 问题: TX 传输 正常工作 正常、 但 RX 接收 不 不 功能.关于 硬件 硬件方面 硬件方面、 硬件方面 RMII 接口 是 直接 与 直接连接到 以太网 以太网 交换机、 并且 我们 我们 验证了 开关 电路板 PCB 迹线 长度 匹配 和 阻抗 控制 满足 设计 设计 符合设计要求。用于 功率 排序、 我们 目前 确保 手动 确保 开关 开关 完成 其 开机 之前 在 S32K322。 测试期间 测试期间、 我们 我们 开关 开关 发送 ARP 数据包 并 已 测量到 测量了 与 RX 信号 波形 用 示波器 示波器、 所有 所有 所有 看起来 正确。然而 然而 S32K322 EMAC 不 不 进入 接收 接收 中断 (与 相同 波形 成功 成功 接收到 在 另一个 ECU 平台)。我们 我们还 还 检查了 我们还检查了 EMAC 接收 和 错误 计数器 中的 寄存器中的 和错误计数器、 和 都 读取 为 零.所有 时钟 频率 配置 已 已 时钟频率配置 频率配置 正确。 正确。请 帮助 提供 额外的 故障排除 意见 或 建议。   顺祝商祺! 李永祥 Re: s32k322 EMAC RMII issue 你好@PavelL、 感谢您的答复。我们已经检查了所提供的一些要点。 只有在交换机完全启动并运行(确认与其他端口通信)后,才会接通 MCU 的电源。我们增加了图中所示的延迟,但无济于事。 我们检查了时钟并重新配置了它,但 RX 计数器仍然没有显示新的计数。 在外设配置中选择 RMII 模式。 交换机可以从 TX 方向正确接收和转发 RMII 帧到其他端口,因此交换机配置似乎是正确的。我们还扫描了交换机和 MCU RX0/RX1 信号提供的 TXCLK,波形看起来很好,交换机的帧没有明显问题。 我们正在对照参考示例进行交叉检查。 我们使用的是 RTD 6.0.0。测试项目附后,以供验证(代码混乱,敬请原谅,这是测试固件)。   顺祝商祺! 李永祥 Re: s32k322 EMAC RMII issue 你好@YongxiangLi、 有几个方面看起来值得首先检查。 由于发送工作正常,但 RX 数据包计数器和 RX 错误计数器都保持为 0,我目前怀疑 EMAC 根本无法识别有效的 RMII 接收活动,而不是接收帧后再丢弃它们。   最重要的检查是   1) 初始化期间的 RMII 参考时钟计时 在执行 emac/引脚/时钟初始化之前,请验证来自交换机的外部 50 MHz RMII 参考时钟是否已经存在并稳定在 S32K322 引脚上。很可能需要增加较小的延迟,正如 S32K3-T-BOX 所建议的那样。另请注意下面代码片段的第一行: PavelL_0-1781082817961.png 2) MCU 内部的 RMII 时钟配置 对于 S32K3 RMII,MAC 在 EMAC_MII_RMII_TX_CLK 上使用 50 MHz 的 RMII 参考时钟,而外部 RX_CLK 引脚不在 RMII 模式下使用。但是,仍需要正确配置内部 EMAC RX/TX 时钟(100 Mbps 通常为 25 MHz,源自 50 MHz RMII 参考时钟)。请仔细检查 EMAC 时钟多路复用器/分频器设置。 用于 S32K3 的 RMII 时钟 3) RMII 模式选择 请确认 gmac 驱动程序(用于 EMAC 外设)确实配置为 RMII 模式(而非 MII),并且在初始化过程中尽早进行了选择。   4) 开关侧 RMII 模式 由于您的 MAC 直接连接到交换机端口,而不是分立的 PHY,因此还请验证交换机端口是否真正配置为 RMII/rev-RMII 运行,并且正在向 MCU 驱动正确的 50 MHz 参考时钟。   5) 或者,您可以将您的项目与我的 S32K344 EMAC lwIP 项目进行比较 S32K 示例   为了缩小范围,请与我们分享一下: - 您使用的是哪个版本的 S32K3 RTD 驱动程序? - 能否至少分享您项目的简约版本或 mex 文件?   顺祝商祺! 帕维尔 Re: s32k322 EMAC RMII issue 你好@YongxiangLi、 我仔细审查了您的项目,对每个细节都格外关注。我实在想不出Rx为什么对你不起作用。虽然有些细节可以调整,但这些调整微乎其微。 您使用的是哪种 VDD_HV_B? 作为诊断步骤,您还可以尝试在 GMAC 驱动程序中启用混杂模式。 这样,MAC 就能接受所有传入帧,而不受目标 MAC 地址过滤的限制,这有助于判断问题是与帧过滤相关,还是接收路径在更底层出现了故障。 如果启用混杂模式后行为未发生改变,且接收计数器仍保持为零,那么问题很可能出在数据包过滤层之下(例如 RMII 时钟、接收路径初始化或 DMA/描述符处理)。 作为另一个有用的调试步骤,我建议您退一步,从标准的 InternalLoopback 示例开始,并根据您的硬件平台进行调整。 首先,请验证 InternalloopBack 示例在您的主板上是否能正常运行。这有助于确认 GMAC 的基本初始化、描述符处理、缓冲区配置以及软件流程在 S32K322 上均按预期运行。 之后,您可以取消勾选“内部环回模式”,并将该项目作为与外部交换机通信的最小基线。换句话说,使示例尽可能接近有效的参考设计,并再次测试帧的传输和接收。 这种方法有助于确定问题是源于与交换机的硬件接口(例如 RMII 时序/时钟),还是由当前项目中更高层级的软件集成差异所导致。 顺祝商祺! 帕维尔 Re: s32k322 EMAC RMII issue 你好@PavelL  感谢您的耐心支持。我们将按照您的建议在周末继续进行调查,并将于下周一或周二给您回复。 顺祝商祺! 李永祥 Re: s32k322 EMAC RMII issue 你好@PavelL、 很抱歉回复晚了。我们根据最近的研究结果进行了进一步的测试。我们测试了混杂模式,但结果没有变化。 我们还有一点观察结果:在重新设计 PCB 并实现外部环回后,MCU 能够接收自己发送的帧。然而,同一台交换机使用相同的配置,通过同一端口,经由 RMII 与另一产品板上的不同 MCU 成功通信。这让我们非常困惑,究竟是什么原因导致了这个问题。 我们将继续进行分析。我们目前的计划是通过让MCU TX和交换机输出相同的包来比较波形。然而,这在实施上具有挑战性,我们仍在努力——交换机转发的帧并不干净,因为它们包含许多其他数据包,会干扰波形捕获。 我们非常感谢您能提供任何其他建议。   顺祝商祺! 李永祥 Re: s32k322 EMAC RMII issue 你好@YongxiangLi、 谢谢你的更新。 根据您最新的观察,下一步的一个有用方法可能是通过交换机本身创建一个更可控的交换机到 MCU 接收测试。   由于 MCU 端的外部环回功能正常,这表明基本的 GMAC TX/RX 路径和软件流程是功能正常的。因此,隔离从开关输出到 MCU RMII 接收接口的特定路径可能很有帮助。   如果你的交换机支持,你可以尝试以下方法之一: 1. 配置一个非常简单的静态 L2 转发路径,以便将已知的测试帧仅转发到 MCU RMII 端口。 2. 或者,如果支持,可以使用端口镜像生成向 MCU 端口的受控出口帧。 如果交换机支持,我还建议暂时禁用所有端口的 MAC 地址学习功能。   无论哪种情况,我都建议禁用或过滤所有其他不必要的流量,如果可能的话,禁用转发到所有其他端口。目标是只让一个已知的帧模式到达 MCU,以便更清晰地捕获 RMII 接收波形(REF_CLK、CRS_DV、RXD0、RXD1)。 顺祝商祺! 帕维尔
記事全体を表示
在基于 NXP 的 SoM(Layerscape SoC)上调用 DDR 在我公司的几个月内,我们将准备好推出新的SoM(建立在恩智浦 LS1028 SoC 之上)。因此,我想向您--更有经验的开发人员--请教一些知识,您是如何进行 DDR 更新的?使用什么工具?如何进行 DDR 初始化?您要执行哪些步骤?关于 DDR 有哪些常见误区?我应该注意什么? Re: DDR bring-up on NXP based SoM (Layerscape SoC) 关于 DDR 验证,请遵循《QCVS_DDR_用户指南》。 成功完成 QCVS 验证后,点击"Generate processor expert code" 的图标,在 \ \Generated_Code\ddr_init1.c,then将优化的计时参数集成到 ATF ddr_init.c 中。   QCVS DDR 是 codewarrior Developer Suite Level 的一个工具。 您还可以从以下链接下载 codewarrior Developer Suite Level Evaluation Edition。 https://www.nxp.com/design/software/development-software/codewarrior-development-tools/codewarrior-network-applications/codewarrior-development-suites-for-networked-applications:CW-DS-NETAPPS 评估版可免费使用,但有时间限制。   调试工具用于连接 LS1028A 客户板和 codewarrior 开发者套件级别,请在以下链接中找到该工具: https://www.nxp.com/design/design-center/development-boards-and-designs/CW_TAP CodeWarrior TAP 高性能探针基础单元,支持以太网和 USB(单独订购提示)。 cwh-ctp-base-he CWH-CTP-CTX10-YE Layerscape 处理器(Coretex 10 引脚)   DDR 布局应遵循 AN5097 AN5097,DDR4 同步动态随机存取存储器(SDRAM) 内存接口的硬件和布局设计注意事项
記事全体を表示
[S32DS 3.6.7]S32K1xx RTD 3.0.0创建新项目时未检测到 大家好 我在使用 S32 Design Studio 3.6.7 和 S32K1xx RTD Drivers 3.0.0 版本时遇到了问题。 当前设置: S32 Design Studio 版本:3.6.7 设备:S32K1xx 系列 RTD 驱动程序版本: 3.0.0 操作系统:Windows 11 创建新项目时,SDK 选项中未显示 RTD。 是否有人遇到过同样的问题或找到了解决方案? 非常感谢你们的支持。 antonio_esal_0-1779307200727.png antonio_esal_1-1779307210251.png 安东尼奥 Re: [S32DS 3.6.7] S32K1xx RTD 3.0.0 not detected when creating new project 你好,胡利安、 你是对的,问题在于 S32DS 附带了 GCC 11。我安装了 GCC 10.2,现在一切正常。 感谢您的帮助。 antonio_esal_0-1779317981160.png antonio_esal_1-1779317996701.png Re: [S32DS 3.6.7] S32K1xx RTD 3.0.0 not detected when creating new project 你好,@antonio_esal、 安装 RTD 软件包时,您是否确定安装了正确的恩智浦 GCC 版本?开箱即用,S32DS 3.6.0及以上版本配备 NXP GCC 11.4,但 S32K1 RTD 3.0.0已使用恩智浦GCC 10.2构建和测试(如版本说明中所述): Julin_AragnM_4-1779314320497.png Julin_AragnM_0-1779314190029.png 创建新的 S32DS 应用程序时,请确保选择了正确的工具链: Julin_AragnM_1-1779314212399.png Julin_AragnM_2-1779314218822.png 如果这不是问题的根本原因,请共享您的安装详细信息(Help> Installation Details),以便我确认是否已安装 S32K1 RTD 的所有必要依赖项。 致以最诚挚的问候, Julián
記事全体を表示
用于 IMX8MPLUS 的 LPDDR4 美光 MT53E1536M32D4DE-046 AA T: C 是一 款 48Gb (6GB) LPDDR4 动态随机存取存储器(DRAM) 元器件。 它在技术上与 i.MX 8M Plus 处理器兼容吗?由于 LPDDR4 兼容性问题,我的 IMX8MPLUS 板面临很多挑战。我的板是为大小为 32Gbit (4GB) 的双列双通道 LPDDR4 设计的。我找不到任何有现货的 LPDDR4。与其他 32Gbit (4GB) 但双通道单列的 LPDDR4 面临密码兼容性问题。请在这方面帮助我。我能否使用 MT53E1536M32D4DE-046 AAT: C 代替 32Gbit (4G B) LPDDR4。 Re: LPDDR4 for IMX8MPLUS 它可能不会使用 6GB LPPDR4 来取代当前的 4GB,因为使用 x32bus 的 6GB 需要 4 个引脚,而 I.mx8 plus 只有 2 个引脚。 Re: LPDDR4 for IMX8MPLUS 你好@Vighnesh imx8MP 可以毫无问题地支持 MT53E1536M32D4DE-046 AAT: C LPDDR4,我们已经验证了这款动态随机存取存储器(DRAM)。而且它有两个等级,而不是4个等级。 B.R Re: LPDDR4 for IMX8MPLUS 感谢您的确认。看来我犯了一个错误...
記事全体を表示
[RTD600 MCAL] S32K3X4EVB-T172 FlexCAN Wake-up This example project will show user how to use and configure the basic functionalities of ICU (WKPU) + CAN.   ------------------------------------------------------------------------------ * Test HW: S32K3X4EVB-T172 (SCH-53148 REV B2) * MCU: S32K344 * IDE: S32DS3.5 & S32DS v3.6.x * SDK release: RTD 6.0.0 * Debugger: PE Micro * Target: internal_FLASH  ------------------------------------------------------------------------------ This project configures both Can_43_FLEXCAN and CanIf modules for CAN communication, along with the ICU (WKPU) module for wake-up. Transmission is done via POLLING, while reception is configured via INTERRUPT.  Tx MB is set to STD ID 123h. Acceptance mask is set to 0x0 (accept all IDs). CAN messages are sent using Can_43_FLEXCAN_Write() and received using the CanIf_RxIndication() callback. After CanIf_bRxFlag is set, an ACK message is sent back. If TJA1153 transceiver is used, macro TJA1153_EVB_TRCV must be used. If not, use TJA1043_EVB_TRCV for standard transceiver initialization (CAN0_STB & CAN0_EN pins set to HIGH).  FlexCAN bitrate is calculated with: CAN bit timing calculator sheet. CAN classic (non-FD) 24Mhz clock 500Kbps 81.3% Sample Point Main routine: Waits for SW5 to be pressed, or for FlexCAN Rx interrupt. If SW5 is pressed, turns off green LED, disables FlexCAN and switches CORE_CLK to FIRC. It then configures PTA6 (CAN0_RX) for wakeup. If a CAN message is received (edge detect on PTA6), MCU wakes up and will enter main routine again. If a CAN frame is received, MCU will wake-up and wait for SW5 to be pressed again. Note: The first CAN frame may not be fully received since there will be some time for the MCU to warm up from STANDBY mode back to RUN mode, so the application may need to ignore the first CAN frame. Note 2: In order to test this example, another CAN node must be connected to CAN0_OUT. This example is provided as is with no guarantees and no support.
記事全体を表示
i.MX8MP 板。show error DRM_CAP_DUMB_BUFFER"/dev/dri/card0 我将代码从 gui-guider 导出到 yocto。设置环境并 版本 bitbake imx-image-multimedia。运行 gui 应用程序(gui-guider)时部署到 板 上显示错误 DRM_CAP_DUMB_BUFFER " /dev/dri/card0 " 没有 dunb 缓冲区。 Re: i.MX8MP board. show error DRM_CAP_DUMB_BUFFER "/dev/dri/card0 你好 /dev/dri/card0 是默认值,你需要在 GUI Guider 的项目设置中根据你的主板更改这个值。 只需在板上使用以下命令进行检查即可: $ ls-l /dev/dri/card * 顺祝商祺! 宗春 Re: i.MX8MP board. show error DRM_CAP_DUMB_BUFFER "/dev/dri/card0 i use 8MPLUSLPD4-PEVK board. Re: i.MX8MP board. show error DRM_CAP_DUMB_BUFFER "/dev/dri/card0 我改为使用 /dev/dri/card1。但请遵循以下提示 错误:drmModeAtomicCommit 失败:Permission denied error:刷新失败 Re: i.MX8MP board. show error DRM_CAP_DUMB_BUFFER "/dev/dri/card0 你好 请尝试使用 /dev/dri/card1。 最佳回复 宗春 Re: i.MX8MP board. show error DRM_CAP_DUMB_BUFFER "/dev/dri/card0 在板中,我找到了 /dri/card0 和 /dri/card1。
記事全体を表示
是否可以在不配置 INTR 引脚的情况下使用 KSZ8081 以太网 PHY? 大家好 我使用的是带有 KSZ8081 以太网 PHY 和 lwIP 协议栈(基于 lwIP ping 示例)的 i.MX RT1042。我的目标是使用 DHCP ping 8.8.8.8 等外部服务器。 目前,我尚未将 PHY INTR 引脚配置为 GPIO/中断输入。在这种设置下,我遇到了 DHCP 失效的问题,无法获取 IP 地址。不过,当我配置并使用 PHY 中断引脚时,工作似乎更稳定了。 这让我怀疑 INTR 引脚是正常链接/状态更新和 DHCP 运行所必需的。 我的问题是 在 i.MX RT1042 上使用 lwIP 时,是否必须使用 KSZ8081 INTR 引脚才能使以太网正常工作? 除了使用中断引脚之外,还有其他方法(例如轮询 PHY 寄存器)吗? 如果可以进行轮询,应如何使用 ENET 驱动程序和 LwIP 正确实现轮询? 如果不使用 INTR 引脚,是否有任何已知限制? 任何指导或参考将不胜感激。 提前感谢!
記事全体を表示
i.MX8Mimi LPDDR4 ZQ0 および ZQ1 ZQ キャリブレーション リファレンス デザイン こんにちは、 ファイル SPF31399 では、R6 は DNP です。別のファイル SPF47712 も同じで、MT53D512M32D2DS はデュアルダイです。SO、R6 に 240 オームの抵抗器を配置する必要がありますか? どのビジョンが最新ですか? MT53D512M32D2DS は EOL になります。これを MT53E1G32D2FW に交換したいのですが、ハードウェアのどの部分を変更する必要があるか教えていただけますか?それとも、PCB を変更する必要がなく、完全に互換性があるのでしょうか? ありがとう! HW-オープンソース#i.MX8 mini HW-Open-Source Re: i.MX8Mimi LPDDR4 ZQ0 and ZQ1 ZQ calibration reference design こんにちは@Zack8 R6を接続する必要はありません。ZQ キャリブレーション抵抗は 1 つで十分です。 BR
記事全体を表示
Is there any power consumption profile result on RT500 and RT600 Hi, Can you please provide the information as entitled? Thanks! // JC1985 Re: Is there any power consumption profile result on RT500 and RT600 @kerryzhou THANKS Re: Is there any power consumption profile result on RT500 and RT600 Hi @JC1985 ,   Thank you for your interest in the NXP MIMXRT product, I would like to provide service for you.  1. rt685 Please refer to the application note: https://www.nxp.com/docs/en/application-note/AN13056.pdf https://www.nxp.com/docs/en/application-note-software/AN13056SW.zip https://www.nxp.com/webapp/Download?colCode=AN13468 2. RT595 https://www.nxp.com/docs/en/application-note/AN13657.pdf https://www.nxp.com/docs/en/application-note/AN13606.pdf https://www.nxp.com/webapp/Download?colCode=AN13378 https://www.nxp.com/docs/en/application-note/AN13162.pdf Wish it helps you! If you still have question about it, please kindly let me know. If your question is solved, please help to mark the correct answer, just to close this case, thanks. Any new issues, welcome to create the new case. Best Regards, Kerry
記事全体を表示
HSE data reflected in memory only after multiple soft resets Steps followed: 1. Provide the HSE ELF file (containing HSE data bytes programmed at HSE memory locations) to Cyclone image creator 2. Create a Cyclone .sap file to enable and program HSE. 3. Flash the .sap file on the S32K312 board using the Cyclone debugger via JTAG. 4. Perform a power cycle. 5. Load the workspace and verify HSE data in memory. 6. Perform multiple soft resets via the debugger. Observed behavior: • After the initial power cycle, the HSE data is not immediately reflected in memory. • The HSE data becomes visible in memory only after multiple soft resets. (Issue) • Also tried allowing with delay, still the same behavior Question: • Why are multiple soft resets required for the HSE data to be reflected in memory? • Is there a recommended workaround (e.g.,reset sequence, or configuration change)? Re: HSE data reflected in memory only after multiple soft resets Hi @abdul_rahiman_csg  First of all, could you please explain what do you mean by "Provide the HSE ELF file (containing HSE data bytes programmed at HSE memory locations)"?  When HSE firmware is installed, only HSE has exclusive access rights to HSE secure memory (HSE firmware, HSE data). Secure memory is removed from memory map and user can't access it at all.  Regards, Lukas Re: HSE data reflected in memory only after multiple soft resets abdul_rahiman_csg_2-1768208452453.png abdul_rahiman_csg_1-1768208292577.png This ELF contains HSE data programmed in the address ranges 0x004D2000–0x004D2060 and 0x1B000000–0x1B000360 Re: HSE data reflected in memory only after multiple soft resets Hi @abdul_rahiman_csg  This does not make sense from microcontroller point of view. It seems to be related to tools. Could you try to discuss this with Pemicro directly? https://www.pemicro.com/support/index.cfm Regards, Lukas
記事全体を表示
eIQ 时间序列工作室入门指南 本实验将指导您如何使用 eIQ 时间序列工作室(TSS),这是一款集成于 eIQ 工具包 的全新工具,用于为嵌入式微控制器开发时间序列模型。实验内容涵盖:时间序列数据导入方法、工具如何生成多种机器学习算法,以及如何将生成的模型部署至开发板。本实验基于 FRDM-MCXN947 开发板,但相同步骤适用于所有 eIQ 时间序列工作室 支持的设备。 MCX FRDM-MCXA153 FRDM-MCXN947 MCX-N9XX-EVK i.MX RT i.MXRT685-EVK i.MXRT595-EVK MIMXRT1060-EVK MIMXRT1170-EVK MIMXRT1180-EVK LPC LPC55S69-EVK Kinetis FRDM-K66F FRDM-KV31F FRDM-K32L3A6 DSC MC56F83000-EVK MC56F80000-EVK   您还可以观看下方的视频,以快速了解 Time Series Studio 的流程。 (在 “我的视频” 中查看) 您还可通过 App Code Hub 获取 ML 通用数据记录器 工具,用于收集可与时间序列工作室配合使用的传感器数据。 i.MX RT
記事全体を表示
KW47(オートモーティブ)またはMCX W72(IoT/インダストリアル)を使用してPCBを初めて正しく構築するための最適な方法 /*** 2025年4月の最新免責事項: - KW47、MCX W72は、KW45とMCX W71からの直接的なデリバティブです。今後の更新に備えて、このページをブックマークしてください。 - この記事は、KW45、K32W148、MCX W71に基づく早期イネーブルメントを目的としていますが、2025年にKW47とMCX W72の範囲を広げた新しいリリースが予定されているため、更新は保留になっています。 --データシート、リファレンスマニュアル、ハードウェア製造ファイルを含め、ほとんどの設計ドキュメントはリクエストに応じて共有--***/ KW47またはMCX W72を使用してPCBを構築するための重要なリンクと、無線性能、低消費電力、無線認証(CE/FCC/IC)に関することすべてについて、把握しておいてください。 KW47製品のNXPウェブページ:https://www.nxp.com/products/KW47 MCXW72製品のNXPウェブページ:https://www.nxp.com/products/processors-and-microcontrollers/arm-microcontrollers/general-purpose-mcus/mcx-arm-cortex-m/mcx-w-series-microcontrollers/mcx-w72x-secure-and-ultra-low-power-mcus-for-matter-thread-zigbee-and-bluetooth-le:MCX-W72X KW-MCXW-EVKスタートガイドのNXPウェブページKW47/MCXW72のリリースは保留中 KW47-LOCスタートガイドのNXPウェブページKW47/MCXW72のリリースは保留中 MCXW72-LOCスタートガイドのNXPウェブページKW47/MCXW72のリリースは保留中 ハードウェア KW47 MCX W72 EVKボード:暫定版を添付 KW47 LOCチャネルサウンディングボード - 図:暫定版を添付 KW47-MCXW72-EVKハードウェアガイドライン:リクエストに応じて提供 HVQFN48パッケージ仕様:SOT619-17(D) SOT619-17(DD)のリリースは保留中   KW47-MCXW72-EVKユーザーマニュアルKW47/MCXW72のリリースは保留中 最小BoM(添付ファイル) > > KW45 - MCX W71 - KW47 - MCX W72 Minimum BoM Presentation Customers July25.pdf DCDC管理ガイド(AN13831):KW45/K32W148 - パワーマネジメントハードウェア(nxp.com)KW45はKW47に適用可能KW47/MCXW72はリリース待ち デザインインチェックリスト:本記事末尾の添付ファイルを参照 RFマッチング:Sパラメータ(添付ファイル)KW47/MCXW72のリリースは保留中 PCBでのコインセルアプリケーションの処理方法:  AN14664_Coincell_Hardware_recommendation_Rev1.0.pdf  情報: 「RFの動作はPCBレイアウトおよび製造に依存するため、最終製品化されたプラットフォームのRFで期待どおりの認定を確保するには、PCBプロトタイプ(NXPの推奨事項に基づく)を微調整する必要があります。」 EVKで、RF試験のM10モジュールを接続するには、µFLからSMAへのケーブルが推奨されます。 CSH-SGFB-200-UFFR TE Connectivity / Linx Technologies | Mouser France KW47-LOCまたはMCXW72-LOCにSMAを接続するには、専用コネクタTE Connectivity Ltd CONSMA021.062-Gを取り付けるする必要があります。 KW47ハードウェア移植によるKW45: KW47はKW45とのピン間互換性があります。ただし、ハードウェアの観点からは、一部のコンポーネントの値(RFマッチングコンポーネントの値など)を調整する必要があります。 KW4x周辺の他のコンポーネントについては、現在のシリコン検証に基づいた変更は想定されていません。 また、KW47のピンが新機能に対応するよう、新しい多重化が導入されていることにもご注意ください。たとえば、KW47では2番目のFlex CANが対応します。添付ファイルを参照してください 無線 RFレポート: Bluetooth LEアプリケーションK32W148 foとr 802.15.4アプリケーションのKW45/K32W148 RFシステム評価レポート...KW47/MCXW72のリリースは保留中 - オンデマンドで提供     無線共存: Kinetisワイヤレスファミリ製品Bluetooth Low EnergyとWi-Fiアプリケーション(nxp.com)の共存 KW47/MCXW72のリリースは保留中  距離性能:添付ファイルを参照KW47/MCXW72のリリースは保留中 アンテナ: NXP EVKボード内2.4GHz通信デザイン/アプリケーション用小型平面アンテナ チャンネルサウンディングアプリケーション用アンテナ BLEコネクティビティテスト用バイナリファイル:オンデマンドでSDKにて提供 リターンロス(S11)測定: RFマッチング(S11)のリターンロスを測定する方法RFレポート(AN13728)の一部 ロードプル:KW47/MCXW72のリリースは保留中 RF試験用ソフトウェアツール: IoTツールボックス(モバイルアプリケーション) コネクティビティ製品のコネクティビティテストツール (IoT ツールボックスの一部) DTM: HCI_bbをKinetisファミリ製品で使用する方法 - NXPコミュニティ https://community.nxp.com/t5/Wireless-Connectivity-Knowledge/BLE-HCI-Application-to-set-transmitter-... クリスタル 記事 : KW45/K32W1 32MHz & 32kHz Oscilllation margins - NXP CommunityKW47/MCXW72のリリースは保留中 推奨クリスタル付属 低消費電力 Bluetooth LE電力プロファイル推定ツール KW45_WK47_BLE_power_profile_calculator_v1.32.xlsm 低消費電力              AN14554 Kinetis KW47 & MCX W72 Bluetooth LE Power profile analysis release.pdf 802.15.4 Matter & Zigbee 電力プロファイル推定ツール               MCX W7x 802.15.4 Matter ICD SIT LIT & ZED Power profile v0.2.xlsx                 AN MCX W72 802.15.4 Matter and Zigbee Power profile analysis - proposal.pdf CCC チャネルサウンディング BLE パワープロファイル推定ツール               KW47 Digital Key CCC CS Power Estimator tool v0.8.xlsx               AN14628_AN14628_KW47_CCC_CS_Power_Profile_estimator tool_release.pdf Bluetooth ® チャネルサウンディング技術概要 認証 RF事前認証完了 - 完全認証についてははKW47/MCXW72のリリースは保留中  KW47とMCXW72はBluetooth 6.0チャネルサウンディング認定です。
記事全体を表示
S32K144EVB-Q100 は recvMsg で受信した CAN FD データを表示しません。 こんにちは、 S32K144EVB-Q100 を CAN FD 経由でデータを受信するスレーブとして設定しようとしていますが、S32 Design Studio の変数の recvMsg に受信したデータが表示されません。送信側ではデータが正しく送信されていることを確認しました。プロジェクトのzipファイルを添付しました。 どうか助けてください。
記事全体を表示
S32K144 MCUのSDKsのインストールとアップデート S32K144 MCUのSDKsサンプルからプロジェクトを作成するためにDesign Studioをインストールしましたが、サンプルプロジェクトを構成するためのSDKsフォルダが見つかりません。以下にS32 K144デバイスのSDKsをインストールしましたが、画像に関する問題を共有します。 よろしくお願いします Re: install and updating the SDK for the S32K144 MCU ハイ 他の 2 つのパッケージをインストールすると、S32K1 RTD が見つかります。 S32DS Extensions and Updates install S32K1 RTD300 QLP03.png 以前は、そのうちの 1 つを選択するだけで、S32K1 RTD 関連の依存パッケージが自動的にインストールされたことを覚えています。 クリスマス休暇期間中は、サポートの応答時間は通常より長くなる場合がありますのでご了承ください。場合によっては、ご要望への対応が新年以降になることもあります。ご理解のほどよろしくお願いいたします。 よろしくお願いします、 ロビン --------------------------------------------------------------------------------- 注記: - この投稿があなたの質問への回答である場合は、「解決策として承認」ボタンをクリックしてください。ありがとう! - Threadは最後の投稿から7週間フォローされます。それ以降の返信は無視されます。 後ほど関連する質問がある場合は、新しいThreadを開いて、閉じたThreadを参照してください。 ---------------------------------------------------------------------------------
記事全体を表示
Unable to flash S32K146EVB-Q144 board as D1 glowing red I have a S32K146EVB-Q144 evaluation board which was working fine initially. During a debug session where I had implemented Lin stack, it stopped working. When i reset my controller i see a continuous Red light on D1 and other two green lights are still there. I've used J10 and J107 at position 2-3 to select power from USB source and J104 at position 2-3 to select OpenSDA app flash mode. Now my controller is not getting detected at all by S32DS. I tried following the steps mentioned in below post as symptom seems exactly same. Re: S32K144 D2 RED LED is ON always - NXP Community Here I was able to halt the processor in OpenSDA using P&E Kinetics Recovery Tool but still not able to flash any new application. Even if halt is achieved, i am not able to flash it again and red light is still on. Controller is able to go into bootloader mode as well by adjusting jumper J104 and i was actually able to flash ne bootloader app in it as well. But somehow I am not able to write the flash again, and if i try flashing any example .srec file, D2 keeps on flashing periodically (usually in successful flashing it blinks once and then app starts running). So in a nutshell : -Controller is not able to reach main or getting continuous resets -Controller is not able to write the flash again (could be security issue). I did tried mentioned techniques in above thread except the one involving SEGGER-JLINK as I dont have that debug probe. I do have a PE Multilink Universal with me but its not able to recover/erase the flash as well. Here are the details of board : Board Name is: S32K146EVB-Q144 MicroBoot Kernel Version is: 1.08 Bootloader Version is: 1.13 Installed Application: PEMicro EVB-S32K144 Mass Storage/Debug App Application Version is: 1.25 DUID is: 39A33939-91818199-37539805-F97AE678 EUID is: 4141A238-1BDB8733-1854BA22-D38368D6 TUID is: 74823938-47328196-8576CC9B-0242983E TOA is: 86B6E505-56F042E0-79B2A114-62BA758F TOA2 is: 86B6E505-EB1A8A7C-AF6E54B6-43532420 SUID is: 86B6E505-5BA18877-37239804-8003EC65 Is MCU locked permanently ? If not how can i recover my board ? Is there any h/w failure I am looking at ? (Just FYI D2 and D3 glows green which i think means my 5V and 3.3V power rails are working fine) Is there a physical way to mass erase ? (Cant use S32DS emergency kinetics option as board is not detectable there at all).  Can grounding any pin of OpenSDA chip leads to erase of flash memory ? Re: Unable to flash S32K146EVB-Q144 board as D1 glowing red Please note that during the Christmas holiday period, our support response times may be longer than usual. In some cases, your request might be addressed after the New Year. Thank you for your understanding. Re: Unable to flash S32K146EVB-Q144 board as D1 glowing red Hi After the P&E Recovery Utility halt MCU, close the tool. Then follow the Step 3 or Step 4 to reprogram the S32K146. I'm not sure if this is due to the Application Version is: 1.25 . Please press and hold the reset button SW5, then insert the USB cable and place MSD-DEBUG-S32K146EVB-Q144_Pemicro_v121.SDA into the BOOTLOADER drive. This will update the Application Version to 1.21. I've also attached lpit_periodic_interrupt_s32k146.srec. By the way, you don't need external Segger J-Link. If you follow Step6:Inserting J7 while holding down SW5 puts OpenSDA into BOOTLOADER mode. And then drop SEGGER J-Link application firmware into it(OpenSDA_V1.bin).  The onboard debugger will then become J-Link.  Best Regards, Robin ------------------------------------------------------------------------------- Note: - If this post answers your question, please click the "ACCEPT AS SOLUTION" button. Thank you! - We are following threads for 7 weeks after the last post, later replies are ignored Please open a new thread and refer to the closed one, if you have a related question at a later point in time. ------------------------------------------------------------------------------- Re: Unable to flash S32K146EVB-Q144 board as D1 glowing red Hello Robin, Thank you for your prompt response, well I tried rolling it back to MSD-DEBUG-S32K146EVB-Q144_Pemicro_v121.SDA,  Its behaving the same way, bootloader app is flashed but D1 still glowing red and I am not able to flash .srec file after halting it using kinetis recovery tool. I see that controller is trying to flash the srec but fails since D2 blinks periodically(usually it blinks only 3-4 times and app is flashed). I then tried switching the bootloader to  OpenSDA_V1.bin, I tried attempting connection using J-Link commander afterwards and I see following logs : SEGGER J-Link Commander V8.94 (Compiled Dec 10 2025 14:50:47) DLL version V8.94, compiled Dec 10 2025 14:49:54 Connecting to J-Link via USB...O.K. Firmware: J-Link OpenSDA compiled Jan 31 2023 13:42:36 Hardware version: V1.00 J-Link uptime (since boot): 0d 00h 00m 28s S/N: 621000000 VTref=3.300V Type "connect" to establish a target connection, '?' for help J-Link>connect Please specify device / core. : S32K146 Type '?' for selection dialog Device>S32K146 Please specify target interface: J) JTAG (Default) S) SWD T) cJTAG TIF>SWD Specify target interface speed [kHz]. : 4000 kHz Speed>100 Device "S32K146" selected. Connecting to target via SWD ConfigTargetSettings() start ConfigTargetSettings() end - Took 22us InitTarget() start SWD selected. Executing JTAG -> SWD switching sequence. Timeout while halting CPU. InitTarget() end - Took 392ms Found SW-DP with ID 0x2BA01477 DPv0 detected CoreSight SoC-400 or earlier Scanning AP map to find all available APs AP[2]: Stopped AP scan as end of AP map has been reached AP[0]: AHB-AP (IDR: 0x24770011, ADDR: 0x00000000) AP[1]: JTAG-AP (IDR: 0x001C0000, ADDR: 0x01000000) Iterating through AP map to find AHB-AP to use AP[0]: Core found AP[0]: AHB-AP ROM base: 0xE00FF000 CPUID register: 0x410FC241. Implementer code: 0x41 (ARM) Found Cortex-M4 r0p1, Little endian. FPUnit: 6 code (BP) slots and 2 literal slots CoreSight components: ROMTbl[0] @ E00FF000 [0][0]: E000E000 CID B105E00D PID 000BB00C SCS-M7 [0][1]: E0001000 CID B105E00D PID 003BB002 DWT [0][2]: E0002000 CID B105E00D PID 002BB003 FPB [0][3]: E0000000 CID B105E00D PID 003BB001 ITM [0][4]: E0040000 CID B105900D PID 000BB9A1 TPIU Initializing 126976 bytes work RAM @ 0x1FFF0000 Reset type: NORMAL (https://kb.segger.com/J-Link_Reset_Strategies) Reset: Halt core after reset via DEMCR.VC_CORERESET. Reset: Reset device via AIRCR.SYSRESETREQ. Reset: S_RESET_ST never gets cleared. CPU seems to be kept in reset forever. Reset: Using fallback: Reset pin. Reset: Halt core after reset via DEMCR.VC_CORERESET. Reset: Reset device via reset pin Reset: VC_CORERESET did not halt CPU. (Debug logic also reset by reset pin?). Reset: Reconnecting and manually halting CPU. Found SW-DP with ID 0x2BA01477 DPv0 detected CoreSight SoC-400 or earlier AP map detection skipped. Manually configured AP map found. AP[0]: AHB-AP (IDR: Not set, ADDR: 0x00000000) AP[0]: Core found AP[0]: AHB-AP ROM base: 0xE00FF000 CPUID register: 0x410FC241. Implementer code: 0x41 (ARM) Found Cortex-M4 r0p1, Little endian. CPU could not be halted Reset: Core did not halt after reset, trying to disable WDT. Reset: Halt core after reset via DEMCR.VC_CORERESET. Reset: Reset device via reset pin Reset: VC_CORERESET did not halt CPU. (Debug logic also reset by reset pin?). Reset: Reconnecting and manually halting CPU. Found SW-DP with ID 0x2BA01477 DPv0 detected CoreSight SoC-400 or earlier AP map detection skipped. Manually configured AP map found. AP[0]: AHB-AP (IDR: Not set, ADDR: 0x00000000) AP[0]: Core found AP[0]: AHB-AP ROM base: 0xE00FF000 CPUID register: 0x410FC241. Implementer code: 0x41 (ARM) Found Cortex-M4 r0p1, Little endian. CPU could not be halted Reset: Failed. Toggling reset pin and trying reset strategy again. Found SW-DP with ID 0x2BA01477 DPv0 detected CoreSight SoC-400 or earlier AP map detection skipped. Manually configured AP map found. AP[0]: AHB-AP (IDR: Not set, ADDR: 0x00000000) AP[0]: Core found AP[0]: AHB-AP ROM base: 0xE00FF000 CPUID register: 0x410FC241. Implementer code: 0x41 (ARM) Found Cortex-M4 r0p1, Little endian. Reset: Halt core after reset via DEMCR.VC_CORERESET. Reset: Reset device via AIRCR.SYSRESETREQ. Reset: S_RESET_ST never gets cleared. CPU seems to be kept in reset forever. Reset: Using fallback: Reset pin. Reset: Halt core after reset via DEMCR.VC_CORERESET. Reset: Reset device via reset pin Reset: VC_CORERESET did not halt CPU. (Debug logic also reset by reset pin?). Reset: Reconnecting and manually halting CPU. Found SW-DP with ID 0x2BA01477 DPv0 detected CoreSight SoC-400 or earlier AP map detection skipped. Manually configured AP map found. AP[0]: AHB-AP (IDR: Not set, ADDR: 0x00000000) AP[0]: Core found AP[0]: AHB-AP ROM base: 0xE00FF000 CPUID register: 0x410FC241. Implementer code: 0x41 (ARM) Found Cortex-M4 r0p1, Little endian. CPU could not be halted Reset: Core did not halt after reset, trying to disable WDT. Reset: Halt core after reset via DEMCR.VC_CORERESET. Reset: Reset device via reset pin Reset: VC_CORERESET did not halt CPU. (Debug logic also reset by reset pin?). Reset: Reconnecting and manually halting CPU. Found SW-DP with ID 0x2BA01477 DPv0 detected CoreSight SoC-400 or earlier AP map detection skipped. Manually configured AP map found. AP[0]: AHB-AP (IDR: Not set, ADDR: 0x00000000) AP[0]: Core found AP[0]: AHB-AP ROM base: 0xE00FF000 CPUID register: 0x410FC241. Implementer code: 0x41 (ARM) Found Cortex-M4 r0p1, Little endian. CPU could not be halted CPU could not be halted CPU could not be halted ****** Error: Failed to halt CPU. Memory zones: Zone: "Default" Description: Default access mode Cortex-M4 identified. J-Link> Re: Unable to flash S32K146EVB-Q144 board as D1 glowing red Please use an oscilloscope to observe the waveform of the reset pin, send me the waveform and tell me the reset period and high-level width. In some cases, it may be impossible to recover, and you may have to replace the S32K1 chip.   Connection strategies & recovery steps: Goal: give the debugger a chance to halt the core and neutralize problematic firmware. A. Lower SWD speed + “connect under reset” In J‑Link Commander: J-Link> device S32K146 J-Link> if SWD J-Link> speed 1000 ; start at 1 MHz; if still failing, drop to 100 kHz J-Link> connect If it still fails, use manual connect‑under‑reset: Hold RESET_b low externally, power the board. Run connect in Commander. Release reset and immediately: J-Link> r J-Link> h J-Link> halt Try several times, especially with 100 kHz SWD speed—timing can be critical. B. Change J‑Link reset strategy Different Reset Strategy values behave differently. In Commander (exact IDs may vary by version): J-Link> SetResetType = 3 ; a common “connect under reset / halt after reset”; Try 2 / 4 / 12 etc. depending on your J-Link version J-Link> r J-Link> halt Alternatively, try selecting "Connect under reset" in J-Link Commander. Re: Unable to flash S32K146EVB-Q144 board as D1 glowing red According to the S32K146EVB-SPF-29844-RB.pdf: J104 1-2 Reset signal from OpenSDA J10 2-3 P5V0 If you have an external 9V or 12V power supply, you can also try connecting J107 1-2 P5V_SBC. If you happen to have an external debugger, such as PEMicro Multilink, try using it to see if it can download programs for the S32K146. What was the last project downloaded? Is CSEc enabled? Please answer my previous questions and provide me with the reset signal measured using an oscilloscope.
記事全体を表示
PCS DSPI 始终处于活动状态 hi 早上好 我对 DSPI 的行为非常赞赏。使用 KV58 塔......SDK 中的示例运行正常。我可以选择 CS0 的极性。 我的应用程序使用的驱动程序 SPI 只是复制粘贴。而 CS0 始终处于激活状态。 我看了一遍又一遍......我找不到原因。 如果有人愿意花一点时间,我可以发送文件或整个项目。 我感谢每一份支持 皮耶罗 Re: PCS DSPI always active hi 你好,我是 ,我有一个了不起的修复和问题。 这是 DSPI 初始化的代码 static bool MCP23S17_DspiInit(void) { dspi_master_config_t masterConfig; uint32_t srcClock_Hz; CLOCK_EnableClock( kCLOCK_Spi0 ); DSPI_Deinit( MCP23S17_DSPI_BASE ); DSPI_MasterGetDefaultConfig(&masterConfig); masterConfig.whichCtar = MCP23S17_DSPI_CTAR; masterConfig.ctarConfig.baudRate = MCP23S17_SPI_BAUDRATE; masterConfig.ctarConfig.bitsPerFrame= MCP23S17_SPI_BITS_PER_FRAME; masterConfig.ctarConfig.cpol = MCP23S17_SPI_CPOL; masterConfig.ctarConfig.cpha = MCP23S17_SPI_CPHA; masterConfig.ctarConfig.direction = MCP23S17_SPI_SHIFT_DIR; masterConfig.ctarConfig.pcsToSckDelayInNanoSec= MCP23S17_DELAY_NS; masterConfig.ctarConfig.lastSckToPcsDelayInNanoSec= MCP23S17_DELAY_NS; masterConfig.ctarConfig.betweenTransferDelayInNanoSec= MCP23S17_DELAY_NS; /* 启动时的默认 PCS;实际 PCS 由稍后通过 configFlags 选择 */ masterConfig.whichPcs = MCP23S17_DSPI_PCS0; masterConfig.pcsActiveHighOrLow= kDSPI_PcsActiveLow; masterConfig.enableContinuousSCK= false; masterConfig.enableRxFifoOverWrite= false; masterConfig.enableModifiedTimingFormat= false; masterConfig.samplePoint = kDSPI_SckToSin0Clock; srcClock_Hz = MCP23S17_DSPI_CLK_FREQ; if (srcClock_Hz == 0U) { return false; } DSPI_MasterInit(MCP23S17_DSPI_BASE,&masterConfig, srcClock_Hz); SPI0->MCR |= (0x003F0000); return true; } 这里的惊喜是 SPI0->MCR |= (0x003F0000); 这一行需要存在 ..在初始化之后,尽管明确设置为低电平激活 CS,但 CS 始终为高电平激活。但 SDK 中的程序是一样的。因此, ,给我解释一下到底哪里出了问题。 谢谢 Pietro Re: PCS DSPI always active hi 你好@pietrodicastri 请参考 SPIx_MCR 寄存器中的 PCSIS 字段。当某位设置为 0 时,PCSx 的非活动状态为低电平,高电平表示活动状态。还需注意的是,该位的作用仅在模块启用时才会发生。确保在启用 SPI 接口前正确配置该位。 Alice_Yang_0-1766472188581.png BR 爱丽丝
記事全体を表示
NUM_OF_CONFIGURED_PINS_InitPeripherals 大于 g_pin_mux_InitConfigArr_InitPeripherals 的大小 正如帖子标题所说,设计中初始化的引脚数量少于代码生成的引脚数量,导致在这样的调用中运行时崩溃: Port_Ci_Port_Ip_Init(NUM_OF_CONFIGURED_PINS_PortContainer_0_PCACC_InitPeripherals, g_pin_mux_InitConfigArr_PortContainer_0_PCACC_InitPeripherals); 下面是一些详细信息: 使用的芯片:采用 144 引脚封装的 S32K148 集成开发环境:S32 Design studio 3.6.2在 Windows 11 上运行 RTD 3.0.0 版 生成的 NUM_OF_CONFIGURED_PINS_PortContainer_0_PCACC_InitPeripherals : 127 g_pin_mux_InitConfigArr_PortContainer_0_PCACC_InitPeripherals 的实际大小: 123 而 "实际大小 "和 "生成大小 "之间的差值始终是 4;如果我再初始化一个引脚,这两个差值都会增加 1。 此外,还有一个不断变化的问题 NUM_OF_CONFIGURED_PINS_PortContainer_0_PCACC_InitPeripherals_deinit 总是比 NUM_OF_CONFIGURED_PINS_PortContainer_0_PCACC_InitPeripherals 多 4 个(即我的情况是 131)。我不清楚为什么这与 NUM_OF_CONFIGURED_PINS_PortContainer_0_PCACC_InitPeripherals 不同。 有趣的是,数组 g_pin_mux_initConfigarr_portContainer_0_pcacc_initPerheriperals_deinit 的大小与 g_pin_mux_initConfigarr_portConfigarr_portContainer_0_pcacc_initPerherals_deinit 的大小与 g_pin_mux_initConfigarr_portContainer_0_pcacc_initPerherals_deinit 的大小相同(设置为将引脚恢复为默认值,但阵列大小相同,这是有道 是我做错了什么,还是生成的代码有问题?另外,我建议,与其生成一个可能(而且似乎**是)与预期值不同的常量,为什么不使用类似于 sizeof(g_pin_mux_InitConfigArr_PortContainer_0_PCACC_InitPeripherals)/sizeof(Port_Ci_Port_Ip_PinSettingsConfig) Re: NUM_OF_CONFIGURED_PINS_InitPeripherals larger than size of g_pin_mux_InitConfigArr_InitPeriphera Hi@durga_choudhury 请与我分享您的项目,我无法重现这个问题。 Re: NUM_OF_CONFIGURED_PINS_InitPeripherals larger than size of g_pin_mux_InitConfigArr_InitPeriphera 你好@Senlent 您想访问哪些文件/目录?我想我们的应用程序与您无关,但我可以与您分享所有自动生成的代码和 .mex锉刀换句话说,除了我们的嵌入式应用程序所在的两个 "src "和 "inc "目录外,我可以与你共享所有文件。有没有安全的文件库可以让我上传这些文件? Re: NUM_OF_CONFIGURED_PINS_InitPeripherals larger than size of g_pin_mux_InitConfigArr_InitPeriphera 关于这一点,还有一条相关信息可能会对您的重现有所帮助: 当我打开示例项目 Gpio_Dio_Ip_Example_S32K148 时,也无法重现这个问题。不过,我的项目与这个项目有一个不同之处(我的项目是从零开始创建的,而不是扩展现有项目,而且它还使用了非自动搜索功能(即......))。低级")驱动程序,所以这部分与我提到的例子相同): 在我的项目中,该工具正在生成一个额外的常数 NUM_OF_CONFIGURED_PINS_PortContainer_0_ _InitPeripherals_deinit 和一个额外的数组 g_pin_mux_InitConfigArr_PortContainer_0_ _InitPeripherals_deinit 在示例项目中没有创建这些值,而且正如我所提到的,这些值总是比相应的 "init "值多 4 个(已经比正确值多 4 个)。 这说明我可能没有正确配置工具,但我不知道我做错了什么。 Re: NUM_OF_CONFIGURED_PINS_InitPeripherals larger than size of g_pin_mux_InitConfigArr_InitPeriphera 你好@Senlent 我刚刚上传了我们项目的一个精简版本,它重现了这个问题。如果您需要我们提供其他信息,请告诉我。 Re: NUM_OF_CONFIGURED_PINS_InitPeripherals larger than size of g_pin_mux_InitConfigArr_InitPeriphera Hi@durga_choudhury 我无法重现您的问题,如果您能提供一个可以重现该问题的项目,我将不胜感激。 我只需要您创建一个能重现您的问题的非常简单的项目,然后提供给我。 Re: NUM_OF_CONFIGURED_PINS_InitPeripherals larger than size of g_pin_mux_InitConfigArr_InitPeriphera Hi@durga_choudhury 我已经在案件:00755855 中回复了您 Re: NUM_OF_CONFIGURED_PINS_InitPeripherals larger than size of g_pin_mux_InitConfigArr_InitPeriphera 你好@Senlent 我很乐意分享这个项目,用一个简单的主函数替换我们的应用程序代码,你仍然可以在目标版本上运行和版本目标板。这是为 S32K148 144 引脚目标设计的。 我应该如何将它发送给您?你们有文件共享服务器吗?由于我们是一家大公司,您可能会为我们指定一个文件存放位置,但我可以通过任何适合您的方式向您发送压缩项目。非常感谢你们的支持。
記事全体を表示