Multi Source Translation Content

キャンセル
次の結果を表示 
表示  限定  | 次の代わりに検索 
もしかして: 

Multi Source Translation Content

ディスカッション

ソート順:
NXPNCI-KDS_Example_KSDK2.2 移植ガイド <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> この移植ガイドはFRDM-K82F用であり、KSDK 2.2でサポートされている他のプラットフォームにも使用できます。 リリースされたNXPNCI-KDS_Example_KSDK2.2はFRDM-K64Fに基づいているため、移植する前に、FRDM-K82F用のKSDK 2.2を設定してダウンロードする必要があります。 ダウンロードする前に、Kinetis Design Studioを選択していることを確認してください。 ダウンロード後、パッケージを次のようなフォルダーに抽出します。 をクリックし、PROJECT_KSDK_PATHを次のフォルダに変更します。 プロジェクト設定を以下のように変更します。 ドライバーのフォルダ内のすべてのファイルを削除し、次のように新しいソースファイルをインポートします。 「スタートアップ」フォルダと「ユーティリティ」フォルダについても同様の手順を実行します。 boardフォルダ内のソースファイルを、次のようなksdkデモのファイルに置き換えますhello_world。 FRDM-K82Fは、NCI_IRQピンにPTC3、NCI_VENピンにPTC9、I2CインターフェースとしてPTA1とPTA2(I2C3)を使用します。したがって、board.cに定義を追加しますそして、BOARD_InitPins() を以下のように変更します。 リンカーの設定を変更する: -建てる -デバッグ設定 ●テスト結果: NFCコントローラーソリューション
記事全体を表示
S32K3_HSE_IVT_AUTH_issue こんにちは、NXPの S32K3のセキュアブートはHSE_IVT_AUTHを有効にする必要があります。HSE_IVT_AUTHを有効にしようとしましたが、HSEの戻り値がHSE_SRV_RSP_NOT_ALLOWEDです。考えられる理由は何でしょうか? ADKPを書いています。 私のLCはCUST_DELです。 HSE_IVT_AUTHを確認し、1に設定されていないことを確認しました。 未使用の HSE_FW バージョンは s32k312_hse_fw_1.13.0_2.40.0 です。 以下は私のテストコードです。 よろしくお願いいたします 仙龍 日時:S32K3_HSE_IVT_AUTH_issue これを共有していただきありがとうございます。ドキュメントでこれについて言及することが可能かどうか尋ねます。 よろしくお願いします。 Lukas 日時:S32K3_HSE_IVT_AUTH_issue Hi,@lukaszadrapa  ご協力いただき、誠にありがとうございました。トラブルシューティングと実験の後、IVT AUTH を正常に設定できました。 (1)ADKPは事前にインポートする必要があります。(2)IVTのGMAC_tagが正しいこと。 GMAC_tagマニュアルにはまったく記載されていません。 よろしくお願いいたします 仙龍 日時:S32K3_HSE_IVT_AUTH_issue こんにちは、@lukaszadrapa  私のD-CACHEとI-CACHEの両方が無効になっていると確信しています。また、アドレス0x1B000080にパスワードを書き込むテストを行いましたが、それでもHSE_IVT_AUTHうまく設定できません。 私が注意を払っていなかったときにHSE_IVT_AUTH 0と書かれていたのではないかと思います。しかし、どうすればこれを確認できますか? よろしくお願いいたします 仙龍 日時:S32K3_HSE_IVT_AUTH_issue Hi @wuxianlong  プログラムされたADKPが唯一の必要条件であるべきだと私は理解できます。 それはデータキャッシュが原因ではありませんか?キャッシュをオフにして、違いが生じるかどうかを確認しようとしましたか? よろしくお願いします。 Lukas
記事全体を表示
S32 Design Studio for ARM 2018.R1 - Update 10 リリース <meta http-equiv="Content-Type" content="text/html; charset=utf-8" />       製品リリースのお知らせ 車載用マイクロコントローラ/マイクロプロセッサ ARM® 2018.R1 の S32 デザイン スタジオ  Update 10          最新情報 S32K1xx SDK RTM-SR 3.0.1 は、S32K142 - 48LQFP、S32K144 - 48LQFP、S32K148 - 100LQFP の 3 つの新しいピン バリアントと、TJA1101HN (NXP) Production と TJA1102HN (NXP) Production の 2 つの新しい TJA デバイスのサポートを導入 ( S32K1xx SDK リリース ノート) これは累積的な更新プログラムであり、以前の更新プログラム (更新プログラム 1、 Update 2、 Update 3、 Update 4、 Update 5、 Update 6、 Update 7、Update 8、Update 9) のすべての内容が含まれています。 インストール手順 アップデートは、 オンライン(Eclipse Updater経由)またはオフラインインストール( 直接ダウンロードリンク) 利用できます  インストール: メニュー「ヘルプ」->「新しいソフトウェアのインストール...」ダイアログ  select predefined update site "S32DesignStudio - http://www.nxp.com/lgfiles/updates/Eclipse/S32DS_ARM_2018.R1/updatesite" 利用可能なすべてのアイテムを選択し、「次へ」ボタンをクリックします   オフライン インストール:  S32 Design Studio for ARM製品ページ(>ダウンロードセクション)に移動するか、 直接リンク を使用して アップデートアーカイブzipファイルをダウンロードします S32DSを起動し、「ヘルプ」->「新しいソフトウェアのインストール..." 新しい「アーカイブ」リポジトリを追加し、前の手順でダウンロードしたダウンロードした更新アーカイブ.zipファイルを参照して選択します 利用可能なすべてのアイテムを選択し、[次へ]ボタンをクリックします。   これにより、更新プログラムのインストール プロセスが開始されます。
記事全体を表示
RT117x:コアではなく、すべての周辺機器をリセットします Hi, 特定の時点で、私の FW では、コアではなく、すべての周辺機器をリセットする必要があります。実際には、ROMブートローダーがFWに制御を譲り、ResetISRにジャンプするとすぐに、元の状態に戻る必要があります(したがって、一部の周辺機器は動作する必要があります。FlexSPI)です。 もちろん、NVIC割り込みも無効にする必要がありますが、そのためにはforループでそれを行うことを考えていました(ただし、もっと良い方法があれば教えてください) 何か提案はありますか? よろしくお願いいたします 最大 Re:RT117x:コアではなく、すべての周辺機器をリセットします Hi @mastupristi, 残念ながら、これを行う簡単な方法はありません。すべてのモジュールを手動で初期化解除する必要がありますが、これは理想的には、最初に初期化されたモジュールをすでに正確に把握していることを意味します。SWリセットを行うことがあなたが探しているものと互換性がない特別な理由はありますか? BR, Edwin.
記事全体を表示
KDS での K22FN512 と K24FN256 の OpenOCD サポート <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> はじめに   OpenOCD は、OpenSDAv2 (CMSIS-DAP アプリケーション) がデバッグに使用する PC ホスト アプリケーションです。KDS の標準インストールには、OpenOCD を介した K22FN512 および K24FN256 デバイス ファミリのデバッグはサポートされていません。このドキュメントでは、KDS にバンドルされている OpenOCD を更新して、K22FN512 & K24FN256 デバイス ファミリのサポートを提供する方法について KDS ユーザーに指示します。さらに、OpenOCDを使用してFRDM-K22F開発ボード上のCMSIS-DAPでデバッグするようにKDSプロジェクトを再構成する方法をユーザーに示します。   要件   このバージョンの OpenOCD には、次の CMSIS-DAP バージョンが必要です。   開発ボード CMSIS-DAP Version FRDM-K22Fの 0203 TWR-K22F120M 0203 TWR-K24F120M FF03   OpenOCDの更新   まず、ユーザーは KDS のインストール場所を特定する必要があります。Windowsマシンでは、デフォルトのインストール・ディレクトリは「C:\Freescale\KDS_1.1.1」です。Linuxユーザーの場合、デフォルトのインストールフォルダは「opt/Freescale/KDS_1.1.1」です。このインストール内には、次の図に示すように、同じディレクトリとファイルが表示されます。 注: 続行する前に、デバッグ・セッションを停止し、KDS をシャットダウンする必要があります。   図1:デフォルトのKDS_1.1.1インストールディレクトリ。   図1には、「openocd」という名前のフォルダがあります。これには、OpenOCDをKDSで実行するために必要なすべてのファイルが含まれています。OpenOCDの更新バージョンをインストールする前に、「openocd」フォルダの名前を変更する必要があります。このようにして、古いバージョンのOpenOCDがありますので、戻る必要があると感じた場合に備えてください。   図2:「openocd」フォルダの名前を変更しました。   図2のように「openocd」フォルダの名前が変更されたら、「kds-openocd-update-09-04-14.zip」をダウンロードする必要がありますこのドキュメントに添付されているファイル。このファイルを KDS インストール・ディレクトリーに保存します (図 3 を参照)。   図3:KDSインストールでのKDS OpenOCDアップデート。   ダウンロードしたら、オペレーティングシステムの「openocd」フォルダをKDSインストールディレクトリに抽出します。図4は、Windowsユーザー向けに更新された「openocd」フォルダがどこにあるかを示しています。   図4:Windows用の更新されたOpenOCDフォルダの場所。   新しい「openocd」フォルダがKDSインストールにコピーされると、更新プロセスが完了します。KDS の OpenOCD は、K22F ファミリのデバイスをサポートするようになりました。FRDM-K22Fのユーザーは、OpenOCDを介してCMSIS-DAPを使用してKDSプロジェクトをデバッグできるようになりました。図5は、OpenOCDを正常に更新した後のKDSインストールフォルダを示しています。   図5:更新されたKDSインストール。   OpenOCD を使用したデバッグ用のプロジェクトの準備   次に、OpenOCD を使用してデバッグするように KDS プロジェクトを構成する方法の簡単なチュートリアルを示します。ここでは、ユーザーのワークスペースにすでにプロジェクトがあると仮定します。[1] 最初のステップは、目的のプロジェクトを強調表示し、[デバッグ構成...][デバッグ] ドロップダウンから。   図6:「Debug Configurations..."   画面に「デバッグ構成」メニューが表示されたら、「GDB OpenOCDデバッグ」を選択し、ウィンドウの左上にある「新規起動構成」ボタンをクリックします。図 7 は、これらのアイテムが配置されている場所を示しています。   図7:新しいGDB OpenOCDデバッグ構成を作成します。   新しいデバッグ構成では、選択したプロジェクトから情報が自動的に取得されます。.elf の場合ファイルが存在する場合は、図 8 のように "C/C++ Application" フィールドと "Project" フィールドが設定されます。   図 8: これらのフィールドは、プロジェクトがすでにビルドされている場合、自動的に生成される必要があります。   「C/C++ アプリケーション」フィールドが入力されていない場合は、プロジェクトで .elf を検索できます「Search Project...」を使用してファイルを作成します。「C / C ++アプリケーション」フィールドの下のボタン。.elfがない場合が存在する場合、ユーザーが .elf を生成するためにプロジェクトをビルドする必要がありますファイル。   「メイン」タブが完成したら、「デバッガー」タブに移動します。「デバッガー」タブでは、ユーザーが「構成オプション」フィールドで構成ファイルを定義する必要があります。KDS でのデバッグには、OpenOCD に構成ファイルが必要であり、デフォルトの構成ファイルは "kinetis.cfg" です。「-f kinetis.cfg」と入力します。を「構成オプション」フィールドに入力します。図 9 は、[Config options] フィールドの正しい入力を示しています。フィールドに入力した後、ユーザーは「デバッグ」ボタンを押してデバッグを開始できます。   図9:ユーザーは「Config options」を入力する必要があります。   現在のワークスペースで初めてデバッグする場合は、"Debug" パースペクティブを開くように求めるダイアログ ボックスが表示されます。「私の決定を記憶する」チェックボックスをオンにして、「はい」ボタンを押す必要があります。これにより、KDS は、アプリケーションのデバッグを開始するたびに "デバッグ" パースペクティブに切り替えることができます。詳細については、図 10 を参照してください。   図 10: デバッグ時にパースペクティブを自動的に変更する場合に選択します。   以下の図11は、OpenOCDを使用したターゲットデバイスへのデバッグ接続が成功したことを示しています。アプリケーションは "main" まで実行され、ユーザーがデバッグ セッションと対話するのを待機しています。   図 11: デバッガーが接続され、メインに実行されたら。   概要   上記のセクションの手順を完了すると、KDS ユーザーは OpenOCD と CMSIS-DAP と K22FN512 & K24FN256 デバイス ファミリを使用してアプリケーションをデバッグできるようになります。KSDKおよびKDSの詳細については、C:\Freescale\KSDK_1.0.0\docおよびC:\Freescale\KDS_1.1.1\doc\pdfにあるドキュメントを参照してください。それぞれ。   [1] 既存の KSDK デモを KDS にインポートする方法については、"C:\Freescale\KSDK_1.0.0\doc" にあるデバイス ファミリ固有のユーザー ガイドを、新しい KDS プロジェクトの作成方法については、"C:\Freescale\KDS_1.1.1\doc\pdf" の "kds_user_guide" を参照してください。 元の添付ファイルは次の場所に移動しました kds-openocd-update-09-04-14.zip 全般
記事全体を表示
EB Tresos と S32DS を使用した S32K344 のドライバーの作成 Hello, 私はNXPのS32K344プロジェクトに取り組んでおり、次のツールを持っています。 S32デザインスタジオ(S32DS) EB tresos Studio リアルタイム・ドライバ (RTD) NXPが提供するサンプルプロジェクトはすでにチェックアウトしていますが、プロセスをよりよく理解するために、すべてをゼロから作成しようとしています。具体的には、私は知りたいです: EB Tresos で周辺機器を設定し、必要なコードを生成する方法。 生成されたコードを S32DS プロジェクトに統合する方法。 このプロセスについて私が従うことができるガイド、チュートリアル、またはステップバイステップの指示はありますか? アドバイス、ドキュメントのリンク、または例があれば幸いです。 よろしくお願いいたします! 日時:EB TresosとS32DSを使用したS32K344用ドライバーの作成 Hello @Julián_AragónM , 私の質問に対して迅速かつ詳細な回答をいただき、誠にありがとうございます。 Best, MCatana 日時:EB TresosとS32DSを使用したS32K344用ドライバーの作成 Hi @MCatana EB tresos の使用方法に関するさまざまなガイドやサポートビデオは、Elektrobits のページ「EB tresos Studio の操作 – Elektrobit」からご覧いただけます。これには、プロジェクトの作成、モジュールの設定、コードの生成が含まれます。 S32DSの統合については、NXP AUTOSAR® MCAL ソフトウェアの概要トレーニングを参照してください。EB Tresos Studio 設定ツールでコードを生成し、それをアプリケーションコードで使用する方法を示します。 とはいえ、S32DSはコード生成も行う独自のトレソススタイルのコンフィギュレーターでMCALをサポートしているため、全体として使用することをお勧めします。これについては、このコミュニティ投稿でも説明されています:解決済み:Re:S32K144用のS32 Design StudioでEB Tresoで生成されたコードのプロジェクトをロードする方法 - NXPコミュニティ。 また、MCAL を S32DS の S32K344 と統合する方法を示すドキュメントを添付しました。 Best regards, Julián
記事全体を表示
面向i.MX应用处理器的Processor Expert软件建模工具 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 演示所有者马克·米德尔顿 Processor Expert 软件是一个开发系统,用于创建、配置、优化、迁移和交付为 NXP 硅片生成源代码的软件组件。       特性 适用于Vybrid和i.MX处理器的处理器专家软件 每个组件都封装了一组离散的功能,旨在实现组件的设计目标。使用时,它可能会根据组件的类型生成配置文件、头文件和/或源代码。组件可能代表硬件抽象、外围驱动程序、软件算法(例如数据加密)或任何软件功能的逻辑集合。 特色恩智浦产品 Vybrid 基于ARM®内核的i.MX应用处理器 使用的开发软件 Processor Expert软件和嵌入式组件 链接 基于ARM®技术的Vybrid控制器解决方案 ARM® Cortex®-A9内核:i.MX 6系列多核处理器   汽车电子 工业控制
記事全体を表示
32kHz発振器が使用できない場合のクロック構成の変更 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> KW41Zで動作するアプリケーションが低電力モードで動作しない場合、デバイスは32kHz発振器なしで動作する可能性があります。ただし、正しく動作させるには、クロック設定を変更する必要があります。 図 1.KW41Zクロック分配 デフォルトでは、KW41Z上で動作するソフトウェアスタックは、32kHz発振器を必要とするクロックソースを選択します。ただし、32kHz発振器が使用できない場合は、クロック構成を変更する必要があります。幸いなことに、それを変更するオプションはすでに実装されており、クロック構成を目的のものに変更するだけで済みます。これを行うには、 app_preinclude.h にある CLOCK_INIT_CONFIG マクロの値を変更しますファイル。 /* Define Clock Configuration */ #define CLOCK_INIT_CONFIG           CLOCK_RUN_32‍‍‍‍‍‍‍‍‍‍ この例で選択したモード CLOCK_RUN_32、選択したクロック モードは BLPE (Bypassed Low Power External) です。このモードでは、FLL は完全にバイパスされ、クロックは外部 RF 発振器 (この場合は 32MHz の外部クロック) から導出されます。 これらのマクロは、クロック設定を変更するためのデフォルトのオプションであり、 ボードにあります。ファイル。最適な構成を選択するのは、アプリケーションと開発者に任されています。 #define CLOCK_VLPR       1U #define CLOCK_RUN_16     2U #define CLOCK_RUN_32     3U #define CLOCK_RUN_13     4U #define CLOCK_RUN_26     5U #define CLOCK_RUN_48_24  6U #define CLOCK_RUN_48_16  7U #define CLOCK_RUN_20_FLL 8U‍‍‍‍‍‍‍‍‍‍‍‍‍‍‍‍‍‍‍‍‍‍‍‍‍‍‍‍‍‍‍‍‍‍‍‍‍‍‍‍‍‍‍‍‍‍‍‍‍‍‍‍‍‍‍‍ 各クロック モードとそのクロック ソースの詳細については、KW41Z リファレンス マニュアルの 「Chapter 5: Clock Distribution」の「Section 5.4 Clock definitions」、および 「Chapter 24: Multipurpose Clock Generator」を参照してください。 KW41Z31Z21Z Re:32kHzオシレーターが利用できない場合のクロック構成の変更 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 有益な投稿をありがとう。いくつか問題/質問があります。 1.)両方の私のボード.hとapp_preinclude.hfiles には、CLOCK_INIT_CONFIG用の #define が含まれています。この変更は、app_preinclude.h の値を更新すると反映されます。上記のようにファイル。 2.)上記のようにCLOCK_INIT_CONFIGをCLOCK_RUN_32に更新すると、OSA_TaskCreate()を実行しようとするとTMR_Init()モジュールがクラッシュします。何か提案はありますか?
記事全体を表示
Linux内核的调试方法 以下是针对内核性能要求或相关问题的一些调试方法。它包括所有常见的方法,例如 oops/panic 问题、内存问题等等。详情请查看附件。 操作系统和系统分析 糟糕/恐慌 地址2线 objdump gdb Pstore Kdump 内存调试 SLAB KASAN Kmem泄漏 性能 Perf Ftrace eBPF/密件抄送 i.MX 8 系列 | i.MX 8QuadMax (8QM) | 8QuadPlus i.MX 8M | i.MX 8M Mini | i.MX 8M Nano
記事全体を表示
OPENM4.rar <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> The underlying driver source code is opened with mdk5.0. There is also the source code of the ported ucGUI. <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> The underlying driver source code is opened with mdk5.0. There is also the source code of the ported ucGUI.
記事全体を表示
Understanding IEEE1588V1-V2 Simple understanding of IEEE 1588 protocol IEEE 1588 is a precision time protocol (PTP) for synchronizing clocks in computer networks. In local area networks, it can control clock accuracy in the sub-microsecond range, making it suitable for measurement and control systems. The IEEE 1588 standard defines a master-slave architecture for clock distribution, consisting of one or more network segments and one or more clocks. The time synchronization protocol in the TSN network uses the IEEE 802.1AS protocol, which is simplified and modified based on the IEEE 1588 protocol and is also called the gPTP protocol. ​ IEEE 1588 protocol is short for Precision Timing Protocol (PTP), and its full name is "Precision Clock Synchronization Protocol Standard for Network Measurement and Control Systems" (IEEE 1588 Precision Clock Synchronization Protocol). The basic principle of its operation is to send synchronized data frames between master and slave nodes, record the sending time and receiving time information of the data frames, and add the time information to the data frames. The slave node obtains this time information, calculates the time deviation between the slave node's local clock and the master clock and the transmission delay between network nodes, and corrects the local clock to synchronize it with the master node clock. There can only be one master clock in a PTP network. The PTP protocol is mainly divided into two parts to achieve clock synchronization function: 1. Establish a synchronization system: The protocol uses the Best Master Clock Algorithm (BMCA) to select a master clock, establish a master-slave topology, and then establish a synchronization system in the entire PTP network. 2. Synchronize local clock: The protocol uses the Local Clock Synchronization Algorithm (LCS) to calculate the time deviation between the local clock of each slave node and the master clock through the exchange of PTP data packets between the master and slave nodes in the network, and adjust the local clock to synchronize it with the master clock. IEEE 1588v1 ​ The clocks in the entire PTP network can be divided into ordinary clocks (OC) and boundary clocks (BC) according to the number of PTP communication ports on them: there is only one ordinary clock, while there are multiple boundary clocks. Boundary clocks are generally used at network nodes with low determinism, such as switches or routers, as shown in the figure below. PTP communication is carried out independently on each port. 1. Boundary Clock: Only one slave port is allowed on the boundary clock, which communicates with the master port of the upper node and synchronizes its local clock with the master port. The remaining ports are master ports, which communicate with the slave ports of the downstream nodes. The boundary clock can connect to different network protocols. 2. Synchronous system establishment process: ​ (1) In the initial state, each node port will listen to the Sync data frame in the network within the specified time; if a Sync data frame is received, the node port will determine the port state according to the best master clock algorithm. If no Sync data frame is received, the node state changes to Pre_Master and assumes itself as the master clock node. At this time, the node port state is the master clock, but no Sync frame is sent. ​ (2) The port status remains Pre_Master for a certain period of time: If a Sync data frame is received within the specified time of the port, the port status is determined by the best master clock algorithm. If the port is determined to be a master clock, it will periodically send Sync frames; if it is determined to be a slave clock, it will accept Sync frames, calculate the deviation, and correct the local clock. If the port does not receive a Sync data frame within this time period, the state is changed to the master clock and the Sync data frame is started to be sent regularly. ​ (3) The status of the master clock and slave clock changes with the change of clock performance and operating status. The figure below shows the state transition in BMCA. 3. Time synchronization establishment process: ​ As shown in the figure below, the PTP synchronization principle As shown in the figure, the Master is the synchronization clock source in the network, which can be considered to be infinitely close to UTC or GPS time. The Slave is the device that needs to be synchronized in the network. Assuming that the path from the Master to the Slave conforms to the symmetric path, the delay on the path is set as Delay, and the time difference between the Master and Slave devices to be synchronized is Offset, that is, the Slave is slower than the Master at the same time by Offset.         The Slave device can calibrate the local clock according to the calculated Offset. However, the 1588V1 protocol relies on the symmetry of the link, that is, the delay from Master to Slave and from Slave to Master is consistent, which is difficult to meet in actual network conditions, so an additional asymmetric algorithm is needed to calculate and compensate for the link delay difference. IEEE 1588v2 ​IEEE1588V2 has made improvements and extensions on IEEE1588V1. Mainly includes: 1. Added independent message mode for point-to-point path delay measurement. The path delay time Delay between port A and port B is: In PTPv1, the average path delay is measured by using Sync frames and Delay_Req frames, but in PTPv2, the Sync frame is not required, and the measurement is performed only through the PDelay_Req data frame series. This is an independent delay measurement process that does not rely on the participation of Sync frames and the establishment of a synchronization system, which improves the measurement accuracy and can obtain a more accurate path delay by averaging the average value after multiple measurements. On the other hand, if the synchronization system in the network changes, there is no need to recalculate the path delay between the nodes. The previously measured delay data can be used directly, which greatly enhances the efficiency of the protocol execution and makes the protocol more convenient and flexible. In PTPv2, the use of the PDelay_req data frame series has become the main method for measuring path delay. 2. Added transparent clock model In PTPv1, all the intermediate nodes in the network adopt the boundary clock model. The boundary clock connected to the only master clock in the network, that is, an ordinary clock, receives the synchronization data frame sent by the master node through its only slave port, and synchronizes with the master clock. The remaining master ports and other boundary clocks connected to them send synchronization data frames, and finally synchronize to the ordinary clock at the edge of the network, thus achieving time synchronization of the entire network. Although this method is feasible, since this method is synchronized step by step, the farther the node is from the master clock, the lower the synchronization accuracy. When some nodes in the network do not need clock synchronization or do not have synchronization function, the transparent clock model can be used. Unlike the BC/OC mode, the transparent clock does not require each node to synchronize with the master clock. Its port only forwards the protocol data frame and adds the calculated data frame retention time to the correction domain. This method makes the processing of PTP data frames simpler, reduces the difficulty of implementing the PTP protocol in the network, and improves the synchronization accuracy of each slave node. There are two models of transparent clock: end-to-end transparent clock and point-to-point transparent clock. (1) End-to-end (E2E) transparent clock The E2E transparent clock does not process ordinary data frames in the network, but only transmits them to allow them to pass normally. However, for PTP event data frames, the residence delay time from the receiving port to the sending port is accumulated to the correction field in the data frame to compensate for the delay error caused by the PTP data frame passing through itself. (2) Point-to-point (P2P) transparent clock Point-to-point (P2P) transparent clock only forwards specific PTP messages, including Sync frames, Follo_Up frames, and Announce frames. It also uses the Pdelay_Req data frame series to calculate the path delay time between each port and the port it is connected to, and then combines it with the delay time between ports and adds it to the time correction domain to compensate for the time delay of the data frame from the source port to the point-to-point transparent clock out port. 3. Adding a single-step clock model The single-step clock model solves the problem of matching Follow_Up frames with Sync frames. The basic synchronization process of the PTP protocol adopts a two-step mode, that is, the master clock node sends a Sync frame and a Follow_Up frame with the Sync frame sending time. Although this method can improve the accuracy of the Sync frame timestamp and improve the synchronization effect, when the network load is large, the data frame is likely to be lost or blocked, resulting in errors in the matching of the two data frames. Set a flag in the PTP data frame to use the single-step mode, and use the difference between the sending time of the Sync frame and the time tag in the data frame as the transmission delay, and add it to the correction field. In this way, the master clock can perform time synchronization calibration through a separate Sync frame without the need for Follow_Up. Single-step mode can reduce network traffic and improve the reliability of synchronization when the network load is large. Single-step mode requires additional auxiliary hardware to help calculate the time correction value and accumulate it into the correction domain, which has relatively high requirements on the real-time performance of the network. BMCA BMCA, or Best Master Clock Algorithm, selects the best performing clock in the network as the master clock, and uses it to establish the network topology, generate a synchronization system, and thus realize the clock synchronization function. The best master clock is selected by transmitting Announce frames in each node in the network, comparing the clock attributes on each node (such as whether the clock is designated as a master or slave clock), the clock level used to identify the accuracy, and the clock type used to identify the clock source type (such as rubidium clock, cesium clock, etc.), as well as clock characteristics such as clock offset and variance, clock address, and clock port number to select the best master clock. When other clock characteristics are the same, the protocol will use the node clock with the smallest port number as the master clock. The IEEE 1588 protocol will form a tree topology with the master clock node as the root node, and to avoid generating loops, the protocol defines those node ports that fail in competition as passive or disabled.
記事全体を表示
What to do if you fail a course at an Australian university <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> What to do if you fail a course in an Australian university? Contact QQ1252839746. You will be expelled from school for cheating, low GPA, or receive an academic warning. The final scores of Australian universities for 2018 S1 have been released one after another. When you get the scores, some people will inevitably feel frustrated. They didn’t take the exam for the content they reviewed, and they didn’t review the content for the exam, so they failed some subjects as expected... Australian universities have always been lenient in admission and strict in graduation! With the release of grades, students are asking what to do if they fail a course. Let's learn how to deal with different situations of failing a course! Less than or equal to 50% of failed subjects in the same semester What does it mean to fail less than or equal to 50% of the subjects? The curriculum of each university is 4 courses per semester. If you fail 1-2 courses in a semester, but have not double failed (failed a course more than twice in a row), the school will not take any action against you. You must strive to pass all 4 courses in the next semester to make up for it! The number of failed subjects in the same semester is greater than or equal to 50%. Greater than or equal to 50% means that if you fail more than 2 courses in a semester, the school will generally take the first action and send you a warning letter! School attendance is less than 80% This has nothing to do with failing a course, but it is very important. If students have an attendance rate of less than 80% during a semester due to various reasons, and there is no reasonable reason for this low attendance rate, the school will first warn you and ask for an explanation. If the reason is not accepted by the school, the school is also qualified to report you to the Immigration Bureau, and the Immigration Bureau may cancel your visa based on the situation. Study hard but still fail the exam If you are a student who works very hard but still cannot control the situation and fails the exam, you should face your problem as soon as possible and summarize the reasons why you failed the exam. It may be because your major is not suitable, your learning ability is not good enough, or there are differences between your learning philosophy and the school... The most important thing for these students is to face their situation and consider transferring schools or changing majors. 警告信解释 When you unfortunately receive a dismissal warning letter, the quality of the written explanation is very important. First, explain the reasons you have listed. They must be uncontrollable factors that lead to poor academic performance. Then express your firm belief that you can complete your studies and list the reasons. Finally, carefully plan how to overcome difficulties and work hard to improve your grades. If you use health reasons as the reason, you must prepare supporting materials, such as a doctor's certificate, and submit them together. After accepting the application, the school will decide that it is necessary to hold a hearing, and will give an explanation after the hearing. Regarding transferring schools, I need to remind you that if you are expelled from a public university, you will not be able to transfer to other public universities to continue your studies, and can only transfer to various private universities or colleges. However, you can start preparing for the transfer immediately after receiving a warning letter from the school and apply for the transfer before the expulsion procedure officially begins. If you apply for transfer before completing 6 months of study, you will first need to obtain an offer from the school you want to transfer to, and then apply for a Release letter from your current school. Your current school will review your application based on the transfer policy and procedures, and then decide whether to issue a Release letter. If you have been studying at the main school for more than six months, the school will generally agree to the student's transfer application. In addition to the expensive tuition fees, failing a course in Australia may also result in forced expulsion and cancellation of your student visa, and you may not be allowed to enter Australia for three years, so you must be cautious about every exam. Australian universities can change grades if you fail a course (Q1252839746) and modify GPA scores if you fail a course to solve problems such as expulsion. General
記事全体を表示
UDOO NEOでWi-Fi経由でロボットアームを制御する <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> はじめに 要件 ハードウェアの接続  実装 機能デモ     1. イントロダクション   このドキュメントでは、Linuxを実行しているA9コアと、UDOO NEOボード上でArduinoスケッチを実行しているM4コア間の通信を確立し、Wi-Fi経由でロボットアームをリモート制御する方法について説明します。   図1:ロボットアームに接続されたUDOO NEOボード   UDOO NEOボードの使用開始に関する詳細は、以下を参照してください。 Introduction - UDOO Neo Docs     2. 応募資格 a)UDOObuntuイメージと適切な接続性を備えたUDOO NEOボード。 使用されるLinuxイメージはUDOObuntu 2 RC1またはRC2(Ubuntu 14.04)で、次のリンクからダウンロードできます。      ARM開発ボード |UDOOからの延長サポート ブータブルSDカードの作成およびその他の基本設定については、次のガイドラインを参照してください。      初めてのスタート - UDOO Neo Docs 次に、ターゲットボードのLinux端末とのUSB通信など、接続性を確保するために適切なドライバーをインストールする必要があります。以下のリンクを参照してください。      USB直接接続 - UDOO Neo Docs b) ロボットアーム自体。この場合、使用されるアームには4つのサーボモーターがあり、3つはアーティキュレーション用、1つはクランプの開閉用です。 c)Wi-Fiルーター、およびアームのリモートコントロール用のSSHクライアントアプリケーションを備えた追加のWi-Fiデバイス。     3. ハードウェア接続   a)考慮すべき最初の接続は、Wi-Fiネットワークを構成し、Arduinoスケッチプログラミング用のデスクトップ(VNCクライアント)のリモートビューを構成するために、UDOONEOボードをホストPCとUSB直接接続することです。   b) 次に、4つのサーボモーターで構成されるアーム接続を考慮する必要があります。したがって、モーターは別の電源で駆動し、4つのPWM信号で制御する必要があります。この場合、J4コネクタのPWM_1、PWM_2、PWM_3、およびPWM_4信号(Arduino信号)に接続されます。図 2 は、前述の接続を示しています。   図2:UDOO NEOボードへのサーボモーター接続。     4. 実装   4.1 Wi-Fiネットワークに接続します。UDOO NEOボードの電源を入れた後、USBダイレクト接続はホストPCに仮想NICをインストールし、NEOボードにロードされた構成Webページである「ダッシュボード」にアクセスします。これは、アドレス192.168.7.2の任意のWebブラウザから表示できます。ワイヤレスネットワークには、Webコントロールパネルの[構成]/[ネットワーク設定]から接続できます。 Wi-Fiルーターとの接続を確立した後、図3に示すように、ダッシュボードにNEOボードに割り当てられたIPアドレスを表示する必要があります。後でNEOボードへのワイヤレスアクセスを確立するために、このようなアドレスを覚えておくことが重要です(オプションで、NEOを静的IPアドレスに設定することも、ルーターをNEOボードに同じIPアドレスを割り当てるように設定することもできます)。   図3:NEOボードのIPアドレスを示すダッシュボード。   ダッシュボード、リモート端末、VNCサーバーもWi-FiIPアドレスを使用してWi-Fi経由で利用できるため、USB直接接続を取り外すことができます。   4.2. ArduinoスケッチのプログラミングNEOのリモートデスクトップは、ホストPC上の任意のVNCクライアントで表示でき、NEOのIPアドレス、ユーザー、パスワード(SSHリモートターミナルと同じ)を示します。 UDOObuntuイメージには、UDOO NEOボード用に構成されたArduino IDEがすでに含まれているため、コードの記述を開始するには、イメージを開くだけで済みます。図3は、ターミナルウィンドウとArduino IDEを含むUDOO NEOデスクトップを示しています。スケッチは添付ファイルとして使用できます。   図4:UDOO NEOボードのデスクトップ。   4.3. Arduinoスケッチ機能...Arduinoプログラムは、シリアルポート経由で受信データの待機を開始します。シリアルデータを受信した後、4つのサーボモーターはデフォルトの位置(90°)に初期化されます。シリアルポート通信は、図5に示すように、Arduino側の仮想シリアルポート(Serial0)とマルチコア通信(ttyMCC)用の仮想シリアルポートとの間で確立されます。詳細については、以下のリンクを参照してください。 コミュニケーション - UDOO Neo Docs 図5:コア間の通信。 モーターが初期化されると、各動きは、モーターの角度位置を増減するキーによって定義されますが、クランプは開閉位置に調整されます。 キー「Q」と「W」は最初のモーターを調整します。キー「A」と「S」は2番目のモーターを調整します。キー「D」と「F」は3番目のモーターを調整し、最後に「Z」と「X」のキーを使用してクランプを開閉します。 さらに、キー「R」はすべてのモーターをデフォルトの位置にリセットします。キー「C」はPWM信号を有効/無効にするために使用され、キー「V」はすべてのモーターの角度値を印刷します。 モーターの調整ステップは、マクロ「ANGLE_STEP」で定義されます。単位は度です。     5. 機能デモンストレーション   デモンストレーション機能として、Arduinoスケッチを実行しているUDOO NEOボードはWi-Fiネットワークに接続され、ロボットアームの制御に使用されるSSHアプリを備えたAndroid電話と同じネットワークにも接続されています。図 6 は、前述のロボット アームを制御するアプリの画面キャプチャを示しています。 図6:UDOO NEOにアクセスするSSHアプリ。   最後に、次のビデオはアプリケーションの機能を示しています。   元の添付ファイルは次の場所に移動しました robo_arm.ino.zip
記事全体を表示
在 u-boot 中添加 SD/eMMC 设备和主机之间的调试消息。 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 有时您会遇到 SD/eMMC 问题:“卡对电压选择没有响应!”。您可以添加调试消息来查看 SD/eMMC 与主机之间的通信。 #定义调试 #定义 CONFIG_MMC_TRACE & 在 mmc.c (driver/mmc) 中添加调试消息 int mmc_send_cmd(结构mmc *mmc,结构mmc_cmd *cmd,结构mmc_data *数据) { .. printf("CMD_SEND:%d\n",cmd->cmdidx); printf("\t\tARG\t\t\t0x%08X\n", cmd->cmdarg); .. } => mmcinfo CMD_SEND:0 阿根廷 0x00000000 MMC_RSP_NONE CMD_SEND:8 ARG                     0x000001AA           MMC_RSP_R1,5,6,7        0x00000001 命令发送:55 阿根廷 0x00000000 MMC_RSP_R1,5,6,7 0x00000001 CMD_SEND:0 阿根廷 0x00000000 MMC_RSP_NONE
記事全体を表示
示例 XPC564AKIT PinToggleStationery CW210 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> ******************************************************************************** * 详细说明: * 应用程序执行基本初始化,将 PLL 设置为最大允许频率, * 初始化中断,通过中断闪烁一个 LED,通过软件闪烁第二个 LED * 循环,初始化并通过 UART 终端显示通知,然后通过终端 ECHO 显示通知。 * 该示例将设备配置为实现最佳性能(OPTIMIZATIONS_ON)。 * 对于 XPC564AKIT324S,它会初始化已安装的外部 SRAM 的 EBI。 * 其目的是提供除 CW 文具之外的高级启动代码。 * ------------------------------------------------------------------------------ * 测试硬件:XPC564AKIT208S 和 XPC564AKIT324S * MCU:SPC5644AMMG1,0M14X 和 SPC5644AMVZ1,0M14X *系统频率:150/132/120/12 MHz * Debugger:       Lauterbach Trace32 *                 PeMicro USB-ML-PPCNEXUS * 目标:RAM、internal_FLASH * 终端:19200-8-无奇偶校验-1 停止位-eSCI_A 上无流量控制 * EVB连接:默认 * ********************************************************************************   注意:它不能与 MPC5642A 设备一起使用,只能与 MPC5644A 和 MPC5643A 一起使用!   对于 MPC5642A 设备,请使用以下项目代替附加项目: 示例 XPC5642AKIT PinToggleStationery CW10.6 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> ******************************************************************************** * 详细说明: * 应用程序执行基本初始化,将 PLL 设置为最大允许频率, * 初始化中断,通过中断闪烁一个 LED,通过软件闪烁第二个 LED * 循环,初始化并通过 UART 终端显示通知,然后通过终端 ECHO 显示通知。 * 该示例将设备配置为实现最佳性能(OPTIMIZATIONS_ON)。 * 对于 XPC564AKIT324S,它会初始化已安装的外部 SRAM 的 EBI。 * 其目的是提供除 CW 文具之外的高级启动代码。 * ------------------------------------------------------------------------------ * 测试硬件:XPC564AKIT208S 和 XPC564AKIT324S * MCU:SPC5644AMMG1,0M14X 和 SPC5644AMVZ1,0M14X *系统频率:150/132/120/12 MHz * Debugger:       Lauterbach Trace32 *                 PeMicro USB-ML-PPCNEXUS * 目标:RAM、internal_FLASH * 终端:19200-8-无奇偶校验-1 停止位-eSCI_A 上无流量控制 * EVB连接:默认 * ********************************************************************************   注意:它不能与 MPC5642A 设备一起使用,只能与 MPC5644A 和 MPC5643A 一起使用!   对于 MPC5642A 设备,请使用以下项目代替附加项目: 示例 XPC5642AKIT PinToggleStationery CW10.6 概述 回复:示例 XPC564AKIT PinToggleStationery CW210 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> CW10.6 现已涉及附加的 ZIP 文件。 回复:示例 XPC564AKIT PinToggleStationery CW210 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> Hi David, 谢谢你的代码。我想在 CW 10.6 下运行这个项目。我计划为 MPC5644A 创建一个项目,剥离其内容并导入相应的文件(.c、.h、您的项目的 .lcf 文件,因为导入器无法处理目标配置。 有什么理由不这么做吗? 此致, Martin
記事全体を表示
[LPC43xx] LPC43xx系列(深度)掉电唤醒注意事项 目录 1.问题描述 2.原因分析 3.解决方案 3.1 SRAM掉电问题解决方案 3.2 闹钟定时器中断使能问题解决方案 3.3 减计数器寄存器写入问题解决方案 4. 验证注意事项 1.问题描述 LPC43xx系列运行LPCOpen低功耗演示“misc_pmc_states”时,掉电和深度掉电两种模式无法通过Alarm Timer成功唤醒。本文对这一系列问题进行了分析并提出了相应的解决方案。通过 RTC 唤醒也存在同样的问题和解决方案。 2.原因分析 唤醒失败的原因包括以下三个方面。 - SRAM 掉电问题: LPC43xx系列在掉电模式下,只有8K SRAM不掉电,其他SRAM均掉电。从掉电模式唤醒后,程序继续向后执行,不会复位。因此,应确保进入掉电模式时,数据在不掉电的8K SRAM中,这样唤醒后才能继续运行。 - 闹钟定时器中断启用问题: LPC43xx 闹钟定时器中断启用需要一段时间才能生效。如果在进入低功耗模式之前未成功启用,则无法从低功耗模式唤醒。 - Downcounter寄存器问题:在LPC43xx系列中,为了保证在指定的时间唤醒,需要判断设定值是否成功写入Downcounter寄存器。 掉电和深度掉电模式下唤醒失败的原因总结如下表: 3.解决方案 对于掉电唤醒失败,需要根据三个问题来解决。 深度断电唤醒不存在数据丢失问题。因为从深度掉电模式唤醒后,程序又复位并重新执行,不需要之前的数据。因此解决方案跳过了第一个,只需要 3.2 和 3.3。 3.1 SRAM掉电问题解决方案 如手册所示,LPC43xx系列掉电模式下,只有8kB本地SRAM不会掉电。 注意:带有和不带有内部闪存的芯片具有不同的 8K SRAM 地址范围。 对于不带内部闪存的 LPC4330/LPC4350/LPC4370 系列产品,8K SRAM 地址范围为 0x10090000– 0x10092000 (8KB)。LPC4337/LPC4367等带有内部闪存的芯片的地址范围是0x10088000 – 0x1008A000(8KB)。   将数据放置在这个8K SRAM区域可以解决数据丢失的问题。 以LPC4350为例,MCUXpressoIDE中的设置方法如下: 根据Project\Properties\C\C++ Build\MCU设置路径找到如下界面,单独定义这块8K SRAM,地址为0x10090000,大小设置为0x2000。 至此,SRAM区域的掉电问题设置完成。 3.2 闹钟定时器中断使能问题解决方案 为了确保闹钟定时器中断已启用,在其后添加一个while循环轮询,直到成功启用为止。进入src\pmc_states.c中的函数小路。 并添加 while((LPC_ATIMER->ENABLE& 0x01) != 0x01){} 在相应case模式下的Chip_ATIMER_IntEnable(LPC_ATIMER);函数语句之后。 3.3 减计数器寄存器写入问题解决方案 该问题的解决方法与3.2类似。仍然用src\pmc_states.c进入函数路径,并在对应模式的情况下找到LPC_ATIMER->DOWNCOUNTER= RTC_ALARM_TIME*1000(与3.2位置一致)。 在其后添加一个 while 语句: 而(LPC_ATIMER->DOWNCOUNTER!=RTC_ALARM_TIME*1000); 如下图所示。 4. 验证注意事项 当没有内部flash的开发板进行测试时(例如:LPC4370,LPC4350…),比如Hitex LPC4350评估板,需要将启动配置为外部flash启动。参考图如下。 启动时需要将引脚P2_9、P2_8、P1_2、P1-1设置为低、低、高的形式,以SPIFI的形式启动。跳线设置如图所示。
記事全体を表示
bin2txt.pyw <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 次の質問に関連するファイル: MX53 u-bootスプラッシュスクリーンのサポート <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 次の質問に関連するファイル: MX53 u-bootスプラッシュスクリーンのサポート グラフィックスとディスプレイ i.MX53
記事全体を表示
2012年飞思卡尔杯美国赛事 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> John Mc 于 2012 年 4 月 25 日添加 练习时间 第一名(TE Connectivity 挑战赛)——宾夕法尼亚州立大学 第二名(TE Connectivity 挑战赛)——宾夕法尼亚理工学院 第一名(速度)——克拉克森大学 第二名(速度)——宾夕法尼亚理工学院 第三名(速度)——宾夕法尼亚州立大学 合影 练习时间 第一名(TE Connectivity 挑战赛)——宾夕法尼亚州立大学 第二名(TE Connectivity 挑战赛)——宾夕法尼亚理工学院 第一名(速度)——克拉克森大学 第二名(速度)——宾夕法尼亚理工学院 第三名(速度)——宾夕法尼亚州立大学 合影
記事全体を表示
Androidのメディアサーバーでメモリリークをデバッグする方法 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> メディアサーバーのメモリリークを確認します。 libc デバッグレベルを設定します。したがって、libc は割り当てられたすべてのメモリのトレースを記録します。 setprop libc.debug.malloc 1 libc デバッグを有効にするために mediaserver を強制終了します。Androidはメディアサーバーを再起動します。 busybox killall -HUPメディアサーバー 正しく設定すると、以下のログが表示されます。 I/libc ( 3074): /system/bin/mediaserver MALLOC_DEBUG = 1 を使用 (リークチェッカー) メディアサーバーの使用済みメモリをすべてダンプします。 dumpsys media.player -m 割り当て回数 297 合計メモリ 1483423 size   262144, dup    1, 0x401f4c18, 0x400b6152, 0x401a6568, 0x4061a95c, 0x40146cfa, 0x4019639c, 0x40146ec2, 0x4014a1ec, 0x4014a3ca, 0x00008a98, 0x400b67aa size   178192, dup    1, 0x401f4c18, 0x400b6152, 0x4280adae, 0x427ffcee, 0x4280ae6c, 0x427ec75a, 0x427f7e22, 0x42807648, 0x428082ea, 0x415144f0, 0x4151334a, 0x413381d0, 0x401dcbc, 0x401d438c, 0x4014d996, 0x405c3c46, 0x405c7516, 0x405c6ad4, 0x412c02ca, 0x412c0584, 0x4108c64c, 0x4107d622, 0x4107fbf2, 0x4107c19a, 0x400b2eac, 0x400b2a00 メモリ ダンプを 2 回 diff して、メモリ リークがあるかどうかを確認します。ダンプ間で 1 つのビデオ ファイルを再生できます。 差分1.txt 2.txt > diff.txt メディアサーバーのマップファイルを取得します。 mediaserver>/maps の adb pull proc/ 添付のスクリプトを使用して、トレースを関数シンボルとファイル行にマップします。 ./addr2func.py --root-dir=../../ --maps-file=./maps--product=sabresd_6dq diff.txt 注:デバッグにはeng buildを使用する必要があります。 日時:Androidのメディアサーバーでメモリリークをデバッグする方法 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> すごい!!
記事全体を表示
如何在 Android 中使用代理访问网络 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 有时我们需要使用代理来访问以太网网络。以下是在 Gingerbread 和 ICS 中设置代理的步骤。 姜饼 1. Enable http proxy > sqlite3 /data/data/com.android.providers.settings/databases/settings.db“插入安全值(99,'http_proxy','wwwgate0.freescale.net:1080');” 通过此设置,您可以访问网络进行网页浏览。 如果要播放一些http流媒体内容,需要给播放器设置一个属性, > setprop rw.HTTP_PROXY http://wwwgate0-az.freescale.net:1080 2. Disable http proxy > sqlite3 /data/data/com.android.providers.settings/databases/settings.db“从安全中删除名称='http_proxy'” > setprop rw.HTTP_PROXY“” ICS 1. Enable http proxy > setprop net.proxy wwwgate0-az.freescale.net:1080 通过此设置,您可以访问网络进行网页浏览。 如果要播放一些http流媒体内容,需要给播放器设置一个代理属性, >  setprop rw.HTTP_PROXY http://wwwgate0-az.freescale.net:1080 2. Disable http proxy > setprop net.proxy“” > setprop rw.HTTP_PROXY“” Android
記事全体を表示